JP2007323841A

JP2007323841A - Manufacturing method of cathode substrate, cathode substrate and manufacturing method of display element and display element

Info

Publication number: JP2007323841A
Application number: JP2006149990A
Authority: JP
Inventors: Masaaki Hirakawa; 正明平川; Kagehiro Kageyama; 景弘影山; Tomoaki Kojima; 智明小島
Original assignee: Ulvac Seimaku KK
Current assignee: Ulvac Seimaku KK
Priority date: 2006-05-30
Filing date: 2006-05-30
Publication date: 2007-12-13

Abstract

<P>PROBLEM TO BE SOLVED: To remove a conductive substance deposited between electrodes while producing a carbon group emitter. <P>SOLUTION: The manufacturing method of a cathode substrate includes a step in which a cathode electrode 11, an insulating layer 12 and a gate electrode are laminated in order, a step in which a gate hole 13b is formed on the gate electrode and then an insulating layer 12 is formed with the gate hole 13b in between, then a step in which a catalyst layer 15 is formed on a bottom part of the hole and a step in which a carbon group emitter 16 is grown by making the catalyst layer 15 contact with a carbon-atom-containing gas. By irradiating a UV beam on the substrate surface, a conductive substance 17, generated in a place other than the catalyst layer of the substrate surface (e.g. between the gate electrodes) at a time of a growth of the carbon group emitter, is removed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、カソード基板及びその作製方法、並びに表示素子及びその表示素子の作製方法に関するものである。 The present invention relates to a cathode substrate, a manufacturing method thereof, a display element, and a manufacturing method of the display element.

近年、陰極線管に代わり、液晶ディスプレイ、光放出ダイオード、プラズマディスプレイパネル、電界放出型ディスプレイ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ：ＦＥＤ）などの平板ディスプレイの研究・開発が進められているが、その中でもＦＥＤは、低消費電力、高画質、高速応答を実現できるとして注目されている。このＦＥＤを構成する素子としては、カソード電極、ゲート電極及びエミッタを少なくとも有するカソード基板と、アノード電極を少なくとも有するアノード基板とから構成される３極構造型の表示素子や、カソード電極、ゲート電極及びエミッタに加えてフォーカス電極を少なくとも有するカソード基板と、アノード電極を有するアノード基板とからなる４極構造型の表示素子がある。 In recent years, research and development of flat panel displays such as liquid crystal displays, light emitting diodes, plasma display panels, and field emission displays (FEDs) instead of cathode ray tubes have been promoted. It is attracting attention as it can achieve power consumption, high image quality, and high-speed response. As an element constituting this FED, a three-electrode structure type display element composed of a cathode substrate having at least a cathode electrode, a gate electrode and an emitter and an anode substrate having at least an anode electrode, a cathode electrode, a gate electrode, There is a display device of a quadrupole structure type comprising a cathode substrate having at least a focus electrode in addition to an emitter and an anode substrate having an anode electrode.

これらの表示素子に用いられるエミッタは、Ｓｉなどから構成されることもあるが、微細加工に適しているという点に鑑みて、ＣＶＤ法を用いて触媒層に炭素原子含有ガスを接触させて成長させた炭素系材料（例えば、グラファイトナノファイバー）から構成されることが多い。しかし、ＣＶＤ法を実施している間に、炭素原子含有ガスに起因する導電性物質（例えば、アモルファスカーボン、ダイヤモンドライクカーボン、カーボンファイバー等）が、基板上のゲート電極間や、フォーカス電極−ゲート電極間等に堆積してしまうことがあり、各電極間が狭いと、堆積した導電性物質同士が接触して短絡が生じてしまう。これは、ディスプレイの高精細化が進むにつれて大きな問題となる。 The emitter used in these display elements may be composed of Si or the like, but in view of the fact that it is suitable for microfabrication, it is grown by bringing a carbon atom-containing gas into contact with the catalyst layer using the CVD method. Often composed of a carbon-based material (eg, graphite nanofiber). However, while the CVD method is being performed, a conductive material (for example, amorphous carbon, diamond-like carbon, carbon fiber, etc.) resulting from the carbon atom-containing gas is transferred between the gate electrodes on the substrate or between the focus electrode and the gate. In some cases, the electrodes are deposited between the electrodes, and if the distance between the electrodes is narrow, the deposited conductive materials come into contact with each other, causing a short circuit. This becomes a serious problem as the display becomes higher in definition.

例えば、第１電極（カソード）と第２電極（制御電極）とを短絡するカーボンファイバーを除去するために、第１電極と第２電極との間に通電して、ジュール熱により短絡の原因であるカーボンファイバーを除去する方法が知られている（例えば、特許文献１）。
特開２００５−１６６３４６号（図１及び図６等） For example, in order to remove the carbon fiber that short-circuits the first electrode (cathode) and the second electrode (control electrode), an electric current is passed between the first electrode and the second electrode, and the cause of the short circuit due to Joule heat. A method of removing a certain carbon fiber is known (for example, Patent Document 1).
Japanese Patent Laying-Open No. 2005-166346 (FIGS. 1 and 6, etc.)

しかしながら、上記通電加熱処理を行うと、局所的に加熱される部位ができてしまい、カソード基板の構造が破壊されやすいという問題がある。また、通常、ゲート電極（４極構造の場合には、フォーカス電極）は、同一面に形成されているので、ゲート電極間に通電するために、特別な回路を形成する必要があり、煩雑であるという問題がある。 However, when the energization heat treatment is performed, there is a problem that a part that is locally heated is formed, and the structure of the cathode substrate is easily destroyed. In addition, since the gate electrode (focus electrode in the case of a quadrupole structure) is usually formed on the same surface, it is necessary to form a special circuit to energize between the gate electrodes, which is complicated. There is a problem that there is.

そこで、本発明の課題は、前記従来技術の問題点を解決することにあり、簡易に短絡の原因である導電性物質を除去できるカソード基板の作製方法及びその方法により得られたカソード基板を提供することにある。また、この方法を用いて短絡のない表示素子を簡易に作製する表示素子の作製方法並びにその方法により得られた表示素子を提供することにある。 Accordingly, an object of the present invention is to solve the above-described problems of the prior art, and provide a cathode substrate manufacturing method capable of easily removing a conductive substance that causes a short circuit, and a cathode substrate obtained by the method. There is to do. It is another object of the present invention to provide a display element manufacturing method for easily manufacturing a display element without a short circuit using this method, and a display element obtained by the method.

本発明のカソード基板の作製方法は、基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面に紫外線を照射して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することを特徴とする。 In the method for manufacturing a cathode substrate of the present invention, at least a cathode electrode, an insulating layer, and a gate electrode are sequentially stacked on the substrate, a gate hole is formed in the gate electrode, and then a hole is formed in the insulating layer through the gate hole. Then, a catalyst layer is formed at the bottom of the hole, and a carbon-based emitter is grown by bringing a carbon atom-containing gas into contact with the catalyst layer. Thus, the conductive material generated in a place other than the catalyst layer on the substrate surface during the growth of the carbon-based emitter is removed.

紫外線を照射して導電性物質を除去することで、簡易に電極間の短絡を防止し、かつ、カソード基板の構造を破壊することもなく、カソード基板を得ることができる。 By removing the conductive material by irradiating ultraviolet rays, it is possible to easily prevent a short circuit between the electrodes and to obtain the cathode substrate without destroying the structure of the cathode substrate.

この場合、前記紫外線の波長は、２５０ｎｍ以下であることが好ましい。２５０ｎｍより長い波長であると、エネルギーが低いために、導電性物質を除去できないからである。 In this case, the wavelength of the ultraviolet light is preferably 250 nm or less. This is because when the wavelength is longer than 250 nm, the conductive material cannot be removed because the energy is low.

この紫外線照射は、導電性物質を除去するためには３０秒以上、上限はカソード基板の作製プロセスの経済性を考慮して適宜設定すればよく、例えば３６００秒行うことが好ましい。 This ultraviolet irradiation may be performed for 30 seconds or longer in order to remove the conductive material, and the upper limit may be set as appropriate in consideration of the economy of the cathode substrate manufacturing process. For example, it is preferably performed for 3600 seconds.

また、電極間での短絡を防止して簡易にカソード基板を作製しうる本発明の別のカソード基板の作製方法は、基板上に、少なくとも、カソード電極、絶縁層及びゲート電極を順次積層し、このゲート電極にゲートホールを形成した後に、このゲートホールを介して絶縁層にホールを形成し、その後、このホール底部に触媒層を形成し、この触媒層に炭素原子含有ガスを接触させてカーボン系エミッタを成長させてなるカソード基板の作製方法において、基板表面にオゾンを曝露して、カーボン系エミッタ成長時に基板表面の触媒層以外の場所に生成された導電性物質を除去することである。オゾン曝露によっても、簡易に、かつ、カソード基板の構造を破壊せずに導電性物質を除去することができる。 Further, another cathode substrate production method of the present invention that can easily produce a cathode substrate by preventing a short circuit between the electrodes, at least a cathode electrode, an insulating layer and a gate electrode are sequentially laminated on the substrate, After forming a gate hole in the gate electrode, a hole is formed in the insulating layer through the gate hole, and then a catalyst layer is formed at the bottom of the hole, and a carbon atom-containing gas is brought into contact with the catalyst layer to form a carbon. In a method for manufacturing a cathode substrate formed by growing a system emitter, ozone is exposed to the surface of the substrate to remove a conductive material generated at a place other than the catalyst layer on the surface of the substrate during the growth of the carbon-based emitter. Even with ozone exposure, the conductive material can be removed easily and without destroying the structure of the cathode substrate.

この場合、オゾン曝露を導電性物質を除去するためには１０秒以上、上限はカソード基板の作製プロセスの経済性を考慮して適宜設定すればよく、例えば３６００秒行うことが好ましい。 In this case, ozone exposure should be 10 seconds or longer in order to remove the conductive material, and the upper limit may be set as appropriate in consideration of the economy of the cathode substrate manufacturing process. For example, it is preferably performed for 3600 seconds.

上記いずれの方法におけるカーボン系エミッタも、グラファイトナノファイバー又はカーボンナノチューブであることが好ましい。また、前記導電性物質は、アモルファスカーボンである。 The carbon-based emitter in any of the above methods is preferably a graphite nanofiber or a carbon nanotube. The conductive material is amorphous carbon.

前記カーボン系エミッタを作製する方法は、熱ＣＶＤ法、プラズマＣＶＤ法、及びホットフィラメントＣＶＤ法のいずれかであることが好ましい。 The method for producing the carbon-based emitter is preferably any one of a thermal CVD method, a plasma CVD method, and a hot filament CVD method.

また、カソード電極、絶縁層及びゲート電極を有する３極構造の表示素子に用いるカソード基板の場合には、ゲート電極−ゲート電極間に生成された導電性物質を除去することが好ましい。カソード電極、絶縁層、ゲート電極及びフォーカス電極を有する４極構造の表示素子に用いるカソード基板の場合には、ゲート電極−フォーカス電極間に生成された導電性物質を除去することが好ましい。 In the case of a cathode substrate used for a display device having a tripolar structure having a cathode electrode, an insulating layer, and a gate electrode, it is preferable to remove the conductive material generated between the gate electrode and the gate electrode. In the case of a cathode substrate used for a display device having a four-pole structure having a cathode electrode, an insulating layer, a gate electrode, and a focus electrode, it is preferable to remove the conductive material generated between the gate electrode and the focus electrode.

本発明のカソード基板は、前記のカソード基板の作製方法に従って作製されたことを特徴とする。 The cathode substrate of the present invention is manufactured according to the method for manufacturing a cathode substrate described above.

また、表示素子の作製方法は、前記のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板を少なくとも含むアノード基板とを、支持体を介してはり合わせて表示素子を作製することを特徴とするものであり、また、本発明の表示素子は、この表示素子の作製方法に従って作製されたことを特徴とする。 Further, the display element is manufactured by preparing a cathode substrate according to the above-described cathode substrate manufacturing method, and then supporting the cathode substrate and an anode substrate including at least a phosphor layer, an anode electrode layer, and an upper substrate. The display element is manufactured by bonding together, and the display element of the present invention is manufactured according to the manufacturing method of the display element.

本発明のカソード基板の作製方法及びカソード基板によれば、簡易に、かつ、カソード基板の構造が破壊されずに導電性物質を除去できるので、品質のよいカソード基板を簡易に得ることができるという優れた効果を奏する。本発明の表示素子の作製方法及び表示素子によれば、カソード基板の構造を破壊せずに簡易に導電性物質を除去したカソード基板を作製して用いるので、品質がよく、ディスプレイの高精細化に対応しうる表示素子を作製できるという優れた効果を奏する。 According to the method for manufacturing a cathode substrate and the cathode substrate of the present invention, a conductive material can be removed easily and without destroying the structure of the cathode substrate, so that a high-quality cathode substrate can be easily obtained. Excellent effect. According to the display element manufacturing method and the display element of the present invention, since the cathode substrate from which the conductive material is easily removed without destroying the structure of the cathode substrate is used, the quality is high and the display is high-definition. It is possible to produce a display element that can cope with the above.

本発明のカソード基板の作製方法を説明するために、各工程におけるカソード基板の模式的断面図を図１（ａ）〜（ｆ）に示す。 1A to 1F are schematic cross-sectional views of the cathode substrate in each step for explaining the method for manufacturing the cathode substrate of the present invention.

図１（ａ）によれば、初めに、基板Ｓ上に、２００〜４００℃の範囲で基板加熱を行いながら、５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、カソード電極層１１（厚さ５０〜３００ｎｍ）を形成する。次いで、このカソード電極層１１をライン状にパターニングする。 According to FIG. 1A, first, an EB vapor deposition method in a vacuum of 5 × 10 ⁻⁴ Pa or less, for example, a pressure of 0, is performed on a substrate S in the range of 200 to 400 ° C. The cathode electrode layer 11 (thickness 50 to 300 nm) is formed by sputtering or the like in an Ar gas (flow rate 50 sccm) atmosphere at 67 Pa. Next, the cathode electrode layer 11 is patterned in a line shape.

パターニングしたカソード電極層１１及び露出している基板Ｓ表面に、３００〜４５０℃の範囲で基板加熱を行いながら５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、絶縁層１２（厚さ１〜６μｍ）を形成する。基板加熱を行なうのは、絶縁層１２の応力による破損を防ぐためである。この絶縁層１２を形成する場合、２回以上にわけて形成することが好ましい。絶縁層１２の上に、２００〜４００℃の基板加熱をしながら５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法等により、ゲート電極層１３（厚さ５０〜３００ｎｍ）を形成する（図１（ａ）参照）。 On the patterned cathode electrode layer 11 and the exposed surface of the substrate S, an EB deposition method in a vacuum of 5 × 10 ⁻⁴ Pa or less, for example, a pressure of 0.67 Pa, while heating the substrate in the range of 300 to 450 ° C. The insulating layer 12 (thickness 1 to 6 μm) is formed by sputtering or the like in an atmosphere of Ar gas (flow rate 50 sccm) below. The reason for heating the substrate is to prevent damage to the insulating layer 12 due to stress. When this insulating layer 12 is formed, it is preferable to form the insulating layer 12 twice or more. An EB vapor deposition method in a vacuum of 5 × 10 ⁻⁴ Pa or less while heating the substrate at 200 to 400 ° C. on the insulating layer 12, for example, in an Ar gas (flow rate 50 sccm) atmosphere under a pressure of 0.67 Pa The gate electrode layer 13 (thickness 50 to 300 nm) is formed by sputtering or the like (see FIG. 1A).

次いで、ゲート電極層１３上にレジスト層を塗布した後、例えばフォトリソグラフィ法で、所定のレジストパターンをゲート電極層上に形成し、ウェットエッチングまたはドライエッチングによりカソードラインに直交するようにライン状のゲート電極１３ａを形成する。 Next, after applying a resist layer on the gate electrode layer 13, a predetermined resist pattern is formed on the gate electrode layer by, for example, photolithography, and a line shape is formed so as to be orthogonal to the cathode line by wet etching or dry etching. A gate electrode 13a is formed.

その後、ゲート電極１３ａ及び露出している絶縁層１２上に、レジストを塗布し、このレジストにパターンを転写してレジストパターン１４を形成すると共に、レジストホールを形成する。次いで、このレジストホールからウェットエッチングまたはドライエッチングしてライン状のゲート電極１３ａにゲートホール１３ｂを形成する（図１（ｂ）参照）。この場合、各ライン上のゲート電極１３ａの幅をＤ１とし、ライン状のゲート電極１３ａの間隔をＤ２としている。 Thereafter, a resist is applied onto the gate electrode 13a and the exposed insulating layer 12, and a pattern is transferred to the resist to form a resist pattern 14 and a resist hole is formed. Next, wet etching or dry etching is performed from the resist hole to form a gate hole 13b in the line-shaped gate electrode 13a (see FIG. 1B). In this case, the width of the gate electrode 13a on each line is D1, and the interval between the line-shaped gate electrodes 13a is D2.

その後、図１（ｃ）に示すように、ゲートホール１３ｂから、フッ酸又はバッファードフッ酸などのエッチャントを導入して、絶縁層１２下に形成されていたカソード電極１１が露出するまで絶縁層をエッチングして絶縁層ホール１２ａを形成する。 Thereafter, as shown in FIG. 1C, an etchant such as hydrofluoric acid or buffered hydrofluoric acid is introduced from the gate hole 13b until the cathode electrode 11 formed under the insulating layer 12 is exposed. Is etched to form the insulating layer hole 12a.

次いで、図１（ｄ）に示すように、露出したカソード電極１１上に、カーボン系エミッタを形成するために、触媒層１５を５×１０^−４Ｐａ以下の真空中でのＥＢ蒸着法や、例えば圧力０．６７Ｐａ下でのＡｒガス（流量５０ｓｃｃｍ）雰囲気中でのスパッタ法により成膜する。 Next, as shown in FIG. 1 (d), in order to form a carbon-based emitter on the exposed cathode electrode 11, the catalyst layer 15 is subjected to EB vapor deposition in a vacuum of 5 × 10 ⁻⁴ Pa or less, For example, the film is formed by sputtering in an Ar gas (flow rate 50 sccm) atmosphere under a pressure of 0.67 Pa.

その後、図１（ｅ）に示すように、レジストパターン１４及びこのレジスト１４パターン上に堆積した触媒層をリフトオフする。そして、ＣＶＤ法により、絶縁層ホール１２ａ底部の触媒層１５上にカーボン系エミッタ１６を成長させる（図１（ｆ））。ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、又はホットフィラメントＣＶＤ法があげられる。例えば、熱ＣＶＤ法の場合、公知のカーボン系材料成長ガス、例えば一酸化炭素（２００ｓｃｃｍ）と、水素（２００ｓｃｃｍ）とからなる炭素原子含有ガスを大気圧で導入して、成長温度：４００〜７００℃、成長時間：５〜６０分（この成長時間は、成長させるグラファイトナノファイバー等カーボン系エミッタの高さに依存する）の条件で、カーボン系エミッタ１６を成長させる。また、プラズマＣＶＤ法の場合には、例えば、プラズマＣＶＤ装置内を成膜圧力１Ｐａとし、成長ガスとして、メタンと水素ガスとを、それぞれ３：７で混合したガス（１００ｓｃｃｍ）を導入し、この成長ガスをプラズマで分解して得られた活性種を用いて成膜を行い、カーボン系エミッタ１６を成長させる。ホットフィラメントＣＶＤ法の場合には、例えば、フィラメント温度を２０００℃、基板温度を６００℃とし、成膜装置内圧力を１Ｐａに設定して成長ガスとしてアセチレンを導入し、アセチレンがフィラメントに接触して分解され得られた活性種を用いてカーボン系エミッタ１６を成長させる。このようなカーボン系エミッタを有する表示素子は、シリコン系エミッタを有する表示素子に比べて、簡易に作製できると共に、電子放出がよい。 Thereafter, as shown in FIG. 1E, the resist pattern 14 and the catalyst layer deposited on the resist 14 pattern are lifted off. Then, a carbon-based emitter 16 is grown on the catalyst layer 15 at the bottom of the insulating layer hole 12a by the CVD method (FIG. 1 (f)). Examples of the CVD method include a thermal CVD method, a plasma CVD method, and a hot filament CVD method. For example, in the case of the thermal CVD method, a known carbon-based material growth gas, for example, a carbon atom-containing gas composed of carbon monoxide (200 sccm) and hydrogen (200 sccm) is introduced at atmospheric pressure, and a growth temperature: 400 to 700 The carbon-based emitter 16 is grown under the conditions of ° C., growth time: 5 to 60 minutes (this growth time depends on the height of the carbon-based emitter such as graphite nanofiber to be grown). In the case of the plasma CVD method, for example, the inside of the plasma CVD apparatus is set to a film forming pressure of 1 Pa, and a gas (100 sccm) in which methane and hydrogen gas are mixed at a ratio of 3: 7 is introduced as a growth gas. Film formation is performed using active species obtained by decomposing the growth gas with plasma, and the carbon-based emitter 16 is grown. In the case of the hot filament CVD method, for example, the filament temperature is set to 2000 ° C., the substrate temperature is set to 600 ° C., the pressure inside the film forming apparatus is set to 1 Pa, acetylene is introduced as a growth gas, and the acetylene comes into contact with the filament. The carbon-based emitter 16 is grown using the active species obtained by decomposition. A display element having such a carbon-based emitter can be easily manufactured and emits electrons better than a display element having a silicon-based emitter.

ところで、これらの３極構造の表示素子のカーボン系エミッタ成長中、基板表面の触媒層以外の部分（例えば、ライン状のゲート電極間Ｄ２）に炭素原子含有ガスに起因する導電性物質（主にアモルファスカーボン）１７が生成され（図１（ｆ）参照）、短絡を起こす場合や、後述する４極構造の表示素子において、基板表面の触媒層以外の部分（例えば、ゲート電極間Ｄ２、絶縁層１２ａの側壁や、ゲート電極−フォーカス電極間等）に導電性物質（主にアモルファスカーボン）が堆積し、短絡を起こす場合がある。 By the way, during the growth of the carbon-based emitter of these three-electrode structure display elements, a conductive substance (mainly a carbon atom-containing gas (mainly, a line-shaped gate electrode D2) other than the catalyst layer on the substrate surface). (Amorphous carbon) 17 is generated (see FIG. 1 (f)), and when a short circuit occurs or in a display device having a four-pole structure described later, a portion other than the catalyst layer on the substrate surface (for example, D2 between the gate electrodes, insulating layer) In some cases, a conductive substance (mainly amorphous carbon) is deposited on the side wall of 12a, between the gate electrode and the focus electrode, etc. to cause a short circuit.

そこで、本発明では、上記のようにカーボン系エミッタを成長させた後に、紫外線を照射するか又はオゾンを曝露することで電極間に存在する導電性物質を除去し、電極間の短絡を防止することが可能である。 Therefore, in the present invention, after the carbon-based emitter is grown as described above, the conductive material existing between the electrodes is removed by irradiating with ultraviolet rays or exposing to ozone, thereby preventing a short circuit between the electrodes. It is possible.

以下、紫外線照射により導電性物質を除去する方法を図２に示す紫外線照射装置２を用いて説明する。 Hereinafter, a method for removing the conductive substance by ultraviolet irradiation will be described using the ultraviolet irradiation apparatus 2 shown in FIG.

紫外線照射装置２は、チャンバー２１を有し、このチャンバー２１底部に基板Ｓの載置台２２を備えている。また、チャンバー２１には、載置台２２に対向するようにランプハウジング２３によって保持されたＵＶランプ２４が設けられている。 The ultraviolet irradiation device 2 has a chamber 21, and a substrate 22 mounting table 22 is provided at the bottom of the chamber 21. The chamber 21 is provided with a UV lamp 24 held by a lamp housing 23 so as to face the mounting table 22.

このＵＶランプ２４を作動させて、載置台２２上に載置した基板Ｓに波長２５０ｎｍ以下の紫外線を３０〜３６００秒間、好ましくは６００秒間以上照射すると、基板表面の触媒層以外の部分、例えば、ライン状のゲート電極１３ａ間に堆積していた短絡の原因である導電性物質１７が除去される。 When this UV lamp 24 is operated and the substrate S placed on the placing table 22 is irradiated with ultraviolet rays having a wavelength of 250 nm or less for 30 to 3600 seconds, preferably 600 seconds or more, a portion other than the catalyst layer on the substrate surface, for example, The conductive material 17 causing the short circuit accumulated between the line-shaped gate electrodes 13a is removed.

次に、図３に示すオゾン曝露装置３を用いて堆積した導電性物質を除去する方法について説明する。 Next, a method for removing the conductive material deposited using the ozone exposure apparatus 3 shown in FIG. 3 will be described.

オゾン曝露装置３は、排気手段３１を備えたチャンバー３２を備え、このチャンバー３２の底部には基板を載置する載置台３３が設けられている。そして、このチャンバー３２には、オゾン導入バルブ３４を介してオゾナイザー３５（例えば、定格電力５００Ｗ）が接続されている。オゾナイザー３５は、放電手段３６を有している。この放電手段３６は、電極３６ａ及び３６ｂからなり、この電極３６ａ−電極３６ｂ間に電圧を印加して放電させるものである。 The ozone exposure device 3 includes a chamber 32 including an exhaust unit 31, and a mounting table 33 on which a substrate is mounted is provided at the bottom of the chamber 32. An ozonizer 35 (for example, rated power 500 W) is connected to the chamber 32 via an ozone introduction valve 34. The ozonizer 35 has discharge means 36. The discharge means 36 is composed of electrodes 36a and 36b, and discharges by applying a voltage between the electrodes 36a and 36b.

このオゾナイザー３５に設けられたガス導入バルブ３７を介して酸素含有ガス（例えば、空気又は酸素）がオゾナイザー３５内部に導入すると共に、オゾン導入バルブ３４と排気手段３１との間にチャンバー３２と並列になるように設けられたバイパスライン３８を開き、このバイパスライン３８を介して酸素含有ガスを排気手段３１から排出する。同時に、オゾナイザー３５を作動させ、放電手段３６により放電が始まると、この放電により、オゾナイザー３５内の酸素含有ガスが分解され、オゾンが生成される。次いでバイパスライン３８を閉じ、生成されたオゾンを、オゾン導入バルブ３４を介してチャンバー３２に導入し、チャンバー３２内の基板載置台３３に載置された基板Ｓをオゾンに曝す。これにより、短絡の原因である導電性物質が除去される。 An oxygen-containing gas (for example, air or oxygen) is introduced into the ozonizer 35 via a gas introduction valve 37 provided in the ozonizer 35, and in parallel with the chamber 32 between the ozone introduction valve 34 and the exhaust means 31. The bypass line 38 provided to be open is opened, and the oxygen-containing gas is discharged from the exhaust means 31 through the bypass line 38. At the same time, when the ozonizer 35 is operated and discharge is started by the discharge means 36, this discharge decomposes the oxygen-containing gas in the ozonizer 35 and generates ozone. Next, the bypass line 38 is closed, and the generated ozone is introduced into the chamber 32 via the ozone introduction valve 34, and the substrate S placed on the substrate platform 33 in the chamber 32 is exposed to ozone. As a result, the conductive material causing the short circuit is removed.

この場合、酸素含有ガスの流量は、２Ｌ／ｍｉｎである。 In this case, the flow rate of the oxygen-containing gas is 2 L / min.

前記基板Ｓとしては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ_２やジルコニアなどを用いることができる。ゲート電極層としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。触媒層材料としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉから選ばれた少なくとも１種の金属、或いはインバー、インコネル、ハステロ及びハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金から選ばれた少なくと１種の合金を用いることができる。 The substrate S may be any substrate that is usually used in display elements, and for example, a substrate made of glass, silicon, or ceramic (for example, STO or BTO) can be used. The cathode electrode layer material may be any metal or alloy that is usually used as a cathode electrode material, for example, a metal selected from Cr, Mo, Cu, W, Al, and Nd, and an alloy containing at least one of these metals. Can be used. The insulating layer material may be any material that is normally used as an insulating layer, and for example, SiO ₂ or zirconia can be used. The gate electrode layer may be any metal or alloy that is usually used as a gate electrode layer, for example, a metal selected from Cr, Pd, Mo, Nd, Cu, W, and Al, or an alloy containing at least one of these metals. Can be used. The catalyst layer material may be any metal or alloy that is usually used as a catalyst material in chemical vapor deposition, for example, at least one metal selected from Fe, Co, and Ni, or Invar, Inconel, Hastello, and Harbor. At least one type of alloy selected from alloys such as (alloy made of Co / Cr / Ni / W / Mo / Mn / C / Be / F) can be used.

上記では、３極構造の表示素子に用いられるカソード基板の作製方法について述べたが、以下４極構造の表示素子に用いられるカソード基板の作製方法について説明する。初めに、３極構造の表示素子のカソード基板と同一の工程で絶縁層（第１の絶縁層とする）上に設けたゲート電極をライン状にパターニングする。その後、該ゲート電極上に第２の絶縁層及びフォーカス電極を順次形成し、フォーカス電極にフォーカスホールを形成し、このフォーカスホールを用いて、第２の絶縁層、ゲート電極、第１の絶縁層をそれぞれエッチングしてひとつの連なったホールを形成すると共に、そのホールの底部にカソード電極を露出させる。次いで、露出されたカソード電極上に触媒層を形成し、ＣＶＤ法によって触媒層上にカーボン系エミッタを成長させ、所望の４極構造の表示素子用カソード基板を作製する。そして、このカーボン系エミッタ作製後、上記の紫外線照射又はオゾン曝露により基板表面に生成された導電性物質、特にゲート電極間や、ゲート電極−フォーカス電極間などに生成されたアモルファスカーボンを除去する。これにより、電極間の短絡を防止することができる。 In the above description, a method for manufacturing a cathode substrate used for a display element having a three-pole structure has been described. Hereinafter, a method for manufacturing a cathode substrate used for a display element having a four-pole structure will be described. First, a gate electrode provided on an insulating layer (referred to as a first insulating layer) is patterned in a line shape in the same process as the cathode substrate of a display device having a three-pole structure. Thereafter, a second insulating layer and a focus electrode are sequentially formed on the gate electrode, a focus hole is formed in the focus electrode, and the second insulating layer, the gate electrode, and the first insulating layer are formed using the focus hole. Each hole is etched to form a continuous hole, and the cathode electrode is exposed at the bottom of the hole. Next, a catalyst layer is formed on the exposed cathode electrode, and a carbon-based emitter is grown on the catalyst layer by a CVD method to produce a cathode substrate for a display element having a desired quadrupole structure. Then, after the carbon-based emitter is manufactured, the conductive material generated on the substrate surface by the ultraviolet irradiation or ozone exposure, in particular, the amorphous carbon generated between the gate electrodes or between the gate electrode and the focus electrode is removed. Thereby, the short circuit between electrodes can be prevented.

以下、この短絡の原因である導電性物質が除去されたカソード基板を用いて表示素子を作製する方法について説明する。 Hereinafter, a method for manufacturing a display element using a cathode substrate from which a conductive substance causing the short circuit is removed will be described.

公知の方法により、蛍光体層、アノード用電極層及び上部基板からなるアノード基板を作製する。例えば、高歪点ガラスからなる上部基板に、スパッタ法によりアノード用電極層としてのＩＴＯからなる透明電極層を形成する。そして、この透明電極層上に、ブラックマトリクスのパターンをスパッタ法で形成し、スクリーン印刷法等により、ＣＲＴ用の蛍光体（Ｐ２２等）や低加速電圧用に開発された蛍光体を塗布して蛍光体層を形成し、アノード基板を作製する。 An anode substrate comprising a phosphor layer, an anode electrode layer, and an upper substrate is prepared by a known method. For example, a transparent electrode layer made of ITO as an anode electrode layer is formed by sputtering on an upper substrate made of high strain point glass. Then, a black matrix pattern is formed on the transparent electrode layer by sputtering, and a phosphor for CRT (P22, etc.) or a phosphor developed for low acceleration voltage is applied by screen printing or the like. A phosphor layer is formed to produce an anode substrate.

そして、このアノード基板と、前記したカソード基板とを支持体（例えば、高さ数ｍｍのリブ）を介して、蛍光体層がゲート電極層（４極構造の表示素子の場合には、フォーカス電極）に対向するように貼り合わせて表示素子を構成する。 Then, the phosphor layer is a gate electrode layer (in the case of a display element having a quadrupole structure, a focus electrode) through a support (for example, a rib having a height of several mm) through the anode substrate and the cathode substrate. ) So as to face each other to form a display element.

本実施例では、図１（ａ）〜（ｆ）に示す作製工程に従ってカソード基板を作製し、その後、図２に示す紫外線照射装置２を用いて導電性物質の除去を行った。初めに、商品名ＣＰ−６００Ｖ（セントラル硝子株式会社製）からなる基板Ｓ上に、２００℃の基板加熱を行いながら膜厚２００ｎｍのＣｒからなるカソード電極層１１を形成し、リソグラフィ法により、ライン状にパターニングした後に、このカソード電極層１１の上に、スパッタ法により膜厚３μｍのＳｉＯ_２からなる絶縁層１２を形成した。次いで、２００℃の基板加熱をしながらスパッタ法により膜厚３００ｎｍのＣｒからなるゲート電極層１３を形成した。得られたゲート電極層１３をリソグラフィ法により、カソード電極層１１に直交するライン状にパターニングした後、レジストを塗布した。次いで、ＫＯＨを用いたエッチングにより、レジストホールを直径５μｍで形成した後に、硝酸第二セリウムアンモニウムを用いたエッチングによりゲートホール１３ｂを直径５μｍで作製した。 In this example, a cathode substrate was manufactured according to the manufacturing steps shown in FIGS. 1A to 1F, and then the conductive material was removed using the ultraviolet irradiation device 2 shown in FIG. First, a cathode electrode layer 11 made of Cr having a film thickness of 200 nm is formed on a substrate S made of product name CP-600V (manufactured by Central Glass Co., Ltd.) while heating the substrate at 200 ° C. After the patterning, an insulating layer 12 made of SiO _{2 having a} thickness of 3 μm was formed on the cathode electrode layer 11 by sputtering. Next, a gate electrode layer 13 made of Cr having a thickness of 300 nm was formed by sputtering while heating the substrate at 200 ° C. The obtained gate electrode layer 13 was patterned into a line perpendicular to the cathode electrode layer 11 by lithography, and then a resist was applied. Next, after forming a resist hole with a diameter of 5 μm by etching using KOH, a gate hole 13b was formed with a diameter of 5 μm by etching using ceric ammonium nitrate.

そして、エッチャントとしてバッファードフッ酸を使用して、絶縁層１２をエッチングし、ゲートホール１３ａ下に絶縁層ホール１２ａを形成し、絶縁層ホール１２ａ底部にカソード電極１１を露出させた。 Then, using buffered hydrofluoric acid as an etchant, the insulating layer 12 was etched to form an insulating layer hole 12a under the gate hole 13a, and the cathode electrode 11 was exposed at the bottom of the insulating layer hole 12a.

その後、膜厚５ｎｍの４２ニッケルからなる触媒層１５をスパッタにより成膜し、レジスト及びレジスト上の触媒層をリフトオフした。ここで、隣り合うライン状のゲート電極間Ｄ２の抵抗値を、測定した。即ち、図４に示す得られた基板の上面模式図のＰ１間〜Ｐ４間の各位置で測定した。図４中、例として、ゲートホール１３ｃは、各ゲート電極中１１個示してある。また、Ｌ−Ｌ間での断面図が図１（ｆ）に相当し、導電性物質１７は図４中では図示していない。 Thereafter, a catalyst layer 15 made of 42 nickel having a thickness of 5 nm was formed by sputtering, and the resist and the catalyst layer on the resist were lifted off. Here, the resistance value between the adjacent line-shaped gate electrodes D2 was measured. That is, the measurement was performed at each position between P1 and P4 in the schematic top view of the obtained substrate shown in FIG. In FIG. 4, as an example, eleven gate holes 13c are shown in each gate electrode. Further, a cross-sectional view between L and L corresponds to FIG. 1F, and the conductive substance 17 is not illustrated in FIG.

次いで、熱ＣＶＤ法により、成長温度：６００℃、成長時間：２０分、プロセスガス比：ＣＯ／Ｈ_２＝１、及びプロセスガスの総流量４００ｓｃｃｍの条件で、露出したカソード電極１１に残った触媒層１５上にグラファイトナノファイバーを成長させてカーボン系エミッタ１６とし、カソード基板を作製した。カソード基板作製後、基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。その後、基板を図２に示す紫外線照射装置２の載置台２２に載置し、ＵＶランプ（Ｘｅエキシマランプ）を作動させて波長１７２ｎｍの紫外線を１５分間照射したあとに、基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。 Next, the catalyst remaining on the exposed cathode electrode 11 under the conditions of a growth temperature: 600 ° C., a growth time: 20 minutes, a process gas ratio: CO / H ₂ = 1, and a total process gas flow rate of 400 sccm by thermal CVD. Graphite nanofibers were grown on the layer 15 to form a carbon-based emitter 16 to produce a cathode substrate. After manufacturing the cathode substrate, the resistance value between the line-shaped gate electrodes was measured at the same position (P1 to P4 in FIG. 4) on the substrate. Thereafter, the substrate is placed on the mounting table 22 of the ultraviolet irradiation device 2 shown in FIG. (P1 to P4 in FIG. 4), the resistance value between the line-shaped gate electrodes was measured.

表１に、測定したゲート電極間の抵抗値を示す。
（表１）

Table 1 shows the measured resistance value between the gate electrodes.
(Table 1)

表１から、ＧＮＦ成長前には全てのライン状のゲート電極１３ａ間の抵抗値が高く、各電極間は短絡していなかったが、ＧＮＦ成長時に、導電性物質がライン状のゲート電極１３ａ間に堆積され、電極が短絡していたことがわかった。そして、紫外線を１５分照射することで、Ｐ３間及びＰ４間においては抵抗がＧＮＦ成長前まで回復し、Ｐ１間及びＰ２間についても紫外線照射前よりも１０００倍以上抵抗が増大し、回復した。これにより、所定の紫外線を照射することでゲート電極間の導電性物質を除去できることがわかった。 From Table 1, the resistance value between all the line-shaped gate electrodes 13a was high before the GNF growth, and the electrodes were not short-circuited. However, during the GNF growth, the conductive material was between the line-shaped gate electrodes 13a. It was found that the electrode was short-circuited. By irradiating with ultraviolet rays for 15 minutes, the resistance recovered between before P3 and between P4 before GNF growth, and the resistance between P1 and P2 increased by 1000 times or more before UV irradiation and recovered. Thus, it was found that the conductive material between the gate electrodes can be removed by irradiating with predetermined ultraviolet rays.

本実施例では、紫外線照射時間を変化させて紫外線照射による導電性物質の除去を行った。実施例１と同一条件で３枚のカソード基板（１）〜（３）を作製し、ＧＮＦ作製前とＧＮＦ作製後でそれぞれ図４に示すゲート電極間の各位置（Ｐ１〜Ｐ４）で抵抗値を測定した。次いで、各基板に対し、波長１７２ｎｍの紫外線を以下の（１）〜（３）の各条件で２回に分けて照射し、各基板での紫外線照射時間が合計３０分になるようにして、１回目及び２回目の照射が終了した後に、ゲート電極間の各位置（Ｐ１〜Ｐ４）で、抵抗値を測定した。
（１）基板１、ＵＶ照射１回目：１０分ＵＶ照射２回目：２０分
（２）基板２、ＵＶ照射１回目：１５分ＵＶ照射２回目：１５分
（３）基板３、ＵＶ照射１回目：２０分ＵＶ照射２回目：１０分
結果を表２に示す。
（表２）

In this example, the conductive material was removed by ultraviolet irradiation while changing the ultraviolet irradiation time. Three cathode substrates (1) to (3) were produced under the same conditions as in Example 1, and resistance values were measured at respective positions (P1 to P4) between the gate electrodes shown in FIG. 4 before and after GNF production. Was measured. Next, each substrate is irradiated with ultraviolet rays having a wavelength of 172 nm in two times under the following conditions (1) to (3) so that the ultraviolet irradiation time on each substrate is 30 minutes in total, After the first and second irradiations were completed, the resistance value was measured at each position (P1 to P4) between the gate electrodes.
(1) Substrate 1, UV irradiation first time: 10 minutes UV irradiation second time: 20 minutes (2) Substrate 2, UV irradiation first time: 15 minutes UV irradiation second time: 15 minutes (3) Substrate 3, UV irradiation first time : 20 minutes UV irradiation second time: 10 minutes The results are shown in Table 2.
(Table 2)

表２から、１回目の測定における処理時間が長いほど、抵抗値が高くなったことがわかる。また、１５分以上照射すれば、抵抗値が１ＭΩ以上と十分に高くなり、３０分を超えればＧＮＦ成長前まで抵抗値が回復することがわかった。 From Table 2, it can be seen that the longer the processing time in the first measurement, the higher the resistance value. Further, it was found that the resistance value was sufficiently high at 1 MΩ or more when irradiated for 15 minutes or more, and the resistance value recovered until before GNF growth when it exceeded 30 minutes.

（比較例１）
実施例１と同一の条件でカソード基板を作製し、波長が２５４ｎｍの紫外線を６０分間照射した。抵抗値は基板上のどの位置においても１ｋΩ程度であり、ゲート電極は短絡したままであった。 (Comparative Example 1)
A cathode substrate was prepared under the same conditions as in Example 1, and irradiated with ultraviolet rays having a wavelength of 254 nm for 60 minutes. The resistance value was about 1 kΩ at any position on the substrate, and the gate electrode remained short-circuited.

ＧＮＦの成長温度を５６０℃とした以外は実施例１と同一の条件でカソード基板を作製し、同一の紫外線を２０分間照射した。この場合において、ＧＮＦ成長前、ＧＮＦ成長後、紫外線照射後に、それぞれＰ１〜Ｐ４の各位置でのゲート電極間抵抗を測定した。結果を表３に示す。 A cathode substrate was produced under the same conditions as in Example 1 except that the growth temperature of GNF was 560 ° C., and the same ultraviolet rays were irradiated for 20 minutes. In this case, before the GNF growth, after the GNF growth, and after the ultraviolet irradiation, the resistance between the gate electrodes at each position of P1 to P4 was measured. The results are shown in Table 3.

（表３）

(Table 3)

表３から、実施例１及び２に比べて、ＧＮＦ成長後の抵抗値があがっていた。これは、低温で成長させたために、導電性物質の堆積量が少なかったためと考えられる。これにより、堆積物が少ないと、２０分の紫外線照射により、短絡の原因である導電性物質が除去されて、抵抗値がＧＮＦ成長前まで回復することがわかった。 From Table 3, as compared with Examples 1 and 2, the resistance value after GNF growth was increased. This is presumably because the amount of conductive material deposited was small because it was grown at a low temperature. As a result, it was found that when the amount of deposits is small, the conductive material that causes a short circuit is removed by ultraviolet irradiation for 20 minutes, and the resistance value is restored to before GNF growth.

本実施例では、実施例１と同一の条件でカソード基板を作製し、ＧＮＦ成長前後で基板上の同一の位置（図４のＰ１〜Ｐ４）でライン状のゲート電極間の抵抗値を測定した。その後、紫外線ランプとして波長２２２ｎｍのＫＣｌエキシマランプを用いた以外は実施例１と同一の条件で紫外線を１５分間照射したあとに、再度基板上の同一の位置（図４のＰ１〜Ｐ４）で、ライン状のゲート電極間の抵抗値を測定した。この場合であっても、ＧＮＦ成長後に低下したゲート電極間の抵抗値は、紫外線照射によりＧＮＦ成長前まで回復した。 In this example, a cathode substrate was manufactured under the same conditions as in Example 1, and the resistance value between the line-shaped gate electrodes was measured at the same position (P1 to P4 in FIG. 4) on the substrate before and after the GNF growth. . Then, after irradiating with ultraviolet rays for 15 minutes under the same conditions as in Example 1 except that a KCl excimer lamp having a wavelength of 222 nm was used as the ultraviolet lamp, again at the same position (P1 to P4 in FIG. 4) on the substrate, The resistance value between the line-shaped gate electrodes was measured. Even in this case, the resistance value between the gate electrodes, which decreased after the GNF growth, was recovered to the level before the GNF growth by ultraviolet irradiation.

紫外線照射の代わりに、図３に示すオゾン曝露装置３を用いて、オゾナイザー３５（定格電力５００Ｗ）を作動させて基板を３分間オゾンに曝した以外は実施例３と同一の条件でカソード基板を作製し、導電性物質を除去した。この場合に、オゾン曝露装置３の実施条件は、ガス流量：２Ｌ／ｍｉｎである。 The cathode substrate was used under the same conditions as in Example 3 except that the ozone exposure device 3 shown in FIG. 3 was used to operate the ozonizer 35 (rated power 500 W) and the substrate was exposed to ozone for 3 minutes. Fabricated and removed conductive material. In this case, the implementation condition of the ozone exposure device 3 is a gas flow rate: 2 L / min.

ＧＮＦ成長前、ＧＮＦ成長後、オゾン曝露後において、カソード基板の各位置（Ｐ１〜Ｐ４）でゲート電極間の抵抗値を測定した。結果を表４に示す。
（表４）

Before the GNF growth, after the GNF growth, and after the ozone exposure, the resistance value between the gate electrodes was measured at each position (P1 to P4) of the cathode substrate. The results are shown in Table 4.
(Table 4)

表４から、オゾンを照射した場合には、３分後であってもＧＮＦ成長前の抵抗値まで回復した。これにより、オゾンを照射してもゲート電極間に堆積した導電性物質が除去されて、短絡を防止できることがわかった。 From Table 4, when ozone was irradiated, the resistance value before GNF growth was recovered even after 3 minutes. As a result, it was found that even when the ozone was irradiated, the conductive material deposited between the gate electrodes was removed, and a short circuit could be prevented.

本実施例では、実施例１と同一の条件でカソード基板を作製した後に、紫外線を照射して導電性物質を除去した。また、高歪点ガラスからなる上部基板に、ＩＴＯからなる透明電極層及びブラックマトリクスのパターンを順次スパッタ法で形成し、スクリーン印刷法等により、蛍光体を塗布して蛍光体層を形成し、アノード基板を作製した。次いで、３極構造型カソード基板のゲート電極層１３上に高さ１ｍｍのリブを設けて、カソード基板と得られたアノード基板とを、蛍光体層がゲート電極層１３に対向するようにリブを介して貼り合わせて表示素子とした。この表示素子のゲート電極１３−カソード電極１１間に６０Ｖを印加し、アノードに５００Ｖ印加すると、蛍光体が発光したので、エミッタからの電子放出を確認することができた。これにより、紫外線照射により、堆積された炭素系の導電性物質は除去されたが、カーボン系エミッタは除去されずに残っており、十分に実用化に耐えうることがわかった。 In this example, after the cathode substrate was fabricated under the same conditions as in Example 1, the conductive material was removed by irradiating with ultraviolet rays. Further, a transparent electrode layer made of ITO and a black matrix pattern are sequentially formed on the upper substrate made of high strain point glass by a sputtering method, and a phosphor layer is formed by applying a phosphor by screen printing or the like, An anode substrate was produced. Next, a rib having a height of 1 mm is provided on the gate electrode layer 13 of the three-electrode structure type cathode substrate, and the rib is formed so that the phosphor layer faces the gate electrode layer 13 between the cathode substrate and the obtained anode substrate. And a display element. When 60 V was applied between the gate electrode 13 and the cathode electrode 11 of this display element and 500 V was applied to the anode, the phosphor emitted light, and it was confirmed that electrons were emitted from the emitter. As a result, it was found that the deposited carbon-based conductive material was removed by the ultraviolet irradiation, but the carbon-based emitter remained without being removed, and could be fully put into practical use.

本発明のカソード基板の作製方法によれば、電極間が短絡しないカソード基板を簡易に作製することができる。また、本発明のカソード基板の作製方法により得られたカソード基板を用いれば、エミッタ形成時における導電性物質の生成に起因する電極間の短絡が防止されているため、表示素子の特性を大きく向上させることができる。さらに、このカソード基板を用いた本発明の表示素子は、簡易に作製でき、かつ、表示素子の性能を向上させることが可能である。従って、本発明は、ディスプレイの技術分野で利用可能である。 According to the cathode substrate manufacturing method of the present invention, a cathode substrate in which electrodes are not short-circuited can be easily manufactured. In addition, if the cathode substrate obtained by the cathode substrate manufacturing method of the present invention is used, the short circuit between the electrodes due to the generation of the conductive material at the time of forming the emitter is prevented, thereby greatly improving the characteristics of the display element. Can be made. Furthermore, the display element of the present invention using this cathode substrate can be easily manufactured and the performance of the display element can be improved. Therefore, the present invention can be used in the technical field of displays.

本発明のカソード基板の作製方法を説明するための各工程における基板の模式的断面図である。It is typical sectional drawing of the board | substrate in each process for demonstrating the preparation methods of the cathode substrate of this invention. 本発明の実施に用いられる紫外線照射装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the ultraviolet irradiation device used for implementation of this invention. 本発明の実施に用いられるオゾン曝露装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the ozone exposure apparatus used for implementation of this invention. 実施例における抵抗測定位置を示すための本発明のカソード基板の上面模式図。The upper surface schematic diagram of the cathode substrate of this invention for showing the resistance measurement position in an Example.

Explanation of symbols

２紫外線照射装置３オゾン曝露装置
１１カソード電極１２絶縁層
１２ａ絶縁層ホール１３ゲート電極層
１３ａゲート電極１３ｂゲートホール
１４レジスト１５触媒層
１６カーボン系エミッタ１７導電性物質
２１チャンバー２３ランプハウジング
２４ＵＶランプ３１排気手段
３２チャンバー３４オゾン導入バルブ
３５オゾナイザー３６放電手段
３６ａ電極３６ｂ電極
３７ガス導入系３８バイパスライン
Ｓ基板 2 UV irradiation device 3 Ozone exposure device 11 Cathode electrode 12 Insulating layer 12a Insulating layer hole 13 Gate electrode layer 13a Gate electrode 13b Gate hole 14 Resist 15 Catalyst layer 16 Carbon emitter 17 Conductive material 21 Chamber 23 Lamp housing 24 UV lamp 31 Exhaust means 32 Chamber 34 Ozone introduction valve
35 Ozonizer 36 Discharge means 36a Electrode 36b Electrode 37 Gas introduction system 38 Bypass line S Substrate

Claims

At least a cathode electrode, an insulating layer, and a gate electrode are sequentially stacked on the substrate, and after forming a gate hole in the gate electrode, a hole is formed in the insulating layer through the gate hole, and then, at the bottom of the hole. In a method for producing a cathode substrate in which a catalyst layer is formed, and a carbon atom-containing gas is brought into contact with the catalyst layer to grow a carbon-based emitter, the substrate surface is irradiated with ultraviolet rays, and the substrate surface is irradiated during the growth of the carbon-based emitter. A method for producing a cathode substrate, comprising removing a conductive substance generated in a place other than a catalyst layer.

2. The method of manufacturing a cathode substrate according to claim 1, wherein the wavelength of the ultraviolet light is 250 nm or less.

3. The method for manufacturing a cathode substrate according to claim 1, wherein the ultraviolet ray is irradiated on the substrate surface for 30 to 3600 seconds.

At least a cathode electrode, an insulating layer, and a gate electrode are sequentially stacked on the substrate, and after forming a gate hole in the gate electrode, a hole is formed in the insulating layer through the gate hole, and then, at the bottom of the hole. In a method for producing a cathode substrate in which a catalyst layer is formed and a carbon-based emitter is grown by contacting a carbon atom-containing gas with the catalyst layer, ozone is exposed to the substrate surface, and the substrate surface is exposed during growth of the carbon-based emitter. A method for producing a cathode substrate, comprising removing a conductive substance generated in a place other than a catalyst layer.

The method for producing a cathode substrate according to claim 4, wherein the ozone is exposed to the substrate surface for 10 to 3600 seconds.

The method for producing a cathode substrate according to claim 1, wherein the carbon-based emitter is a graphite nanofiber or a carbon nanotube.

The method for manufacturing a cathode substrate according to claim 1, wherein the conductive substance is amorphous carbon.

The method for manufacturing a cathode substrate according to claim 1, wherein the emitter is formed by any one of a thermal CVD method, a plasma CVD method, and a hot filament CVD method.

When the cathode substrate is a cathode substrate used for a display element having a tripolar structure having a cathode electrode, an insulating layer, and a gate electrode, the conductive material generated between the gate electrode and the gate electrode is removed. A method for producing a cathode substrate according to claim 1.

When the cathode substrate is a cathode substrate used for a display device having a four-pole structure having a cathode electrode, an insulating layer, a gate electrode, and a focus electrode, the conductive material generated between the gate electrode and the focus electrode is removed. The method for producing a cathode substrate according to claim 1, wherein:

A cathode substrate manufactured according to the method for manufacturing a cathode substrate according to claim 1.

A cathode substrate is produced according to the method for producing a cathode substrate according to any one of claims 1 to 10, and then the cathode substrate and an anode substrate including at least a phosphor layer, an anode electrode layer, and an upper substrate are supported. A display element manufacturing method, wherein a display element is manufactured by bonding through a body.

A display element manufactured according to the method for manufacturing a display element according to claim 12.