JP2007311657A - Noise resistance evaluating circuit substrate - Google Patents

Noise resistance evaluating circuit substrate Download PDF

Info

Publication number
JP2007311657A
JP2007311657A JP2006140692A JP2006140692A JP2007311657A JP 2007311657 A JP2007311657 A JP 2007311657A JP 2006140692 A JP2006140692 A JP 2006140692A JP 2006140692 A JP2006140692 A JP 2006140692A JP 2007311657 A JP2007311657 A JP 2007311657A
Authority
JP
Japan
Prior art keywords
noise
circuit board
noise suppression
chip component
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006140692A
Other languages
Japanese (ja)
Inventor
Yasunori Nakakura
康典 仲倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2006140692A priority Critical patent/JP2007311657A/en
Publication of JP2007311657A publication Critical patent/JP2007311657A/en
Pending legal-status Critical Current

Links

Landscapes

  • Mounting Components In General For Electric Apparatus (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a noise-resistance evaluating circuit substrate which can easily make an exchange of a noise controlling chip member without causing the damage of a substrate when doing an EMI measurement, etc. <P>SOLUTION: The noise-resistance evaluating circuit substrate includes a chip holder 15 for detachably mounting a noise-controlling chip member 13, which holder is attached to a land for mounting the noise-controlling chip member 13 formed on the circuit substrate, wherein the chip holder 15 has: a pair of electrode portions 16 and 17 electrically connecting with the land, while being in ohmic contact with a pair of terminals 13a of the noise-controlling chip member 13; and a holder B for holding the noise controlling chip member by an elastic stress. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、制御基板等が組み込まれた複写機等の電子機器をEMI測定する際に使用される耐ノイズ評価用回路基板に関する。   The present invention relates to a circuit board for noise resistance evaluation used when EMI measurement is performed on an electronic device such as a copying machine in which a control board or the like is incorporated.

一般に、開発または量産試作された電子機器に対して各種の規格を満たすか否かの評価試験が行われ、所定の基準値を満たすように各部の調整作業が行われている。そのような評価試験の一つにEMI測定がある。EMI測定に際しては、高い周波数のクロック信号を使用するマイクロコンピュータ等が搭載された制御基板にマウントされる抵抗、コンデンサ、コイル等の複数のノイズ抑制チップ部品の各電気定数を適正な値に調整しながら測定する作業と、調整されたノイズ抑制チップ部品で制御回路が正常に動作するか否かを各部の信号波形を計測して検証する作業が要求される。   In general, an evaluation test is performed on whether or not various standards are satisfied with respect to an electronic device that has been developed or mass-produced as a prototype, and adjustments of each part are performed so as to satisfy a predetermined reference value. One such evaluation test is EMI measurement. When measuring EMI, adjust the electrical constants of multiple noise suppression chip components such as resistors, capacitors, and coils mounted on a control board equipped with a microcomputer that uses a high-frequency clock signal to appropriate values. However, it is required to perform the measurement work and the work of measuring and verifying the signal waveform of each part to determine whether the control circuit operates normally with the adjusted noise suppression chip component.

このようなEMI対策として、特許文献1には、多数設けられている回路基板上のGNDと導電性筐体(フレーム)とのGND接続の最適化が試行錯誤的に行われ、その結果によっては導体パターンを変更した回路基板を再試作するような煩雑な作業が必要となるという問題を解消すべく、回路基板上における筐体とのGND接続箇所を複数持ち、その接続箇所と回路基板上のGNDとを0Ω抵抗でなるチップ部品の実装のみを介することによって回路基板全体と筐体とがGND接続する液晶表示装置が提案されている。   As such an EMI countermeasure, in Patent Document 1, optimization of the GND connection between a large number of GNDs on a circuit board and a conductive casing (frame) is performed by trial and error, and depending on the result, In order to solve the problem that a complicated work such as retrial of a circuit board with a changed conductor pattern is necessary, the circuit board has a plurality of GND connection points with the housing, and the connection points and the circuit board There has been proposed a liquid crystal display device in which the entire circuit board and the housing are GND-connected only by mounting a chip component composed of a 0Ω resistor to GND.

特開平11−352509号公報Japanese Patent Laid-Open No. 11-352509

このような制御基板は、通常、筺体にGND接続を兼ねてビス止めされ、さらに基板を被覆する金属薄板で電磁シールドされているが、EMI測定の結果、不都合が認められると、制御基板に半田固定されたノイズ抑制チップ部品を異なる電気定数の部品と取り替えて再度測定する作業が必要となる。   Such a control board is usually screwed to the housing to serve as a GND connection, and is further electromagnetically shielded by a thin metal plate covering the board. However, if inconvenience is found as a result of EMI measurement, the control board is soldered. It is necessary to replace the fixed noise suppression chip component with a component having a different electrical constant and perform measurement again.

この場合、ビス止めされた電子機器の化粧パネル、電磁シールド用の金属薄板を順次取り外し、さらに制御基板のコネクタポストに挿入されたコネクタを取り外した後に制御基板を筺体から取り外して、基板に半田付けされたノイズ抑制チップ部品を半田鏝を用いて取り外し、異なる電気定数のノイズ抑制チップ部品を半田付けする必要があり、部品が交換された制御基板は、上述と逆の手順で元に戻すという一連の作業が要求される。   In this case, the screwed electronic device decorative panel and the electromagnetic shielding metal thin plate are sequentially removed, the connector inserted into the connector post of the control board is removed, and then the control board is removed from the housing and soldered to the board. It is necessary to remove the noise suppression chip component with a soldering iron and solder the noise suppression chip component with a different electrical constant, and the control board with the replaced component is returned to the original in the reverse procedure. Work is required.

しかし、上述した一連の作業は非常に手間を要し作業性が極めて悪いという問題があり、半田付けされたノイズ抑制チップ部品を何度も取り替える場合には、配線パターンやランドが剥がれて基板を損傷させるという問題もあった。   However, there is a problem that the above-described series of operations is very laborious and extremely inefficient, and when the soldered noise suppression chip parts are replaced many times, the wiring pattern and land are peeled off and the board is removed. There was also a problem of damage.

本発明の目的は、上述の問題に鑑み、EMI測定等を行う際に基板の損傷を招くことなくノイズ抑制チップ部品の取替えが容易に行なえる耐ノイズ評価用回路基板を提供する点にある。   In view of the above problems, an object of the present invention is to provide a circuit board for noise resistance evaluation that can easily replace a noise suppression chip component without causing damage to the substrate when performing EMI measurement or the like.

上述の目的を達成するため、本発明による耐ノイズ評価用回路基板の特徴構成は、特許請求の範囲の書類の請求項1に記載した通り、回路基板上に形成されたノイズ抑制チップ部品をマウントするためのランドに、前記ノイズ抑制チップ部品を着脱可能に装着するチップホルダが取り付けられている点にある。   In order to achieve the above-mentioned object, the characteristic configuration of the circuit board for noise resistance evaluation according to the present invention is such that the noise suppression chip component formed on the circuit board is mounted as described in claim 1 of the claims. A chip holder for detachably mounting the noise suppression chip component is attached to a land for the purpose.

上述の構成によれば、回路基板上のノイズ抑制チップ部品を取り替える際に、半田鏝を用いること無く、チップホルダに支持されたノイズ抑制チップ部品を指または専用のピンセット等の治具で摘んで取り外し、新たなノイズ抑制チップ部品を前記チップホルダに装着支持すれば済むので、作業性が大幅に改善され、しかも配線パターンやランドが剥がれるような事態を招くことも無くなるようになった。   According to the above configuration, when replacing the noise suppression chip component on the circuit board, the noise suppression chip component supported by the chip holder is picked with a finger or a jig such as dedicated tweezers without using a soldering iron. Since it is only necessary to remove and mount and support a new noise suppression chip component on the chip holder, the workability is greatly improved, and the situation where the wiring pattern and land are peeled off is eliminated.

同第二の特徴構成は、同請求項2に記載した通り、上述の第一特徴構成に加えて、前記チップホルダは、前記ノイズ抑制チップ部品の一対の端子とオーミックコンタクトをとるとともに前記ランドと電気的に接続する一対の電極部と、前記ノイズ抑制チップ部品を弾性応力により保持する保持部を備えている点にある。   In addition to the first characteristic configuration described above, the second holder is configured to provide ohmic contact with a pair of terminals of the noise suppression chip component and the land. It is in the point provided with the holding | maintenance part which hold | maintains a pair of electrode part electrically connected, and the said noise suppression chip component by elastic stress.

上述した構成によれば、電極を介してノイズ抑制チップ部品と回路基板との電気的接続が確保されるとともに、保持部によりノイズ抑制チップ部品が弾性応力により保持されるので、ノイズ抑制チップ部品が回路基板から離脱することなく安定的に保持される。   According to the configuration described above, the electrical connection between the noise suppression chip component and the circuit board is ensured through the electrodes, and the noise suppression chip component is held by the elastic stress by the holding portion. It is stably held without detaching from the circuit board.

以上説明した通り、本発明によれば、EMI測定等を行う際に基板の損傷を招くことなくノイズ抑制チップ部品の取替えが容易に行なえる耐ノイズ評価用回路基板を提供することができるようになった。   As described above, according to the present invention, it is possible to provide a circuit board for noise resistance evaluation that can easily replace a noise suppression chip component without causing damage to the board when performing EMI measurement or the like. became.

以下に本発明による複写機に実装された耐ノイズ評価用回路基板の実施の形態を説明する。   An embodiment of a circuit board for noise resistance evaluation mounted on a copying machine according to the present invention will be described below.

前記耐ノイズ評価用回路基板1は、図1に示すように、複写機2の側面にネジ止めされた化粧パネルである外装カバー3の内側に配置され、図2及び図3に示すように、前記複写機2に設けられたフレーム4間に支持された板金5の上にスペーサ6を介して取り付けられている。前記耐ノイズ評価用回路基板1は、さらに、下部側面にケーブル配線のための切欠9が形成されたシールドボックス10で被覆され、前記耐ノイズ評価用回路基板1のコネクタ7に接続された信号ケーブル8が前記切欠9を介して他の制御基板等に接続されるように構成されている。   As shown in FIG. 1, the noise resistance evaluation circuit board 1 is disposed inside an exterior cover 3 that is a decorative panel screwed to the side surface of the copying machine 2, and as shown in FIGS. 2 and 3, It is attached via a spacer 6 on a sheet metal 5 supported between frames 4 provided in the copying machine 2. The circuit board 1 for noise resistance evaluation is further covered with a shield box 10 having a notch 9 for cable wiring formed on the lower side surface, and connected to the connector 7 of the circuit board 1 for noise resistance evaluation. 8 is configured to be connected to another control board or the like through the notch 9.

前記シールドボックス10は、その外面に前記耐ノイズ評価用回路基板1から発生する熱を外部に放熱する熱放孔10aが複数設けられるとともに、その側面に設けられた折り返し部12a、12b、12c、12dが前記板金5に設けられたネジ穴12にネジ12eで固定され、前記耐ノイズ評価用回路基板1で発生する電磁ノイズが装置外部に漏洩しないように電磁シールドする。   The shield box 10 is provided with a plurality of heat release holes 10a for radiating heat generated from the noise-resistant evaluation circuit board 1 to the outside, and folded portions 12a, 12b, 12c provided on the side surfaces thereof. 12d is fixed to the screw hole 12 provided in the metal plate 5 with a screw 12e, and is electromagnetically shielded so that electromagnetic noise generated in the noise-resistant evaluation circuit board 1 does not leak outside the apparatus.

前記耐ノイズ評価用回路基板1は、図6に示すように、エポキシ樹脂等でなるベース基板20と、前記ベース基板20の上に銅印刷された配線パターン22と、前記配線パターン22を保護するための電極保護膜21とで構成され、部品接続のための電極であるランド14に複数の電子部品がマウントされている。   As shown in FIG. 6, the noise resistance evaluation circuit board 1 protects the base board 20 made of epoxy resin, the wiring pattern 22 printed on the base board 20 with copper, and the wiring pattern 22. A plurality of electronic components are mounted on a land 14 that is an electrode for connecting the components.

前記耐ノイズ評価用回路基板1に形成された複数のランド14のうち、ノイズ抑制チップ部品をマウントするためのランド14には、前記ノイズ抑制チップ部品を着脱可能に装着するチップホルダ15が半田付けされている。ここで、ノイズ抑制チップ部品とは、前記耐ノイズ評価用回路基板1から生じる電磁ノイズの発生量を抑制するための数mmサイズのチップ部品で、例えば、抵抗、コンデンサ、コイル等の受動的な電気部品である。   Of the plurality of lands 14 formed on the noise-proof evaluation circuit board 1, a chip holder 15 for detachably mounting the noise suppression chip component is soldered to the land 14 for mounting the noise suppression chip component. Has been. Here, the noise suppression chip component is a chip component having a size of several millimeters for suppressing the generation amount of electromagnetic noise generated from the circuit board 1 for noise resistance evaluation. For example, a passive component such as a resistor, a capacitor, or a coil is used. It is an electrical component.

前記チップホルダ15は、図4に示すように、前記ノイズ抑制チップ部品13の一対の端子13aとオーミックコンタクトをとる電極16と、前記電極16と前記ランド14とを電気的に接続する導通部材17とからなる一対の電極部と、前記ノイズ抑制チップ部品13を自身の弾性応力により保持する保持部Bと、前記電極16を保持する樹脂製の絶縁部材18とで構成されている。   As shown in FIG. 4, the chip holder 15 includes an electrode 16 that makes ohmic contact with a pair of terminals 13 a of the noise suppression chip component 13, and a conductive member 17 that electrically connects the electrode 16 and the land 14. A holding portion B that holds the noise suppression chip component 13 by its own elastic stress, and a resin insulating member 18 that holds the electrode 16.

前記絶縁部材18は、図5(a)及び図5(b)に示すように、底部両端側に前記導通部材17を取り付ける嵌着部19bが形成された板状体の樹脂成形品で構成されている。前記導通部材17は、図5(c)及び図5(d)に示すように、両端部に電極16が突出形成され、中央部に前記絶縁部材18に一体に取り付けるための嵌着口19aが形成されるように、打ち抜き形成された一枚の銅合金製の金属板で構成され、両端部の電極16が対向するように互いに90度上方に曲げ化工されている。   As shown in FIGS. 5 (a) and 5 (b), the insulating member 18 is formed of a plate-shaped resin molded product in which fitting portions 19b for attaching the conducting member 17 are formed on both ends of the bottom portion. ing. As shown in FIGS. 5 (c) and 5 (d), the conductive member 17 has electrodes 16 projecting from both ends, and a fitting opening 19a for integrally attaching to the insulating member 18 at the center. It is formed of a single metal plate made of a copper alloy that has been punched to be formed, and is bent 90 degrees above each other so that the electrodes 16 at both ends face each other.

前記嵌着口19aに前記嵌着部19bを嵌めることにより、図4(a)に示すような、前記一対の電極16を備えた導通部材17と前記絶縁部材18とからなるチップホルダ15が構成される。   By fitting the fitting portion 19b into the fitting opening 19a, a chip holder 15 composed of the conductive member 17 having the pair of electrodes 16 and the insulating member 18 as shown in FIG. Is done.

前記チップホルダ15の側部には、図4(b)に示すように、一対の電極16間に形成される隙間、つまり切り欠き部Aが形成され、前記切り欠き部Aを介して装着された前記ノイズ抑制チップ部品13の腹部を挟持できるように構成されている。従って、前記チップホルダ15に装着された前記ノイズ抑制チップ部品13の腹部を、前記切り欠き部Aから指または専用のピンセット等の治具で摘み、前記耐ノイズ評価用回路基板1に対して上方向に移動させることで容易に取り外すことができ、また、逆にした方向に移動させることで容易に装着することができる。   As shown in FIG. 4B, a gap formed between the pair of electrodes 16, that is, a notch A is formed on the side of the chip holder 15, and the chip holder 15 is attached via the notch A. In addition, the abdomen of the noise suppression chip component 13 can be clamped. Therefore, the abdomen of the noise suppression chip component 13 mounted on the chip holder 15 is picked from the notch A with a jig such as a finger or dedicated tweezers, and is placed above the noise-resistant evaluation circuit board 1. It can be easily removed by moving in the direction, and can be easily mounted by moving in the opposite direction.

図4(c)に示すように、前記ノイズ抑制チップ部品13の未装着状態でほぼ垂直姿勢で対向する電極16間に前記ノイズ抑制チップ部品13の一方の電極13aが挿入されると、図4(d)に示すように、前記電極16が外方に僅かに広がるように付勢され、そのときに生じる弾性応力により前記ノイズ抑制チップ部品13が挟持される。つまり、本実施形態では、前記電極16が前記保持部Bとなる。   As shown in FIG. 4 (c), when one electrode 13a of the noise suppression chip component 13 is inserted between the electrodes 16 facing each other in a substantially vertical posture when the noise suppression chip component 13 is not mounted, As shown in (d), the electrode 16 is biased so as to spread slightly outward, and the noise suppression chip component 13 is held by elastic stress generated at that time. That is, in this embodiment, the electrode 16 becomes the holding part B.

このようなチップホルダ15が設けられた耐ノイズ評価用回路基板1であれば、EMI測定作業時にノイズ抑制チップ部品13の交換作業が必要となるときに、わざわざ基板を取り外して交換することなく、短時間に容易に部品交換できるようになる。つまり、電源を切り、前記外装カバー3と前記シールドボックス10を取り外した後に、チップホルダ15に装着されている交換対象部品をピンセットで取り外し、新たなチップ部品を挿入した後に前記シールドボックス10と前記外装カバー3を取り付けるだけで済ませることができるのである。   If the noise-resistant evaluation circuit board 1 having such a chip holder 15 is provided, when the noise suppression chip component 13 needs to be replaced at the time of EMI measurement work, it is not necessary to remove and replace the board. Parts can be easily replaced in a short time. That is, after turning off the power and removing the outer cover 3 and the shield box 10, the parts to be replaced mounted on the chip holder 15 are removed with tweezers, and after inserting a new chip part, the shield box 10 and the It can be done simply by attaching the outer cover 3.

また、同様に、このような回路基板の動作確認のための波形検査でも、必要に応じてチップ部品の交換作業を容易に行なうことができるようになる。このようにして回路定数の定まったチップ部品がそのまま基板にマウントされる量産基板が製造される。   Similarly, even in the waveform inspection for checking the operation of the circuit board, it is possible to easily replace the chip parts as necessary. In this way, a mass production board is manufactured in which chip components with fixed circuit constants are directly mounted on the board.

以下に別実施形態について説明する。上述した実施形態では、図4に示すようにノイズ抑制チップ部品13の一対の端子13aをその両側部から電極16により挟持するチップホルダ15について説明したが、図7(a)に示すように、前記電極16によりノイズ抑制チップ部品13の一対の端子13aの両端部を挟持するように構成するものであってもよい。この場合、図7(b)に示すように、一端に電極16を備え、他端に前記絶縁部材18に取り付けるための嵌着口19aが設けられた一対の導電性の金属板で構成される前記導電部材17を、前記電極16が設けられた面と前記嵌着口19aが設けられた面が垂直となるよう屈曲形成することにより電極部を構成することができる。   Another embodiment will be described below. In the above-described embodiment, the chip holder 15 that sandwiches the pair of terminals 13a of the noise suppression chip component 13 from both sides thereof by the electrodes 16 as illustrated in FIG. 4 is described. As illustrated in FIG. The electrode 16 may be configured to sandwich both ends of the pair of terminals 13 a of the noise suppression chip component 13. In this case, as shown in FIG. 7B, the electrode 16 is provided at one end and the other end is formed by a pair of conductive metal plates provided with fitting holes 19a for attachment to the insulating member 18. An electrode portion can be formed by bending the conductive member 17 so that the surface provided with the electrode 16 and the surface provided with the fitting opening 19a are perpendicular to each other.

このとき、前記ノイズ抑制チップ部品13を装着すると、図7(c)に示すように、前記保持部Bでは、前記導通部材17に設けられた電極16と対向する電極16とで、前記ノイズ抑制チップ部品13を内向きの弾性応力により保持するため、ノイズ抑制チップ部品が離脱することなく安定的に保持される。   At this time, when the noise suppression chip component 13 is mounted, as shown in FIG. 7C, in the holding portion B, the noise suppression is performed by the electrode 16 facing the electrode 16 provided on the conductive member 17. Since the chip component 13 is held by the inward elastic stress, the noise suppressing chip component is stably held without detachment.

上述した実施形態では、前記一対の電極16及び導通部材17が絶縁部材18に一体に支持されているチップホルダ15を説明したが、前記チップホルダ15としては、図8(a)に示すように、一端に電極16を備え、前記電極16が設けられた面と他方の面が垂直となるよう屈曲形成された導電部材17で構成される電極部を夫々異なる樹脂製の絶縁部材18で支持されるように分離構成することができる。   In the above-described embodiment, the chip holder 15 in which the pair of electrodes 16 and the conductive member 17 are integrally supported by the insulating member 18 has been described. As the chip holder 15, as shown in FIG. The electrode portion is composed of a conductive member 17 that is provided with an electrode 16 at one end and is bent so that the surface on which the electrode 16 is provided and the other surface are perpendicular to each other, and is supported by different insulating members 18 made of resin. Can be configured separately.

前記チップホルダは、図8(c)に示すように、前記ノイズ抑制チップ部品13を着脱可能となるよう、ランド14にチップホルダ15が対向するよう半田付け等で取り付けられる。   As shown in FIG. 8C, the chip holder is attached by soldering or the like so that the chip holder 15 faces the land 14 so that the noise suppressing chip component 13 can be attached and detached.

上述した実施形態は、何れも本発明の一例に過ぎず、本発明による作用効果が奏される範囲で材料、形状、大きさ等を適宜設定することができることはいうまでもない。   The above-described embodiments are merely examples of the present invention, and it is needless to say that materials, shapes, sizes, and the like can be appropriately set within a range where the effects of the present invention can be achieved.

複写機の斜視図Perspective view of copier (a)複写機に固定配置されたシールドボックスの正面図,(b)複写機に固定配置されたシールドボックスの下部正面図(A) Front view of shield box fixedly arranged on copier, (b) Lower front view of shield box fixedly arranged on copier (a)複写機に固定配置されたシールドボックスの斜視図,(b)複写機に固定配置された耐ノイズ評価用回路基板の斜視図,(c)複写機に固定配置されたシールドボックスの横断面図(A) Perspective view of shield box fixedly arranged on copier, (b) Perspective view of circuit board for noise resistance evaluation fixedly arranged on copier, (c) Crossing of shield box fixedly arranged on copier Area (a)チップホルダの上面及び側面図,(b)チップホルダの説明図,(c)チップホルダの説明図,(d)チップホルダの説明図(A) Top view and side view of chip holder, (b) explanatory diagram of chip holder, (c) explanatory diagram of chip holder, (d) explanatory diagram of chip holder (a)チップホルダの部品の上面説明図,(b)チップホルダの部品の側面説明図,(c)チップホルダの部品の側面説明図,(d)チップホルダの部品の上面説明図,(A) Top surface explanatory diagram of the chip holder component, (b) Side surface explanatory diagram of the chip holder component, (c) Side surface explanatory diagram of the chip holder component, (d) Top surface explanatory diagram of the chip holder component, (a)耐ノイズ評価用回路基板の説明図,(b)耐ノイズ評価用回路基板の説明図,(c)耐ノイズ評価用回路基板の上面説明図,(d)耐ノイズ評価用回路基板の上面説明図(A) explanatory diagram of a circuit board for noise resistance evaluation, (b) explanatory diagram of a circuit board for noise resistance evaluation, (c) top view of a circuit board for noise resistance evaluation, (d) a circuit board for noise resistance evaluation Top view チップホルダの別実施形態の説明図Explanatory drawing of another embodiment of a chip holder チップホルダの別実施形態の説明図Explanatory drawing of another embodiment of a chip holder

符号の説明Explanation of symbols

1:耐ノイズ評価用回路基板
2:複写機
3:カバー
4:フレーム
5:板金
6:スペーサ
7:コネクタ
8:ケーブル
9:ケーブル穴
10:シールドボックス
11:折り返し部
12:ネジ穴
12a:折り返し部
12b:折り返し部
12c:折り返し部
12d:折り返し部
12e:ねじ止め
13:ノイズ抑制チップ部品
14:ランド
15:チップホルダ
16:電極部
17:導通部材
18:絶縁部材
19:嵌着部
20:ベース基板
21:電極保護膜
22:配線パターン
A:切り欠き部
B:保持部
1: Circuit board for noise resistance evaluation 2: Copier 3: Cover 4: Frame 5: Sheet metal 6: Spacer 7: Connector 8: Cable 9: Cable hole 10: Shield box 11: Folded part 12: Screw hole 12a: Folded part 12b: Folding part 12c: Folding part 12d: Folding part 12e: Screwing 13: Noise suppression chip component 14: Land 15: Chip holder 16: Electrode part 17: Conducting member 18: Insulating member 19: Fitting part 20: Base substrate 21: Electrode protective film 22: Wiring pattern A: Notch B: Holding part

Claims (2)

回路基板上に形成されたノイズ抑制チップ部品をマウントするためのランドに、前記ノイズ抑制チップ部品を着脱可能に装着するチップホルダが取り付けられている耐ノイズ評価用回路基板。   A circuit board for noise resistance evaluation, wherein a chip holder for detachably mounting the noise suppression chip component is attached to a land for mounting the noise suppression chip component formed on the circuit board. 前記チップホルダは、前記ノイズ抑制チップ部品の一対の端子とオーミックコンタクトをとるとともに前記ランドと電気的に接続する一対の電極部と、前記ノイズ抑制チップ部品を弾性応力により保持する保持部を備えている請求項1記載の耐ノイズ評価用回路基板。   The chip holder includes a pair of electrode portions that are in ohmic contact with a pair of terminals of the noise suppression chip component and electrically connected to the land, and a holding portion that holds the noise suppression chip component by elastic stress. The circuit board for noise resistance evaluation according to claim 1.
JP2006140692A 2006-05-19 2006-05-19 Noise resistance evaluating circuit substrate Pending JP2007311657A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006140692A JP2007311657A (en) 2006-05-19 2006-05-19 Noise resistance evaluating circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006140692A JP2007311657A (en) 2006-05-19 2006-05-19 Noise resistance evaluating circuit substrate

Publications (1)

Publication Number Publication Date
JP2007311657A true JP2007311657A (en) 2007-11-29

Family

ID=38844221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006140692A Pending JP2007311657A (en) 2006-05-19 2006-05-19 Noise resistance evaluating circuit substrate

Country Status (1)

Country Link
JP (1) JP2007311657A (en)

Similar Documents

Publication Publication Date Title
US20080207020A1 (en) Combined Fastening and Contacting System for Electrical Components on Superimposed Circuit Boards
KR101091884B1 (en) Shield Apparatus for EMI shielding
JPS6314492A (en) Method of mounting ic
JP2007311657A (en) Noise resistance evaluating circuit substrate
US8832932B2 (en) Method of mounting an electronic component on a circuit board
JP2007311090A (en) Electrode chip holder
KR101170774B1 (en) Mounting Method for Shield Apparatus for EMI shielding
US20090000810A1 (en) Printed circuit board
US8094460B2 (en) Orientation-tolerant land pattern and method of manufacturing the same
JP5624903B2 (en) Board device
JP2013179011A (en) Circuit board
JPWO2003084296A1 (en) Circuit transmission characteristic correction method, correction structure, and holder used in the correction structure
CN111014083B (en) Diode aging screening instrument
JPH0546056Y2 (en)
JP3195849U (en) Printed circuit board fixing device and apparatus using printed circuit board fixing device
KR200409777Y1 (en) Thin shot coil
JPH11346087A (en) Packaging method of shield plate
JP2877022B2 (en) Surface mount type resistors
JP2006093254A (en) Printed board and electronic device provided therewith
JP2013077386A (en) Connector
JP2004288765A (en) Cable supporting equipment on substrate
JP2002043707A (en) Printed circuit board
JPH08321665A (en) Printed board
JP2007317689A (en) Electronic circuit module and electronic apparatus
JP2002064251A (en) Printed circuit board