JP2007300529A - Cdma receiving device and its path timing update control method - Google Patents
Cdma receiving device and its path timing update control method Download PDFInfo
- Publication number
- JP2007300529A JP2007300529A JP2006128272A JP2006128272A JP2007300529A JP 2007300529 A JP2007300529 A JP 2007300529A JP 2006128272 A JP2006128272 A JP 2006128272A JP 2006128272 A JP2006128272 A JP 2006128272A JP 2007300529 A JP2007300529 A JP 2007300529A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- path
- update
- timing
- despreading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、CDMA(Code Division Multiple Access:符号分割多元接続)受信装置及びそのパスタイミング更新制御方法に関し、特に、CDMA方式の移動無線通信システムにおいて、複数のユーザの移動端末からの信号を同時に受信して復調するマルチユーザ逆拡散回路を備えたCDMA受信装置及びそのパスタイミング更新制御方法に関する。 The present invention relates to a CDMA (Code Division Multiple Access) receiving apparatus and a path timing update control method thereof, and more particularly, to simultaneously receive signals from a plurality of users' mobile terminals in a CDMA mobile radio communication system. The present invention relates to a CDMA receiver including a multiuser despreading circuit that demodulates and a path timing update control method thereof.
図4にCDMA受信装置の基本構成を示す。CDMA受信装置のベースバンド部は、受信信号をバンドパスフィルタ4−1に通した後、QPSK(Quadrature Phase Shift Keying)復調器4−2により受信信号を同相成分と直交成分とに分離し、それぞれの成分をローパスフィルタ4−3に通して高域成分を除去し、アナログデジタル変換器4−4によりデジタル信号に変換して、サーチャ部4−5及び逆拡散部4−6に入力する。 FIG. 4 shows a basic configuration of the CDMA receiver. The baseband unit of the CDMA receiver passes the received signal through the bandpass filter 4-1, and then separates the received signal into an in-phase component and a quadrature component by a QPSK (Quadrature Phase Shift Keying) demodulator 4-2. Are passed through a low-pass filter 4-3 to remove a high-frequency component, converted into a digital signal by an analog-digital converter 4-4, and input to a searcher unit 4-5 and a despreading unit 4-6.
サーチャ部4−5は、受信信号と拡散符号との相関を測定し、受信信号の遅延プロファイルのピーク(パスタイミング)を検出し、該パスタイミングの検出結果を逆拡散部4−6に通知する。逆拡散部4−6は、該パスタイミング情報に従って、マルチパス環境で受信される複数パスの受信信号に対する逆拡散処理を行う。 The searcher unit 4-5 measures the correlation between the received signal and the spread code, detects the peak (path timing) of the delay profile of the received signal, and notifies the despreading unit 4-6 of the detection result of the path timing. . The despreading unit 4-6 performs despreading processing on the received signals of a plurality of paths received in the multipath environment according to the path timing information.
逆拡散部4−6で逆拡散処理された各パスの信号は同期検波部4−7に入力され、同期検波部4−7では同期検波を行い、各パスの信号の最大比合成処理を行い、復調データとして出力する。 The signal of each path subjected to the despreading process by the despreading unit 4-6 is input to the synchronous detection unit 4-7. The synchronous detection unit 4-7 performs the synchronous detection and performs the maximum ratio combining process of the signals of each path. And output as demodulated data.
図5(a)にサーチャ部の基本構成を示す。サーチャ部では、最初に、受信信号の同相成分及び直交成分に対して、マッチドフィルタ5−1を用い、符号生成器5−2から得られる拡散符号との相関値算出を行う。ここで得られた同相成分及び直交成分のそれぞれの相関値は、同相加算回路5−3、電力変換回路5−4、電力加算回路5−5及び遅延プロファイル保持手段5−6を経て、図5(b)に示すような遅延プロファイル情報に変換される。 FIG. 5A shows the basic configuration of the searcher unit. The searcher unit first calculates a correlation value with the spread code obtained from the code generator 5-2 using the matched filter 5-1, for the in-phase component and the quadrature component of the received signal. The correlation values of the in-phase component and the quadrature component obtained here are passed through the in-phase addition circuit 5-3, the power conversion circuit 5-4, the power addition circuit 5-5, and the delay profile holding unit 5-6, as shown in FIG. It is converted into delay profile information as shown in (b).
パスタイミング検出回路5−7は、遅延プロファイル保持手段5−6から得られる遅延プロファイルのレベル比較を行い、受信レベルの大きいパスから順に所定数のパス(図5(b)の例ではPath1〜Path4)を抽出し、それぞれのパスタイミングを逆拡散部4−6に通知する。逆拡散部4−6では、サーチャ部4−5から通知されたパスタイミングで逆拡散処理を開始し、データの復調を行う。 The path timing detection circuit 5-7 compares the levels of the delay profiles obtained from the delay profile holding means 5-6, and sequentially passes a predetermined number of paths from the path with the highest reception level (Path1 to Path4 in the example of FIG. 5B). ), And notifies each despreading unit 4-6 of the path timing. The despreading unit 4-6 starts the despreading process at the path timing notified from the searcher unit 4-5, and demodulates the data.
サーチャ部4−5で検出されるパスタイミング及び有効パス数は、時間の経過と共に常に変化するため、逆拡散処理部4−6での逆拡散処理をパスタイミングの変化に追従させる必要がある。逆拡散処理をパスタイミングの変化に追従させる手段として、DLL(Delay Locked Loop)回路による自律追従方式、及び冗長ハードリソースによる並列逆拡散処理方式がある。 Since the path timing and the number of effective paths detected by the searcher unit 4-5 constantly change with the passage of time, it is necessary to make the despreading process in the despreading processing unit 4-6 follow the change in path timing. As means for making the despreading process follow the change in path timing, there are an autonomous tracking system using a DLL (Delay Locked Loop) circuit and a parallel despreading processing system using redundant hardware resources.
(1)DLL(Delay Locked Loop)回路による自律追従方式について
DLL回路による自律追従方式は、サーチャ部からのパスタイミング情報に従って逆拡散を開始してパスを設定した後、該パスの受信信号をDLL回路に入力し、DLL回路によりパスタイミングの変動に追従して逆拡散処理のタイミングを調整する。DLL回路は、時間差を有する逆拡散符号の組と受信信号との相関を求め、該相関を基に逆拡散符号と受信信号との位相差を算出し、逆拡散符号のタイミングを追従させる。
(1) Autonomous tracking method using a DLL (Delay Locked Loop) circuit The autonomous tracking method using a DLL circuit starts despreading according to path timing information from a searcher unit, sets a path, and then receives a received signal of the path as a DLL. The signal is input to the circuit, and the timing of the despreading process is adjusted by following the path timing variation by the DLL circuit. The DLL circuit obtains a correlation between a set of despread codes having a time difference and the received signal, calculates a phase difference between the despread code and the received signal based on the correlation, and tracks the timing of the despread code.
図6(a)にDLL回路による自立追従方式の逆拡散処理部の構成を示す。なお、同図は、図示の簡明化のため1フィンガ分のみの構成を示している。逆拡散処理部では、サーチャ部で検出されたフレーム先頭のパスタイミングで、逆拡散符号生成器6−1にフレーム先頭の逆拡散符号(初期値)をロードし、以降、逆拡散符号生成器6−1から順次生成される1チップ(chip)の時間差の2つの逆拡散符号と受信信号とを、それぞれ第1の乗算器6−21及び第2の乗算器6−22で乗算して逆拡散処理を行い、その逆拡散結果の差分を減算器6−3に算出し、該差分が最小となるように、該減算器6−3の出力を、ループフィルタ6−4を介して電圧制御クロック発生器6−5に加え、該電圧制御クロック発生器6−5により、逆拡散符号生成器6−1のクロック信号の位相を調整する。 FIG. 6A shows a configuration of a despreading processing unit of a self-supporting tracking system using a DLL circuit. In the figure, only one finger is shown for the sake of simplicity. In the despreading processing unit, the despreading code generator 6-1 is loaded with the despreading code (initial value) at the beginning of the frame at the path timing at the beginning of the frame detected by the searcher unit. 1 despread code sequentially generated from −1 and the received signal are multiplied by a first multiplier 6-21 and a second multiplier 6-22, respectively, and despread Processing is performed, the difference of the despreading result is calculated to the subtractor 6-3, and the output of the subtractor 6-3 is passed through the loop filter 6-4 so as to minimize the difference. In addition to the generator 6-5, the voltage control clock generator 6-5 adjusts the phase of the clock signal of the despread code generator 6-1.
図6の(b1)〜(b3)に、時間差を有する2つの逆拡散符号と受信信号との逆拡散処理結果とその差分を示している。同図(b1)は、n個のシフトレジスタを有する逆拡散符号生成器6−1のタップnから出力される逆拡散符号との相関を示し、同図(b2)は1チップ分ずれたタップ(n−1)から出力される逆拡散符号との相関を示し、同図(b3)はその差分を示している。 (B1) to (b3) in FIG. 6 show the results of despreading processing between two despread codes having a time difference and the received signal, and the difference between them. FIG. 4B1 shows the correlation with the despread code output from the tap n of the despread code generator 6-1 having n shift registers, and FIG. 2B2 shows the tap shifted by one chip. The correlation with the despread code output from (n−1) is shown, and FIG.
同図(b1)及び(b2)に示すように、それぞれ(−Tc/2)及び(Tc/2)のタイミングで最も高い相関が得られ、同図(b3)に示すように、その差分が最小となるように逆拡散符号生成器6−1のクロック信号の位相を調整し、タップ(n−1)から出力される逆拡散符号に(Tc/2)の遅延を与えた符号を逆拡散符号として用いることにより、時間差を有する2つの逆拡散符号と最も高い相関が得られるタイミングの中間のタイミングに追随させて逆拡散符号を生成し、1チップ以内のパスタイミングの揺れに常時追従して連続的な逆拡散処理を継続する。 As shown in (b1) and (b2) of the figure, the highest correlation is obtained at the timing of (−Tc / 2) and (Tc / 2), respectively, and as shown in (b3) of FIG. Adjust the phase of the clock signal of the despreading code generator 6-1 so that it is minimized, and despread the code obtained by giving a delay of (Tc / 2) to the despreading code output from the tap (n-1) By using it as a code, a despreading code is generated by following an intermediate timing between two despreading codes having a time difference and the timing at which the highest correlation is obtained, and always follows the fluctuation of the path timing within one chip. Continue the continuous despreading process.
(2)冗長ハードリソースによる並列逆拡散処理方式について
冗長ハードリソースによる並列逆拡散処理方式は、サーチャ部で定期的にパスタイミング検出を実施し、逆拡散処理部は、サーチャ部から定期的に通知される新パスタイミングを適用して逆拡散符号の初期値(フレーム先頭値)を再設定することにより、パスタイミングの変動に対応する。そのため、旧パスタイミングでの逆拡散処理と新パスタイミングでの逆拡散処理とが時間的に重なってしまう場合がある。
(2) Parallel despreading processing method using redundant hard resources The parallel despreading processing method using redundant hard resources periodically detects the path timing in the searcher unit, and the despreading processing unit periodically notifies the searcher unit. By applying the new path timing and resetting the initial value (frame head value) of the despreading code, it is possible to cope with path timing fluctuations. Therefore, the despreading process at the old path timing and the despreading process at the new path timing may overlap in time.
そのような場合、各ユーザに共通の冗長リソースを用いて新パスタイミングでの逆拡散処理を開始する。そして、各ユーザ対応の個別リソースは、旧パスタイミングでの逆拡散処理が完了した時点で、冗長リソースから逆拡散処理結果を引継ぎ、冗長リソースを復旧させ、以降は、各個別リソースで新パスタイミングでの逆拡散処理を継続して実施する。 In such a case, the despreading process at the new path timing is started using redundant resources common to each user. The individual resource for each user takes over the result of the despreading process from the redundant resource when the despreading process at the old path timing is completed and restores the redundant resource. Thereafter, the new path timing is set for each individual resource. Continue the despreading process at.
図7(a)に冗長ハードリソース方式の逆拡散処理部の構成(1フィンガ分のみ)を示す。サーチャ部(図示省略)は、各ユーザからの受信信号のパスサーチを定期的に行い、各受信信号のフレーム先頭のパスタイミングを検出して逆拡散処理部に通知する。全ユーザのパスタイミング情報は、逆拡散処理制御部7−1に通知され、パスタイミング更新時に逆拡散処理データの時間的な重なりが生じた場合、冗長リソース7−2で新パスタイミングでの逆拡散処理を開始する。 FIG. 7A shows the configuration of the despreading processing unit of the redundant hard resource method (only for one finger). The searcher unit (not shown) periodically performs a path search for the received signal from each user, detects the path timing of the frame head of each received signal, and notifies the despreading processing unit. The path timing information of all users is notified to the despreading processing control unit 7-1, and when the time overlap of the despreading processing data occurs at the time of updating the path timing, the redundant resource 7-2 reverses at the new path timing. Start the diffusion process.
冗長リソース7−2での逆拡散処理は、各ユーザ対応の個別リソース7−31〜7−3Mにおける旧パスタイミングでの1フレーム分の処理が完了した時点で、新パスタイミングによる冗長リソース7−2の逆拡散処理結果を引継ぎ、冗長リソース7−2を復旧させ、以降の逆拡散処理を個別リソース7−31〜7−3Mで継続して実施する。このように、冗長リソース7−2は、各ユーザの受信信号のパスタイミングの更新時に瞬時的に必要となる逆拡散の並列処理の実行に、複数のユーザの受信信号に対して共通に用いられる。 The despreading process in the redundant resource 7-2 is performed when the processing for one frame at the old path timing in the individual resources 7-31 to 7-3M corresponding to each user is completed. 2 is taken over, the redundant resource 7-2 is restored, and the subsequent despreading process is continuously performed by the individual resources 7-31 to 7-3M. As described above, the redundant resource 7-2 is commonly used for the received signals of a plurality of users in the execution of the despreading parallel processing that is instantaneously required when the path timing of the received signal of each user is updated. .
冗長ハードリソース方式の場合、パスタイミング更新毎に逆拡散処理を再起動する動作形態となり、旧パスタイミング設定と新パスタイミング設定との間の相関性を必要としないため、サーチャ部のパス検出処理が簡素化される。なお、各ユーザ対応の個別リソース7−31〜7−3Mと冗長リソース7−2とによる並列処理の最大時間は、サーチ窓幅時間Tsw(図5(b)参照)により決定され、一般的に数10usから数100usとなる。 In the case of the redundant hard resource method, the despreading process is restarted every time the path timing is updated, and the correlation between the old path timing setting and the new path timing setting is not required. Is simplified. Note that the maximum time for parallel processing by the individual resources 7-31 to 7-3M and the redundant resources 7-2 for each user is determined by the search window width time Tsw (see FIG. 5B). From several tens of us to several hundreds of us.
図7(b)は冗長ハードリソース方式による並列逆拡散処理の動作例を示す。冗長ハードリソース方式では、パス更新のタイミングが各受信信号のフレーム先頭となるため、サーチャ部からの新パスタイミングの通知の時点から、該新パスタイミングによるパス更新実施まで、最大で1フレーム分に相当する10msの待ち時間が発生し、その間、冗長ハードリソース7−2を予約して確保したまま、フレーム先頭のパス更新タイミングが到来するまで待機することになる。 FIG. 7B shows an operation example of parallel despreading processing by the redundant hard resource method. In the redundant hard resource method, since the path update timing is the head of each received signal frame, there is a maximum of one frame from the notification of the new path timing from the searcher unit to the execution of path update at the new path timing. A corresponding waiting time of 10 ms occurs, and during that time, the redundant hard resource 7-2 is reserved and secured, and a wait is made until the path update timing at the head of the frame arrives.
一方、各ユーザの受信信号に対するパス更新周期に制約があり、所定時間以内にパス更新を行うことが必須となっている場合、共有の冗長リソース7−2を用いて並列処理を行うユーザ数が多いと、上述の最大待ち時間が共有化のボトルネックとなり、パス更新周期の制約条件を満たすことができないことが起こり得る。このような事態を防ぐには、パス更新周期の制約条件を満たすのに十分な多数の冗長リソースを設け、並列パス更新処理の処理能力を増大させる必要がある。 On the other hand, when there is a restriction on the path update cycle for the received signal of each user and it is essential to perform path update within a predetermined time, the number of users performing parallel processing using the shared redundant resource 7-2 is If the number is large, the above-mentioned maximum waiting time becomes a bottleneck for sharing, and it may happen that the constraint condition of the path update cycle cannot be satisfied. In order to prevent such a situation, it is necessary to provide a large number of redundant resources sufficient to satisfy the constraint condition of the path update cycle and increase the processing capacity of the parallel path update process.
本発明に関連する先行技術文献として、下記の特許文献1には、移動体端末の移動により、或いは伝送路の環境の変化などにより通信チャネルの遅延プロファイルが変化する場合、遅延プロファイルの変化に応じて拡散信号に拡散符号を乗算するタイミングを調整するため、パス検出器により通信チャネルの遅延プロファイルを定期的にモニタし、その結果に基づいてタイミング信号を生成して逆拡散復調器に与え、逆拡散復調器では、そのタイミング信号に従って乗算タイミングを調整しながら拡散信号の復調を継続する受信装置であって、複数のチャネルを介してそれぞれ伝送されてくる拡散信号を同時に受信できる受信装置について記載されている。
前述の(1)のDLL回路を用いる自律追従方式では、フィンガ毎にDLL回路が必要であり、また、逆拡散符号生成器6−1の構成が複雑であるため、回路規模が大きなものとなる。更に、Birth_deathモデルのような、パスが頻繁に出現/消失するような電波環境においては、DLL回路におけるパスロック外れが頻発するため、特性が劣化する傾向がある。 In the autonomous tracking method using the DLL circuit of (1) described above, a DLL circuit is required for each finger, and the configuration of the despread code generator 6-1 is complicated, so that the circuit scale is large. . Furthermore, in a radio wave environment in which paths frequently appear / disappear, such as the Birth_death model, there is a tendency for the characteristics to deteriorate because the path lock is frequently lost in the DLL circuit.
また、前述の(2)の冗長ハードリソース方式では、定期的にパス設定を行うため、特性劣化はDLL方式よりも少ないが、パス更新時に新パスタイミングと旧パスタイミングとで並列的に逆拡散処理を行う必要があり、従来は、受信信号のフレーム先頭でパス更新処理を行っていたため、新パスタイミングの通知からフレーム先頭タイミングが到来するまで、最大1フレーム分の待ち時間が発生し、その間、共有の冗長ハードリソースが1つのパス更新処理に占有されてしまい、複数のユーザからの受信信号に対してパス更新周期の制約条件を満たすには、複数の冗長リソースを設けなければならなかった。 In the redundant hardware resource method (2) described above, since path setting is performed periodically, the characteristic degradation is less than in the DLL method, but despreading is performed in parallel at the new path timing and the old path timing at the time of path update. In the past, the path update process was performed at the beginning of the frame of the received signal, so there was a waiting time of up to one frame from the notification of the new path timing to the arrival of the frame head timing. The shared redundant hard resource is occupied by one path update process, and a plurality of redundant resources must be provided to satisfy the constraint condition of the path update cycle for the received signals from a plurality of users. .
特に、移動無線通信システムの無線基地局(BTS)のように、多数のユーザからの信号を同時に受信して復調するマルチユーザ復調器では、多数の冗長リソースを確保し、該多数の冗長リソースを多数のユーザで共有して使用するために競合制御が必要となる。 In particular, a multi-user demodulator that simultaneously receives and demodulates signals from a large number of users, such as a radio base station (BTS) of a mobile radio communication system, secures a large number of redundant resources, Contention control is necessary to share and use with many users.
この場合、多数の冗長リソースの使用効率を高めるには、各冗長リソースへの逆拡散処理の割り当て制御、及び旧パスタイミングと新パスタイミングの逆拡散処理の重なりが無くなった時点で、個別リソースへ逆拡散処理結果を引渡す復旧処理等が、多数の冗長リソースに対して必要となるため、制御回路が複雑なものとなる。 In this case, in order to increase the use efficiency of a large number of redundant resources, when there is no overlap between the despreading process assignment control to each redundant resource and the despreading process of the old path timing and the new path timing, Since a restoration process for delivering the result of the despreading process is required for a large number of redundant resources, the control circuit becomes complicated.
本発明は、冗長ハードリソースの多重利用効率改善により、冗長ハードリソース方式で問題となる冗長ハードリソース数(回路規模)を削減し、回路規模の小さい冗長ハードリソース構成で、パスが頻繁に出現/消失するような電波環境でも安定して動作する逆拡散処理回路を構成することを目的とする。また、共有の冗長ハードリソースによる並列逆拡散処理の制御を簡素化することを目的とする。 The present invention reduces the number of redundant hard resources (circuit scale), which is a problem in the redundant hard resource method, by improving the multiple use efficiency of redundant hard resources, and the path frequently appears in a redundant hard resource configuration with a small circuit scale. An object of the present invention is to configure a despreading processing circuit that operates stably even in a radio wave environment that disappears. Another object of the present invention is to simplify the control of parallel despreading processing using shared redundant hardware resources.
上記課題を解決するため、本発明のCDMA受信装置は、(1)複数のユーザの移動端末から送信されるCDMA方式の受信信号に対し、各受信信号のパスタイミングを更新して逆拡散処理を行うCDMA受信装置において、各ユーザ対応に更新パスタイミングの通知を受けたとき、受信信号の無線フレームを細分化した複数のスロットのうち、ユーザ対応の逆拡散処理を行う個別リソースにおいて逆拡散処理が行われているスロットの番号にパス更新準備の要処理スロット数を加えた番号のスロットをパス更新スロットとして決定するとともに、該パス更新スロットの先頭タイミングを、前記更新パスタイミングを基に補正するスロット単位パス更新タイミング算出手段と、前記パス更新スロットに対応した逆拡散符号を初期値とする逆拡散符号列を生成する逆拡散符号生成手段と、複数のユーザの受信信号の逆拡散処理に対して共通して使用され、前記パス更新スロットの逆拡散処理を、前記スロット単位パス更新タイミング算出手段で算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成手段で生成された逆拡散符号で行う冗長リソースと、を備えたことを特徴とする。 In order to solve the above-described problems, the CDMA receiver of the present invention (1) performs despreading processing by updating the path timing of each received signal with respect to the CDMA received signal transmitted from the mobile terminals of a plurality of users. In the CDMA receiving apparatus that performs the despreading process in the individual resource that performs the despreading process corresponding to the user among the plurality of slots obtained by subdividing the radio frame of the received signal when the update path timing is notified to each user. A slot having a number obtained by adding the number of processing required slots for path update preparation to the number of the slot being executed is determined as a path update slot, and the start timing of the path update slot is corrected based on the update path timing Unit path update timing calculation means, and despreading with an initial value of a despread code corresponding to the path update slot The despreading code generation means for generating a code string and the despreading process for the received signals of a plurality of users are used in common, and the despreading process for the path update slot is performed by the slot unit path update timing calculation means. And redundant resources for performing the despreading code generated by the despreading code generating means at the start timing of the calculated path update slot.
また、(2)前記更新パスタイミングの通知を受けたとき、前記パス更新スロットの逆拡散処理を常に前記冗長リソースで実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させる逆拡散処理制御手段を備えたことを特徴とする。 (2) When the notification of the update path timing is received, the despreading process of the path update slot is always performed with the redundant resource, and the despreading process of the slot after the path update slot is performed for each user. A despreading processing control means to be implemented with individual resources is provided.
また、(3)前記更新パスタイミングの通知を受けたとき、該更新パスタイミングが前方にシフトしたか否かを判定し、前方にシフトしたときのみ、前記パス更新スロットの逆拡散処理を前記冗長リソースで実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させ、前記更新パスタイミングが後方にシフトしたとき又はシフトしていないときは、前記個別リソースで、前記パス更新スロット以降の逆拡散処理を、前記スロット単位パス更新タイミング算出手段で算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成手段で生成された逆拡散符号列で行うよう制御する逆拡散処理制御手段を備えたことを特徴とする。 (3) When the notification of the update path timing is received, it is determined whether or not the update path timing is shifted forward. Only when the update path timing is shifted forward, the despreading process of the path update slot is performed as the redundancy. When the update path timing is shifted backward or is not shifted, the despreading processing of the slot after the path update slot is performed on the individual resource corresponding to each user. The despreading processing after the path update slot is performed at the start timing of the path update slot calculated by the slot unit path update timing calculation means and by the despread code sequence generated by the despread code generation means. It is characterized by comprising despreading processing control means for controlling as described above.
また、本発明のCDMA受信装置のパスタイミング更新制御方法は、(4)複数のユーザの移動端末から送信されるCDMA方式の受信信号に対し、各受信信号のパスタイミングを更新して逆拡散処理を行うCDMA受信装置のパスタイミング更新制御方法において、各ユーザ対応に更新パスタイミングの通知を受けたとき、受信信号の無線フレームを細分化した複数のスロットのうち、ユーザ対応の逆拡散処理を行う個別リソースにおいて逆拡散処理が行われているスロットの番号にパス更新準備の要処理スロット数を加えた番号のスロットをパス更新スロットとして決定するとともに、該パス更新スロットの先頭タイミングを、前記更新パスタイミングを基に補正するスロット単位パス更新タイミング算出ステップと、前記パス更新スロットに対応した逆拡散符号を初期値とする逆拡散符号列を生成する逆拡散符号生成ステップと、前記更新パスタイミングの通知を受けたとき、複数のユーザに対する逆拡散処理に共通に使用される冗長リソースで、前記スロット単位パス更新タイミング算出ステップで算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成ステップで生成された逆拡散符号で、前記パス更新スロットの逆拡散処理を常に実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させる逆拡散処理制御ステップと、を含むことを特徴とする。 Further, the path timing update control method of the CDMA receiver of the present invention includes (4) despreading processing by updating the path timing of each received signal with respect to the CDMA received signal transmitted from the mobile terminals of a plurality of users. In the path timing update control method of the CDMA receiver that performs the user de-spreading processing among the plurality of slots obtained by subdividing the radio frame of the received signal when the update path timing notification is received for each user A slot with a number obtained by adding the number of processing slots required for path update preparation to the number of the slot for which despread processing is performed in the individual resource is determined as a path update slot, and the start timing of the path update slot is determined by the update path A slot unit path update timing calculating step for correcting based on the timing; and the path update slot A despreading code generation step for generating a despreading code sequence having an initial value of a despreading code corresponding to a user and a notification of the update path timing, which is commonly used for despreading processing for a plurality of users The despreading process of the path update slot is performed with a redundant resource at the start timing of the path update slot calculated in the slot unit path update timing calculation step and with the despread code generated in the despread code generation step. And a despreading process control step for always performing the despreading process of the slot after the path update slot with the individual resource corresponding to each user.
また、(5)前記更新パスタイミングの通知を受けたとき、該更新パスタイミングが前方にシフトしたか否かを判定し、前方にシフトしたときのみ、複数のユーザに対して共通して使用される冗長リソースで、前記スロット単位パス更新タイミング算出ステップで算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成ステップで生成された逆拡散符号で、前記パス更新スロットの逆拡散処理を常に実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させ、前記更新パスタイミングが後方にシフトしたとき又はシフトしていないときは、前記個別リソースで、前記パス更新スロット以降の逆拡散処理を、前記スロット単位パス更新タイミング算出ステップで算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成ステップで生成された逆拡散符号列で行うよう制御する逆拡散処理制御ステップと、を含むことを特徴とする。 In addition, (5) when the notification of the update path timing is received, it is determined whether or not the update path timing is shifted forward. Only when the update path timing is shifted forward, it is commonly used for a plurality of users. The despreading process of the path update slot with the despread code generated in the despread code generation step at the start timing of the path update slot calculated in the slot unit path update timing calculation step Is always performed, and the despreading processing of the slot after the path update slot is performed on the individual resource corresponding to each user, and when the update path timing is shifted backward or not, the individual resource is used. The despreading processing after the path update slot is the path calculated in the slot unit path update timing calculation step. At the beginning timing of the update slot, and it characterized in that it comprises a despreading processing control step of controlling to perform in the despreading code generating despread code string generated in step.
本発明は、冗長ハードリソースによる並列逆拡散処理方式において、従来のようにフレーム境界ではなく、スロット境界でパス更新を行うよう、スロット単位での冗長ハードリソース並列処理を実施することにより、冗長ハードリソースの待ち時間が減少し、冗長ハードリソース数(回路規模)の削減を図ることができる。また、より少ない冗長ハードリソースで並列逆拡散処理を実施するため、冗長ハードリソース共有制御を簡素化することができる。 In the parallel despreading processing method using redundant hard resources, the present invention performs redundant hard resource parallel processing in units of slots so that path updating is performed at slot boundaries instead of frame boundaries as in the prior art. Resource waiting time is reduced, and the number of redundant hard resources (circuit scale) can be reduced. In addition, since parallel despreading processing is performed with fewer redundant hardware resources, redundant hardware resource sharing control can be simplified.
また、新パスタイミングの通知を受けたとき、パス更新スロットの逆拡散処理を常に冗長リソースで実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させることにより、冗長ハードリソース共有制御を更に簡素化することができる。 In addition, when a notification of the new path timing is received, the despreading process of the path update slot is always performed with the redundant resource, and the despreading process of the slot after the path update slot is performed with the individual resource corresponding to each user. Thus, redundant hardware resource sharing control can be further simplified.
また、更新パスタイミングの通知を受けたとき、該更新パスタイミングが前方にシフトしたときのみ、パス更新スロットの逆拡散処理を冗長リソースで実施させ、更新パスタイミングが前方にシフトしていないときは、個別リソースでパス更新スロットの逆拡散処理を行うよう制御することにより、冗長リソースの適用頻度を低減できるため、必要とされる冗長ハードリソース数(回路規模)を更に削減することができる。 In addition, when the update path timing is received, only when the update path timing is shifted forward, the despreading processing of the path update slot is performed with the redundant resource, and the update path timing is not shifted forward. Since the frequency of applying the redundant resource can be reduced by controlling the despreading processing of the path update slot with the individual resource, the number of required redundant hard resources (circuit scale) can be further reduced.
本発明の適用による冗長ハードリソースの多重利用効率改善により、回路規模の小さい冗長ハードリソース構成で、パスが頻繁に出現/消失するような環境でも安定して動作する逆拡散処理回路を構成することが可能となる。また、冗長リソースの共有制御が簡素化されるため、制御回路の回路規模を減縮することができる。また、パスが重なった場合でも、安定した確実な並列処理による逆拡散処理が行われるため、データ損失のない逆拡散処理が可能となる。 A despreading processing circuit that operates stably even in an environment where a path frequently appears / disappears with a redundant hard resource configuration having a small circuit scale by improving the multiple use efficiency of redundant hard resources by applying the present invention. Is possible. In addition, since shared control of redundant resources is simplified, the circuit scale of the control circuit can be reduced. In addition, even when the paths overlap, the despreading process by the stable and reliable parallel processing is performed, so that the despreading process without data loss is possible.
本発明は、各受信信号のフレーム先頭でパス更新を行っていた従来の冗長ハードリソース方式によるパス更新を、1フレームを細分割した各スロットの境界で行うようにし、スロット単位で冗長ハードリソースの並列逆拡散処理を実施する。スロットの境界でパス更新を行うために、
[1]パス更新を行うスロット境界からの逆拡散符号の生成、
[2]現在の逆拡散処理中のスロット位置に基づくパス更新タイミングの算出
が必要となる。
According to the present invention, path updating by the conventional redundant hard resource method, in which path updating is performed at the head of each received signal frame, is performed at the boundary of each slot obtained by subdividing one frame, and the redundant hard resource is determined in slot units. Perform parallel despreading processing. In order to perform path update at slot boundaries,
[1] Generation of despread code from slot boundary for path update
[2] It is necessary to calculate the path update timing based on the slot position during the current despreading process.
[1]パス更新を行うスロット境界からの逆拡散符号の生成について
通常の逆拡散符号生成は、上位レイヤーからユーザ毎に設定されるフレーム先頭の逆拡散符号の初期値データを逆拡散符号生成器のシフトレジスタに入力し、該シフトレジスタに格納されたデータを順次巡回シフトさせて、逆拡散符号を連続的に生成するのが一般的である。このような逆拡散符号生成器で逆拡散符号生成の最中に初期化するときは、フレーム先頭の逆拡散符号の初期値を、逆拡散符号生成器のシフトレジスタに再度入力することにより行われる。
[1] Generation of despreading code from slot boundary for path update Normal despreading code generation is a process of generating despreading code initial value data of a despreading code at the head of a frame set for each user from an upper layer. In general, a despread code is continuously generated by cyclically shifting data stored in the shift register sequentially. When initialization is performed during the generation of the despreading code by such a despreading code generator, the initial value of the despreading code at the head of the frame is input again to the shift register of the despreading code generator. .
本発明では、パス更新を行うスロット境界の逆拡散符号を生成し、該逆拡散符号を逆拡散符号生成器のシフトレジスタに入力して初期化を行うため、逆拡散符号生成器にスロット単位の逆拡散符号初期値を生成する手段を備える。スロット単位の逆拡散符号初期値を生成する手段として以下の2つの構成の何れかを用いることができる。以下の構成により生成されるパス更新スロットに対応した逆拡散符号を初期値として逆拡散符号生成器のシフトレジスタに入力することにより、パス更新スロットに対応した逆拡散符号を初期値とする逆拡散符号列を生成する逆拡散符号生成手段を構成することができる。 In the present invention, a despread code at the slot boundary for path update is generated, and the despread code is input to the shift register of the despread code generator for initialization. Means for generating a despread code initial value. One of the following two configurations can be used as a means for generating the initial value of the despread code for each slot. The despreading code corresponding to the path update slot generated by the following configuration is input as an initial value to the shift register of the despreading code generator, so that the despreading code corresponding to the path update slot is the initial value. A despread code generation means for generating a code string can be configured.
(i)逆拡散符号初期値の設定から逆拡散処理開始までの空き時間を利用し、逆拡散符号生成器にフレーム先頭の逆拡散符号を設定して逆拡散符号生成器を最大でフレーム長分動作させ、パス更新を行うスロット境界でのシフトレジスタ初期値を抽出して内部保持する。こうすることにより、スロット2〜スロット15の14種の逆拡散符号を設定することができる。なお、スロット1の逆拡散符号はフレーム先頭の逆拡散符号(初期値)となる。
(I) Using the free time from the setting of the initial value of the despreading code to the start of the despreading process, setting the despreading code at the head of the frame in the despreading code generator and setting the despreading code generator up to the frame length Operate, extract the shift register initial value at the slot boundary where the path is updated, and hold it internally. In this way, 14 types of despread codes from
(ii)逆拡散符号生成器で生成される逆拡散符号の生成多項式から、スロット境界におけるシフトレジスタ初期値を、フレーム先頭初期値から生成するための論理演算式(タップ取り出し位置)を事前に算出する。算出した論理演算式を回路として内部保持し、フレーム先頭初期値からスロット境界初期値を算出する。なお、この場合も、スロット2〜スロット15の14種の逆拡散符号を算出し、スロット1の逆拡散符号はフレーム先頭の逆拡散符号(初期値)となる。
(Ii) A logical operation expression (tap extraction position) for generating the shift register initial value at the slot boundary from the frame head initial value is calculated in advance from the despread code generator polynomial generated by the despread code generator. To do. The calculated logical operation expression is internally held as a circuit, and the slot boundary initial value is calculated from the frame head initial value. Also in this case, 14 types of despreading codes of
スロット境界初期値を生成するためのタップ取り出し位置の算出例を以下に説明する。ここで、
M系列符号の生成多項式:x^25+x^3+1、
シフトレジスタ:[a24,a23,・・・,a1,a0]、
シフトレジスタのa0を出力とした場合、
現時点から各ステップ後の出力は、
0ステップ後の出力=a0
1ステップ後の出力=a1
2ステップ後の出力=a2
・・・
24ステップ後の出力=a24
25ステップ後の出力=(0ステップ後の出力)exor(3ステップ後の出力)
・・・
50ステップ後の出力=(25ステップ後の出力)exor(28ステップ後の出力)
=(0ステップ後の出力)exor(3ステップ後の出力)exor(3ステップ後の出力)exor(6ステップ後の出力)
=(0ステップ後の出力)exor(6ステップ後の出力)
An example of calculating the tap extraction position for generating the slot boundary initial value will be described below. here,
M-sequence code generator polynomial: x ^ 25 + x ^ 3 + 1,
Shift register: [a24, a23, ..., a1, a0],
When a0 of the shift register is output,
The output after each step from now is
Output after 0 step = a0
Output after one step = a1
Output after 2 steps = a2
...
Output after 24 steps = a24
Output after 25 steps = (output after 0 steps) exor (output after 3 steps)
...
Output after 50 steps = (output after 25 steps) exor (output after 28 steps)
= (Output after 0 steps) exor (output after 3 steps) exor (output after 3 steps) exor (output after 6 steps)
= (Output after 0 steps) exor (Output after 6 steps)
よって、M系列符号の理論から、Xチップシフト後の内部レジスタ値は、上記演算処理による線形計算で算出可能となる。スロット長は2560チップであるので、スロット境界のタップ取出し位置は、(2560×K)ステップ(K=1〜14)として計算すればよい。なお、上記の式において、「exor」は排他的論理和の演算を意味する。 Therefore, from the theory of M-sequence code, the internal register value after X chip shift can be calculated by linear calculation by the above arithmetic processing. Since the slot length is 2560 chips, the tap extraction position at the slot boundary may be calculated as (2560 × K) steps (K = 1 to 14). In the above formula, “exor” means an exclusive OR operation.
[2]現在処理中の逆拡散スロット位置に基づくパス更新タイミングの算出について
本発明では、新パスタイミングの通知から冗長ハードリソースによる並列逆拡散処理の開始までの待ち時間を短縮するため、現在処理中の逆拡散スロット位置に応じてパス更新タイミングを補正する処理を行う。
[2] Calculation of path update timing based on despread slot position currently being processed In the present invention, in order to reduce the waiting time from notification of a new path timing to the start of parallel despread processing by redundant hardware resources, A process of correcting the path update timing is performed according to the despread slot position in the middle.
サーチャ部は、各受信信号のフレーム先頭の新パスタイミングを検出して逆拡散処理部に通知する。逆拡散処理部では、新パスタイミングの通知が行われた時点で逆拡散処理しているスロット番号に、前述の[1]のパス更新を行うスロット境界からの逆拡散符号生成に要する時間に相当するスロット数L(L≧1)を加えたスロット番号のスロットをパス更新スロットと決定し、サーチャ部から通知されたフレーム先頭の新パスタイミングを、該パス更新スロット位置でのタイミングに補正する。 The searcher unit detects the new path timing at the head of the frame of each received signal and notifies the despreading processing unit. The despreading processing unit corresponds to the time required to generate the despreading code from the slot boundary where the path update of [1] described above is performed on the slot number on which the despreading process is performed when the new path timing is notified. The slot having the slot number L (L ≧ 1) to be added is determined as the path update slot, and the new path timing at the head of the frame notified from the searcher unit is corrected to the timing at the position of the path update slot.
この補正は、単純にフレーム先頭の新パスタイミングに、フレーム先頭からパス更新スロット位置までのオフセットタイミングを加味するだけでよく、例えば、通知されたフレームの先頭の新パスタイミングに該オフセット分を加算したタイミングから1フレーム分手前のタイミングをパス更新スロットタイミングとして算定する。 This correction can be performed simply by adding the offset timing from the frame head to the path update slot position to the new path timing at the head of the frame. For example, the offset is added to the new path timing at the head of the notified frame. The timing one frame before the calculated timing is calculated as the path update slot timing.
また、逆拡散処理部からサーチャ部に対して、現在処理中の逆拡散スロット番号を通知し、サーチャ部で該処理中の逆拡散スロット番号からパス更新スロット位置を判断し、該パス更新スロット位置のパス更新タイミングを通知する構成とすることも可能である。このようにして、スロット単位パス更新タイミング算出手段を構成することができる。 Further, the despreading processing unit notifies the searcher unit of the despreading slot number currently being processed, and the searcher unit determines the path update slot position from the despreading slot number being processed, and the path update slot position It is also possible to have a configuration for notifying the path update timing. In this way, slot unit path update timing calculation means can be configured.
図1に冗長リソースによる並列逆拡散処理の第1の実施形態の動作シーケンス例を示す。第1の実施形態では、例えば図1(a)に示すように、新パスタイミングが早まって前方にシフトした場合、第1のユーザ対応の個別リソースで、例えばスロット14の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号14に前述のスロット数Lとして2を加えた番号1(14+2=16であるが、スロット番号は15までなので、番号16は番号1に相当する)のスロットをパス更新処理開始のスロット境界であると判断し、スロット15に対する個別リソースでの逆拡散処理と、スロット1に対する冗長リソースでの逆拡散処理を並行して行い、スロット1の逆拡散処理が終了した時点で、スロット2以降からは第1のユーザ対応の個別リソースで逆拡散処理を継続して行う。
FIG. 1 shows an example of an operation sequence of the first embodiment of parallel despreading processing using redundant resources. In the first embodiment, for example, as shown in FIG. 1A, when the new path timing is advanced and shifted forward, for example, the despreading processing of the
また、図1(b)に示すように、新パスタイミングが遅くなって後方にシフトした場合、第2のユーザ対応の個別リソースで、例えばスロット10の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号10に前述のスロット数Lとして2を加えた番号12のスロットをパス更新処理開始のスロット境界であると判断し、スロット11に対して個別リソースで逆拡散処理を行い、スロット12に対して冗長リソースでの逆拡散処理を行う。そしてスロット12の逆拡散処理が終了した時点で、スロット13以降からは第2のユーザ対応の個別リソースで逆拡散処理を継続して行う。
Also, as shown in FIG. 1B, when the new path timing is delayed and shifted backward, the despreading processing of, for example, the
また、図1(c)に示すように、新パスタイミングが変化せずシフトの無い場合、第3のユーザ対応の個別リソースで、例えばスロット4の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号4に前述のスロット数Lとして2を加えた番号6のスロットをパス更新処理開始のスロット境界であると判断し、スロット5に対して個別リソースで逆拡散処理を行い、スロット6に対して冗長リソースでの逆拡散処理を行う。そしてスロット6の逆拡散処理が終了した時点で、スロット7以降からは第3のユーザ対応の個別リソースで逆拡散処理を継続して行う。
In addition, as shown in FIG. 1C, when the new path timing does not change and there is no shift, for example, while performing the despreading process of the
また、図1(d)に示すように、第4のユーザの新パスタイミングが早まって前方にシフトした場合、第4のユーザ対応の個別リソースで、例えばスロット12の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号12に前述のスロット数Lとして2を加えた番号14のスロットをパス更新処理開始のスロット境界であると判断し、スロット13に対する個別リソースでの逆拡散処理と、スロット14に対する冗長リソースでの逆拡散処理を並行して行い、スロット14の逆拡散処理が終了した時点で、スロット15以降からは第4のユーザ対応の個別リソースで逆拡散処理を継続して行う。
Further, as shown in FIG. 1D, when the new user's new path timing is shifted forward, the despreading processing of, for example, the
図1の(e)に冗長リソースで処理されるスロット番号及び冗長リソースの占有状態を示している。同図に示すように、第1の実施形態では、新パスタイミングが通知されると、常に、冗長リソースを用いて1スロット分のパス更新スロットに対する逆拡散処理を実施し、該1スロット分の逆拡散処理を完了した時点で、各ユーザ対応の個別リソースでの逆拡散処理に復旧する。ここで、1スロット分を冗長リソースで逆拡散処理させる理由は以下のとおりである。 FIG. 1E shows the slot number processed by the redundant resource and the occupation state of the redundant resource. As shown in the figure, in the first embodiment, when a new path timing is notified, despreading processing is always performed on a path update slot for one slot using a redundant resource, and the amount corresponding to the one slot is obtained. When the despreading process is completed, the process is restored to the despreading process with individual resources corresponding to each user. Here, the reason for despreading one slot with redundant resources is as follows.
(i)パスサーチ窓の時間幅(Tsw)は1スロット長(667us)以下(一般的に数100us以下)であり、並列処理時間が1スロット長を超えることはない。
(ii)新パスタイミングの通知があったとき、パスタイミングの前方又は後方へのシフトの何れのシフトであっても、常に冗長リソースを用いてスロット境界の並列逆拡散処理を実施する動作を行うように制御することにより、並列処理の制御を簡素化することができる。
(I) The time width (Tsw) of the path search window is one slot length (667 us) or less (generally several hundred us or less), and the parallel processing time does not exceed one slot length.
(Ii) When a new path timing is notified, regardless of whether the path timing is shifted forward or backward, an operation of always performing parallel despreading processing of slot boundaries using redundant resources is performed. By controlling in this way, it is possible to simplify the control of parallel processing.
この場合、最大で(L+1)スロットの区間(L=2とした場合、3スロット長)のみの冗長リソースの占有で並列処理を完了することが可能となり、従来、1フレームで1ユーザにしか冗長リソースが利用されない場合があったが、本発明では、1フレームで{15/(L+1)}個のユーザに冗長リソースを利用することができ、冗長リソースの多重利用効率改善による回路規模削減が可能となる。 In this case, parallel processing can be completed by occupying redundant resources only in a section of up to (L + 1) slots (3 slots length when L = 2). Conventionally, only one user is redundant in one frame. In some cases, resources were not used, but in the present invention, redundant resources can be used for {15 / (L + 1)} users in one frame, and the circuit scale can be reduced by improving the efficiency of redundant resources. It becomes.
また、スロット境界での並列逆拡散処理の制御を、冗長リソースと個別リソースとの間のリソースシフト制御に限定できるため、制御回路を大幅に簡略化することが可能となる。 Further, since the control of the parallel despreading process at the slot boundary can be limited to the resource shift control between the redundant resource and the individual resource, the control circuit can be greatly simplified.
図2に冗長リソースによる並列逆拡散処理の第2の実施形態の動作シーケンス例を示す。第2の実施形態では、例えば図2(a)に示すように、新パスタイミングが早まって前方にシフトした場合、第1の実施形態と同様に、第1のユーザ対応の個別リソースで、例えばスロット14の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号14に前述のスロット数Lとして2を加えた番号1のスロットをパス更新処理開始のスロット境界であると判断し、スロット15に対する個別リソースでの逆拡散処理と、スロット1に対する冗長リソースでの逆拡散処理を並行して行い、スロット1の逆拡散処理が終了した時点で、スロット2以降からは第1のユーザ対応の個別リソースで逆拡散処理を継続して行う。
FIG. 2 shows an example of an operation sequence of the second embodiment of parallel despreading processing using redundant resources. In the second embodiment, for example, as shown in FIG. 2A, when the new path timing is advanced and shifted forward, the individual resource corresponding to the first user, for example, as in the first embodiment, If a new path timing notification is received while the despreading process is being performed for
また、図2(b)に示すように、新パスタイミングが遅くなって後方にシフトした場合、第2のユーザ対応の個別リソースで、例えばスロット10の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、新パスタイミングによる逆拡散と旧パスタイミングによる逆拡散とに重なりが生じないため、冗長リソースによる並列処理を行うことなく、スロット番号10に前述のスロット数Lとして2を加えた番号12のスロットをパス更新処理開始のスロット境界であると判断し、スロット11に対しての個別リソースで逆拡散処理の後、スロット12に対して引き続き個別リソースで逆拡散処理を行う。
In addition, as shown in FIG. 2B, when the new path timing is delayed and shifted backward, the despreading process of, for example, the
また、図2(c)に示すように、新パスタイミングが変化せずシフトの無い場合、第3のユーザ対応の個別リソースで、例えばスロット4の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号4に前述のスロット数Lとして2を加えた番号6のスロットをパス更新処理開始のスロット境界であると判断し、スロット5にする個別リソースで逆拡散処理の後に、スロット6に対して個別リソースで引き続き逆拡散処理を行う。
In addition, as shown in FIG. 2C, when the new path timing does not change and there is no shift, for example, while performing the despreading process of the
また、図2(d)に示すように、第4のユーザの新パスタイミングが早まって前方にシフトした場合、第1の実施形態と同様に、第4のユーザ対応の個別リソースで、例えばスロット12の逆拡散処理を実施している最中に、新パスタイミングの通知を受けたとすると、該スロット番号12に前述のスロット数Lとして2を加えた番号14のスロットをパス更新処理開始のスロット境界であると判断し、スロット13に対する個別リソースでの逆拡散処理と、スロット14に対する冗長リソースでの逆拡散処理を並行して行い、スロット14の逆拡散処理が終了した時点で、スロット15以降からは第4のユーザ対応の個別リソースで逆拡散処理を継続して行う。
In addition, as shown in FIG. 2D, when the new user's new path timing is shifted ahead and shifted forward, the individual resource corresponding to the fourth user, for example, a slot, as in the first embodiment. If the notification of the new path timing is received while the despreading process of 12 is being performed, the slot of
図1の(e)に冗長リソースで処理されるスロット番号及び冗長リソースの占有状態を示している。同図に示すように、冗長リソースは、新パスタイミングが早まって前方にシフトし、パスの重なりが生じた場合にのみ使用して並列逆拡散処理を実施することにより、新パスタイミングのシフト方向を検出する手段と、該検出結果に基づいて冗長リソースによる並列逆拡散処理を実施するか否かを判定する制御回路を必要とするが、冗長リソースの多重利用効率を更に改善することができる。 FIG. 1E shows the slot number processed by the redundant resource and the occupation state of the redundant resource. As shown in the figure, the redundant resource shifts forward with the new path timing earlier, and the parallel despreading process is used only when the path overlap occurs. And a control circuit for determining whether or not to perform parallel despreading processing using redundant resources based on the detection result, the multiple resource use efficiency of redundant resources can be further improved.
図3に本発明のマルチユーザ逆拡散回路の構成例を示す。サーチャ部3−1では、前述のように各ユーザの受信信号のフレーム先頭タイミングの検出を行い、該フレーム先頭タイミングを基に、更新するパスタイミングを逆拡散制御部3−2に通知する。この際、サーチャ部3−1と逆拡散処理部3−2とで同一タイミング値を表示する基準カウンタを備え、そのカウンタ値でパスタイミングを通知する。 FIG. 3 shows a configuration example of the multiuser despreading circuit of the present invention. As described above, the searcher unit 3-1 detects the frame head timing of the received signal of each user, and notifies the despreading control unit 3-2 of the path timing to be updated based on the frame head timing. At this time, the searcher unit 3-1 and the despreading processing unit 3-2 are provided with a reference counter that displays the same timing value, and the path timing is notified by the counter value.
サーチャ部3−1から通知された各ユーザのパスタイミング情報は、逆拡散制御部3−2のバッファメモリ3−21に一時的に保持される。なお、この逆拡散制御部3−2で保持されるパスタイミング情報は、フレーム先頭の新パスタイミングをパス更新スロット位置でのタイミングに補正したタイミング情報であり、この補正は、前述したようにサーチャ部3−1で行う構成とすることも、逆拡散制御部3−2で行う構成とすることもできる。 The path timing information of each user notified from the searcher unit 3-1 is temporarily stored in the buffer memory 3-21 of the despreading control unit 3-2. The path timing information held in the despreading control unit 3-2 is timing information obtained by correcting the new path timing at the head of the frame to the timing at the path update slot position. This correction is performed as described above. The configuration performed by the unit 3-1 can also be configured by the despreading control unit 3-2.
バッファメモリ3−21に保持された各ユーザのパスタイミング情報は、冗長リソース3−3の空き状態の発生毎に、順次、1つずつ読み出され、逆拡散制御部3−2内の基準カウンタ3−22との比較回路3−23に入力され、比較回路3ー23で一致が検出されると、該パスタイミングでの初期化処理又は冗長リソースによる並列処理の何れかを起動する。但し、前述の第1の実施形態のように、制御の簡素化のために常に並列処理を実施する形態では並列処理の起動のみを行う。 The path timing information of each user held in the buffer memory 3-21 is sequentially read one by one every time a free state of the redundant resource 3-3 occurs, and a reference counter in the despreading control unit 3-2 is read out. When the comparison circuit 3-23 is input to the comparison circuit 3-23 and the coincidence is detected by the comparison circuit 3-23, either the initialization process at the path timing or the parallel processing by the redundant resource is started. However, as in the first embodiment described above, in the embodiment in which parallel processing is always performed in order to simplify control, only parallel processing is activated.
初期化処理と並列処理との切替えは、サーチャ部3−1からパスタイミング情報の一部として、初期化処理起動用の識別フラグ等を転送し、該識別フラグ等を判別して切替える構成とすることができる。或いは、逆拡散処理部3−2の内部で動作状態を監視することにより、パスのシフト方向に応じて初期化処理又は並列処理の切替えを制御する構成とすることも可能である。 The initialization process and the parallel process are switched by transferring an identification flag for starting the initialization process as a part of the path timing information from the searcher unit 3-1, and discriminating the identification flag. be able to. Alternatively, it is possible to control the switching of the initialization process or the parallel process according to the path shift direction by monitoring the operation state in the despreading processing unit 3-2.
逆拡散処理部3−2内部の各ユーザ対応部では、逆拡散処理中の受信信号に対して、比較回路3−23での一致検出によりパスタイミング更新が通知された場合、スロットカウンタ3−24から得られる現在処理中のスロット番号に、パス更新準備の要処理スロット数Lを加えた番号のスロット(パス更新スロット)の逆拡散処理を冗長リソース3−3に処理させるために、スロット境界コード初期値生成回路3−25から生成されるパス更新スロットに対する逆拡散符号の初期値を、第1のセレクタ3−26及び第3のセレクタ3−28により選択し、冗長リソース3−3の逆拡散符号生成器3−31に設定する。その後、パス更新スロットのタイミングに到達した時点で1スロット長の逆拡散処理を冗長リソース3−3で実施する。 In each user-corresponding unit in the despreading processing unit 3-2, when the path timing update is notified by the coincidence detection in the comparison circuit 3-23 for the reception signal being despreaded, the slot counter 3-24 In order to cause the redundant resource 3-3 to perform the despreading processing of the slot (path update slot) having the number obtained by adding the number L of processing slots required for path update preparation to the slot number currently being processed obtained from The initial value of the despread code for the path update slot generated from the initial value generation circuit 3-25 is selected by the first selector 3-26 and the third selector 3-28, and the despread of the redundant resource 3-3 is performed. Set in the code generator 3-31. Thereafter, when the timing of the path update slot is reached, the 1-slot length despreading process is performed with the redundant resource 3-3.
この際、パス更新対象の個別リソース3−4i(i=1〜M)では、パス更新スロットの1スロット前で逆拡散処理を完了し、(パス更新スロット番号+1)番のスロットに対する逆拡散符号の初期値を、スロット境界コード初期値生成回路3−25から第2のセレクタ3−27により選択し、冗長リソース3−3でのパス更新スロットの逆拡散処理の完了を待つ。そして、冗長リソース3−3でのパス更新スロット逆拡散処理が完了した時点で、次スロット以降の逆拡散処理を再開する。 At this time, in the individual resource 3-4i (i = 1 to M) subject to path update, the despreading process is completed one slot before the path update slot, and the despread code for the slot of (path update slot number + 1) Is selected by the second selector 3-27 from the slot boundary code initial value generation circuit 3-25, and the completion of the despreading processing of the path update slot in the redundant resource 3-3 is awaited. Then, when the path update slot despreading process in the redundant resource 3-3 is completed, the despreading process after the next slot is resumed.
なお、前述の第1のセレクタ3−26は、スロット境界コード初期値生成回路3−25から生成される逆拡散符号のうち、スロットカウンタ3−24の値にパス更新準備の要処理スロット数Lを加えた番号のスロットに対応した逆拡散符号を選択し、また、第2のセレクタ3−27は、スロット境界コード初期値生成回路3−25から生成される逆拡散符号のうち、スロットカウンタ3−24の値に(パス更新準備の要処理スロット数L+1)を加えた番号のスロットに対応した逆拡散符号を選択する。また、第3のセレクタ3−28は、複数のユーザ対応の逆拡散符号の中から、冗長リソース3−3を使用するユーザの逆拡散符号を選択する。
Note that the first selector 3-26 described above determines the number L of processing slots required for path update preparation from the value of the slot counter 3-24 among the despread codes generated from the slot boundary code initial value generation circuit 3-25. And the second selector 3-27 selects the
また、並列処理制御回路3−29は、サーチャ部3−1の基準カウンタ3−11、逆拡散制御部3−2の基準カウンタ3−22、パスタイミング情報のバッファメモリ3−21、比較回路3−23の制御を行うと共に、第3のセレクタ3−28を制御し、また、冗長リソース3−3による逆拡散処理結果と、各ユーザ対応の個別リソース3−41〜3−4Mによる逆拡散処理結果の何れかを選択するセレクタ3−51〜3−5Mを制御する機能を有する。
The parallel processing control circuit 3-29 includes a reference counter 3-11 for the searcher unit 3-1, a reference counter 3-22 for the despreading control unit 3-2, a buffer memory 3-21 for path timing information, and a
そして、更新パスタイミングの通知を比較回路3ー23から受けると、パス更新スロットの逆拡散処理を常に冗長リソース3−3で実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソース3−41〜3−4Mで実施させるよう制御する逆拡散処理制御手段の機能を有する。 When the notification of the update path timing is received from the comparison circuit 3-23, the despreading process of the path update slot is always performed by the redundant resource 3-3, and the despreading process of the slot after the path update slot is performed for each user. It has the function of a despreading process control means for controlling the corresponding individual resources 3-41 to 3-4M to be executed.
なお、冗長リソース3−3及び個別リソース3−4i(i=1〜M)の逆拡散回路を、多重回路構成により1つのハードリソースで構成し、時間分割多重で該1つのハードリソースを冗長リソース3−3及び個別リソース3−4i(i=1〜M)に用いる構成とすることにより、更にハードウェア規模を削減することができる。 In addition, the despreading circuit of the redundant resource 3-3 and the individual resource 3-4i (i = 1 to M) is configured by one hard resource by a multiplexing circuit configuration, and the one hard resource is redundant by time division multiplexing. The hardware scale can be further reduced by adopting the configuration used for 3-3 and individual resources 3-4i (i = 1 to M).
また、図2に示した本発明の第2の実施形態に対応する実施例の構成は図示していないが、図2に示した構成例に、更新パスタイミングの通知を受けたとき、該更新パスタイミングが前方にシフトしたか否かを判定する回路を設け、前方にシフトしていない場合は、スロット境界コード初期値生成回路3−25から生成されるパス更新スロットに対する逆拡散符号の初期値を、第2のセレクタ3−27を介して個別リソース3−4i(i=1〜M)に入力し、個別リソース3−4i(i=1〜M)から出力される逆拡散結果をセレクタ3−51〜3−5Mで選択するよう、並列処理制御回路3−29により制御する構成とすることで、更新パスタイミングが後方にシフトしたとき又はシフトしていないときは、個別リソースでパス更新スロット以降の逆拡散処理を行うよう制御する逆拡散処理制御手段を構成することができる。
Further, although the configuration of the example corresponding to the second embodiment of the present invention shown in FIG. 2 is not shown, when the update path timing notification is received in the configuration example shown in FIG. A circuit for determining whether or not the path timing is shifted forward is provided. When the path timing is not shifted forward, the initial value of the despread code for the path update slot generated from the slot boundary code initial value generation circuit 3-25 Are input to the individual resource 3-4i (i = 1 to M) via the second selector 3-27, and the despreading result output from the individual resource 3-4i (i = 1 to M) is input to the
3−1 サーチャ部
3−11 基準カウンタ
3−2 逆拡散制御部
3−21 バッファメモリ
3−22 基準カウンタ
3−23 比較回路
3−24 スロットカウンタ
3−25 スロット境界コード初期値生成回路
3−26 第1のセレクタ
3−27 第2のセレクタ
3−28 第3のセレクタ
3−29 並列処理制御回路
3−3 冗長リソース
3−31 逆拡散符号生成器
3−41〜3−4M 個別リソース
3−51〜3−5M セレクタ
3-1 Searcher Unit 3-11 Reference Counter 3-2 Despreading Control Unit 3-21 Buffer Memory 3-22 Reference Counter 3-23 Comparison Circuit 3-24 Slot Counter 3-25 Slot Boundary Code Initial Value Generation Circuit 3-26 1st selector 3-27 2nd selector 3-28 3rd selector 3-29 parallel processing control circuit 3-3 redundant resource 3-31 despread code generator 3-41-3-4M individual resource 3-51 ~ 3-5M selector
Claims (5)
各ユーザ対応に更新パスタイミングの通知を受けたとき、受信信号の無線フレームを細分化した複数のスロットのうち、ユーザ対応の逆拡散処理を行う個別リソースにおいて逆拡散処理が行われているスロットの番号にパス更新準備の要処理スロット数を加えた番号のスロットをパス更新スロットとして決定するとともに、該パス更新スロットの先頭タイミングを、前記更新パスタイミングを基に補正するスロット単位パス更新タイミング算出手段と、
前記パス更新スロットに対応した逆拡散符号を初期値とする逆拡散符号列を生成する逆拡散符号生成手段と、
複数のユーザの受信信号の逆拡散処理に対して共通して使用され、前記パス更新スロットの逆拡散処理を、前記スロット単位パス更新タイミング算出手段で算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成手段で生成された逆拡散符号で行う冗長リソースと、
を備えたことを特徴とするCDMA受信装置。 In a CDMA receiver that performs despreading processing by updating the path timing of each received signal with respect to a CDMA received signal transmitted from a plurality of users' mobile terminals,
When the update path timing notification is received for each user, of the plurality of slots obtained by subdividing the radio frame of the received signal, the slot for which the despreading process is performed in the individual resource that performs the user-specific despreading process A slot-by-slot path update timing calculation means for determining a slot having a number obtained by adding the number of processing slots required for path update preparation to the number as a path update slot and correcting the head timing of the path update slot based on the update path timing When,
Despread code generation means for generating a despread code sequence having an initial value of a despread code corresponding to the path update slot;
Commonly used for despreading of received signals of a plurality of users, the despreading processing of the path update slot is performed at the start timing of the path update slot calculated by the slot unit path update timing calculation means, and , Redundant resources to be performed with the despread code generated by the despread code generating means,
A CDMA receiver characterized by comprising:
前記更新パスタイミングが後方にシフトしたとき又はシフトしていないときは、前記個別リソースで、前記パス更新スロット以降の逆拡散処理を、前記スロット単位パス更新タイミング算出手段で算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成手段で生成された逆拡散符号列で行うよう制御する逆拡散処理制御手段を備えたことを特徴とする請求項1に記載のCDMA受信装置。 When receiving the notification of the update path timing, it is determined whether or not the update path timing is shifted forward, and only when the path is shifted forward, the despreading process of the path update slot is performed on the redundant resource, The despreading processing of the slots after the path update slot is performed with individual resources corresponding to each user,
When the update path timing is shifted backward or is not shifted, the despreading process after the path update slot is performed on the dedicated resource by the path update slot calculated by the slot unit path update timing calculation means. 2. The CDMA receiving apparatus according to claim 1, further comprising a despreading processing control unit configured to control the despreading code string generated by the despreading code generation unit at a head timing.
各ユーザ対応に更新パスタイミングの通知を受けたとき、受信信号の無線フレームを細分化した複数のスロットのうち、ユーザ対応の逆拡散処理を行う個別リソースにおいて逆拡散処理が行われているスロットの番号にパス更新準備の要処理スロット数を加えた番号のスロットをパス更新スロットとして決定するとともに、該パス更新スロットの先頭タイミングを、前記更新パスタイミングを基に補正するスロット単位パス更新タイミング算出ステップと、
前記パス更新スロットに対応した逆拡散符号を初期値とする逆拡散符号列を生成する逆拡散符号生成ステップと、
前記更新パスタイミングの通知を受けたとき、複数のユーザに対する逆拡散処理に共通に使用される冗長リソースで、前記スロット単位パス更新タイミング算出ステップで算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成ステップで生成された逆拡散符号で、前記パス更新スロットの逆拡散処理を常に実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させる逆拡散処理制御ステップと、
を含むことを特徴とするCDMA受信装置のパスタイミング更新制御方法。 In a CDMA receiver path timing update control method for performing despreading processing by updating the path timing of each received signal with respect to CDMA received signals transmitted from mobile terminals of a plurality of users,
When the update path timing notification is received for each user, of the plurality of slots obtained by subdividing the radio frame of the received signal, the slot for which the despreading process is performed in the individual resource that performs the user-specific despreading process A slot-by-slot path update timing calculation step of determining a slot having a number obtained by adding the number of processing required slots for path update preparation to the number as a path update slot and correcting the head timing of the path update slot based on the update path timing When,
A despread code generation step of generating a despread code sequence having an initial value of a despread code corresponding to the path update slot;
When the notification of the update path timing is received, the redundant resource commonly used for the despreading process for a plurality of users, the path update slot start timing calculated in the slot unit path update timing calculation step, and With the despread code generated in the despread code generation step, the despreading process of the path update slot is always performed, and the despread process of the slot after the path update slot is performed with the individual resource corresponding to each user. A despreading control step;
A path timing update control method for a CDMA receiver.
各ユーザ対応に更新パスタイミングの通知を受けたとき、受信信号の無線フレームを細分化した複数のスロットのうち、ユーザ対応の逆拡散処理を行う個別リソースにおいて逆拡散処理が行われているスロットの番号にパス更新準備の要処理スロット数を加えた番号のスロットをパス更新スロットとして決定するとともに、該パス更新スロットの先頭タイミングを、前記更新パスタイミングを基に補正するスロット単位パス更新タイミング算出ステップと、
前記パス更新スロットに対応した逆拡散符号を初期値とする逆拡散符号列を生成する逆拡散符号生成ステップと、
前記更新パスタイミングの通知を受けたとき、該更新パスタイミングが前方にシフトしたか否かを判定し、前方にシフトしたときのみ、複数のユーザに対して共通して使用される冗長リソースで、前記スロット単位パス更新タイミング算出ステップで算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成ステップで生成された逆拡散符号で、前記パス更新スロットの逆拡散処理を常に実施させ、該パス更新スロット以降のスロットの逆拡散処理を、各ユーザ対応の個別リソースで実施させ、
前記更新パスタイミングが後方にシフトしたとき又はシフトしていないときは、前記個別リソースで、前記パス更新スロット以降の逆拡散処理を、前記スロット単位パス更新タイミング算出ステップで算出されたパス更新スロットの先頭タイミングで、かつ、前記逆拡散符号生成ステップで生成された逆拡散符号列で行うよう制御する逆拡散処理制御ステップと、
を含むことを特徴とするCDMA受信装置のパスタイミング更新制御方法。 In a CDMA receiver path timing update control method for performing despreading processing by updating the path timing of each received signal with respect to CDMA received signals transmitted from mobile terminals of a plurality of users,
When the update path timing notification is received for each user, of the plurality of slots obtained by subdividing the radio frame of the received signal, the slot for which the despreading process is performed in the individual resource that performs the user-specific despreading process A slot-by-slot path update timing calculation step of determining a slot having a number obtained by adding the number of processing required slots for path update preparation to the number as a path update slot and correcting the head timing of the path update slot based on the update path timing When,
A despread code generation step of generating a despread code sequence having an initial value of a despread code corresponding to the path update slot;
When the notification of the update path timing is received, it is determined whether or not the update path timing is shifted forward, and only when it is shifted forward, a redundant resource used in common for a plurality of users, The despreading process of the path update slot is always performed at the start timing of the path update slot calculated in the slot unit path update timing calculation step and the despread code generated in the despread code generation step. The despreading processing of the slots after the path update slot is performed with individual resources corresponding to each user,
When the update path timing is shifted backward or is not shifted, the despreading process after the path update slot is performed on the dedicated resource in the path update slot calculated in the slot unit path update timing calculation step. A despreading process control step for controlling the despreading code sequence generated in the despreading code generation step at the start timing;
A path timing update control method for a CDMA receiver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006128272A JP4718368B2 (en) | 2006-05-02 | 2006-05-02 | CDMA receiver and its path timing update control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006128272A JP4718368B2 (en) | 2006-05-02 | 2006-05-02 | CDMA receiver and its path timing update control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007300529A true JP2007300529A (en) | 2007-11-15 |
JP4718368B2 JP4718368B2 (en) | 2011-07-06 |
Family
ID=38769620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006128272A Expired - Fee Related JP4718368B2 (en) | 2006-05-02 | 2006-05-02 | CDMA receiver and its path timing update control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4718368B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10336073A (en) * | 1997-05-30 | 1998-12-18 | Yozan:Kk | Signal receiver in spread spectrum communication system |
JP2001267959A (en) * | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | Cdma receiver |
JP2002009671A (en) * | 2000-06-23 | 2002-01-11 | Hitachi Ltd | Wireless communication unit having synchronization tracking function |
JP2002527985A (en) * | 1998-10-13 | 2002-08-27 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | CDMA receiver in which multiple rake branches share a tracking device |
JP2002359576A (en) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | Cdma-receiving device |
JP2004229113A (en) * | 2003-01-24 | 2004-08-12 | Fujitsu Ltd | Search channel control method for cdma receiving device |
-
2006
- 2006-05-02 JP JP2006128272A patent/JP4718368B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10336073A (en) * | 1997-05-30 | 1998-12-18 | Yozan:Kk | Signal receiver in spread spectrum communication system |
JP2002527985A (en) * | 1998-10-13 | 2002-08-27 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | CDMA receiver in which multiple rake branches share a tracking device |
JP2001267959A (en) * | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | Cdma receiver |
JP2002009671A (en) * | 2000-06-23 | 2002-01-11 | Hitachi Ltd | Wireless communication unit having synchronization tracking function |
JP2002359576A (en) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | Cdma-receiving device |
JP2004229113A (en) * | 2003-01-24 | 2004-08-12 | Fujitsu Ltd | Search channel control method for cdma receiving device |
Also Published As
Publication number | Publication date |
---|---|
JP4718368B2 (en) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4212355B2 (en) | Techniques for reducing average power consumption in wireless communication devices | |
JPH11284599A (en) | Receiver for spread spectrum signal | |
JPH08102699A (en) | Communication terminal equipment | |
US6934553B2 (en) | Receiving unit, receiving method and semiconductor device | |
JP3741881B2 (en) | Receiver used in CDMA communication | |
JP2002208879A (en) | Circuit and method for correcting synchronous timing | |
JP4718368B2 (en) | CDMA receiver and its path timing update control method | |
JP3712156B2 (en) | Pseudo-noise code synchronization acquisition apparatus and reception apparatus | |
US6834074B2 (en) | Method of time tracking in a vector correlator based rake receiver | |
JP3839636B2 (en) | Receiver | |
JP5366927B2 (en) | Mobile communication terminal | |
JP2002519887A (en) | Method and apparatus for storing and accessing different chip sequences | |
JPH11274978A (en) | Spread spectrum communication system | |
JP4075915B2 (en) | Mobile communication terminal | |
JPH07107006A (en) | Method and device for generating spreading code | |
JP3828074B2 (en) | Timing correction apparatus and timing correction method | |
JP2870534B1 (en) | Matched filter and CDMA receiver | |
JP3824482B2 (en) | CDMA receiver | |
US7042924B2 (en) | Synchronization establishing and tracking circuit for CDMA base station | |
JP2002084568A (en) | Cdma mobile communication system and cell search method of mobile station for the same | |
JP4309317B2 (en) | Delay profile generation method and path search device for following path conditions | |
JP3610401B2 (en) | Correlation energy detector | |
JP4190962B2 (en) | CDMA receiver, and channel estimation apparatus and method thereof | |
JP2002204190A (en) | Method for selectively diversifying antenna in spectrum diffusion communication | |
JP2001156678A (en) | Cdma reception system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4718368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |