JP2007288962A - Control circuit for motor speed - Google Patents

Control circuit for motor speed Download PDF

Info

Publication number
JP2007288962A
JP2007288962A JP2006115447A JP2006115447A JP2007288962A JP 2007288962 A JP2007288962 A JP 2007288962A JP 2006115447 A JP2006115447 A JP 2006115447A JP 2006115447 A JP2006115447 A JP 2006115447A JP 2007288962 A JP2007288962 A JP 2007288962A
Authority
JP
Japan
Prior art keywords
circuit
pulse
signal
voltage signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006115447A
Other languages
Japanese (ja)
Other versions
JP5028021B2 (en
Inventor
Kohei Sakurazawa
康平 櫻澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006115447A priority Critical patent/JP5028021B2/en
Publication of JP2007288962A publication Critical patent/JP2007288962A/en
Application granted granted Critical
Publication of JP5028021B2 publication Critical patent/JP5028021B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem, wherein although it is considered to change the resistance value of an externally-mounted resistor, when a target rotational speed is changed, it is also required to externally mount an analog switch in that case, in a brushless motor speed control circuit of a speed discriminator system. <P>SOLUTION: A voltage of a pulse voltage signal S4, outputted from a speed discriminator circuit 5, is switched by a select switch SL1. Consequently, it is possible to reduce the number of externally-mounted components. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、モータの速度制御回路に関し、特に、速度ディスクリミネータ方式のモータの速度制御回路に関する。   The present invention relates to a motor speed control circuit, and more particularly to a speed discriminator motor speed control circuit.

速度ディスクリ回路は、モータの回転速度信号であるFG(Frequency Generator)信号の周期を基準クロックの周期と比較し、その差に応じてパルス電圧信号を出力する。尚、基準クロックの周期は、目標とする回転速度に応じて設定される。   The speed discriminating circuit compares the period of an FG (Frequency Generator) signal, which is a rotation speed signal of the motor, with the period of a reference clock, and outputs a pulse voltage signal according to the difference. The period of the reference clock is set according to the target rotation speed.

図6は、速度ディスクリ回路のタイミングチャートを示す。   FIG. 6 shows a timing chart of the speed discrete circuit.

先ず、FG信号は、1/2の周波数の1/2FG信号に変換される。そして、1/2FG信号が立ち上がるとトリガパルスT1(立上がりパルス)が出力され、1/2FG信号が立ち下がるとトリガパルスT2(立下りパルス)が出力される。   First, the FG signal is converted into a 1/2 FG signal having a 1/2 frequency. When the 1 / 2FG signal rises, a trigger pulse T1 (rising pulse) is output, and when the 1 / 2FG signal falls, a trigger pulse T2 (falling pulse) is output.

そして、トリガパルスT1によって、基準クロックのパルス幅に対応するパルス信号P1が出力される。また、トリガパルスT2によって、基準クロックのパルス幅に対応するパルス信号P2が出力される。   Then, a pulse signal P1 corresponding to the pulse width of the reference clock is output by the trigger pulse T1. Further, a pulse signal P2 corresponding to the pulse width of the reference clock is output by the trigger pulse T2.

このとき、パルス信号P1及びパルス信号P2が「H」の時間にファスト信号F(減速指令)としてパルス電圧信号が出力される。また、パルス信号P1及びパルス信号P2が「L」の時間に、スロー信号S(加速指令)としてパルス電圧信号が出力される。   At this time, the pulse voltage signal is output as the fast signal F (deceleration command) when the pulse signal P1 and the pulse signal P2 are “H”. Further, a pulse voltage signal is output as a slow signal S (acceleration command) when the pulse signal P1 and the pulse signal P2 are “L”.

そして、速度ディスクリ回路から出力されたパルス電圧信号は、外付けされた抵抗により、パルス電流信号に変換される。次に、パルス電流信号は、積分回路により、直流電圧信号に変換される。その後、直流電圧信号は、PWM(Pulse Width Modulation)駆動回路に入力され、PWM駆動回路により、モータ駆動用のトランジスタのオンデューティがPWM制御され、モータは、定回転制御される。   Then, the pulse voltage signal output from the speed discrete circuit is converted into a pulse current signal by an external resistor. Next, the pulse current signal is converted into a DC voltage signal by an integrating circuit. Thereafter, the DC voltage signal is input to a PWM (Pulse Width Modulation) driving circuit, and the PWM driving circuit performs PWM control of the on-duty of the transistor for driving the motor, and the motor is controlled to rotate at a constant speed.

関連した技術文献としては、例えば以下の特許文献が挙げられる。
特開2001−282046
As related technical literatures, for example, the following patent literatures can be cited.
JP 2001-282046 A

速度ディスクリ回路では、目標とする回転速度を変更する場合、基準クロックの周期が変更される。   In the speed discriminating circuit, when changing the target rotation speed, the cycle of the reference clock is changed.

すなわち、目標とする回転速度が低速に変更された場合、FG信号の1周期の時間は長くなるため、基準クロックの周期は長く設定される。また、目標とする回転速度が高速に変更された場合、前記FG信号の1周期の時間は短くなるため、基準クロックの周期は短く設定される。   That is, when the target rotation speed is changed to a low speed, the period of one cycle of the FG signal becomes long, so the period of the reference clock is set to be long. Further, when the target rotation speed is changed to a high speed, the time of one cycle of the FG signal is shortened, so that the cycle of the reference clock is set short.

したがって、目標とする回転速度を低速とした場合と、高速とした場合とでは、パルス電圧信号のパルス幅が大きく異なる。すなわち、目標とする回転速度が低速の場合、パルス電圧信号のパルス幅は長く、目標とする回転速度が高速の場合、パルス電圧信号のパルス幅は小さい。   Therefore, the pulse width of the pulse voltage signal differs greatly between when the target rotation speed is low and when it is high. That is, when the target rotation speed is low, the pulse width of the pulse voltage signal is long, and when the target rotation speed is high, the pulse width of the pulse voltage signal is small.

ところで、上述したように、パルス電圧信号は、外付けされた抵抗により、パルス電流信号に変換される。そして、パルス電流信号は、積分回路の積分用コンデンサを充放電することにより、直流電圧信号に変換される。このとき、目標とする回転速度が低速の場合、パルス電圧信号のパルス幅が長いため、積分用コンデンサを充放電する電流量は多い。したがって、直流電圧信号は大きく変化し易く、モータの回転むらの要因となる。また、目標とする回転速度が高速の場合、パルス電圧信号のパルス幅が短いため、積分用コンデンサを充放電する電流量は少ない。したがって、直流電圧信号は、パルス電圧信号にすぐに対応しなくなり、適正な速度制御ができなくなる。   By the way, as described above, the pulse voltage signal is converted into a pulse current signal by an external resistor. The pulse current signal is converted into a DC voltage signal by charging and discharging the integrating capacitor of the integrating circuit. At this time, when the target rotation speed is low, the pulse width of the pulse voltage signal is long, and therefore the amount of current that charges and discharges the integrating capacitor is large. Therefore, the DC voltage signal is likely to change greatly, which causes uneven rotation of the motor. Further, when the target rotation speed is high, the pulse width of the pulse voltage signal is short, so that the amount of current that charges and discharges the integrating capacitor is small. Therefore, the DC voltage signal does not immediately correspond to the pulse voltage signal, and proper speed control cannot be performed.

したがって、目標とする回転速度を変更するときに、積分回路の時定数を切り替える機能が必要となる。しかしながら、積分回路の時定数を決定する抵抗及びコンデンサは外付けされている。このため、時定数を切り替える機能を設けるには、外付けの部品点数を増やす必要があった。   Therefore, a function for switching the time constant of the integration circuit is required when changing the target rotational speed. However, a resistor and a capacitor that determine the time constant of the integrating circuit are externally attached. For this reason, in order to provide a function for switching the time constant, it is necessary to increase the number of external parts.

上記に鑑み、本発明に係るモータの速度制御回路は、モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、前記パルス電圧信号の電圧を切り替えるパルス電圧切替回路と、前記パルス電圧信号をパルス電流信号に変換する抵抗と、前記パルス電流信号を直流電圧信号に変換するコンデンサとを備えた積分回路と、を有することを特徴とする。   In view of the above, a motor speed control circuit according to the present invention includes a speed discriminating circuit that generates a pulse voltage signal for controlling the rotation speed of the motor, a pulse voltage switching circuit that switches a voltage of the pulse voltage signal, and the pulse And an integration circuit including a resistor that converts a voltage signal into a pulse current signal and a capacitor that converts the pulse current signal into a DC voltage signal.

また、好ましくは、前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする。   Preferably, the time constant of the integration circuit is not changed when the target rotation speed of the motor is switched.

また、好ましくは、前記パルス電圧切替回路は、前記パルス電圧信号の電圧をクランプする機能を有することを特徴とする。   Preferably, the pulse voltage switching circuit has a function of clamping the voltage of the pulse voltage signal.

また、本発明に係るモータの速度制御回路は、モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、前記パルス電圧信号に応じて、設定電圧が抵抗に印加され、パルス電流信号を出力するチャージポンプ回路と、前記設定電圧を切り替える設定電圧切替回路と、前記パルス電流信号を直流電圧信号に変換する積分回路と、を有することを特徴とする。   The motor speed control circuit according to the present invention includes a speed discriminating circuit for generating a pulse voltage signal for controlling the rotation speed of the motor, a set voltage applied to the resistor in accordance with the pulse voltage signal, and a pulse current A charge pump circuit that outputs a signal; a setting voltage switching circuit that switches the setting voltage; and an integration circuit that converts the pulse current signal into a DC voltage signal.

また、好ましくは、前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする。   Preferably, the time constant of the integration circuit is not changed when the target rotation speed of the motor is switched.

本発明に係るモータの速度制御回路は、パルス電圧を切り替えるパルス電圧切替回路を備える。そのため、目標とする回転速度を変更しても、外付けの抵抗を変更することなく、積分回路のコンデンサを充放電する電流を変更することができる。したがって、当該速度制御回路では、積分回路の時定数を切り替える必要がなく、外付けの抵抗の設置数やアナログスイッチを削減することが出来る。   The motor speed control circuit according to the present invention includes a pulse voltage switching circuit for switching a pulse voltage. Therefore, even if the target rotational speed is changed, the current for charging and discharging the capacitor of the integration circuit can be changed without changing the external resistance. Therefore, in the speed control circuit, it is not necessary to switch the time constant of the integration circuit, and the number of external resistors and analog switches can be reduced.

また、好ましくは、パルス電圧切替回路は、パルス電圧信号のクランプ回路であれば、上記の技術的効果を容易に享受できる。   Preferably, if the pulse voltage switching circuit is a clamp circuit for a pulse voltage signal, the above technical effect can be easily enjoyed.

また、パルス電圧信号をパルス電流信号に変換するチャージポンプ回路を備えた速度制御回路では、該チャージポンプ回路の設定電圧を切り替える設定電圧切替回路を備えることで、上記の技術的課題を享受できる。   In addition, a speed control circuit including a charge pump circuit that converts a pulse voltage signal into a pulse current signal can enjoy the above technical problem by including a setting voltage switching circuit that switches a setting voltage of the charge pump circuit.

以下、本発明に係るモータの速度制御回路について、図面を参照しながら詳細に説明する。   A motor speed control circuit according to the present invention will be described below in detail with reference to the drawings.

先ず、本発明の第1の実施形態に係るモータの速度制御回路について説明する。   First, a motor speed control circuit according to a first embodiment of the present invention will be described.

図1は、第1の実施形態に係るモータの速度制御回路のブロック図を示す。   FIG. 1 is a block diagram of a motor speed control circuit according to the first embodiment.

モータ1は、コイルCU、コイルCV、及びコイルCWの3相の駆動コイルを有する。前記モータ1は、モータドライブ2から、前記コイルCU、前記コイルCV、及び前記コイルCWに電流が供給されて駆動する。   The motor 1 has a three-phase drive coil including a coil CU, a coil CV, and a coil CW. The motor 1 is driven by supplying current from the motor drive 2 to the coil CU, the coil CV, and the coil CW.

先ず、前記モータ1の回転数に比例した周波数のFGパターンS1が、FGアンプ3及びヒステリシスアンプ4において、パルス電圧のFG信号S2に変換される。   First, an FG pattern S1 having a frequency proportional to the rotational speed of the motor 1 is converted into an FG signal S2 having a pulse voltage by the FG amplifier 3 and the hysteresis amplifier 4.

次に、前記FG信号S2は、速度ディスクリ回路5に入力される。該速度ディスクリ回路5は、前記FG信号S2の周期を基準クロックS3の周期と比較し、該基準クロックS3の周期との差に応じてパルス電圧信号S4を出力する。尚、前記基準クロックS3の周期は、目標とする回転速度に応じて設定される。   Next, the FG signal S2 is inputted to the speed discriminating circuit 5. The speed discriminating circuit 5 compares the cycle of the FG signal S2 with the cycle of the reference clock S3, and outputs a pulse voltage signal S4 according to the difference from the cycle of the reference clock S3. The period of the reference clock S3 is set according to the target rotation speed.

このとき、前記パルス電圧信号S4のパルス幅は、目標とする回転速度が低速の場合は長く、目標とする回転速度が高速の場合は小さい。   At this time, the pulse width of the pulse voltage signal S4 is long when the target rotational speed is low, and is small when the target rotational speed is high.

次に、前記パルス電圧信号S4は、外付けされた設定用抵抗R1に応じて、パルス電流信号S5に変換される。   Next, the pulse voltage signal S4 is converted into a pulse current signal S5 in accordance with an external setting resistor R1.

次に、前記パルス電流信号S5は、積分回路6に入力される。該積分回路6は、オペアンプ7、コンデンサC1、コンデンサC2、及び抵抗R2により構成されている。そして、該積分回路6において、前記パルス電流信号S5は、前記コンデンサC1、及び前記コンデンサC2を充放電して、直流電圧信号S6に変換される。   Next, the pulse current signal S5 is input to the integrating circuit 6. The integration circuit 6 includes an operational amplifier 7, a capacitor C1, a capacitor C2, and a resistor R2. In the integration circuit 6, the pulse current signal S5 charges and discharges the capacitor C1 and the capacitor C2, and is converted into a DC voltage signal S6.

ここで、前記パルス電圧信号S4のパルス幅は、目標とする回転速度に応じて大幅に異なるため、前記パルス電流信号S5の電流量も、目標とする回転速度に応じて大幅に異なる。したがって、目標とする回転速度が高速の場合、前記積分回路6の時定数を大きくし、目標とする回転速度が低速の場合、前記積分回路6の時定数を小さくする必要がある。この点、例えば、目標とする回転速度を変更する場合に、前記設定用抵抗R1の抵抗値を、外付けのアナログスイッチで切り替えることにより電流値を変更し、積分回路の時定数を変更することができる。しかしながら、この方法では、外付け部品が多くなるため、原価を圧迫する要因となる。一方、本発明に係るモータの速度制御回路では、セレクトスイッチSL1により、前記速度ディスクリ回路5から出力される前記パルス電圧信号S4の電圧を変更できるようにした。このため、本実施形態に係るモータの速度制御回路では、モータの回転速度を変更しても、積分回路の時定数を切り替えずに応答速度を調整できる。   Here, since the pulse width of the pulse voltage signal S4 varies greatly depending on the target rotational speed, the amount of current of the pulse current signal S5 also varies greatly depending on the target rotational speed. Accordingly, it is necessary to increase the time constant of the integration circuit 6 when the target rotation speed is high, and to decrease the time constant of the integration circuit 6 when the target rotation speed is low. In this regard, for example, when changing the target rotational speed, the current value is changed by switching the resistance value of the setting resistor R1 with an external analog switch, and the time constant of the integrating circuit is changed. Can do. However, this method increases the number of external parts, which is a factor that presses down on the cost. On the other hand, in the motor speed control circuit according to the present invention, the voltage of the pulse voltage signal S4 output from the speed discriminating circuit 5 can be changed by the select switch SL1. Therefore, in the motor speed control circuit according to the present embodiment, the response speed can be adjusted without switching the time constant of the integration circuit even if the rotation speed of the motor is changed.

次に、前記直流電圧信号S6は、PWM駆動回路8に入力される。そして、図2に示すように、該PWM駆動回路8は、前記直流電圧信号S6と、予め設定された基準信号S7とに従い、PWM信号S8を出力する。尚。前記PWM信号S8の周波数は、コンデンサC3により設定される。   Next, the DC voltage signal S6 is input to the PWM drive circuit 8. As shown in FIG. 2, the PWM drive circuit 8 outputs a PWM signal S8 in accordance with the DC voltage signal S6 and a preset reference signal S7. still. The frequency of the PWM signal S8 is set by a capacitor C3.

ここで、ホール素子HU、ホール素子HV、及びホール素子HWは、前記モータ1のロータの位置情報に基づき、位相のずれた電圧波形S9をそれぞれ発生する。そして、該電圧波形S9は、ホールアンプ9において増幅され、さらにマトリックス回路10で増幅、合成される。そして、前記マトリックス回路10から、常に前記モータ1に必要な回転方向に力が加わるように、それぞれ位相がずれた相切替信号S10が出力される。   Here, the Hall element HU, the Hall element HV, and the Hall element HW generate voltage waveforms S9 that are out of phase based on the position information of the rotor of the motor 1, respectively. The voltage waveform S9 is amplified by the hall amplifier 9, and further amplified and synthesized by the matrix circuit 10. Then, the matrix circuit 10 outputs a phase switching signal S10 having a phase shift so that a force is always applied in the rotational direction necessary for the motor 1.

そして、プリドライバ11は、入力された前記PWM信号S8及び前記相切替信号S10に従い、前記モータ1を定速回転制御する信号を前記モータドライブ2に出力する。   Then, the pre-driver 11 outputs a signal for controlling the motor 1 to rotate at a constant speed to the motor drive 2 according to the input PWM signal S8 and the phase switching signal S10.

以上、第1の実施形態に係るモータの速度制御回路では、外付けされる前記設定用抵抗R1の抵抗値を変更することなく、前記パルス電流信号の電流値を切り替えることができる。   As described above, in the motor speed control circuit according to the first embodiment, the current value of the pulse current signal can be switched without changing the resistance value of the external setting resistor R1.

次に、前記速度ディスクリ回路5から出力される前記パルス電圧信号S4の電圧を切り替える機能について、図3を参照して具体的に説明する。   Next, the function of switching the voltage of the pulse voltage signal S4 output from the speed discriminating circuit 5 will be specifically described with reference to FIG.

出力部12は、前記速度ディスクリ回路5の出力段を示す。前記出力部12では、前記FG信号S2に基づき、トランジスタQ1とトランジスタQ2とが制御され、前記パルス電圧信号S4が出力される。ここで、前記SL入力が「H」のとき、前記パルス電圧信号S4は、そのまま前記速度ディスクリ回路5から前記設定用抵抗R1に出力される。一方、前記SL入力が「L」のとき、クランプ回路13により、前記パルス電圧信号は、「H」、「L」の電圧がクランプされて前記速度ディスクリ回路5から前記設定用抵抗R1に出力される。   The output unit 12 indicates an output stage of the speed discriminating circuit 5. In the output unit 12, the transistor Q1 and the transistor Q2 are controlled based on the FG signal S2, and the pulse voltage signal S4 is output. Here, when the SL input is “H”, the pulse voltage signal S4 is output from the speed discriminating circuit 5 to the setting resistor R1 as it is. On the other hand, when the SL input is “L”, the pulse voltage signal is clamped at the voltage “H” and “L” by the clamp circuit 13 and is output from the speed discriminating circuit 5 to the setting resistor R1. Is done.

すなわち、前記モータ1の現在の回転速度が、目標とする回転速度よりも遅い場合、前記トランジスタQ1がオン、前記トランジスタQ2がオフする。この場合、トランジスタQ3はオンし、前記出力部12から前記パルス電圧信号S4の「H」が出力される。一方、前記モータ1の現在の回転速度が、目標とする回転速度よりも遅い場合、前記トランジスタQ1がオフし、前記トランジスタQ2がオンする。この場合、前記トランジスタQ3はオフし、前記出力部12から前記パルス電圧信号S4の「L」が出力される。   That is, when the current rotation speed of the motor 1 is slower than the target rotation speed, the transistor Q1 is turned on and the transistor Q2 is turned off. In this case, the transistor Q3 is turned on, and the output section 12 outputs “H” of the pulse voltage signal S4. On the other hand, when the current rotation speed of the motor 1 is slower than the target rotation speed, the transistor Q1 is turned off and the transistor Q2 is turned on. In this case, the transistor Q3 is turned off, and the output section 12 outputs "L" of the pulse voltage signal S4.

ここで、前記セレクトスイッチSL1の入力が「H」の場合、クランプ回路13のトランジスタQ4及びトランジスタQ5はオンする。この場合、トランジスタQ6はオフする。また、トランジスタQ7がオフするため、トランジスタQ8もオフする。したがって、前記パルス電圧信号S4の「H」及び「L」はクランプされずに、そのまま出力される。   Here, when the input of the select switch SL1 is “H”, the transistors Q4 and Q5 of the clamp circuit 13 are turned on. In this case, the transistor Q6 is turned off. Further, since the transistor Q7 is turned off, the transistor Q8 is also turned off. Therefore, “H” and “L” of the pulse voltage signal S4 are output as they are without being clamped.

一方、前記セレクトスイッチSL1の入力が「L」の場合、前記トランジスタQ4及び前記トランジスタQ5はオンする。この場合、トランジスタQ6のベースには、抵抗R3と抵抗R4とにより抵抗分割された電圧V1が印加される。また、前記トランジスタQ5はオフするため、前記トランジスタQ7はオンする。このため、前記トランジスタQ8のベースには、抵抗R5と抵抗R6とにより抵抗分割された電圧V2が印加される。   On the other hand, when the input of the select switch SL1 is “L”, the transistor Q4 and the transistor Q5 are turned on. In this case, the voltage V1 divided by the resistors R3 and R4 is applied to the base of the transistor Q6. Further, since the transistor Q5 is turned off, the transistor Q7 is turned on. For this reason, the voltage V2 divided by the resistors R5 and R6 is applied to the base of the transistor Q8.

このとき、前記出力部12から前記パルス電圧信号S4の「H」が出力された場合、前記トランジスタQ8はオンし、前記トランジスタQ6はオフする。したがって、前記パルス電圧信号S4の「H」は、前記トランジスタQ8のベース電圧V2に、略0.7V足された電位にクランプされる。また、前記出力部12から前記パルス電圧信号の「L」が出力された場合、前記トランジスタQ6はオンし、前記トランジスタQ8はオフする。したがって、前記パルス電圧信号の「L」は、前記トランジスタQ6のベース電圧V1から、略0.7V引かれた電位にクランプされる。   At this time, when “H” of the pulse voltage signal S4 is output from the output unit 12, the transistor Q8 is turned on and the transistor Q6 is turned off. Therefore, “H” of the pulse voltage signal S4 is clamped to a potential obtained by adding approximately 0.7V to the base voltage V2 of the transistor Q8. Further, when “L” of the pulse voltage signal is output from the output unit 12, the transistor Q6 is turned on and the transistor Q8 is turned off. Therefore, “L” of the pulse voltage signal is clamped to a potential obtained by subtracting approximately 0.7 V from the base voltage V1 of the transistor Q6.

次に、本発明の第2の実施形態に係るモータの速度制御回路について説明する。   Next, a motor speed control circuit according to a second embodiment of the present invention will be described.

図4は、第2の実施形態に係るモータの速度制御回路のブロック図を示す。   FIG. 4 is a block diagram of a motor speed control circuit according to the second embodiment.

先ず、第1の実施形態に係るモータの速度制御回路と同様に、速度ディスクリ回路5から、パルス電圧信号S4が出力される。尚、本実施形態では、前記速度ディスクリ回路5には、前記セレクトスイッチSL1及びクランプ回路13は接続されていない。   First, similarly to the motor speed control circuit according to the first embodiment, a pulse voltage signal S4 is output from the speed discriminating circuit 5. In the present embodiment, the speed switch circuit 5 is not connected to the select switch SL1 and the clamp circuit 13.

次に、前記パルス電圧信号S4は、チャージポンプ回路14に入力される。該チャージポンプ回路14は、前記パルス電圧信号S4に従い、積分回路15を構成するコンデンサC4、及びコンデンサC5にパルス電流信号S11を充放電する。そして、前記積分回路15から、前記パルス電流信号S11に応じた直流電圧信号S12が出力される。尚、前記積分回路15の抵抗R7は、帰還量を調整するためのものである。   Next, the pulse voltage signal S4 is input to the charge pump circuit 14. The charge pump circuit 14 charges and discharges the pulse current signal S11 to and from the capacitor C4 and the capacitor C5 constituting the integrating circuit 15 in accordance with the pulse voltage signal S4. The integration circuit 15 outputs a DC voltage signal S12 corresponding to the pulse current signal S11. The resistor R7 of the integrating circuit 15 is for adjusting the feedback amount.

ここで、該パルス電流信号S11の電流値は、設定用端子16に印加される電圧と、前記チャージポンプ回路14に外付けされた設定用抵抗R8とにより設定される。ところが、前述したように、前記パルス電圧信号S4のパルス幅は、目標とする回転速度に応じて大幅に異なる。このため、目標とする回転速度を変更する場合は、前記積分回路15の時定数を変更する必要がある。この点、従来技術に係るモータの速度制御回路では、前記設定用抵抗R8の抵抗値を、例えば外付けのアナログスイッチで切り替えて電流値を変更して時定数を変えていた。一方、本発明に係るモータの速度制御回路では、セレクトスイッチSL2により、前記設定用端子16に印加される電圧を変更できるようにした。このため、本発明では、目標とする回転速度を変更しても、前記積分回路15の時定数を切り替える必要がない。   Here, the current value of the pulse current signal S11 is set by a voltage applied to the setting terminal 16 and a setting resistor R8 externally attached to the charge pump circuit. However, as described above, the pulse width of the pulse voltage signal S4 varies greatly depending on the target rotational speed. For this reason, when changing the target rotational speed, it is necessary to change the time constant of the integration circuit 15. In this regard, in the motor speed control circuit according to the prior art, the time constant is changed by switching the resistance value of the setting resistor R8 with, for example, an external analog switch to change the current value. On the other hand, in the motor speed control circuit according to the present invention, the voltage applied to the setting terminal 16 can be changed by the select switch SL2. Therefore, in the present invention, it is not necessary to switch the time constant of the integration circuit 15 even if the target rotational speed is changed.

その後、第1の実施形態に係るモータの速度制御回路と同様に、前記直流電圧信号S12に基づき、前記モータ1は定速回転制御される。   Thereafter, similarly to the motor speed control circuit according to the first embodiment, the motor 1 is controlled to rotate at a constant speed based on the DC voltage signal S12.

以上、第2の実施形態に係るモータの速度制御回路も、外付けされる前記設定用抵抗R8の抵抗値を変更することなく、前記パルス電流信号S11の電流値を切り替えることができる。   As described above, the motor speed control circuit according to the second embodiment can also switch the current value of the pulse current signal S11 without changing the resistance value of the external setting resistor R8.

次に、前記セレクトスイッチSL2を切り替えて、前記設定用端子16に印加される電圧を切り替える機能について、図5を参照して説明する。   Next, the function of switching the select switch SL2 to switch the voltage applied to the setting terminal 16 will be described with reference to FIG.

第1の実施形態と同様に、出力部12は、前記速度ディスクリ回路5の出力段を示し、前記パルス電圧信号S4を出力する。前記パルス電圧信号S4が「H」のときCPOUTからシンク電流I2が出力され、「L」のときCPOUTからソース電流I3が出力される。当該回路では、SL入力により、前記シンク電流I2及び前記ソース電流I3の電流値が切り替わる。   As in the first embodiment, the output unit 12 indicates the output stage of the speed discriminating circuit 5 and outputs the pulse voltage signal S4. When the pulse voltage signal S4 is “H”, the sink current I2 is output from CPOUT, and when the pulse voltage signal S4 is “L”, the source current I3 is output from CPOUT. In this circuit, the current values of the sink current I2 and the source current I3 are switched by SL input.

すなわち、前記出力部12から前記パルス電圧信号S4の「H」が出力された場合、第1のコンパレータ17では、トランジスタQ23のベース電位が、抵抗R12と抵抗R13との抵抗分割により定まるトランジスタQ24のベース電位よりも大きくなるため、トランジスタQ9はオンする。この場合、第2のコンパレータ18では、トランジスタQ10はオフする。一方、前記出力部12から前記パルス電圧信号S4の「L」が出力された場合、前記第1のコンパレータ17に接続された前記トランジスタQ9はオフし、前記第2のコンパレータ18に接続されたトランジスタQ10はオンする。   That is, when “H” of the pulse voltage signal S4 is output from the output unit 12, in the first comparator 17, the base potential of the transistor Q23 is determined by the resistance division of the resistor R12 and the resistor R13. Since it becomes higher than the base potential, the transistor Q9 is turned on. In this case, in the second comparator 18, the transistor Q10 is turned off. On the other hand, when “L” of the pulse voltage signal S4 is output from the output unit 12, the transistor Q9 connected to the first comparator 17 is turned off, and the transistor connected to the second comparator 18 is turned off. Q10 turns on.

ここで、前記セレクトスイッチSL2入力が「H」の場合、電圧設定回路18のトランジスタQ11はオンする。このとき、トランジスタQ12はオフするため、トランジスタQ13のベースには、抵抗R9と、抵抗R10及び抵抗R11との抵抗分割により設定された電圧V3が印加される。したがって、前記設定用端子16には、前記トランジスタQ13のベース電圧V3より略0.7V低い電圧が印加される。そして、前記トランジスタQ13のエミッタには、前記設定用端子16に印加された電圧と前記設定用抵抗R8とにより決まる電流I1が流れる。また、トランジスタQ14と、トランジスタQ15及びトランジスタQ16とはカレントミラー回路を構成しているため、前記トランジスタQ15及び前記トランジスタQ16のコレクタにも前記電流I1が流れる。   Here, when the input of the select switch SL2 is “H”, the transistor Q11 of the voltage setting circuit 18 is turned on. At this time, since the transistor Q12 is turned off, the voltage V3 set by the resistance division of the resistor R9 and the resistors R10 and R11 is applied to the base of the transistor Q13. Therefore, a voltage approximately 0.7 V lower than the base voltage V3 of the transistor Q13 is applied to the setting terminal 16. A current I1 determined by the voltage applied to the setting terminal 16 and the setting resistor R8 flows through the emitter of the transistor Q13. Further, since the transistor Q14, the transistor Q15, and the transistor Q16 form a current mirror circuit, the current I1 also flows through the collectors of the transistor Q15 and the transistor Q16.

先ず、前記パルス電圧信号S4の「H」が出力されている場合、前記トランジスタQ9はオンする。このため、前記電流I1は、前記トランジスタQ17のコレクタには流れない。一方、前記トランジスタQ10はオフする。このため、前記電流I1は、前記トランジスタQ18のコレクタ−エミッタ路に流れる。そして、前記トランジスタQ18と前記トランジスタQ19とはカレントミラー回路を構成しているため、前記電流I1は、トランジスタQ19のコレクタにも流れる。したがって、前記パルス電圧信号S4の「H」が出力された場合、前記チャージポンプ回路14からは、前記電流I1に基づくシンク電流I2が出力される。   First, when “H” of the pulse voltage signal S4 is output, the transistor Q9 is turned on. For this reason, the current I1 does not flow to the collector of the transistor Q17. On the other hand, the transistor Q10 is turned off. Therefore, the current I1 flows through the collector-emitter path of the transistor Q18. Since the transistor Q18 and the transistor Q19 constitute a current mirror circuit, the current I1 also flows through the collector of the transistor Q19. Accordingly, when “H” of the pulse voltage signal S4 is output, the charge pump circuit 14 outputs a sink current I2 based on the current I1.

一方、前記パルス電圧信号S4の「L」が出力されている場合、前記トランジスタQ9はオフする。このため、前記電流I1は、前記トランジスタQ17のコレクタに流れる。また、前記トランジスタQ17とトランジスタQ20とはカレントミラー回路を構成する。このため、電流I1は、トランジスタQ20のコレクタにも流れる。また、前記トランジスタQ21と前記トランジスタQ22とはカレントミラー回路を構成する。このため、トランジスタQ22のコレクタにも前記電流I1が流れる。一方、前記トランジスタQ10はオンする。このため、前記トランジスタQ18のコレクタには、前記電流I1は流れない。したがって、前記パルス電圧信号S4の「L」が出力された場合、前記チャージポンプ回路5からは、前記電流I1に基づくソース電流I3が出力される。   On the other hand, when “L” of the pulse voltage signal S4 is output, the transistor Q9 is turned off. Therefore, the current I1 flows through the collector of the transistor Q17. The transistor Q17 and the transistor Q20 constitute a current mirror circuit. For this reason, the current I1 also flows through the collector of the transistor Q20. The transistor Q21 and the transistor Q22 constitute a current mirror circuit. For this reason, the current I1 also flows through the collector of the transistor Q22. On the other hand, the transistor Q10 is turned on. Therefore, the current I1 does not flow through the collector of the transistor Q18. Therefore, when “L” of the pulse voltage signal S4 is output, the source current I3 based on the current I1 is output from the charge pump circuit 5.

また、前記セレクトスイッチSL2入力が「L」の場合、前記電圧設定回路18の前記トランジスタQ11はオフする。このとき、前記トランジスタQ12はオンするため、前記トランジスタQ13のベースには、抵抗R9と、抵抗R10との抵抗分割により設定された電圧V4が印加される。したがって、前記設定用端子16には、前記トランジスタQ13のベース電圧V4より略0.7V低い電圧が印加される。このとき、前記設定用端子16に印加された電圧は、前記セレクトスイッチSL2入力が「H」の場合よりも小さい。すなわち、前記トランジスタQ13のエミッタに流れる電流I1は小さくなる。したがって、前記シンク電流I2及びソース電流I3の電流値は小さくなる。   When the input of the select switch SL2 is “L”, the transistor Q11 of the voltage setting circuit 18 is turned off. At this time, since the transistor Q12 is turned on, a voltage V4 set by resistance division of the resistor R9 and the resistor R10 is applied to the base of the transistor Q13. Therefore, a voltage approximately 0.7V lower than the base voltage V4 of the transistor Q13 is applied to the setting terminal 16. At this time, the voltage applied to the setting terminal 16 is smaller than that when the input of the select switch SL2 is “H”. That is, the current I1 flowing through the emitter of the transistor Q13 is reduced. Therefore, the current values of the sink current I2 and the source current I3 are reduced.

尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and all modifications within the meaning and scope equivalent to the scope of claims for patent are included.

例えば、本発明に係るモータの速度制御回路では、設定用抵抗は、1つしか配置されていない。しかしながら、従来技術のように、設定用抵抗が数個接続され、さらにアナログスイッチが配置されてもよい。この場合、本発明に係る発明の効果と組み合わせれば、より多くの回転速度に対応する速度制御回路が構成される。   For example, in the motor speed control circuit according to the present invention, only one setting resistor is arranged. However, as in the prior art, several setting resistors may be connected and an analog switch may be arranged. In this case, when combined with the effects of the invention according to the present invention, a speed control circuit corresponding to more rotational speeds is configured.

本発明の一実施形態に係る速度制御回路のブロック図を示す。The block diagram of the speed control circuit which concerns on one Embodiment of this invention is shown. PWM駆動回路の入出力信号を示す。The input / output signal of a PWM drive circuit is shown. 本発明の一実施形態に係るクランプ回路の回路図を示す。The circuit diagram of the clamp circuit concerning one embodiment of the present invention is shown. 本発明の他の実施形態に係る速度制御回路のブロック図を示す。The block diagram of the speed control circuit which concerns on other embodiment of this invention is shown. 本発明の他実施形態に係る電圧設定回路の回路図を示す。The circuit diagram of the voltage setting circuit which concerns on other embodiment of this invention is shown. 速度制御回路の入出力信号を示す。Indicates the input / output signals of the speed control circuit.

符号の説明Explanation of symbols

1 モータ
2 モータドライブ
3 FGアンプ
4 ヒステリシスアンプ
5 速度ディスクリ回路
6 積分回路
7 オペアンプ
8 PWM駆動回路
9 ホールアンプ
10 マトリックス回路
11 プリドライバ
12 出力部
13 クランプ回路
14 チャージポンプ回路
16 設定用端子
15 積分回路
17 第1のコンパレータ
18 第2のコンパレータ
19 電圧設定回路
R1 設定用抵抗
R8 設定用抵抗
DESCRIPTION OF SYMBOLS 1 Motor 2 Motor drive 3 FG amplifier 4 Hysteresis amplifier 5 Speed discriminator circuit 6 Integration circuit 7 Operational amplifier 8 PWM drive circuit 9 Hall amplifier 10 Matrix circuit 11 Pre-driver 12 Output part 13 Clamp circuit 14 Charge pump circuit 16 Setting terminal 15 Integration Circuit 17 First comparator 18 Second comparator 19 Voltage setting circuit R1 Setting resistor R8 Setting resistor

Claims (5)

モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、
前記パルス電圧信号の電圧レベルを切り替えるパルス電圧切替回路と、
前記パルス電圧信号をパルス電流信号に変換する抵抗と前記パルス電流信号を直流電圧信号に変換するコンデンサとを備えた積分回路と、を有することを特徴とするモータの速度制御回路。
A speed discrete circuit for generating a pulse voltage signal for controlling the rotational speed of the motor;
A pulse voltage switching circuit for switching a voltage level of the pulse voltage signal;
A motor speed control circuit comprising: an integration circuit including a resistor that converts the pulse voltage signal into a pulse current signal; and a capacitor that converts the pulse current signal into a DC voltage signal.
前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする請求項1に記載のモータの速度制御回路。   2. The motor speed control circuit according to claim 1, wherein a time constant of the integration circuit is not changed when the target rotation speed of the motor is switched. 3. 前記パルス電圧切替回路は、前記パルス電圧信号の電圧をクランプする機能を有することを特徴とする請求項1に記載のモータの速度制御回路。   2. The motor speed control circuit according to claim 1, wherein the pulse voltage switching circuit has a function of clamping a voltage of the pulse voltage signal. モータの回転速度を制御するパルス電圧信号を発生する速度ディスクリ回路と、
前記パルス電圧信号に応じて、設定電圧が抵抗に印加され、パルス電流信号を出力するチャージポンプ回路と、
前記設定電圧を切り替える設定電圧切替回路と、
前記パルス電流信号を直流電圧信号に変換する積分回路と、を有することを特徴とするモータの速度制御回路。
A speed discrete circuit for generating a pulse voltage signal for controlling the rotational speed of the motor;
In accordance with the pulse voltage signal, a set voltage is applied to the resistor, and a charge pump circuit that outputs a pulse current signal;
A set voltage switching circuit for switching the set voltage;
An integration circuit for converting the pulse current signal into a DC voltage signal;
前記モータの目標とする回転速度を切り替えるときに、前記積分回路の時定数は変更されないことを特徴とする請求項4に記載のモータの速度制御回路。


5. The motor speed control circuit according to claim 4, wherein the time constant of the integration circuit is not changed when the target rotation speed of the motor is switched.


JP2006115447A 2006-04-19 2006-04-19 Motor speed control circuit Active JP5028021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115447A JP5028021B2 (en) 2006-04-19 2006-04-19 Motor speed control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115447A JP5028021B2 (en) 2006-04-19 2006-04-19 Motor speed control circuit

Publications (2)

Publication Number Publication Date
JP2007288962A true JP2007288962A (en) 2007-11-01
JP5028021B2 JP5028021B2 (en) 2012-09-19

Family

ID=38760224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115447A Active JP5028021B2 (en) 2006-04-19 2006-04-19 Motor speed control circuit

Country Status (1)

Country Link
JP (1) JP5028021B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261225A (en) * 2008-03-19 2009-11-05 Rohm Co Ltd Frequency synchronous loop circuit, speed discriminator circuit and motor driving device
JP2010252608A (en) * 2009-04-20 2010-11-04 Sanyo Electric Co Ltd Motor driving circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7371547B2 (en) 2020-03-19 2023-10-31 日本電気株式会社 Node, mirroring type cluster system, restore detection method, and program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218391A (en) * 1985-03-25 1986-09-27 Hitachi Ltd Motor controller
JPH04140091A (en) * 1990-09-28 1992-05-14 Nippon Densan Corp Motor control circuit
JPH08149872A (en) * 1994-11-21 1996-06-07 Kokusan Denki Co Ltd Speed controller for motor
JP2004014225A (en) * 2002-06-05 2004-01-15 Denso Corp Switch status detection device
JP2004306448A (en) * 2003-04-08 2004-11-04 Canon Inc Image forming apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218391A (en) * 1985-03-25 1986-09-27 Hitachi Ltd Motor controller
JPH04140091A (en) * 1990-09-28 1992-05-14 Nippon Densan Corp Motor control circuit
JPH08149872A (en) * 1994-11-21 1996-06-07 Kokusan Denki Co Ltd Speed controller for motor
JP2004014225A (en) * 2002-06-05 2004-01-15 Denso Corp Switch status detection device
JP2004306448A (en) * 2003-04-08 2004-11-04 Canon Inc Image forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261225A (en) * 2008-03-19 2009-11-05 Rohm Co Ltd Frequency synchronous loop circuit, speed discriminator circuit and motor driving device
JP2010252608A (en) * 2009-04-20 2010-11-04 Sanyo Electric Co Ltd Motor driving circuit

Also Published As

Publication number Publication date
JP5028021B2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
CN101796716B (en) Motor drive circuit, method, and cooling device using the same
US7402975B2 (en) Motor drive device and drive method
JP4914591B2 (en) Motor speed control circuit
JP2011135775A (en) Electronically-commutated type motor
JP2007068348A (en) Motor speed control circuit
JP5028021B2 (en) Motor speed control circuit
JP4517456B2 (en) Motor control device
JP5502001B2 (en) Motor drive current amplifier, motor drive apparatus, drive method thereof, and motor drive system
EP0653833B1 (en) A brushless electric motor and a method for controlling the motor
JP3395472B2 (en) Motor control method
US7061193B2 (en) Motor drive apparatus
JP2009247089A (en) Method of controlling inverters for brushless motors and device using the same
JP5091618B2 (en) Motor drive circuit, method and cooling device using the same
KR100279185B1 (en) Drive control device of brushless motor
US5304903A (en) Brushless motor driving method and apparatus
JPH0528629A (en) Index signal generating fdd
US4277732A (en) Low power stepping motor driver circuit and method
JP2007028839A (en) Drive circuit of three-phase stepping motor
JP2006129543A (en) Stepping motor driver and driving method
US20220123672A1 (en) Fan motor controller
JP2005176457A (en) Position detecting circuit of brushless motor
JP2847010B2 (en) Transistor output circuit
JP2004032953A (en) Motor drive control circuit and motor drive unit
JP2009106082A (en) Circuit and method for driving motor, and cooling device using it
JP2921754B2 (en) Drive control device for servo motor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5028021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250