JP2007287426A - Image display device and its manufacturing method - Google Patents

Image display device and its manufacturing method Download PDF

Info

Publication number
JP2007287426A
JP2007287426A JP2006112002A JP2006112002A JP2007287426A JP 2007287426 A JP2007287426 A JP 2007287426A JP 2006112002 A JP2006112002 A JP 2006112002A JP 2006112002 A JP2006112002 A JP 2006112002A JP 2007287426 A JP2007287426 A JP 2007287426A
Authority
JP
Japan
Prior art keywords
signal wiring
electron source
display device
image display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006112002A
Other languages
Japanese (ja)
Inventor
Kazuo Sunahara
和雄 砂原
Toshio Sasamoto
敏雄 笹本
Atsuo Osawa
敦夫 大沢
Masakazu Sagawa
雅一 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Displays Ltd filed Critical Hitachi Ltd
Priority to JP2006112002A priority Critical patent/JP2007287426A/en
Publication of JP2007287426A publication Critical patent/JP2007287426A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To inhibit elimination of a normal electron source due to elimination of a characteristic-defect electron source. <P>SOLUTION: A video-signal wiring 8 is composed of a linear part 80 and a plurality of protruding parts 81 respectively protruding to the adjacent video-signal wiring 8 side. An electron source 10 is provided to each protruding part 81. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、自発光型フラットパネル型画像表示装置に係り、特に薄膜型電子源をマトリクス状に配列した画像表示装置に関する。   The present invention relates to a self-luminous flat panel image display device, and more particularly to an image display device in which thin film electron sources are arranged in a matrix.

マトリクス状に配置した電子源を有する自発光型フラットパネルディスプレイ(FPD)として、例えば特許文献1をはじめ多くの先行文献が開示されている。   As a self-luminous flat panel display (FPD) having an electron source arranged in a matrix, for example, Patent Document 1 and many prior documents are disclosed.

自発光型FPDは、電子源として電子放出素子を備えた背面パネルと、蛍光体層とこの蛍光体層に電子源から放出される電子を射突させるための加速電圧を印加する陽極を備えた前面パネルと、両パネルの対向する内部空間を所定の真空状態に封止する枠体とで構成される表示パネルを有する。
この表示パネルに駆動回路を組み合わせて構成される。
The self-luminous FPD includes a rear panel including an electron-emitting device as an electron source, a phosphor layer, and an anode that applies an acceleration voltage for projecting electrons emitted from the electron source to the phosphor layer. It has a display panel comprised of a front panel and a frame that seals the opposing internal space of both panels to a predetermined vacuum state.
This display panel is configured by combining a drive circuit.

又、個々の電子源は対応する蛍光体層と対になって単位画素を構成する。通常は、赤(R)、緑(G)、青(B)の3色の単位画素で一つの画素(カラー画素、ピクセル)が構成される。なお、カラー画素の場合、単位画素は副画素(サブピクセル)とも呼ばれる。 Each electron source is paired with a corresponding phosphor layer to constitute a unit pixel. Normally, one pixel (color pixel, pixel) is composed of unit pixels of three colors of red (R), green (G), and blue (B). In the case of a color pixel, the unit pixel is also called a sub-pixel (sub-pixel).

前記背面パネルは絶縁材の背面基板を有し、この背面基板上には一方向に延在し該一方向と直交する他方向に並設されて前記他方向に走査信号が順次印加される複数の走査信号配線を備えている。
又、この背面基板上には、前記他方向に延在し前記走査信号配線に交差する如く前記一方向に並設された複数の画像信号配線を備えている。
更に、走査信号配線と画像信号配線の各交差部付近に上記の電子源が設けられ、この電子源と走査信号配線とは給電電極で接続され、走査信号配線から電子源に電流が供給される。
The back panel has a back substrate made of an insulating material. The back panel extends in one direction on the back substrate, is arranged in parallel in another direction orthogonal to the one direction, and a plurality of scanning signals are sequentially applied in the other direction. Scanning signal wiring.
On the rear substrate, a plurality of image signal wirings arranged in the one direction so as to extend in the other direction and intersect the scanning signal wirings are provided.
Further, the electron source is provided in the vicinity of each intersection of the scanning signal wiring and the image signal wiring. The electron source and the scanning signal wiring are connected by a feeding electrode, and current is supplied from the scanning signal wiring to the electron source. .

特許文献2ではガラス基板の上面に溝を設け、この溝内に積層膜からなる配線を形成する構成が開示されている。   Patent Document 2 discloses a configuration in which a groove is provided on the upper surface of a glass substrate and a wiring made of a laminated film is formed in the groove.

又、前記背面パネルと前面パネルの間隔は前記枠体に加えて隔壁(スペーサ)と称する部材で所定間隔に保持される。このスペーサはガラスやセラミックスなどの絶縁材あるいは幾分かの導電性を有する部材で形成した板状体からなり、通常、複数の画素ごとに画素の動作を妨げない位置に設置される。
特開2004−363075号公報 特開平5―283845号公報
The distance between the rear panel and the front panel is maintained at a predetermined distance by a member called a partition (spacer) in addition to the frame. This spacer is made of a plate-like body formed of an insulating material such as glass or ceramics or a member having some conductivity, and is usually installed at a position where the operation of the pixel is not hindered for each of the plurality of pixels.
JP 2004-363075 A JP-A-5-283845

図21及び図22は特許文献1に開示された先行発明の電子源の一例を説明する図で、図21(a)は平面図、図21(b)は図21(a)のA−A線に沿う断面図、図21(c)は図21(a)のB−B線に沿う断面図、図22は図21の要部拡大図である。この電子源はMIM電子源である。
図21及び図22において、SUB1は背面基板、DEDは下部電極(映像信号配線)、INS1は保護絶縁層、INS2は絶縁層、INS3は層間絶縁膜、AEDは上部電極、Sは走査信号配線(上部バス電極)、ELSは電子源であり、この電子源ELSは前記下部電極DED上の線幅の略中央に配置されている。又、前記層間絶縁膜INS3としては、例えばシリコン酸化物やシリコン窒化膜、シリコンなどを用いることができる。
この層間絶縁膜INS3は、例えば陽極酸化で形成する保護絶縁層INS1にピンホールがあった場合、その欠陥を埋め、下部電極DEDと走査信号配線となるバス電極S(金属膜下層MDLと金属膜上層MALの間に金属膜中間層MMLとしてCuを挟んだ3層の積層膜)間の絶縁を保つ役割を果たしている。この上部バス電極Sは、上記の3層積層膜とは限らず、それ以上や以下とすることもできるが、詳細は特許文献1等に開示されている。
この走査信号配線となる上部バス電極Sは、前記電子源ELSと導通する側のエッジEG1と非導通側となるエッジEG2との形状が異なり、厚さ方向の断面形状が中心軸の左右で非対称形状となっている。
導通側のエッジEG1は前記金属膜下層MDLがテーパーエッチングによってテーパー形状を呈し,反対側の非道通側エッジEG2は前記金属膜下層MDLがアンダーエッチングで凹み、前記金属膜中間層MMLが庇状を呈する形状となっている。
このエッジ形状の差により、導通側エッジEG1では前記上部電極AEDが上部バス電極Sから電子源ELS1まで連続して形成されるのに対し、非導通側エッジEG2部分では前記上部電極AEDが庇部分で分断され、隣接する電子源ELS2と非導通とする素子分離の構成となっている。
21 and 22 are diagrams for explaining an example of the electron source of the prior invention disclosed in Patent Document 1, FIG. 21 (a) is a plan view, and FIG. 21 (b) is an AA of FIG. 21 (a). FIG. 21C is a cross-sectional view taken along the line BB in FIG. 21A, and FIG. 22 is an enlarged view of a main part of FIG. This electron source is a MIM electron source.
21 and 22, SUB1 is a rear substrate, DED is a lower electrode (video signal wiring), INS1 is a protective insulating layer, INS2 is an insulating layer, INS3 is an interlayer insulating film, AED is an upper electrode, and S is a scanning signal wiring ( Upper bus electrode), ELS is an electron source, and this electron source ELS is arranged at substantially the center of the line width on the lower electrode DED. Further, as the interlayer insulating film INS3, for example, silicon oxide, silicon nitride film, silicon or the like can be used.
This interlayer insulating film INS3 is, for example, in the case where there is a pinhole in the protective insulating layer INS1 formed by anodic oxidation, and fills the defect, and the bus electrode S (metal film lower layer MDL and metal film that becomes the scanning signal wiring) The metal film intermediate layer MML serves as a metal film intermediate layer MML between the upper layers MAL to maintain insulation between the three layers). The upper bus electrode S is not limited to the above-described three-layer laminated film, and may be more or less, but the details are disclosed in Patent Document 1 and the like.
The upper bus electrode S serving as the scanning signal wiring is different in the shape of the edge EG1 on the conductive side and the edge EG2 on the non-conductive side of the electron source ELS, and the cross-sectional shape in the thickness direction is asymmetrical on the left and right of the central axis It has a shape.
The metal film lower layer MDL is tapered by taper etching on the conduction side edge EG1, and the metal film lower layer MDL is recessed by under etching on the opposite non-passage side edge EG2, and the metal film intermediate layer MML has a bowl shape. It has a shape to exhibit.
Due to the difference in edge shape, the upper electrode AED is continuously formed from the upper bus electrode S to the electron source ELS1 at the conduction-side edge EG1, whereas the upper electrode AED is a ridge portion at the non-conduction-side edge EG2 portion. The device is separated from each other and is separated from the adjacent electron source ELS2.

この様な構成では、導通側エッジEG1と非道通側エッジEG2とで、片方が素子分離用のアンダーエッチング、他方がコンタクト用のテーパーエッチングと複雑な作成方法となっている。
又、上部電極AEDの膜厚は数nmであり、電子源との導通を確保するには導通側エッジEG1を緩やかなテーパー状にエッチング加工する非常に困難なプロセスを必要とし、庇部分の形状の確保と合わせ、素子分離に支障を来たす恐れもあった。
In such a configuration, the conductive side edge EG1 and the non-passage side edge EG2 have a complicated production method in which one is under-etching for element isolation and the other is taper etching for contact.
Further, the film thickness of the upper electrode AED is several nm, and in order to ensure conduction with the electron source, a very difficult process of etching the conduction side edge EG1 into a gentle taper shape is required, and the shape of the ridge portion In addition to securing the device, there was a risk of hindering element isolation.

又、前記庇部分の有無に係わらず、非導通側エッジEG2部分近傍にレーザビームを照射し、該部分で前記上部電極AEDを切断し、素子分離する構成が別途提案されているが、工程数の増加と設備投資の増大の点で更なる改良が望まれている。   In addition, a configuration in which a laser beam is irradiated in the vicinity of the non-conducting edge EG2 portion, the upper electrode AED is cut at the portion, and the element is separated regardless of the presence or absence of the flange portion is separately proposed. Further improvement is desired in terms of increase in capital investment and capital investment.

更に、前述のような構成では電子源が前記下部電極DED上の線幅の略中央に配置されているため、個々の電子源に不良が発生した場合、不良電子源を切断除去すると、その配線上の全ての電子源が動作不能となって蛍光面上に線欠陥不良が発生し、表示装置自体が不良となる問題がある。   Further, in the configuration as described above, since the electron source is arranged at substantially the center of the line width on the lower electrode DED, when a defect occurs in each electron source, the wiring is removed when the defective electron source is cut and removed. There is a problem that all the electron sources above become inoperable and a line defect defect occurs on the phosphor screen, resulting in a defect in the display device itself.

本発明の目的は、上述した問題を解決し、製造歩留まりの向上と素子分離の信頼性の確保、更には製造工程の短縮を可能とし、表示特性の優れた画像表示装置を提供することにある。   An object of the present invention is to provide an image display device that solves the above-described problems, improves the manufacturing yield, ensures the reliability of element isolation, shortens the manufacturing process, and has excellent display characteristics. .

上記目的を達成するため、本発明は、一方向に延在し該一方向と直交する他方向に並設された溝内にそれぞれ配置された第1の信号配線と、前記他方向に延在し前記第1の信号配線に交差する如く前記一方向に並設された第2の信号配線と、この第2の信号配線と前記第1の信号配線間に配置された層間絶縁膜と、前記第1の信号配線と前記第2の信号配線の各交差部近傍に設けられた電子源と、この電子源の上部に配置された上部電極とを備えてなる画像表示装置において、前記第2の信号配線は隣接する第2の信号配線方向に突出した複数の突出部を備え、この突出部に前記電子源を配置したことを特徴とする。
又本発明は、一方向に延在し該一方向と直交する他方向に並設された溝内にそれぞれ配置された第1の信号配線と、前記他方向に延在し前記第1の信号配線に交差する如く前記一方向に並設された第2の信号配線と、この第2の信号配線と前記第1の信号配線間に配置された層間絶縁膜と、前記第1の信号配線と前記第2の信号配線の各交差部近傍に設けられた電子源と、この電子源の上部に配置された上部電極とを備えてなる画像表示装置の製造において、前記第2の信号配線は隣接する第2の信号配線方向に突出した複数の突出部に前記電子源となる薄肉部を備えており、この薄肉部を陽極酸化処理した後、この薄肉部から前記第1の信号配線上に亘って前記上部電極を連続して形成することを特徴とする。
To achieve the above object, the present invention provides a first signal wiring disposed in a groove extending in one direction and arranged in parallel in another direction orthogonal to the one direction, and extending in the other direction. A second signal wiring lined up in the one direction so as to intersect the first signal wiring; an interlayer insulating film disposed between the second signal wiring and the first signal wiring; In the image display device comprising: an electron source provided in the vicinity of each intersection of the first signal wiring and the second signal wiring; and an upper electrode disposed above the electron source. The signal wiring includes a plurality of protrusions protruding in the direction of the adjacent second signal wiring, and the electron source is disposed in the protrusions.
According to another aspect of the present invention, there is provided a first signal line disposed in a groove extending in one direction and arranged in parallel in another direction orthogonal to the one direction, and the first signal extending in the other direction. A second signal wiring arranged in parallel in the one direction so as to intersect the wiring, an interlayer insulating film disposed between the second signal wiring and the first signal wiring, and the first signal wiring; In the manufacture of an image display device comprising an electron source provided near each intersection of the second signal wiring and an upper electrode disposed above the electron source, the second signal wiring is adjacent to the second signal wiring. A plurality of protruding portions protruding in the second signal wiring direction are provided with a thin portion serving as the electron source, and after the thin portion is anodized, the thin portion extends over the first signal wiring. The upper electrode is continuously formed.

電子源をそれぞれ突出部に配置したことにより、例え個々の電子源に不良が発生しても、当該不良の電子源の配置された突出部のみを切断すれば良く、残部の良品の電子源にはなんら悪影響を及ぼすことはない。従って、製造歩留まりの向上が図れると共に、表示特性の優れた画像表示装置を実現できる。
又、従来の如く片方が素子分離用のアンダーエッチング、他方がコンタクト用のテーパーエッチングのような複雑な製造方法を必要とせず、簡易な製造方法の下で素子分離の信頼性の確保が可能となり、表示特性の優れた画像表示装置を実現できる。
更に、素子分離にレーザビーム使用を必須とせず、製造工程の短縮、設備投資の削減等が図れる。
更に又、上部電極蒸着時に特定形状のマスクを用いることで電気的接続の信頼性の確保が可能となる。
By arranging the electron sources in the protruding portions, even if a defect occurs in each electron source, it is sufficient to cut only the protruding portion where the defective electron source is arranged, and the remaining good electron source. Will not have any adverse effects. Therefore, it is possible to improve the manufacturing yield and realize an image display device with excellent display characteristics.
Moreover, it is possible to ensure reliability of element isolation under a simple manufacturing method without requiring a complicated manufacturing method such as under-etching for element isolation on the one hand and taper etching for contact on the other side as in the past. An image display device having excellent display characteristics can be realized.
Furthermore, the use of a laser beam is not essential for element isolation, and the manufacturing process can be shortened and the capital investment can be reduced.
Furthermore, the reliability of electrical connection can be ensured by using a mask having a specific shape during upper electrode deposition.

以下、本発明を実施例の図面を参照して詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the drawings of the embodiments.

図1乃至図3は、本発明による画像表示装置の実施例の構成を説明する模式図で、図1(a)は平面図、図1(b)は図1(a)の側面図、図2は図1(b)のC−C線に沿う断面図、図3(a)は図2の一部拡大平面図、図3(b)は図3(a)のD−D線に沿う断面図とその背面基板と対応する部分の前面基板の断面図である。
図1乃至図3において、参照符号1は背面基板、2は前面基板、3は枠体、4は排気管、5は封着部材、6は表示領域、7は貫通孔、8は映像信号配線、9は走査信号配線、10は電子源、11は長溝、12はスペーサ、13は接着部材、14は上部電極、15は蛍光体層、16は遮光用のBM(ブラックマトリクス)膜、17は金属薄膜からなるメタルバック(陽極電極)である。
参照符号1で示す背面基板と前面基板2は厚さ数mm、例えば1〜10mm程度のガラス板から構成されている。
これら両基板1、2は略矩形状を呈し、かつ前面基板2が背面基板1より小形の構成となっている。
3は枠状を呈する枠体で、この枠体3は例えばフリットガラスの燒結体或いはガラス板等から構成され、単体で若しくは複数部材の組み合わせで略矩形状とされ、前記両基板1、2間に介挿されている。
この枠体3は、前記両基板1、2間の周縁部に介挿され、両端面を両基板1、2と気密接合されている。この枠体3の厚さは数mm〜数十mm、その高さは両基板1、2間の前記間隔に略等しい寸法に設定されている。
4は排気管で、この排気管4は前記背面基板1に固着されている。
5は封着部材で、この封着部材5は例えば低融点フリットガラス、例えばPbO:75〜80wt%、B2 O3 :約10wt%、その他:10〜15wt%等の組成からなり、かつ非晶質タイプのフリットガラスを含むガラス材料からなるもの等が知られており、前記枠体3と両基板1、2間を接合して気密封着している。
FIG. 1 to FIG. 3 are schematic views for explaining the configuration of an embodiment of an image display device according to the present invention. FIG. 1 (a) is a plan view, FIG. 1 (b) is a side view of FIG. 2 is a cross-sectional view taken along line CC in FIG. 1B, FIG. 3A is a partially enlarged plan view of FIG. 2, and FIG. 3B is taken along line DD in FIG. It is sectional drawing of the front substrate of a part corresponding to sectional drawing and its back substrate.
1 to 3, reference numeral 1 is a rear substrate, 2 is a front substrate, 3 is a frame body, 4 is an exhaust pipe, 5 is a sealing member, 6 is a display area, 7 is a through hole, and 8 is a video signal wiring. , 9 is a scanning signal wiring, 10 is an electron source, 11 is a long groove, 12 is a spacer, 13 is an adhesive member, 14 is an upper electrode, 15 is a phosphor layer, 16 is a BM (black matrix) film for light shielding, and 17 A metal back (anode electrode) made of a metal thin film.
The back substrate and the front substrate 2 denoted by reference numeral 1 are made of glass plates having a thickness of several mm, for example, about 1 to 10 mm.
Both the substrates 1 and 2 have a substantially rectangular shape, and the front substrate 2 is smaller than the rear substrate 1.
Reference numeral 3 denotes a frame having a frame shape. The frame body 3 is made of, for example, a sintered body of frit glass or a glass plate, and is formed into a substantially rectangular shape by itself or a combination of a plurality of members. Is inserted.
The frame 3 is inserted in a peripheral portion between the substrates 1 and 2, and both end surfaces are hermetically bonded to the substrates 1 and 2. The thickness of the frame 3 is set to several mm to several tens mm, and the height thereof is set to a dimension substantially equal to the distance between the substrates 1 and 2.
An exhaust pipe 4 is fixed to the back substrate 1.
5 is a sealing member, and this sealing member 5 is composed of, for example, a low melting point frit glass, for example, PbO: 75-80 wt%, B2 O3: about 10 wt%, others: 10-15 wt%, etc. A glass material including a frit glass of a type is known, and the frame 3 and the substrates 1 and 2 are joined and hermetically sealed.

前記枠体3と両基板1、2及び封着部材5で囲まれた空間の表示領域6は前記排気管4を介して排気され、例えば10-5〜10-7Torrの真空度を保持している。又、前記排気管4は前述のように前記背面基板1の外表面に取り付けられ、この背面基板1を貫通して穿設された貫通孔7に連通しており、排気完了後前記排気管4は封止される。 The display area 6 in the space surrounded by the frame 3, the two substrates 1, 2 and the sealing member 5 is evacuated through the exhaust pipe 4, and maintains a vacuum degree of 10 −5 to 10 −7 Torr, for example. ing. The exhaust pipe 4 is attached to the outer surface of the rear substrate 1 as described above, and communicates with a through hole 7 formed through the rear substrate 1 so that the exhaust pipe 4 is exhausted after exhausting is completed. Is sealed.

参照符号8で示す映像信号配線は走査信号配線9の上側で前記背面基板1の内面に一方向(Y方向)に延在し他方向(X方向)に並設されている。この映像信号配線8は後述するような金属材料を用いて被着形成されている。   The video signal wiring indicated by reference numeral 8 extends in one direction (Y direction) on the inner surface of the rear substrate 1 above the scanning signal wiring 9 and is juxtaposed in the other direction (X direction). The video signal wiring 8 is formed by using a metal material as will be described later.

この映像信号配線8は、前記一方向(Y方向)に延在する直線状部80と、この直線状部80から隣接する映像信号配線8側方向に突出した複数個の突出部81とを有し、この突出部81に電子源10を備えている。この突出部81は表示領域6内の前記走査信号配線9相互間にそれぞれ配置されている。   The video signal wiring 8 has a linear portion 80 extending in the one direction (Y direction) and a plurality of protruding portions 81 protruding from the linear portion 80 in the direction of the adjacent video signal wiring 8. The protrusion 81 is provided with the electron source 10. The protrusions 81 are disposed between the scanning signal lines 9 in the display area 6.

又、この映像信号配線8の直線状部80の端部は表示領域6から枠体3と背面基板1との封止領域を気密に貫通し、背面基板1の長辺側端面近傍まで延長している。この映像信号配線8は前記封止領域より外側先端部分を映像信号配線引出端子82としている。   Further, the end of the linear portion 80 of the video signal wiring 8 passes through the sealing region between the frame 3 and the back substrate 1 from the display region 6 in an airtight manner and extends to the vicinity of the end surface on the long side of the back substrate 1. ing. The video signal wiring 8 has a video signal wiring lead-out terminal 82 at a tip portion outside the sealing region.

前述した参照符号9で示す走査信号配線は、前記映像信号配線8の下側で長溝11の内部に配置されている。
この長溝11は映像信号配線8と交差する前記他方向(X方向)に延在し前記一方向(Y方向)に並設して前記背面基板1の上面に穿設されている。
この走査信号配線9は銀ペーストを用いて形成したが、後述するような他の金属材料を用いることも可能である。この走査信号配線9の端部は表示領域6から枠体3と背面基板1との短辺側封止領域を気密に貫通し、背面基板1の短辺側端面近傍まで延長している。この走査信号配線9はその前記封止領域より外側先端部分を走査信号配線引出端子91としている。
The scanning signal wiring indicated by reference numeral 9 described above is disposed inside the long groove 11 below the video signal wiring 8.
The long groove 11 extends in the other direction (X direction) intersecting with the video signal wiring 8, and is provided in parallel in the one direction (Y direction) and is formed in the upper surface of the rear substrate 1.
The scanning signal wiring 9 is formed using silver paste, but other metal materials as described later can also be used. The end of the scanning signal line 9 penetrates the short side sealing region between the frame 3 and the back substrate 1 from the display region 6 in an airtight manner and extends to the vicinity of the short side end surface of the back substrate 1. The scanning signal wiring 9 has a distal end portion outside the sealing region as a scanning signal wiring lead terminal 91.

前述した参照符号10で示す電子源は例えば特許文献1に開示された電子源の一種のMIM型の電子源で、この電子源10は前記走査信号配線9と映像信号配線8の各交差部近傍の前記突出部81に設けられている。又、この電子源10は前記走査信号配線9と上部電極14で接続されている。この接続構造は後述する。更に、前記映像信号配線8及び電子源10と前記走査信号配線9間には層間絶縁膜INSが配置されている。   The electron source indicated by reference numeral 10 described above is, for example, a MIM type electron source of a kind of electron source disclosed in Patent Document 1, and this electron source 10 is in the vicinity of each intersection of the scanning signal wiring 9 and the video signal wiring 8. The protrusion 81 is provided. The electron source 10 is connected to the scanning signal wiring 9 and the upper electrode 14. This connection structure will be described later. Further, an interlayer insulating film INS is disposed between the video signal wiring 8 and the electron source 10 and the scanning signal wiring 9.

ここで、前記映像信号配線8は例えばAl、Al−Nd、又、走査信号配線9は例えばCr/Al/Cr、Cr/Cu/Cr等が用いられる。   Here, the video signal wiring 8 is made of, for example, Al or Al-Nd, and the scanning signal wiring 9 is made of, for example, Cr / Al / Cr, Cr / Cu / Cr, or the like.

次に、参照符号12はスペーサで、このスペーサ12はガラスやセラミックスなどの絶縁材あるいは幾分かの導電性を有する部材で形成した板状体からなり、通常、複数の画素ごとに画素の動作を妨げない位置に設置される。
このスペーサ12は108〜109Ω・cm程度の比抵抗で、全体として抵抗値の偏在の少ない構成となっている。
このスペーサ12は前記枠体3と略平行で走査信号配線9上に1本おきに直立配置され、接着部材13で両基板1、2と接着固定している。
このスペーサ12の基板との接着固定は一端側のみでも良く、更にその配置は通常、複数の画素毎に画素の動作を妨げない位置に設置される。
Next, reference numeral 12 is a spacer, and the spacer 12 is made of a plate-like body formed of an insulating material such as glass or ceramics or a member having some conductivity. It is installed in a position that does not interfere with
The spacer 12 has a specific resistance of about 10 8 to 10 9 Ω · cm, and has a configuration in which the resistance value is unevenly distributed as a whole.
The spacers 12 are substantially parallel to the frame body 3 and are arranged upright every other on the scanning signal wiring 9, and are bonded and fixed to the both substrates 1 and 2 by an adhesive member 13.
The spacer 12 may be bonded and fixed to the substrate only at one end side, and the arrangement is usually set at a position that does not hinder the operation of each pixel.

このスペーサ12の寸法は基板寸法、枠体3の高さ、基板素材、スペーサの配置間隔、スペーサ素材等により設定されるが、一般的には高さは前述した枠体3と略同一寸法、厚さは数十μm〜数mm以下、長さは20mm乃至1000mm程度、更にはそれ以上の長尺も可能であるが、好ましくは80mm乃至300mm程度が実用的な値となる。
このスペーサ12の基板との接着固定は一端側のみでも良く、更にその配置は通常、複数の画素毎に画素の動作を妨げない位置に設置される。
The dimensions of the spacer 12 are set according to the substrate dimensions, the height of the frame 3, the substrate material, the spacer spacing, the spacer material, etc. Generally, the height is substantially the same as the frame 3 described above, The thickness can be several tens of μm to several mm or less, the length can be about 20 mm to 1000 mm, and even longer, but a practical value is preferably about 80 mm to 300 mm.
The spacer 12 may be bonded and fixed to the substrate only at one end side, and the arrangement is usually set at a position that does not hinder the operation of each pixel.

一方、前記スペーサ12の一端側が固定された前面基板2の内面には、赤色、緑色、青色用の蛍光体層15が遮光用のBM(ブラックマトリクス)膜16で区画された窓部に配置され、これらを覆うように金属薄膜からなるメタルバック(陽極電極)17が例えば蒸着方法で設けられて蛍光面を形成している。
このメタルバック17は前面基板2と反対側、つまり背面基板1側への発光を前面基板2側へ向け反射させ、発光の取り出し効率を上げる為の光反射膜であると共に蛍光体粒子の表面の帯電を防ぐ機能も合わせ持っている。
又、このメタルバック17は面電極として示してあるが、走査信号配線9と交差して画素列ごとに分割されたストライプ状電極とすることもできる。
On the other hand, on the inner surface of the front substrate 2 to which one end side of the spacer 12 is fixed, a phosphor layer 15 for red, green, and blue is disposed in a window section partitioned by a BM (black matrix) film 16 for light shielding. A metal back (anode electrode) 17 made of a metal thin film is provided by, for example, a vapor deposition method so as to cover these to form a phosphor screen.
The metal back 17 is a light reflecting film for reflecting the light emitted to the side opposite to the front substrate 2, that is, the back substrate 1 side, toward the front substrate 2 side to increase the light extraction efficiency, and on the surface of the phosphor particles. It also has a function to prevent electrification.
Further, although the metal back 17 is shown as a surface electrode, it may be a stripe electrode that intersects the scanning signal wiring 9 and is divided for each pixel column.

前記蛍光体としては、例えば赤色用としてY23:Eu、Y22S:Euを、又、緑色用としてZnS:Cu,Al、Y2SiO5:Tb、更に、青色用としてZnS:Ag,Cl、ZnS:Ag,Al等を用いることができる。この蛍光体層15は蛍光体粒子の平均粒径は例えば4μm〜9μm、膜厚は例えば10μm〜20μm程度となっている。 Examples of the phosphor include Y 2 O 3 : Eu and Y 2 O 2 S: Eu for red, ZnS: Cu, Al, Y 2 SiO 5 : Tb for green, and ZnS for blue. : Ag, Cl, ZnS: Ag, Al, etc. can be used. The phosphor layer 15 has an average particle diameter of phosphor particles of, for example, 4 μm to 9 μm, and a film thickness of, for example, about 10 μm to 20 μm.

次に、図4乃至図20は本発明の画像表示装置の製造工程を説明する模式図で、各図(a)は平面図、各図(b)は各図(a)のE−E線に沿う断面図、図11及び図17の図(c)は同図(b)の要部拡大図である。この電子源はMIM電子源である。
先ず、図4に示すように背面基板1上に複数の長溝11を穿設する。この長溝11はX方向に延在し、Y方向に並設されている。この長溝11の形成方法としては、例えばサンドブラスト等の物理的加工方法或いはフッ酸等でのエッチングによる化学的処理による方法等が可能である。又、溝の深さは配線の抵抗値等を考慮して設定される。
Next, FIGS. 4 to 20 are schematic views for explaining the manufacturing process of the image display device of the present invention. Each figure (a) is a plan view, and each figure (b) is an EE line in each figure (a). FIG. 11C and FIG. 17C are cross-sectional views taken along the line (b) of FIG. This electron source is a MIM electron source.
First, as shown in FIG. 4, a plurality of long grooves 11 are formed on the back substrate 1. The long groove 11 extends in the X direction and is juxtaposed in the Y direction. As a method for forming the long groove 11, for example, a physical processing method such as sand blasting or a chemical treatment method using etching with hydrofluoric acid or the like can be used. The depth of the groove is set in consideration of the resistance value of the wiring.

次に、図5に示すように前記長溝11内に例えば銀ペーストを印刷又はスキージ等で埋め込み、400℃〜500℃で焼成して走査信号配線9を形成する。この走査信号配線9の上面は背面基板1上面と面一かもしくはやや突出する程度とする。
次に、図6に示すように走査信号配線9上を含む背面基板1上面の略全面に絶縁膜INSをスパッタ等で形成する。
この絶縁膜INSは例えばシリコン酸化物やシリコン窒化膜、シリコンなどを用いることができる。
Next, as shown in FIG. 5, for example, a silver paste is embedded in the long groove 11 by printing or squeegee and fired at 400 ° C. to 500 ° C. to form the scanning signal wiring 9. The upper surface of the scanning signal wiring 9 is set to be flush with the upper surface of the rear substrate 1 or slightly protruded.
Next, as shown in FIG. 6, an insulating film INS is formed on substantially the entire upper surface of the back substrate 1 including the scanning signal wiring 9 by sputtering or the like.
For example, silicon oxide, silicon nitride film, silicon, or the like can be used for the insulating film INS.

次に、図7に示すように絶縁膜INS上の略全面を覆うようにAl−Nd等からなる金属膜20を形成する。この金属膜20の形成は例えばスパッタ方法等による。膜厚は例えば300nm程度となる。
次に、図8に示すように金属膜20上に第1のレジスト膜21を塗布する。このレジスト膜21の塗布パターンは、前述した図2に一例を示す映像信号配線8の直線状部80と突出部81にそれぞれ対応する直線状部210と突出部211を備えた形状とする。
次に、図9に示すようにレジスト膜21の塗布されていない部分の金属膜20を例えばエッチングにより除去し、残部の金属膜20を直線状部200と突出部201を備えた形状に成形する。成形後、レジスト膜21を除去する。
Next, as shown in FIG. 7, a metal film 20 made of Al—Nd or the like is formed so as to cover substantially the entire surface of the insulating film INS. The metal film 20 is formed by, for example, a sputtering method. The film thickness is, for example, about 300 nm.
Next, a first resist film 21 is applied on the metal film 20 as shown in FIG. The coating pattern of the resist film 21 has a shape including a linear portion 210 and a protruding portion 211 corresponding to the linear portion 80 and the protruding portion 81 of the video signal wiring 8 shown in FIG.
Next, as shown in FIG. 9, the metal film 20 in a portion where the resist film 21 is not applied is removed by, for example, etching, and the remaining metal film 20 is formed into a shape including a linear portion 200 and a protruding portion 201. . After molding, the resist film 21 is removed.

次に、図10に示すように金属膜20の突出部201上の一部に第2のレジスト膜22を塗布する。このレジスト膜22の塗布位置、面積は、前述した実施例の電子源10が配置される位置及び面積に略等しいものとなる。
次に、図10に示すようにレジスト膜22を塗布した状態で金属膜20を陽極酸化処理し、図11に示すように金属膜20の表面に酸化膜層20aを形成する。この陽極酸化処理で直線状部200及び突出部201にはそれぞれ酸化膜層200a、201aが形成されるが、前記レジスト膜22を塗布した下部には表面非酸化の薄肉部201bが残存する。
次に、図12に示すようにレジスト膜22を除去する。このレジスト膜22の除去により前記突出部201の一部に表面非酸化の薄肉部201bが露呈される。
次に、図13に示すように第3のレジスト膜23を金属膜20上及びその周囲の絶縁膜INS上まで延長して略矩形状に塗布する。
一方、この塗布範囲の内、絶縁膜INS上で前記電子源と走査信号配線9とを接続するための経路の端子部に対応する位置にレジスト膜23の無い空孔部23aを配置している。この空孔部23aは前記走査信号配線9の上部で突出部201相互間に配置している。空孔部23aは予めレジスト膜23を塗布しないか若しくは塗布後除去するかの何れかの方法で部分的にレジスト膜23の無い絶縁膜INSの露呈した部分を形成している。
Next, as shown in FIG. 10, a second resist film 22 is applied to a part of the protruding portion 201 of the metal film 20. The application position and area of the resist film 22 are substantially equal to the position and area where the electron source 10 of the above-described embodiment is disposed.
Next, the metal film 20 is anodized with the resist film 22 applied as shown in FIG. 10, and an oxide film layer 20a is formed on the surface of the metal film 20 as shown in FIG. Oxidation layers 200a and 201a are formed on the linear portion 200 and the projecting portion 201, respectively, by this anodic oxidation process, but a non-oxidized thin portion 201b remains on the lower portion where the resist film 22 is applied.
Next, the resist film 22 is removed as shown in FIG. The removal of the resist film 22 exposes the non-oxidized thin portion 201b to a part of the protruding portion 201.
Next, as shown in FIG. 13, a third resist film 23 is applied to the metal film 20 and the surrounding insulating film INS so as to be applied in a substantially rectangular shape.
On the other hand, in this coating range, a hole portion 23a having no resist film 23 is disposed on the insulating film INS at a position corresponding to a terminal portion of a path for connecting the electron source and the scanning signal wiring 9. . The hole portion 23 a is disposed between the protruding portions 201 above the scanning signal wiring 9. The void portion 23a forms a portion where the insulating film INS without the resist film 23 is partially exposed by either a method in which the resist film 23 is not applied in advance or is removed after application.

次に、図14に示すように露呈していた絶縁膜INSの全てを除去する。この除去方法は例えばドライエッチングによる。
これにより、レジスト膜23で覆われた部分以外、すなわち走査信号配線9上、走査信号配線9相互間及び空孔部23a内の端子部92等が露呈される。特に空孔部23a内の絶縁膜INSはテーパーエッチングする。
次に、図15に示すようにレジスト膜23を剥離する。これにより陽極酸化処理された直線状部200a及び突出部201a、表面非酸化の薄肉部201bがそれぞれ露呈される。
次に、開口部92を覆うように第4のレジスト膜24を塗布する。これを図16に示す。
次に、レジスト膜24を開口部92に塗布した状態で、突出部201の薄肉部201bを陽極酸化処理して当該薄肉部201b表面に酸化膜を形成する。これを図17に示す。
次に、前記レジスト膜24を開口部92から除去する。これを図18に示す。この図18では陽極酸化処理された直線状部200a及び突出部201a、表面に酸化膜を有する薄肉部201bがそれぞれ露呈されている。
Next, as shown in FIG. 14, all of the exposed insulating film INS is removed. This removal method is, for example, by dry etching.
As a result, the portions other than the portion covered with the resist film 23, that is, the scanning signal wirings 9, between the scanning signal wirings 9, and the terminal portions 92 in the hole portions 23a are exposed. In particular, the insulating film INS in the hole portion 23a is subjected to taper etching.
Next, as shown in FIG. 15, the resist film 23 is peeled off. Thereby, the linear part 200a and the protrusion part 201a which were anodized, and the non-surface oxidized thin part 201b are respectively exposed.
Next, a fourth resist film 24 is applied so as to cover the opening 92. This is shown in FIG.
Next, with the resist film 24 applied to the opening 92, the thin portion 201b of the protruding portion 201 is anodized to form an oxide film on the surface of the thin portion 201b. This is shown in FIG.
Next, the resist film 24 is removed from the opening 92. This is shown in FIG. In FIG. 18, the linear portion 200a and the protruding portion 201a that have been anodized and the thin portion 201b having an oxide film on the surface are exposed.

次に、図19に示すように蒸着用のマスクMSKを背面基板1上にセットする。このマスクMSKは突出部201から開口部92に亘る寸法の角孔MSK1を備え、残部は実質的に閉止され、素子分離も同時に達成可能な構成となっている。
次に、マスクMSKの角孔MSK1を突出部201から開口部92に一致させてセットし蒸着により上部電極14を形成する。この上部電極14の使用材料はIr/Pt/Auとし、前記マスクMSKを介して順次蒸着し、突出部201から開口部92に亘る連続した成膜を行うことで形成する。図20は上部電極14形成後の構成を示している。
この成膜により、映像信号配線8の突出部201と走査信号配線9とが上部電極14を介して接続される。
Next, a deposition mask MSK is set on the back substrate 1 as shown in FIG. This mask MSK is provided with a square hole MSK1 having a dimension extending from the protruding portion 201 to the opening 92, the remaining portion is substantially closed, and element isolation can be achieved at the same time.
Next, the square hole MSK1 of the mask MSK is set so as to coincide with the opening 92 from the protrusion 201, and the upper electrode 14 is formed by vapor deposition. The material used for the upper electrode 14 is Ir / Pt / Au, which is formed by sequentially vapor-depositing through the mask MSK and performing continuous film formation from the protrusion 201 to the opening 92. FIG. 20 shows the configuration after the upper electrode 14 is formed.
By this film formation, the protruding portion 201 of the video signal wiring 8 and the scanning signal wiring 9 are connected via the upper electrode 14.

ここで、前述では第1〜第4レジストは同一組成でも良い事は勿論である。
以上の工程で背面基板1上の走査信号配線9、映像信号配線8、電子源10及び上部電極14をそれぞれ形成する。
Here, as a matter of course, the first to fourth resists may have the same composition.
Through the above steps, the scanning signal wiring 9, the video signal wiring 8, the electron source 10 and the upper electrode 14 on the back substrate 1 are formed.

以上の実施例では、電子源にMIMを用いた構造を例としたが、本発明はこれに限定されるものではなく、前記した各種の電子源を用いた自発光型FPDに対しても同様に適用できるものである。   In the above embodiments, the structure using the MIM as the electron source is taken as an example, but the present invention is not limited to this, and the same applies to the self-luminous FPD using the various electron sources described above. Is applicable.

本発明による画像表示装置の実施例の構成を説明する模式図で、図1(a)は平面図、図1(b)は図1(a)の側面図である。FIG. 1A is a schematic view for explaining the configuration of an embodiment of an image display device according to the present invention, FIG. 1A is a plan view, and FIG. 1B is a side view of FIG. 図1(b)のC−C線に沿う模式断面図である。It is a schematic cross section which follows the CC line of FIG.1 (b). 図3(a)は図2の一部拡大模式平面図、図3(b)は図3(a)のD−D線に沿う模式断面図とその背面基板と対応する部分の前面基板の模式断面図である。3 (a) is a partially enlarged schematic plan view of FIG. 2, FIG. 3 (b) is a schematic cross-sectional view taken along line DD of FIG. 3 (a), and a schematic diagram of the front substrate corresponding to the rear substrate. It is sectional drawing. 本発明による画像表示装置の製造工程を説明する図で、図4(a)は平面図、図4(b)は図4(a)のE−E線に沿う模式断面図である。FIG. 4A is a plan view of the manufacturing process of the image display device according to the present invention, and FIG. 4B is a schematic cross-sectional view taken along line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図5(a)は平面図、図5(b)は図5(a)のE−E線に沿う模式断面図である。5A and 5B are diagrams for explaining a manufacturing process of the image display device according to the present invention, in which FIG. 5A is a plan view, and FIG. 5B is a schematic cross-sectional view taken along line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図6(a)は平面図、図6(b)は図6(a)のE−E線に沿う模式断面図である。6A and 6B are diagrams illustrating a manufacturing process of the image display device according to the present invention, in which FIG. 6A is a plan view, and FIG. 6B is a schematic cross-sectional view taken along line EE in FIG. 本発明による画像表示装置の製造工程を説明する図で、図7(a)は平面図、図7(b)は図7(a)のE−E線に沿う模式断面図である。7A and 7B are diagrams for explaining a manufacturing process of the image display device according to the present invention, in which FIG. 7A is a plan view, and FIG. 7B is a schematic cross-sectional view taken along the line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図8(a)は平面図、図8(b)は図8(a)のE−E線に沿う模式断面図である。FIG. 8A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 8B is a schematic cross-sectional view taken along line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図9(a)は平面図、図9(b)は図9(a)のE−E線に沿う模式断面図である。FIG. 9A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 9B is a schematic cross-sectional view taken along the line EE of FIG. 9A. 本発明による画像表示装置の製造工程を説明する図で、図10(a)は平面図、図10(b)は図10(a)のE−E線に沿う模式断面図である。FIG. 10A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 10B is a schematic cross-sectional view taken along the line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図11(a)は平面図、図11(b)は図11(a)のE−E線に沿う模式断面図、図11(c)は図11(b)の要部拡大図である。11A and 11B are diagrams illustrating a manufacturing process of the image display device according to the present invention, in which FIG. 11A is a plan view, FIG. 11B is a schematic cross-sectional view taken along line EE of FIG. ) Is an enlarged view of the main part of FIG. 本発明による画像表示装置の製造工程を説明する図で、図12(a)は平面図、図12(b)は図12(a)のE−E線に沿う模式断面図である。FIG. 12A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 12B is a schematic cross-sectional view taken along line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図13(a)は平面図、図13(b)は図13(a)のE−E線に沿う模式断面図である。FIG. 13A is a plan view and FIG. 13B is a schematic cross-sectional view taken along the line EE of FIG. 13A. 本発明による画像表示装置の製造工程を説明する図で、図14(a)は平面図、図14(b)は図14(a)のE−E線に沿う模式断面図である。FIG. 14A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 14B is a schematic cross-sectional view taken along line EE of FIG. 14A. 本発明による画像表示装置の製造工程を説明する図で、図15(a)は平面図、図15(b)は図15(a)のE−E線に沿う模式断面図である。FIG. 15A is a plan view of the image display device according to the present invention, and FIG. 15B is a schematic cross-sectional view taken along the line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図16(a)は平面図、図16(b)は図16(a)のE−E線に沿う模式断面図である。FIG. 16A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 16B is a schematic cross-sectional view taken along line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図17(a)は平面図、図17(b)は図17(a)のE−E線に沿う模式断面図、図(c)は同図(b)の要部拡大図であるである。FIGS. 17A and 17B are diagrams illustrating a manufacturing process of an image display device according to the present invention, FIG. 17A is a plan view, FIG. 17B is a schematic cross-sectional view taken along line E-E in FIG. These are the principal part enlarged views of the same figure (b). 本発明による画像表示装置の製造工程を説明する図で、図18(a)は平面図、図18(b)は図18(a)のE−E線に沿う模式断面図である。FIG. 18A is a plan view illustrating the manufacturing process of the image display device according to the present invention, and FIG. 18B is a schematic cross-sectional view taken along the line EE of FIG. 本発明による画像表示装置の製造工程を説明する図で、図19(a)は平面図、図19(b)は図19(a)のE−E線に沿う模式断面図である。FIG. 19A is a plan view and FIG. 19B is a schematic cross-sectional view taken along the line EE of FIG. 19A. 本発明による画像表示装置の製造工程を説明する図で、図20(a)は平面図、図20(b)は図20(a)のE−E線に沿う模式断面図である。FIG. 20A is a plan view and FIG. 20B is a schematic cross-sectional view taken along line EE of FIG. 20A. 従来の電子源の一例を示し、図21(a)は平面図、図21(b)は図21(a)のA−A線に沿う断面図、図21(c)は図21(a)のB−B線に沿う断面図であるFIG. 21A shows an example of a conventional electron source, FIG. 21A is a plan view, FIG. 21B is a cross-sectional view taken along line AA in FIG. 21A, and FIG. 21C is FIG. It is sectional drawing which follows the BB line of 従来の素子分離を説明する模式断面図である。It is a schematic cross section explaining the conventional element isolation.

符号の説明Explanation of symbols

1・・・背面基板、2・・・前面基板、3・・・枠体、4・・・排気管、5・・・封着部材、6・・・表示領域、7・・・貫通孔、8・・・映像信号配線、80・・・映像信号配線直線状部、81・・・映像信号配線突出部、82・・・映像信号配線引出端子、9・・・走査信号配線、91・・・走査信号配線引出端子、92・・・走査信号配線開口部、10・・・電子源、11・・・長溝、12・・・スペーサ、13・・・接着部材、14・・・上部電極、15・・・蛍光体層、16・・・BM膜、17・・・メタルバック(陽極電極)、20・・・金属膜、200・・・金属膜直線状部、201・・・金属膜突出部、21〜24・・・レジスト膜、INS・・・絶縁膜(層間絶縁膜)。

DESCRIPTION OF SYMBOLS 1 ... Back substrate, 2 ... Front substrate, 3 ... Frame body, 4 ... Exhaust pipe, 5 ... Sealing member, 6 ... Display area, 7 ... Through-hole, 8 ... Video signal wiring, 80 ... Video signal wiring linear part, 81 ... Video signal wiring protrusion, 82 ... Video signal wiring lead-out terminal, 9 ... Scanning signal wiring, 91 ... Scanning signal wiring lead terminal, 92 ... Scanning signal wiring opening, 10 ... Electron source, 11 ... Long groove, 12 ... Spacer, 13 ... Adhesive member, 14 ... Upper electrode, DESCRIPTION OF SYMBOLS 15 ... Phosphor layer, 16 ... BM film | membrane, 17 ... Metal back (anode electrode), 20 ... Metal film, 200 ... Metal film linear part, 201 ... Metal film protrusion , 21-24 ... resist film, INS ... insulating film (interlayer insulating film).

Claims (6)

一方向に延在し該一方向と直交する他方向に並設された溝内にそれぞれ配置された第1の信号配線と、前記他方向に延在し前記第1の信号配線に交差する如く前記一方向に並設された第2の信号配線と、この第2の信号配線と前記第1の信号配線間に配置された層間絶縁膜と、前記第1の信号配線と前記第2の信号配線の各交差部近傍に設けられた電子源と、この電子源の上部に配置された上部電極とを備えた背面基板と、
前記電子源に対応して設けられた蛍光体層と、前記電子源から放出される電子を前記蛍光体層に指向する如く加速電圧を印加するための陽極とを備えた前面基板と、
前記前面基板と前記背面基板間に配置され前記両基板を所定の間隔に保持する枠体と、
前記枠体と前記前面基板及び前記背面基板間に配置された封着部材とを備えた画像表示装置であって、
前記第2の信号配線は隣接する第2の信号配線方向に突出した複数の突出部を備え、この突出部に前記電子源を配置したことを特徴とする画像表示装置。
A first signal line disposed in a groove extending in one direction and arranged in the other direction orthogonal to the one direction, and extending in the other direction and intersecting the first signal line A second signal line arranged in parallel in the one direction; an interlayer insulating film disposed between the second signal line and the first signal line; the first signal line and the second signal; A back substrate comprising an electron source provided in the vicinity of each intersection of the wiring, and an upper electrode disposed above the electron source;
A front substrate comprising a phosphor layer provided corresponding to the electron source, and an anode for applying an accelerating voltage so as to direct electrons emitted from the electron source to the phosphor layer;
A frame disposed between the front substrate and the rear substrate and holding the two substrates at a predetermined interval;
An image display device comprising the frame and a sealing member disposed between the front substrate and the rear substrate,
2. The image display device according to claim 1, wherein the second signal wiring includes a plurality of protrusions protruding in a direction of the adjacent second signal wiring, and the electron source is disposed in the protrusions.
前記突出部を前記第1の信号配線相互間に設けたことを特徴とする請求項1に記載の画像表示装置。   The image display device according to claim 1, wherein the protruding portion is provided between the first signal wirings. 前記第1の信号配線は走査信号配線であり、第2の信号配線は映像信号配線であることを特徴とする請求項1又は2に記載の画像表示装置。   The image display device according to claim 1, wherein the first signal wiring is a scanning signal wiring, and the second signal wiring is a video signal wiring. 一方向に延在し該一方向と直交する他方向に並設された溝内にそれぞれ配置された第1の信号配線と、前記他方向に延在し前記第1の信号配線に交差する如く前記一方向に並設された第2の信号配線と、この第2の信号配線と前記第1の信号配線間に配置された層間絶縁膜と、前記第1の信号配線と前記第2の信号配線の各交差部近傍に設けられた電子源と、この電子源の上部に配置された上部電極とを備えた背面基板と、
前記電子源に対応して設けられた蛍光体層と、前記電子源から放出される電子を前記蛍光体層に指向する如く加速電圧を印加するための陽極とを備えた前面基板と、
前記前面基板と前記背面基板間に配置され前記両基板を所定の間隔に保持する枠体と、
前記枠体と前記前面基板及び前記背面基板間に配置された封着部材とを備えた画像表示装置の製造方法であって、
前記第2の信号配線は隣接する第2の信号配線方向に突出した複数の突出部に前記電子源となる薄肉部を備えており、この薄肉部を陽極酸化処理した後、この薄肉部から前記第1の信号配線上に亘って前記上部電極を連続して形成することを特徴とする画像表示装置の製造方法。
A first signal line disposed in a groove extending in one direction and arranged in the other direction orthogonal to the one direction, and extending in the other direction and intersecting the first signal line A second signal line arranged in parallel in the one direction; an interlayer insulating film disposed between the second signal line and the first signal line; the first signal line and the second signal; A back substrate comprising an electron source provided in the vicinity of each intersection of the wiring, and an upper electrode disposed above the electron source;
A front substrate comprising a phosphor layer provided corresponding to the electron source, and an anode for applying an accelerating voltage so as to direct electrons emitted from the electron source to the phosphor layer;
A frame disposed between the front substrate and the rear substrate and holding the two substrates at a predetermined interval;
A manufacturing method of an image display device comprising the frame and a sealing member disposed between the front substrate and the rear substrate,
The second signal wiring includes a thin portion serving as the electron source at a plurality of protruding portions protruding in the direction of the adjacent second signal wiring, and after the thin portion is anodized, A method of manufacturing an image display device, wherein the upper electrode is continuously formed over a first signal wiring.
前記上部電極の形成を、前記薄肉部から前記第1の信号配線上に亘って連続した開口を有するマスクを介して蒸着により行うことを特徴とする請求項4に記載の画像表示装置の製造方法。   The method of manufacturing an image display device according to claim 4, wherein the upper electrode is formed by vapor deposition through a mask having an opening continuous from the thin portion to the first signal wiring. . 前記第1の信号配線は走査信号配線であり、第2の信号配線は映像信号配線であることを特徴とする請求項4又は5に記載の画像表示装置の製造方法。

6. The method for manufacturing an image display device according to claim 4, wherein the first signal wiring is a scanning signal wiring, and the second signal wiring is a video signal wiring.

JP2006112002A 2006-04-14 2006-04-14 Image display device and its manufacturing method Pending JP2007287426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006112002A JP2007287426A (en) 2006-04-14 2006-04-14 Image display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006112002A JP2007287426A (en) 2006-04-14 2006-04-14 Image display device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007287426A true JP2007287426A (en) 2007-11-01

Family

ID=38759012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006112002A Pending JP2007287426A (en) 2006-04-14 2006-04-14 Image display device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007287426A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199976A (en) * 2008-02-25 2009-09-03 Panasonic Corp Matrix type cold cathode electron source device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199976A (en) * 2008-02-25 2009-09-03 Panasonic Corp Matrix type cold cathode electron source device

Similar Documents

Publication Publication Date Title
JP2006252979A (en) Image display device
JPH08264109A (en) Particle emitter, and field emission type device, and their manufacture
JP4134361B2 (en) Thin film electron source and display device using the same
US20070159057A1 (en) Image Display Device
JP3186578B2 (en) Field emission device and method of manufacturing the same
US20070069630A1 (en) Image display device
US20070114926A1 (en) Image display device
JP2007287426A (en) Image display device and its manufacturing method
US20070159075A1 (en) Image display device
JP3442295B2 (en) Flat panel
US20060043876A1 (en) Self-luminous planar display device and manufacturing method thereof
JP2007311272A (en) Image display, and its manufacturing method
JP4507557B2 (en) Method for manufacturing electron-emitting device and method for manufacturing display device
JP2007184165A (en) Planar image display device and manufacturing method of the same
JP2009076206A (en) Image display device and manufacturing method thereof
US20060214558A1 (en) Image display device
JP2008276975A (en) Image display device and its manufacturing method
JP2006202531A (en) Image display device
JP2007335304A (en) Image display device
JP2008071493A (en) Image display apparatus and its manufacturing method
US20070200484A1 (en) Display device
JP2006202585A (en) Image display device
KR100511257B1 (en) Field emission device and manufacturing method thereof
JP2009043438A (en) Image display device and method of manufacturing the same
JP2008052917A (en) Image display device