JP2007281205A - Plasma processor - Google Patents
Plasma processor Download PDFInfo
- Publication number
- JP2007281205A JP2007281205A JP2006105816A JP2006105816A JP2007281205A JP 2007281205 A JP2007281205 A JP 2007281205A JP 2006105816 A JP2006105816 A JP 2006105816A JP 2006105816 A JP2006105816 A JP 2006105816A JP 2007281205 A JP2007281205 A JP 2007281205A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- phase
- electrostatic chuck
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Plasma & Fusion (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は半導体の製造技術に属する。特にプラズマを用いて半導体ウエハをプラズマ処理する際に好適なプラズマ処理装置に関するものである。 The present invention belongs to semiconductor manufacturing technology. In particular, the present invention relates to a plasma processing apparatus suitable for plasma processing of a semiconductor wafer using plasma.
近年の半導体素子の高集積化にともない回路パターンは微細化の一途をたどっており、要求される加工寸法精度はますます厳しくなってきている。また、半導体素子の製造コスト低減の目的でウエハの口径が300mmと大口径化してきているが、歩留りを高めることを目的に、ウエハの中心から外周付近まで広い範囲でプラズマを均一にして高品質で均一な加工ができることが要求されている。製品処理にあたっては、微細な回路パターンを異方性の加工で形成する為に、高周波バイアスが印加されるのが一般的である。この時、ウエハに発生する高周波電圧及び自己バイアス電圧がどのような値になるかは、加工上の重要なパラメータであり、これを正確にモニタすることが重要になる。 As semiconductor devices have been highly integrated in recent years, circuit patterns have been increasingly miniaturized, and the required processing dimension accuracy has become increasingly severe. In addition, the wafer diameter has been increased to 300 mm for the purpose of reducing the manufacturing cost of semiconductor devices, but for the purpose of increasing the yield, the plasma is made uniform in a wide range from the center of the wafer to the vicinity of the outer periphery and high quality is achieved. Therefore, it is required that uniform processing can be performed. In product processing, a high frequency bias is generally applied to form a fine circuit pattern by anisotropic processing. At this time, the values of the high-frequency voltage and self-bias voltage generated on the wafer are important parameters in processing, and it is important to accurately monitor them.
このような目的を達成するため、従来より、ウエハと高周波電源の整合器の間で高周波電圧を検出することが行われている(例えば、特許文献1,2)。
In order to achieve such an object, conventionally, a high frequency voltage is detected between a wafer and a matching unit of a high frequency power source (for example,
これとは別に、高周波伝送路が、高周波の電圧・電流及び位相差に影響を与えることについて、高周波整合器の出力部とウエハでは高周波波形が異なること、したがって、ウエハの電位の情報を得るために、ウエハ電位を直接測定するウエハ電位プローブの手法が有効であることが知られている(例えば、特許文献3参照)。 Apart from this, the fact that the high-frequency transmission line affects the high-frequency voltage / current and phase difference is different in the high-frequency waveform at the output part of the high-frequency matching unit and the wafer, and therefore to obtain information on the potential of the wafer. In addition, it is known that a wafer potential probe method for directly measuring the wafer potential is effective (see, for example, Patent Document 3).
また、従来では、上部の金属材料の平板電極と下部ウエハ(電極として動作する)よりなる平行平板型のプラズマ発生装置において、上部電極と下部電極(ウエハ)のそれぞれに同一周波数の高周波バイアスを印加する。それらのバイアス間の高周波電圧位相を制御するために、上部電極と下部電極の電圧と位相をモニタする手法が知られている(例えば、特許文献4参照)。 Conventionally, in a parallel plate type plasma generating apparatus composed of an upper metal plate electrode and a lower wafer (operating as an electrode), a high frequency bias of the same frequency is applied to each of the upper electrode and the lower electrode (wafer). To do. In order to control the high-frequency voltage phase between the biases, a method of monitoring the voltage and phase of the upper electrode and the lower electrode is known (see, for example, Patent Document 4).
プラズマ処理装置において、問題となる現象は、高周波の給電系のインダクタンスと浮遊容量、あるいはウエハなどプラズマと容量結合する電極前面にできるイオンシースの静電容量により発生する共振である。浮遊容量と給電系のインダクタンスによる共振と、イオンシースの静電容量と給電系のインダクタンスによる共振は、それぞれ独立している。つまり、二つの共振現象が同時に生じている。これにより、測定点から得られた電圧などの情報が、実際にウエハや電極に発生している電圧などの状態とかけ離れた値を示すと言う問題が発生する。従来技術の問題点は、本質的にこれらの共振現象が考慮されていないことである。 In the plasma processing apparatus, a problematic phenomenon is resonance generated by the inductance and stray capacitance of a high-frequency power feeding system or the capacitance of an ion sheath formed on the front surface of an electrode capacitively coupled to plasma such as a wafer. The resonance due to the stray capacitance and the inductance of the power feeding system is independent from the resonance due to the electrostatic capacitance of the ion sheath and the inductance of the power feeding system. That is, two resonance phenomena occur simultaneously. This causes a problem that information such as the voltage obtained from the measurement point shows a value far from the state of voltage or the like actually generated on the wafer or electrode. The problem with the prior art is that essentially these resonance phenomena are not taken into account.
特許文献1の技術には、明らかに、電圧など測定点から得られる情報が、ウエハの情報と同じ、あるいは、同質であると言う前提条件がある。この前提条件が崩れた場合、本技術は精度が著しく低下する。
The technique of
前記前提条件が、一般的なプラズマ処理装置において崩れていることに着目したものが、特許文献2である。この発明では、電圧などの測定点とウエハの間の等価回路を精密に指定することにより、測定点の情報からウエハの電圧・電流・位相のほか、ウエハから見た負荷のインピーダンスなどの情報を得ることができる。しかし、本技術をもってしても、問題の共振現象の影響は回避できない。なぜなら、共振を起こすインダクタンス成分と浮遊容量は、本技術の中の等価回路に組み込まれているが、対となるイオンシースの静電容量が等価回路に組み込まれていないからである。プラズマによるこの共振現象は、本技術からすれば予測不可能な現象である。
さらに言えば、イオンシースの静電容量を等価回路に組み込んで正確に評価することは非常に難しく、事実上不可能である。なぜなら、この静電容量は、ガス圧力・成分やプラズマ発生用の高周波電力などの多くのパラメータに依存して決まるプラズマの特性(電子密度,電子温度,ガス密度等とこれらのウエハ上の分布)とウエハに印加するバイアス用高周波電力によって決まる為、その値を正確に算出することができないからである。もちろん静電容量を算出する理論はあるが、理論に代入するべき数値の正確な値を知ることはできない。つまり、精度保証ができない。 Furthermore, it is very difficult and practically impossible to accurately evaluate the capacitance of the ion sheath by incorporating it in the equivalent circuit. This capacitance is determined by many parameters such as gas pressure / component and high frequency power for plasma generation (electron density, electron temperature, gas density, etc. and their distribution on the wafer) This is because the value cannot be accurately calculated because it is determined by the high frequency bias power applied to the wafer. Of course, there is a theory to calculate the capacitance, but it is not possible to know the exact value to be substituted into the theory. In other words, accuracy cannot be guaranteed.
また、イオンシースの静電容量は、ウエハから見た負荷インピーダンスの値を決める大きな要素である。ウエハに発生する高周波電圧は、マッチング回路からウエハまでの回路とこの負荷インピーダンスの組み合わせによって決まる。ところが、イオンシースの静電容量は、ウエハに発生した高周波電圧によって決まると言う性質を持っている。つまり、この静電容量とウエハ電圧は相互依存性があると言う、非線形な関係にある。従って、この静電容量とウエハ電圧の決定は、通常の等価回路シミュレーションでは解くことができず、数値計算法による収束計算を実施しないと決定できない。本計算は、計算開始の為の基礎データの数値をそろえることと、計算時間の両方の観点から、リアルタイムで行うことは非常に困難である。 Further, the capacitance of the ion sheath is a large factor that determines the value of the load impedance as viewed from the wafer. The high-frequency voltage generated on the wafer is determined by the combination of the circuit from the matching circuit to the wafer and this load impedance. However, the capacitance of the ion sheath has the property that it is determined by the high-frequency voltage generated on the wafer. That is, the capacitance and the wafer voltage are in a non-linear relationship that they are interdependent. Therefore, the determination of the capacitance and the wafer voltage cannot be solved by a normal equivalent circuit simulation, and cannot be determined unless the convergence calculation by the numerical calculation method is performed. It is very difficult to perform this calculation in real time from the viewpoints of preparing the numerical values of the basic data for starting the calculation and the calculation time.
以上より得られる結論は、等価回路を用いると言う技術を使って、問題となる共振現象を解決できないことである。等価回路を用いても計算できないか、あるいは精度保証ができないと言う結果に到る。 The conclusion obtained from the above is that the resonance phenomenon which is a problem cannot be solved using the technique of using an equivalent circuit. Even if an equivalent circuit is used, the calculation cannot be performed or the accuracy cannot be guaranteed.
以上の特許文献1あるいは2の技術に対し、特許文献3の技術はウエハの電位を直接測定する技術であり、原理的には問題の共振現象を回避できる。しかし、本技術は信頼性の問題があり、実用化は困難である。本技術は、WC(タングステンカーバイド)の硬い針によって、ウエハの裏面にある酸化膜や窒化膜を突き破り、ウエハ電圧の直接測定を実現する。問題は、50万枚から100万枚のウエハを次々と処理する半導体製造装置で、ウエハの裏面の膜を確実に破って安定した測定を実現することが保証できないことである。そのような構造を設計することは、大変困難なことである。
In contrast to the technique of
位相に関しても、共振点の前後で位相が大きく変化し、極端な場合位相が逆転することは良く知られている。この意味でも、特許文献4のように位相制御する技術においても、問題の共振は制御性能に重大な支障を与える。問題の共振は、高周波の伝送路のインダクタンスとイオンシースの静電容量が共振を起こすという現象であり、ウエハに対する高周波バイアス印加だけでなく、特許文献4のように、ウエハに対向する電極の高周波バイアス印加においても発生する現象である。特許文献4においても、位相の測定点に関して、問題の共振は考慮されておらず、特許文献1−3と同じように、問題の共振現象は重大な支障を与えることがわかる。
Regarding the phase, it is well known that the phase greatly changes before and after the resonance point, and the phase is reversed in an extreme case. In this sense as well, even in the technique of phase control as in
以下に、発明者らが見出した共振現象について詳しく説明する。ここでは例として、ウエハを搭載する電極を取り上げる。ただし、これらの二つの共振の問題は、プラズマと容量結合するいかなる電極に関してもまったく同じように発生する。最初に、電極の構造を等価回路化し、電圧測定(ここではピーク・ツー・ピーク電圧:Vpp)を例として、プラズマが無くても共振現象が見られることを説明する。これが一つ目の共振、浮遊容量と高周波伝送系のインダクタンスによる共振である。次に、プラズマがある場合の共振現象について説明する。これが、二つ目の共振、つまり、イオンシースの静電容量と高周波伝送系のインダクタンスによる共振である。位相測定に関してもまったく同じ結論が得られる。 Hereinafter, the resonance phenomenon found by the inventors will be described in detail. Here, as an example, an electrode on which a wafer is mounted is taken up. However, these two resonance problems occur in exactly the same way for any electrode that is capacitively coupled to the plasma. First, the structure of the electrode is converted into an equivalent circuit, and voltage measurement (here, peak-to-peak voltage: Vpp) is taken as an example to explain that a resonance phenomenon can be seen without plasma. This is the first resonance, the resonance due to stray capacitance and the inductance of the high-frequency transmission system. Next, the resonance phenomenon when there is plasma will be described. This is the second resonance, that is, the resonance caused by the capacitance of the ion sheath and the inductance of the high-frequency transmission system. Exactly the same conclusions can be made regarding phase measurement.
一つ目の共振、浮遊容量と高周波伝送系のインダクタンスによる共振について示す。図1に、ウエハバイアスRF電源から電極までに構成される部品のブロック図を模式的に示す。ウエハバイアスRF電源の出力から、整合回路,Vpp検出器,電力供給ケーブル,電極の順に構成される。RF電源から電力供給ケーブルまでは大気中にあり、ウエハを搭載する電極は真空中にある。図1のブロック図を等価回路に置き直すと図2のような回路になる。電力供給ケーブルは一般的な同軸線であり、中心導体のインダクタンス(L1+L2)と浮遊容量(C1)がある。電極は、高周波伝送部(等価回路としては同軸構造と同じ)とウエハを静電吸着する溶射膜(C3+R1)に分かれる。ウエハには、電圧計測用の高電圧プローブ(8pF,10MΩ)が接続されるが、インピーダンスが非常に高くて無視できる為、等価回路には書き込んでいない。図2の等価回路は、一般的なものであり、実際の電極はフォーカスリング等数多くの工夫が凝らされているうえに、Cs1,
Cs2で示す浮遊容量があるため、図2のものより複雑になる。
The first resonance, the resonance due to the stray capacitance and the inductance of the high-frequency transmission system is shown. FIG. 1 schematically shows a block diagram of components configured from a wafer bias RF power source to electrodes. From the output of the wafer bias RF power source, a matching circuit, a Vpp detector, a power supply cable, and an electrode are configured in this order. The RF power supply to the power supply cable are in the atmosphere, and the electrode on which the wafer is mounted is in a vacuum. When the block diagram of FIG. 1 is replaced with an equivalent circuit, a circuit as shown in FIG. 2 is obtained. The power supply cable is a common coaxial line, and has an inductance (L1 + L2) of the central conductor and a stray capacitance (C1). The electrode is divided into a high-frequency transmission part (equivalent circuit is the same as the coaxial structure) and a sprayed film (C3 + R1) that electrostatically attracts the wafer. A high voltage probe (8 pF, 10 MΩ) for voltage measurement is connected to the wafer, but since the impedance is very high and can be ignored, it is not written in the equivalent circuit. The equivalent circuit of FIG. 2 is a general one, and the actual electrode has been devised in many ways such as a focus ring, and Cs1,
Because of the stray capacitance indicated by Cs2, it is more complicated than that of FIG.
実際の電極を用いて、図1の構成で周波数特性を測定した結果を図3に示す。横軸はバイアスとして印加した周波数であり、縦軸は図2のV1とV2の位置の電圧比である。4MHz以上で共振点がいくつか現れていることがわかる。そこで、電極のインダクタンスと静電容量を測定し、等価回路を作ってシミュレーションを行った。この結果を図4に示すが、測定した共振現象を再現できることがわかった。これは、一般的に知られている共振周波数 FIG. 3 shows the result of measuring frequency characteristics with the configuration of FIG. 1 using actual electrodes. The horizontal axis represents the frequency applied as a bias, and the vertical axis represents the voltage ratio at positions V1 and V2 in FIG. It can be seen that several resonance points appear above 4 MHz. Therefore, the inductance and capacitance of the electrodes were measured, and an equivalent circuit was created and simulated. This result is shown in FIG. 4, and it was found that the measured resonance phenomenon can be reproduced. This is the generally known resonance frequency
Ltは、約1.7μH 、伝送線路と電極のトータルの浮遊容量Ctは、約908pFであった。これを、前記式1に代入すると4.1MHz となり、前記測定結果をよく説明する。しかし、共振現象そのものは、シミュレーションによって再現できるものの、電圧比は再現できていない。これは、実際の構造物の電気特性を、測定精度を保証できるだけの正確な等価回路に置き換えることがほとんど不可能なためである。
以上述べたように、4MHzで共振が発生したとすると、共振の帯域幅(Q値)にもよるが、共振周波数より低い周波数(この場合2MHz以上)の周波数を用いた時の電圧測定の信頼性が低下する。前述のインダクタンスLtと浮遊容量Ctが1.7μH と908pFであり、それほど極端に大きな値ではないことは重要である。電極に数mの高周波伝送路を接続すると、簡単に発生するインダクタンスと浮遊容量である。発明者らの経験では、設計手法や装置構成にも依るが、1MHz以上の周波数のバイアスを用いる時には、この共振現象を考慮する必要がある。 As described above, if resonance occurs at 4 MHz, the reliability of voltage measurement when using a frequency lower than the resonance frequency (in this case, 2 MHz or more) depends on the resonance bandwidth (Q value). Sexuality decreases. It is important that the above-described inductance Lt and stray capacitance Ct are 1.7 μH and 908 pF, which are not so large values. When a high-frequency transmission line of several meters is connected to the electrode, the inductance and stray capacitance that are easily generated. According to the inventors' experience, this resonance phenomenon needs to be taken into account when using a bias having a frequency of 1 MHz or higher, although it depends on the design method and the device configuration.
次に、二つ目の共振、つまり、イオンシースの静電容量と高周波伝送系のインダクタンスによる共振について示す。プラズマがある場合、ウエハはプラズマと容量結合する。従って、プラズマにより新たな静電容量を考慮する必要が生じる。さらに、プラズマがあるときは、図3や図4の場合よりも、さらに共振周波数が低下する場合があることが考えられる。この新たな静電容量は、ウエハ前面に形成されるイオンシースの静電容量が支配的になる。このイオンシースの厚さdshは、理論的に次式で与えられる。 Next, the second resonance, that is, the resonance due to the capacitance of the ion sheath and the inductance of the high frequency transmission system will be described. If there is a plasma, the wafer is capacitively coupled to the plasma. Therefore, it is necessary to consider a new capacitance due to the plasma. Furthermore, when there is plasma, it is conceivable that the resonance frequency may be further lowered than in the case of FIGS. This new capacitance is dominated by the capacitance of the ion sheath formed on the front surface of the wafer. The thickness d sh of the ion sheath is theoretically given by the following equation.
Vsh:シースの平均電圧は次式で定義できる。
V sh : The average voltage of the sheath can be defined by the following equation.
最終的なイオンシースの静電容量は、イオンシースの厚さdshを用いて The capacitance of the final ion sheath is calculated using the ion sheath thickness d sh
式4では、ウエハ面積が一定であることから、イオンシースの静電容量はイオンシース厚さに反比例することがわかる。つまり、イオンシース厚さが薄くなる条件が、共振周波数が低くなる条件に等しい。デバイ長はプラズマの電界遮蔽能力の基本長さであるが、プラズマの密度に反比例して短くなる。プラズマの中では電子温度は大きくても数十パーセントしか変化しないのでこれを無視すると、式2より、イオンシース厚さが薄くなる条件とは、プラズマ密度が高い時と、バイアス電圧が低い時であることがわかる。このことから得られる結論は、問題としている共振周波数は一定ではなく、例え同一装置においても、ましてや装置が異なれば、プラズマの生成条件やウエハの加工条件によって変化すると言うことである。
In
通常、半導体製品の加工に使われるプラズマは、電子温度が3eV程度、プラズマ密度が1010〜1012cm-3である。また、バイアスの電圧は、100〜4000Vppである。これより得られるイオンシースの静電容量は、200〜8000pF程度となる。これを用いて共振をシミュレーションした。模式的な等価回路を図5に示す。これは、図2の等価回路にプラズマの負荷を加えたものである。ここで、典型的なプラズマの回路としてC5=2000pF,R3=160Ωを(300mmウエハに対応した値)与えたところ、図6の結果を得た。これより、共振周波数が3MHzまで低下することがわかった。図6を見ると判るように、C5と直列にC3、つまり電極溶射膜の静電容量がある。伝送線路のインダクタンス(L1〜L4)と共振を起こすのは、C3とC5の合成静電容量である。ここで、C3=7500pF(300mmウエハ対応)とすると、合成容量は1579
pFとなる。この値と伝送線路のインダクタンスLtである1.7μH を式1に代入すると、3.1MHz という値が得られ、シミュレーション結果を良く説明する。このことは、プラズマがある時の共振周波数は、イオンシースの静電容量と電極溶射膜の静電容量の合成静電容量、及び伝送線路のインダクタンスで決まっていることを示している。電極溶射膜の静電容量は、装置固有の値をとることから、共振現象そのものは、伝送線路のインダクタンスとイオンシースの静電容量によって発生すると結論できる。
Usually, plasma used for processing semiconductor products has an electron temperature of about 3 eV and a plasma density of 10 10 to 10 12 cm −3 . The bias voltage is 100 to 4000 Vpp. The electrostatic capacity of the ion sheath obtained from this is about 200 to 8000 pF. This was used to simulate resonance. A schematic equivalent circuit is shown in FIG. This is obtained by adding a plasma load to the equivalent circuit of FIG. Here, when C5 = 2000 pF and R3 = 160Ω (value corresponding to a 300 mm wafer) were given as a typical plasma circuit, the result of FIG. 6 was obtained. From this, it was found that the resonance frequency decreased to 3 MHz. As can be seen from FIG. 6, there is C3 in series with C5, that is, the capacitance of the electrode sprayed film. It is the combined capacitance of C3 and C5 that causes resonance with the inductance (L1 to L4) of the transmission line. Here, if C3 = 7500 pF (corresponding to 300 mm wafer), the combined capacity is 1579.
pF. Substituting this value and 1.7 μH, which is the inductance Lt of the transmission line, into
このことを実際に装置を使用して検証した。図7に、電極上でのVppが20V一定となるようにウエハバイアス電源を出力したときの周波数特性を示す。理論から予測されるように、共振周波数が極めて低くなっており、この場合2MHz以下となった。伝送線路のインダクタンスLtを1.7μH で計算すると、合成静電容量は、4300pF程度と見積もれる。この場合、Vppが極めて低いので、シースの静電容量は10000pF程度に達する。以上、理論予測のとおり、バイアス電圧が低い時には、共振周波数が大きく低下することがわかる。
This was actually verified using the device. FIG. 7 shows frequency characteristics when the wafer bias power source is output so that Vpp on the electrode is constant at 20V. As predicted from theory, the resonance frequency is extremely low, and in this case, it is 2 MHz or less. When the transmission line inductance Lt is calculated at 1.7
以上より得られる結論・問題をまとめる。まず、問題の共振現象は二つある。一つ目は高周波伝送線路のインダクタンスと浮遊容量によって発生する。二つ目は、高周波伝送線路のインダクタンスとイオンシースの静電容量で発生する。この原理により、共振現象そのものが消滅することはありえない。イオンシースの静電容量に由来する共振周波数には、バイアスの電圧とプラズマ密度に強い依存性があり、ウエハの処理条件によって大きく変化する。 The conclusions and problems obtained from the above are summarized. First, there are two resonance phenomena in question. The first is caused by the inductance and stray capacitance of the high-frequency transmission line. The second is generated by the inductance of the high-frequency transmission line and the capacitance of the ion sheath. By this principle, the resonance phenomenon itself cannot disappear. The resonance frequency derived from the electrostatic capacitance of the ion sheath has a strong dependence on the bias voltage and the plasma density, and varies greatly depending on the processing conditions of the wafer.
式1より、これらのインダクタンスや静電容量は、当然低ければ低いほど共振周波数を高くするので好都合となる。バイアスとして使用する高周波の周波数が、この共振周波数の近傍にある時は、測定点における電圧測定値は、実際にウエハに発生する電圧よりかけ離れた値となる。また、測定点の電圧とウエハの電圧の比率は、ウエハ処理条件によって変わり、一定の値とはならない。ウエハに発生する電圧を等価回路によって定量的に計算することは、事実上不可能である。位相と電流測定に関しても、結論は同じである。
From
過去から現在に到るまで、半導体処理装置のウエハや液晶基板などの寸法は拡大してきた。これは、製造コスト低減のためである。この傾向は、技術の発達にも依存するが、今後も続くと予想できる。このように、ウエハなど基板の寸法、つまり、面積の増大は、式4で示すように、シースの静電容量を増加させる為、共振周波数は低下することになる。従って、本発明によって提供される技術は、今後の、半導体製造における高周波印加にとって、必須の技術になる。
From past to present, the dimensions of semiconductor processing equipment such as wafers and liquid crystal substrates have increased. This is to reduce manufacturing costs. This trend depends on the development of technology but can be expected to continue. As described above, an increase in the size of a substrate such as a wafer, that is, an area increases the capacitance of the sheath, as shown in
本発明の目的は、上記共振現象の存在下であっても、電圧や位相の測定を任意の目標とする精度に容易に設定可能な技術を提供することである。 An object of the present invention is to provide a technique that can easily set the measurement of voltage and phase to an arbitrary target accuracy even in the presence of the resonance phenomenon.
上記目的を達成するための本発明の特徴は、真空容器と、当該真空容器内に設けられ試料を載置する下部電極と、当該下部電極に接続される整合器と、当該整合器を介して前記下部電極に電力を供給する電源を備えたプラズマ処理装置において、前記下部電極内部に、前記試料を保持するための静電チャック電極と、当該静電チャック電極の電圧を測定しDC電圧として出力する電圧測定回路とを備えたことである。 In order to achieve the above object, the present invention is characterized in that a vacuum vessel, a lower electrode provided in the vacuum vessel for placing a sample, a matching unit connected to the lower electrode, and the matching unit In the plasma processing apparatus having a power supply for supplying power to the lower electrode, an electrostatic chuck electrode for holding the sample is measured inside the lower electrode, and a voltage of the electrostatic chuck electrode is measured and output as a DC voltage. And a voltage measuring circuit for performing the above.
また、真空容器と、当該真空容器内に設けられ試料を保持するための静電チャック電極が内蔵された下部電極と、当該下部電極に接続される整合器と、当該整合器を介して前記下部電極に電力を供給する電源を備えたプラズマ処理装置において、前記静電チャック電極の電圧を測定しDC電圧として出力する大気圧下に設けられた電圧測定回路と、前記静電チャック電極と前記電圧測定回路を接続する同軸線路を備えたことである。 Further, a vacuum vessel, a lower electrode provided in the vacuum vessel and containing an electrostatic chuck electrode for holding a sample, a matching unit connected to the lower electrode, and the lower unit via the matching unit In a plasma processing apparatus having a power source for supplying power to an electrode, a voltage measuring circuit provided under atmospheric pressure for measuring a voltage of the electrostatic chuck electrode and outputting the voltage as a DC voltage, the electrostatic chuck electrode, and the voltage A coaxial line for connecting the measurement circuit is provided.
本発明によれば、共振が存在しても、その影響を受けない検出回路を実現できる。これにより、高周波電圧と位相を正確に検出することができる。また、プラズマ処理装置の動作を最適な状態で安定に運転することが可能になる。 According to the present invention, it is possible to realize a detection circuit that is not affected by the presence of resonance. Thereby, the high frequency voltage and the phase can be accurately detected. In addition, it is possible to stably operate the plasma processing apparatus in an optimum state.
前述したように、共振は無くならない事、計算や校正による補正ができないことより、課題の解決するためには、測定対象の電極(ウエハ等プラズマと容量結合する電極)に於ける電圧や位相情報に対して、測定点での電圧や位相情報が等価あるいは同質であるように、装置を構成することが重要であることが分かる。具体的には、共振が存在しても、その影響を受けない検出回路を備える構成である。 As described above, since resonance does not disappear and correction by calculation and calibration cannot be performed, the voltage and phase information at the electrode to be measured (electrode such as a wafer that is capacitively coupled to the plasma) can be solved. On the other hand, it can be seen that it is important to configure the apparatus so that the voltage and phase information at the measurement point are equivalent or homogeneous. Specifically, the detection circuit is configured not to be affected even if resonance exists.
このような構成としては、図1,図2では整合器に内蔵されていたVpp検出器を電極に内蔵してしまう事で達成できる。この構成を図8に示す。この構成により、Vpp検出器は、共振を発生させるL1〜L4の影響を受けなくなり、直接電極に発生した電圧を
DC電圧に変換して出力することができる。
Such a configuration can be achieved by incorporating the Vpp detector incorporated in the matching unit in FIGS. 1 and 2 into the electrode. This configuration is shown in FIG. With this configuration, the Vpp detector is not affected by the resonances L1 to L4 that generate resonance, and can directly convert the voltage generated at the electrode into a DC voltage and output it.
図8の構造を具体化した第一の実施例を以下に示す。 A first embodiment embodying the structure of FIG. 8 is shown below.
図9は本発明で使用したエッチングチャンバの縦断図である。本実施例は、VHF
(Very High Frequency)と磁界を利用してプラズマを形成するVHFプラズマエッチング装置の一例である。真空容器101には、円筒状の処理容器104と、アルミ,ニッケル等の導電体でなる平板状のアンテナ電極103と、電磁波を透過可能な石英,サファイヤからなる誘電体窓102で構成される上部開口部が、O−リング等の真空シール材127を介して気密に載置され、内部に処理室105を形成している。処理容器104の外周部には処理室を囲んで磁場発生用コイル114が設けてある。アンテナ電極103はエッチングガスを流すための多孔構造となっている。CF4,C4F6,C4F8,C5F8,CHF3,CH2F2等のフロンガス,Ar,N2 等の不活性ガス,O2 ,CO等の酸化含有ガスは、ガス供給装置107に内設したMFC(マスフローコントローラ)からなる流量調整手段(図省略)で制御し、ガス供給装置107を介して処理室105内に導入する。また、真空容器101には真空排気装置106が接続され、前記真空排気装置106に内設したTMP(ターボ分子ポンプ)からなる真空排気手段(図省略)とAPCからなる調圧手段(図省略)により、処理室105内を所定圧力に保持する。
FIG. 9 is a longitudinal sectional view of the etching chamber used in the present invention. In this example, VHF
It is an example of the VHF plasma etching apparatus which forms a plasma using (Very High Frequency) and a magnetic field. The
アンテナ電極103上部には同軸線路111が設けられ、同軸線路111,同軸導波管125,整合器109を介してプラズマ生成用の高周波電源(第1の高周波電源)108(例えば、周波数200MHz)が接続されている。真空容器101内の下部にはウエハ116を配置可能な基板電極115が設けられている。この基板電極115には、アンテナ電極103と同様、同軸線路151が設けられ、同軸線路151,同軸導波管152,電力供給ケーブル153,整合器118を介してウエハバイアス電源(第2の高周波電源)119(例えば、周波数4MHz)が接続されている。同軸線路151,同軸導波管152は、例えば図2の電極の高周波伝送部であり、真空中にある。また、電力供給ケーブル
153は大気圧側にある。基板電極115にはウエハ116を静電吸着させるための静電チャック機能を兼備し、埋設した静電チャック電極124に静電チャック電源123がフィルタ122を介して接続されている。ここで、フィルタ122は静電チャック電源123からのDC電力を通過させ、プラズマ生成用高周波電源108,ウエハバイアス電源119からの電力を効果的にカットする。
A
本構成において、ウエハの電圧測定回路154は真空中の静電チャック電極124直下に内蔵されている。このように、測定したい電圧が発生しているところに、直接測定回路を取り付け、その場でDC電圧に変換して信号を真空外に取り出すことにより、共振の影響は無くなる。ここで、図8に示す電圧測定回路154内のC6とC7の合成インピーダンスは、十分高くなければならない。どの程度高くなければならないかは第2の実施例で説明する。しかしこの方法は、いくつかの問題がある。これらの問題とは、(1)使用する電気部品(抵抗,コンデンサ,コイル,ダイオード、など)は、大気中で使用されることが前提であり、真空中の使用では性能保証されないこと、(2)電気部品からの発熱は避けようがないが、真空中ではほとんど熱が逃げない為、連続使用できない、(3)腐蝕性ガスによる部品の劣化が生じる可能性が高い、(4)膜堆積が生じる場合、回路動作に影響が出る可能性が高い、(5)プラズマ生成用の高周波の回り込みにより、回路に損傷が生じる可能性が高い、(6)同じく、プラズマ生成用の高周波の回り込みにより、回路周辺でプラズマが発生して、回路が損傷したり、回路動作に影響したりする可能性が高い、などである。これら全ての問題は、解決不可能ではない。例えば、電圧測定回路154全体を樹脂で埋め込む、電圧測定回路154全体を腐蝕性ガスから守る為に気密構造の中に収める、電圧測定回路154全体を電磁シールド可能な密閉容器の中に収める、ことにより解決できる。
In this configuration, the wafer
第1の実施例の問題をより良く解決する第2の実施例を図10に示す。 FIG. 10 shows a second embodiment that better solves the problem of the first embodiment.
本構成では、図9と同様に、電圧測定点は静電チャック電極124であるが、この電圧を、同軸ケーブル157を用いて真空外に取り出す。この真空外に取り出した電圧を電圧測定回路154を用いて、DC電圧信号に変換する。この構成のメリットは、電圧測定回路154を大気圧側に配置出来る為、図9のデメリットが消滅することである。電圧測定に関しては、静電チャック電極124の電圧と、電圧測定回路154の電圧が等しければよいので、前述の共振現象は関係が無くなる。
In this configuration, as in FIG. 9, the voltage measurement point is the
この静電チャック電極124の電圧と、電圧測定回路154の電圧が等しくなるようにする為、同軸ケーブル157と電圧測定回路154には、特別な工夫が必要になる。
In order to make the voltage of the
図10の等価回路を図11に示す。図8との違いは、電極と電圧測定回路の間に、同軸ケーブルが挿入されたことである。前述の特別な工夫とは、この同軸ケーブルと電圧測定回路の合成インピーダンスZsが、プラズマを含めた負荷インピーダンスZpより、十分高くなければならないことである。Zsが小さい場合、Zsによる電圧降下が生じると共に、無効電流が多く流れ電力の伝送系の負担が大きくなる。図11のRF電源が一定電力を出力するように制御されている場合、このようなデメリットはゼロにはならないが、許容範囲で無視するレベルに抑えることができる。 An equivalent circuit of FIG. 10 is shown in FIG. The difference from FIG. 8 is that a coaxial cable is inserted between the electrode and the voltage measurement circuit. The special idea mentioned above is that the combined impedance Zs of the coaxial cable and the voltage measuring circuit must be sufficiently higher than the load impedance Zp including plasma. When Zs is small, a voltage drop due to Zs occurs, and there is a large reactive current, which increases the burden on the power transmission system. When the RF power source of FIG. 11 is controlled to output constant power, such a demerit does not become zero, but can be suppressed to a negligible level within an allowable range.
このZpとZsの関係について詳しく説明する。図11のRF電源から見ると、ZpおよびZsは負荷回路として並列に接続されることになる。これから、Zsを繋がない時の負荷インピーダンスZは、Z=Zpであり、Zsを繋いだ場合はZ′=Zp・Zs/
(Zp+Zs)となる。一方、測定したい電圧であるV1は、RF電源を電力制御で使用している場合、WをRF電力として、V1=(WZ)^0.5 で決まる。この結果、Zsを繋がない時の電圧V1と繋いだ時の電圧V1′の比率は、V1′/V1= (Zs/
(Zp+Zs))^0.5で表される。ここでV1′/V1=αとおくと、このαは電圧測定回路を繋いだ状態での電圧測定値の精度である。従ってαは0から1までの数である。以上より、αとZp,Zsの関係は次のようになる。
The relationship between Zp and Zs will be described in detail. When viewed from the RF power source of FIG. 11, Zp and Zs are connected in parallel as a load circuit. From this, the load impedance Z when Zs is not connected is Z = Zp, and when Zs is connected, Z ′ = Zp · Zs /
(Zp + Zs). On the other hand, V1 which is a voltage to be measured is determined by V1 = (WZ) ^ 0.5, where W is RF power when an RF power supply is used for power control. As a result, the ratio of the voltage V1 ′ when Zs is not connected to the voltage V1 when it is connected is V1 ′ / V1 = (Zs /
(Zp + Zs)) ^ 0.5. Here, if V1 ′ / V1 = α, then α is the accuracy of the voltage measurement value with the voltage measurement circuit connected. Therefore, α is a number from 0 to 1. From the above, the relationship between α and Zp, Zs is as follows.
具体的な数値で説明する。図11のV1の場所からプラズマ側の合成インピーダンス
Zpは、C5=2000pF,R3=160Ω、他の定数を含めて計算すると、|Zp|=15Ω程度になる。
This will be described with specific numerical values. The combined impedance Zp on the plasma side from the position of V1 in FIG. 11 is about | Zp | = 15Ω when calculated including C5 = 2000 pF, R3 = 160Ω and other constants.
次に、V1の場所から電圧測定回路側の合成インピーダンスZsを求める。耐電圧の観点から、3D2V相当の同軸ケーブルを想定すると、単位長さ当りのインダクタンスとキャパシタンスはそれぞれ、0.27μH/m ,103pF/mとなる。これらが、図11のL5,L6,C9に相当する。ここで、C6,C7の合成キャパシタンスを8pFであるとし、同軸ケーブルの長さを1mとすると、Zs=−355iΩとなる。ここで、iは虚数である。これより、|Zs/Zp|=24となり測定精度を十分高くすることが可能である。
Next, the combined impedance Zs on the voltage measurement circuit side is obtained from the location of V1. From the viewpoint of withstand voltage, assuming a coaxial cable equivalent to 3D2V, the inductance and capacitance per unit length are 0.27 μH /
以上の回路定数を用いた時の等価回路シミュレーション結果を図12に示す。図12
(a)は、電圧測定回路を接続していない時のV1とV2(図11に記載)の電圧比率であり、図6と同じ結果である。これに、上記回路定数の電圧測定回路を接続した時のV1/V2及びV1/V3の比を示したのが、図12(b)である。V1/V2比を見ると、図12(a)と図12(b)では、40MHz以上で電圧測定回路の影響が見られるが、10MHz以下では電圧測定回路の影響がほとんど見えない事がわかる。
FIG. 12 shows an equivalent circuit simulation result when the above circuit constants are used. FIG.
(A) is a voltage ratio of V1 and V2 (described in FIG. 11) when the voltage measurement circuit is not connected, and is the same result as FIG. FIG. 12B shows the ratio of V1 / V2 and V1 / V3 when the voltage measuring circuit having the above circuit constant is connected. From the V1 / V2 ratio, it can be seen that in FIGS. 12 (a) and 12 (b), the influence of the voltage measurement circuit is seen at 40 MHz or more, but the influence of the voltage measurement circuit is hardly seen at 10 MHz or less.
図12(b)のV1/V3比を見ると、40MHz付近で共振による電圧比低下が見られる。この電圧測定回路の共振周波数の計算は以下のようにして行う。 Looking at the V1 / V3 ratio in FIG. 12 (b), a voltage ratio decrease due to resonance is seen near 40 MHz. The resonance frequency of this voltage measurement circuit is calculated as follows.
まず、図11で、L6とC6,C7の合成インピーダンスを求める。L6は50cmの同軸ケーブルに相当するので、L6=0.135μH となる。C6,C7の合成キャパシタンスは8pFなので、L6とC6,C7の合成インピーダンスは−5ikΩになる。これは、容量性インピーダンスなので、これを静電容量に換算すると、8.005pF になる。これと、C9の合成静電容量は103pF+8.005pF=111.005pFになる。この合成静電容量とL5(=0.135μH )が直列共振を起こすので、式1より、共振周波数(以下、Reso_Measureと記す)は、41.113MHzとなる。
First, in FIG. 11, the combined impedance of L6, C6, and C7 is obtained. Since L6 corresponds to a 50 cm coaxial cable, L6 = 0.135 μH. Since the combined capacitance of C6 and C7 is 8 pF, the combined impedance of L6 and C6 and C7 is −5 ikΩ. Since this is a capacitive impedance, it is 8.005 pF when converted into a capacitance. With this, the combined capacitance of C9 is 103 pF + 8.005 pF = 111.005 pF. Since this combined capacitance and L5 (= 0.135 μH) cause series resonance, the resonance frequency (hereinafter referred to as “Reso_Measure”) is 41.113 MHz from
上記電圧測定回路の共振による電圧変動の為、測定する電圧の周波数と、共振周波数の間には一定の関係がなければならない。電圧測定精度を±5%とするため、図12(b)のV1/V3比のグラフで、V1/V3>0.95となる周波数を詳細に調べると、8.9MHz以下であった。従って、測定する電圧の周波数をfBとすると、Reso_Measure/
fB>41.113/8.9=4.6 となった。これより、電圧測定回路の共振周波数を決めるインダクタンスとキャパシタンスをそれぞれLとCで代表させると、式1を使って次式が成り立つ必要がある。
Because of voltage fluctuations due to resonance of the voltage measurement circuit, there must be a certain relationship between the frequency of the voltage to be measured and the resonance frequency. In order to set the voltage measurement accuracy to ± 5%, when the frequency satisfying V1 / V3> 0.95 is examined in detail in the graph of V1 / V3 ratio in FIG. 12B, it is 8.9 MHz or less. Therefore, if the frequency of the voltage to be measured is fB, Reso_Measure /
fB> 41.113 / 8.9 = 4.6. From this, when the inductance and capacitance that determine the resonance frequency of the voltage measurement circuit are represented by L and C, respectively, the following equation must be established using
6.5(=41.113/12.6*2)になる。
It becomes 6.5 (= 41.113 / 12.6 * 2).
次に、位相測定について説明する。図8および図11の電圧測定回路において、ダイオードD1による整流回路を位相検出回路に置き換えると、電圧の位相を測定できる。図8と図11に対応したブロック図を図13,図14に示す。また、図12と同じ条件で、図14のV1/V2およびV1/V3の位相差をシミュレーションした結果を図15に示す。V1/V2間の位相差は複雑な挙動を示しているが、V1/V3間の位相差は共振周波数の41MHzで0°から180°に急変している。これは、位相検出回路が抵抗を用いずに、インダクタンスとキャパシタンスのみで構成されているためである。抵抗が用いられた場合、位相差は比較的なだらかな変化を示すことになり、よくない。この結果より、式6の制約に従っている限り、位相測定に関しては問題が無いことが判る。
Next, phase measurement will be described. In the voltage measurement circuit of FIGS. 8 and 11, the voltage phase can be measured by replacing the rectifier circuit by the diode D1 with a phase detection circuit. Block diagrams corresponding to FIGS. 8 and 11 are shown in FIGS. FIG. 15 shows the result of simulating the phase difference between V1 / V2 and V1 / V3 in FIG. 14 under the same conditions as in FIG. The phase difference between V1 / V2 shows a complicated behavior, but the phase difference between V1 / V3 changes suddenly from 0 ° to 180 ° at the resonance frequency of 41 MHz. This is because the phase detection circuit is configured only by inductance and capacitance without using a resistor. If a resistor is used, the phase difference will show a relatively gentle change, which is not good. From this result, it can be seen that there is no problem with the phase measurement as long as the constraint of
以上述べた電圧測定と位相測定に関する回路は、図10のようにウエハを搭載した電極に限らず、プラズマと容量結合した全ての電極に適応可能である。次に、この実施例を示す。 The circuit relating to voltage measurement and phase measurement described above is applicable not only to the electrode on which the wafer is mounted as shown in FIG. 10, but also to all electrodes capacitively coupled to plasma. Next, this embodiment will be described.
図16は本実施例で使用したエッチングチャンバの縦断図である。図10との違いは、アンテナ電極103に、整合器109を通してプラズマ生成用の高周波電源(第1の高周波電源)108(例えば、周波数200MHz)が接続されているのと同時に、整合器
112を通して第3の高周波電源であるアンテナバイアス電源113が接続されていることである。アンテナバイアス電源113とウエハバイアス電源119は位相コントロール部120に接続されており、アンテナバイアス電源113およびウエハバイアス電源119から出力する高周波の位相を制御可能となっている。この場合、アンテナバイアス電源
113とウエハバイアス電源119の周波数は同一周波数(例えば4MHz)とした。このシステムは、アンテナ電極103に現れるアンテナバイアス用高周波の位相とウエハ
116に現れるウエハバイアス用高周波の位相差(例えば180°)を制御し、アンテナ電極103及びウエハ116に効果的にバイアスが印加できるシステムとなっている。このため、静電チャック電極124の電圧及び位相を検出するように、同軸ケーブル157を用いて電圧を大気圧側に引き出し、位相測定回路155を設けた。また、上部のアンテナ電極103の電圧及び位相を検出するために、下部電極と同じく、同軸ケーブル159を用いてアンテナ電極103の電圧を大気圧側に取り出し、位相測定回路156を設けた。これら二つの位相測定回路155及び156から得られた位相を比較し、あらかじめ決められた位相差が発生するように、位相コントロール部120は、アンテナバイアス電源113およびウエハバイアス電源119に送る高周波の位相差を決定する。
FIG. 16 is a longitudinal sectional view of the etching chamber used in this example. The difference from FIG. 10 is that a high-frequency power source (first high-frequency power source) 108 (for example, a frequency of 200 MHz) for plasma generation is connected to the
また、制御の信頼性を上げる為、整合器109は、アンテナバイアス電源113の周波数をカットするフィルタ110を内蔵している。同様に、整合器112は、プラズマ生成用高周波電源108の周波数をカットするフィルタ121を内蔵している。二つの整合器109及び112の出力は、同軸ケーブル158を用いて合成され、アンテナ電極の高周波伝送系である同軸線路111に接続されている。
In addition, the
101…真空容器、102…誘電体窓、103…アンテナ電極、104…処理容器、
105…処理室、106…真空排気装置、107…ガス供給装置、108…プラズマ生成用高周波電源、109,112,118…整合器、110,121,122…フィルタ、111,151…同軸線路、113…アンテナバイアス電源、114…磁場発生用コイル、115…基板電極、116…ウエハ、119…ウエハバイアス電源、120…位相コントロール部、123…静電チャック電源、124…静電チャック電極、125,152…同軸導波管、127…真空シール材、153…電力供給ケーブル、154…電圧測定回路、155,156…位相測定回路、157,158,159…同軸ケーブル。
DESCRIPTION OF
DESCRIPTION OF
Claims (7)
前記下部電極内部に、前記試料を保持するための静電チャック電極と、当該静電チャック電極の電圧を測定しDC電圧として出力する電圧測定回路とを備えたことを特徴とするプラズマ処理装置。 A plasma provided with a vacuum vessel, a lower electrode provided in the vacuum vessel on which a sample is placed, a matching unit connected to the lower electrode, and a power source for supplying power to the lower electrode through the matching unit In the processing device,
A plasma processing apparatus comprising: an electrostatic chuck electrode for holding the sample; and a voltage measuring circuit for measuring a voltage of the electrostatic chuck electrode and outputting the voltage as a DC voltage inside the lower electrode.
前記電圧測定回路は、少なくとも腐食性ガスを遮断する容器内に設置されることを特徴とするプラズマ処理装置。 In the plasma processing apparatus of claim 1,
The plasma processing apparatus, wherein the voltage measurement circuit is installed in a container that blocks at least corrosive gas.
前記電圧測定回路は、位相信号を検出可能であることを特徴とするプラズマ処理装置。 In the plasma processing apparatus of claim 1,
The plasma processing apparatus, wherein the voltage measurement circuit is capable of detecting a phase signal.
前記静電チャック電極の電圧を測定しDC電圧として出力する大気圧下に設けられた電圧測定回路と、
前記静電チャック電極と前記電圧測定回路を接続する同軸線路を備えたことを特徴とするプラズマ処理装置。 A vacuum vessel, a lower electrode provided in the vacuum vessel and having a built-in electrostatic chuck electrode for holding a sample, a matching unit connected to the lower electrode, and the lower electrode via the matching unit In a plasma processing apparatus equipped with a power supply for supplying power,
A voltage measuring circuit provided under atmospheric pressure for measuring the voltage of the electrostatic chuck electrode and outputting it as a DC voltage;
A plasma processing apparatus comprising a coaxial line connecting the electrostatic chuck electrode and the voltage measurement circuit.
前記電圧測定回路と前記同軸線路の合成インピーダンスが、前記静電チャック電極からプラズマまでの負荷インピーダンスより大きいことを特徴とするプラズマ処理装置。 In the plasma processing apparatus of claim 4,
The plasma processing apparatus, wherein a combined impedance of the voltage measuring circuit and the coaxial line is larger than a load impedance from the electrostatic chuck electrode to the plasma.
前記電圧測定回路は、位相信号を検出可能であることを特徴とするプラズマ処理装置。 In the plasma processing apparatus of claim 4,
The plasma processing apparatus, wherein the voltage measurement circuit is capable of detecting a phase signal.
前記静電チャック電極に印加される電圧の位相を測定する大気圧下に設けられた第1の位相測定回路と、
前記静電チャック電極と前記位相測定回路を接続する第1の同軸線路と、
前記上部電極に印加される電圧の位相を測定する大気圧下に設けられた第2の位相測定回路と、
前記静電チャック電極と前記位相測定回路を接続する第2の同軸線路と、
前記第1の位相測定回路と前記第2の位相測定回路の出力信号を基に、前記第1の電源及び前記第2の電源を制御する制御部を備えたことを特徴とするプラズマ処理装置。
A vacuum vessel, a lower electrode provided in the vacuum vessel and containing an electrostatic chuck electrode for holding a sample, an upper electrode provided at a position facing the lower electrode, and the lower electrode A first matching unit; a first power source for supplying power to the lower electrode via the first matching unit; a second matching unit connected to the upper electrode; and the second matching unit In a plasma processing apparatus comprising a second power source for supplying power to the upper electrode via
A first phase measuring circuit provided under atmospheric pressure for measuring a phase of a voltage applied to the electrostatic chuck electrode;
A first coaxial line connecting the electrostatic chuck electrode and the phase measurement circuit;
A second phase measuring circuit provided under atmospheric pressure for measuring the phase of the voltage applied to the upper electrode;
A second coaxial line connecting the electrostatic chuck electrode and the phase measurement circuit;
A plasma processing apparatus comprising: a control unit that controls the first power source and the second power source based on output signals of the first phase measuring circuit and the second phase measuring circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105816A JP4928817B2 (en) | 2006-04-07 | 2006-04-07 | Plasma processing equipment |
KR1020060082851A KR100749169B1 (en) | 2006-04-07 | 2006-08-30 | Plasma processing apparatus |
US11/513,233 US20070235135A1 (en) | 2006-04-07 | 2006-08-31 | Plasma processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105816A JP4928817B2 (en) | 2006-04-07 | 2006-04-07 | Plasma processing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281205A true JP2007281205A (en) | 2007-10-25 |
JP4928817B2 JP4928817B2 (en) | 2012-05-09 |
Family
ID=38573890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006105816A Expired - Fee Related JP4928817B2 (en) | 2006-04-07 | 2006-04-07 | Plasma processing equipment |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070235135A1 (en) |
JP (1) | JP4928817B2 (en) |
KR (1) | KR100749169B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227562A (en) * | 2006-02-22 | 2007-09-06 | Hitachi High-Technologies Corp | Apparatus and method for plasma treatment |
JP2008277275A (en) * | 2007-03-30 | 2008-11-13 | Tokyo Electron Ltd | Plasma treatment device, measuring apparatus, measuring method, and control device |
US8241457B2 (en) | 2007-03-30 | 2012-08-14 | Tokyo Electron Limited | Plasma processing system, plasma measurement system, plasma measurement method, and plasma control system |
WO2018101065A1 (en) * | 2016-11-30 | 2018-06-07 | 東京エレクトロン株式会社 | Plasma treatment device |
JP2021002666A (en) * | 2014-12-11 | 2021-01-07 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Electrostatic chuck for high temperature rf application |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8055489B2 (en) | 2007-12-13 | 2011-11-08 | Lam Research Corporation | Method for using an RC circuit to model trapped charge in an electrostatic chuck |
JP5730521B2 (en) * | 2010-09-08 | 2015-06-10 | 株式会社日立ハイテクノロジーズ | Heat treatment equipment |
JP5711953B2 (en) * | 2010-12-13 | 2015-05-07 | 株式会社日立ハイテクノロジーズ | Plasma processing equipment |
US9530617B2 (en) * | 2013-01-30 | 2016-12-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | In-situ charging neutralization |
US10435789B2 (en) * | 2016-12-06 | 2019-10-08 | Asm Ip Holding B.V. | Substrate treatment apparatus |
JP2021103641A (en) * | 2019-12-25 | 2021-07-15 | 東京エレクトロン株式会社 | Inspection method for plasma generation source, and load |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01301871A (en) * | 1988-05-27 | 1989-12-06 | Nec Corp | Method for detecting end point of dry etching |
JP2000269195A (en) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | Manufacturing apparatus for semiconductor substrate |
JP2002184766A (en) * | 2000-09-12 | 2002-06-28 | Hitachi Ltd | Apparatus and method for plasma processing |
JP2003510833A (en) * | 1999-09-30 | 2003-03-18 | ラム リサーチ コーポレーション | Voltage control sensor and control interface for high frequency power supply regulation in plasma reactor |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467013A (en) * | 1993-12-07 | 1995-11-14 | Sematech, Inc. | Radio frequency monitor for semiconductor process control |
JP3208044B2 (en) * | 1995-06-07 | 2001-09-10 | 東京エレクトロン株式会社 | Plasma processing apparatus and plasma processing method |
JPH0927395A (en) * | 1995-07-12 | 1997-01-28 | Kobe Steel Ltd | Plasma treatment device, and plasma treatment method using this device |
US6252354B1 (en) * | 1996-11-04 | 2001-06-26 | Applied Materials, Inc. | RF tuning method for an RF plasma reactor using frequency servoing and power, voltage, current or DI/DT control |
JP4590031B2 (en) * | 2000-07-26 | 2010-12-01 | 東京エレクトロン株式会社 | Placement mechanism of workpiece |
JP3665265B2 (en) * | 2000-12-28 | 2005-06-29 | 株式会社日立製作所 | Plasma processing equipment |
JP4378887B2 (en) | 2001-03-07 | 2009-12-09 | パナソニック株式会社 | Plasma processing apparatus and plasma processing method |
TW200404334A (en) * | 2002-06-17 | 2004-03-16 | Mitsubishi Heavy Ind Ltd | Method and apparatus for measuring wafer voltage or temperature |
JP4676189B2 (en) * | 2004-11-02 | 2011-04-27 | 東京エレクトロン株式会社 | High frequency power supply apparatus and plasma processing apparatus |
US7359177B2 (en) * | 2005-05-10 | 2008-04-15 | Applied Materials, Inc. | Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output |
JP5150053B2 (en) * | 2006-02-03 | 2013-02-20 | 株式会社日立ハイテクノロジーズ | Plasma processing equipment |
-
2006
- 2006-04-07 JP JP2006105816A patent/JP4928817B2/en not_active Expired - Fee Related
- 2006-08-30 KR KR1020060082851A patent/KR100749169B1/en not_active IP Right Cessation
- 2006-08-31 US US11/513,233 patent/US20070235135A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01301871A (en) * | 1988-05-27 | 1989-12-06 | Nec Corp | Method for detecting end point of dry etching |
JP2000269195A (en) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | Manufacturing apparatus for semiconductor substrate |
JP2003510833A (en) * | 1999-09-30 | 2003-03-18 | ラム リサーチ コーポレーション | Voltage control sensor and control interface for high frequency power supply regulation in plasma reactor |
JP2002184766A (en) * | 2000-09-12 | 2002-06-28 | Hitachi Ltd | Apparatus and method for plasma processing |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227562A (en) * | 2006-02-22 | 2007-09-06 | Hitachi High-Technologies Corp | Apparatus and method for plasma treatment |
US8142674B2 (en) | 2006-02-22 | 2012-03-27 | Hitachi High-Technologies Corporation | Plasma processing apparatus and plasma processing method |
JP2008277275A (en) * | 2007-03-30 | 2008-11-13 | Tokyo Electron Ltd | Plasma treatment device, measuring apparatus, measuring method, and control device |
US8241457B2 (en) | 2007-03-30 | 2012-08-14 | Tokyo Electron Limited | Plasma processing system, plasma measurement system, plasma measurement method, and plasma control system |
JP2021002666A (en) * | 2014-12-11 | 2021-01-07 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Electrostatic chuck for high temperature rf application |
JP7069262B2 (en) | 2014-12-11 | 2022-05-17 | アプライド マテリアルズ インコーポレイテッド | Electrostatic chuck for high temperature RF applications |
WO2018101065A1 (en) * | 2016-11-30 | 2018-06-07 | 東京エレクトロン株式会社 | Plasma treatment device |
KR20190073510A (en) * | 2016-11-30 | 2019-06-26 | 도쿄엘렉트론가부시키가이샤 | Plasma processing equipment |
JPWO2018101065A1 (en) * | 2016-11-30 | 2019-10-24 | 東京エレクトロン株式会社 | Plasma processing equipment |
KR102159894B1 (en) * | 2016-11-30 | 2020-09-24 | 도쿄엘렉트론가부시키가이샤 | Plasma treatment device |
TWI724258B (en) * | 2016-11-30 | 2021-04-11 | 日商東京威力科創股份有限公司 | Plasma processing device |
US11443927B2 (en) | 2016-11-30 | 2022-09-13 | Tokyo Electron Limited | Plasma treatment device |
Also Published As
Publication number | Publication date |
---|---|
US20070235135A1 (en) | 2007-10-11 |
KR100749169B1 (en) | 2007-08-14 |
JP4928817B2 (en) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928817B2 (en) | Plasma processing equipment | |
JP5150053B2 (en) | Plasma processing equipment | |
JP6279535B2 (en) | Method and apparatus for controlling a plasma processing system | |
US5936413A (en) | Method and device for measuring an ion flow in a plasma | |
JP4270872B2 (en) | System and method for monitoring impedance | |
JP3977114B2 (en) | Plasma processing equipment | |
JP4866243B2 (en) | Method and apparatus for optimizing a substrate in a plasma processing system | |
TWI710285B (en) | Metrology methods to detect plasma in wafer cavity and use of the metrology for station-to-station and tool-to-tool matching | |
JP5246836B2 (en) | Process performance inspection method and apparatus for plasma processing apparatus | |
JP4728405B2 (en) | Surface treatment equipment | |
JP2014502027A (en) | Plasma processing system control based on RF voltage | |
JP2008513940A (en) | Probe for measuring characteristics of plasma excitation current, and associated plasma reactor | |
EP1072894A2 (en) | Capacitive probe for in situ measurement of wafer DC bias voltage | |
JP4240259B2 (en) | Plasma potential measurement method and measurement probe | |
KR102102487B1 (en) | System, method and apparatus for rf power compensation in plasma etch chamber | |
JP2010056114A (en) | Plasma treatment apparatus | |
JP3292531B2 (en) | High frequency excitation plasma measurement device | |
EP2365347A1 (en) | Electrical field sensor | |
KR101787876B1 (en) | A method and system for measuring plasma density using capacitance, and a prove therefor | |
Jeon et al. | Multichannel rf-compensated Langmuir probe array driven by a single bias supply | |
US10586688B2 (en) | Inductive current sensor on printed circuit board | |
US9977070B2 (en) | Method for inspecting magnetron | |
EP4250335A1 (en) | Apparatus for non-invasive sensing of radio-frequency current spectra flowing in a plasma processing chamber | |
KR20230092941A (en) | Non-invasive measurement of plasma systems | |
JP2006012424A (en) | Plasma measuring method and plasma measuring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |