JP2007279056A - Semiconductor mechanical mass sensor - Google Patents

Semiconductor mechanical mass sensor Download PDF

Info

Publication number
JP2007279056A
JP2007279056A JP2007148077A JP2007148077A JP2007279056A JP 2007279056 A JP2007279056 A JP 2007279056A JP 2007148077 A JP2007148077 A JP 2007148077A JP 2007148077 A JP2007148077 A JP 2007148077A JP 2007279056 A JP2007279056 A JP 2007279056A
Authority
JP
Japan
Prior art keywords
outer peripheral
potential
peripheral portion
capacitance detection
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007148077A
Other languages
Japanese (ja)
Other versions
JP4665942B2 (en
Inventor
Nobuyuki Kato
信之 加藤
Mineichi Sakai
峰一 酒井
Toshimasa Yamamoto
山本　　敏雅
Takeshi Fukada
毅 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007148077A priority Critical patent/JP4665942B2/en
Publication of JP2007279056A publication Critical patent/JP2007279056A/en
Application granted granted Critical
Publication of JP4665942B2 publication Critical patent/JP4665942B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide semiconductor mechanical mass sensor, in which circumferential parasitic capacitance, existing in circumference of sensor element, prevents deterioration in sensor sensitivity. <P>SOLUTION: This sensor comprises support substrate and element forming film 200 formed on the supporting substrate. The element forming film 200 is demarcated into sensor element section which has a movable section 2A for detecting capacity variation involving in displacement of the movable section 2A and a periphery section 201 circumferentially-located around the sensor element section, via a groove formed on the element forming film 200; and the periphery section 201 includes a means 202 for stabilizing the electric potential of the periphery section 201. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、梁構造の可動部と固定部を有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサに関する。   The present invention includes a semiconductor dynamic quantity sensor that has a movable part and a fixed part of a beam structure, and detects a mechanical quantity such as acceleration, yaw rate, vibration, etc., for example, by detecting a change in capacitance between the movable part and the fixed part. About.

従来、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサが提案されている（例えば、特許文献１参照）。このものは、基板（支持用基板）上に可動部をなす梁構造体と固定部を形成して構成されており、梁構造体と固定部の間の容量変化を検出することにより力学量を検出する。梁構造体は、第１のアンカー部と、この第１のアンカー部により梁部を介して支持され加速度を受けて変位する質量部を有しており、この質量部には可動電極が設けられている。また、固定部は、基板上に第２のアンカー部により固定され可動電極と対向する形状の固定電極を有している。さらに、上記した基板は、半導体基板の上に貼り合わせ用薄膜、絶縁膜および導電性薄膜が形成された構造となっており、第１、第２のアンカー部は、導電性薄膜で構成されている。
特開平９−２１１０２２号公報 Conventionally, a servo-controlled differential capacitance type acceleration sensor using a bonded substrate has been proposed as a semiconductor mechanical quantity sensor having a movable part having a beam structure (see, for example, Patent Document 1). This is configured by forming a beam structure and a fixed part that form a movable part on a substrate (supporting substrate), and by detecting a change in capacitance between the beam structure and the fixed part, a mechanical quantity can be obtained. To detect. The beam structure has a first anchor portion and a mass portion that is supported by the first anchor portion via the beam portion and is displaced by acceleration. A movable electrode is provided on the mass portion. ing. Further, the fixed portion has a fixed electrode having a shape fixed on the substrate by the second anchor portion and facing the movable electrode. Furthermore, the above-described substrate has a structure in which a thin film for bonding, an insulating film, and a conductive thin film are formed on a semiconductor substrate, and the first and second anchor portions are formed of a conductive thin film. Yes.
JP 9-2111022 A

本発明者等がこの加速度センサについてさらに検討を進めたところ、導電性薄膜と絶縁膜や貼り合わせ用薄膜との間に生じる寄生容量がセンサの感度に大きく影響を及ぼすことが分かった。すなわち、梁構造体と固定部の間の容量を検出する場合、センサの出力は、（静電容量の変化分）／（全静電容量＋寄生容量）で表されるが、上記したように貼り合わせ用薄膜が電気的に浮遊した状態では寄生容量が大きくなるため、センサの感度が小さくなってしまう。   When the present inventors further studied the acceleration sensor, it was found that the parasitic capacitance generated between the conductive thin film and the insulating film or the thin film for bonding greatly affects the sensitivity of the sensor. That is, when detecting the capacitance between the beam structure and the fixed portion, the output of the sensor is expressed by (change in capacitance) / (total capacitance + parasitic capacitance). When the thin film for bonding is in an electrically floating state, the parasitic capacitance increases, so that the sensitivity of the sensor decreases.

また、梁構造の可動部と固定部を有する半導体力学量センサは、一般にエッチング等の半導体製造技術を用いて、支持用基板の上に形成された素子形成膜（素子形成用基板）に対して可動部と固定部を画定する溝を形成することにより、製造されるものであるが、可動部（梁構造体）と固定部とからなるセンサ素子部の外周には、センサ素子部以外の素子形成膜部分、即ち外周部が存在する。   A semiconductor dynamic quantity sensor having a movable part and a fixed part of a beam structure is generally applied to an element forming film (element forming substrate) formed on a supporting substrate by using a semiconductor manufacturing technique such as etching. It is manufactured by forming a groove that delimits the movable part and the fixed part. On the outer periphery of the sensor element part composed of the movable part (beam structure) and the fixed part, an element other than the sensor element part is provided. There is a forming film portion, that is, an outer peripheral portion.

そして、この外周部も支持用基板の上に支持されてはいるが、電気的に浮遊した状態であるため、貼り合わせ用薄膜の場合と同様に、センサの出力を変動させることがある。   And although this outer peripheral part is also supported on the support board | substrate, since it is in the electrically floating state, the output of a sensor may be fluctuated like the case of the thin film for bonding.

本発明は上記問題に鑑みたもので、センサ素子部の外周部に存在する外周部による寄生容量によってセンサ感度が低下するのを防止することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to prevent the sensor sensitivity from being lowered by the parasitic capacitance due to the outer peripheral portion existing in the outer peripheral portion of the sensor element portion.

上記目的を達成するため、請求項１に記載の発明では、支持用基板（１、３０１）の上に形成された素子形成膜（２００、３０２）を、該素子形成膜に形成された溝を介して、可動部（２Ａ）を有し該可動部の変位に伴う容量変化を検出するセンサ素子部と、該センサ素子部の外周に配置された外周部（２０１、３１３）とに画定し、該外周部に、該外周部の電位を固定する手段（２０２、３５０〜３５２）を備えたことを特徴としており、外周部による寄生容量によってセンサ感度が低下するのを防止することができる。   In order to achieve the above object, according to the first aspect of the present invention, the element forming film (200, 302) formed on the supporting substrate (1, 301) is formed into grooves formed in the element forming film. A sensor element unit that has a movable part (2A) and detects a change in capacitance due to the displacement of the movable part, and an outer peripheral part (201, 313) arranged on the outer periphery of the sensor element part, The outer peripheral portion is provided with means (202, 350 to 352) for fixing the electric potential of the outer peripheral portion, and it is possible to prevent the sensor sensitivity from being lowered by the parasitic capacitance due to the outer peripheral portion.

また、請求項２記載の発明では、請求項１記載のセンサにおいて、センサ素子部が複数個の容量検出部（３０４〜３０７）を備えたものとした場合に、上記外周部の電位を固定する手段（３５０、３５１）を、該複数個の容量検出部の各々に対応して設けたことを特徴としている。それによって、個々の容量検出部に任意の電位を付与でき、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる、即ち、各容量検出部に発生するオフセットをより効率良く制御できる。   According to a second aspect of the present invention, in the sensor according to the first aspect, when the sensor element unit includes a plurality of capacitance detection units (304 to 307), the potential of the outer peripheral portion is fixed. Means (350, 351) is provided corresponding to each of the plurality of capacitance detection units. Accordingly, an arbitrary potential can be applied to each capacitance detection unit, and the charge accumulated in the parasitic capacitance can be controlled in accordance with each capacitance detection unit, that is, the offset generated in each capacitance detection unit can be controlled more efficiently.

また、請求項３記載の発明では、請求項２記載のセンサにおいて、容量検出部（３０４〜３０７）を２個とし、且つ個々の該容量検出部が略同レベルの大きさの容量変化を伴うものとした場合に、第１の容量検出部（３０４、３０６）とこれに対応する外周部の電位を固定する手段（３５０）との距離、および、第２の容量検出部（３０５、３０７）とこれに対応する外周部の電位を固定する手段（３５１）との距離を略同じとしたことを特徴としている。   According to a third aspect of the present invention, in the sensor according to the second aspect of the present invention, there are two capacitance detection units (304 to 307), and each capacitance detection unit is accompanied by a capacitance change having a magnitude of substantially the same level. When it is assumed, the distance between the first capacitance detection unit (304, 306) and the means (350) for fixing the potential of the outer peripheral portion corresponding thereto, and the second capacitance detection unit (305, 307) And a distance (351) for fixing the electric potential of the outer peripheral portion corresponding thereto is made substantially the same.

それによって、第１の容量検出部及び第２の容量検出部に対応する各々の外周部の電位を固定する手段に対して、各々印加する電圧を同じにでき、制御が容易となる。また、請求項４記載の発明では、第１の容量検出部（３０４、３０６）と第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸に対して、各々の外周部の電位を固定する手段（３５０、３５１）を対称に配置したことを特徴としており、請求項３記載のセンサにおける距離の関係を効率的に実現できる。   As a result, the voltage applied to the means for fixing the potentials of the respective outer peripheral portions corresponding to the first capacitance detection unit and the second capacitance detection unit can be made the same, and the control is facilitated. According to a fourth aspect of the present invention, each outer peripheral portion with respect to an axis of symmetry perpendicular to a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307). It is characterized in that the means (350, 351) for fixing the potential is symmetrically arranged, and the distance relationship in the sensor according to claim 3 can be efficiently realized.

また、請求項５記載の発明では、請求項２〜請求項４記載のセンサにおいて、センサ素子部を、各々の容量検出部（３０４〜３０７）毎に設けられた容量変化を引き出すためのパッド（３１０、３１１）と、各々の該容量検出部と各々の該パッドとを電気的に接続する導体部（３１０ａ、３１１ａ）とを含んでなるものとした場合に、各々の該導体部の抵抗値を略同じとし、且つ、各々の該導体部の周囲に位置する溝（Ｓ２）を略同じ容積で形成したことを特徴としている。   According to a fifth aspect of the present invention, in the sensor according to the second to fourth aspects of the present invention, the sensor element portion is a pad for extracting a change in capacitance provided for each capacitance detection portion (304 to 307). 310, 311) and conductor portions (310a, 311a) that electrically connect the respective capacitance detection portions and the respective pads, the resistance values of the respective conductor portions. Are substantially the same, and grooves (S2) located around the respective conductor portions are formed with substantially the same volume.

例えば溝の幅や深さ等を調整して各々の導体部の周囲に位置する溝の容積を略同じとすることで、各々の導体部と外周部との寄生容量を略同じとし、且つ各々の導体部の抵抗値を略同じとしているから、オフセットを発生しにくい構造とできる上、各外周部の電位を固定する手段に印加する電圧を同じとできるため、センサの制御が容易となる。   For example, by adjusting the width and depth of the groove so that the volume of the groove located around each conductor portion is substantially the same, the parasitic capacitance between each conductor portion and the outer peripheral portion is substantially the same, and each Since the resistance values of the conductor portions are substantially the same, it is possible to make a structure that hardly generates an offset, and it is possible to make the voltage applied to the means for fixing the potential of each outer peripheral portion the same, thereby making it easy to control the sensor.

また、請求項６記載の発明では、請求項１記載のセンサにおいて、センサ素子部が２個の容量検出部（３０４〜３０７）を備え、個々の該容量検出部を略同レベルの大きさの容量変化を伴うものとした場合に、外周部の電位を固定する手段（３５２）を、第１の容量検出部（３０４、３０６）と第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸上に配置したことを特徴としている。   According to a sixth aspect of the present invention, in the sensor according to the first aspect, the sensor element unit includes two capacitance detection units (304 to 307), and each of the capacitance detection units has a size of substantially the same level. A line (352) for fixing the potential at the outer peripheral portion when the capacitance change is involved is a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307). It is characterized by being arranged on an axis of symmetry orthogonal to.

それによれば、１つの外周部の電位を固定する手段によって、これと各容量検出部との距離を同じにできるから、１つの外周部の電位を固定する手段に電圧を印加することで、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる。また、各容量検出部に各々、外周部の電位を固定する手段を設ける場合では、それに対応した配線等が必要であり、また、各外周部の電位を固定する手段の間で生じる微小な電位差によって外周部の電位の変動が起こりうるが、本発明では、そのようなことが無く、簡単で安定した制御が可能となる。   According to this, by the means for fixing the potential of one outer peripheral portion, the distance between this and each capacitance detection unit can be made the same, so by applying a voltage to the means for fixing the potential of one outer peripheral portion, The charge accumulated in the parasitic capacitance can be controlled in accordance with the capacitance detection unit. In addition, in the case where each capacitance detection unit is provided with a means for fixing the potential of the outer peripheral portion, wiring corresponding to that is necessary, and a minute potential difference generated between the means for fixing the potential of each outer peripheral portion. However, in the present invention, such a situation does not occur, and simple and stable control is possible.

また、請求項７記載の発明は、請求項１〜請求項６記載のセンサについて、外周部の電位を固定する手段（３５０〜３５２）において固定する電位を可動電極と同電位とする構成を付加したものである。また、請求項８記載の発明は、請求項１〜請求項７記載のセンサにおいて、その外周部（２０１、３１３）において、外周部の電位を固定する手段（２０２、３５０〜３５２）よりも外縁側に絶縁溝（３６０）を形成し、該絶縁溝の外縁側と内縁側とを絶縁するようにしたことを特徴としている。   The invention according to claim 7 adds a configuration in which the potential to be fixed in the means for fixing the potential of the outer peripheral portion (350 to 352) is set to the same potential as the movable electrode in the sensor according to claims 1 to 6. It is a thing. The invention according to claim 8 is the sensor according to claims 1 to 7, wherein the outer peripheral portion (201, 313) is more external than the means (202, 350-352) for fixing the electric potential of the outer peripheral portion. An insulating groove (360) is formed on the edge side, and the outer edge side and the inner edge side of the insulating groove are insulated.

それによれば、外周部の電位を固定する手段により固定された外周部の固定電位は、外周部のうち該絶縁溝よりも外縁側には印加されない。従って、外周部の外縁側即ちセンサの外周部分に導電性物質等が付着した場合でも、上記固定電位は、絶縁溝よりも外縁側を伝わって支持用基板側へリーク電流を発生させないので、変動しないという効果がある。   According to this, the fixed potential at the outer peripheral portion fixed by the means for fixing the potential at the outer peripheral portion is not applied to the outer edge side of the outer peripheral portion with respect to the insulating groove. Therefore, even when a conductive substance or the like adheres to the outer edge side of the outer peripheral portion, that is, the outer peripheral portion of the sensor, the fixed potential is not transmitted to the outer edge side of the insulating groove and generates a leakage current to the supporting substrate side. There is an effect of not.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
図１に本発明の第１実施形態にかかる加速度センサの平面図を示す。図２に、図１のＡ−Ａ断面図を示す。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below.
(First embodiment)
FIG. 1 is a plan view of an acceleration sensor according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line AA in FIG.

図１、図２において、基板１の上面には、単結晶シリコン（単結晶半導体材料、本発明でいう素子形成膜）２００を溝により分離して形成された可動部をなす梁構造体２Ａと固定部２Ｂが配置されている。梁構造体２Ａは、基板１側から突出する４つのアンカー部３ａ、３ｂ、３ｃ、３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ〜３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には梁部５が架設されている。   1 and 2, on the upper surface of the substrate 1, a beam structure 2A forming a movable portion formed by separating single crystal silicon (single crystal semiconductor material, element forming film as referred to in the present invention) 200 by a groove and The fixing part 2B is arranged. The beam structure 2 </ b> A is constructed by four anchor portions 3 a, 3 b, 3 c, and 3 d that protrude from the substrate 1 side, and is disposed at positions spaced apart from each other on the upper surface of the substrate 1. The anchor portions 3a to 3d are made of a polysilicon thin film. A beam portion 4 is constructed between the anchor portion 3a and the anchor portion 3b, and a beam portion 5 is constructed between the anchor portion 3c and the anchor portion 3d.

また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられている。この透孔６ａを設けることにより、後述する犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。さらに、質量部６における一方の側面（図１においては左側面）からは４つの可動電極７ａ、７ｂ、７ｃ、７ｄが突出している。この可動電極７ａ〜７ｄは、棒状をなし、等間隔をおいて平行に延びている。また、質量部６における他方の側面（図１においては右側面）からは４つの可動電極８ａ、８ｂ、８ｃ、８ｄが突出している。この可動電極８ａ〜８ｄは、棒状をなし、等間隔に平行に延びている。ここで、梁部４、５、質量部６、可動電極７ａ〜７ｄ、８ａ〜８ｄは、後述する犠牲層酸化膜の一部もしくは全部をエッチング除去することにより、可動するようになっている。   A rectangular mass portion (mass portion) 6 is installed between the beam portion 4 and the beam portion 5. The mass portion 6 is provided with a through hole 6a penetrating vertically. By providing this through hole 6a, it is possible to facilitate the entry of the etchant during the sacrifice layer etching described later. Furthermore, four movable electrodes 7a, 7b, 7c, and 7d protrude from one side surface (the left side surface in FIG. 1) of the mass portion 6. The movable electrodes 7a to 7d have a rod shape and extend in parallel at equal intervals. Further, four movable electrodes 8a, 8b, 8c, 8d protrude from the other side surface (the right side surface in FIG. 1) of the mass portion 6. The movable electrodes 8a to 8d have a rod shape and extend in parallel at equal intervals. Here, the beam portions 4 and 5, the mass portion 6, and the movable electrodes 7 a to 7 d and 8 a to 8 d are movable by removing a part or all of a sacrificial layer oxide film described later.

また、可動電極７ａ〜７ｄが形成された側において、基板１の上面には、第１の固定電極９ａ、９ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、１１ｃ、１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ、１０ｂ、１０ｃ、１０ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。   Further, on the side where the movable electrodes 7a to 7d are formed, the first fixed electrodes 9a, 9b, 9c, 9d and the second fixed electrodes 11a, 11b, 11c, 11d are fixed to the upper surface of the substrate 1. Yes. The first fixed electrodes 9a to 9d are supported by anchor portions 10a, 10b, 10c, and 10d protruding from the substrate 1 side, and one side surface of each movable electrode (bar-shaped portion) 7a to 7d of the beam structure 2A. It is arranged to face. The second fixed electrodes 11a to 11d are supported by anchor portions 12a, 12b, 12c, and 12d protruding from the substrate 1, and the other of the movable electrodes (rod-like portions) 7a to 7d of the beam structure 2A. It is arrange | positioned facing the side surface.

同様に、可動電極８ａ〜８ｄが形成された側において、基板１の上面には、第１の固定電極１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、アンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持され、かつ梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ、１６ｂ、１６ｃ、１６ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。   Similarly, on the side where the movable electrodes 8a to 8d are formed, the first fixed electrodes 13a, 13b, 13c, 13d and the second fixed electrodes 15a, 15b, 15c, 15d are fixed to the upper surface of the substrate 1. ing. The first fixed electrodes 13a to 13d are supported by the anchor portions 14a, 14b, 14c, and 14d, and are arranged to face one side surface of each movable electrode (rod-shaped portion) 8a to 8d of the beam structure 2A. Yes. The second fixed electrodes 15a to 15d are supported by anchor portions 16a, 16b, 16c, and 16d protruding from the substrate 1, and the other of the movable electrodes (rod-like portions) 8a to 8d of the beam structure 2A. It is arrange | positioned facing the side surface.

また、基板１の上面には、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄが形成され、電極取出部２７ａ〜２７ｄは基板１から突出するアンカー部２８ａ、２８ｂ、２８ｃ、２８ｄにより支持されている。基板１は、図２に示すようにシリコン基板３０の上に、酸化膜３１を介し、貼り合わせ用薄膜（ポリシリコン薄膜）３２、絶縁膜（シリコン酸化膜）３３、絶縁膜３４、導電性薄膜（例えばリン等の不純物をドーピングしたポリシリコン薄膜）３５、および絶縁膜３６が積層され、導電性薄膜３５が絶縁膜３４、３６の内部に埋め込まれた構造となっている。ここで、絶縁膜３４、３６は、後述する犠牲層エッチングを行う際のエッチング液で浸食されにくい薄膜で構成されている。例えば、エッチング液としてＨＦ（フッ素水素酸）を用いる場合には、シリコン酸化膜に比べ浸食量が小さいシリコン窒化膜を、絶縁膜３４、３６として用いる。   Electrode extraction portions 27a, 27b, 27c, and 27d are formed on the upper surface of the substrate 1, and the electrode extraction portions 27a to 27d are supported by anchor portions 28a, 28b, 28c, and 28d that protrude from the substrate 1. As shown in FIG. 2, the substrate 1 has a thin film for bonding (polysilicon thin film) 32, an insulating film (silicon oxide film) 33, an insulating film 34, and a conductive thin film on a silicon substrate 30 through an oxide film 31. (For example, a polysilicon thin film doped with an impurity such as phosphorus) 35 and an insulating film 36 are stacked, and the conductive thin film 35 is embedded in the insulating films 34 and 36. Here, the insulating films 34 and 36 are formed of a thin film that is less likely to be eroded by an etching solution when performing sacrificial layer etching described later. For example, when HF (fluoric acid) is used as the etchant, a silicon nitride film having a smaller erosion amount than the silicon oxide film is used as the insulating films 34 and 36.

アンカー部３ａ、３ｂは、図２に示すように、導電性薄膜３５で構成されており、この図２に示されない他のアンカー部３ｃ、３ｄ、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ、２８ａ〜２８ｄも同様に、導電性薄膜３５で構成されている。また、導電性薄膜３５は、第１の固定電極９ａ〜９ｄと電極取出部２７ａの間、第１の固定電極１３ａ〜１３ｄと電極取出部２７ｂの間、第２の固定電極１１ａ〜１１ｄと電極取出部２７ｃの間、および第２の固定電極１５ａ〜１５ｄと電極取出部２７ｄの間を、それぞれ電気的に接続する配線を形成するとともに、下部電極（静電気力相殺用固定電極）２６を形成している。この下部電極２６は、基板１の上面部における梁構造体２Ａと対向する領域に形成されている。   As shown in FIG. 2, the anchor portions 3a and 3b are composed of a conductive thin film 35. Other anchor portions 3c, 3d, 10a to 10d, 12a to 12d, 14a to 14d, which are not shown in FIG. Similarly, 16 a to 16 d and 28 a to 28 d are also formed of the conductive thin film 35. In addition, the conductive thin film 35 is formed between the first fixed electrodes 9a to 9d and the electrode extraction part 27a, between the first fixed electrodes 13a to 13d and the electrode extraction part 27b, and between the second fixed electrodes 11a to 11d and the electrode. In addition to forming wirings that electrically connect between the extraction portions 27c and between the second fixed electrodes 15a to 15d and the electrode extraction portions 27d, a lower electrode (static force canceling fixed electrode) 26 is formed. ing. The lower electrode 26 is formed in a region facing the beam structure 2 </ b> A on the upper surface portion of the substrate 1.

また、図１、図２に示すように、電極取出部３ａの上方には、アルミ薄膜よりなる電極パッド（ボンディングパッド）４３が設けられている。また、電極取出部２７ａ〜２７ｄの上面には、アルミ薄膜よりなる電極パッド（ボンディングパッド）４４ａ、４４ｂ、４４ｃ、４４ｄがそれぞれ設けられている。上記した構成において、梁構造体２Ａの可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄの間に第１のコンデンサが、また梁構造体２Ａの可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄの間に第２のコンデンサがそれぞれ形成される。同様に、梁構造体２Ａの可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄの間に第１のコンデンサが、また梁構造体２Ａの可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄの間に第２のコンデンサがそれぞれ形成される。   As shown in FIGS. 1 and 2, an electrode pad (bonding pad) 43 made of an aluminum thin film is provided above the electrode extraction portion 3a. In addition, electrode pads (bonding pads) 44a, 44b, 44c, and 44d made of an aluminum thin film are provided on the upper surfaces of the electrode extraction portions 27a to 27d, respectively. In the configuration described above, the first capacitor is provided between the movable electrodes 7a to 7d and the first fixed electrodes 9a to 9d of the beam structure 2A, and the movable electrodes 7a to 7d and the second fixed electrode of the beam structure 2A. A second capacitor is formed between 11a to 11d. Similarly, a first capacitor is provided between the movable electrodes 8a to 8d and the first fixed electrodes 13a to 13d of the beam structure 2A, and the movable electrodes 8a to 8d and the second fixed electrodes 15a to 15a of the beam structure 2A. A second capacitor is formed between 15d.

そして、第１、第２のコンデンサの容量に基づき、図示しない制御回路によって、梁構造体２Ａに作用する加速度が検出される。具体的には、可動電極と固定電極により２つの差動型静電容量を形成し、図１２の回路により、加速度が検出される。また、本実施形態では、図１、図２に示すように、貼り合わせ用薄膜３２の電位を固定するために、電位取出部５０が形成され、この電位取出部５０は基板１から突出するアンカー部５１により支持されている。このアンカー部５１も導電性薄膜３５で構成されている。また、この電位取出部５０が形成されている部位においてシリコン酸化膜３３、絶縁膜３４に開口部５２が形成されており、その部分で貼り合わせ用薄膜３２は、アンカー部５１を介し電位取出部５０に電気的に接続されている。また、電位取出部５０の上方には、アルミ薄膜よりなる電極パッド（ボンディングパッド）５３が設けられている。このことにより、貼り合わせ用薄膜３２の電位を固定することができるため、寄生容量を低減し、センサ感度の減少を防止することができる。   Based on the capacities of the first and second capacitors, an acceleration acting on the beam structure 2A is detected by a control circuit (not shown). Specifically, two differential capacitances are formed by the movable electrode and the fixed electrode, and acceleration is detected by the circuit of FIG. In this embodiment, as shown in FIGS. 1 and 2, a potential extraction portion 50 is formed in order to fix the potential of the thin film 32 for bonding, and the potential extraction portion 50 is an anchor protruding from the substrate 1. Supported by the portion 51. The anchor portion 51 is also composed of the conductive thin film 35. In addition, an opening 52 is formed in the silicon oxide film 33 and the insulating film 34 at a portion where the potential extraction portion 50 is formed, and the bonding thin film 32 is connected to the potential extraction portion via the anchor portion 51 in that portion. 50 is electrically connected. Further, an electrode pad (bonding pad) 53 made of an aluminum thin film is provided above the potential extraction unit 50. As a result, the potential of the bonding thin film 32 can be fixed, so that parasitic capacitance can be reduced and sensor sensitivity can be prevented from decreasing.

次に、上記した半導体加速度センサの製造方法について、図１中のＢ−Ｂ断面を用いた工程図に従って説明する。まず、図３（ａ）に示すように、第１の半導体基板としての単結晶シリコン基板６０を用意する。そして、トレンチエッチングによりシリコン基板６０に溝６１を形成する。この溝６１は、梁構造体２Ａと固定部２Ｂを画定するためのものである。   Next, a manufacturing method of the above-described semiconductor acceleration sensor will be described with reference to a process diagram using a BB cross section in FIG. First, as shown in FIG. 3A, a single crystal silicon substrate 60 as a first semiconductor substrate is prepared. Then, a trench 61 is formed in the silicon substrate 60 by trench etching. The groove 61 is for defining the beam structure 2A and the fixed portion 2B.

次に、図３（ｂ）に示すように、犠牲層用薄膜としてのシリコン酸化膜６２をＣＶＤ法などにより成膜し、さらにシリコン酸化膜６２の表面を平坦化する。次に、図３（ｃ）に示すように、シリコン酸化膜６２に対しフォトリソグラフィを経て一部エッチングして凹部６３を形成する。その後表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜６４を成膜する。   Next, as shown in FIG. 3B, a silicon oxide film 62 as a sacrificial layer thin film is formed by CVD or the like, and the surface of the silicon oxide film 62 is planarized. Next, as shown in FIG. 3C, the silicon oxide film 62 is partially etched through photolithography to form a recess 63. Thereafter, a silicon nitride film 64 is formed to increase the unevenness of the surface and to serve as an etching stopper at the time of sacrifice layer etching.

そして図３（ｄ）に示すように、シリコン酸化膜６２とシリコン窒化膜６４の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部６５ａ、６５ｂ、６５ｃ、６５ｄ、６５ｅを形成する。この開口部６５ａ〜６５ｅは、梁構造体と下部電極とを接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。   Then, as shown in FIG. 3D, openings 65a, 65b, 65c, 65d, and 65e are formed in the anchor portion formation region by dry etching or the like through photolithography on the stacked body of the silicon oxide film 62 and the silicon nitride film 64. Form. The openings 65a to 65e are for connecting the beam structure and the lower electrode, and for connecting the fixed electrode and the electrode extraction portion and the wiring pattern.

引き続き、図３（ｅ）に示すように、開口部６５ａ〜６５ｅを含むシリコン窒化膜６４の上にポリシリコン薄膜を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン６６ａ、６６ｂ、６６ｃ、６６ｄ、６６ｅ、６６ｆ、６６ｇを形成する。このように、開口部６５ａ〜６５ｅを含むシリコン窒化膜６４上の所定領域に導電性薄膜として不純物ドープトポリシリコン薄膜６６（６６ａ〜６６ｇ）を形成する。ポリシリコン薄膜の膜厚は１〜２μｍ程度である。   Subsequently, as shown in FIG. 3E, a polysilicon thin film is formed on the silicon nitride film 64 including the openings 65a to 65e, and then impurities are introduced by phosphorus diffusion or the like, and photolithography is performed. Then, anchor portions, wirings, and lower electrode patterns 66a, 66b, 66c, 66d, 66e, 66f, and 66g are formed. Thus, impurity doped polysilicon thin film 66 (66a-66g) is formed as a conductive thin film in a predetermined region on silicon nitride film 64 including openings 65a-65e. The thickness of the polysilicon thin film is about 1-2 μm.

この工程（開口部を含むシリコン窒化膜６４上の所定領域に不純物ドープトポリシリコン６６を形成する工程）において、ステッパの下部パターン分解能を満たす程度にポリシリコン薄膜６６が薄い（１〜２μｍ）ので、ポリシリコン薄膜６６の下でのシリコン窒化膜６４の開口部６５ａ〜６５ｅの形状を透視することができ、フォトマスク合わせを正確に行うことができる。   In this step (the step of forming the impurity-doped polysilicon 66 in a predetermined region on the silicon nitride film 64 including the opening), the polysilicon thin film 66 is thin (1 to 2 μm) to the extent that the lower pattern resolution of the stepper is satisfied. The shapes of the openings 65a to 65e of the silicon nitride film 64 under the polysilicon thin film 66 can be seen through, and photomask alignment can be performed accurately.

そして図４（ａ）に示すように、ポリシリコン薄膜６６およびシリコン窒化膜６４の上にシリコン窒化膜６７を成膜し、さらにその上にシリコン酸化膜６８を成膜する。この後、図４（ｂ）に示すように、フォトリソグラフィを経て、シリコン酸化膜６８とシリコン窒化膜６７に対し開口部６９をドライエッチング等により形成する。   Then, as shown in FIG. 4A, a silicon nitride film 67 is formed on the polysilicon thin film 66 and the silicon nitride film 64, and a silicon oxide film 68 is further formed thereon. Thereafter, as shown in FIG. 4B, an opening 69 is formed in the silicon oxide film 68 and the silicon nitride film 67 by dry etching or the like through photolithography.

そして、図４（ｃ）に示すように、開口部６９を含むシリコン酸化膜６８上に貼り合わせ用薄膜としてのポリシリコン薄膜７０を成膜する。このポリコン薄膜７０は開口部６９によりポリシリコン薄膜６６ａに繋がっているため、これにより電気的にポリシリコン薄膜７０の電位を取り出すことができる。次に、図４（ｄ）に示すように、貼り合わせのためにポリシリコン薄膜７０の表面を機械的研磨などにより平坦化し、ポリシリコン薄膜７０上に貼り合わせを容易にするためにシリコン酸化膜７１を成膜する。   Then, as shown in FIG. 4C, a polysilicon thin film 70 as a thin film for bonding is formed on the silicon oxide film 68 including the opening 69. Since the polysilicon thin film 70 is connected to the polysilicon thin film 66a through the opening 69, the potential of the polysilicon thin film 70 can be taken out electrically. Next, as shown in FIG. 4D, the surface of the polysilicon thin film 70 is flattened by mechanical polishing or the like for bonding, and a silicon oxide film is formed on the polysilicon thin film 70 for easy bonding. 71 is deposited.

次に、図４（ｅ）に示すように、第２の半導体基板としての単結晶シリコン基板（支持基板）７２を用意し、ポリシリコン薄膜７０の表面とシリコン基板７２とを貼り合わせる。そして、図５（ａ）に示すようにシリコン基板６０、７２を表裏逆にし、図５（ｂ）に示すように、シリコン基板６０側を機械的研磨などを行い薄膜化する。この際、溝６１内のシリコン酸化膜６２の層が出現するまで研磨を行う。このようにシリコン酸化膜６２の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。   Next, as shown in FIG. 4E, a single crystal silicon substrate (supporting substrate) 72 as a second semiconductor substrate is prepared, and the surface of the polysilicon thin film 70 and the silicon substrate 72 are bonded together. Then, the silicon substrates 60 and 72 are turned upside down as shown in FIG. 5A, and as shown in FIG. 5B, the silicon substrate 60 side is thinned by mechanical polishing or the like. At this time, polishing is performed until a layer of the silicon oxide film 62 in the groove 61 appears. If polishing is performed until the layer of the silicon oxide film 62 appears in this way, the hardness in polishing changes, so that the end point of polishing can be easily detected.

この後、図５（ｃ）に示すように、アルミ電極８２を成膜・フォトリソグラフィを経て形成する。最後に、図５（ｄ）に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６２をエッチング除去し、可動電極を有する梁構造を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去してシリコン基板６０を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。   Thereafter, as shown in FIG. 5C, an aluminum electrode 82 is formed through film formation and photolithography. Finally, as shown in FIG. 5 (d), the silicon oxide film 62 is removed by etching with an HF-based etchant to make the beam structure having movable electrodes movable. That is, the silicon oxide film 62 in a predetermined region is removed by sacrificial layer etching using an etching solution, and the silicon substrate 60 is made a movable structure. At this time, a sublimation agent such as paradichlorobenzene is used to prevent the movable part from adhering to the substrate during the drying process after etching.

このようにして、埋込ＳＯＩ基板を用い、配線パターンおよび下部電極を絶縁体分離により形成した半導体加速度センサを形成することができる。なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜６２を用い、導電性薄膜としてシリコン薄膜６６を用いているから、犠牲層エッチング工程において、ＨＦ系エッチング液を用いた場合、シリコン酸化膜６２はＨＦにて溶けるが、ポリシリコン薄膜６６は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。   In this way, it is possible to form a semiconductor acceleration sensor using an embedded SOI substrate and having a wiring pattern and a lower electrode formed by insulator separation. In the above-described embodiment, the silicon oxide film 62 is used as the sacrificial layer thin film and the silicon thin film 66 is used as the conductive thin film. Therefore, in the sacrificial layer etching step, silicon is used when an HF-based etchant is used. The oxide film 62 is melted by HF, but the polysilicon thin film 66 is not melted. Therefore, it is not necessary to accurately control the concentration and temperature of the HF-based etching solution or to accurately complete the etching by time management. Becomes easier.

なお、本第１実施形態においては、以下のような変形例も可能である。上記した製造方法においては、アンカー部の下にシリコン窒化膜６７（図２におけるシリコン窒化膜３４）を形成することによって、犠牲層エッチング時に上層側のシリコン窒化膜６４（図２におけるシリコン窒化膜３６）がオーバーエッチングされても、アンカー部が剥がれるのを防止することができる。但し、シリコン酸化膜６８をなくすようにすれば、シリコン酸化膜６４を省略することができる。この場合、ポリシリコン薄膜６６にシリコン窒化膜６７のみが形成されるので、開口部６９における貼り合わせのためのポリシリコン薄膜７０の段差が小さくなり、平坦化研磨を容易にすることができる。この場合の構造を図２に対比して図６に示す。   In the first embodiment, the following modifications are possible. In the manufacturing method described above, the silicon nitride film 67 (the silicon nitride film 34 in FIG. 2) is formed under the anchor portion, so that the upper silicon nitride film 64 (the silicon nitride film 36 in FIG. 2) is etched during the sacrificial layer etching. ) Can be prevented from peeling off even if overetching. However, if the silicon oxide film 68 is eliminated, the silicon oxide film 64 can be omitted. In this case, since only the silicon nitride film 67 is formed on the polysilicon thin film 66, the level difference of the polysilicon thin film 70 for bonding in the opening 69 is reduced, and planarization polishing can be facilitated. The structure in this case is shown in FIG. 6 in comparison with FIG.

また、本実施形態では、電極取出部３ａ、２７ａ〜２７ｄ、電位取出部５０の上面に電極パッド４３、４４ａ〜４４ｄ、５３を設けるものを示したが、図７に示すように、センサチップの片側に電極パッド１０４〜１０８を設けるようにしてもよい。この場合、電極パッド１０４は、導電性薄膜３５を用いた配線１０１によって梁構造体２Ａと電気的に接続される。また、電極パッド１０５は、導電性薄膜３５を用いた配線１０２によって固定電極９ａ〜９ｄ、１３ａ〜１３ｄと電気的に接続され、電極パッド１０６は、導電性薄膜３５を用いた配線１０３によって固定電極１１ａ〜１１ｄ、１５ａ〜１５ｄと電気的に接続される。   In the present embodiment, the electrode pads 43, 44a to 44d, 53 are provided on the upper surfaces of the electrode extraction portions 3a, 27a to 27d and the potential extraction portion 50. However, as shown in FIG. The electrode pads 104 to 108 may be provided on one side. In this case, the electrode pad 104 is electrically connected to the beam structure 2 </ b> A by the wiring 101 using the conductive thin film 35. The electrode pad 105 is electrically connected to the fixed electrodes 9 a to 9 d and 13 a to 13 d by the wiring 102 using the conductive thin film 35, and the electrode pad 106 is fixed to the fixed electrode by the wiring 103 using the conductive thin film 35. 11a to 11d and 15a to 15d are electrically connected.

また、電極パッド１０７は、その下のアンカー部をなす導電性薄膜３５を介し貼り合わせ用薄膜３２と電気的に接続されており、電極パッド１０８は、表面側のシリコン基板の電位を固定するために設けられている。このように構成した場合、図に示すように、配線１０１と１０２が交差する箇所が生じる。このとき、図８（ａ）、（ｂ）に示すように、その交差箇所を絶縁膜１０８で囲み、配線１０１を、シリコン基板をバイパスして形成する、すなわちシリコン基板を介した架設構造とすることが考えられる。なお、図８において（ｂ）は（ａ）のＣ−Ｃ断面図である。このような構造とするためには、図３（ａ）の工程において配線が交差する箇所を囲むように溝を形成し、図３（ｂ）の工程でその溝をシリコン酸化膜で埋め、図３（ｄ）の工程で配線をバイパスさせるところに開口部を形成するようにすればよい。しかしながら、このような方法を用いると、余分な溝をシリコン基板に形成することになるため、エッチング液の進入等による断線や構造体の側壁加工精度に変化が生じる。   The electrode pad 107 is electrically connected to the bonding thin film 32 via the conductive thin film 35 forming the anchor portion below the electrode pad 107, and the electrode pad 108 is used to fix the potential of the silicon substrate on the surface side. Is provided. In the case of such a configuration, as shown in the figure, there are portions where the wirings 101 and 102 intersect. At this time, as shown in FIGS. 8A and 8B, the intersecting portion is surrounded by the insulating film 108, and the wiring 101 is formed by bypassing the silicon substrate, that is, a construction structure through the silicon substrate. It is possible. In addition, in FIG. 8, (b) is CC sectional drawing of (a). In order to obtain such a structure, a groove is formed so as to surround a portion where the wiring intersects in the step of FIG. 3A, and the groove is filled with a silicon oxide film in the step of FIG. An opening may be formed where the wiring is bypassed in the step 3 (d). However, when such a method is used, an extra groove is formed in the silicon substrate, so that disconnection due to the ingress of an etchant or the like, and the side wall processing accuracy of the structure change.

そこで、図９（ａ）、（ｂ）に示すように、シリコン酸化膜３３およびシリコン窒化膜３４に開口部を設け、配線１０１を、貼り合わせ用薄膜３２によりバイパスする形で形成すれば、上記したようにシリコン基板に余分な溝を形成する必要がないため、構造体の側壁加工精度の変化を抑えることができる。なお、図９において（ｂ）は（ａ）のＤ−Ｄ断面図である。   Therefore, as shown in FIGS. 9A and 9B, if the silicon oxide film 33 and the silicon nitride film 34 are provided with openings and the wiring 101 is formed so as to be bypassed by the thin film 32 for bonding, As described above, since it is not necessary to form an extra groove in the silicon substrate, a change in the side wall processing accuracy of the structure can be suppressed. In addition, in FIG. 9, (b) is DD sectional drawing of (a).

（第２実施形態）
本第２実施形態に係る加速度センサを図１０に示す。本センサの平面構成は上記図１と同じであり、図１０は本センサを上記図２と同じ断面にて示したものである。本センサは上記第１実施形態を変形したものであり、上記第１実施形態と異なる点は酸化膜３１を備えない点である。以下、この点について述べる。上記図２に対して酸化膜３１が無い場合、貼り合わせ用薄膜３２は、シリコン基板３０と接合され電気的に接続されているものの、シリコン基板３０がチップ化された後、実装された時にパッケージとシリコン基板３０は、シリコン基板３０裏面（図１０の下側）にある自然酸化膜等の影響から非常に高い接触抵抗を持つと考えられる。 (Second Embodiment)
An acceleration sensor according to the second embodiment is shown in FIG. The planar configuration of this sensor is the same as that shown in FIG. 1, and FIG. 10 shows this sensor in the same cross section as FIG. This sensor is a modification of the first embodiment, and is different from the first embodiment in that the oxide film 31 is not provided. This point will be described below. When the oxide film 31 is not provided with respect to FIG. 2, the bonding thin film 32 is bonded and electrically connected to the silicon substrate 30, but the package is formed when the silicon substrate 30 is mounted after being formed into a chip. The silicon substrate 30 is considered to have a very high contact resistance due to the influence of a natural oxide film or the like on the back surface of the silicon substrate 30 (the lower side in FIG. 10).

そこで、本実施形態のように、酸化膜３１が無い場合も、貼り合わせ用薄膜３２の電位（及び接続されたシリコン基板３０の電位）を取り出すことで、寄生容量を低減でき、センサ感度の低下を防止することができる。   Thus, as in the present embodiment, even when the oxide film 31 is not present, the parasitic capacitance can be reduced by taking out the potential of the bonding thin film 32 (and the potential of the connected silicon substrate 30), resulting in a decrease in sensor sensitivity. Can be prevented.

（第３実施形態）
上述した第１及び第２実施形態を含め、センサ構造に寄生する寄生容量について検討した。本第３実施形態は、この検討に基づいたものである。本実施形態では、可動電極と寄生容量を形成するセンサ構造の各部位について検証し、寄生容量の影響を排除する点をより詳細に説明する。 (Third embodiment)
Including the first and second embodiments described above, the parasitic capacitance parasitic on the sensor structure was examined. The third embodiment is based on this study. In the present embodiment, each part of the sensor structure that forms the movable electrode and the parasitic capacitance is verified, and the point of eliminating the influence of the parasitic capacitance will be described in more detail.

図１１は、上記両実施形態のセンサにおける寄生容量の等価回路を説明する説明図である。図１１において、支持Ｓｉ基板はシリコン基板３０、素子形成膜は梁構造体２Ａと固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ（つまりセンサ素子部）との外周に溝Ｓ１を介して位置する外周部２０１（図１及び図２参照）を示し、下部電極は上記の下部電極２６を示し、ストッパとは図示されていないもので、可動電極７ａ〜７ｄ、８ａ〜８ｄが過度に動くことを防止するものである。   FIG. 11 is an explanatory diagram for explaining an equivalent circuit of parasitic capacitance in the sensors of both the above embodiments. In FIG. 11, the supporting Si substrate is the silicon substrate 30, and the element forming film is the groove S1 on the outer periphery of the beam structure 2A and the fixed electrodes 9a to 9d, 11a to 11d, 13a to 13d, and 15a to 15d (that is, the sensor element portion). The lower electrode shows the lower electrode 26 and the stopper is not shown, and the movable electrodes 7a to 7d and 8a to 8d are shown in FIG. It is intended to prevent excessive movement.

ここで、外周部２０１は、図２に示す様に、第２の導電性薄膜３５に固定された単結晶シリコン２００からなり、単結晶シリコン２００における固定部２Ｂの一部である。また、図１１中、固定電極１は第１の固定電極９ａ〜９ｄ、１３ａ〜１３ｄを示し、固定電極２は第２の固定電極１１ａ〜１１ｄ、１５ａ〜１５ｄを示し、可動電極は可動電極７ａ〜７ｄ、８ａ〜８ｄを示し、Ｃ１’、Ｃ２’は、各々上記第１のコンデンサの容量、第２のコンデンサの容量を示し、Ｃ１〜Ｃ１５は各部位間に生ずる寄生容量である。これら寄生容量は、単に電極部だけでなく配線につくものも含まれている。   Here, as shown in FIG. 2, the outer peripheral portion 201 is made of single crystal silicon 200 fixed to the second conductive thin film 35, and is a part of the fixed portion 2 </ b> B in the single crystal silicon 200. Further, in FIG. 11, the fixed electrode 1 indicates first fixed electrodes 9a to 9d and 13a to 13d, the fixed electrode 2 indicates second fixed electrodes 11a to 11d and 15a to 15d, and the movable electrode is the movable electrode 7a. ˜7d, 8a-8d, C1 ′ and C2 ′ respectively indicate the capacitance of the first capacitor and the capacitance of the second capacitor, and C1 to C15 are parasitic capacitances generated between the respective parts. These parasitic capacitances include not only the electrode part but also those attached to the wiring.

そして、上記両実施形態のセンサにおいては、可動電極と固定電極との間の容量変化を可動電極からの出力として得るものであるが、その検出原理について、図１２を用いて説明する。なお、図１２においても、固定電極１、固定電極２、可動電極、Ｃ１’、Ｃ２’は、上記図１１と同様に定義されている。図１２に示す検出回路はスイッチトキャパシタ回路と呼ばれる回路であり、初めキャパシタＣｆをスイッチＳＷにより短絡しておく。このとき、固定電極１、２に印加する電圧は、それぞれＶと０ボルトであり、可動電極はＯＰアンプ（図１２中、ＯＰＡで図示）によりＶ／２が印加されている。次に、スイッチＳＷをオフとした後に固定電極１、２に印加する電圧を反転させると固定電極１、２と可動電極間の電荷のバランスが変化し、その変化量がキャパシタＣｆにチャージされる。このときのキャパシタＣｆの値が容量変化として電圧に変換されて出力される。   And in the sensor of both the said embodiment, the capacitance change between a movable electrode and a fixed electrode is obtained as an output from a movable electrode, The detection principle is demonstrated using FIG. In FIG. 12, the fixed electrode 1, the fixed electrode 2, the movable electrode, C1 ', and C2' are defined in the same manner as in FIG. The detection circuit shown in FIG. 12 is a circuit called a switched capacitor circuit. First, the capacitor Cf is short-circuited by the switch SW. At this time, voltages applied to the fixed electrodes 1 and 2 are V and 0 volts, respectively, and V / 2 is applied to the movable electrode by an OP amplifier (shown as OPA in FIG. 12). Next, when the voltage applied to the fixed electrodes 1 and 2 is reversed after the switch SW is turned off, the balance of charges between the fixed electrodes 1 and 2 and the movable electrode changes, and the amount of change is charged in the capacitor Cf. . The value of the capacitor Cf at this time is converted into a voltage as a capacitance change and output.

従って、図１１に示す様に、可動電極に対して生ずる寄生容量Ｃ１〜Ｃ１０及びＣ１２のうち、電位が固定されていない寄生容量が出力に影響する。具体的には電位変動により寄生容量にチャージされる電荷量が変化するため、その影響でキャパシタＣｆにチャージされる電荷量が変動し、出力が変動してしまう。このとき、可動電極と寄生容量を形成する部位のうち、下部電極は可動電極が基板１に貼り付かないことを目的とし、また、ストッパも可動電極の可動範囲を規制するものであり、可動電極と接触の可能性があるため、接触した際にも可動電極が貼り付くことを防止することを目的としており、これらストッパ、下部電極は可動電極と同じ電位が与えられている。従って、寄生容量Ｃ４、Ｃ１２のチャージ量は変化しないため出力に影響しない。   Accordingly, as shown in FIG. 11, among the parasitic capacitances C1 to C10 and C12 generated for the movable electrode, the parasitic capacitance whose potential is not fixed affects the output. Specifically, since the amount of charge charged to the parasitic capacitance changes due to potential fluctuation, the amount of charge charged to the capacitor Cf fluctuates due to the influence, and the output fluctuates. At this time, the lower electrode of the part forming the parasitic capacitance with the movable electrode is intended to prevent the movable electrode from sticking to the substrate 1, and the stopper also restricts the movable range of the movable electrode. Therefore, the purpose is to prevent the movable electrode from sticking even when contact is made, and the stopper and the lower electrode are given the same potential as the movable electrode. Accordingly, the amount of charge of the parasitic capacitors C4 and C12 does not change, so the output is not affected.

また、固定電極と可動電極の配線間に形成される寄生容量Ｃ５、Ｃ６、Ｃ８も固定電極に所定電位が印加されるものであるため、出力には影響がない。従って、残りの寄生容量、すなわち、貼合Ｐｏｌｙ−Ｓｉ（貼り合わせ用薄膜３２）と素子形成膜（外周部２０１）とが可動電極と形成する寄生容量Ｃ１、Ｃ７、Ｃ１０及びＣ２、Ｃ３、Ｃ９が、出力に影響する。   In addition, the parasitic capacitances C5, C6, and C8 formed between the wirings of the fixed electrode and the movable electrode have no influence on the output because a predetermined potential is applied to the fixed electrode. Therefore, the remaining parasitic capacitances, that is, parasitic capacitances C1, C7, C10 and C2, C3, C9 formed by the bonded Poly-Si (the bonding thin film 32) and the element forming film (the outer peripheral portion 201) with the movable electrode. Affects the output.

上記第１及び第２実施形態では、これら寄生容量のうち、寄生容量Ｃ１、Ｃ７、Ｃ１０の影響をなくすべく、貼合Ｐｏｌｙ−Ｓｉの電位を固定するようにしたものである。本第３実施形態では、素子形成膜（外周部２０１）の電位を固定するようにして、寄生容量の影響をなくすようにしたことを特徴としている。素子形成膜即ち外周部２０１と可動電極とで形成される寄生容量は、主に、上記図１に示す梁部４、５に空隙Ｓ１を介して隣接する領域にて形成される。この空隙Ｓ１は１０μｍ以下のオーダーである。空隙Ｓ１の間隔が狭いことにより、寄生容量の影響が大きくでるようになる。   In the said 1st and 2nd embodiment, in order to eliminate the influence of parasitic capacitance C1, C7, C10 among these parasitic capacitances, the electric potential of bonding Poly-Si is fixed. The third embodiment is characterized in that the influence of parasitic capacitance is eliminated by fixing the potential of the element formation film (outer peripheral portion 201). Parasitic capacitance formed by the element forming film, that is, the outer peripheral portion 201 and the movable electrode is mainly formed in a region adjacent to the beam portions 4 and 5 shown in FIG. The gap S1 is on the order of 10 μm or less. Since the gap S1 is narrow, the influence of parasitic capacitance is increased.

そこで、上記図１及び図２に示す様に、外周部２０１に、外周部２０１の電位を固定する手段としてのパッド２０２を設ける。このパッド２０２に図示しない制御回路から電圧を印加し、外周部２０１の電位（素子形成膜電位）を固定することで、外周部２０１と可動電極とで形成される寄生容量のチャージ量変化がなくなり、その寄生容量による出力電圧の変動を抑制することができる。なお、パッド２０２はアルミ薄膜等よりなるものとできる。   Therefore, as shown in FIGS. 1 and 2, a pad 202 is provided on the outer peripheral portion 201 as a means for fixing the potential of the outer peripheral portion 201. By applying a voltage to the pad 202 from a control circuit (not shown) and fixing the potential of the outer peripheral portion 201 (element formation film potential), there is no change in the charge amount of the parasitic capacitance formed by the outer peripheral portion 201 and the movable electrode. The fluctuation of the output voltage due to the parasitic capacitance can be suppressed. The pad 202 can be made of an aluminum thin film or the like.

尚、当然ではあるが、より好ましい形態として、本実施形態にて説明した外周部２０１の電位を取ることと、上記第１及び第２実施形態にて説明した貼り合わせ用薄膜３２の電位を取ることを同時に実施することで、寄生容量の影響を十分排除できる。また、さらに好ましい形態として、外周部２０１あるいは貼り合わせ用薄膜３２の固定する電位としては、可動電極７ａ〜７ｄ、８ａ〜８ｄに印加される電位、つまり図１２に示すＯＰアンプの非反転入力端子に印加されているＶ／２を印加することが望まれる。それは、外周部２０１や貼り合わせ用薄膜３２が可動電極と同電位であれば寄生容量に電荷がチャージアップしないため、出力への電荷変動の影響により十分に排除できるためである。なお、ＯＰアンプの非反転入力端子印加電圧は０〜Ｖの間であれば良い。   Of course, as a more preferable mode, the potential of the outer peripheral portion 201 described in the present embodiment and the potential of the bonding thin film 32 described in the first and second embodiments are taken. By implementing this simultaneously, the influence of parasitic capacitance can be sufficiently eliminated. Further, as a more preferable form, the potential fixed to the outer peripheral portion 201 or the thin film for bonding 32 is the potential applied to the movable electrodes 7a to 7d, 8a to 8d, that is, the non-inverting input terminal of the OP amplifier shown in FIG. It is desirable to apply V / 2 applied to the. This is because if the outer peripheral portion 201 and the bonding thin film 32 have the same potential as the movable electrode, the charge is not charged up to the parasitic capacitance, and can be sufficiently eliminated due to the influence of charge fluctuations on the output. Note that the non-inverting input terminal applied voltage of the OP amplifier may be between 0 and V.

（第４実施形態）
上記第３実施形態では、主として、外周部の電位を固定する手段（以下、外周部電位固定手段という）を設けることについて述べたが、本実施形態は、この外周部電位固定手段を、上記実施形態とは異なる構成を有する加速度センサ、即ち、ＳＯＩウエハを用いた容量式加速度センサに適用したものである。 (Fourth embodiment)
In the third embodiment, the provision of means for fixing the potential of the outer peripheral portion (hereinafter referred to as outer peripheral portion potential fixing means) has been described. However, in the present embodiment, the outer peripheral portion potential fixing means is provided as described above. The present invention is applied to an acceleration sensor having a configuration different from the form, that is, a capacitive acceleration sensor using an SOI wafer.

ここで、この種の考えられる加速度センサＪ１を図１３に示す。図１３において、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ断面図、（ｃ）は（ａ）中のＢ−Ｂ断面図である。このセンサＪ１は、支持用基板としての第１のシリコン基板３０１と素子形成膜としての第２のシリコン基板３０２とがＳｉＯ2 からなる絶縁膜３０３を介して貼り合わされてなるＳＯＩウェハ３００を加工したものである。   Here, this kind of possible acceleration sensor J1 is shown in FIG. In FIG. 13, (a) is a plan view, (b) is a cross-sectional view taken along the line AA in (a), and (c) is a cross-sectional view taken along the line BB in (a). This sensor J1 is obtained by processing an SOI wafer 300 in which a first silicon substrate 301 as a supporting substrate and a second silicon substrate 302 as an element forming film are bonded together via an insulating film 303 made of SiO2. It is.

そして、上記実施形態と同様、第２のシリコン基板（素子形成膜）３０２において、可動電極３０４、３０５、固定電極３０６、３０７、アンカー部３０８、３０９、固定電極に対して電位を印加するパッド３１０、３１１、可動電極からの出力を取り出すパッド３１２、及び各配線（導体部）３１０ａ、３１１ａ等のセンサ構造に必要な構造、即ちセンサ素子部が形成され、このセンサ素子部の外周には溝Ｓ２を介して外周部３１３が存在する。   Similarly to the above-described embodiment, in the second silicon substrate (element formation film) 302, the movable electrodes 304 and 305, the fixed electrodes 306 and 307, the anchor portions 308 and 309, and the pad 310 that applies a potential to the fixed electrodes. 311, a pad 312 for taking out the output from the movable electrode, and structures necessary for the sensor structure such as each wiring (conductor portion) 310 a, 311 a, that is, a sensor element portion is formed, and a groove S 2 is formed on the outer periphery of the sensor element portion. An outer peripheral portion 313 exists through the.

具体的には、２箇所のアンカー部３０８、３０９が、第１のシリコン基板３０１に絶縁膜３０３を介して支持されている。各アンカー部３０８、３０９には折り曲げ形状の梁３１４、３１５が懸架されている。さらに各梁３１４、３１５の間にはこれら各梁３１４、３１５に接続された長方形状の質量部３１６が存在している。   Specifically, two anchor portions 308 and 309 are supported on the first silicon substrate 301 via the insulating film 303. Bending beams 314 and 315 are suspended from the anchor portions 308 and 309, respectively. Further, a rectangular mass portion 316 connected to each of the beams 314 and 315 exists between the beams 314 and 315.

この質量部３１６から両側に棒状の可動電極３０４、３０５が伸びており、各可動電極３０４、３０５には、それぞれ固定電極３０６、３０７が対向して配置されている。ここで、図１３中、質量部３１６の左側において互いに対向する可動電極３０４及び固定電極３０６により第１の容量検出部が構成され、質量部３１６の右側において互いに対向する可動電極３０５及び固定電極３０７により第２の容量検出部が構成される。つまり、本実施形態では、センサ素子部は２個の容量検出部を有する。   Rod-shaped movable electrodes 304 and 305 extend on both sides from the mass portion 316, and fixed electrodes 306 and 307 are arranged to face the movable electrodes 304 and 305, respectively. Here, in FIG. 13, the first capacitance detection unit is configured by the movable electrode 304 and the fixed electrode 306 facing each other on the left side of the mass unit 316, and the movable electrode 305 and the fixed electrode 307 facing each other on the right side of the mass unit 316. Thus, the second capacitance detection unit is configured. That is, in the present embodiment, the sensor element unit has two capacitance detection units.

そして、本実施形態においても、上記実施形態と同様、可動電極３０４、３０５、梁３１４、３１５及び質量部３１６により、可動部としての梁構造体２Ａが構成される。また、可動電極３０４、３０５はアンカー部３０９を介して可動電極パッド３１２に電気的に接続され、固定電極３０６は配線３１０ａを介して固定電極パッド３１０に電気的に接続され、固定電極３０７は配線３１１ａを介して固定電極パッド３１１に電気的に接続されている。   Also in the present embodiment, similarly to the above-described embodiment, the movable electrodes 304 and 305, the beams 314 and 315, and the mass portion 316 constitute a beam structure 2A as a movable portion. The movable electrodes 304 and 305 are electrically connected to the movable electrode pad 312 via the anchor portion 309, the fixed electrode 306 is electrically connected to the fixed electrode pad 310 via the wiring 310a, and the fixed electrode 307 is connected to the wiring. It is electrically connected to the fixed electrode pad 311 via 311a.

また、第１のシリコン基板３０１及び絶縁膜３０３は、その内周部が除去された空洞部３００ａを有する。図１３にて示す様に、この空洞部３００ａは、可動電極３０４、３０５及び質量部３１６の下部、及び、固定電極３０６、３０７が可動電極と重なる領域の下部に形成されている。なお、図１３（ａ）にて破線で示す枠は第１のシリコン基板３０１の開口部を示す。   Further, the first silicon substrate 301 and the insulating film 303 have a cavity portion 300a from which the inner peripheral portion is removed. As shown in FIG. 13, the cavity 300a is formed below the movable electrodes 304 and 305 and the mass portion 316, and below the region where the fixed electrodes 306 and 307 overlap the movable electrode. Note that a frame indicated by a broken line in FIG. 13A indicates an opening of the first silicon substrate 301.

このセンサＪ１に対して、基板３０１の水平面方向に加速度が印加されると、質量部３１６が同じ水平方向に変位する。変位量は、質量部３１６の質量と梁３１４、３１５の復元力、各電極間の静電引力で決定される。変位量は容量の変化となるため、上記容量検出部における電極間の電荷量が変化することで、上記実施形態と同様、加速度を検出することができる。   When acceleration is applied to the sensor J1 in the horizontal plane direction of the substrate 301, the mass unit 316 is displaced in the same horizontal direction. The amount of displacement is determined by the mass of the mass portion 316, the restoring force of the beams 314 and 315, and the electrostatic attractive force between the electrodes. Since the amount of displacement is a change in capacitance, the acceleration can be detected by changing the amount of charge between the electrodes in the capacitance detection unit, as in the above embodiment.

尚、このようなセンサ構造の製造方法としては、ＳＯＩウェハ３００における第２のシリコン基板３０２の表面からドライエッチング等によりエッチングを施し、可動電極、固定電極、パッド等を作成し、その後、第１のシリコン基板３０１側からＫＯＨ等のアルカリ溶液により異方性エッチングを施し、可動電極、固定電極が固定されている絶縁膜３０３をエッチング除去し、可動電極を含む梁構造体２Ａを可動状態とすることで形成できる。   In addition, as a manufacturing method of such a sensor structure, etching is performed from the surface of the second silicon substrate 302 in the SOI wafer 300 by dry etching or the like to create a movable electrode, a fixed electrode, a pad, and the like. The silicon substrate 301 side is anisotropically etched with an alkaline solution such as KOH, and the insulating film 303 to which the movable electrode and the fixed electrode are fixed is removed by etching, so that the beam structure 2A including the movable electrode is made movable. Can be formed.

ところで、上記のように、この加速度センサＪ１においては、空洞部３００ａが存在するため、支持用基板としての第１のシリコン基板３０１が可動電極や固定電極の下部には存在していない。従って、可動電極、固定電極の下部に貼り合わせ用薄膜が存在しないため、上記実施形態にて説明してきた貼り合わせ用薄膜３２と可動電極とで形成されたような寄生容量は存在しない。   As described above, in the acceleration sensor J1, since the cavity 300a exists, the first silicon substrate 301 as a support substrate does not exist below the movable electrode and the fixed electrode. Therefore, since the bonding thin film does not exist below the movable electrode and the fixed electrode, there is no parasitic capacitance as formed by the bonding thin film 32 and the movable electrode described in the above embodiment.

しかしながら、このＳＯＩ基板を用いた容量式加速度センサＪ１の場合も、電極以外の部分については、電位が固定されていない（フローティング）状態のままであり、可動電極、固定電極間の容量検出部の容量以外に、外周部３１３による寄生容量が存在する。そのため、この寄生容量に蓄積される電荷を制御しないと、容量のカップリングにより、容量検出部の容量の電荷が変動し、精度よく加速度を検出できなかったり、出力電圧が変動するといった不具合が生じる。   However, even in the case of the capacitive acceleration sensor J1 using this SOI substrate, the potential is not fixed (floating) in the portions other than the electrodes, and the capacitance detection unit between the movable electrode and the fixed electrode remains in the state. In addition to the capacitance, there is a parasitic capacitance due to the outer peripheral portion 313. Therefore, unless the charge accumulated in the parasitic capacitance is controlled, the capacitance of the capacitance of the capacitance detection unit fluctuates due to the coupling of the capacitance, so that the acceleration cannot be detected accurately or the output voltage fluctuates. .

この不具合について、図１４を用いて具体的に説明する。図１４は、図１３に示す加速度センサＪ１における等価回路を示す説明図である。図１４中、固定電極１は固定電極３０６側、固定電極２は固定電極３０７側、可動電極は可動電極３０４、３０５を示し、固定電極と可動電極間の容量（容量検出部の容量）はＣ１’、Ｃ２’で示し、Ｒ１〜Ｒ５は各部の抵抗値を示す。この容量Ｃ１’、Ｃ２’が加速度により変化することになる。   This defect will be specifically described with reference to FIG. FIG. 14 is an explanatory diagram showing an equivalent circuit in the acceleration sensor J1 shown in FIG. In FIG. 14, the fixed electrode 1 indicates the fixed electrode 306 side, the fixed electrode 2 indicates the fixed electrode 307 side, the movable electrode indicates the movable electrodes 304 and 305, and the capacitance between the fixed electrode and the movable electrode (capacitance of the capacitance detection unit) is C1. ', C2', and R1 to R5 indicate resistance values of the respective parts. The capacitances C1 'and C2' are changed by acceleration.

このＳＯＩウェハを用いた構造の場合、ＣＫ１、ＣＫ２、ＣＫ３の記号で示したような外周部３１３による寄生容量が存在する。よって、この寄生容量ＣＫ１〜ＣＫ３の電荷が変動しないようにする必要がある。しかし、従来構造では、寄生容量の片方の電位（つまり外周部３１３の電位）がフローティングの為、寄生容量ＣＫ１〜ＣＫ３に蓄積される電荷が外乱により変化し出力に影響を与えることが判明した。   In the case of the structure using the SOI wafer, there is a parasitic capacitance due to the outer peripheral portion 313 as indicated by symbols CK1, CK2, and CK3. Therefore, it is necessary to prevent the charges of the parasitic capacitors CK1 to CK3 from fluctuating. However, in the conventional structure, since one potential of the parasitic capacitance (that is, the potential of the outer peripheral portion 313) is floating, it has been found that the charges accumulated in the parasitic capacitances CK1 to CK3 change due to disturbance and affect the output.

従って、上記のＳＯＩウェハを用いた容量式加速度センサＪ１においては、外周部３１３と可動及び固定電極３０４〜３０７との間にて形成される寄生容量にのみ着目し、上述の実施形態のように外周部３１３の電位を固定すればよいこととなる。本第４実施形態では、外周部電位固定手段を用いた種々の例を示すものである。   Therefore, in the capacitive acceleration sensor J1 using the SOI wafer, attention is paid only to the parasitic capacitance formed between the outer peripheral portion 313 and the movable and fixed electrodes 304 to 307, as in the above-described embodiment. What is necessary is just to fix the electric potential of the outer peripheral part 313. In the fourth embodiment, various examples using the peripheral portion potential fixing means are shown.

なお、以下に示す各例は、上記の加速度センサＪ１を変形したものであり、これと異なる部分について述べ、同一部分には図中、同一符号を付して説明を省略することとする。また、以下に示す各図においては、図１３と同様、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ断面図、（ｃ）は（ａ）中のＢ−Ｂ断面図を示す。   In addition, each example shown below deform | transforms said acceleration sensor J1, A different part is described, The same code | symbol is attached | subjected to the same part in a figure, and description is abbreviate | omitted. Moreover, in each figure shown below, like FIG. 13, (a) is a top view, (b) is an AA sectional view in (a), (c) is a BB section in (a). The figure is shown.

図１５（ａ）、（ｂ）、（ｃ）に本実施形態の第１の例としての加速度センサの構成を示し、図１６にこの加速度センサにおける等価回路を示す。この加速度センサは、素子形成膜としての第２のシリコン基板３０２における外周部３１３に、外周部３１３の電位を固定する手段としてのパッド３５０、３５１が形成されている。このパッド３５０、３５１も上記実施形態と同様、例えばアルミ薄膜等から構成することができる。   FIGS. 15A, 15B, and 15C show the configuration of an acceleration sensor as a first example of the present embodiment, and FIG. 16 shows an equivalent circuit in the acceleration sensor. In this acceleration sensor, pads 350 and 351 as means for fixing the potential of the outer peripheral portion 313 are formed on the outer peripheral portion 313 of the second silicon substrate 302 as an element forming film. The pads 350 and 351 can be made of, for example, an aluminum thin film as in the above embodiment.

このパッド３５０、３５１により、上記実施形態と同様にして、外周部３１３の電位（素子形成膜電位）が固定されるため、寄生容量ＣＫ１〜ＣＫ３はある電位で固定され、外乱ノイズの影響を受け難くできる。ここで、パッド３５０、３５１は、２つの容量検出部の各々に対応して設けられている。２つの容量検出部のうち、固定電極３０６側を第１の容量検出部、固定電極３０７側を第２の容量検出部とする。パッド３５０は、外周部３１３と第１の容量検出部との間の寄生容量ＣＫ１、ＣＫ３について、パッド３５１は、外周部３１３と第２の容量検出部との間の寄生容量ＣＫ２、ＣＫ３について、それぞれ寄生容量を低減する。   The pads 350 and 351 fix the potential of the outer peripheral portion 313 (element formation film potential) in the same manner as in the above embodiment, so that the parasitic capacitances CK1 to CK3 are fixed at a certain potential and affected by disturbance noise. It can be difficult. Here, the pads 350 and 351 are provided corresponding to each of the two capacitance detection units. Of the two capacitance detection units, the fixed electrode 306 side is defined as a first capacitance detection unit, and the fixed electrode 307 side is defined as a second capacitance detection unit. The pad 350 is for parasitic capacitances CK1 and CK3 between the outer periphery 313 and the first capacitance detection unit, and the pad 351 is for parasitic capacitances CK2 and CK3 between the outer periphery 313 and the second capacitance detection unit. Each reduces the parasitic capacitance.

このように、外周部電位固定手段としてのパッドが個々の容量検出部に対応して設けられているため、個々の容量検出部に任意の電位を付与でき、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる。即ち、各容量検出部に発生するオフセットをより効率良く制御できる。また、本例では、２つの容量検出部は略同レベルの大きさの容量変化を伴うようになっている。このことは、具体的には、図１６に示す各容量検出部の容量Ｃ１’とＣ２’の容量変化の大きさが同じとなるように、梁構造（例えば梁の形状や各電極の数等）を設定することで可能である。   As described above, since the pad as the peripheral portion potential fixing means is provided corresponding to each capacitance detection unit, an arbitrary potential can be applied to each capacitance detection unit, and the parasitic capacitance is adapted to each capacitance detection unit. The electric charge which accumulates in can be controlled. That is, the offset generated in each capacitance detection unit can be controlled more efficiently. Further, in this example, the two capacitance detection units are accompanied by capacitance changes of approximately the same level. Specifically, this means that the beam structure (for example, the shape of the beam, the number of electrodes, etc.) is set so that the capacitance changes of the capacitances C1 ′ and C2 ′ of the capacitance detection units shown in FIG. ) Is possible.

そして、第１の容量検出部（３０４、３０６）とこれに対応するパッド３５０との距離、および、第２の容量検出部（３０５、３０７）とこれに対応するパッド３５１との距離は略同じとしており、第１の容量検出部及び第２の容量検出部に対応する各々のパッド３５０、３５１に印加する電圧を同じにできる。つまり、固定電極１との寄生容量（ＣＫ１）に印加される電圧と固定電極２との寄生容量（ＣＫ２）に印加される電圧を等しくすることができる。   The distance between the first capacitance detection unit (304, 306) and the corresponding pad 350 and the distance between the second capacitance detection unit (305, 307) and the corresponding pad 351 are substantially the same. The voltages applied to the pads 350 and 351 corresponding to the first capacitance detection unit and the second capacitance detection unit can be made the same. That is, the voltage applied to the parasitic capacitance (CK1) with the fixed electrode 1 and the voltage applied to the parasitic capacitance (CK2) with the fixed electrode 2 can be made equal.

具体的には、各パッド３５０、３５１は、図１５に示す様に、第１の容量検出部と第２の容量検出部とを結ぶ線と直交する対称軸（図示例ではセンサチップの中心線Ｂ−Ｂに相当）に対し、左右対称に配置されている。左右対称でない場合、図１６においてＲ４とＲ５が異なることになる。よって、寄生容量ＣＫ１とＣＫ２に印加される電圧が異なることになり、オフセット電圧に影響を与える。   Specifically, as shown in FIG. 15, each pad 350, 351 has an axis of symmetry perpendicular to the line connecting the first capacitance detection unit and the second capacitance detection unit (in the example shown, the center line of the sensor chip). (Corresponding to B-B). If it is not symmetrical, R4 and R5 are different in FIG. Therefore, the voltages applied to the parasitic capacitors CK1 and CK2 are different, which affects the offset voltage.

また、本例のセンサ素子部においては、各々の容量検出部毎に、容量変化を引き出すためのパッドとしての固定電極パッド３１０、３１１を設け、各々の容量検出部と各々のパッド３１０、３１１とを電気的に接続する導体部としての配線３１０ａ、３１１ａとが備えられている。ここにおいて、各々の配線３１０ａ、３１１ａの抵抗値を略同じとし、且つ、各々の配線３１０ａ、３１１ａの周囲に位置する溝Ｓ２を、例えば溝の幅や深さ等を調整することにより略同じ容積で形成している。   Further, in the sensor element unit of this example, fixed electrode pads 310 and 311 are provided as pads for extracting a capacitance change for each capacitance detection unit, and each capacitance detection unit and each pad 310 and 311 are provided. Wirings 310a and 311a are provided as conductors that electrically connect the two. Here, the resistance values of the respective wirings 310a and 311a are made substantially the same, and the grooves S2 positioned around the respective wirings 310a and 311a are made to have substantially the same volume by adjusting, for example, the width and depth of the grooves. It is formed with.

このように、各々の配線３１０ａ、３１１ａの周囲に位置する溝Ｓ２の容積を略同じとすることで、図１６に示す寄生容量ＣＫ１とＣＫ２を略同じとし、且つ抵抗値Ｒ１とＲ２を略同じとでき、オフセットを発生しにくい構造とできる上、各パッド３５０、３５１に印加する電圧を同じとできるため、センサの制御が容易となる。   In this way, by making the volumes of the grooves S2 positioned around the respective wirings 310a and 311a substantially the same, the parasitic capacitances CK1 and CK2 shown in FIG. 16 are made substantially the same, and the resistance values R1 and R2 are made almost the same. In addition, the structure in which the offset is hardly generated can be obtained, and the voltage applied to each of the pads 350 and 351 can be the same, so that the sensor can be easily controlled.

次に、本実施形態の第２の例を図１７（ａ）、（ｂ）、（ｃ）に示す。本例の加速度センサにおいては、外周部電位固定手段としてのパッド３５２が１つであり、このパッド３５２が、上記対称軸（図示例ではセンサチップの中心線Ｂ−Ｂに相当）上に配置されていることが特徴である。パッド３５２を該対称軸上に配置したため、上記図１５に示す第１の例と比べて以下の利点がある。   Next, the 2nd example of this embodiment is shown to Fig.17 (a), (b), (c). In the acceleration sensor of this example, there is one pad 352 as an outer peripheral portion potential fixing means, and this pad 352 is arranged on the above-mentioned axis of symmetry (corresponding to the center line BB of the sensor chip in the illustrated example). It is a feature. Since the pad 352 is arranged on the axis of symmetry, the following advantages are obtained as compared with the first example shown in FIG.

上記第１の例では回路チップ（制御回路）とのワイヤボンド配線数がパッド３１０〜３１２、３５０及び３５１に対応して５本であるのに対し、本第２の例ではパッド３１０〜３１２及び３５２に対応して４本になり、製造上の作業時間が短縮される。また、本例では外周部電位固定手段としてのパッド３５２が一つであるため、外周部３１３の電位が安定しやすい。第１の例の場合、外周部電位固定手段としてのパッド３５０、３５１が２箇所存在するため、この２箇所で微小な電位差が生じると、この間で電流が発生し、外周部３１３の電位が変動する。   In the first example, the number of wire bond wires to the circuit chip (control circuit) is five corresponding to the pads 310 to 312, 350 and 351, whereas in the second example, the pads 310 to 312 and Corresponding to 352, the number is four, and the manufacturing work time is shortened. Further, in this example, since there is one pad 352 as the outer peripheral portion potential fixing means, the potential of the outer peripheral portion 313 is likely to be stabilized. In the case of the first example, since there are two pads 350 and 351 as the peripheral portion potential fixing means, if a small potential difference occurs between these two portions, a current is generated between them, and the potential of the peripheral portion 313 fluctuates. To do.

次に、この第２の例の変形として本実施形態の第３の例を図１８（ａ）、（ｂ）、（ｃ）に示す。この加速度センサでは、外周部３１３において、外周部電位固定手段としてのパッド３５２よりも外縁側に絶縁溝３６０を形成し、絶縁溝３６０の外縁側と内縁側とを絶縁するようにしたことを特徴としている。それによって、パッド３５２により固定された外周部３１３の電位は、外周部３１３のうち絶縁溝３６０よりも外縁側には印加されない。よって、外周部３１３の外縁側即ちセンサの外周側面に、Ｓｉのかすや導電性の物質等が付着しても、上記固定された外周部３１３の電位は、絶縁溝３６０よりも外縁側を伝わって支持用基板３０１側へリーク電流を発生させないので、変動しないという効果がある。   Next, as a modification of the second example, a third example of this embodiment is shown in FIGS. 18 (a), 18 (b), and 18 (c). In this acceleration sensor, an insulating groove 360 is formed on the outer peripheral side of the outer peripheral portion 313 on the outer edge side of the pad 352 as the outer peripheral portion potential fixing means, and the outer edge side and the inner edge side of the insulating groove 360 are insulated. It is said. Accordingly, the potential of the outer peripheral portion 313 fixed by the pad 352 is not applied to the outer peripheral side of the outer peripheral portion 313 with respect to the insulating groove 360. Therefore, even if Si debris or a conductive substance adheres to the outer edge side of the outer peripheral portion 313, that is, the outer peripheral side surface of the sensor, the potential of the fixed outer peripheral portion 313 is transmitted to the outer edge side from the insulating groove 360. As a result, no leakage current is generated on the support substrate 301 side.

また、この加速度センサは、ウェハ内に複数個の単位で形成された後、ダイシングカットにより、チップ単位に切断されるのであるが、このセンサチップ外周の絶縁溝３６０の効果として、ウエハをチップに切断する時のブレードの位置合わせマークとして使用できる。更にダイシングカット時のチッピングの進行を止めることができる。   The acceleration sensor is formed in a plurality of units in the wafer and then cut into chips by dicing cut. The effect of the insulating groove 360 on the outer periphery of the sensor chip is to make the wafer into a chip. It can be used as a blade alignment mark when cutting. Further, the progress of chipping during dicing cut can be stopped.

なお、この絶縁溝３６０は、一本のみならず、複数溝でも同様の効果が得られる。また、上記第１及び第２の例及び上記第１〜第３実施形態に述べた加速度センサに適用することも可能である。また第２の例において、図１７（ｂ）、（ｃ）に示す第１のシリコン基板３０１の幅、即ちセンサチップにおけるフレーム幅Ｆ１、Ｆ２、Ｆ３、Ｆ４を同じとすれば、センサチップに発生する温度変化による歪みが均一となり、温度特性が安定する効果がある。このことは、上記第１及び第３の例でも同様である。   In addition, the same effect is acquired not only by this insulation groove | channel 360 but by multiple grooves. The present invention can also be applied to the acceleration sensors described in the first and second examples and the first to third embodiments. Further, in the second example, if the width of the first silicon substrate 301 shown in FIGS. 17B and 17C, that is, the frame widths F1, F2, F3, and F4 in the sensor chip are the same, it occurs in the sensor chip. The distortion due to the temperature change becomes uniform, and the temperature characteristic is stabilized. The same applies to the first and third examples.

また、図１９に示す本実施形態の第４の例のように、可動部（梁構造体）の下に支持用基板としての第１のシリコン基板３０１が存在したものであっても、本実施形態の各例は適用可能であり、同様な効果が得られる。なお、図１９は、上記図１５、１７、１８の（ｂ）に対応した断面を示す。また、本実施形態においても、上記第３実施形態にて述べたように、外周部電位固定手段としてのパッド３５０〜３５２に印加する電圧を可動電極と同じとし、外周部３１３の電位を可動電極と同電位とすることが好ましい。   Further, as in the fourth example of the present embodiment shown in FIG. 19, even if the first silicon substrate 301 as the supporting substrate is present under the movable portion (beam structure), the present embodiment is implemented. Each example of the form is applicable, and the same effect can be obtained. FIG. 19 shows a cross section corresponding to (b) of FIGS. Also in this embodiment, as described in the third embodiment, the voltage applied to the pads 350 to 352 as the peripheral portion potential fixing means is the same as that of the movable electrode, and the potential of the peripheral portion 313 is set to the movable electrode. It is preferable to set the same potential as that.

なお、本発明は、上記した半導体加速度センサに限らず、半導体ヨーレートセンサなどの他の半導体力学量センサにも適用することができる。   The present invention is not limited to the semiconductor acceleration sensor described above, but can be applied to other semiconductor dynamic quantity sensors such as a semiconductor yaw rate sensor.

本発明の第１実施形態に係る半導体加速度センサの平面構成を示す図である。It is a figure showing the plane composition of the semiconductor acceleration sensor concerning a 1st embodiment of the present invention. 図１中のＡ−Ａ断面図である。It is AA sectional drawing in FIG. 図１に示す半導体加速度センサの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor acceleration sensor shown in FIG. 図３に続く工程を示す工程図である。It is process drawing which shows the process following FIG. 図４に続く工程を示す工程図である。It is process drawing which shows the process following FIG. 上記第１実施形態の変形例にかかる半導体加速度センサの断面構成を示す図である。It is a figure which shows the cross-sectional structure of the semiconductor acceleration sensor concerning the modification of the said 1st Embodiment. 上記第１実施形態の他の変形例にかかる半導体加速度センサの平面構成を示す図である。It is a figure which shows the planar structure of the semiconductor acceleration sensor concerning the other modification of the said 1st Embodiment. 図７に示す他の変形例において、配線１０１と配線１０２を交差させる箇所の第１の構成例を示す図である。FIG. 8 is a diagram illustrating a first configuration example of a location where a wiring 101 and a wiring 102 intersect in another modification example illustrated in FIG. 7. 図７に示す他の変形例おいて、配線１０１と配線１０２を交差させる箇所の第２の構成例を示す図である。FIG. 8 is a diagram illustrating a second configuration example of a portion where a wiring 101 and a wiring 102 intersect with each other in another modification example illustrated in FIG. 7. 本発明の第２実施形態に係る半導体加速度センサの断面構成を示す図である。It is a figure which shows the cross-sectional structure of the semiconductor acceleration sensor which concerns on 2nd Embodiment of this invention. 上記第１及び第２実施形態に係る半導体加速度センサにおける寄生容量の等価回路の説明図である。It is explanatory drawing of the equivalent circuit of the parasitic capacitance in the semiconductor acceleration sensor which concerns on the said 1st and 2nd embodiment. 上記第１及び第２実施形態に係る半導体加速度センサにおける検出原理の説明図である。It is explanatory drawing of the detection principle in the semiconductor acceleration sensor which concerns on the said 1st and 2nd embodiment. ＳＯＩウエハを用いた容量式加速度センサを示す図である。It is a figure which shows the capacity | capacitance type acceleration sensor using an SOI wafer. 図１３に示す加速度センサにおける等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit in the acceleration sensor shown in FIG. 本発明の第３実施形態に係る半導体加速度センサの第１の例を示す図である。It is a figure which shows the 1st example of the semiconductor acceleration sensor which concerns on 3rd Embodiment of this invention. 図１５に示す加速度センサにおける等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit in the acceleration sensor shown in FIG. 上記第３実施形態に係る半導体加速度センサの第２の例を示す図である。It is a figure which shows the 2nd example of the semiconductor acceleration sensor which concerns on the said 3rd Embodiment. 上記第３実施形態に係る半導体加速度センサの第３の例を示す図である。It is a figure which shows the 3rd example of the semiconductor acceleration sensor which concerns on the said 3rd Embodiment. 上記第３実施形態に係る半導体加速度センサの第４の例を示す図である。It is a figure which shows the 4th example of the semiconductor acceleration sensor which concerns on the said 3rd Embodiment.

符号の説明Explanation of symbols

１…基板、２Ａ…梁構造体、２Ｂ…固定部、３ａ〜３ｄ…第１のアンカー部、４、５…梁部、６、３１６…質量部、７ａ〜７ｄ、８ａ〜８ｄ、３０４、３０５…可動電極、９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ、３０６、３０７…固定電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ…第２のアンカー部、５０、５１、２０２、３５０〜３５２…パッド、６０…第１の半導体基板、６１…溝、６２…犠牲層薄膜としてのシリコン酸化膜、６４、６７…シリコン窒化膜、６５ａ〜６５ｅ…開口部、６６…導電性薄膜としてポリシリコン薄膜、７０…貼り合わせ用薄膜としてのポリシリコン薄膜、７２…第２の半導体基板、２００…単結晶シリコン、２０１、３１３…外周部、３０２…第２のシリコン基板、３１０、３１１…固定電極パッド、３１０ａ、３１１ａ…配線、３６０…絶縁溝、Ｓ２…溝。   DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2A ... Beam structure, 2B ... Fixed part, 3a-3d ... 1st anchor part, 4, 5 ... Beam part, 6, 316 ... Mass part, 7a-7d, 8a-8d, 304,305 ... movable electrodes, 9a to 9d, 11a to 11d, 13a to 13d, 15a to 15d, 306, 307 ... fixed electrodes, 10a to 10d, 12a to 12d, 14a to 14d, 16a to 16d ... second anchor part, 50 , 51, 202, 350 to 352... Pad, 60... First semiconductor substrate, 61... Groove, 62... Silicon oxide film as a sacrificial layer thin film, 64 and 67. ... Polysilicon thin film as conductive thin film, 70 ... Polysilicon thin film as thin film for bonding, 72 ... Second semiconductor substrate, 200 ... Single crystal silicon, 201, 313 ... Outer peripheral portion, 302 ... Second Silicon substrate, 310, 311 ... fixed electrode pads, 310a, 311a ... wire, 360 ... insulating grooves, S2 ... groove.

Claims (8)

支持用基板（１、３０１）とこの支持用基板の上に形成された素子形成膜（２００、３０２）とから構成され、
前記素子形成膜は、前記素子形成膜に形成された溝を介して、可動部（２Ａ）を有し該可動部の変位に伴う容量変化を検出するセンサ素子部と、該センサ素子部の外周に配置された外周部（２０１、３１３）とに画定されており、
前記外周部には、前記外周部の電位を固定する手段（２０２、３５０〜３５２）が備えられていることを特徴とする半導体力学量センサ。 A support substrate (1, 301) and an element formation film (200, 302) formed on the support substrate;
The element forming film has a movable part (2A) through a groove formed in the element forming film and detects a change in capacitance due to displacement of the movable part, and an outer periphery of the sensor element part And the outer peripheral part (201, 313) arranged in
A semiconductor dynamic quantity sensor characterized in that the outer peripheral portion is provided with means (202, 350 to 352) for fixing the electric potential of the outer peripheral portion. 前記センサ素子部は、複数個の容量検出部（３０４〜３０７）を備えており、前記外周部の電位を固定する手段（３５０、３５１）は、前記複数個の容量検出部の各々に対応して設けられていることを特徴とする請求項１に記載の半導体力学量センサ。 The sensor element unit includes a plurality of capacitance detection units (304 to 307), and means (350, 351) for fixing the potential of the outer periphery corresponds to each of the plurality of capacitance detection units. The semiconductor dynamic quantity sensor according to claim 1, wherein the semiconductor dynamic quantity sensor is provided. 前記容量検出部（３０４〜３０７）は２個であり、個々の前記容量検出部は略同レベルの大きさの容量変化を伴うものであり、
第１の容量検出部（３０４、３０６）とこれに対応する前記外周部の電位を固定する手段（３５０）との距離、および、第２の容量検出部（３０５、３０７）とこれに対応する前記外周部の電位を固定する手段（３５１）との距離は略同じであることを特徴とする請求項２に記載の半導体力学量センサ。 The capacity detectors (304 to 307) are two, and each of the capacity detectors is accompanied by a capacity change of approximately the same level,
The distance between the first capacitance detection unit (304, 306) and the corresponding means (350) for fixing the potential of the outer peripheral portion, and the second capacitance detection unit (305, 307) and the corresponding one. 3. The semiconductor dynamic quantity sensor according to claim 2, wherein the distance from the outer peripheral portion fixing means (351) is substantially the same. 前記第１の容量検出部（３０４、３０６）と前記第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸に対して、各々の前記外周部の電位を固定する手段（３５０、３５１）は対称に配置されていることを特徴とする請求項３に記載の半導体力学量センサ。 Means for fixing the potential of each outer peripheral portion with respect to an axis of symmetry perpendicular to a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307) ( The semiconductor dynamic quantity sensor according to claim 3, wherein 350, 351) are arranged symmetrically. 前記センサ素子部は、各々の前記容量検出部（３０４〜３０７）毎に設けられた容量変化を引き出すためのパッド（３１０、３１１）と、各々の前記容量検出部と各々の前記パッドとを電気的に接続する導体部（３１０ａ、３１１ａ）とを含んでなり、
各々の前記導体部の抵抗値が略同じであり、且つ、各々の前記導体部の周囲に位置する前記溝（Ｓ２）は略同じ容積で形成されていることを特徴とする請求項２ないし４のいずれか１つに記載の半導体力学量センサ。 The sensor element unit electrically connects a pad (310, 311) provided for each capacitance detection unit (304 to 307) for extracting a capacitance change, each capacitance detection unit, and each pad. And conductive parts (310a, 311a) to be connected to each other,
5. The resistance value of each said conductor part is substantially the same, and the said groove | channel (S2) located in the circumference | surroundings of each said conductor part is formed by the substantially same volume, The thru | or 4 characterized by the above-mentioned. The semiconductor dynamic quantity sensor according to any one of the above. 前記センサ素子部は２個の容量検出部（３０４〜３０７）を備え、個々の前記容量検出部は略同レベルの大きさの容量変化を伴うものであり、
前記外周部の電位を固定する手段（３５２）は、前記第１の容量検出部（３０４、３０６）と前記第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸上に配置されていることを特徴とする請求項１に記載の半導体力学量センサ。 The sensor element unit includes two capacitance detection units (304 to 307), and each of the capacitance detection units is accompanied by a capacitance change having a magnitude of substantially the same level.
The means (352) for fixing the potential of the outer peripheral portion is on an axis of symmetry perpendicular to a line connecting the first capacitance detection unit (304, 306) and the second capacitance detection unit (305, 307). The semiconductor dynamic quantity sensor according to claim 1, wherein the semiconductor dynamic quantity sensor is arranged. 前記容量検出部（３０４〜３０７）は、前記可動部（２Ａ）に設けられた可動電極（３０４、３０５）と、前記可動電極と対向配置され前記支持用基板（３０１）に固定支持された固定電極（３０６、３０７）とから構成され、
前記可動電極から、前記可動電極と前記固定電極との間の容量変化を出力するようになっており、
前記外周部の電位を固定する手段（３５０〜３５２）において固定する電位を前記可動電極と同電位とすることを特徴とする請求項１ないし６のいずれか１つに記載の半導体力学量センサ。 The capacitance detection units (304 to 307) are fixedly supported by the movable substrate (304, 305) provided in the movable unit (2A) and the movable substrate (301), which are arranged to face the movable electrode. Electrodes (306, 307),
From the movable electrode, the capacitance change between the movable electrode and the fixed electrode is output,
The semiconductor dynamic quantity sensor according to any one of claims 1 to 6, wherein a potential fixed in the means (350 to 352) for fixing the potential of the outer peripheral portion is set to the same potential as that of the movable electrode. 前記外周部（２０１、３１３）において、前記外周部の電位を固定する手段（２０２、３５０〜３５２）よりも外縁側には絶縁溝（３６０）が形成され、該絶縁溝の外縁側と内縁側とは絶縁されていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体力学量センサ。 In the outer peripheral portion (201, 313), an insulating groove (360) is formed on the outer edge side of the means (202, 350 to 352) for fixing the electric potential of the outer peripheral portion, and an outer edge side and an inner edge side of the insulating groove. The semiconductor dynamic quantity sensor according to claim 1, wherein the semiconductor dynamic quantity sensor is insulated from the semiconductor dynamic quantity sensor.
JP2007148077A 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor Expired - Fee Related JP4665942B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007148077A JP4665942B2 (en) 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3004598 1998-02-12
JP2007148077A JP4665942B2 (en) 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36742198A Division JP4003326B2 (en) 1998-02-12 1998-12-24 Semiconductor dynamic quantity sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007279056A true JP2007279056A (en) 2007-10-25
JP4665942B2 JP4665942B2 (en) 2011-04-06

Family

ID=38680616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148077A Expired - Fee Related JP4665942B2 (en) 1998-02-12 2007-06-04 Semiconductor dynamic quantity sensor

Country Status (1)

Country Link
JP (1) JP4665942B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009145321A (en) * 2007-11-19 2009-07-02 Hitachi Ltd Inertial sensor
WO2012114538A1 (en) * 2011-02-22 2012-08-30 オムロン株式会社 Method for manufacturing semiconductor device and method for manufacturing microphone
JP2013213728A (en) * 2012-04-02 2013-10-17 Seiko Epson Corp Gyro sensor and electronic apparatus
CN104280051A (en) * 2013-07-09 2015-01-14 精工爱普生株式会社 Electronic device, method of manufacturing electronic device, physical quantity sensor, electronic apparatus, moving object
US9446939B2 (en) 2013-06-17 2016-09-20 Seiko Epson Corporation Functional element, electronic apparatus, and moving object
US9718670B2 (en) 2013-07-17 2017-08-01 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
US9746490B2 (en) 2014-08-13 2017-08-29 Seiko Epson Corporation Physical quantity sensor, electronic apparatus, and moving body
US9835646B2 (en) 2013-07-24 2017-12-05 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
CN110058050A (en) * 2015-01-06 2019-07-26 精工爱普生株式会社 Electronic device, electronic equipment and moving body

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019007855A (en) 2017-06-26 2019-01-17 セイコーエプソン株式会社 Vibrating device, vibration device module, electronic device and mobile object

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110383A (en) * 1988-10-20 1990-04-23 Hitachi Ltd Method and apparatus for detecting acceleration
JPH05508914A (en) * 1990-07-14 1993-12-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromechanical rotation value sensor
JPH08248058A (en) * 1995-02-10 1996-09-27 Robert Bosch Gmbh Acceleration sensor and manufacture of acceleration sensor
JPH09113534A (en) * 1995-10-23 1997-05-02 Yoshinobu Matsumoto Acceleration sensor
JPH09129898A (en) * 1995-10-11 1997-05-16 Robert Bosch Gmbh Sensor and preparation of sensor
JPH09211022A (en) * 1996-02-05 1997-08-15 Denso Corp Semiconductor dynamic volume sensor and its manufacture
JPH10148642A (en) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp Semiconductor acceleration sensor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110383A (en) * 1988-10-20 1990-04-23 Hitachi Ltd Method and apparatus for detecting acceleration
JPH05508914A (en) * 1990-07-14 1993-12-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromechanical rotation value sensor
JPH08248058A (en) * 1995-02-10 1996-09-27 Robert Bosch Gmbh Acceleration sensor and manufacture of acceleration sensor
JPH09129898A (en) * 1995-10-11 1997-05-16 Robert Bosch Gmbh Sensor and preparation of sensor
JPH09113534A (en) * 1995-10-23 1997-05-02 Yoshinobu Matsumoto Acceleration sensor
JPH09211022A (en) * 1996-02-05 1997-08-15 Denso Corp Semiconductor dynamic volume sensor and its manufacture
JPH10148642A (en) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp Semiconductor acceleration sensor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009145321A (en) * 2007-11-19 2009-07-02 Hitachi Ltd Inertial sensor
US9029204B2 (en) 2011-02-22 2015-05-12 Omron Corporation Method for manufacturing semiconductor device and method for manufacturing microphone
WO2012114538A1 (en) * 2011-02-22 2012-08-30 オムロン株式会社 Method for manufacturing semiconductor device and method for manufacturing microphone
JP2012171053A (en) * 2011-02-22 2012-09-10 Omron Corp Method for manufacturing semiconductor device, and method for manufacturing microphone
JP2013213728A (en) * 2012-04-02 2013-10-17 Seiko Epson Corp Gyro sensor and electronic apparatus
US9446939B2 (en) 2013-06-17 2016-09-20 Seiko Epson Corporation Functional element, electronic apparatus, and moving object
CN104280051A (en) * 2013-07-09 2015-01-14 精工爱普生株式会社 Electronic device, method of manufacturing electronic device, physical quantity sensor, electronic apparatus, moving object
US10167187B2 (en) 2013-07-09 2019-01-01 Seiko Epson Corporation Physical quantity sensor having an elongated groove, and manufacturing method thereof
US9718670B2 (en) 2013-07-17 2017-08-01 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
US9835646B2 (en) 2013-07-24 2017-12-05 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
US10031157B2 (en) 2013-07-24 2018-07-24 Seiko Epson Corporation Functional device, electronic apparatus, and moving object
US9746490B2 (en) 2014-08-13 2017-08-29 Seiko Epson Corporation Physical quantity sensor, electronic apparatus, and moving body
CN110058050A (en) * 2015-01-06 2019-07-26 精工爱普生株式会社 Electronic device, electronic equipment and moving body
US10408856B2 (en) 2015-01-06 2019-09-10 Seiko Epson Corporation Electronic device, method of manufacturing electronic device, physical quantity sensor, electronic apparatus and moving object

Also Published As

Publication number Publication date
JP4665942B2 (en) 2011-04-06

Similar Documents

Publication Publication Date Title
JP4003326B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP4665942B2 (en) Semiconductor dynamic quantity sensor
US6388300B1 (en) Semiconductor physical quantity sensor and method of manufacturing the same
US5987989A (en) Semiconductor physical quantity sensor
US6076404A (en) Micromechanical sensor including a single-crystal silicon support
US5905203A (en) Micromechanical acceleration sensor
EP0102069B1 (en) Vibration analyzing device
US6137150A (en) Semiconductor physical-quantity sensor having a locos oxide film, for sensing a physical quantity such as acceleration, yaw rate, or the like
JPH05304303A (en) Acceleration sensor and manufacture thereof
KR20000028948A (en) Method for manufacturing an angular rate sensor
JP4645656B2 (en) Semiconductor dynamic quantity sensor
JP2001004658A (en) Dual-shaft semiconductor acceleration sensor and manufacture thereof
JP4214572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP3633555B2 (en) Semiconductor dynamic quantity sensor
JPH11201984A (en) Semiconductor dynamic quantity sensor and manufacture therefor
JPH10104266A (en) Dynamic quantity sensor and integrated circuit using the same
JP3528539B2 (en) Semiconductor device and manufacturing method thereof
JP2004004119A (en) Semiconductor dynamic quantity sensor
JP3512026B2 (en) Semiconductor dynamic quantity sensor and manufacturing method thereof
JP2006171009A (en) Semiconductor dynamic quantity sensor
JP4122572B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
KR100416763B1 (en) Microstructure for vertical displacement measurement and vertical movement, and fabricating method thereof
JP3638469B2 (en) Semiconductor acceleration sensor
JP4175309B2 (en) Semiconductor dynamic quantity sensor
JP3424550B2 (en) Method of manufacturing semiconductor dynamic quantity sensor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees