JP2007266643A - Method for manufacturing circuit device - Google Patents

Method for manufacturing circuit device Download PDF

Info

Publication number
JP2007266643A
JP2007266643A JP2007186075A JP2007186075A JP2007266643A JP 2007266643 A JP2007266643 A JP 2007266643A JP 2007186075 A JP2007186075 A JP 2007186075A JP 2007186075 A JP2007186075 A JP 2007186075A JP 2007266643 A JP2007266643 A JP 2007266643A
Authority
JP
Japan
Prior art keywords
conductive film
conductive
wiring layer
layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007186075A
Other languages
Japanese (ja)
Inventor
Yuusuke Igarashi
優助 五十嵐
Hideki Mizuhara
秀樹 水原
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2007186075A priority Critical patent/JP2007266643A/en
Publication of JP2007266643A publication Critical patent/JP2007266643A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin shape circuit device, using a conductive wiring layer where a periphery with anchor effect has an inverted inclined plane in a semiconductor device, where a flexible sheet having a conductive pattern is used as a support substrate, a semiconductor device is mounted thereon, and the entire structure is molded. <P>SOLUTION: After the conductive wiring layer 14, where the periphery has the inverted inclined plane 14R is formed, by selectively performing field deposition on a laminate 10 where a first conductive film 11 and a second conductive film 12 are laminated, the connection of a sealing resin layer 21 and the layer 14 is strengthened, by putting the layer 21 into the inverted inclined plane 14R to have the anchor effect, when it is covered with the layer 21. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、回路装置の製造方法に関し、特にアンカー効果を有する周辺が逆傾斜面を有する導電配線層を用いた薄型の回路装置の製造方法に関するものである。     The present invention relates to a method for manufacturing a circuit device, and more particularly to a method for manufacturing a thin circuit device using a conductive wiring layer having a reverse inclined surface around an anchor effect.

近年、ICパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のICパッケージとその実装概念が大きく変わろうとしている。例えば特開2000−133678号公報に述べられている。これは、絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置に関する技術である。   In recent years, IC packages are increasingly used in portable devices and small / high-density mounting devices, and conventional IC packages and their mounting concepts are about to change drastically. For example, it is described in JP-A-2000-133678. This is a technology related to a semiconductor device that employs a polyimide resin sheet, which is a flexible sheet, as an example of an insulating resin sheet.

図10〜図12は、フレキシブルシート50をインターポーザー基板として採用するものである。尚、各図の上に示す図面は、平面図、下に示す図面は、A−A線の断面図である。   10 to 12 employ a flexible sheet 50 as an interposer substrate. In addition, the drawing shown above each figure is a top view, and the drawing shown below is sectional drawing of an AA line.

まず図10に示すフレキシブルシート50の上には、接着剤を介して銅箔パターン51が貼り合わされて用意されている。この銅箔パターン51は、実装される半導体素子がトランジスタ、ICにより、そのパターンが異なるが、一般には、ボンディングパッド51A、アイランド51Bが形成されている。また符号52は、フレキシブルシート50の裏面から電極を取り出すための開口部であり、前記銅箔パターン51が露出している。   First, on the flexible sheet 50 shown in FIG. 10, a copper foil pattern 51 is prepared by being bonded via an adhesive. The copper foil pattern 51 differs in pattern depending on the semiconductor element to be mounted depending on the transistor and IC, but generally, a bonding pad 51A and an island 51B are formed. Reference numeral 52 denotes an opening for taking out an electrode from the back surface of the flexible sheet 50, and the copper foil pattern 51 is exposed.

続いて、このフレキシブルシート50は、ダイボンダーに搬送され、図11の如く、半導体素子53が実装される。その後、このフレキシブルシート50は、ワイヤーボンダーに搬送され、ボンディングパッド51Aと半導体素子53のパッドが金属細線54で電気的に接続されている。   Subsequently, the flexible sheet 50 is conveyed to a die bonder, and a semiconductor element 53 is mounted as shown in FIG. Thereafter, the flexible sheet 50 is conveyed to a wire bonder, and the bonding pads 51A and the pads of the semiconductor element 53 are electrically connected by the fine metal wires 54.

最後に、図12(A)の如く、フレキシブルシート50の表面に封止樹脂55が設けられて封止される。ここでは、ボンディングパッド51A、アイランド51B、半導体素子53および金属細線54を被覆するようにトランスファーモールドされる。   Finally, as shown in FIG. 12A, a sealing resin 55 is provided on the surface of the flexible sheet 50 and sealed. Here, transfer molding is performed so as to cover the bonding pad 51A, the island 51B, the semiconductor element 53, and the fine metal wire 54.

その後、図12(B)に示すように、半田や半田ボール等の接続手段56が設けられ、半田リフロー炉を通過することで開口部52を介してボンディングパッド51Aと融着した球状の半田56が形成される。しかもフレキシブルシート50には、半導体素子53がマトリックス状に形成されるため、図12の様にダイシングされ、個々に分離される。   Thereafter, as shown in FIG. 12B, connecting means 56 such as solder or solder balls is provided, and the spherical solder 56 fused to the bonding pad 51A through the opening 52 by passing through a solder reflow furnace. Is formed. Moreover, since the semiconductor elements 53 are formed in a matrix on the flexible sheet 50, they are diced and separated individually as shown in FIG.

また図12(C)に示す断面図は、フレキシブルシート50の両面に電極として51Aと51Dが形成されているものである。このフレキシブルシート50は、一般に、両面がパターニングされてメーカーから供給されている。
米国特許第5976912号明細書(第23欄第4行目〜第24欄第9行目、図22a〜図22g)
In the cross-sectional view shown in FIG. 12C, 51 </ b> A and 51 </ b> D are formed as electrodes on both surfaces of the flexible sheet 50. In general, the flexible sheet 50 is supplied from a manufacturer with both sides patterned.
US Pat. No. 5,976,912 (column 23, line 4 to column 24, line 9, FIGS. 22a to 22g)

上述したフレキシブルシート50を用いた半導体装置は周知の金属フレームを用いないので、極めて小型で薄型のパッケージ構造を実現できる利点を有するが、実質的にフレキシブルシート50の表面に設けた1層の銅箔パターン51のみで配線を行うものである。これはフレキシブルシートが柔らかいために導電膜のパターン形成前後で歪みが発生し、積層する層間の位置ス゛レが大きく多層配線構造には適さない問題点があった。   Since the semiconductor device using the flexible sheet 50 described above does not use a known metal frame, it has an advantage that a very small and thin package structure can be realized. However, a single layer of copper provided substantially on the surface of the flexible sheet 50. Wiring is performed only with the foil pattern 51. Since the flexible sheet is soft, distortion occurs before and after the pattern formation of the conductive film, and there is a problem that the positional shift between the layers to be laminated is large and it is not suitable for the multilayer wiring structure.

シートの歪みを抑えるために支持強度を向上するためには、フレキシブルシート50を約200μmと十分に厚くする必要があり、薄型化に逆行することになる。   In order to improve the support strength in order to suppress the distortion of the sheet, it is necessary to make the flexible sheet 50 sufficiently thick as about 200 μm, which goes against thinning.

更に製造方法においては、前述した製造装置、例えばダイボンター、ワイヤーボンダー、トランスファーモールド装置、リフロー炉等に於いて、フレキシブルシート50が搬送されて、ステージまたはテーブルと言われる部分に装着される。   Further, in the manufacturing method, the flexible sheet 50 is transported and mounted on a part called a stage or a table in the above-described manufacturing apparatus such as a die bonder, a wire bonder, a transfer molding apparatus, a reflow furnace, or the like.

しかしフレキシブルシート50のベースとなる絶縁樹脂の厚みは50μm程度と薄くすると、表面に形成される銅箔パターン51の厚みも9〜35μmと薄い場合、図13に示すように反ったりして搬送性が非常に悪く、また前述したステージやテーブルへの装着性が悪い欠点があった。これは、絶縁樹脂自身が非常に薄いために依る反り、銅箔パターン51と絶縁樹脂との熱膨張係数との差による反りが考えられる。   However, if the thickness of the insulating resin serving as the base of the flexible sheet 50 is as thin as about 50 μm, the copper foil pattern 51 formed on the surface is also as thin as 9 to 35 μm and warps as shown in FIG. However, there was a disadvantage that the mounting property to the stage or table was poor. This may be due to warping due to the fact that the insulating resin itself is very thin, and warping due to the difference in thermal expansion coefficient between the copper foil pattern 51 and the insulating resin.

また開口部52の部分は、モールドの際に上から加圧されるため、ボンディングパッド51Aの周辺を上に反らせる力が働き、ボンディングパッド51Aの接着性を悪化させることもあった。   In addition, since the portion of the opening 52 is pressed from above during molding, a force that warps the periphery of the bonding pad 51A upwards acts, which may deteriorate the adhesion of the bonding pad 51A.

またフレキシブルシート50を構成する樹脂材料自身にフレキシブル性が無かったり、熱伝導性を高めるためにフィラーを混入すると堅くなる。この状態でワイヤーボンダーでボンディングするとボンディング部分にクラックが入る場合がある。またトランスファーモールドの際も、金型が当接する部分でクラックが入る場合がある。これは図13に示すように反りがあるとより顕著に現れる。   Further, the resin material constituting the flexible sheet 50 does not have flexibility or becomes hard when a filler is mixed in order to improve thermal conductivity. If bonding is performed with a wire bonder in this state, cracks may occur in the bonding portion. Also, in the case of transfer molding, a crack may occur at a portion where the mold abuts. This appears more prominently when there is a warp as shown in FIG.

今まで説明したフレキシブルシート50は、裏面に電極が形成されないものであったが、図12(C)に示すように、フレキシブルシート50の裏面にも電極51Dが形成される場合もある。この時、電極51Dが前記製造装置と当接したり、この製造装置間の搬送手段の搬送面と当接するため、電極51Dの裏面に損傷が発生する問題があった。この損傷が入ったままで電極として成るため、後に熱が加わったりすることにより電極51D自身にクラックが入る問題点やマザーボードへの半田接続時に半田濡れ性が低下する問題点もあった。   In the flexible sheet 50 described so far, no electrode is formed on the back surface, but as shown in FIG. 12C, the electrode 51D may be formed on the back surface of the flexible sheet 50 in some cases. At this time, since the electrode 51D is in contact with the manufacturing apparatus or in contact with the transport surface of the transport means between the manufacturing apparatuses, there is a problem in that the back surface of the electrode 51D is damaged. Since the electrode is formed with this damage, there is a problem that the electrode 51D itself cracks when heat is applied later, and a problem that solder wettability is lowered when solder is connected to the motherboard.

また、トランスファーモールドの際、フレキシブルシート50および銅箔パターン51と絶縁樹脂の接着性が弱く十分な封止構造を実現できない問題点も発生する。   In addition, there is a problem that a sufficient sealing structure cannot be realized due to weak adhesion between the flexible sheet 50 and the copper foil pattern 51 and the insulating resin during transfer molding.

本発明は、第1の導電膜と該第1の導電膜の一主面を被覆する第2の導電膜とが積層された基板を準備する工程と、前記第2の導電膜上に選択的に周囲に逆傾斜面を設けた導電配線層を形成する工程と、前記導電配線層をマスクとして前記第2の導電膜を除去する工程と、前記第1の導電膜上に半導体素子を固着し、前記半導体素子の電極と所定の前記導電配線層とを電気的に接続する工程と、前記半導体素子を封止樹脂層で被覆し、前記導電配線層の前記逆傾斜面で前記封止樹脂層にアンカー効果を生じさせる工程と、前記第1の導電膜を除去して前記封止樹脂層および前記導電配線層の裏面にある前記第2の導電膜を露出させる工程とを具備することを特徴とする。特に、導電配線層の周囲に逆斜面を形成し、封止樹脂層のアンカー効果を持たせる点に特徴を有する。   The present invention provides a step of preparing a substrate in which a first conductive film and a second conductive film covering one main surface of the first conductive film are laminated, and selectively on the second conductive film. Forming a conductive wiring layer having a reverse inclined surface on the periphery, removing the second conductive film using the conductive wiring layer as a mask, and fixing a semiconductor element on the first conductive film. Electrically connecting the electrode of the semiconductor element and the predetermined conductive wiring layer; covering the semiconductor element with a sealing resin layer; and the sealing resin layer on the reverse inclined surface of the conductive wiring layer And a step of removing the first conductive film to expose the second conductive film on the back surface of the sealing resin layer and the conductive wiring layer. And In particular, it is characterized in that a reverse slope is formed around the conductive wiring layer to give an anchor effect of the sealing resin layer.

本発明は、前記第2の導電膜は銀の電気メッキにより形成されることを特徴とする。   The present invention is characterized in that the second conductive film is formed by silver electroplating.

本発明は、前記導電配線層は前記第1の導電膜を電極として銅の電気メッキにより形成されることを特徴とする。   The present invention is characterized in that the conductive wiring layer is formed by electroplating of copper using the first conductive film as an electrode.

本発明は、残された前記第2の導電膜にろう材を付着して外部電極を形成することを特徴とする。
The present invention is characterized in that an external electrode is formed by attaching a brazing material to the remaining second conductive film.

本発明によれば、導電配線層を形成する工程に於いて、導電配線層に逆傾斜面を形成することにより、導電配線層と封止樹脂層とのアンカー効果を強くでき、封止樹脂層と導電配線層との食い込みが強くなり良好な封止状態を実現できる利点がある。   According to the present invention, in the step of forming the conductive wiring layer, the anchor effect between the conductive wiring layer and the sealing resin layer can be strengthened by forming a reversely inclined surface in the conductive wiring layer. There is an advantage that a good sealing state can be realized because the biting between the conductive layer and the conductive wiring layer becomes strong.

また、第2の導電膜は第1の導電膜を全面除去する際に封止樹脂層とともにエッチングのバリア層として働くのでノーマスクでの第1の導電膜の除去を可能に出来る利点がある。   Further, since the second conductive film functions as an etching barrier layer together with the sealing resin layer when the entire first conductive film is removed, there is an advantage that the first conductive film can be removed without a mask.

更に、第2の導電膜は封止樹脂層と平坦な裏面を形成するので、ランド グリッド アレイ構造でもボール グリッド アレイ構造でも採用でき、残された第3の導電膜自体が外部電極の全部あるいは一部を構成できる利点がある。   Further, since the second conductive film forms a sealing resin layer and a flat back surface, it can be adopted in either a land grid array structure or a ball grid array structure, and the remaining third conductive film itself is the entire external electrode or one of the external electrodes. There is an advantage that the part can be configured.

本発明の回路装置の製造方法について、図1〜図9を参照して説明する。   A method for manufacturing a circuit device according to the present invention will be described with reference to FIGS.

本発明の回路装置の製造方法は、第1の導電膜11と該第1の導電膜11の一主面を被覆する第2の導電膜12とが積層された基板10を準備する工程と、前記第2の導電膜12上に選択的に周囲に逆傾斜面14Rを設けた導電配線層14を形成する工程と、前記導電配線層14をマスクとして前記第2の導電膜12を除去する工程と、前記第1の導電膜11上に半導体素子17を固着し、前記半導体素子17の電極と所定の前記導電配線層14とを電気的に接続する工程と、前記半導体素子17を封止樹脂層21で被覆し、前記導電配線層14の前記逆傾斜面14Rで前記封止樹脂層21にアンカー効果を生じさせる工程と、前記第1の導電膜11を除去して前記封止樹脂層21および前記導電配線層14の裏面にある前記第2の導電膜12を露出させる工程とから構成されている。このような各工程を以下に説明する。

前記第2の導電膜12上に所望のパターンで且つ開口部13に傾斜する斜面13Sを有するホトレジスト層PRで被覆する工程と、前記ホトレジスト層PRの開口部13に選択的に導電配線層14を形成し、

本発明の第1の工程は、図1に示すように、第1の導電膜11と該第1の導電膜11の一主面を被覆する第2の導電膜12とが積層された基板10を準備することにある。
The method for manufacturing a circuit device according to the present invention includes a step of preparing a substrate 10 in which a first conductive film 11 and a second conductive film 12 covering one main surface of the first conductive film 11 are laminated, A step of selectively forming a conductive wiring layer 14 having a reverse inclined surface 14R around the second conductive film 12 and a step of removing the second conductive film 12 using the conductive wiring layer 14 as a mask. A step of fixing the semiconductor element 17 on the first conductive film 11 and electrically connecting the electrode of the semiconductor element 17 to the predetermined conductive wiring layer 14; and sealing the semiconductor element 17 with a sealing resin. A step of covering with the layer 21, and causing the sealing resin layer 21 to have an anchor effect at the reverse inclined surface 14R of the conductive wiring layer 14, and removing the first conductive film 11 to form the sealing resin layer 21. And the second conductive film 1 on the back surface of the conductive wiring layer 14. It is composed of a step of exposing the. Each of these steps will be described below.

A step of covering the second conductive film 12 with a photoresist layer PR having a desired pattern and an inclined surface 13S inclined to the opening 13; and a conductive wiring layer 14 is selectively applied to the opening 13 of the photoresist layer PR. Forming,

As shown in FIG. 1, the first step of the present invention is a substrate 10 in which a first conductive film 11 and a second conductive film 12 covering one main surface of the first conductive film 11 are laminated. Is to prepare.

積層板10の表面は、実質全域に第1の導電膜11が形成され、その表面に第2の導電膜12が形成されるものである。第1の導電膜11は、好ましくは、Cuを主材料とするもの、または公知のリードフレームの材料から成る。第1の導電膜11および第2の導電膜12は、メッキ法、蒸着法またはスパッタ法で形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。なお、第1の導電膜11としてはAl、Fe、Fe−Ni、公知のリードフレーム材等でも良い。   The surface of the laminate 10 is such that the first conductive film 11 is formed over substantially the entire area, and the second conductive film 12 is formed on the surface thereof. The first conductive film 11 is preferably made of a material mainly composed of Cu or a known lead frame material. The first conductive film 11 and the second conductive film 12 may be formed by a plating method, a vapor deposition method or a sputtering method, or a metal foil formed by a rolling method or a plating method may be attached. The first conductive film 11 may be Al, Fe, Fe—Ni, a known lead frame material, or the like.

第2の導電膜12の材料は、第1の導電膜11を除去する際に使用されるエッチング液に、エッチングされない材料が採用される。また、第2の導電膜12裏面には半田等から成る外部電極24が形成されるので、外部電極24の付着性も考慮される。具体的に、第2の導電膜12の材料としては金、銀、パラジュームから成る導電材料を採用することができる。   As the material of the second conductive film 12, a material that is not etched is used as an etchant used when removing the first conductive film 11. In addition, since the external electrode 24 made of solder or the like is formed on the back surface of the second conductive film 12, the adhesion of the external electrode 24 is also taken into consideration. Specifically, as the material of the second conductive film 12, a conductive material made of gold, silver, or palladium can be used.

第1の導電膜11の厚さは、全体を機械的に支持するために厚く形成され、その厚さは35〜150μm程度である。第2の導電膜12は、第1の導電膜11をエッチングする際にバリヤ層として機能し、その厚さは2〜20μm程度に形成される。従って、第1の導電膜11を厚く形成することにより、積層板10の平坦性を維持でき、後の工程の作業性を向上させることができる。   The first conductive film 11 is formed thick to support the whole mechanically, and the thickness is about 35 to 150 μm. The second conductive film 12 functions as a barrier layer when the first conductive film 11 is etched, and has a thickness of about 2 to 20 μm. Therefore, by forming the first conductive film 11 thick, the flatness of the laminated plate 10 can be maintained, and the workability of the subsequent process can be improved.

更には、第1の導電膜11は、色々な工程を経るために傷が入ってしまう。しかし第1の導電膜11は後の工程で除去するため、完成品である回路装置に傷が残ってしまうのを防止することができる。また平坦性を維持しながら封止樹脂を硬化できるので、パッケージの裏面も平坦にでき、積層板10の裏面に形成される外部電極もフラットに配置できる。よって、実装基板上の電極と積層板10裏面の電極とを当接でき、半田不良を防止することができる。   Furthermore, the first conductive film 11 is damaged due to various processes. However, since the first conductive film 11 is removed in a later step, it is possible to prevent the finished circuit device from being damaged. Further, since the sealing resin can be cured while maintaining the flatness, the back surface of the package can be flattened, and the external electrodes formed on the back surface of the laminated plate 10 can also be arranged flat. Therefore, the electrode on the mounting substrate and the electrode on the back surface of the laminated plate 10 can be brought into contact with each other, and a solder failure can be prevented.

次に上記した積層板10の具体的な製造方法について述べる。積層板10は、電気メッキによる積層または圧延接合により製造することができる。電気メッキにより積層板10を製造する場合は、先ず第1の導電膜11を用意する。そして、第1の導電膜11の裏面に電極を設けて、電界メッキ法により第2の導電膜12を積層させる。圧延により積層板を製造する場合は、板状に用意された第1の導電膜11および第2の導電膜12を、ロール等により圧力を加えて接合させる。   Next, a specific method for manufacturing the above-described laminated plate 10 will be described. The laminated plate 10 can be manufactured by electroplating or roll bonding. When manufacturing the laminated board 10 by electroplating, the 1st electrically conductive film 11 is prepared first. Then, an electrode is provided on the back surface of the first conductive film 11, and the second conductive film 12 is laminated by an electroplating method. When manufacturing a laminated board by rolling, the 1st electrically conductive film 11 and the 2nd electrically conductive film 12 which were prepared in plate shape are joined by applying a pressure with a roll.

本発明の第2の工程は、図2から図4に示すように、第2の導電膜12上に選択的に周囲に逆傾斜面14Rを設けた導電配線層14を形成することにある。   The second step of the present invention is to selectively form a conductive wiring layer 14 having a reverse inclined surface 14R around it on the second conductive film 12, as shown in FIGS.

本工程では、図2に示すように、第2の導電膜12上に所望のパターンで且つ開口部13に傾斜する斜面13Sを有するホトレジスト層PRで被覆する。すなわち、第2の導電膜12上をホトレジスト層PRで被覆した後に所望の配線パターンの形状に開口部13を形成するために露光現像を行い、開口部13に対応する部分のホトレジスト層PRを現像液で除去する。   In this step, as shown in FIG. 2, the second conductive film 12 is covered with a photoresist layer PR having a desired pattern and an inclined surface 13S inclined to the opening 13. That is, after the second conductive film 12 is covered with the photoresist layer PR, exposure and development are performed to form the opening 13 in the shape of a desired wiring pattern, and the photoresist layer PR corresponding to the opening 13 is developed. Remove with liquid.

次に、図2に示すようにホトレジスト層PRの開口部13に傾斜面13Sを形成する。第1の方法は現像後のホトレジスト層PRを120〜180℃程度に加熱処理して上方に傾斜した傾斜面13Sを形成する。第2の方法はホトレジスト層PRとしてポジ型のホトレジスト材料使用することにより、解像度が悪いために現像すると上方に広がって傾斜する傾斜面13Sが形成される。   Next, as shown in FIG. 2, an inclined surface 13S is formed in the opening 13 of the photoresist layer PR. In the first method, the photoresist layer PR after development is heated to about 120 to 180 ° C. to form an inclined surface 13S inclined upward. In the second method, a positive photoresist material is used as the photoresist layer PR, so that an inclined surface 13 </ b> S that spreads upward and is inclined when developed is developed due to poor resolution.

続いて、図3および図4に示すように、ホトレジスト層PRの開口部13に選択的に導電配線層14を形成し、導電配線層14の周囲に逆傾斜面14Rを設ける。すなわち、第1の導電膜11を共通電極としてホトレジスト層PRの開口部13に選択的に銅の電解メッキして導電配線層14を形成する。この際にホトレジスト層PRがマスクとして働き、開口部13の露出した第2の導電膜12上に導電配線層14が所望のパターンに形成される。この導電配線層14はホトレジスト層PRの開口部13を埋め込むように約20μmの厚みに形成され、導電配線層14のホトレジスト層PRと当接する周辺には逆傾斜面14Rが開口部13の傾斜面13Sと逆傾斜で形成される。また導電配線層14は、ここではCuを採用したが、Au、Ag、Pd等を採用しても良い。   Subsequently, as shown in FIGS. 3 and 4, a conductive wiring layer 14 is selectively formed in the opening 13 of the photoresist layer PR, and a reverse inclined surface 14 </ b> R is provided around the conductive wiring layer 14. That is, the conductive wiring layer 14 is formed by selectively electrolytically plating copper in the opening 13 of the photoresist layer PR using the first conductive film 11 as a common electrode. At this time, the photoresist layer PR functions as a mask, and the conductive wiring layer 14 is formed in a desired pattern on the second conductive film 12 where the opening 13 is exposed. The conductive wiring layer 14 is formed to a thickness of about 20 μm so as to embed the opening 13 of the photoresist layer PR, and a reverse inclined surface 14R is formed on the periphery of the conductive wiring layer 14 in contact with the photoresist layer PR. It is formed with a reverse slope with 13S. The conductive wiring layer 14 is Cu here, but may be Au, Ag, Pd, or the like.

更に、図4に示すように、導電配線層14上に選択的に第3の導電膜15より成るパッド15Aを形成する。導電配線層14のパッドを形成する領域を除いてホトレジスト層PRで被覆し、ニッケルの下地メッキを施した後に金あるいは銀の電解メッキを行いパッド15Aを形成する。なお、この際に第1の導電膜11の裏面はホトレジスト層PRあるいはオーバーコート樹脂で被覆してパッドの形成を防止する。   Further, as shown in FIG. 4, a pad 15 </ b> A made of the third conductive film 15 is selectively formed on the conductive wiring layer 14. The conductive wiring layer 14 is covered with a photoresist layer PR except for a region where a pad is to be formed, and after nickel is plated, gold or silver is electroplated to form a pad 15A. At this time, the back surface of the first conductive film 11 is covered with a photoresist layer PR or an overcoat resin to prevent formation of a pad.

本発明の第3の工程は、図5に示すように、導電配線層14をマスクとして第2の導電膜12を除去することにある。   As shown in FIG. 5, the third step of the present invention is to remove the second conductive film 12 using the conductive wiring layer 14 as a mask.

本工程では、ホトレジスト層PRを除去し、導電配線層14をマスクとして第2の導電膜12を選択的にエッチング除去する。ここで用いるエッチング液は第2の導電膜12をエッチングし、導電配線層14をエッチングされないものを用いる。すなわち、導電配線層14がCuを主体とする材料から形成され、第2の導電膜12が銀である場合は、ヨウ素系のエッチング液を使用することにより第2の導電膜12のみを除去することができる。なお、パッド15Aを銀で形成する場合はこのエッチングで除去されるので、ホトレジスト層(図示せず)で被覆して保護する必要がある。   In this step, the photoresist layer PR is removed, and the second conductive film 12 is selectively etched away using the conductive wiring layer 14 as a mask. The etchant used here is one that etches the second conductive film 12 and does not etch the conductive wiring layer 14. That is, when the conductive wiring layer 14 is formed of a material mainly composed of Cu and the second conductive film 12 is silver, only the second conductive film 12 is removed by using an iodine-based etchant. be able to. When the pad 15A is made of silver, it is removed by this etching, so it needs to be protected by covering it with a photoresist layer (not shown).

ここで残された第2の導電膜12は外部電極24として供する。   The remaining second conductive film 12 serves as an external electrode 24.

本発明の第4の工程は、図6に示すように、第1の導電膜11上に半導体素子17を固着し、半導体素子17の電極と所定の導電配線層14とを電気的に接続することにある。   In the fourth step of the present invention, as shown in FIG. 6, the semiconductor element 17 is fixed on the first conductive film 11, and the electrode of the semiconductor element 17 and the predetermined conductive wiring layer 14 are electrically connected. There is.

半導体素子17はベアチップのまま第1の導電膜11上に絶縁性接着樹脂18でダイボンドされる。   The semiconductor element 17 is die-bonded on the first conductive film 11 with an insulating adhesive resin 18 as a bare chip.

また、半導体素子17の各電極パッドは周辺に設けた導電配線層14の所定の場所に設けたパッド15Aにボンディングワイヤー19で接続されている。半導体素子17はフェイスダウンで実装されても良い。この場合、半導体素子17の各電極パッド表面に半田ボールやバンプが設けられ、積層板10の表面には半田ボールの位置に対応した部分に導電配線層14から成るボンディングパッドと同様の電極が設けられる。   Each electrode pad of the semiconductor element 17 is connected by a bonding wire 19 to a pad 15A provided at a predetermined position of the conductive wiring layer 14 provided in the periphery. The semiconductor element 17 may be mounted face down. In this case, solder balls and bumps are provided on the surface of each electrode pad of the semiconductor element 17, and electrodes similar to the bonding pads made of the conductive wiring layer 14 are provided on the surface of the laminated board 10 at portions corresponding to the positions of the solder balls. It is done.

ワイヤーボンデインクの時の積層板10を用いるメリットについて述べる。一般にAu線のワイヤーボンディングの際は、200℃〜300℃に加熱される。この時、第1の導電膜11が薄いと、積層板10が反り、この状態でボンディングヘッドを介して積層板10が加圧されると、積層板10に傷が発生する可能性がある。しかし、第1の導電膜11自体が厚く形成されることでこれらの問題を解決することができる。   The merit of using the laminate 10 at the time of wire bond ink will be described. Generally, when wire bonding of Au wire is performed, it is heated to 200 ° C to 300 ° C. At this time, if the first conductive film 11 is thin, the laminated plate 10 warps, and if the laminated plate 10 is pressed through the bonding head in this state, the laminated plate 10 may be damaged. However, these problems can be solved by forming the first conductive film 11 to be thick.

本発明の第5の工程は、図7に示すように、半導体素子17を封止樹脂層21で被覆し、導電配線層14の逆傾斜面14Rで封止樹脂層21にアンカー効果を生じさせることにある。   In the fifth step of the present invention, as shown in FIG. 7, the semiconductor element 17 is covered with the sealing resin layer 21, and an anchor effect is generated in the sealing resin layer 21 by the reverse inclined surface 14 </ b> R of the conductive wiring layer 14. There is.

積層板10は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。   The laminated plate 10 is set in a molding apparatus and performs resin molding. As a molding method, transfer molding, injection molding, coating, dipping and the like are also possible. However, in view of mass productivity, transfer molds and injection molds are suitable.

本工程では、封止樹脂層21でモールドを行う際に第1の導電膜11の表面に形成される導電配線層14の逆傾斜面14Rに封止樹脂層21が充填され、封止樹脂層21と導電配線層14との結合がアンカー効果で強くなる利点が有る。   In this step, when molding is performed with the sealing resin layer 21, the sealing resin layer 21 is filled into the reverse inclined surface 14R of the conductive wiring layer 14 formed on the surface of the first conductive film 11, and the sealing resin layer There is an advantage that the coupling between the conductive layer 21 and the conductive wiring layer 14 is strengthened by the anchor effect.

また本工程では、モールドキャビティーの下金型に積層板10はフラットで当接される必要があるが、厚い第1の導電膜11がこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層21の収縮が完全に完了するまで、第1の導電膜11によってパッケージの平坦性を維持している。すなわち、本工程までの積層板10の機械的支持の役割は第1の導電膜11により担われている。   In this step, the laminated plate 10 needs to be in flat contact with the lower mold of the mold cavity, but the thick first conductive film 11 performs this function. Moreover, even after removal from the mold cavity, the flatness of the package is maintained by the first conductive film 11 until the shrinkage of the sealing resin layer 21 is completely completed. That is, the first conductive film 11 plays the role of mechanical support of the laminated plate 10 up to this step.

本発明の第6の工程は、図8に示す如く、第1の導電膜11を除去して封止樹脂層21および導電配線層14の裏面にある第2の導電膜12を露出させることにある。   The sixth step of the present invention is to remove the first conductive film 11 and expose the second conductive film 12 on the back surface of the sealing resin layer 21 and the conductive wiring layer 14 as shown in FIG. is there.

本工程では、第1の導電膜11をマスクなしで全面が除去されるようにエッチングする。このエッチングは、塩化第2鉄または塩化第2銅を用いたケミカルエッチングで良く、第1の導電膜11は全面的に除去される。このように第1の導電膜11は全面的に除去することにより残された第2の導電膜12は封止樹脂層21から露出する。上述したように、第2の導電膜12は第1の導電膜11をエッチングする溶液にはエッチングされない材料から形成されているので、本工程に於いては第2の導電膜12はエッチングされない。   In this step, the first conductive film 11 is etched so that the entire surface is removed without a mask. This etching may be chemical etching using ferric chloride or cupric chloride, and the first conductive film 11 is entirely removed. Thus, the second conductive film 12 left by removing the first conductive film 11 entirely is exposed from the sealing resin layer 21. As described above, since the second conductive film 12 is formed of a material that is not etched by the solution for etching the first conductive film 11, the second conductive film 12 is not etched in this step.

本工程の特徴は、第1の導電膜11をエッチングにより除去する際に、マスクを用いなくても封止樹脂層21および第2の導電膜12がバリヤ層として働き、封止樹脂層21および第2の導電膜12から成る裏面が平坦に形成されることにある。第1の導電膜11はエッチングにより全面的に除去されるので、エッチングの最終段階では、第2の導電膜12もエッチング液に接触する。上述したように、第2の導電膜12は、Cuから成る第1の導電膜11をエッチングする塩化第2鉄および塩化第2銅にはエッチングされない材料から成る。従って、第2の導電膜の下面でエッチングはストップするので、第2の導電膜12はエッチングのバリヤ層として機能している。なお、本工程以後では、封止樹脂層21により全体が機械的に支持されている。   The feature of this step is that, when the first conductive film 11 is removed by etching, the sealing resin layer 21 and the second conductive film 12 function as a barrier layer without using a mask. The back surface made of the second conductive film 12 is formed flat. Since the first conductive film 11 is entirely removed by etching, the second conductive film 12 is also in contact with the etchant at the final stage of etching. As described above, the second conductive film 12 is made of a material that is not etched by ferric chloride and cupric chloride that etch the first conductive film 11 made of Cu. Therefore, the etching stops on the lower surface of the second conductive film, and the second conductive film 12 functions as an etching barrier layer. In addition, after this process, the whole is mechanically supported by the sealing resin layer 21.

本発明の最終の工程は、図9に示すように、ランド グリッド アレイ(Land Grid Arrey)構造あるいはボール グリッド アレイ(Ball Grid Arrey)構造を形成することにある。   The final step of the present invention is to form a land grid array structure or a ball grid array structure as shown in FIG.

ランド グリッド アレイ構造の場合は、第1の導電膜11を全面除去した前工程から外部電極24となる部分を除いて第2の導電膜12をオーバーコート樹脂23で覆い、封止樹脂層21およびオーバーコート樹脂23をダイシングしてそれらを個々の回路装置に分離する。   In the case of the land grid array structure, the second conductive film 12 is covered with the overcoat resin 23 except for the portion that becomes the external electrode 24 from the previous process in which the first conductive film 11 is entirely removed, and the sealing resin layer 21 and The overcoat resin 23 is diced to separate them into individual circuit devices.

ボール グリッド アレイ構造の場合は、第2の導電膜12は外部電極24を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂23で大部分を被覆する。次に、半田クリームのスクリーン印刷及び半田のリフローによりこの露出部分に突出した外部電極24Bを形成する。続いて、積層板10には回路装置が多数マトリックス状に形成されているので、封止樹脂層21およびオーバーコート樹脂23をダイシングしてそれらを個々の回路装置に分離する。   In the case of the ball grid array structure, the second conductive film 12 exposes a portion where the external electrode 24 is formed and screen-prints an epoxy resin or the like dissolved in a solvent and covers the majority with the overcoat resin 23. Next, an external electrode 24B protruding from the exposed portion is formed by screen printing of solder cream and reflow of solder. Subsequently, since a large number of circuit devices are formed on the laminated plate 10 in a matrix, the sealing resin layer 21 and the overcoat resin 23 are diced to separate them into individual circuit devices.

本工程に於いては、封止樹脂層21およびオーバーコート樹脂23をダイシングすることにより、個々の回路装置に分離できるので、ダイシングを行うダイサーの摩耗を減少させることができる。   In this step, since the sealing resin layer 21 and the overcoat resin 23 can be separated into individual circuit devices by dicing, wear of a dicer that performs dicing can be reduced.

本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 本発明の回路装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the circuit apparatus of this invention. 従来の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the conventional semiconductor device. 従来のフレキシブルシートを説明する図である。It is a figure explaining the conventional flexible sheet.

符号の説明Explanation of symbols

10 積層板
11 第1の導電膜
12 第2の導電膜
14R 逆傾斜面
16 アンカー部
17 半導体素子
19 ボンディングワイヤ
21 封止樹脂層
23 オーバーコート樹脂
24 外部電極
DESCRIPTION OF SYMBOLS 10 Laminated board 11 1st electrically conductive film 12 2nd electrically conductive film 14R Reverse inclined surface 16 Anchor part 17 Semiconductor element 19 Bonding wire 21 Sealing resin layer 23 Overcoat resin 24 External electrode

Claims (4)

第1の導電膜と該第1の導電膜の一主面を被覆する第2の導電膜とが積層された基板を準備する工程と、
前記第2の導電膜上に選択的に周囲に逆傾斜面を設けた導電配線層を形成する工程と、
前記導電配線層をマスクとして前記第2の導電膜を除去する工程と、
前記第1の導電膜上に半導体素子を固着し、前記半導体素子の電極と所定の前記導電配線層とを電気的に接続する工程と、
前記半導体素子を封止樹脂層で被覆し、前記導電配線層の前記逆傾斜面で前記封止樹脂層にアンカー効果を生じさせる工程と、
前記第1の導電膜を除去して前記封止樹脂層および前記導電配線層の裏面にある前記第2の導電膜を露出させる工程とを具備することを特徴とする回路装置の製造方法。
Preparing a substrate in which a first conductive film and a second conductive film covering one main surface of the first conductive film are laminated;
Forming a conductive wiring layer selectively provided with a reverse inclined surface around the second conductive film;
Removing the second conductive film using the conductive wiring layer as a mask;
Fixing a semiconductor element on the first conductive film and electrically connecting an electrode of the semiconductor element and the predetermined conductive wiring layer;
Covering the semiconductor element with a sealing resin layer, and generating an anchor effect on the sealing resin layer at the reversely inclined surface of the conductive wiring layer;
And removing the first conductive film to expose the second conductive film on the back surface of the sealing resin layer and the conductive wiring layer.
前記第2の導電膜は銀の電気メッキにより形成されることを特徴とする請求項1記載の回路装置の製造方法。 2. The method of manufacturing a circuit device according to claim 1, wherein the second conductive film is formed by silver electroplating. 前記導電配線層は前記第1の導電膜を電極として銅の電気メッキにより形成されることを特徴とする請求項1記載の回路装置の製造方法。 2. The method of manufacturing a circuit device according to claim 1, wherein the conductive wiring layer is formed by copper electroplating using the first conductive film as an electrode. 残された前記第2の導電膜にろう材を付着して外部電極を形成することを特徴とする請求項1記載の回路装置の製造方法。 2. The method of manufacturing a circuit device according to claim 1, wherein a brazing material is attached to the remaining second conductive film to form an external electrode.
JP2007186075A 2007-07-17 2007-07-17 Method for manufacturing circuit device Withdrawn JP2007266643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007186075A JP2007266643A (en) 2007-07-17 2007-07-17 Method for manufacturing circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007186075A JP2007266643A (en) 2007-07-17 2007-07-17 Method for manufacturing circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002281887A Division JP4052915B2 (en) 2002-09-26 2002-09-26 Circuit device manufacturing method

Publications (1)

Publication Number Publication Date
JP2007266643A true JP2007266643A (en) 2007-10-11

Family

ID=38639263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007186075A Withdrawn JP2007266643A (en) 2007-07-17 2007-07-17 Method for manufacturing circuit device

Country Status (1)

Country Link
JP (1) JP2007266643A (en)

Similar Documents

Publication Publication Date Title
JP4052915B2 (en) Circuit device manufacturing method
JP5065586B2 (en) Manufacturing method of semiconductor device
KR100622514B1 (en) Method of manufacturing circuit device
JP2007281301A (en) Substrate for electronic device and its manufacturing method, as well as electronic device and its manufacturing method
KR100658023B1 (en) Method of manufacturing circuit device
US6936927B2 (en) Circuit device having a multi-layer conductive path
KR100658022B1 (en) Method of manufacturing circuit device
JP2003007918A (en) Method of manufacturing circuit device
KR100642194B1 (en) Method of manufacturing circuit device
KR100644977B1 (en) Method of manufacturing circuit device
KR20020096968A (en) Manufacturing method for circuit device
KR100639737B1 (en) Method of manufacturing circuit device
JP4073294B2 (en) Circuit device manufacturing method
JP2007266643A (en) Method for manufacturing circuit device
JP2006073954A (en) Semiconductor device and its manufacturing method
JP3685724B2 (en) Circuit equipment
JP5511922B2 (en) Wiring board and manufacturing method thereof
JP2009302427A (en) Semiconductor device, and method of manufacturing the same
JP2005005730A (en) Manufacturing method for circuit arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070802

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706