JP2007265780A

JP2007265780A - Organic electroluminescence device

Info

Publication number: JP2007265780A
Application number: JP2006088761A
Authority: JP
Inventors: Masayoshi Gohara; 正義轟原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-03-28
Filing date: 2006-03-28
Publication date: 2007-10-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic EL device installable on a wall surface without impairing features such as small thickness and small weight. <P>SOLUTION: This organic EL device includes: a substrate 10 having a ferromagnetic property; and an element layer including organic electroluminescence elements 82, 88 and 90, and driving circuits 54, 56, 58, 60, 62, 64, 66 and 78 and arranged on one-side surface of the substrate. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板上に有機エレクトロルミネッセンス（ＥＬ）素子が設けられた有機ＥＬ装置に関する。 The present invention relates to an organic EL device in which an organic electroluminescence (EL) element is provided on a substrate.

有機ＥＬ装置は、主として、回路素子基板と、有機ＥＬ素子とを含んで構成される。回路素子基板は、ガラス基板等の基板と、この基板上に形成された配線と、この配線に接続された画素回路と、を含む。上記の配線には、例えば複数の走査線と、これらの走査線と交差させて配列された複数の信号線及び複数の電源線と、が含まれる。ここで「電源線」とは、有機ＥＬ素子に電力を供給するための配線である。上記の画素回路は、走査線と信号線との各交点に配置される。この画素回路は、電源線と有機ＥＬ素子の電極（アノード又はカソード）との間に印加された電圧によって有機ＥＬ素子を発光させる機能を担う。具体的には、電源線と有機ＥＬ素子の電極との間において、画素回路に含まれるトランジスタが有機ＥＬ素子と直列に接続される。このトランジスタによって有機ＥＬ素子に供給される電流が調整されることにより、有機ＥＬ素子を所望の輝度で発光させることができる。 The organic EL device mainly includes a circuit element substrate and an organic EL element. The circuit element substrate includes a substrate such as a glass substrate, a wiring formed on the substrate, and a pixel circuit connected to the wiring. The wiring includes, for example, a plurality of scanning lines, and a plurality of signal lines and a plurality of power supply lines arranged so as to cross these scanning lines. Here, the “power supply line” is a wiring for supplying power to the organic EL element. The pixel circuit is disposed at each intersection of the scanning line and the signal line. This pixel circuit has a function of causing the organic EL element to emit light by a voltage applied between the power supply line and the electrode (anode or cathode) of the organic EL element. Specifically, a transistor included in the pixel circuit is connected in series with the organic EL element between the power supply line and the electrode of the organic EL element. By adjusting the current supplied to the organic EL element by this transistor, the organic EL element can emit light with a desired luminance.

上記の有機ＥＬ装置を用いることにより、従来のブラウン管を用いた表示装置に比較して非常に薄型の有機ＥＬディスプレイを実現することができる。このような有機ＥＬディスプレイは、例えばスタンドを取り付けて設置され、或いは所定の取り付け器具を用いることにより壁掛けにされる。また、背面に磁石を取り付けることにより、鉄製の壁面に直接的に取り付け可能に構成された有機ＥＬディスプレイも提案されている（特許文献１参照）。しかしながら、有機ＥＬディスプレイに磁石を取り付けることは、薄型、軽量という有機ＥＬディスプレイの特長を減じることになる。コスト面からも、有機ＥＬディスプレイの構成部品が増加することは好ましくない。また、これらの不都合は、有機ＥＬ装置を表示用途で用いる場合に限らず、照明等の他の用途に適用する場合でも同様に生じ得る。 By using the organic EL device described above, a very thin organic EL display can be realized as compared with a conventional display device using a cathode ray tube. Such an organic EL display is installed, for example, with a stand attached, or is wall-mounted by using a predetermined attachment. In addition, an organic EL display configured to be directly attachable to an iron wall surface by attaching a magnet to the back surface has also been proposed (see Patent Document 1). However, attaching a magnet to the organic EL display reduces the features of the organic EL display that are thin and lightweight. From the viewpoint of cost, it is not preferable that the number of components of the organic EL display increases. Moreover, these inconveniences can occur not only when the organic EL device is used for display purposes but also when applied to other uses such as lighting.

特開２００１−１００６４１号公報JP 2001-1000064 A1

そこで本発明は、薄型、軽量の特長を損なうことなく壁面への設置が可能な有機ＥＬ装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide an organic EL device that can be installed on a wall surface without impairing the thin and light features.

本発明の有機エレクトロルミネッセンス装置は、強磁性を有する基板と、有機エレクトロルミネッセンス素子及び当該有機エレクトロルミネッセンス素子に接続される駆動回路を含み、前記基板の一方面上に配置される素子層と、を含む。ここで、「強磁性を有する基板」とは、強磁性体からなる単板の基板でもよく、また強磁性体の基板と常磁性体の基板とを貼り合わせた基板でもよい。 The organic electroluminescence device of the present invention includes a substrate having ferromagnetism, an organic electroluminescence element and a drive circuit connected to the organic electroluminescence element, and an element layer disposed on one surface of the substrate. Including. Here, the “substrate having ferromagnetism” may be a single plate substrate made of a ferromagnetic material, or may be a substrate obtained by bonding a ferromagnetic substrate and a paramagnetic substrate.

かかる構成によれば、基板自体に強磁性を持たせることにより、薄型、軽量の特長を損なうことなく、壁面へ容易に設置できる有機ＥＬ装置を実現することができる。磁石を取り付ける従来例に比べると有機ＥＬ装置の全体重量が低下するので、基板が備えるべき磁力が少なくて済む利点がある。 According to such a configuration, by providing the substrate itself with ferromagnetism, it is possible to realize an organic EL device that can be easily installed on the wall surface without impairing the thin and lightweight features. Since the overall weight of the organic EL device is reduced as compared with the conventional example in which the magnet is attached, there is an advantage that the magnetic force that the substrate should have is small.

好ましくは、基板は少なくとも一方面に導電性を有し、当該基板が駆動回路及び有機エレクトロルミネッセンス素子に対する電力供給経路の一部として用いられる。 Preferably, the substrate has conductivity on at least one surface, and the substrate is used as a part of a power supply path for the driving circuit and the organic electroluminescence element.

より具体的には、素子層が、有機エレクトロルミネッセンス素子及び駆動回路と基板との間に配置される絶縁膜を更に含むことが好ましい。この場合に、例えば、駆動回路は、ソースが基板と接続されたｐチャネル型のトランジスタを含み、有機エレクトロルミネッセンス素子は、一方端子がトランジスタのドレインと接続され、他方端子が共通グランドと接続される。このとき、ソースは、例えば絶縁膜を貫通する配線を介して基板と接続される。また、駆動回路は、ドレインが基板と接続されたｎチャネル型のトランジスタを含み、有機エレクトロルミネッセンス素子は、一方端子が前記トランジスタのソースと接続され、他方端子が電源と接続される、という構成が採用されてもよい。このとき、ドレインは、絶縁膜を貫通する配線を介して基板と接続される。 More specifically, it is preferable that the element layer further includes an insulating film disposed between the organic electroluminescence element and the driving circuit and the substrate. In this case, for example, the drive circuit includes a p-channel transistor whose source is connected to the substrate, and one terminal of the organic electroluminescence element is connected to the drain of the transistor, and the other terminal is connected to the common ground. . At this time, the source is connected to the substrate through a wiring penetrating the insulating film, for example. The driving circuit includes an n-channel transistor whose drain is connected to the substrate, and the organic electroluminescence element has a configuration in which one terminal is connected to the source of the transistor and the other terminal is connected to a power source. It may be adopted. At this time, the drain is connected to the substrate through a wiring penetrating the insulating film.

かかる構成によれば、有機ＥＬ素子及び駆動回路に対して電源（電力）を供給する経路の一部として導線性の基板を利用することにより、基板上のどこに有機ＥＬ素子を配置したとしても基板を介して電源を供給可能となる。よって、基板面内における電源電位の不均一を解消できる。 According to such a configuration, the conductive substrate is used as a part of a path for supplying power (electric power) to the organic EL element and the drive circuit, so that the substrate can be placed anywhere on the substrate. It becomes possible to supply power via this. Therefore, nonuniformity of the power supply potential in the substrate surface can be eliminated.

以下、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below.

図１は、本実施形態の有機ＥＬ装置の基本構造を説明する模式図である。本実施形態の有機ＥＬ装置は、基板１０と、この基板１０の一方面上に形成された複数の画素部１２と、これら複数の画素部１２に共有される共通電極１４と、を含んで構成される。図示のように、基板１０と共通電極１４との間には電源１６が接続される。 FIG. 1 is a schematic diagram illustrating the basic structure of the organic EL device of the present embodiment. The organic EL device according to this embodiment includes a substrate 10, a plurality of pixel portions 12 formed on one surface of the substrate 10, and a common electrode 14 shared by the plurality of pixel portions 12. Is done. As shown, a power supply 16 is connected between the substrate 10 and the common electrode 14.

基板１０は、強磁性を有し、かつ導電性を有する。基板１０の磁性について説明すると、基板全体が強磁性体からなる基板であることが好ましいが、強磁性体の基板と常磁性体の基板とが貼り合わされていてもよい。また、基板１０の導電性について説明すると、少なくとも一方面に導電性を有していればよいが、基板全体が導電体からなる導電体基板であるとより好ましい。かかる基板１０の構成材料としては、加熱プロセス時に膨張が小さいこと、有機ＥＬ素子から発生する熱を逃がしやすいこと、電気抵抗が小さいこと、が望まれる。例えば、ステンレス鋼の１つであるＳＵＳ４３０からなるステンレス基板は基板１０として好ましい。また、基板１０の厚さに関しては特段の制約はないが、機械的強度、重量などを考慮すると、０．２ｍｍ〜１．０ｍｍ程度が好ましい。なお、ＳＵＳ３０４、ＳＵＳ３１６、ＳＵＳ４１０などのステンレス鋼を基板１０の構成材料として用いることもできる。 The substrate 10 has ferromagnetism and conductivity. The magnetism of the substrate 10 will be described. The entire substrate is preferably a ferromagnetic substrate, but the ferromagnetic substrate and the paramagnetic substrate may be bonded together. Further, the conductivity of the substrate 10 will be described as long as it has conductivity on at least one surface, but it is more preferable that the entire substrate is a conductor substrate made of a conductor. As a constituent material of the substrate 10, it is desired that expansion during the heating process is small, heat generated from the organic EL element is easily released, and electric resistance is small. For example, a stainless steel substrate made of SUS430, which is one of stainless steels, is preferable as the substrate 10. The thickness of the substrate 10 is not particularly limited, but is preferably about 0.2 mm to 1.0 mm in consideration of mechanical strength, weight, and the like. Stainless steel such as SUS304, SUS316, and SUS410 can also be used as a constituent material of the substrate 10.

各画素部１２は、有機ＥＬ素子とそれを駆動する駆動回路を含んで構成される。共通電極１４は、各画素部１２の有機ＥＬ素子に共有され、当該各有機ＥＬ素子のそれぞれの一方電極として機能する。これらの詳細については更に後述する。本実施形態の有機ＥＬ装置では、基板１０の導電性を利用し、当該基板１０を介して各画素部１２に対する電力の供給がなされる。 Each pixel unit 12 includes an organic EL element and a drive circuit that drives the organic EL element. The common electrode 14 is shared by the organic EL elements of each pixel unit 12, and functions as one electrode of each organic EL element. Details of these will be described later. In the organic EL device of the present embodiment, power is supplied to each pixel unit 12 through the substrate 10 using the conductivity of the substrate 10.

図１に示す構成では、基板１０の一箇所において、当該基板１０と電源１６との接続が図られている。このとき、基板１０が一方面側にのみ導電性を備える場合には、電源１６は基板１０の一方面側に接続される。また、基板１０がその全体に導電性を有する基板（導電体基板）である場合には、電源１６を基板１０の他方面に接続することもできる。それにより、電源１６の接続箇所の自由度が高まる。なお、基板１０と電源１６との接続箇所を複数設けることも好ましい。例えば、図２に示すように、基板１０の他方面側に点在する複数の箇所で基板１０と電源１６との接続を図るとよい。図２に例示するように、基板１０と電源１６との接続箇所が広範囲に点在することが好ましい。更に、図２に例示するように、基板１０と電源１６との複数の接続箇所が規則的に（例えば等間隔で）配列されるとより好ましい。それらにより、基板１０の面内での電圧降下をより効果的に抑制できる。ここで、基板１０に対する電源１６の接続箇所とは、電源１６の高電位側端子である場合と、電源１６の低電位側端子（一般にはグランド側端子）である場合と、のいずれかである。図２では前者の例が示されている。また、図２に示す例のように基板１０の裏面側に電源１６との接続箇所や配線を設ける場合の当該配線等は、例えば基板１０の裏面上に所定パターンの導電膜を設けることによって実現できる。その場合には、導電膜の更に上側に絶縁物からなる保護膜を設けることが好ましい。 In the configuration shown in FIG. 1, the substrate 10 and the power supply 16 are connected at one location of the substrate 10. At this time, when the substrate 10 has conductivity only on one side, the power supply 16 is connected to the one side of the substrate 10. Further, when the substrate 10 is a conductive substrate (conductor substrate) as a whole, the power source 16 can be connected to the other surface of the substrate 10. Thereby, the freedom degree of the connection location of the power supply 16 increases. It is also preferable to provide a plurality of connection locations between the substrate 10 and the power supply 16. For example, as shown in FIG. 2, the substrate 10 and the power source 16 may be connected at a plurality of locations scattered on the other surface side of the substrate 10. As illustrated in FIG. 2, it is preferable that connection portions between the substrate 10 and the power supply 16 are scattered over a wide range. Furthermore, as illustrated in FIG. 2, it is more preferable that a plurality of connection portions between the substrate 10 and the power supply 16 are regularly arranged (for example, at equal intervals). Thereby, the voltage drop in the surface of the substrate 10 can be more effectively suppressed. Here, the connection location of the power supply 16 to the substrate 10 is either the case of the high potential side terminal of the power supply 16 or the case of the low potential side terminal (generally the ground side terminal) of the power supply 16. . FIG. 2 shows the former example. Also, as in the example shown in FIG. 2, the wiring or the like in the case where a connection portion or wiring to the power supply 16 is provided on the back surface side of the substrate 10 is realized by providing a conductive film having a predetermined pattern on the back surface of the substrate 10, for example. it can. In that case, it is preferable to provide a protective film made of an insulator on the upper side of the conductive film.

図３は、本実施形態の有機ＥＬ装置の回路構成を説明する図である。図示のように有機ＥＬ装置は、図中の水平方向（第１方向）に延在する複数の走査線２０及びリセット線２４と、これらの走査線２０等と交差して配列された複数の信号線２２と、走査線２０と信号線２２との各交点に配置される画素回路（駆動回路）３０及び有機ＥＬ素子３２と、各走査線２０及び各リセット線２４に制御信号を供給するドライバ３４と、各信号線２２に制御信号を供給するドライバ３６と、を含んで構成される。図示のように、各画素回路３０に対して各節点２８を介して電源１６から電圧Ｖｓｕｂが供給される。そして、各節点２８は、上述した導電性の基板１０に電気的に接続される。すなわち本実施形態では、基板１０が電力供給経路の一部としての機能を果たす。 FIG. 3 is a diagram illustrating a circuit configuration of the organic EL device according to the present embodiment. As shown in the drawing, the organic EL device includes a plurality of scanning lines 20 and reset lines 24 extending in the horizontal direction (first direction) in the figure, and a plurality of signals arranged so as to intersect these scanning lines 20. A driver 34 for supplying a control signal to the scanning lines 20 and the reset lines 24; and a pixel circuit (driving circuit) 30 and an organic EL element 32 disposed at each intersection of the scanning line 20 and the signal line 22. And a driver 36 that supplies a control signal to each signal line 22. As shown in the figure, the voltage Vsub is supplied from the power supply 16 to each pixel circuit 30 via each node 28. Each node 28 is electrically connected to the conductive substrate 10 described above. That is, in this embodiment, the substrate 10 functions as a part of the power supply path.

図４は、画素回路３０の構成例を説明する図である。図４に示す画素回路３０は、電流制御用トランジスタＤＲ、データ書き込み用トランジスタＳＷ１、データ消去用トランジスタＳＷ２、保持容量Ｃｓ、を含んで構成される。電流制御用トランジスタＤＲは、ｐチャネル型の電界効果型トランジスタであり、ソースが節点２８（基板１０との接続箇所）と接続され、ドレインが有機ＥＬ素子３２の一方端子と接続されている。この駆動回路３０に対応して設けられる有機ＥＬ素子３２は、一方端子が電流制御用トランジスタＤＲのドレインと接続され、他方端子が共通グランドと接続される。データ書き込み用トランジスタＳＷ１は、ゲートが走査線２０に接続され、ソースが信号線２２に接続され、ドレインが電流制御用トランジスタＤＲのゲートに接続されている。データ消去用トランジスタＳＷ２は、ゲートがリセット線２４に接続され、ソースがデータ書き込み用トランジスタＳＷ１のドレインに接続され、ドレインが節点２８に接続されている。保持容量Ｃｓは、電流制御用トランジスタＤＲのゲートとソースの間に並列に接続されている。 FIG. 4 is a diagram illustrating a configuration example of the pixel circuit 30. The pixel circuit 30 shown in FIG. 4 includes a current control transistor DR, a data writing transistor SW1, a data erasing transistor SW2, and a storage capacitor Cs. The current control transistor DR is a p-channel field effect transistor, and has a source connected to the node 28 (a connection point with the substrate 10) and a drain connected to one terminal of the organic EL element 32. The organic EL element 32 provided corresponding to the drive circuit 30 has one terminal connected to the drain of the current control transistor DR and the other terminal connected to the common ground. The data write transistor SW1 has a gate connected to the scanning line 20, a source connected to the signal line 22, and a drain connected to the gate of the current control transistor DR. The data erasing transistor SW2 has a gate connected to the reset line 24, a source connected to the drain of the data writing transistor SW1, and a drain connected to the node 28. The storage capacitor Cs is connected in parallel between the gate and the source of the current control transistor DR.

図４に示す画素回路３０の動作は以下の通りである。走査線２０を介して走査信号ＳＥＬが供給され、データ書き込み用トランジスタＳＷ１が選択されている期間には、信号線２２を介して電流制御用トランジスタＤＲのゲートにデータ信号ＤＡＴＡが書き込まれる。節点２８及び電流制御用トランジスタＤＲのソース−ドレイン経路を通じて、データ信号ＤＡＴＡの大きさに応じた電流が電源１６から有機ＥＬ素子３２に供給される。これにより、有機ＥＬ素子３２がデータ信号ＤＡＴＡの大きさに応じた輝度で発光する。また、リセット線２４を介してリセット信号ＥＲＳが供給され、データ消去用トランジスタＳＷ２が選択されている期間には、電流制御用トランジスタＤＲのゲートの電位がＶｓｕｂに維持され、電流制御用トランジスタＤＲのソース−ドレイン間の電位が０ボルトとなるので、電流制御用トランジスタＤＲはオフ状態となる。それにより、有機ＥＬ素子３２に電流が供給されなくなり、有機ＥＬ素子３２は非発光状態となる。図４に示す回路構成では、ｐチャネル型のトランジスタである電流制御用トランジスタＤＲのソースが節点２８に接続され、電圧Ｖｓｕｂが与えられる。かかる構成とすることにより、トランジスタのソースの電位が安定化される。 The operation of the pixel circuit 30 shown in FIG. 4 is as follows. During the period when the scanning signal SEL is supplied via the scanning line 20 and the data writing transistor SW1 is selected, the data signal DATA is written to the gate of the current control transistor DR via the signal line 22. A current corresponding to the magnitude of the data signal DATA is supplied from the power supply 16 to the organic EL element 32 through the node 28 and the source-drain path of the current control transistor DR. Thereby, the organic EL element 32 emits light with a luminance corresponding to the magnitude of the data signal DATA. Further, during the period when the reset signal ERS is supplied via the reset line 24 and the data erasing transistor SW2 is selected, the potential of the gate of the current control transistor DR is maintained at Vsub, and the current control transistor DR Since the potential between the source and the drain is 0 volt, the current control transistor DR is turned off. As a result, no current is supplied to the organic EL element 32, and the organic EL element 32 enters a non-light emitting state. In the circuit configuration shown in FIG. 4, the source of the current control transistor DR, which is a p-channel transistor, is connected to the node 28 and supplied with the voltage Vsub. With such a structure, the potential of the source of the transistor is stabilized.

図５は、画素回路３０の他の構成例を説明する図である。具体的には、図５に示す画素回路３０は、電流制御用トランジスタＤＲの閾電圧のばらつきを補償することができる回路構成となっている。なお、図４に例示した画素回路３０と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図５に例示する画素回路３０では、リセット線２４を介してリセット信号ＥＲＳが供給され、データ消去用トランジスタＳＷ２及びトランジスタＳＷ３が選択されている期間には、節点（ノード）Ｇに電流制御用トランジスタＤＲの閾電圧が書き込まれる。このとき、電流制御用トランジスタＤＲはオフ状態となるので、有機ＥＬ素子３２は非発光状態（消灯状態）となる。走査線２０を介して走査信号ＳＥＬが供給され、データ書き込み用トランジスタＳＷ１が選択されている期間には、節点Ｄにデータ信号ＤＡＴＡの電位が書き込まれる。このとき、保持容量Ｃ２、Ｃ１との容量結合によって節点Ｇの電位が決定され、有機ＥＬ素子３２は発光状態（点灯状態）となる。なお、トランジスタＳＷ４は、配線３８を介して供給される制御信号ＩＬＬに応じて、有機ＥＬ素子３２を非発光状態とするときにオフ状態となり、有機ＥＬ素子３２への電流供給を遮断する機能を果たす。なお、トランジスタＳＷ４及び配線３８は省略されてもよい。 FIG. 5 is a diagram illustrating another configuration example of the pixel circuit 30. Specifically, the pixel circuit 30 shown in FIG. 5 has a circuit configuration that can compensate for variations in the threshold voltage of the current control transistor DR. Constituent elements common to the pixel circuit 30 illustrated in FIG. 4 are denoted by the same reference numerals, and detailed description thereof is omitted. In the pixel circuit 30 illustrated in FIG. 5, the reset signal ERS is supplied via the reset line 24, and the current control transistor is connected to the node G during a period in which the data erasing transistor SW2 and the transistor SW3 are selected. The DR threshold voltage is written. At this time, since the current control transistor DR is turned off, the organic EL element 32 is in a non-light emitting state (light-off state). During the period when the scanning signal SEL is supplied via the scanning line 20 and the data writing transistor SW1 is selected, the potential of the data signal DATA is written to the node D. At this time, the potential of the node G is determined by capacitive coupling with the storage capacitors C2 and C1, and the organic EL element 32 enters a light emitting state (lighted state). Note that the transistor SW4 is turned off when the organic EL element 32 is brought into a non-light emitting state in accordance with a control signal ILL supplied via the wiring 38, and has a function of cutting off current supply to the organic EL element 32. Fulfill. Note that the transistor SW4 and the wiring 38 may be omitted.

図６は、有機ＥＬ装置の他の回路構成例を説明する図である。なお、上述した図３に示した回路と共通する構成要素には同符号が付されている。それらの構成要素については詳細な説明を省略する。本例の画素回路３０ａはｎチャネル型のトランジスタを含んで構成されており、その関係上、上記図３に示した回路と比較して、画素回路３０ａ、有機ＥＬ素子３２、電源１６及びグランドの接続関係が相違している。図示のように、各画素回路３０ａは各節点２８を介して共通グランドに接続される。そして、各節点２８は、上述した導電性の基板１０に電気的に接続される。すなわち、基板１０が電源供給経路の一部としての機能を果たす。また、各有機ＥＬ素子３２の一方端子に対して電源１６から電圧Ｖｓｕｂが供給される。 FIG. 6 is a diagram for explaining another circuit configuration example of the organic EL device. In addition, the same code | symbol is attached | subjected to the component which is common in the circuit shown in FIG. 3 mentioned above. Detailed description of these components is omitted. The pixel circuit 30a of this example is configured to include an n-channel transistor. Therefore, compared with the circuit shown in FIG. 3, the pixel circuit 30a, the organic EL element 32, the power source 16, and the ground are compared. The connection relationship is different. As shown, each pixel circuit 30a is connected to a common ground via each node 28. Each node 28 is electrically connected to the conductive substrate 10 described above. That is, the substrate 10 functions as a part of the power supply path. Further, the voltage Vsub is supplied from the power supply 16 to one terminal of each organic EL element 32.

図７は、画素回路３０ａの構成例を説明する図である。なお、上述した図４に示した画素回路３０と共通する構成要素については同符号が付されている。それらについての詳細な説明は省略する。図７に例示する画素回路３０ａでは、電流制御用トランジスタＤＲとして、ｎチャネル型の電界効果型トランジスタが用いられている。その関係上、電源１６、電流制御用トランジスタＤＲ、有機ＥＬ素子３２、グランドの接続状態が上記の画素回路３０とは異なっている。具体的には、電流制御用トランジスタＤＲは、ソースが有機ＥＬ素子３２の一方端子と接続されており、ドレインが節点２８と接続されている。有機ＥＬ素子３２は、他方端子が電源１６の高電位側端子と接続されている。 FIG. 7 is a diagram illustrating a configuration example of the pixel circuit 30a. Components that are the same as those in the pixel circuit 30 shown in FIG. Detailed description thereof will be omitted. In the pixel circuit 30a illustrated in FIG. 7, an n-channel field effect transistor is used as the current control transistor DR. Therefore, the connection state of the power supply 16, the current control transistor DR, the organic EL element 32, and the ground is different from that of the pixel circuit 30 described above. Specifically, the current control transistor DR has a source connected to one terminal of the organic EL element 32 and a drain connected to the node 28. The other terminal of the organic EL element 32 is connected to the high potential side terminal of the power supply 16.

図８は、画素回路３０ａの他の構成例を説明する図である。上述した図５に示した画素回路３０と同様に、本例の画素回路３０ａは、電流制御用トランジスタＤＲの閾電圧のばらつきを補償することができる回路構成となっている。なお、図５に例示した画素回路３０と共通する構成要素については同符号が付されており、これらについては詳細な説明を省略する。図８に例示する画素回路３０ａにおいても、電流制御用トランジスタＤＲとして、ｎチャネル型の電界効果型トランジスタが用いられている。その関係上、電源１６、電流制御用トランジスタＤＲ、有機ＥＬ素子３２、グランドの接続状態が上記の図５に示した画素回路３０とは異なっている。具体的には、電流制御用トランジスタＤＲは、ソースが有機ＥＬ素子３２の一方端子と接続されており、ドレインが節点２８と接続されている。有機ＥＬ素子３２は、他方端子が電源１６の高電位側端子と接続されている。 FIG. 8 is a diagram illustrating another configuration example of the pixel circuit 30a. Similar to the pixel circuit 30 shown in FIG. 5 described above, the pixel circuit 30a of this example has a circuit configuration that can compensate for variations in the threshold voltage of the current control transistor DR. Components that are the same as those of the pixel circuit 30 illustrated in FIG. 5 are denoted by the same reference numerals, and detailed descriptions thereof are omitted. Also in the pixel circuit 30a illustrated in FIG. 8, an n-channel field effect transistor is used as the current control transistor DR. Therefore, the connection state of the power supply 16, the current control transistor DR, the organic EL element 32, and the ground is different from that of the pixel circuit 30 shown in FIG. Specifically, the current control transistor DR has a source connected to one terminal of the organic EL element 32 and a drain connected to the node 28. The other terminal of the organic EL element 32 is connected to the high potential side terminal of the power supply 16.

次に、本実施形態の有機ＥＬ装置の製造方法について詳細に説明する。 Next, the manufacturing method of the organic EL device of this embodiment will be described in detail.

図９〜図１１は、有機ＥＬ装置の製造方法の一例を説明する工程断面図である。本例では、コプレーナ型のトランジスタを用いて画素回路を構成する場合について説明する。 9 to 11 are process cross-sectional views illustrating an example of a method for manufacturing an organic EL device. In this example, a case where a pixel circuit is formed using a coplanar transistor will be described.

まず、導電性の基板１０の一方面上に絶縁膜５０を形成する（図９（Ａ））。絶縁膜５０としては、例えば酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、セラミックス薄膜、などの絶縁膜が挙げられる。絶縁膜５０の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法（ＣＶＤ法）、スパッタリング法などが挙げられる。また、導電性の基板１０に対して酸化性雰囲気でアニールしたり、陽極酸化処理を施したりすることによって基板１０の表面に得られる絶縁膜を絶縁膜５０として用いることもできる。特に、基板１０としてステンレス基板を採用した場合には、基板表面に形成される酸化クロムの不動態皮膜を絶縁膜５０として利用することも好ましい。 First, an insulating film 50 is formed on one surface of the conductive substrate 10 (FIG. 9A). Examples of the insulating film 50 include insulating films such as a silicon oxide (SiOx) film, a silicon nitride (SiN) film, a silicon oxynitride (SiON) film, and a ceramic thin film. A known method may be appropriately selected as a method for forming the insulating film 50, and examples thereof include a chemical vapor deposition method (CVD method) and a sputtering method. Further, an insulating film obtained on the surface of the substrate 10 by annealing the conductive substrate 10 in an oxidizing atmosphere or performing an anodic oxidation treatment can also be used as the insulating film 50. In particular, when a stainless steel substrate is employed as the substrate 10, it is also preferable to use a passive film of chromium oxide formed on the substrate surface as the insulating film 50.

次に、所定形状（例えば島状）にパターニングされた半導体膜５２、５４を形成する（図９（Ｂ））。半導体膜５２は後に薄膜トランジスタの活性層（チャネル形成領域）となり、半導体膜５４は後に容量素子の一方電極となる。各半導体膜５２、５４としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜、酸化物半導体膜、有機半導体膜など、一般的に知られた半導体膜が挙げられる。これらの半導体膜の形成方法としては既知の手法を適宜選択すればよく、例えば化学気相堆積法、スパッタリング法、塗布法などが挙げられる。本実施形態では、一例としてポリシリコン膜を用いて半導体膜５２、５４を形成する。 Next, semiconductor films 52 and 54 patterned into a predetermined shape (for example, an island shape) are formed (FIG. 9B). The semiconductor film 52 later becomes an active layer (channel formation region) of the thin film transistor, and the semiconductor film 54 later becomes one electrode of the capacitor. Examples of the semiconductor films 52 and 54 include generally known semiconductor films such as an amorphous silicon film, a polysilicon film, a single crystal silicon film, an oxide semiconductor film, and an organic semiconductor film. A known method may be appropriately selected as a method for forming these semiconductor films, and examples thereof include a chemical vapor deposition method, a sputtering method, and a coating method. In this embodiment, the semiconductor films 52 and 54 are formed using a polysilicon film as an example.

次に、各半導体膜５２、５４を覆う絶縁膜５６を基板１０上に形成する（図９（Ｃ））。この絶縁膜５６は、半導体膜５２に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、半導体膜５４に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜５６としては、例えば酸化シリコン（ＳｉＯ₂）膜、窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、酸化アルミニウム（Ａｌ₂Ｏ₃）膜、酸化ハフニウム（ＨｆＯ）膜、などの絶縁膜が挙げられる。また、各半導体膜５２、５４の形成後、半導体膜５４に対してイオン注入を行う（図９（Ｃ））。 Next, an insulating film 56 that covers the semiconductor films 52 and 54 is formed over the substrate 10 (FIG. 9C). In the insulating film 56, a portion corresponding to the semiconductor film 52 later functions as a gate insulating film of the thin film transistor, and a portion corresponding to the semiconductor film 54 functions as a dielectric layer that is a component of the capacitor. Examples of the insulating film 56 include a silicon oxide (SiO ₂ ) film, a silicon nitride (SiN) film, a silicon oxynitride (SiON) film, an aluminum oxide (Al ₂ O ₃ ) film, and a hafnium oxide (HfO) film. A membrane is mentioned. Further, after the semiconductor films 52 and 54 are formed, ion implantation is performed on the semiconductor film 54 (FIG. 9C).

次に、各電極５８、６０を形成する（図９（Ｄ））。電極５８は薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極５８」と称する場合もある。また、電極６０は後に容量素子の一方電極として機能する。また本工程では、図示しない他の電極や配線も併せて形成される。それらの電極や配線は、上述した画素回路や走査線、信号線等を構成する。各電極５８、６０は、例えばアルミニウム膜などの導電膜を絶縁膜５６上に成膜し、その後当該導電膜をパターニングすることによって得られる。また、各電極５８、６０の形成後、ゲート電極５８をマスクとして用いて半導体膜５２に対するイオン注入（いわゆる自己整合イオン注入）を行う。それにより、半導体膜５２にはセルフアライン構造のソースドレイン領域が形成される。具体的には、半導体膜５２のゲート電極５８の直下にはチャネル形成領域６６が形成され、このチャネル形成領域６６の両側にソースドレイン領域６２、６４が形成される。この結果、図示のようにコプレーナ型の薄膜トランジスタが完成する。この薄膜トランジスタは、上述した電流制御用トランジスタＤＲ（図４等参照）として機能する。なお、図示しないが同様にして他にも薄膜トランジスタが形成され、それぞれ上述したトランジスタＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４として機能する。また、イオン注入がなされ、導電率が高まった半導体膜５４と、電極６０と、の間に絶縁膜５６が挟まれた箇所に容量素子が完成する。この容量素子は、上述した保持容量Ｃｓとして機能する。 Next, the electrodes 58 and 60 are formed (FIG. 9D). The electrode 58 functions as a gate electrode of the thin film transistor, and is hereinafter sometimes referred to as a “gate electrode 58”. Further, the electrode 60 later functions as one electrode of the capacitor. In this step, other electrodes and wiring not shown are also formed. These electrodes and wirings constitute the above-described pixel circuit, scanning line, signal line, and the like. Each of the electrodes 58 and 60 is obtained by forming a conductive film such as an aluminum film on the insulating film 56 and then patterning the conductive film. In addition, after the formation of the electrodes 58 and 60, ion implantation (so-called self-aligned ion implantation) is performed on the semiconductor film 52 using the gate electrode 58 as a mask. Thereby, a source / drain region having a self-aligned structure is formed in the semiconductor film 52. Specifically, a channel formation region 66 is formed immediately below the gate electrode 58 of the semiconductor film 52, and source / drain regions 62 and 64 are formed on both sides of the channel formation region 66. As a result, a coplanar type thin film transistor is completed as shown. This thin film transistor functions as the above-described current control transistor DR (see FIG. 4 and the like). Although not shown, other thin film transistors are similarly formed and function as the above-described transistors SW1, SW2, SW3, and SW4, respectively. In addition, a capacitor element is completed at a position where the insulating film 56 is sandwiched between the semiconductor film 54 and the electrode 60 that have been ion-implanted to increase the conductivity. This capacitive element functions as the above-described holding capacitor Cs.

次に、各電極５８、６０を覆う第１中間絶縁膜６８を基板１０上に形成する（図１０（Ａ））。第１中間絶縁膜６８としては、上記した絶縁膜５０と同様の材料からなる絶縁膜を用いることができるほか、塗布法による酸化シリコン膜（ＳＯＧ膜）、ポリイミドやアクリル等の有機絶縁膜、などを採用することもできる。これらのＳＯＧ膜や有機絶縁膜を採用する場合には、塗布法などの簡便な成膜方法を用いることができるので好ましい。 Next, a first intermediate insulating film 68 covering the electrodes 58 and 60 is formed on the substrate 10 (FIG. 10A). As the first intermediate insulating film 68, an insulating film made of the same material as the insulating film 50 described above can be used, a silicon oxide film (SOG film) by a coating method, an organic insulating film such as polyimide or acrylic, or the like. Can also be adopted. When these SOG films and organic insulating films are employed, a simple film forming method such as a coating method can be used, which is preferable.

次に、基板１０上の所定箇所にコンタクトホール７０、７２、７４、７６をそれぞれ形成する（図１０（Ｂ））。より詳細には、コンタクトホール７０は、ゲート電極５８等から構成される薄膜トランジスタに近接した位置に、絶縁膜５０、５６、第１中間絶縁膜６８を全て除去して基板１０に到達し、基板１０の一方面が露出するように形成される。コンタクトホール７２は、絶縁膜５６、第１中間絶縁膜６８を全て除去してソースドレイン領域６２に到達し、ソースドレイン領域６２の一方面が露出するように形成される。コンタクトホール７４は、絶縁膜５６、第１中間絶縁膜６８を全て除去してソースドレイン領域６４に到達し、ソースドレイン領域６４の一方面が露出するように形成される。コンタクトホール７６は、第１中間絶縁膜６８を除去して電極６０に到達し、電極６０の一方面が露出するように形成される。 Next, contact holes 70, 72, 74, and 76 are respectively formed at predetermined positions on the substrate 10 (FIG. 10B). More specifically, the contact hole 70 reaches the substrate 10 by removing all of the insulating films 50 and 56 and the first intermediate insulating film 68 at a position close to the thin film transistor including the gate electrode 58 and the like. It is formed so that one side of is exposed. The contact hole 72 is formed so that the insulating film 56 and the first intermediate insulating film 68 are all removed to reach the source / drain region 62 and one surface of the source / drain region 62 is exposed. The contact hole 74 is formed such that the insulating film 56 and the first intermediate insulating film 68 are all removed to reach the source / drain region 64 and one surface of the source / drain region 64 is exposed. The contact hole 76 is formed so as to reach the electrode 60 by removing the first intermediate insulating film 68 and to expose one surface of the electrode 60.

次に、各配線７８、７９及びその他の図示しない電極や配線を形成する（図１０（Ｃ））。各電極や各配線は、上述した画素回路や走査線、信号線等を構成する。各配線７８、７９等は、例えばアルミニウム膜などの導電膜を第１中間絶縁膜６８上に成膜し、その後当該導電膜をパターニングすることによって得られる。図示のように、配線７８は、コンタクトホール７０、７４、７６に渡り、かつ各コンタクトホール７０、７４、７６に埋設される。この配線７８は、コンタクトホール７０を介して基板１０と電気的に接続され、コンタクトホール７４を介してソースドレイン領域６４と電気的に接続され、かつコンタクトホール７６を介して電極６０と電気的に接続される。これにより、薄膜トランジスタや容量素子を含んで構成された画素回路が基板１０と電気的に接続される。より詳細には、薄膜トランジスタがｐチャネル型である場合には、当該薄膜トランジスタのソースと基板１０とが配線７８を介して接続された状態となる。なお、薄膜トランジスタがｎチャネル型である場合には、当該薄膜トランジスタのドレインと基板とが配線７８を介して接続された状態となる。 Next, the wirings 78 and 79 and other electrodes and wirings (not shown) are formed (FIG. 10C). Each electrode and each wiring constitutes the above-described pixel circuit, scanning line, signal line, and the like. Each wiring 78, 79, etc. is obtained by forming a conductive film such as an aluminum film on the first intermediate insulating film 68 and then patterning the conductive film. As illustrated, the wiring 78 extends over the contact holes 70, 74, 76 and is embedded in each contact hole 70, 74, 76. The wiring 78 is electrically connected to the substrate 10 via the contact hole 70, electrically connected to the source / drain region 64 via the contact hole 74, and electrically connected to the electrode 60 via the contact hole 76. Connected. Accordingly, the pixel circuit including the thin film transistor and the capacitor is electrically connected to the substrate 10. More specifically, when the thin film transistor is a p-channel type, the source of the thin film transistor and the substrate 10 are connected to each other through the wiring 78. Note that in the case where the thin film transistor is an n-channel type, the drain of the thin film transistor and the substrate are connected to each other through the wiring 78.

また、図示のように、配線７９は、コンタクトホール７２に埋設され、ソースドレイン領域６２と電気的に接続される。なお、基板１０としてステンレス基板を用いた場合には、コンタクトホール７０を開口した箇所が大気中に晒されると基板表面に不動態皮膜が形成されるため注意が必要である。具体的には、この不動態皮膜により、基板１０と配線７８との接触不良が生じるおそれがある。この場合には、配線７８を形成するのに先立って、真空中で基板１０の表面をプラズマに曝す等の処理を行い、不動態皮膜を除去するとよい。 Further, as illustrated, the wiring 79 is embedded in the contact hole 72 and is electrically connected to the source / drain region 62. In addition, when a stainless steel substrate is used as the substrate 10, care must be taken because a passive film is formed on the substrate surface when the portion where the contact hole 70 is opened is exposed to the atmosphere. Specifically, this passive film may cause poor contact between the substrate 10 and the wiring 78. In this case, prior to the formation of the wiring 78, the passivation film may be removed by performing a process such as exposing the surface of the substrate 10 to plasma in a vacuum.

次に、各配線７８、７９を覆う第２中間絶縁膜８０を基板１０上に形成する（図１０（Ｄ））。第２中間絶縁膜８０は、上記した第１中間絶縁膜６８と同様にして形成することができる。その後、配線７９の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線７９と電気的に接続される画素電極（陽極）８２を第２中間絶縁膜８０上に形成する。本実施形態では、いわゆるトップエミッション型の有機ＥＬ装置を想定しているため、より大きい開口率を得るために、画素電極８２は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。画素電極８２は、例えばアルミニウム膜などの導電膜を第２中間絶縁膜８０上に成膜し、その後当該導電膜をパターニングすることによって得られる。 Next, a second intermediate insulating film 80 covering the wirings 78 and 79 is formed on the substrate 10 (FIG. 10D). The second intermediate insulating film 80 can be formed in the same manner as the first intermediate insulating film 68 described above. Thereafter, a contact hole for exposing a part of the wiring 79 is formed. Further, a pixel electrode (anode) 82 electrically connected to the wiring 79 through the contact hole is formed on the second intermediate insulating film 80. In this embodiment, since a so-called top emission type organic EL device is assumed, the pixel electrode 82 is formed at a position overlapping the thin film transistor and the capacitor element in the vertical direction in order to obtain a larger aperture ratio. The pixel electrode 82 is obtained by forming a conductive film such as an aluminum film on the second intermediate insulating film 80 and then patterning the conductive film.

次に、画素電極８２を露出させる開口８６を有する隔壁層８４を第２中間絶縁膜８０上に形成する（図１１（Ａ））。この隔壁層８４は、例えばポリイミド膜やアクリル膜の樹脂膜を第２中間絶縁膜８０上に成膜し、その後当該樹脂膜をパターニングすることによって得られる。 Next, a partition layer 84 having an opening 86 for exposing the pixel electrode 82 is formed on the second intermediate insulating film 80 (FIG. 11A). The partition layer 84 is obtained, for example, by forming a resin film such as a polyimide film or an acrylic film on the second intermediate insulating film 80 and then patterning the resin film.

次に、開口８６の内部の画素電極８２上に発光層８８を形成する（図１１（Ｂ））。この発光層８８は、低分子材料、高分子材料のいずれを用いて形成してもよい。また、発光層８８の形成方法については、蒸着法、塗布法、液滴吐出法（インクジェット法）など種々の公知技術を用いることができる。なお、発光層８８には、電子注入層、電子輸送層、正孔注入層、正孔輸送層などの各種機能層が設けられていてもよい。 Next, a light emitting layer 88 is formed over the pixel electrode 82 inside the opening 86 (FIG. 11B). The light emitting layer 88 may be formed using either a low molecular material or a high molecular material. As a method for forming the light emitting layer 88, various known techniques such as a vapor deposition method, a coating method, and a droplet discharge method (ink jet method) can be used. The light emitting layer 88 may be provided with various functional layers such as an electron injection layer, an electron transport layer, a hole injection layer, and a hole transport layer.

次に、隔壁層８４上に、各発光層８８に渡って共通電極（陰極）９０を形成する（図１１（Ｃ））。本実施形態では、有機ＥＬ装置の構造としてトップエミッション構造を採用しているので、発光層８８からの発光を図中上側（基板１０へ向かわない方向）へ取り出せるように、光透過性又は半透過性の導電膜を用いて共通電極９０が形成される。このような導電膜としては、例えばインジウム錫酸化物（ＩＴＯ）膜が挙げられる。画素電極８２、発光層８８及び共通電極９０によって有機ＥＬ素子が構成される。薄膜トランジスタがｐチャネル型である場合、この有機ＥＬ素子は、一方端子としての画素電極８２が配線７９を介して薄膜トランジスタのドレインと接続され、他方端子としての共通電極９０が共通グランド（図示せず）と接続される。なお、薄膜トランジスタがｎチャネル型である場合、この有機ＥＬ素子は、一方端子としての画素電極８２が配線７９を介して薄膜トランジスタのソースと接続され、他方端子としての共通電極９０が電源１６（図示せず）と接続される。 Next, a common electrode (cathode) 90 is formed over the light-emitting layers 88 on the partition wall layer 84 (FIG. 11C). In this embodiment, since the top emission structure is adopted as the structure of the organic EL device, light transmission or semi-transmission is performed so that light emitted from the light emitting layer 88 can be extracted upward (in a direction not toward the substrate 10) in the figure. The common electrode 90 is formed using a conductive film. Examples of such a conductive film include an indium tin oxide (ITO) film. The pixel electrode 82, the light emitting layer 88, and the common electrode 90 constitute an organic EL element. When the thin film transistor is a p-channel type, this organic EL element has a pixel electrode 82 as one terminal connected to the drain of the thin film transistor via a wiring 79, and a common electrode 90 as the other terminal is a common ground (not shown). Connected. When the thin film transistor is an n-channel type, in this organic EL element, the pixel electrode 82 as one terminal is connected to the source of the thin film transistor through the wiring 79, and the common electrode 90 as the other terminal is the power source 16 (not shown). Connected).

以上のようにして、各回路素子（薄膜トランジスタ、容量素子）と基板１０とが電気的に接続されており、各画素部が基板１０を電力供給経路の一部として利用した有機ＥＬ装置が得られる。 As described above, each circuit element (thin film transistor, capacitive element) and the substrate 10 are electrically connected, and an organic EL device in which each pixel unit uses the substrate 10 as a part of the power supply path is obtained. .

次に、本実施形態の有機ＥＬ装置の製造方法の他の例として、逆スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。 Next, as another example of the method for manufacturing the organic EL device of the present embodiment, a case where a pixel circuit is configured using an inverted staggered transistor will be described.

図１２〜図１４は、有機ＥＬ装置の製造方法の一例を説明する工程断面図である。 12 to 14 are process cross-sectional views illustrating an example of a method for manufacturing an organic EL device.

まず、導電性の基板１０の一方面上に絶縁膜１００を形成する（図１２（Ａ））。この絶縁膜１００は、上記の絶縁膜５０と同様にして形成される。 First, the insulating film 100 is formed on one surface of the conductive substrate 10 (FIG. 12A). The insulating film 100 is formed in the same manner as the insulating film 50 described above.

次に、絶縁膜１００の所定位置にコンタクトホール１０１を形成する（図１２（Ｂ））。図示のように、このコンタクトホール１０１は、基板１０の一方面が露出するように形成される。 Next, a contact hole 101 is formed at a predetermined position of the insulating film 100 (FIG. 12B). As illustrated, the contact hole 101 is formed so that one surface of the substrate 10 is exposed.

次に、電極１０２、１０４及び配線１０６を形成する（図１２（Ｃ））。電極１０２は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極１０２」と称する場合もある。また、電極１０４は後に容量素子の一方電極として機能する。また、配線１０６は、基板１０の一方面と接触するように形成される。 Next, the electrodes 102 and 104 and the wiring 106 are formed (FIG. 12C). The electrode 102 later functions as a gate electrode of the thin film transistor, and this may be hereinafter referred to as “gate electrode 102”. Further, the electrode 104 later functions as one electrode of the capacitor. The wiring 106 is formed so as to be in contact with one surface of the substrate 10.

次に、各電極１０２、１０４及び配線１０６を覆う絶縁膜１０８を基板１０上に形成する（図１２（Ｄ））。この絶縁膜１０８は、電極（ゲート電極）１０２に対応する箇所が後に薄膜トランジスタのゲート絶縁膜として機能し、電極１０４に対応する箇所が容量素子の構成要素である誘電体層として機能する。絶縁膜１０８は、上記の絶縁膜５６と同様にして形成できる。 Next, an insulating film 108 covering the electrodes 102 and 104 and the wiring 106 is formed over the substrate 10 (FIG. 12D). In the insulating film 108, a portion corresponding to the electrode (gate electrode) 102 later functions as a gate insulating film of the thin film transistor, and a portion corresponding to the electrode 104 functions as a dielectric layer that is a component of the capacitor. The insulating film 108 can be formed in the same manner as the insulating film 56 described above.

次に、所定形状（例えば島状）にパターニングされた半導体膜１１０を形成する（図１３（Ａ））。半導体膜１１０は後に薄膜トランジスタの活性層（チャネル形成領域）となる。半導体膜１１０は、上記した半導体膜５２、５４と同様にして形成できる。 Next, a semiconductor film 110 patterned into a predetermined shape (for example, an island shape) is formed (FIG. 13A). The semiconductor film 110 later becomes an active layer (channel formation region) of the thin film transistor. The semiconductor film 110 can be formed in the same manner as the semiconductor films 52 and 54 described above.

次に、基板１０上の所定箇所にコンタクトホール１１２を形成する（図１３（Ｂ））。より詳細には、コンタクトホール１１２は、ゲート電極１０２等から構成される薄膜トランジスタに近接した位置に、絶縁膜１０８を除去して電極１０４に到達し、電極１０４の一方面が露出するように形成される。 Next, contact holes 112 are formed at predetermined positions on the substrate 10 (FIG. 13B). More specifically, the contact hole 112 is formed at a position close to the thin film transistor including the gate electrode 102 and the like so as to reach the electrode 104 by removing the insulating film 108 and to expose one surface of the electrode 104. The

次に、ドープ半導体膜１１２及び配線１１４を連続成膜し、所定形状にパターニングする（図１３（Ｃ））。より詳細には、ドープ半導体膜１１２及び配線１１４は、電極１０４から電極１０２に渡り、かつ電極１０６と電気的に接続されるように形成される。また、半導体膜１１０の一部（ゲート電極１０２の上部に該当する領域）が除去される。 Next, the doped semiconductor film 112 and the wiring 114 are continuously formed and patterned into a predetermined shape (FIG. 13C). More specifically, the doped semiconductor film 112 and the wiring 114 are formed so as to extend from the electrode 104 to the electrode 102 and to be electrically connected to the electrode 106. Further, a part of the semiconductor film 110 (a region corresponding to the upper portion of the gate electrode 102) is removed.

次に、各配線１１４を覆う中間絶縁膜１１６を基板１０上に形成する（図１３（Ｄ））。中間絶縁膜１１６は、上記した第２中間絶縁膜８０と同様にして形成することができる。その後、配線１１４の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線１１４と電気的に接続される画素電極（陽極）１１８を第２中間絶縁膜１１６上に形成する。本実施形態では、いわゆるトップエミッション型の有機ＥＬ装置を想定しているため、より大きい開口率を得るために、画素電極１１８は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。 Next, an intermediate insulating film 116 that covers each wiring 114 is formed over the substrate 10 (FIG. 13D). The intermediate insulating film 116 can be formed in the same manner as the second intermediate insulating film 80 described above. Thereafter, a contact hole for exposing a part of the wiring 114 is formed. Further, a pixel electrode (anode) 118 electrically connected to the wiring 114 through the contact hole is formed on the second intermediate insulating film 116. In this embodiment, since a so-called top emission type organic EL device is assumed, in order to obtain a larger aperture ratio, the pixel electrode 118 is formed at a position overlapping with the thin film transistor and the capacitor element in the vertical direction.

次に、画素電極１１８を露出させる開口１２２を有する隔壁層１２０を第２中間絶縁膜１１６上に形成する（図１４（Ａ））。この隔壁層１２０は上述した隔壁層８４と同様に形成することができる。 Next, a partition layer 120 having an opening 122 for exposing the pixel electrode 118 is formed over the second intermediate insulating film 116 (FIG. 14A). This partition layer 120 can be formed in the same manner as the partition layer 84 described above.

次に、開口１２２の内部の画素電極１１８上に発光層１２４を形成する（図１４（Ｂ））。この発光層１２４は、上述した発光層８８と同様に形成することができる。 Next, the light-emitting layer 124 is formed over the pixel electrode 118 inside the opening 122 (FIG. 14B). The light emitting layer 124 can be formed in the same manner as the light emitting layer 88 described above.

次に、隔壁層１２０上に、各発光層１２４に渡って共通電極（陰極）１２６を形成する（図１４（Ｃ））。この共通電極１２６は上述した共通電極９０と同様に形成することができる。 Next, a common electrode (cathode) 126 is formed over the light-emitting layers 124 over the partition wall layer 120 (FIG. 14C). The common electrode 126 can be formed in the same manner as the common electrode 90 described above.

次に、本実施形態の有機ＥＬ装置の製造方法の他の例として、順スタガード型のトランジスタを用いて画素回路を構成する場合について説明する。 Next, as another example of the method for manufacturing the organic EL device of the present embodiment, a case where a pixel circuit is configured using a forward staggered transistor will be described.

図１５〜図１７は、有機ＥＬ装置の製造方法の一例を説明する工程断面図である。 15 to 17 are process cross-sectional views illustrating an example of a method for manufacturing an organic EL device.

まず、導電性の基板１０の一方面上に絶縁膜１５０を形成する（図１５（Ａ））。この絶縁膜１００は、上記の絶縁膜５０と同様にして形成される。 First, the insulating film 150 is formed on one surface of the conductive substrate 10 (FIG. 15A). The insulating film 100 is formed in the same manner as the insulating film 50 described above.

次に、絶縁膜１００の所定位置にコンタクトホール１５１を形成する（図１５（Ｂ））。図示のように、このコンタクトホール１５１は、基板１０の一方面が露出するように形成される。 Next, a contact hole 151 is formed at a predetermined position of the insulating film 100 (FIG. 15B). As shown in the figure, the contact hole 151 is formed so that one surface of the substrate 10 is exposed.

次に、配線１５２、１５４を形成する（図１５（Ｃ））。配線１５２、１５４は後に薄膜トランジスタのソースドレイン電極として機能するものである。また、配線１５４は、その一部がコンタクトホール１５１を介して基板１０の一方面と接触するように形成される。 Next, wirings 152 and 154 are formed (FIG. 15C). The wirings 152 and 154 function as source / drain electrodes of the thin film transistor later. Further, the wiring 154 is formed so that a part thereof is in contact with one surface of the substrate 10 through the contact hole 151.

次に、各配線１５２、１５４を覆う形状のドープ半導体膜１５６、１５８を形成する（図１５（Ｄ））。具体的には、各ドープ半導体膜１５６、１５８は、例えば化学気相堆積法（ＣＶＤ法）やスパッタリング法等の成膜法を用いて基板１０上に半導体膜を形成した後に、当該半導体膜を各配線１５２、１５４の形状に対応してパターニングすることによって得られる。また、液滴吐出法を用いて、各配線１５２、１５４の表面に液体材料を塗布することによって各ドープ半導体膜１５６、１５８を形成することもできる。 Next, doped semiconductor films 156 and 158 that cover the wirings 152 and 154 are formed (FIG. 15D). Specifically, each of the doped semiconductor films 156 and 158 is formed by forming a semiconductor film on the substrate 10 by using a film formation method such as a chemical vapor deposition method (CVD method) or a sputtering method, for example. It is obtained by patterning corresponding to the shape of each wiring 152, 154. Alternatively, the doped semiconductor films 156 and 158 can be formed by applying a liquid material to the surfaces of the wirings 152 and 154 using a droplet discharge method.

次に、所定形状（例えば島状）にパターニングされた半導体膜１６０を形成する（図１６（Ａ））。半導体膜１６０は後に薄膜トランジスタの活性層（チャネル形成領域）となる。半導体膜１６０は、上記した半導体膜５２、５４と同様にして形成できる。本実施形態では、半導体膜１６０は、配線１５２と配線１５４に渡って形成される。また、先に形成されたドープ半導体膜１５６は、半導体膜１６０の形成時（パターニング時）に併せて除去される。また、ドープ半導体膜１５８は、半導体膜１６０に覆われた部分が残留し、それ以外は半導体膜１６０の形成時（パターニング時）に除去される。この結果、半導体膜１６０と配線１５２の間、半導体膜１６０と配線１５４の間、にはそれぞれドープ半導体膜１５８が介在する状態となる。 Next, a semiconductor film 160 patterned into a predetermined shape (for example, an island shape) is formed (FIG. 16A). The semiconductor film 160 later becomes an active layer (channel formation region) of the thin film transistor. The semiconductor film 160 can be formed in the same manner as the semiconductor films 52 and 54 described above. In the present embodiment, the semiconductor film 160 is formed across the wiring 152 and the wiring 154. Further, the doped semiconductor film 156 formed earlier is removed together with the formation of the semiconductor film 160 (patterning). In addition, the doped semiconductor film 158 has a portion covered with the semiconductor film 160, and other portions are removed when the semiconductor film 160 is formed (patterning). As a result, the doped semiconductor film 158 is interposed between the semiconductor film 160 and the wiring 152 and between the semiconductor film 160 and the wiring 154, respectively.

次に、各電極１５２、１５４及び半導体膜１６０を覆う絶縁膜１６２を基板１０上に形成する（図１６（Ｂ））。この絶縁膜１６２は、詳細を後述するように、薄膜トランジスタのゲート絶縁膜として機能するとともに、容量素子の構成要素である誘電体層としても機能する。絶縁膜１６２は、上記の絶縁膜５６と同様にして形成できる。 Next, an insulating film 162 that covers the electrodes 152 and 154 and the semiconductor film 160 is formed over the substrate 10 (FIG. 16B). As will be described in detail later, the insulating film 162 functions as a gate insulating film of the thin film transistor and also functions as a dielectric layer that is a component of the capacitor. The insulating film 162 can be formed in a manner similar to the insulating film 56 described above.

次に、電極１６４、１６６を形成する（図１６（Ｃ））。具体的には、電極１６４は、絶縁膜１６２を挟んで半導体膜１６０と重なる位置に形成される。この電極１６４は後に薄膜トランジスタのゲート電極として機能するものであり、以後これを「ゲート電極１６４」と称する場合もある。電極１６６は、絶縁膜１６２を挟んで電極１５４の一部と重なる位置に形成される。この電極１６６は後に容量素子の一方電極として機能する。 Next, electrodes 164 and 166 are formed (FIG. 16C). Specifically, the electrode 164 is formed at a position overlapping the semiconductor film 160 with the insulating film 162 interposed therebetween. This electrode 164 will later function as a gate electrode of the thin film transistor, and hereinafter this may be referred to as a “gate electrode 164”. The electrode 166 is formed at a position overlapping with part of the electrode 154 with the insulating film 162 interposed therebetween. This electrode 166 later functions as one electrode of the capacitor.

次に、各電極１６４、１６６を覆う中間絶縁膜１６８を基板１０上に形成する（図１６（Ｄ））。中間絶縁膜１６６は、上記した第２中間絶縁膜８０と同様にして形成することができる。 Next, an intermediate insulating film 168 that covers the electrodes 164 and 166 is formed over the substrate 10 (FIG. 16D). The intermediate insulating film 166 can be formed in the same manner as the second intermediate insulating film 80 described above.

次に、配線１５２の一部を露出させるコンタクトホールを形成する。更に、このコンタクトホールを介して配線１５２と電気的に接続される画素電極（陽極）１７０を中間絶縁膜１６８上に形成する（図１７（Ａ））。本実施形態では、いわゆるトップエミッション型の有機ＥＬ装置を想定しているため、より大きい開口率を得るために、画素電極１６８は、薄膜トランジスタ及び容量素子と上下方向で重なる位置に形成されている。 Next, a contact hole that exposes part of the wiring 152 is formed. Further, a pixel electrode (anode) 170 electrically connected to the wiring 152 through this contact hole is formed on the intermediate insulating film 168 (FIG. 17A). In this embodiment, since a so-called top emission type organic EL device is assumed, in order to obtain a larger aperture ratio, the pixel electrode 168 is formed at a position overlapping the thin film transistor and the capacitor element in the vertical direction.

次に、画素電極１７０を露出させる開口１７４を有する隔壁層１７２を中間絶縁膜１６８上に形成する（図１７（Ｂ））。この隔壁層１７２は上述した隔壁層８４と同様に形成することができる。 Next, a partition layer 172 having an opening 174 through which the pixel electrode 170 is exposed is formed over the intermediate insulating film 168 (FIG. 17B). This partition layer 172 can be formed in the same manner as the partition layer 84 described above.

次に、開口１７４の内部の画素電極１７０上に発光層１７６を形成する（図１７（Ｃ））。この発光層１７６は、上述した発光層８８と同様に形成することができる。 Next, a light-emitting layer 176 is formed over the pixel electrode 170 inside the opening 174 (FIG. 17C). The light emitting layer 176 can be formed in the same manner as the light emitting layer 88 described above.

次に、隔壁層１７２上に、各発光層１７６に渡って共通電極（陰極）１７８を形成する（図１７（Ｄ））。この共通電極１７８は上述した共通電極９０と同様に形成することができる。 Next, a common electrode (cathode) 178 is formed over the light-emitting layers 176 over the partition wall layer 172 (FIG. 17D). The common electrode 178 can be formed in the same manner as the common electrode 90 described above.

図１８は、有機ＥＬ装置の封止構造について説明する図である。本実施形態の有機ＥＬ装置における封止構造としては、例えば缶封止型を採用できる。図１８では、上記したコプレーナ型のトランジスタを用いて画素回路を構成した有機ＥＬ装置（図９〜図１１参照）に缶封止を施した場合の一例が示されている。本例では、基板１０上に、各有機ＥＬ素子を覆う封止部材２００が設けられている。この封止部材２００は、例えば中央部に窪み（凹部）を有するように成形されたガラス基板である。この窪みの部分が各有機ＥＬ素子を覆うように封止部材２００が配置される。基板１０と封止部材２００との間には、両者間の隙間を埋める接着材２０１が設けられている。なお、この封止構造は、上記した他の構造の有機ＥＬ装置（図１２〜図１７参照）に対しても同様に適用できる。また、このような缶封止構造を採用せず、水分等の異物のバリア性能が高い薄膜を各有機ＥＬ素子の上面に直接的に設ける封止構造（膜封止構造）を採用することもできる。 FIG. 18 is a diagram illustrating a sealing structure of an organic EL device. As a sealing structure in the organic EL device of this embodiment, for example, a can sealing type can be adopted. FIG. 18 shows an example in which can sealing is applied to an organic EL device (see FIGS. 9 to 11) in which a pixel circuit is configured using the above-described coplanar transistor. In this example, a sealing member 200 that covers each organic EL element is provided on the substrate 10. The sealing member 200 is, for example, a glass substrate that is molded so as to have a depression (concave portion) at the center. The sealing member 200 is disposed so that the recessed portion covers each organic EL element. Between the substrate 10 and the sealing member 200, an adhesive 201 that fills the gap between the two is provided. This sealing structure can be similarly applied to organic EL devices having other structures described above (see FIGS. 12 to 17). Moreover, it is also possible to adopt a sealing structure (film sealing structure) in which such a can sealing structure is not employed and a thin film having a high barrier performance against foreign matters such as moisture is provided directly on the upper surface of each organic EL element. it can.

以上のように、本実施形態によれば、基板自体に強磁性を持たせることにより、薄型、軽量の特長を損なうことなく、壁面へ容易に設置できる有機ＥＬ装置を実現することができる。磁石を取り付ける従来例に比べると有機ＥＬ装置の全体重量が低下するので、基板が備えるべき磁力が少なくて済む利点がある。 As described above, according to the present embodiment, by providing the substrate itself with ferromagnetism, it is possible to realize an organic EL device that can be easily installed on the wall surface without impairing the thin and lightweight features. Since the overall weight of the organic EL device is reduced as compared with the conventional example in which the magnet is attached, there is an advantage that the magnetic force that the substrate should have is small.

また、本実施形態によれば、有機ＥＬ素子及び画素回路（駆動回路）に対して電源（電力）を供給する経路の一部として導線性の基板を利用することができる。それにより、基板上のどこに有機ＥＬ素子を配置したとしても基板を介して電源を供給可能となり、基板面内における電源電位の不均一を解消できる。よって、有機ＥＬ素子の発光輝度の面内分布をより均一にすることが可能な有機ＥＬ装置が得られる。 Further, according to the present embodiment, a conductive substrate can be used as a part of a path for supplying power (electric power) to the organic EL element and the pixel circuit (drive circuit). As a result, power can be supplied through the substrate no matter where the organic EL element is arranged on the substrate, and unevenness of the power supply potential in the substrate surface can be eliminated. Therefore, an organic EL device capable of making the in-plane distribution of the light emission luminance of the organic EL element more uniform can be obtained.

なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施することが可能である。 In addition, this invention is not limited to the content of embodiment mentioned above, In the range of the summary of this invention, it can change and implement variously.

有機ＥＬ装置の基本構造を説明する模式図である。It is a schematic diagram explaining the basic structure of an organic EL apparatus. 有機ＥＬ装置の基本構造を説明する模式図である。It is a schematic diagram explaining the basic structure of an organic EL apparatus. 一実施形態の有機ＥＬ装置の回路構成を説明する図である。It is a figure explaining the circuit structure of the organic electroluminescent apparatus of one Embodiment. 画素回路の構成例を説明する図である。It is a figure explaining the structural example of a pixel circuit. 画素回路の他の構成例を説明する図である。It is a figure explaining the other structural example of a pixel circuit. 有機ＥＬ装置の他の回路構成例を説明する図である。It is a figure explaining the other circuit structural example of an organic electroluminescent apparatus. 画素回路の構成例を説明する図である。It is a figure explaining the structural example of a pixel circuit. 画素回路の他の構成例を説明する図である。It is a figure explaining the other structural example of a pixel circuit. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の製造方法の一例を説明する工程断面図である。It is process sectional drawing explaining an example of the manufacturing method of an organic electroluminescent apparatus. 有機ＥＬ装置の封止構造の一例を説明する断面図である。It is sectional drawing explaining an example of the sealing structure of an organic electroluminescent apparatus.

Explanation of symbols

１０…基板、１２…画素部、１４…共通電極、１６…電源、２０…走査線、２２…信号線、２４…リセット線、２８…節点２８…節点、３０…画素回路、３２…有機ＥＬ素子、３４、３６…ドライバ、３８…配線、ＤＲ…電流制御用トランジスタ、ＳＷ１…データ書き込み用トランジスタ、ＳＷ２…データ消去用トランジスタ、ＳＷ３、ＳＷ４…トランジスタ DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 12 ... Pixel part, 14 ... Common electrode, 16 ... Power supply, 20 ... Scanning line, 22 ... Signal line, 24 ... Reset line, 28 ... Node 28 ... Node, 30 ... Pixel circuit, 32 ... Organic EL element 34, 36 ... driver, 38 ... wiring, DR ... current control transistor, SW1 ... data write transistor, SW2 ... data erase transistor, SW3, SW4 ... transistor

Claims

A ferromagnetic substrate;
An organic electroluminescence element and a drive circuit connected to the organic electroluminescence element, and an element layer disposed on one surface of the substrate;
An organic electroluminescence device.

The organic electroluminescence device according to claim 1, wherein the substrate has conductivity on at least one surface, and the substrate is used as a part of a power supply path to the drive circuit and the organic electroluminescence element.

The element layer further includes an insulating film disposed between the organic electroluminescence element and the driving circuit and the substrate,
The driving circuit includes a p-channel transistor having a source connected to the substrate,
The organic electroluminescence device according to claim 2, wherein one terminal of the organic electroluminescence element is connected to the drain of the transistor and the other terminal is connected to a common ground.

The organic electroluminescence device according to claim 3, wherein the source of the transistor is connected to the substrate via a wiring penetrating the insulating film.

The element layer further includes an insulating film disposed between the organic electroluminescence element and the driving circuit and the substrate,
The drive circuit includes an n-channel transistor having a drain connected to the substrate,
The organic electroluminescence device according to claim 2, wherein one terminal of the organic electroluminescence element is connected to the source of the transistor and the other terminal is connected to a power source.

The organic electroluminescence device according to claim 5, wherein the drain of the transistor is connected to the substrate through a wiring penetrating the insulating film.