JP2007250954A

JP2007250954A - Manufacturing method of semiconductor device, manufacturing method of electrooptical device and manufacturing method of electronic equipment

Info

Publication number: JP2007250954A
Application number: JP2006074204A
Authority: JP
Inventors: Hideki Tanaka; 英樹田中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-03-17
Filing date: 2006-03-17
Publication date: 2007-09-27

Abstract

<P>PROBLEM TO BE SOLVED: To control film density of an insulating film by a simple method in forming the insulating film, in a manufacturing method of a semiconductor device having a conductive film a semiconductor film and the insulating film. <P>SOLUTION: A process of forming a gate insulating film 104 is provided with a step of applying a liquid material containing polysilane, a step of executing first heat treatment after applying the liquid material, and step of executing second heat treatment after the first heat treatment. The first heat treatment is executed at a temperature of 150-250°C in the existence of nitrogen. When an interlayer insulating film 106 is formed, the first heat treatment is executed at a temperature of 100-200°C in the existence of nitrogen. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法に関するものである。 The present invention relates to a semiconductor device manufacturing method, an electro-optical device manufacturing method, and an electronic apparatus manufacturing method.

特許文献１などにも開示されているように、高次シラン化合物を用いて良質なシリコン酸化膜を形成する方法が知られている。高次シラン化合物は、ケイ素を含むポリマーであり、非酸化雰囲気中で焼成すると良質なシリコン膜が得られる。さらに、ポリマーが完全にシリコンになる前に酸化雰囲気中で焼成すると良質なシリコン酸化膜が得られる。 As disclosed in Patent Document 1 and the like, a method of forming a high-quality silicon oxide film using a higher order silane compound is known. The higher order silane compound is a polymer containing silicon, and a high-quality silicon film can be obtained by baking in a non-oxidizing atmosphere. Further, if the polymer is baked in an oxidizing atmosphere before it becomes completely silicon, a good silicon oxide film can be obtained.

特開２００３−３１３２９９号公報JP 2003-313299 A

同じシリコン酸化膜でも、例えばＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）のゲート絶縁膜として用いる場合と、配線間の層間絶縁膜として用いる場合とでは、求められる膜密度、誘電率等が異なる。 Even when the same silicon oxide film is used as, for example, a gate insulating film of a TFT (Thin Film Transistor), and when used as an interlayer insulating film between wirings, required film density, dielectric constant, and the like are different.

そこで、本発明は、絶縁膜の形成時に、簡易な方法で絶縁膜の膜密度を制御することを目的とする。 Therefore, an object of the present invention is to control the film density of the insulating film by a simple method when forming the insulating film.

本発明の半導体装置の製造方法は、導電膜、半導体膜及び絶縁膜を有する半導体装置の製造方法において、前記絶縁膜を形成する工程は、ポリシランを含む液体材料を塗布する工程と、前記液体材料を塗布後、第１の熱処理を行う工程と、前記第１の熱処理の後、第２の熱処理を行う工程を備え、前記第１の熱処理は、窒素存在下で１００℃〜３００℃の温度で行うものである。
このように前記第１の熱処理における焼成条件を制御することにより、簡易な方法で絶縁膜の膜密度を制御することができる。 According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the step of forming the insulating film includes a step of applying a liquid material containing polysilane, and the liquid material. A first heat treatment and a second heat treatment after the first heat treatment, and the first heat treatment is performed at a temperature of 100 ° C. to 300 ° C. in the presence of nitrogen. Is what you do.
Thus, by controlling the firing conditions in the first heat treatment, the film density of the insulating film can be controlled by a simple method.

前記絶縁膜がゲート絶縁膜である場合には、前記第１の熱処理は、窒素存在下で１５０℃〜２５０℃の温度で行うことが望ましい。 When the insulating film is a gate insulating film, the first heat treatment is preferably performed at a temperature of 150 ° C. to 250 ° C. in the presence of nitrogen.

また、前記第１の熱処理は、酸素濃度１ｐｐｍ以下で行うことが望ましい。
また、前記第１の熱処理は、１０分間〜６０分間の範囲で行うことが望ましい。 The first heat treatment is preferably performed at an oxygen concentration of 1 ppm or less.
The first heat treatment is desirably performed in a range of 10 minutes to 60 minutes.

また、前記第２の熱処理は、大気中で、２００℃〜５００℃の温度で行うことが望ましい。
また、前記第２の熱処理は、１０分間〜６０分間の範囲で行うことが望ましい。
また、前記第１の熱処理によって形成された膜に含有される酸素とシリコンの比率が、膜厚方向に一定であることが好ましい。 The second heat treatment is preferably performed at a temperature of 200 ° C. to 500 ° C. in the air.
The second heat treatment is desirably performed in a range of 10 minutes to 60 minutes.
Moreover, it is preferable that the ratio of oxygen and silicon contained in the film formed by the first heat treatment is constant in the film thickness direction.

本発明の半導体装置の製造方法は、電気光学装置や電子機器の製造方法に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、本発明の半導体装置を駆動回路等に適用した装置などをいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。 The method for manufacturing a semiconductor device of the present invention can be applied to a method for manufacturing an electro-optical device or an electronic apparatus. Here, the electro-optical device is a device including, for example, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL element, and the like, and the semiconductor device of the present invention is applied to a drive circuit or the like. Refers to the device that was used. The electronic apparatus refers to a general apparatus having a certain function provided with the semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. The configuration is not particularly limited, but for example, an IC card, a mobile phone, a video camera, a personal computer, a head mounted display, a fax machine with a display function, a digital camera finder, a portable TV, a DSP device, a PDA, an electronic notebook, Includes electronic bulletin boards and advertising displays.

以下、本発明の実施の形態について図面を参照して説明する。
実施の形態１．
図１は、ＴＦＴ（半導体装置）１００の構造を模式的に示す図である。図に示すように、基板１０１上に下地絶縁膜１０２が形成され、その上にシリコン層１０３が形成されている。シリコン層１０３は、不純物が高濃度にドーピングされたソース領域１０３Ｓ、ドレイン領域１０３Ｄ、及びそれらの間のチャネル領域１０３Ｃを有する。
このような基板１０１には、ガラス基板、石英基板、シリコン基板等を用いることができる。
シリコン層１０３の上にはゲート絶縁膜１０４が形成され、更にその上にゲート電極１０５が形成される。ゲート電極１０５の上には層間絶縁膜１０６が形成されている。 Embodiments of the present invention will be described below with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a diagram schematically showing the structure of a TFT (semiconductor device) 100. As shown in the figure, a base insulating film 102 is formed on a substrate 101, and a silicon layer 103 is formed thereon. The silicon layer 103 includes a source region 103S, a drain region 103D, and a channel region 103C between them, which are doped with impurities at a high concentration.
As such a substrate 101, a glass substrate, a quartz substrate, a silicon substrate, or the like can be used.
A gate insulating film 104 is formed on the silicon layer 103, and a gate electrode 105 is further formed thereon. An interlayer insulating film 106 is formed on the gate electrode 105.

層間絶縁膜１０６及びその下のゲート絶縁膜１０４に形成された開口部を介して、透明導電膜からなる画素電極１０７がドレイン領域１０３Ｄに接続され、ソース線１０８がソース領域１０３Ｓに接続される。そして、最上層には保護膜（パッシベーション絶縁膜）１０９が形成されている。なお、下地絶縁膜１０２は基板１０１からの汚染を防ぎ、シリコン層１０３が形成される表面状態を整えることができるが、省略されることもある。また、保護膜１０９は、ＴＦＴの形態に応じて省略されることもある。
なお、ＴＦＴ１００の構造は図１に示したものに限られず、基板１０１上にゲート電極１０５が形成され、ゲート電極１０５上にゲート絶縁膜１０４が形成され、ゲート絶縁膜１０４上にシリコン層１０３が形成される、いわゆるボトムゲート型の構造であってもよい。 The pixel electrode 107 made of a transparent conductive film is connected to the drain region 103D and the source line 108 is connected to the source region 103S through the opening formed in the interlayer insulating film 106 and the gate insulating film 104 therebelow. A protective film (passivation insulating film) 109 is formed as the uppermost layer. Note that the base insulating film 102 can prevent contamination from the substrate 101 and can adjust the surface state on which the silicon layer 103 is formed, but may be omitted. Further, the protective film 109 may be omitted depending on the form of the TFT.
Note that the structure of the TFT 100 is not limited to that illustrated in FIG. 1, the gate electrode 105 is formed over the substrate 101, the gate insulating film 104 is formed over the gate electrode 105, and the silicon layer 103 is over the gate insulating film 104. A so-called bottom gate type structure may be formed.

図２は、実施の形態１による、ＴＦＴ１００の製造方法を説明する図である。
まず、図２（Ａ）に示すように、基板１０１上にシリコン層１０３を形成する。シリコン層１０３の形成には、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、液相成長法、塗布法などの方法が用いられる。これらに、フォトリソグラフィ技術によるパターニングや、イオンドーピング法などの公知の技術を組み合わせて用いて形成することができる。なお、ここでは下地絶縁膜１０２は省略している。 FIG. 2 is a diagram for explaining a manufacturing method of the TFT 100 according to the first embodiment.
First, as shown in FIG. 2A, a silicon layer 103 is formed over a substrate 101. For the formation of the silicon layer 103, methods such as physical vapor deposition (PVD), chemical vapor deposition (CVD), liquid phase growth, and coating are used. These can be formed using a combination of known techniques such as patterning by photolithography and ion doping. Note that the base insulating film 102 is omitted here.

次に、ゲート絶縁膜１０４の形成方法について説明する。
まず、図２（Ｂ）に示すように、シリコン層１０３の上にスピンコート法などを用いて高次シラン化合物を含有する液体材料を塗布する。
高次シラン化合物とは、一般式Ｓｉ_ｎＸ_ｍ（ｍ＝ｎ、ｍ＝２ｎ−２、またはｍ＝２ｎ）で表されるモノマーであり、ｎが５以上の整数を表すものである。例えば、１個の環系を有するものとしてシクロペンタシラン、シリルシクロペンタシラン、シクロヘキサシラン、シリルシクロヘキサシラン、シクロヘプタシランが、具体的には２個の環系を有するものとして１、１’−ビスシクロブタシラン、１、１’−ビスシクロペンタシラン、１、１’−ビスシクロヘキサシラン、１、１’−ビスシクロヘプタシラン、１、１’−シクロブタシリルシクロペンタシラン、１、１’−シクロブタシリルシクロヘキサシラン、１、１’−シクロブタシリルシクロヘプタシラン、１、１’−シクロペンタシリルシクロヘキサシラン、１、１’−シクロペンタシリルシクロヘプタシラン、１、１’−シクロヘキサシリルシクロヘプタシラン、スピロ［２、２］ペンタシラン、スピロ［３、３］ヘプタタシラン、スピロ［４、４］ノナシラン、スピロ［４、５］デカシラン、スピロ［４、６］ウンデカシラン、スピロ［５、５］ウンデカシラン、スピロ［５、６］ドデカシラン、スピロ［６、６］トリデカシランが挙げられる。 Next, a method for forming the gate insulating film 104 is described.
First, as shown in FIG. 2B, a liquid material containing a higher order silane compound is applied on the silicon layer 103 by using a spin coating method or the like.
The higher order silane compound is a monomer represented by a general formula Si _n X _m (m = n, m = 2n-2, or m = 2n), and n represents an integer of 5 or more. For example, cyclopentasilane, silylcyclopentasilane, cyclohexasilane, silylcyclohexasilane, and cycloheptasilane have one ring system, specifically, those having two ring systems are 1, 1 '-Biscyclobutasilane, 1,1'-biscyclopentasilane, 1,1'-biscyclohexasilane, 1,1'-biscycloheptasilane, 1,1'-cyclobutasilylcyclopentasilane, 1, 1'-cyclobutasilylcyclohexasilane, 1,1'-cyclobutasilylcycloheptasilane, 1,1'-cyclopentasilylcyclohexasilane, 1,1'-cyclopentasilylcycloheptasilane, 1,1 '-Cyclohexasilylcycloheptasilane, spiro [2,2] pentasilane, spiro [3,3] heptatasilane, spiro [4,4 Nonasilane, spiro [4,5] decasilane, spiro [4,6] undecasilane, spiro [5,5] undecasilane, spiro [5,6] dodecasilane, spiro [6,6] tridecasilane.

高次シラン化合物を含有する液体材料とは、液体状の高次シラン化合物そのものである溶液のほか、高次シラン化合物を溶媒に溶解した溶液を含む。この溶媒とは、本発明で使用する溶媒としては、ケイ素化合物を溶解し溶媒と反応しないものであれば特に限定されないが、具体例として、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒の他、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系溶、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、クロロホルムなどの極性溶媒を挙げることができる。このうち、紫外線で分解されないものが好ましい。
ここでは、高次シラン化合物の溶液に紫外線を照射することによって、モノマーの分子量が増加してポリマー（ポリシラン）が生成される。このポリシランを含む溶液を塗布し、塗布膜１０４ａを形成する。 The liquid material containing the higher order silane compound includes a solution in which the higher order silane compound is dissolved in a solvent in addition to a solution that is the liquid higher order silane compound itself. The solvent used in the present invention is not particularly limited as long as it dissolves a silicon compound and does not react with the solvent. Specific examples include n-hexane, n-heptane, n-octane, n- In addition to hydrocarbon solvents such as decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene, decahydronaphthalene, squalane, dipropyl ether, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl Ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, tetrahydrofuran, tetrahydropyran, 1,2-dimethoxyethane, bis (2-methoxyethane) Le) ether, soluble, propylene carbonate, such as p- dioxane, .gamma.-butyrolactone, N- methyl-2-pyrrolidone, dimethyl formamide, acetonitrile, dimethyl sulfoxide, can be mentioned polar solvents such as chloroform. Of these, those which are not decomposed by ultraviolet rays are preferred.
Here, by irradiating the solution of the higher order silane compound with ultraviolet rays, the molecular weight of the monomer is increased to produce a polymer (polysilane). A solution containing this polysilane is applied to form a coating film 104a.

次に、第１の焼成（第１の熱処理）を行う。第１の焼成は、酸素濃度１ｐｐｍ以下の窒素存在下で、温度２５０℃で６０分焼成することにより行う。第１の焼成の条件は、温度の範囲は１５０℃〜２５０℃、時間は１０分間〜６０分間とすることが望ましい。第１の焼成により、溶液中に残っていたモノマーが蒸発し、図２（Ｃ）に示すように、ポリシラン膜１０４ｂが形成される。 Next, first baking (first heat treatment) is performed. The first baking is performed by baking at a temperature of 250 ° C. for 60 minutes in the presence of nitrogen having an oxygen concentration of 1 ppm or less. As for the conditions for the first firing, it is desirable that the temperature range is 150 ° C. to 250 ° C., and the time is 10 minutes to 60 minutes. By the first baking, the monomer remaining in the solution is evaporated and a polysilane film 104b is formed as shown in FIG.

第１の焼成を行うことにより、シリコンの３次元ネットワークが形成される。焼成温度によって、シリコンの３次元ネットワークの密度が決定される。焼成温度を高くすると、形成されるシリコンの３次元ネットワークの密度が高くなる。 By performing the first baking, a three-dimensional network of silicon is formed. The density of the three-dimensional network of silicon is determined by the firing temperature. Increasing the firing temperature increases the density of the three-dimensional network of silicon that is formed.

次に、第２の焼成（第２の熱処理）を行う。第２の焼成は、大気中で、温度４５０℃で３０分焼成することにより行う。第２の焼成の条件は、温度の範囲は２００℃〜５００℃、時間は１０分間〜６０分間とすることが望ましい。第２の焼成により、図２（Ｄ）に示すように、ポリシラン膜１０４ｂが酸化シリコン膜（ＳｉＯ_２膜）となり、ゲート絶縁膜１０４が形成される。 Next, second baking (second heat treatment) is performed. The second baking is performed by baking in the air at a temperature of 450 ° C. for 30 minutes. As for the conditions for the second baking, it is desirable that the temperature range is 200 ° C. to 500 ° C., and the time is 10 minutes to 60 minutes. By the second baking, as shown in FIG. 2D, the polysilane film 104b becomes a silicon oxide film (SiO ₂ film), and the gate insulating film 104 is formed.

ここで、第１の焼成においてシリコンの３次元ネットワークの密度が高く形成されているほど、密度の高い膜（誘電率の高い膜）を形成することができる。ＴＦＴ１００のゲート絶縁膜１０４に対しては高い耐圧性が要求されるため、密度の高い膜を形成する必要がある。そこで、第１の焼成では、１５０℃〜２５０℃の高めの温度で焼成する。 Here, the higher the density of the three-dimensional silicon network formed in the first baking, the higher the density film (the film having a higher dielectric constant) can be formed. Since a high pressure resistance is required for the gate insulating film 104 of the TFT 100, it is necessary to form a film having a high density. Therefore, in the first firing, firing is performed at a higher temperature of 150 ° C. to 250 ° C.

図３は、第１の焼成における焼成温度とリーク電流の関係を示す図である。図中のグラフは、ポリシランを含む液体材料を用いて膜厚１００ｎｍに形成した絶縁膜のリーク電流を水銀プローブ法により測定した結果を示している。図中、破線で示すグラフは、１００℃で３０分間焼成した場合の結果、実線で示すグラフは２００℃で３０分間焼成した場合の結果である。それぞれの条件について３つの実験データを示している。 FIG. 3 is a diagram showing the relationship between the firing temperature and the leakage current in the first firing. The graph in the figure shows the result of measuring the leakage current of an insulating film formed to a thickness of 100 nm using a liquid material containing polysilane by the mercury probe method. In the figure, the graph shown by the broken line is the result when baking at 100 ° C. for 30 minutes, and the graph shown by the solid line is the result when baking at 200 ° C. for 30 minutes. Three experimental data are shown for each condition.

図３に示すように、１００℃で焼成したものの方が、２００℃で焼成したものに比べリーク電流が大きく耐圧性が高い。このことから、ゲート絶縁膜のように高い耐圧性が要求される絶縁膜を形成する場合には、２００℃以上の温度で第１の焼成を行うことが望ましい。 As shown in FIG. 3, the one fired at 100 ° C. has a larger leakage current and higher pressure resistance than the one fired at 200 ° C. Therefore, when forming an insulating film that requires high pressure resistance such as a gate insulating film, it is desirable to perform the first baking at a temperature of 200 ° C. or higher.

また、図４（Ａ）〜図４（Ｄ）は、第１の焼成の条件と、形成される絶縁膜の組成の関係を示す図である。図中のグラフは、ガラス基板上に絶縁膜を形成し、膜厚方向に沿ったシリコン（Ｓｉ）と酸素（Ｏ）の含有量の比をＸ線光電子分光分析法により測定した結果を示したものである。図４（Ａ）は、第１の焼成を２００℃、３０分の条件で行った場合、図４（Ｂ）は、第１の焼成を３００℃、１０分の条件で行った場合、図４（Ｃ）は、第１の焼成を３００℃、３０分の条件で行った場合、図４（Ｄ）は、第１の焼成を３５０℃、１０分の条件で行った場合の結果を示している。第２の焼成は、すべて酸素雰囲気下で４５０℃、６０分の条件で行っている。なお、深さ（Ｄｅｐｔｈ）０（ｎｍ）が絶縁膜の表面であり、膜厚方向に沿って数値が大きくなっている。また、図４（Ｂ）〜図４（Ｄ）に示すグラフでは、図中のＸ点より左側が形成された絶縁膜の層であり、Ｘ点より右側がガラス基板の層である。 4A to 4D are diagrams illustrating the relationship between the first baking condition and the composition of the insulating film to be formed. The graph in the figure shows the result of forming an insulating film on a glass substrate, and measuring the content ratio of silicon (Si) and oxygen (O) along the film thickness direction by X-ray photoelectron spectroscopy. Is. 4A shows the case where the first baking is performed at 200 ° C. for 30 minutes, and FIG. 4B shows the case where the first baking is performed at 300 ° C. for 10 minutes. (C) shows the result when the first baking is performed at 300 ° C. for 30 minutes, and FIG. 4D shows the result when the first baking is performed at 350 ° C. for 10 minutes. Yes. The second baking is all performed in an oxygen atmosphere at 450 ° C. for 60 minutes. Note that the depth (Depth) 0 (nm) is the surface of the insulating film, and the numerical value increases along the film thickness direction. In the graphs shown in FIGS. 4B to 4D, the insulating film layer is formed on the left side of the point X in the drawing, and the right side of the point X is the glass substrate layer.

図４（Ａ）〜図４（Ｄ）を比較すると、図４（Ａ）に示すグラフでは、膜厚方向全体にわたってシリコンと酸素の比が約１：２になっており、ＳｉＯ_２が均一に形成されていることが分かる。一方、図４（Ｂ）〜図４（Ｄ）に示すグラフでは、表面付近ではシリコンと酸素の比が約１：２になっているが、深くなるに従って酸素の比率が下がってくるのが分かる。このように、第１の焼成が過剰になると、ポリシラン膜１０４ｂが完全にシリコンになってしまい、第２の焼成でＳｉＯ_２膜が形成されにくくなる。そのため、酸素の組成比率が低くなる。 Comparing FIG. 4A to FIG. 4D, in the graph shown in FIG. 4A, the ratio of silicon to oxygen is about 1: 2 throughout the film thickness direction, and SiO ₂ is uniform. It can be seen that it is formed. On the other hand, in the graphs shown in FIGS. 4B to 4D, the ratio of silicon to oxygen is about 1: 2 in the vicinity of the surface, but it can be seen that the ratio of oxygen decreases as the depth increases. . As described above, when the first baking is excessive, the polysilane film 104b becomes completely silicon, and the SiO ₂ film is hardly formed by the _second baking. Therefore, the composition ratio of oxygen becomes low.

次に、フォトリソグラフィ技術によるパターニング等によりゲート電極１０５を形成した後、層間絶縁膜１０６を形成する。層間絶縁膜１０６もゲート絶縁膜１０４と同様に、高次シラン化合物を含有する液体材料を用いて形成することができる。層間絶縁膜１０６の場合には、ゲート絶縁膜１０４と違い低い誘電率が要求されるため、第１の焼成の温度を１００℃〜２００℃の比較的低い温度とする。この条件では、第１の焼成によるシリコンの３次元ネットワークの形成が不十分なので、膜密度の低い（誘電率の低い）膜を形成することができる。なお、第２の焼成の条件は、ゲート絶縁膜１０４と同様とすることができる。 Next, after forming the gate electrode 105 by patterning using a photolithography technique, an interlayer insulating film 106 is formed. Similarly to the gate insulating film 104, the interlayer insulating film 106 can also be formed using a liquid material containing a higher order silane compound. In the case of the interlayer insulating film 106, unlike the gate insulating film 104, a low dielectric constant is required. Therefore, the first baking temperature is set to a relatively low temperature of 100 ° C. to 200 ° C. Under this condition, since the formation of the three-dimensional silicon network by the first baking is insufficient, a film having a low film density (low dielectric constant) can be formed. Note that the conditions for the second baking can be the same as those for the gate insulating film 104.

画素電極１０７、ソース線１０８、及び保護膜１０９は、フォトリソグラフィ技術によるパターニング等の公知技術によって形成することができる。 The pixel electrode 107, the source line 108, and the protective film 109 can be formed by a known technique such as patterning by a photolithography technique.

以上のように、実施の形態１によれば、ＴＦＴ１００の絶縁膜を、高次シラン化合物を含有する液体材料を塗布する工程と、酸素濃度１ｐｐｍ以下の窒素存在下で行う第１の焼成工程と、酸素存在下で行う第２の焼成工程によって形成し、さらに、第１の焼成の温度を調節することで、誘電率の異なる絶縁膜を形成することができる。 As described above, according to the first embodiment, the step of applying the liquid material containing the higher order silane compound to the insulating film of the TFT 100, and the first baking step performed in the presence of nitrogen having an oxygen concentration of 1 ppm or less, Insulating films having different dielectric constants can be formed by forming the second baking step in the presence of oxygen and further adjusting the temperature of the first baking.

電気光学装置
図５は、本発明による電気光学装置の例である有機ＥＬ装置１０の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＴＦＴ１１〜１４などを備えて構成される。一方、駆動回路領域に形成された各駆動回路１５、１６は、上記構成を有する複数のＴＦＴ１００（図示略）を備えて構成されている。駆動回路１５からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。 Electro-Optical Device FIG. 5 is a circuit diagram of an organic EL device 10 which is an example of an electro-optical device according to the present invention. A pixel circuit formed in each pixel region includes a light emitting layer OELD that can emit light by an electroluminescence effect, and TFTs 11 to 14 that constitute a control circuit for driving the light emitting layer OELD. On the other hand, each of the drive circuits 15 and 16 formed in the drive circuit region includes a plurality of TFTs 100 (not shown) having the above-described configuration. From the drive circuit 15, the scanning line Vsel and the light emission control line Vgp are supplied to the corresponding pixel circuits, and from the drive circuit 16, the data line Idata and the power supply line Vdd are supplied to the corresponding pixel circuits. By controlling the scanning line Vsel and the data line Idata, light emission by the corresponding light emitting units OELD can be controlled. The drive circuit is an example of a circuit in the case where an electroluminescent element is used as a light emitting element, and other circuit configurations are possible.

電子機器
図６は、本発明による電子機器の例を示した図である。
図６（Ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１０、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。 Electronic Device FIG. 6 is a diagram showing an example of an electronic device according to the present invention.
FIG. 6A shows a mobile phone manufactured by the manufacturing method of the present invention. The mobile phone 330 includes an electro-optical device (display panel) 10, an antenna unit 331, an audio output unit 332, an audio input unit 333, and An operation unit 334 is provided. The present invention is applied, for example, to the manufacture of a semiconductor device that constitutes a pixel circuit and a drive circuit in the display panel 10.

図６（Ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１０、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。 FIG. 6B shows a video camera manufactured by the manufacturing method of the present invention. The video camera 340 includes an electro-optical device (display panel) 10, an image receiving unit 341, an operation unit 342, and an audio input unit 343. ing. The present invention is applied, for example, to the manufacture of a semiconductor device that constitutes a pixel circuit and a drive circuit in the display panel 10.

図６（Ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ３５０は、電気光学装置（表示パネル）１０、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。 FIG. 6C shows an example of a portable personal computer manufactured by the manufacturing method of the present invention. The computer 350 includes an electro-optical device (display panel) 10, a camera unit 351, and an operation unit 352. . The present invention is applied to the manufacture of a semiconductor device constituting the display panel 10, for example.

図６（Ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１０、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。 FIG. 6D shows an example of a head mounted display manufactured by the manufacturing method of the present invention. The head mounted display 360 includes an electro-optical device (display panel) 10, a band unit 361, and an optical system storage unit 362. I have. The present invention is applied to the manufacture of a semiconductor device constituting the display panel 10, for example.

上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、他の回路素子に適用しても良いのはもちろんである。 The present invention is not limited to the above example and can be applied to the manufacture of all electronic devices. For example, the present invention can also be applied to a fax machine with a display function, a finder for a digital camera, a portable TV, a DSP device, a PDA, an electronic notebook, an electric bulletin board, a display for advertisement announcement, an IC card, and the like. The present invention is not limited to the above-described embodiments, and various modifications and changes can be made within the scope of the gist of the present invention. In the above-described embodiment, a TFT (thin film transistor) is illustrated as an example of a circuit element. However, it is needless to say that the present invention may be applied to other circuit elements.

図１は、ＴＦＴの構造を模式的に示す図である。FIG. 1 is a diagram schematically showing the structure of a TFT. 図２（Ａ）〜図２（Ｄ）は、本発明の実施の形態１による、ＴＦＴの製造方法を説明する図である。2 (A) to 2 (D) are diagrams for explaining a TFT manufacturing method according to the first embodiment of the present invention. 図３は、第１の焼成における焼成温度とリーク電流の関係を示す図である。FIG. 3 is a diagram showing the relationship between the firing temperature and the leakage current in the first firing. 図４（Ａ）〜図４（Ｄ）は、第１の焼成の条件と、形成される絶縁膜の組成の関係を示す図である。4A to 4D are diagrams illustrating a relationship between the first baking condition and the composition of the insulating film to be formed. 本発明による電気光学装置の例である有機ＥＬ装置の回路図である。1 is a circuit diagram of an organic EL device that is an example of an electro-optical device according to the present invention. FIG. 本発明による電子機器の例を示した図である。It is the figure which showed the example of the electronic device by this invention.

Explanation of symbols

１００ＴＦＴ、１０１基板、１０２下地絶縁膜、１０３シリコン層、１０３Ｓソース領域、１０３Ｄドレイン領域、１０３Ｃチャネル領域、１０４ゲート絶縁膜、１０４ａ塗布膜、１０４ｂポリシラン膜、１０５ゲート電極、１０６層間絶縁膜、１０７画素電極、１０８ソース線、１０９保護膜 100 TFT, 101 substrate, 102 base insulating film, 103 silicon layer, 103S source region, 103D drain region, 103C channel region, 104 gate insulating film, 104a coating film, 104b polysilane film, 105 gate electrode, 106 interlayer insulating film, 107 Pixel electrode, 108 source line, 109 protective film

Claims

In a method for manufacturing a semiconductor device having a conductive film, a semiconductor film, and an insulating film,
The step of forming the insulating film includes
Applying a liquid material containing polysilane;
Performing a first heat treatment after applying the liquid material;
A step of performing a second heat treatment after the first heat treatment;
The method of manufacturing a semiconductor device, wherein the first heat treatment is performed at a temperature of 100 ° C. to 300 ° C. in the presence of nitrogen.

The insulating film is a gate insulating film;
The method for manufacturing a semiconductor device according to claim 1, wherein the first heat treatment is performed at a temperature of 150 ° C. to 250 ° C. in the presence of nitrogen.

The method for manufacturing a semiconductor device according to claim 1, wherein the first heat treatment is performed at an oxygen concentration of 1 ppm or less.

The method for manufacturing a semiconductor device according to claim 1, wherein the first heat treatment is performed in a range of 10 minutes to 60 minutes.

5. The method for manufacturing a semiconductor device according to claim 1, wherein the second heat treatment is performed at a temperature of 200 ° C. to 500 ° C. in the air.

6. The method of manufacturing a semiconductor device according to claim 1, wherein the second heat treatment is performed in a range of 10 minutes to 60 minutes.

The manufacturing method of a semiconductor device according to claim 1, wherein a ratio of oxygen and silicon contained in the film formed by the first heat treatment is constant in the film thickness direction. Method.

An electro-optical device manufacturing method including the semiconductor device manufacturing method according to claim 1.

The manufacturing method of the electronic device containing the manufacturing method of the semiconductor device in any one of Claims 1-7.