JP2007244128A - Overcurrent detecting circuit - Google Patents

Overcurrent detecting circuit Download PDF

Info

Publication number
JP2007244128A
JP2007244128A JP2006064479A JP2006064479A JP2007244128A JP 2007244128 A JP2007244128 A JP 2007244128A JP 2006064479 A JP2006064479 A JP 2006064479A JP 2006064479 A JP2006064479 A JP 2006064479A JP 2007244128 A JP2007244128 A JP 2007244128A
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
circuit
main transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006064479A
Other languages
Japanese (ja)
Other versions
JP4820190B2 (en
Inventor
Shotaro Soma
将太郎 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006064479A priority Critical patent/JP4820190B2/en
Publication of JP2007244128A publication Critical patent/JP2007244128A/en
Application granted granted Critical
Publication of JP4820190B2 publication Critical patent/JP4820190B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an overcurrent detecting circuit for reducing occurrences of malfunctions and a power consumption. <P>SOLUTION: The overcurrent detecting circuit for detecting an overcurrent of a main transistor in a switching regulator is provided with a selector for outputting a drain voltage or a source voltage of the main transistor in response to turnon and turnoff of the main transistor, a reference voltage circuit for outputting a voltage as a product of an ON resistor of a comparison transistor applied with a gate voltage at a gate and a current from a constant current source when the main transistor is turned on, and a comparison circuit for comparing outputs from the selector and the reference voltage circuit. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、過電流検出を精度よく行うことができる過電流検出回路に関する。   The present invention relates to an overcurrent detection circuit that can accurately detect overcurrent.

スイッチングレギュレータにおける過電流検知をメイントランジスタのオン抵抗と電流とで発生するドレイン電圧と、ある定電圧とを比較した場合、メイントランジスタのオン抵抗の温度特性による変動のため、検出誤差が発生する。
そこで、メイントランジスタと同じ温度特性を持ったリファレンス用トランジスタと定電流とを用いてリファレンス電圧を発生させて比較することにより、メイントランジスタの温度特性変動が相殺されるような比較を行うことができる。
When the drain voltage generated by the on-resistance and current of the main transistor is compared with a certain constant voltage for overcurrent detection in the switching regulator, a detection error occurs due to a variation due to temperature characteristics of the on-resistance of the main transistor.
Therefore, a reference voltage is generated using a reference transistor having the same temperature characteristic as that of the main transistor and a constant current, and the comparison is performed so that the temperature characteristic variation of the main transistor can be offset. .

スイッチングレギュレータにおけるメイントランジスタの過電流を検知する回路では、電流をメイントランジスタのオン抵抗を利用した電圧に変換することで検出する。この電圧はメイントランジスタに並列に接続された分圧抵抗による分圧された電圧、またはメイントランジスタのドレイン電圧を直接検出する方法がある(例えば、特許文献1参照)。
特開2005−333691号公報
In a circuit that detects an overcurrent of the main transistor in the switching regulator, the current is detected by converting the current into a voltage using the on-resistance of the main transistor. As this voltage, there is a method of directly detecting a voltage divided by a voltage dividing resistor connected in parallel to the main transistor or a drain voltage of the main transistor (see, for example, Patent Document 1).
JP 2005-333691 A

しかしながら、前述した従来技術ではメイントランジスタのオン抵抗は小さい為に、そのオン抵抗を分圧すると検出電圧がさらに小さくなってしまう。また、メイントランジスタがオンオフするときのドレイン電圧は大振幅電圧となるため、その電圧を直接比較回路に入力することは比較回路に誤動作が生じたり、消費電力が増大したりするので好ましくない。   However, since the on-resistance of the main transistor is small in the above-described conventional technology, the detection voltage is further reduced when the on-resistance is divided. Further, since the drain voltage when the main transistor is turned on / off becomes a large amplitude voltage, it is not preferable to input the voltage directly to the comparison circuit because malfunctions occur in the comparison circuit or power consumption increases.

また、セレクタの第一のスイッチトランジスタと第二のスイッチトランジスタとが同時にオンしてしまうと、貫通電流が流れ、回路の効率が悪化する。   Further, if the first switch transistor and the second switch transistor of the selector are turned on at the same time, a through current flows and the circuit efficiency deteriorates.

また、定電流源はスイッチングレギュレータの基本回路として入っている。それにも関わらず過電流検知回路のみで仕様する定電流源を別に構成することは回路規模、消費電流が大きくなり好ましくない。   A constant current source is included as a basic circuit of the switching regulator. Nevertheless, it is not preferable to separately configure a constant current source specified only by the overcurrent detection circuit because the circuit scale and current consumption increase.

実際にメイントランジスタに大電流を流し、過電流検知電圧を発生させ検知すべき過電流値を設定する構成はテスタビリティを無視した考え方である。実際には僅かなテスト電流をトランジスタに流し、その際のメイントランジスタのドレイン電圧より過電流値を決定する方法が必要となる。しかしその際のドレイン電圧は微小なものであり、その電圧から過電流値を決定することは困難である。   A configuration in which a large current is actually passed through the main transistor, an overcurrent detection voltage is generated, and an overcurrent value to be detected is set in a way that ignores testability. In practice, a method is required in which a slight test current is passed through the transistor and the overcurrent value is determined from the drain voltage of the main transistor at that time. However, the drain voltage at that time is very small, and it is difficult to determine the overcurrent value from the voltage.

そこで、本発明の目的は、誤動作の発生や消費電力を抑えた過電流検出回路を提供することにある。   Accordingly, an object of the present invention is to provide an overcurrent detection circuit that suppresses the occurrence of malfunction and power consumption.

上記課題を解決するために、請求項1に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタのオンオフに応じて前記メイントランジスタのドレイン電圧もしくはソース電圧を出力するセレクタと、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタのオン抵抗と定電流源からの電流との積の電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。   In order to solve the above-mentioned problem, an invention according to claim 1 is an overcurrent detection circuit for detecting an overcurrent of a main transistor in a switching regulator, wherein the drain voltage of the main transistor according to on / off of the main transistor Alternatively, a selector that outputs a source voltage, and a reference voltage circuit that outputs a product of a product of an on-resistance of a comparison transistor to which a gate voltage when the main transistor is on is applied to the gate and a current from a constant current source, and And a comparison circuit for comparing the selector output with the reference voltage circuit output.

請求項2に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタと、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。   The invention according to claim 2 is an overcurrent detection circuit that detects an overcurrent of a main transistor in a switching regulator, and outputs a drain voltage of the main transistor when the main transistor is on, and the main transistor is off A selector for outputting the source voltage of the main transistor, a comparison transistor having the same characteristics as the main transistor, and a gate voltage applied to the gate when the main transistor is on, and a predetermined value for the comparison transistor. A reference voltage circuit that outputs a voltage generated by the predetermined constant current and the on-resistance of the comparison transistor, the selector output, and the reference voltage circuit output. And a comparison circuit for comparison. To.

請求項3に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備えたことを特徴とする。   The invention according to claim 3 is an overcurrent detection circuit for detecting an overcurrent of a main transistor in a switching regulator, and outputs the drain voltage of the main transistor when the main transistor is on, and the main transistor is off A selector that outputs the source voltage of the main transistor. The selector is turned on when the drain is connected to the drain of the main transistor, the source is connected to the output of the selector, and the main transistor is turned on. And a second switch transistor that is turned off when the main transistor is turned on and is turned off when the main transistor is turned on, and a drain connected to the output of the selector and a source connected to the source of the main transistor. A comparison transistor having the same characteristics as the main transistor, the gate voltage being applied to the gate when the main transistor is on, and a constant current source for supplying a predetermined constant current to the comparison transistor; A reference voltage circuit that outputs a voltage generated by the predetermined constant current and the on-resistance of the comparison transistor, and a comparison circuit that compares the selector output and the reference voltage circuit output. It is characterized by that.

請求項4に記載の発明は、スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、を備え、前記第一のスイッチトランジスタは、前記メイントランジスタがオフになるとオフし、前記第二のスイッチトランジスタがオフになった直後にオンし、前記第二のスイッチトランジスタは、前記メイントランジスタがオンになるとオフし、前記第一のスイッチトランジスタがオフになった直後にオンすることを特徴とする。   The invention according to claim 4 is an overcurrent detection circuit for detecting an overcurrent of the main transistor in the switching regulator, and outputs the drain voltage of the main transistor when the main transistor is on, and the main transistor is off A selector that outputs the source voltage of the main transistor. The selector is turned on when the drain is connected to the drain of the main transistor, the source is connected to the output of the selector, and the main transistor is turned on. And a second switch transistor that is turned off when the main transistor is turned on and is turned off when the main transistor is turned on, and a drain connected to the output of the selector and a source connected to the source of the main transistor. A comparison transistor having the same characteristics as the main transistor, the gate voltage being applied to the gate when the main transistor is on, and a constant current source for supplying a predetermined constant current to the comparison transistor; A reference voltage circuit configured to output a voltage generated by the predetermined constant current and an on-resistance of the comparison transistor, and a comparison circuit comparing the selector output and the reference voltage circuit output. The first switch transistor is turned off when the main transistor is turned off, turned on immediately after the second switch transistor is turned off, and the second switch transistor is turned off when the main transistor is turned on. And the first switch transistor is turned on immediately after it is turned off. To.

請求項5に記載の発明は、請求項3または4に記載の発明において、前記定電流源は、前記スイッチングレギュレータの基準定電流源であることを特徴とする。   The invention described in claim 5 is the invention described in claim 3 or 4, wherein the constant current source is a reference constant current source of the switching regulator.

請求項6に記載の発明は、請求項1から4のいずれか1項に記載の過電流検出回路において、前記比較回路は、前記セレクタ出力電圧に応じた電流値を生成する第一の電流変換回路と、前記リファレンス出力電圧に応じた電流値を生成する第二の電流変換回路と、前記第一の電流変換回路出力電流と前記第二の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路と、を備えたことを特徴とする。   According to a sixth aspect of the present invention, in the overcurrent detection circuit according to any one of the first to fourth aspects, the comparison circuit generates a current value corresponding to the selector output voltage. A circuit, a second current conversion circuit that generates a current value according to the reference output voltage, and a current mirror that compares the first current conversion circuit output current and the second current conversion circuit output current And a current comparison circuit.

請求項7に記載の発明は、請求項6項に記載の過電流検出回路において、前記第一の電流変換回路は、第一の誤差増幅器と、ゲートに誤差増幅器出力を受ける第一のバイアストランジスタと、前記第一のバイアストランジスタによる電流により電圧を発生する第一の抵抗とを有し、前記第一の誤差増幅器は前記セレクタ出力電圧と前記第一の抵抗より発生する電圧を同電位にするように作用し、前記第一のバイアストランジスタによる電流を出力し、前記第二の電流変換回路は、第二の誤差増幅器と、ゲートに誤差増幅器出力を受ける第二のバイアストランジスタと、前記第二のバイアストランジスタによる電流により電圧を発生する第二の抵抗とを有し、前記第二の誤差増幅器は前記リファレンス出力電圧と前記第二の抵抗より発生する電圧を同電位にするように作用し、前記第二のバイアストランジスタによる電流を出力し、前記第一の電流変換回路及び前記第二の電流変換回路の抵抗を可変としたことを特徴とする。   According to a seventh aspect of the present invention, in the overcurrent detection circuit according to the sixth aspect, the first current conversion circuit includes a first error amplifier and a first bias transistor that receives an error amplifier output at a gate. And a first resistor that generates a voltage by a current from the first bias transistor, and the first error amplifier makes the selector output voltage and the voltage generated by the first resistor have the same potential. The second current conversion circuit includes a second error amplifier, a second bias transistor that receives an error amplifier output at a gate, and the second current transistor. A second resistor for generating a voltage by a current from the bias transistor, and the second error amplifier is a voltage generated from the reference output voltage and the second resistor. The acts to the same potential, and outputs a current by said second bias transistor, characterized in that the resistance of the first current conversion circuit and said second current conversion circuit variable.

請求項8に記載の発明は、請求項1から4のいずれか1項に記載の過電流検出回路において、前記リファレンス電圧回路は、前記定電流源の電流値を受けるカレントミラー回路を有し、前記カレントミラー回路はミラー比を可変とし、前記カレントミラー回路による電流と前記比較用トランジスタのオン抵抗とにより発生する電圧を出力し、前記比較回路は、前記セレクタ出力をゲート入力とする第三のバイアストランジスタと、第三の抵抗とによるソースフォロアにより電流を発生する第三の電流変換回路と、前記リファレンス電圧回路出力をゲート入力とする第4のバイアストランジスタと前記第三の抵抗と同じ抵抗値と特性を持つ第4の抵抗とによるソースフォロアにより電流を発生する第4の電流変換回路と、前記第三の電流変換回路出力電流と前記第四の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路とを備えたことを特徴とする。   The invention according to claim 8 is the overcurrent detection circuit according to any one of claims 1 to 4, wherein the reference voltage circuit includes a current mirror circuit that receives a current value of the constant current source, The current mirror circuit has a variable mirror ratio, and outputs a voltage generated by a current generated by the current mirror circuit and an on-resistance of the comparison transistor, and the comparison circuit has a third input having the selector output as a gate input. A third current conversion circuit for generating a current by a source follower by a bias transistor and a third resistor; a fourth bias transistor having a gate input of the reference voltage circuit output; and the same resistance value as the third resistor And a fourth current conversion circuit for generating a current by a source follower by a fourth resistor having characteristics, and the third current conversion circuit Characterized by comprising a current comparator circuit using a current mirror of comparing the output current fourth current converter output current.

請求項9に記載の発明は、請求項1から8のいずれか1項に記載の過電流検出回路であって、前記メイントランジスタが、ドライバトランジスタと、該ドライバトランジスタのオン抵抗より高いオン抵抗を有するテスト用トランジスタとの並列接続からなることを特徴とする。   The invention according to claim 9 is the overcurrent detection circuit according to any one of claims 1 to 8, wherein the main transistor has a driver transistor and an on-resistance higher than the on-resistance of the driver transistor. It comprises the parallel connection with the test transistor which has.

本発明によれば、メイントランジスタがオンの時のみのドレイン電圧をセレクタにより取り出すことで、メイントランジスタのオン抵抗を最大限に利用することができ、かつ比較回路入力に大振幅電圧が入らないので、比較回路の誤動作や消費電流の増大を避けることができる。また、リファレンス電圧をメイントランジスタと同じ温度特性依存の比較用トランジスタと定電流源により生成することでリファレンス電圧にメイントランジスタと同様の温度特性を持たせているので、一定の電流値において過電流検出を行うことが出来る。   According to the present invention, since the drain voltage only when the main transistor is on is taken out by the selector, the on-resistance of the main transistor can be utilized to the maximum, and a large amplitude voltage does not enter the comparison circuit input. Thus, malfunction of the comparison circuit and increase in current consumption can be avoided. In addition, the reference voltage is generated by the same temperature characteristic-dependent comparison transistor as the main transistor and a constant current source so that the reference voltage has the same temperature characteristic as the main transistor, so overcurrent detection is possible at a constant current value. Can be done.

図1は、本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。
リファレンス電圧回路は、制御回路部119と共通で使用される定電流源101と、ゲートにメイントランジスタ(MOSトランジスタ)116がオンである時のゲート電圧、すなわち電源電圧が印加された比較用トランジスタ102により構成される。
比較用トランジスタ102は、メイントランジスタ116と同じプロセスにより作られている。そのため、リファレンス電圧103は温度により変動する。
FIG. 1 is a block diagram showing an embodiment in which an overcurrent detection circuit according to the present invention is applied to a step-up switching regulator.
The reference voltage circuit includes a constant current source 101 used in common with the control circuit unit 119, and a comparison transistor 102 to which a gate voltage when the main transistor (MOS transistor) 116 is turned on, that is, a power supply voltage is applied to the gate. Consists of.
The comparison transistor 102 is made by the same process as the main transistor 116. Therefore, the reference voltage 103 varies with temperature.

セレクタ部は、メイントランジスタ116のドレインにドレインが接続され、セレクタ部の出力113にソースが接続されたスイッチトランジスタ115と、セレクタ部の出力113にドレインが接続され、メイントランジスタ116のソースにソースが接続されたスイッチトランジスタ114とで構成されている。   The selector unit has a drain connected to the drain of the main transistor 116, a switch transistor 115 having a source connected to the output 113 of the selector unit, a drain connected to the output 113 of the selector unit, and a source connected to the source of the main transistor 116. The switch transistor 114 is connected.

メイントランジスタ116は、制御回路部出力118により制御される。また、セレクタ部の入力も制御回路部出力118により制御される。メイントランジスタ116がオンの時にはスイッチトランジスタ114がオフし、スイッチトランジスタ115がオンするため、セレクタ出力113はメイントランジスタ116のドレイン電圧を出力する。
これに対してメイントランジスタ116がオフの時にはスイッチトランジスタ114がオンし、スイッチトランジスタ115がオフするため、セレクタ出力113はメイントランジスタ116のソース電圧(接地電圧)を出力する。
The main transistor 116 is controlled by the control circuit unit output 118. The input of the selector unit is also controlled by the control circuit unit output 118. Since the switch transistor 114 is turned off and the switch transistor 115 is turned on when the main transistor 116 is on, the selector output 113 outputs the drain voltage of the main transistor 116.
In contrast, when the main transistor 116 is off, the switch transistor 114 is turned on and the switch transistor 115 is turned off, so that the selector output 113 outputs the source voltage (ground voltage) of the main transistor 116.

比較回路は、誤差増幅器104、111と、誤差増幅器104、111の出力を受けるP型トランジスタ107、110と、可変抵抗106、109と、カレントミラー回路とで構成される。   The comparison circuit includes error amplifiers 104 and 111, P-type transistors 107 and 110 that receive outputs from the error amplifiers 104 and 111, variable resistors 106 and 109, and a current mirror circuit.

可変抵抗106、109は、同じプロセスにより作られており、同じ温度特性を持つ。
誤差増幅器104は、反転入力にリファレンス電圧103が入力され、非反転入力(以下、正転入力と称す)にフィードバック電圧105が入力されるため、フィードバック電圧105とリファレンス電圧103とが等しくなるようにP型MOSトランジスタ107のゲート電圧を調整する。
The variable resistors 106 and 109 are made by the same process and have the same temperature characteristics.
In the error amplifier 104, the reference voltage 103 is input to the inverting input, and the feedback voltage 105 is input to the non-inverting input (hereinafter referred to as a normal input), so that the feedback voltage 105 and the reference voltage 103 are equal. The gate voltage of the P-type MOS transistor 107 is adjusted.

また、誤差増幅器111は、反転入力にセレクタ出力113が入力され、正転入力にフィードバック電圧112が入力されるため、フィードバック電圧112とセレクタ出力113とが等しくなるようにP型MOSトランジスタ110のゲート電圧を調整する。   In addition, since the selector output 113 is input to the inverting input and the feedback voltage 112 is input to the normal rotation input, the error amplifier 111 has the gate of the P-type MOS transistor 110 so that the feedback voltage 112 and the selector output 113 are equal. Adjust the voltage.

カレントミラー回路は、可変抵抗106に流れる電流I1と可変抵抗109に流れる電流I2とを比較し、可変抵抗106に流れる電流I1が可変抵抗109に流れる電流I2よりも大きい時には電圧108は「HI」論理レベルの電圧となり、可変抵抗106に流れる電流I1が可変抵抗109に流れる電流I2よりも小さい時には電圧108は「LOW」論理レベルの電圧となる。   The current mirror circuit compares the current I1 flowing through the variable resistor 106 with the current I2 flowing through the variable resistor 109. When the current I1 flowing through the variable resistor 106 is larger than the current I2 flowing through the variable resistor 109, the voltage 108 is “HI”. When the current I1 flowing through the variable resistor 106 is smaller than the current I2 flowing through the variable resistor 109, the voltage 108 becomes a voltage at the “LOW” logic level.

続いてメイントランジスタ116がオン時の各電圧、電流の関係を示す。
比較用トランジスタ102のオン抵抗をRrefとし、メイントランジスタ116のオン抵抗をRsenseとし、定電流源101の定電流値をIrefとし、メイントランジスタ116のオン時に流れる電流値をIlxとし、可変抵抗106の抵抗値をR1とし、可変抵抗109の抵抗値をR2とする。
Next, the relationship between each voltage and current when the main transistor 116 is on is shown.
The on-resistance of the comparison transistor 102 is Rref, the on-resistance of the main transistor 116 is Rsense, the constant current value of the constant current source 101 is Iref, the current value that flows when the main transistor 116 is on is Ilx, and the variable resistor 106 The resistance value is R1, and the resistance value of the variable resistor 109 is R2.

また、比較用トランジスタ102とメイントランジスタ116とは同じプロセスで作られているので同じ温度係数Tctを持つ。
可変抵抗106と可変抵抗109とは同じプロセスで作られているので同じ温度係数Tcrを持つ。
リファレンス電圧回路出力103をVrefとし、メイントランジスタ116のオン時のドレイン電圧120をVsenseとする。
リファレンス電圧回路出力電圧103(Vref)と、メイントランジスタ116のオン時のドレイン電圧120(Vsense)とは、数式(1)、(2)で表される。
Vref=Rref*Tct*Iref …(1)
Vsense=Rsense*Tct*Ilx …(2)
Further, since the comparison transistor 102 and the main transistor 116 are manufactured by the same process, they have the same temperature coefficient Tct.
Since the variable resistor 106 and the variable resistor 109 are made by the same process, they have the same temperature coefficient Tcr.
The reference voltage circuit output 103 is set to Vref, and the drain voltage 120 when the main transistor 116 is on is set to Vsense.
The reference voltage circuit output voltage 103 (Vref) and the drain voltage 120 (Vsense) when the main transistor 116 is turned on are expressed by equations (1) and (2).
Vref = Rref * Tct * Iref (1)
Vsense = Rsense * Tct * Ilx (2)

誤差増幅器104は、フィードバック電圧105をリファレンス電圧回路出力103と等しくするよう作用するので、可変抵抗106に流れる電流I1は、数式(3)で表される。
I1=Vref/R1/Tcr …(3)
Since the error amplifier 104 acts to make the feedback voltage 105 equal to the reference voltage circuit output 103, the current I1 flowing through the variable resistor 106 is expressed by Equation (3).
I1 = Vref / R1 / Tcr (3)

同様に誤差増幅器111は、フィードバック電圧112をメイントランジスタ116のオン時のドレイン電圧120と等しくするよう作用するので、可変抵抗109に流れる電流I2は、数式(4)で表される。
I2=Vsense/R2/Tcr …(4)
Similarly, the error amplifier 111 acts to make the feedback voltage 112 equal to the drain voltage 120 when the main transistor 116 is turned on, so that the current I2 flowing through the variable resistor 109 is expressed by Equation (4).
I2 = Vsense / R2 / Tcr (4)

カレントミラー回路の構成より、比較回路出力108はI1<I2である時には「LOW」論理レベルの電圧となり、I1>I2である時には「HI」論理レベルの電圧となる。つまり過電流時には比較回路出力電圧108が「LOW」論理レベルの電圧となる。   Due to the configuration of the current mirror circuit, the comparison circuit output 108 becomes a “LOW” logic level voltage when I1 <I2, and becomes a “HI” logic level voltage when I1> I2. That is, at the time of overcurrent, the comparison circuit output voltage 108 becomes a voltage of “LOW” logic level.

以上より比較回路出力108が反転する電流、すなわち検出過電流値I1xは、数式(5)で表される。
Ilx=(Rref*Tct*Iref*R2*Tcr)/(Rsense*Tct*R1*Tcr) …(5)
As described above, the current at which the comparison circuit output 108 is inverted, that is, the detected overcurrent value I1x is expressed by Expression (5).
Ilx = (Rref * Tct * Iref * R2 * Tcr) / (Rsense * Tct * R1 * Tcr) (5)

上記数式(5)の温度係数Tctは相殺されるので、数式(6)のようになる。
Ilx=(Rref*Iref*R2)/(Rsense*R1) …(6)
Since the temperature coefficient Tct of the above equation (5) is canceled, the equation (6) is obtained.
Ilx = (Rref * Iref * R2) / (Rsense * R1) (6)

よって温度によらない過電流検出が可能となる。また、R1、R2を可変とすることで、簡単に検出過電流値の設定を変更することが出来る。   Therefore, overcurrent detection independent of temperature becomes possible. Also, by making R1 and R2 variable, the setting of the detected overcurrent value can be easily changed.

メイントランジスタ116がオフである場合には、I2=0となるので、比較回路出力電圧108はつねに「HI」論理レベルの電圧となる。
また、テスト時にはI1のカレントミラー回路のミラー比を大きくするか、I2のカレントミラー比を小さくすることにより、少ないテスト電流をメインドライバ(メイントランジスタ116)に流すことで、過電流検出電圧を決定することが出来る。
When the main transistor 116 is off, I2 = 0, so that the comparison circuit output voltage 108 is always at the “HI” logic level.
In addition, the overcurrent detection voltage is determined by flowing a small test current to the main driver (main transistor 116) by increasing the mirror ratio of the current mirror circuit of I1 or decreasing the current mirror ratio of I2 during the test. I can do it.

図2は、本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した実施の形態を示すブロック図である。
メイントランジスタ218は、ドライバトランジスタ213と、ドライバトランジスタ213よりオン抵抗の高いテスト用トランジスタ212とで構成される。
電圧216はメイントランジスタ218の駆動電圧である。電圧215はテストディスエイブル電圧であり、電圧215が「HI」論理レベルの電圧の時にはドライバトランジスタ213とテスト用トランジスタ212とが電圧216によりスイッチングを行う。
電圧215が「LOW」論理レベルの電圧の時にはドライバトランジスタはオフとなり、テスト用トランジスタのみが駆動される。
FIG. 2 is a block diagram showing an embodiment in which the overcurrent detection circuit according to the present invention is applied to a step-up switching regulator.
The main transistor 218 includes a driver transistor 213 and a test transistor 212 having a higher on-resistance than the driver transistor 213.
The voltage 216 is a driving voltage for the main transistor 218. The voltage 215 is a test disable voltage. When the voltage 215 is a voltage of “HI” logic level, the driver transistor 213 and the test transistor 212 are switched by the voltage 216.
When the voltage 215 is a “LOW” logic level voltage, the driver transistor is turned off and only the test transistor is driven.

セレクタ部は、メイントランジスタ218のドレインにドレインが接続され、セレクタの出力209にソースが接続されたスイッチトランジスタ210と、セレクタの出力209にドレインが接続され、メイントランジスタ218のソースにソースが接続されたスイッチトランジスタ211とで構成されている。   The selector unit has a drain connected to the drain of the main transistor 218, a switch transistor 210 having a source connected to the output 209 of the selector, a drain connected to the output 209 of the selector, and a source connected to the source of the main transistor 218. Switch transistor 211.

また、セレクタ入力は電圧216であり、電圧216が「HI」論理レベルの電圧になるとスイッチトランジスタ211がオフし、スイッチトランジスタ211がオフするとスイッチトランジスタ210がオンする。
これに対して、電圧216が「LOW」論理レベルの電圧になるとスイッチトランジスタ210がオフし、スイッチトランジスタ210がオフするとスイッチトランジスタ211がオンするように論理回路が組まれている。
The selector input is a voltage 216. When the voltage 216 becomes a voltage of “HI” logic level, the switch transistor 211 is turned off, and when the switch transistor 211 is turned off, the switch transistor 210 is turned on.
On the other hand, the logic circuit is assembled so that the switch transistor 210 is turned off when the voltage 216 becomes a voltage of “LOW” logic level, and the switch transistor 211 is turned on when the switch transistor 210 is turned off.

リファレンス電圧回路は、制御回路部217と共通で使用される定電流源201と、定電流源201の電流値を折り返すカレントミラー202と、ゲートにメイントランジスタ218がオンである時のゲート電圧、すなわち電源電圧が印加された比較用トランジスタ203とで構成される。   The reference voltage circuit includes a constant current source 201 used in common with the control circuit unit 217, a current mirror 202 that folds back the current value of the constant current source 201, and a gate voltage when the main transistor 218 is turned on at the gate, that is, It is composed of a comparison transistor 203 to which a power supply voltage is applied.

カレントミラーは、ヒューズもしくはジャンパ線をトリミングすることによりミラー比を可変できるようになっている。
比較用トランジスタ203は、ドライバトランジスタ213及びテスト用トランジスタ212と同じプロセスにより作られている。そのため、リファレンス電圧204は温度により変動する。
The current mirror can change the mirror ratio by trimming a fuse or a jumper line.
The comparison transistor 203 is made by the same process as the driver transistor 213 and the test transistor 212. Therefore, the reference voltage 204 varies with temperature.

比較回路部は、例えば、抵抗205と、バイアストランジスタ206のソースフォロア回路による電流値I3と、抵抗205と同じプロセスで作られ、同じ抵抗値であり、抵抗208と、バイアストランジスタ206とサイズもプロセスも同じであるバイアストランジスタ219で構成されたソースフォロア回路による電流値I4を比較する。   For example, the comparison circuit unit is made by the same process as the resistor 205, the current value I3 by the source follower circuit of the bias transistor 206, and the resistor 205, and has the same resistance value. The size of the resistor 208 and the bias transistor 206 is also a process. The current value I4 by the source follower circuit composed of the bias transistor 219 is also compared.

抵抗205に流れる電流I3が抵抗208に流れる電流I4よりも大きい時には電圧207は「HI」論理レベルの電圧となり、抵抗205に流れる電流I3が抵抗208に流れる電流I4よりも小さい時には電圧207は「LOW」論理レベルの電圧となる。   When the current I3 flowing through the resistor 205 is larger than the current I4 flowing through the resistor 208, the voltage 207 becomes a voltage of “HI” logic level, and when the current I3 flowing through the resistor 205 is smaller than the current I4 flowing through the resistor 208, the voltage 207 becomes “ LOW ”logic level voltage.

続いてメイントランジスタ218がオン時の各電圧、電流の関係を示す。
テストディスエイブル電圧215が「HI」論理レベルの電圧の時、つまり通常動作時のメイントランジスタ218のオン抵抗をRsenseとし、比較用トランジスタ203のオン抵抗をRrefとし、定電流源201の定電流値をIrefとし、メイントランジスタ218のオン時に流れる電流値をIlxとし、抵抗205の抵抗値と抵抗219の抵抗値とをR3とする。
Next, the relationship between each voltage and current when the main transistor 218 is on is shown.
When the test disable voltage 215 is a “HI” logic level voltage, that is, the on-resistance of the main transistor 218 during normal operation is Rsense, the on-resistance of the comparison transistor 203 is Rref, and the constant current value of the constant current source 201 is Is Iref, the current value that flows when the main transistor 218 is on is Ilx, and the resistance value of the resistor 205 and the resistance value of the resistor 219 are R3.

比較用トランジスタ204とメイントランジスタ218とは同じプロセスで作られているので同じ温度係数Tctを持つ。
抵抗205と抵抗208とは同じプロセスで作られているので同じ温度係数Tcrを持つ。
バイアストランジスタ206とバイアストランジスタ219とは同じ閾値電圧Vthを持つ。リファレンス電圧回路出力202をVrefとし、メイントランジスタ218のオン時のドレイン電圧、つまりセレクタ出力209をVsenseとする。
電源電圧をVbatとする。また、カレントミラー202の定電流源側の並列となっているトランジスタの数をmとし、折り返し側の並列となっているトランジスタの数をnとし、折り返された電流値をImrとする。
Since the comparison transistor 204 and the main transistor 218 are made by the same process, they have the same temperature coefficient Tct.
Since the resistor 205 and the resistor 208 are made by the same process, they have the same temperature coefficient Tcr.
The bias transistor 206 and the bias transistor 219 have the same threshold voltage Vth. The reference voltage circuit output 202 is set to Vref, and the drain voltage when the main transistor 218 is turned on, that is, the selector output 209 is set to Vsense.
Let the power supply voltage be Vbat. Further, m is the number of parallel transistors on the constant current source side of the current mirror 202, n is the number of parallel transistors on the folded side, and Imr is the folded current value.

カレントミラー202により定電流源201の電流値Irefは、以下の数式(7)に変換される。
Imr=Iref*n/m …(7)
The current value Iref of the constant current source 201 is converted by the current mirror 202 into the following formula (7).
Imr = Iref * n / m (7)

リファレンス電圧回路出力204(Vref)、及びメイントランジスタ218のオン時のドレイン電圧209(Vsense)は、数式(8)、(9)で表される。
Vref=Rref*Tct*Imr …(8)
Vsense=Rsense*Tct*Ilx …(9)
バイアストランジスタ206は、抵抗205とのソースフォロアとなっているので、流れる電流I3は、数式(10)で表される。
I3=(Vbat−(Vref+Vth))/(R3*Tcr) …(10)
The reference voltage circuit output 204 (Vref) and the drain voltage 209 (Vsense) when the main transistor 218 is turned on are expressed by equations (8) and (9).
Vref = Rref * Tct * Imr (8)
Vsense = Rsense * Tct * Ilx (9)
Since the bias transistor 206 is a source follower with the resistor 205, the flowing current I3 is expressed by Expression (10).
I3 = (Vbat− (Vref + Vth)) / (R3 * Tcr) (10)

バイアストランジスタ219は、抵抗208とのソースフォロアとなっているので、流れる電流I4は、数式(11)で表される。
I4=(Vbat−(Vsense+Vth))/(R3*Tcr) …(11)
Since the bias transistor 219 is a source follower with the resistor 208, the flowing current I4 is expressed by Expression (11).
I4 = (Vbat− (Vsense + Vth)) / (R3 * Tcr) (11)

以上より比較回路出力207が反転する電流、すなわち検出過電流値I1xは、数式(12)で表される。
Ilx=(Rref*Iref*n)/(Rsense*m) …(12)
As described above, the current at which the comparison circuit output 207 is inverted, that is, the detected overcurrent value I1x is expressed by Expression (12).
Ilx = (Rref * Iref * n) / (Rsense * m) (12)

よって温度によらない過電流検出が可能となる。また、n、mを変えることによって検出過電流値を変更できる。   Therefore, overcurrent detection independent of temperature becomes possible. Further, the detected overcurrent value can be changed by changing n and m.

また、ドライバトランジスタ213のチャネル幅がテスト用トランジスタ212のチャネル幅のL倍であるとすると、テスト用トランジスタ212のオン抵抗はドライバトランジスタ213のオン抵抗のL倍となる。Lが十分大きいとすると、テストディスエイブル電圧215が「LOW」論理レベルの電圧の時はドライバトランジスタ213が常にオフしているので、メイントランジスタ218のオン抵抗はテストディスエイブル電圧215が「HI」論理レベルの電圧の時のL倍となる。従ってテスト時にはIlxが通常時過電流検出時の1/L倍で過電流検出をすることになる。   If the channel width of the driver transistor 213 is L times the channel width of the test transistor 212, the on-resistance of the test transistor 212 is L times the on-resistance of the driver transistor 213. If L is sufficiently large, since the driver transistor 213 is always off when the test disable voltage 215 is a voltage of “LOW” logic level, the on-resistance of the main transistor 218 is “HI” when the test disable voltage 215 is “HI”. L times the voltage of the logic level. Therefore, at the time of testing, Ilx detects overcurrent at 1 / L times the normal overcurrent detection.

図3は、本発明に係る過電流検出回路を降圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。   FIG. 3 is a block diagram showing an embodiment when the overcurrent detection circuit according to the present invention is applied to a step-down switching regulator.

同図に示す過電流検出回路は、降圧型スイッチングレギュレータであるため、メイントランジスタ301がP型MOSトランジスタになっており、そのために比較用トランジスタ302もP型MOSトランジスタとなっているが詳細な説明は図1の説明と同様であるため、省略する。   Since the overcurrent detection circuit shown in the figure is a step-down switching regulator, the main transistor 301 is a P-type MOS transistor. Therefore, the comparison transistor 302 is also a P-type MOS transistor. Is the same as the description of FIG.

図4は、本発明に係る過電流検出回路に用いられるセレクタの変形例を示すブロック図である。
セレクタの入力信号400が抵抗401と容量402とによってフィルタリングされている。従って、セレクタ入力信号400が反転するとフィルタによる遅延後にセレクタが動作する。
セレクタ入力信号400は、メイントランジスタ405のゲート電圧であるが、ゲート電圧が「LOW」論理レベルの電圧になった直後はメイントランジスタ405が完全にオンしていないため、メイントランジスタ405のドレイン電圧406は低くなっている。このときにセレクタが動作し、セレクタが低い電圧407を出力すると、比較回路が過電流検出信号を出力してしまう。
従って、フィルタによる遅延後に動作させることで、メイントランジスタ405が完全にオンしたときのドレイン電圧406を出力するようにしている。
FIG. 4 is a block diagram showing a modification of the selector used in the overcurrent detection circuit according to the present invention.
The selector input signal 400 is filtered by a resistor 401 and a capacitor 402. Therefore, when the selector input signal 400 is inverted, the selector operates after a delay by the filter.
The selector input signal 400 is the gate voltage of the main transistor 405, but the drain voltage 406 of the main transistor 405 is not immediately turned on immediately after the gate voltage reaches the “LOW” logic level. Is low. At this time, when the selector operates and the selector outputs a low voltage 407, the comparison circuit outputs an overcurrent detection signal.
Therefore, the drain voltage 406 when the main transistor 405 is completely turned on is output by operating after the delay by the filter.

また、ゲート電圧が「HI」論理レベルの電圧になるとメイントランジスタ405がオフしドレイン電圧406が低くなる。
セレクタ入力信号400は、遅延後にセレクタを動作させるため、メイントランジスタ405がオフした時の低いドレイン電圧406を出力した後にメイントランジスタ405のソース電圧、すなわち電源電圧を出力する。
このことにより、比較回路が過電流検出信号を出力するが、過電流検出が行われても既にメイントランジスタ405はオフしているため何ら問題はない。尚、図中403、404はスイッチトランジスタであり、それぞれ、図2のスイッチトランジスタ210、211に相当する。
Further, when the gate voltage becomes a voltage of “HI” logic level, the main transistor 405 is turned off and the drain voltage 406 is lowered.
The selector input signal 400 outputs the source voltage of the main transistor 405, that is, the power supply voltage after outputting the low drain voltage 406 when the main transistor 405 is turned off in order to operate the selector after the delay.
As a result, the comparison circuit outputs an overcurrent detection signal. However, even if overcurrent detection is performed, there is no problem because the main transistor 405 is already turned off. In the figure, reference numerals 403 and 404 denote switch transistors, which correspond to the switch transistors 210 and 211 in FIG. 2, respectively.

図5は、本発明に係る過電流検出回路に用いられるセレクタの他の変形例を示すブロック図である。
図5に示すセレクタでは、セレクタに電圧504とメイントランジスタ500のドレイン電圧501とが入力されている。また、メイントランジスタ500のゲート電圧は電圧504から遅延回路506を介して入力される。
電圧504が「HI」論理レベルの電圧となると、スイッチトランジスタ503のゲート電圧が「HI」論理レベルの電圧となりスイッチトランジスタ503が閉じる。
電圧504が「HI」論理レベルの電圧になり、遅延回路506による遅延後、メイントランジスタ500がオフになるとドレイン電圧501が「LOW」論理レベルの電圧となる。
FIG. 5 is a block diagram showing another modification of the selector used in the overcurrent detection circuit according to the present invention.
In the selector shown in FIG. 5, the voltage 504 and the drain voltage 501 of the main transistor 500 are input to the selector. The gate voltage of the main transistor 500 is input from the voltage 504 through the delay circuit 506.
When the voltage 504 becomes a voltage of “HI” logic level, the gate voltage of the switch transistor 503 becomes a voltage of “HI” logic level, and the switch transistor 503 is closed.
When the voltage 504 becomes the voltage of the “HI” logic level and the main transistor 500 is turned off after the delay by the delay circuit 506, the drain voltage 501 becomes the voltage of the “LOW” logic level.

ドレイン電圧501が「LOW」論理レベルの電圧になり、かつスイッチトランジスタ503が閉じると、スイッチトランジスタ502のゲート電圧が「LOW」論理レベルの電圧となり、スイッチトランジスタ502がオンし、セレクタは電源電圧を出力する。
また、電圧504が「LOW」論理レベルの電圧となると、遅延回路506による遅延後、メイントランジスタ500がオンし、ドレイン電圧501が「HI」論理レベルの電圧となる。スイッチトランジスタ502のゲート電圧が「HI」論理レベルの電圧となりスイッチトランジスタ502が閉じる。電圧504が既に「LOW」論理レベルの電圧となっているので、スイッチトランジスタ502が閉じた直後にスイッチトランジスタ503が開く。
When the drain voltage 501 becomes a voltage of “LOW” logic level and the switch transistor 503 is closed, the gate voltage of the switch transistor 502 becomes a voltage of “LOW” logic level, the switch transistor 502 is turned on, and the selector switches the power supply voltage. Output.
When the voltage 504 becomes a “LOW” logic level voltage, the main transistor 500 is turned on after the delay by the delay circuit 506, and the drain voltage 501 becomes a “HI” logic level voltage. The gate voltage of the switch transistor 502 becomes a voltage of “HI” logic level, and the switch transistor 502 is closed. Since the voltage 504 is already at the “LOW” logic level, the switch transistor 503 opens immediately after the switch transistor 502 is closed.

図4ではメイントランジスタ405のドレイン電圧406が「HI」論理レベルの電圧になった後にセレクタがドレイン電圧406を出力するように、抵抗401及び容量402の時定数を調整する必要がある。また、遅延を付けているため、ドレイン電圧406が「LOW」論理レベルの電圧の時の電圧を出力してしまい、比較回路がかならず動作してしまう。   In FIG. 4, it is necessary to adjust the time constants of the resistor 401 and the capacitor 402 so that the selector outputs the drain voltage 406 after the drain voltage 406 of the main transistor 405 becomes a voltage of “HI” logic level. In addition, since a delay is added, a voltage when the drain voltage 406 is a “LOW” logic level voltage is output, and the comparison circuit always operates.

一方、図5ではドレイン電圧501が「HI」論理レベルの電圧になったことを検知してセレクタがドレイン電圧501を出力するため、図4のような抵抗401及び容量402の時定数の調整がいらない。
また、セレクタのスイッチトランジスタ503がオフするのは電圧504が「HI」論理レベルの電圧になったときである。メイントランジスタ500は電圧504が「HI」論理レベルの電圧になってから遅延を持ってオフするので、ドレイン電圧501が「LOW」論理レベルの電圧になるよりも早くセレクタのスイッチトランジスタ503がオフする。そのため、比較回路が誤動作することはない。
On the other hand, in FIG. 5, since the selector outputs the drain voltage 501 by detecting that the drain voltage 501 has become the voltage of the “HI” logic level, the time constants of the resistor 401 and the capacitor 402 are adjusted as shown in FIG. I do not need.
The switch transistor 503 of the selector is turned off when the voltage 504 becomes a voltage of “HI” logic level. Since the main transistor 500 is turned off with a delay after the voltage 504 reaches the “HI” logic level voltage, the selector switch transistor 503 is turned off earlier than the drain voltage 501 becomes the “LOW” logic level voltage. . Therefore, the comparison circuit does not malfunction.

〔作用効果〕
(請求項1〜3)
請求項1から3のセレクタにおいて、メイントランジスタがオンの時のみのドレイン電圧をセレクタにより取り出すことで、メイントランジスタのオン抵抗を最大限に利用が出来、かつ比較回路入力に大振幅電圧が入らない為、比較回路の誤動作や消費電流の増大を避けることができる。
[Function and effect]
(Claims 1 to 3)
4. The selector according to claim 1, wherein the drain voltage only when the main transistor is on is taken out by the selector, so that the on-resistance of the main transistor can be utilized to the maximum and a large amplitude voltage does not enter the comparison circuit input. Therefore, malfunction of the comparison circuit and increase in current consumption can be avoided.

また、リファレンス電圧をメイントランジスタと同じ温度特性依存の比較用トランジスタと定電流源により生成することでリファレンス電圧にメイントランジスタと同様の温度特性を持たせているので、一定の電流値において過電流検出を行うことが出来る。   In addition, the reference voltage is generated by the same temperature characteristic-dependent comparison transistor as the main transistor and a constant current source so that the reference voltage has the same temperature characteristic as the main transistor, so overcurrent detection is possible at a constant current value. Can be done.

(請求項4)
スイッチトランジスタのオンタイミングを制御することによりセレクタの第一のスイッチトランジスタと第二のスイッチトランジスタとが同時にオンしてしまい貫通電流が流れることを防ぐことが出来る。
(Claim 4)
By controlling the on-timing of the switch transistor, it is possible to prevent the first switch transistor and the second switch transistor of the selector from being turned on at the same time and causing a through current to flow.

(請求項5)
スイッチングレギュレータの基本回路として入っている定電流源を使用することにより、回路規模、消費電流を節約することが出来る。
(Claim 5)
By using the constant current source included as the basic circuit of the switching regulator, the circuit scale and current consumption can be saved.

(請求項6)
電圧を電流に変換しカレントミラーを用いた電流比較回路を用いることにより、電圧を電流に変換する際の比やカレントミラー比を調整することでリファレンス電圧回路の定電流値を変更することなく、メイントランジスタのドレイン電圧と比較することが出来る。
また、カレントミラー比と電圧とから電流に変換する際の比を変更することで、僅かなテスト電流でも少ない誤差で過電流値を決定することが出来る。
(Claim 6)
By using a current comparison circuit that converts voltage to current and uses a current mirror, without changing the constant current value of the reference voltage circuit by adjusting the ratio and current mirror ratio when converting voltage to current, It can be compared with the drain voltage of the main transistor.
Further, by changing the current mirror ratio and the ratio for converting the voltage to the current, the overcurrent value can be determined with a small error even with a small test current.

(請求項7)
請求項6においては、電圧から電流に変換する際に比をもって変換できる構成とする必要がある。
そこで請求項7のような構成にすることで、抵抗の値により電圧から電流への変換比を変更することができる。
(Claim 7)
According to the sixth aspect of the present invention, it is necessary that the voltage can be converted with a ratio when converting from voltage to current.
Therefore, by adopting the configuration as in claim 7, the voltage-to-current conversion ratio can be changed by the resistance value.

(請求項8)
誤差増幅器を使わずにソースフォロアにすることで、回路規模、消費電流を削減することが出来る。また、定電流源によるミラー比を可変とすることで、過電流検出電圧を変更することが出来る。
(Claim 8)
By using a source follower without using an error amplifier, the circuit scale and current consumption can be reduced. Further, the overcurrent detection voltage can be changed by changing the mirror ratio by the constant current source.

(請求項9)
オン抵抗の大きなトランジスタと小さなトランジスタとを並列接続し、テスト時にはサイズの小さなオン抵抗の高いトランジスタを使用するので、僅かな電流をメイントランジスタに印加することによりテストを行うことが出来る。さらに並列にし通常時にはオン抵抗の大きなトランジスタと小さなトランジスタを同時に動作させることで、スペースの無駄を省くことが出来る。
(Claim 9)
Since a transistor having a large on-resistance and a small transistor are connected in parallel and a transistor having a small on-resistance is used for testing, a test can be performed by applying a small current to the main transistor. Furthermore, waste of space can be saved by operating a transistor with a large on-resistance and a small transistor at the same time in parallel.

なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、上述の説明では、MOSトランジスタを用いた場合について説明したが、本発明ではこれに限定されず、バイポーラトランジスタにも適用可能である。   The above-described embodiment shows an example of a preferred embodiment of the present invention, and the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. is there. For example, in the above description, the case where a MOS transistor is used has been described. However, the present invention is not limited to this and can be applied to a bipolar transistor.

本発明は、シリーズレギュレータなど、ドライバトランジスタに過電流保護が必要な半導体回路に利用することができる。   The present invention can be used for a semiconductor circuit such as a series regulator that requires overcurrent protection in a driver transistor.

本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。It is a block diagram which shows one Embodiment at the time of applying the overcurrent detection circuit based on this invention to a step-up type switching regulator. 本発明に係る過電流検出回路を昇圧型スイッチングレギュレータに適用した実施の形態を示すブロック図である。1 is a block diagram showing an embodiment in which an overcurrent detection circuit according to the present invention is applied to a step-up switching regulator. 本発明に係る過電流検出回路を降圧型スイッチングレギュレータに適用した場合の一実施の形態を示すブロック図である。It is a block diagram which shows one Embodiment at the time of applying the overcurrent detection circuit based on this invention to a pressure | voltage fall type switching regulator. 本発明に係る過電流検出回路に用いられるセレクタの変形例を示すブロック図である。It is a block diagram which shows the modification of the selector used for the overcurrent detection circuit which concerns on this invention. 本発明に係る過電流検出回路に用いられるセレクタの他の変形例を示すブロック図である。It is a block diagram which shows the other modification of the selector used for the overcurrent detection circuit which concerns on this invention.

符号の説明Explanation of symbols

101 定電流源
102 比較用トランジスタ
103 リファレンス電圧
104、111 誤差増幅器
105、112 フィードバック電圧
106、109 可変抵抗
107、110 P型トランジスタ
108 電圧
113 出力
114、115 スイッチトランジスタ
116 メイントランジスタ
101 constant current source 102 comparison transistor 103 reference voltage 104, 111 error amplifier 105, 112 feedback voltage 106, 109 variable resistance 107, 110 P-type transistor 108 voltage 113 output 114, 115 switch transistor 116 main transistor

Claims (9)

スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタのオンオフに応じて前記メイントランジスタのドレイン電圧もしくはソース電圧を出力するセレクタと、
前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタのオン抵抗と定電流源からの電流との積の電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
An overcurrent detection circuit for detecting an overcurrent of a main transistor in a switching regulator,
A selector that outputs a drain voltage or a source voltage of the main transistor in accordance with on / off of the main transistor;
A reference voltage circuit that outputs a product voltage of an on-resistance of a comparison transistor to which a gate voltage when the main transistor is on is applied to a gate and a current from a constant current source;
A comparison circuit for comparing the selector output and the reference voltage circuit output;
An overcurrent detection circuit comprising:
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタと、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
An overcurrent detection circuit for detecting an overcurrent of a main transistor in a switching regulator,
A selector that outputs a drain voltage of the main transistor when the main transistor is on, and a source voltage of the main transistor when the main transistor is off;
The comparison transistor has the same characteristics as the main transistor, and includes a comparison transistor in which a gate voltage is applied to the gate when the main transistor is on, and a constant current source that supplies a predetermined constant current to the comparison transistor. A reference voltage circuit that outputs a voltage generated by a predetermined constant current and the on-resistance of the comparison transistor;
A comparison circuit for comparing the selector output and the reference voltage circuit output;
An overcurrent detection circuit comprising:
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、
前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備えたことを特徴とする過電流検出回路。
An overcurrent detection circuit for detecting an overcurrent of a main transistor in a switching regulator,
A selector that outputs the drain voltage of the main transistor when the main transistor is on, and that outputs the source voltage of the main transistor when the main transistor is off;
The selector has a drain connected to the drain of the main transistor and a source connected to the output of the selector. The selector is turned on when the main transistor is turned on and turned off when the main transistor is turned off. The drain is connected and the source is connected to the source of the main transistor, and the main transistor is turned off when the main transistor is turned on, and the second switch transistor is turned on when turned off.
The comparison transistor has the same characteristics as the main transistor, and includes a comparison transistor in which a gate voltage is applied to the gate when the main transistor is on, and a constant current source that supplies a predetermined constant current to the comparison transistor. A reference voltage circuit that outputs a voltage generated by a predetermined constant current and the on-resistance of the comparison transistor;
A comparison circuit for comparing the selector output and the reference voltage circuit output;
An overcurrent detection circuit comprising:
スイッチングレギュレータにおけるメイントランジスタの過電流を検出する過電流検出回路であって、
前記メイントランジスタがオンの時には前記メイントランジスタのドレイン電圧を出力し、前記メイントランジスタがオフの時には前記メイントランジスタのソース電圧を出力するセレクタを有し、
前記セレクタは、前記メイントランジスタのドレインにドレインが接続され前記セレクタの出力にソースが接続され前記メイントランジスタがオンになるとオンし、オフになるとオフする第一のスイッチトランジスタと、前記セレクタの出力にドレインが接続され前記メイントランジスタのソースにソースが接続され前記メイントランジスタがオンになるとオフし、オフになるとオンする第二のスイッチトランジスタとで構成され、
前記メイントランジスタと同じ特性を持ち、前記メイントランジスタがオンの時のゲート電圧がゲートに印加される比較用トランジスタと、前記比較用トランジスタに所定の定電流を流す定電流源とで構成され、前記所定の定電流と前記比較用トランジスタのオン抵抗とで発生する電圧を出力するリファレンス電圧回路と、
前記セレクタ出力と前記リファレンス電圧回路出力とを比較する比較回路と、
を備え、
前記第一のスイッチトランジスタは、前記メイントランジスタがオフになるとオフし、前記第二のスイッチトランジスタがオフになった直後にオンし、
前記第二のスイッチトランジスタは、前記メイントランジスタがオンになるとオフし、前記第一のスイッチトランジスタがオフになった直後にオンすることを特徴とする過電流検出回路。
An overcurrent detection circuit for detecting an overcurrent of a main transistor in a switching regulator,
A selector that outputs the drain voltage of the main transistor when the main transistor is on, and that outputs the source voltage of the main transistor when the main transistor is off;
The selector has a drain connected to the drain of the main transistor and a source connected to the output of the selector. The selector is turned on when the main transistor is turned on and turned off when the main transistor is turned off. The drain is connected and the source is connected to the source of the main transistor, and the main transistor is turned off when the main transistor is turned on, and the second switch transistor is turned on when turned off.
The comparison transistor has the same characteristics as the main transistor, and includes a comparison transistor in which a gate voltage is applied to the gate when the main transistor is on, and a constant current source that supplies a predetermined constant current to the comparison transistor. A reference voltage circuit that outputs a voltage generated by a predetermined constant current and the on-resistance of the comparison transistor;
A comparison circuit for comparing the selector output and the reference voltage circuit output;
With
The first switch transistor is turned off when the main transistor is turned off, and turned on immediately after the second switch transistor is turned off.
The overcurrent detection circuit, wherein the second switch transistor is turned off when the main transistor is turned on, and is turned on immediately after the first switch transistor is turned off.
請求項3または4に記載の過電流検出回路において、
前記定電流源は、前記スイッチングレギュレータの基準定電流源であることを特徴とする過電流検出回路。
The overcurrent detection circuit according to claim 3 or 4,
The overcurrent detection circuit, wherein the constant current source is a reference constant current source of the switching regulator.
請求項1から4のいずれか1項に記載の過電流検出回路において、
前記比較回路は、
前記セレクタ出力電圧に応じた電流値を生成する第一の電流変換回路と、
前記リファレンス出力電圧に応じた電流値を生成する第二の電流変換回路と、
前記第一の電流変換回路出力電流と前記第二の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路と、
を備えたことを特徴とする過電流検出回路。
In the overcurrent detection circuit according to any one of claims 1 to 4,
The comparison circuit is
A first current conversion circuit for generating a current value according to the selector output voltage;
A second current conversion circuit for generating a current value according to the reference output voltage;
A current comparison circuit using a current mirror for comparing the first current conversion circuit output current and the second current conversion circuit output current;
An overcurrent detection circuit comprising:
請求項6項に記載の過電流検出回路において、
前記第一の電流変換回路は、
第一の誤差増幅器と、ゲートに誤差増幅器出力を受ける第一のバイアストランジスタと、前記第一のバイアストランジスタによる電流により電圧を発生する第一の抵抗とを有し、前記第一の誤差増幅器は前記セレクタ出力電圧と前記第一の抵抗より発生する電圧を同電位にするように作用し、前記第一のバイアストランジスタによる電流を出力し、
前記第二の電流変換回路は、
第二の誤差増幅器と、ゲートに誤差増幅器出力を受ける第二のバイアストランジスタと、前記第二のバイアストランジスタによる電流により電圧を発生する第二の抵抗とを有し、前記第二の誤差増幅器は前記リファレンス出力電圧と前記第二の抵抗より発生する電圧を同電位にするように作用し、前記第二のバイアストランジスタによる電流を出力し、
前記第一の電流変換回路及び前記第二の電流変換回路の抵抗を可変としたことを特徴とする過電流検出回路。
The overcurrent detection circuit according to claim 6,
The first current conversion circuit includes:
A first error amplifier; a first bias transistor that receives an error amplifier output at a gate; and a first resistor that generates a voltage by a current from the first bias transistor. The selector output voltage and the voltage generated from the first resistor act to have the same potential, and output the current by the first bias transistor,
The second current conversion circuit includes:
A second error amplifier; a second bias transistor that receives an error amplifier output at a gate; and a second resistor that generates a voltage by a current generated by the second bias transistor. The reference output voltage and the voltage generated from the second resistor act to have the same potential, and output the current by the second bias transistor,
An overcurrent detection circuit, wherein resistances of the first current conversion circuit and the second current conversion circuit are variable.
請求項1から4のいずれか1項に記載の過電流検出回路において、
前記リファレンス電圧回路は、前記定電流源の電流値を受けるカレントミラー回路を有し、前記カレントミラー回路はミラー比を可変とし、前記カレントミラー回路による電流と前記比較用トランジスタのオン抵抗とにより発生する電圧を出力し、
前記比較回路は、前記セレクタ出力をゲート入力とする第三のバイアストランジスタと、第三の抵抗とによるソースフォロアにより電流を発生する第三の電流変換回路と、
前記リファレンス電圧回路出力をゲート入力とする第4のバイアストランジスタと前記第三の抵抗と同じ抵抗値と特性を持つ第4の抵抗とによるソースフォロアにより電流を発生する第4の電流変換回路と、
前記第三の電流変換回路出力電流と前記第四の電流変換回路出力電流とを比較するカレントミラーを用いた電流比較回路とを備えたことを特徴とする過電流検出回路。
In the overcurrent detection circuit according to any one of claims 1 to 4,
The reference voltage circuit has a current mirror circuit that receives a current value of the constant current source, the current mirror circuit has a variable mirror ratio, and is generated by a current from the current mirror circuit and an on-resistance of the comparison transistor. Output the voltage to
The comparison circuit includes a third current conversion circuit that generates a current by a source follower including a third bias transistor having the selector output as a gate input and a third resistor,
A fourth current conversion circuit for generating a current by a source follower including a fourth bias transistor having the reference voltage circuit output as a gate input and a fourth resistor having the same resistance value and characteristics as the third resistor;
An overcurrent detection circuit comprising: a current comparison circuit using a current mirror for comparing the third current conversion circuit output current and the fourth current conversion circuit output current.
請求項1から8のいずれか1項に記載の過電流検出回路であって、
前記メイントランジスタが、ドライバトランジスタと、該ドライバトランジスタのオン抵抗より高いオン抵抗を有するテスト用トランジスタとの並列接続からなることを特徴とする過電流検出回路。
The overcurrent detection circuit according to any one of claims 1 to 8,
An overcurrent detection circuit, wherein the main transistor comprises a parallel connection of a driver transistor and a test transistor having an on-resistance higher than the on-resistance of the driver transistor.
JP2006064479A 2006-03-09 2006-03-09 Overcurrent detection circuit Expired - Fee Related JP4820190B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006064479A JP4820190B2 (en) 2006-03-09 2006-03-09 Overcurrent detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064479A JP4820190B2 (en) 2006-03-09 2006-03-09 Overcurrent detection circuit

Publications (2)

Publication Number Publication Date
JP2007244128A true JP2007244128A (en) 2007-09-20
JP4820190B2 JP4820190B2 (en) 2011-11-24

Family

ID=38589088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064479A Expired - Fee Related JP4820190B2 (en) 2006-03-09 2006-03-09 Overcurrent detection circuit

Country Status (1)

Country Link
JP (1) JP4820190B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624566B2 (en) 2008-05-13 2014-01-07 Ricoh Company, Ltd. Current-mode control switching regulator and operations control method thereof
US8836300B2 (en) 2008-05-13 2014-09-16 Ricoh Company, Ltd. Step-down switching regulator
CN104914911A (en) * 2014-03-12 2015-09-16 株式会社东芝 Voltage regulator and power receiving apparatus
CN115719993A (en) * 2023-01-10 2023-02-28 深圳市思远半导体有限公司 Charging circuit, power supply device, charged device, charging system and chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065463A (en) * 1996-08-15 1998-03-06 Nec Corp Current comparator circuit
JPH11177382A (en) * 1997-12-05 1999-07-02 Takatori Ikueikai:Kk Filter circuit
JPH11252909A (en) * 1998-02-27 1999-09-17 Hitachi Ltd Current detecting circuit
JP2001177581A (en) * 1999-12-16 2001-06-29 Hitachi Ltd Signal transmission circuit and semiconductor integrated circuit device
JP2002111455A (en) * 2000-09-27 2002-04-12 Toshiba Corp Voltage reference circuit and semiconductor circuit device using the same
JP2003198349A (en) * 2001-12-25 2003-07-11 Matsushita Electric Ind Co Ltd Output circuit device
JP2005176587A (en) * 2003-11-21 2005-06-30 Matsushita Electric Ind Co Ltd Overcurrent protection device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065463A (en) * 1996-08-15 1998-03-06 Nec Corp Current comparator circuit
JPH11177382A (en) * 1997-12-05 1999-07-02 Takatori Ikueikai:Kk Filter circuit
JPH11252909A (en) * 1998-02-27 1999-09-17 Hitachi Ltd Current detecting circuit
JP2001177581A (en) * 1999-12-16 2001-06-29 Hitachi Ltd Signal transmission circuit and semiconductor integrated circuit device
JP2002111455A (en) * 2000-09-27 2002-04-12 Toshiba Corp Voltage reference circuit and semiconductor circuit device using the same
JP2003198349A (en) * 2001-12-25 2003-07-11 Matsushita Electric Ind Co Ltd Output circuit device
JP2005176587A (en) * 2003-11-21 2005-06-30 Matsushita Electric Ind Co Ltd Overcurrent protection device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624566B2 (en) 2008-05-13 2014-01-07 Ricoh Company, Ltd. Current-mode control switching regulator and operations control method thereof
US8836300B2 (en) 2008-05-13 2014-09-16 Ricoh Company, Ltd. Step-down switching regulator
CN104914911A (en) * 2014-03-12 2015-09-16 株式会社东芝 Voltage regulator and power receiving apparatus
CN115719993A (en) * 2023-01-10 2023-02-28 深圳市思远半导体有限公司 Charging circuit, power supply device, charged device, charging system and chip

Also Published As

Publication number Publication date
JP4820190B2 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
KR101898290B1 (en) Voltage regulator
TWI489239B (en) Voltage regulator
JP5516320B2 (en) Semiconductor integrated circuit for regulator
US7064531B1 (en) PWM buck regulator with LDO standby mode
JP5078866B2 (en) Voltage regulator
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
US9459641B2 (en) Voltage regulator
JP6261343B2 (en) Voltage regulator
JP2008206366A (en) Voltage rise/fall type switching regulator
JP2011096231A (en) Voltage regulator
JP5631918B2 (en) Overcurrent protection circuit and power supply device
JP2006139673A (en) Voltage regulator
US10491119B2 (en) Combined high side and low side current sensing
JP4820190B2 (en) Overcurrent detection circuit
KR20140109830A (en) Voltage regulator
US7705578B2 (en) Switching regulator
JP2005261102A (en) Switching regulator
JP4555131B2 (en) Constant voltage power circuit
JP6669917B2 (en) Voltage regulator
JP4465330B2 (en) Operation control method of stabilized power supply circuit
JP2009140202A (en) Over current protection circuit for voltage regulator
JP2008152690A (en) Power supply device
JP2004260876A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110902

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees