JP2007236089A - Information processing apparatus and charge control method - Google Patents

Information processing apparatus and charge control method Download PDF

Info

Publication number
JP2007236089A
JP2007236089A JP2006053604A JP2006053604A JP2007236089A JP 2007236089 A JP2007236089 A JP 2007236089A JP 2006053604 A JP2006053604 A JP 2006053604A JP 2006053604 A JP2006053604 A JP 2006053604A JP 2007236089 A JP2007236089 A JP 2007236089A
Authority
JP
Japan
Prior art keywords
secondary battery
information processing
processing apparatus
attached
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006053604A
Other languages
Japanese (ja)
Inventor
Masanori Nakano
昌則 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006053604A priority Critical patent/JP2007236089A/en
Publication of JP2007236089A publication Critical patent/JP2007236089A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information processing apparatus and a charge control method for preventing an overcharge to a secondary battery. <P>SOLUTION: The first secondary battery having a first full charge voltage value or the second secondary battery having a second full charge voltage value is mounted to the information processing apparatus. An overcharge protection circuit 301 indicates a charge state of the first secondary battery in response to a hardware configuration provided in the first secondary battery and identifying the first secondary battery if the first secondary battery is mounted to the information processing apparatus, and indicates a charge state of the second secondary battery in response to a hardware configuration provided in the second secondary battery and identifying the second secondary battery if the second secondary battery is mounted to the information processing apparatus. A reset IC 305 deactivates charging to the secondary battery after the charge state indicated by the circuit is detected and exceeds the full charge voltage value if the first or second secondary battery is mounted to the information processing apparatus. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば二次電池を内蔵可能な情報処理装置及び情報処理装置に内蔵される二次電池の充電制御方法に関する。   The present invention relates to an information processing apparatus capable of incorporating a secondary battery, for example, and a charge control method for a secondary battery built in the information processing apparatus.

近年、外出先や移動中などに利用されることを前提としたバッテリ駆動可能なパーソナルコンピュータ(以後、パソコンと称す)が開発されている。ノートパソコンなどの携帯型電子機器には繰り返し充放電可能な二次電池が内蔵され、二次電池の充電方法についても様々なタイプの充電方法が開発されている。   2. Description of the Related Art In recent years, battery-driven personal computers (hereinafter referred to as personal computers) have been developed on the premise that they are used when going out or moving. A portable electronic device such as a laptop computer has a secondary battery that can be repeatedly charged and discharged, and various types of charging methods have been developed for charging the secondary battery.

例えば、特許文献1には、二次電池を充電するのに要する情報をソフトウェア的にリードし、二次電池の充電設定を行う技術が記載されている。
特開2005−65429号公報
For example, Patent Document 1 describes a technique of reading information necessary for charging a secondary battery in software and performing charging settings for the secondary battery.
JP 2005-65429 A

上述した技術では、例えばソフトウェア的にリードした値に誤りがある場合、二次電池に対して過充電してしまう恐れがある。   In the above-described technique, for example, when there is an error in the value read in software, the secondary battery may be overcharged.

本発明の目的は、二次電池への過充電を防止する情報処理装置及び充電制御方法を提供することにある。   An object of the present invention is to provide an information processing apparatus and a charge control method that prevent overcharge of a secondary battery.

上記目的を達成するために、請求項1に係わる情報処理装置は、第1の満充電電圧値を有する第1の二次電池または第2の満充電電圧値を有する第2の二次電池を装着可能な情報処理装置において、前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の二次電池に対して充電を行い、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の二次電池に対して充電を行う充電手段と、前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の二次電池に設けられる前記第1の二次電池であることを示すハードウェア構成に応じて第1の二次電池の充電状態を示し、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の二次電池に設けられる前記第2の二次電池であることを示すハードウェア構成に応じて第2の二次電池の充電状態を示す回路と、前記第1の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第1の満充電電圧値を超過している状態であることを検出した後に前記第1の二次電池への充電を停止し、前記第2の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第2の満充電電圧値を超過している状態であることを検出した後に前記第2の二次電池への充電を停止する手段と、を具備することを特徴とする。   To achieve the above object, an information processing apparatus according to claim 1 includes a first secondary battery having a first full charge voltage value or a second secondary battery having a second full charge voltage value. In the mountable information processing apparatus, when the first secondary battery is mounted in the information processing apparatus, the first secondary battery is charged, and the second secondary battery is When the information processing device is mounted, the charging means for charging the second secondary battery, and when the first secondary battery is mounted on the information processing device, the first Indicates the state of charge of the first secondary battery according to the hardware configuration indicating the first secondary battery provided in the secondary battery, and the second secondary battery is attached to the information processing apparatus. The second secondary battery is provided in the second secondary battery. A circuit that indicates a charging state of a second secondary battery according to a hardware configuration to be displayed, and when the first secondary battery is attached to the information processing apparatus, the charging state that the circuit indicates is the first When charging to the first secondary battery is stopped after it is detected that the full charge voltage value of the second battery is exceeded, and the second secondary battery is attached to the information processing apparatus And a means for stopping charging of the second secondary battery after detecting that the state of charge indicated by the circuit exceeds the second full charge voltage value. Features.

また、請求項5に係わる充電制御方法は、情報処理装置に内蔵される二次電池の充電制御方法において、第1の二次電池が前記情報処理装置に装着されている場合、前記第1の二次電池に対して充電を行い、第2の二次電池が前記情報処理装置に装着されている場合、前記第2の二次電池に対して充電を行い、前記第1の二次電池が前記情報処理装置に装着されている場合、前記第1の二次電池に設けられる前記第1の二次電池であることを示すハードウェア構成に応じて第1の二次電池の充電状態を示し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記第2の二次電池に設けられる前記第2の二次電池であることを示すハードウェア構成に応じて第2の二次電池の充電状態を示し、前記第1の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第1の二次電池の第1の満充電電圧値を超過している状態であることを検出した後に前記第1の二次電池への充電を停止し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第2の二次電池の第2の満充電電圧値を超過している状態であることを検出した後に前記第2の二次電池への充電を停止することを特徴とする。   According to a fifth aspect of the present invention, there is provided a charge control method for a secondary battery built in an information processing apparatus, wherein the first secondary battery is attached to the information processing apparatus, When the secondary battery is charged and the second secondary battery is mounted on the information processing apparatus, the second secondary battery is charged, and the first secondary battery is When mounted on the information processing apparatus, the state of charge of the first secondary battery is indicated according to the hardware configuration indicating the first secondary battery provided in the first secondary battery. When the second secondary battery is attached to the information processing apparatus, the second secondary battery is provided in accordance with a hardware configuration indicating the second secondary battery provided in the second secondary battery. The secondary battery is charged, and the first secondary battery The first secondary battery is detected after detecting that the indicated charging state exceeds the first fully charged voltage value of the first secondary battery. When the second secondary battery is mounted on the information processing apparatus, the indicated charging state exceeds the second full charge voltage value of the second secondary battery. The charging of the second secondary battery is stopped after detecting that it is in a state of being present.

二次電池への過充電を防止する情報処理装置及び充電制御方法を提供することが可能となる。   It is possible to provide an information processing apparatus and a charge control method that prevent overcharge of the secondary battery.

以下本発明に係る実施の形態を、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成の一例について説明する。情報処理装置は、電力を充放電可能な二次電池を内蔵する情報処理装置であり、例えばノートブック型パーソナルコンピュータ(以下、コンピュータと称す。)1として実現されている。   With reference to FIG. 1 and FIG. 2, an example of a configuration of an information processing apparatus according to an embodiment of the present invention will be described. The information processing apparatus is an information processing apparatus including a secondary battery capable of charging and discharging electric power, and is realized, for example, as a notebook personal computer (hereinafter referred to as a computer) 1.

図1はノートブック型パーソナルコンピュータ(以下、コンピュータと称す。)1のディスプレイユニット3を本体2に対して開いた状態の一例を示す斜視図である。   FIG. 1 is a perspective view showing an example of a state in which a display unit 3 of a notebook personal computer (hereinafter referred to as a computer) 1 is opened with respect to a main body 2.

コンピュータ1は本体2とディスプレイユニット3とから構成される。ディスプレイユニット3には、LCD(Liquid Crystal Display)4を有する表示装置が組み込まれており、LCD4はディスプレイユニット3のほぼ中央に位置される。   The computer 1 includes a main body 2 and a display unit 3. The display unit 3 incorporates a display device having an LCD (Liquid Crystal Display) 4, and the LCD 4 is positioned substantially at the center of the display unit 3.

ディスプレイユニット3は本体2に支持され、本体2に対して本体2の上面が露出される開放位置と本体2の上面を覆う閉塞位置との間を回動自由に取り付けられている。本体2は略箱形の形状を有しており、本体2の上面にはキーボード5、コンピュータ1の電源オン/オフするためのパワーボタン6等が配置される。パワーボタン6はコンピュータ1を使用開始する際、押し下げ操作される。次に、コンピュータ1のハードウェア構成の一例について説明する。   The display unit 3 is supported by the main body 2 and is attached to the main body 2 so as to freely rotate between an open position where the upper surface of the main body 2 is exposed and a closed position covering the upper surface of the main body 2. The main body 2 has a substantially box shape, and a keyboard 5 and a power button 6 for turning on / off the computer 1 are arranged on the upper surface of the main body 2. The power button 6 is pushed down when the computer 1 starts to be used. Next, an example of the hardware configuration of the computer 1 will be described.

図2はコンピュータ1のハードウェア構成の一例を示す図である。   FIG. 2 is a diagram illustrating an example of a hardware configuration of the computer 1.

ホストハブ(第1のブリッジ回路)11には、CPU10、メインメモリ13、グラフィックスコントローラ15およびI/O(Input/Output)ハブ20が接続されている。   A CPU 10, a main memory 13, a graphics controller 15, and an I / O (Input / Output) hub 20 are connected to the host hub (first bridge circuit) 11.

ホストハブ11はシステムバス12を介してCPU10と接続される。ホストハブ11にはメインメモリ13へのアクセスを制御するメモリコントローラが内蔵される。   The host hub 11 is connected to the CPU 10 via the system bus 12. The host hub 11 incorporates a memory controller that controls access to the main memory 13.

CPU10はコンピュータ1のシステムを制御するメインプロセッサである。CPU10は外部記憶装置であるHDD21からメモリバス14を介してメインメモリ13にロードされる、オペレーティングシステム、アプリケーション等を実行する。   The CPU 10 is a main processor that controls the system of the computer 1. The CPU 10 executes an operating system, applications, and the like that are loaded from the HDD 21 serving as an external storage device to the main memory 13 via the memory bus 14.

また、CPU10はBIOS−ROM27からメインメモリ23にロードされたSystem BIOS(Basic Input Output System)を実行する。   Further, the CPU 10 executes a system BIOS (Basic Input Output System) loaded from the BIOS-ROM 27 to the main memory 23.

ホストハブ11にバスを介して接続されるグラフィクスコントローラ15はLCD4にデジタル表示信号を出力する。グラフィクスコントローラ15にはビデオメモリ(VRAM)17が接続されており、グラフィックスコントローラ15はOS/アプリケーションプログラムによってビデオメモリ17に描画されたデータをLCD4に表示する。   A graphics controller 15 connected to the host hub 11 via a bus outputs a digital display signal to the LCD 4. A video memory (VRAM) 17 is connected to the graphics controller 15, and the graphics controller 15 displays data drawn on the video memory 17 by the OS / application program on the LCD 4.

ホストハブ11と例えばハブインターフェイスといったバスで接続されるI/Oハブ(第二のブリッジ回路)20は、LPC(Low pin count)バス26に接続される各デバイスに接続される各デバイスを制御する。   An I / O hub (second bridge circuit) 20 connected to the host hub 11 via a bus such as a hub interface controls each device connected to each device connected to an LPC (Low pin count) bus 26.

I/Oハブ20には、HDD117を制御するためのシリアルATA(AT Attachment)コントローラが内蔵される。I/Oハブ20は、シリアルATA規格をサポートするシリアルATAバス21aを介して外部記憶装置でありシリアルATA規格をサポートするHDD21と接続される。   The I / O hub 20 incorporates a serial ATA (AT Attachment) controller for controlling the HDD 117. The I / O hub 20 is an external storage device via a serial ATA bus 21a that supports the serial ATA standard, and is connected to the HDD 21 that supports the serial ATA standard.

HDD(磁気ディスクデバイス)21は磁気ディスクデバイスである。HDD21にはオペレーティングシステム(OS)13b、アプリケーションプログラムを実行することで生成されたデータ等が記憶される。   The HDD (magnetic disk device) 21 is a magnetic disk device. The HDD 21 stores an operating system (OS) 13b, data generated by executing an application program, and the like.

また、I/Oハブ20には、オーディオコーディック23およびCMOS29が接続される。   An audio codec 23 and a CMOS 29 are connected to the I / O hub 20.

オーディオコーディック23はI/Oハブ20と接続される。オーディオコーディック23は、サウンド入出用のコーディックの一種である。オーディオコーディック23は、入出力されるサウンドのコーディック部等を有する。   The audio codec 23 is connected to the I / O hub 20. The audio codec 23 is a kind of codec for sound input / output. The audio codec 23 includes a codec portion for input / output sound.

オーディオコーディック23にはアンプ(AMP)25aが接続される。AMP25aはオーディオコーディック23にて生成されたサウンド信号を増幅する。AMP25aによって増幅されたサウンド信号はスピーカに送出され、スピーカは可聴周波数帯の音波を出力する。   An amplifier (AMP) 25 a is connected to the audio codec 23. The AMP 25a amplifies the sound signal generated by the audio codec 23. The sound signal amplified by the AMP 25a is sent to the speaker, and the speaker outputs sound waves in the audible frequency band.

LPCバス26にはBIOS−ROM27およびエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)23が接続される。   A BIOS-ROM 27 and an embedded controller / keyboard controller IC (EC / KBC) 23 are connected to the LPC bus 26.

BIOS−ROM27はSystem BIOS13a等を記憶する記憶媒体である。BIOS−ROM27として使用される記憶媒体は、プログラムの書き換えが可能である記憶媒体、例えばフラッシュメモリ等である。   The BIOS-ROM 27 is a storage medium that stores the system BIOS 13a and the like. A storage medium used as the BIOS-ROM 27 is a storage medium that can rewrite a program, such as a flash memory.

System BIOS13aは各種ハードウェアにアクセスするためのファンクション実行ルーチンを体系化したプログラムである。   The system BIOS 13a is a program that systematizes function execution routines for accessing various hardware.

エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)28は、電力管理等を行うためのエンベデッドコントローラと、キーボード(KB)ユニット5を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。   The embedded controller / keyboard controller IC (EC / KBC) 28 is a one-chip microcomputer in which an embedded controller for performing power management and a keyboard controller for controlling the keyboard (KB) unit 5 are integrated.

EC/KBC28にはキーボード5、パワーボタン6、およびPSC(Power Supply Controller)30が接続される。   A keyboard 5, a power button 6, and a PSC (Power Supply Controller) 30 are connected to the EC / KBC 28.

EC/KBC28は、PSC30と共同してシステム電源のオン/オフ等を制御する電源シーケンス制御機能、および電源ステータス通知機能等を有する。EC/KBC28とPSC30との間の通信はI2Cバスを介して行われる。   The EC / KBC 28 has a power sequence control function for controlling on / off of the system power supply in cooperation with the PSC 30, a power status notification function, and the like. Communication between the EC / KBC 28 and the PSC 30 is performed via an I2C bus.

電源制御部であるPSC30は充電部33と接続される。コンピュータ1の電源がACアダプタ31を介して供給される商用電源である場合、充電部33はACアダプタ31から供給されるDC電源を用いて二次電池32を充電する。充電部33については後述にて詳細に説明する。   The PSC 30 that is a power control unit is connected to the charging unit 33. When the power source of the computer 1 is a commercial power source supplied via the AC adapter 31, the charging unit 33 charges the secondary battery 32 using the DC power source supplied from the AC adapter 31. The charging unit 33 will be described in detail later.

ユーザがパワーボタン6を操作すると、EC/KBC28はパワーボタン6が操作されたことを検出する。EC/KBC28は、パワーボタン6が操作されたことを検出すると、例えば本コンピュータ1のシステムに対して電源供給を開始するようにPSC30に通知する。PSC30はEC/KBC28からの通知に基いて、ACアダプタ31または二次電池32からコンピュータ1のシステムに対して電源供給を開始するように制御する。次に、充電部33の詳細な構成について説明する。   When the user operates the power button 6, the EC / KBC 28 detects that the power button 6 has been operated. When the EC / KBC 28 detects that the power button 6 has been operated, the EC / KBC 28 notifies the PSC 30 to start supplying power to the system of the computer 1, for example. Based on the notification from the EC / KBC 28, the PSC 30 controls the AC adapter 31 or the secondary battery 32 to start power supply to the computer 1 system. Next, a detailed configuration of the charging unit 33 will be described.

図3は、充電部33の詳細な構成の一例について説明した図である。   FIG. 3 is a diagram illustrating an example of a detailed configuration of the charging unit 33.

充電部33は、マイクロプロセッサ300、過充電保護回路301、DC/DCコンバータ302、チャージIC303、FETスイッチ304およびリセットIC305で構成されている。   The charging unit 33 includes a microprocessor 300, an overcharge protection circuit 301, a DC / DC converter 302, a charge IC 303, an FET switch 304, and a reset IC 305.

図2を用いて説明したとおり、充電部33はACアダプタ31から供給されるDC電源を用いて二次電池32を充電する。   As described with reference to FIG. 2, the charging unit 33 charges the secondary battery 32 using the DC power supplied from the AC adapter 31.

マイクロプロセッサ300は二次電池32とSMバスを介して通信することが可能である。二次電池32にはROM320が設けられており、ROM320には二次電池32の充電電圧値が記憶されている。   The microprocessor 300 can communicate with the secondary battery 32 via the SM bus. The secondary battery 32 is provided with a ROM 320, and the charging voltage value of the secondary battery 32 is stored in the ROM 320.

マイクロプロセッサ300はROM320に記憶されている充電電圧値をリードし、チャージIC303に充電電圧値を設定する。   The microprocessor 300 reads the charge voltage value stored in the ROM 320 and sets the charge voltage value in the charge IC 303.

チャージIC303にはDC/DCコンバータ302が接続されている。DC/DCコンバータ302はACアダプタ31と接続されており、DC/DCコンバータ302はACアダプタ31から供給されるDC電源の電圧値を所定の電圧値に調整する。   A DC / DC converter 302 is connected to the charge IC 303. The DC / DC converter 302 is connected to the AC adapter 31, and the DC / DC converter 302 adjusts the voltage value of the DC power supplied from the AC adapter 31 to a predetermined voltage value.

チャージIC303はDC/DCコンバータ320から供給されるDC電源の電圧をマイクロプロセッサ300によって設定された充電電圧値に調整し、FETスイッチ304を介してDC電源を二次電池32に供給することで二次電池32を充電する。   The charge IC 303 adjusts the voltage of the DC power supply supplied from the DC / DC converter 320 to the charge voltage value set by the microprocessor 300, and supplies the DC power to the secondary battery 32 via the FET switch 304. The secondary battery 32 is charged.

FETスイッチ304はマイクロプロセッサ300によってオン/オフ制御される。二次電池32の充電開始時はFETスイッチ304の状態はオン状態である。マイクロプロセッサ300はROM300に記憶されている充電状態情報をリードし、二次電池32が満充電状態であると判断した場合、FETスイッチ304をオフ状態に制御する。   The FET switch 304 is on / off controlled by the microprocessor 300. At the start of charging of the secondary battery 32, the FET switch 304 is in an on state. When the microprocessor 300 reads the charge state information stored in the ROM 300 and determines that the secondary battery 32 is fully charged, the microprocessor 300 controls the FET switch 304 to be turned off.

過充電保護回路301は二次電池32への過充電を防止するために設けられる回路である。   The overcharge protection circuit 301 is a circuit provided for preventing overcharge of the secondary battery 32.

過充電保護回路301内の抵抗r2、抵抗r3および抵抗r4は並列に接続されている。また、抵抗r2、抵抗r3および抵抗r4と抵抗r1とは直列に接続されている。抵抗r2、抵抗r3および抵抗r4と抵抗r1との接続点と抵抗r1を挟んで位置する側にチャージIC303からのDC電源が供給される。抵抗r4にはスイッチsw1が直列に接続されている。また、抵抗r3にはスイッチsw2が直列に接続されている。   The resistors r2, r3, and r4 in the overcharge protection circuit 301 are connected in parallel. The resistor r2, the resistor r3, the resistor r4, and the resistor r1 are connected in series. The DC power from the charge IC 303 is supplied to the resistor r2, the resistor r3, the connection point between the resistor r4 and the resistor r1, and the side located across the resistor r1. A switch sw1 is connected in series with the resistor r4. A switch sw2 is connected in series to the resistor r3.

スイッチsw1およびスイッチsw2の状態は、二次電池32のポート1およびポート2の電位の状態に応じて、オン状態/オフ状態が切り換えられる。本体2に装着される二次電池32に応じて二次電池32のポート1およびポート2の電位の状態は異なる。   The states of the switch sw1 and the switch sw2 are switched between the on state and the off state according to the potential states of the port 1 and the port 2 of the secondary battery 32. The potential states of the port 1 and the port 2 of the secondary battery 32 differ depending on the secondary battery 32 attached to the main body 2.

例えば、ポート1およびポート2の電位の状態がHigh状態である二次電池32を本体2に装着した場合、sw1およびsw2はオフ状態となる。sw1およびsw2がオフ状態となる場合、dvの電位値は抵抗r1および抵抗r2の値に応じた分圧値となる。また、ポート1およびポート2の電位の状態がLow状態である二次電池32を本体2に装着した場合、sw1およびsw2はオン状態となる。sw1およびsw2がオン状態となる場合、dvの電位値は、抵抗r2、抵抗r3および抵抗r4の合成抵抗の値と抵抗r1の値に応じた分圧値となる。従って、チャージICから供給されるDC電源が同一であっても、本体2に装着された二次電池2の種類に応じて、dvの電位値は異なることになる。   For example, when the secondary battery 32 in which the potential states of the port 1 and the port 2 are in the high state is attached to the main body 2, the sw1 and sw2 are turned off. When sw1 and sw2 are turned off, the potential value of dv is a divided voltage value corresponding to the values of the resistors r1 and r2. In addition, when the secondary battery 32 in which the potential state of the port 1 and the port 2 is in the low state is attached to the main body 2, sw1 and sw2 are turned on. When sw1 and sw2 are turned on, the potential value of dv becomes a divided voltage value according to the combined resistance value of the resistor r2, the resistor r3, and the resistor r4 and the value of the resistor r1. Therefore, even if the DC power supplied from the charge IC is the same, the potential value of dv varies depending on the type of the secondary battery 2 attached to the main body 2.

リセットIC305は、抵抗r2、抵抗r3および抵抗r4と抵抗r1との接続点の電圧dvを検出する。さらに、リセットIC305は電圧dvの値が所定の閾値に達した場合にFET304のスイッチの状態をオン状態からオフ状態に切り換える。次に、コンピュータ1に装着された二次電池の種類に応じた、電位値dvとチャージIC303から供給されるDC電源の電圧値Vccとの関係について説明する。   The reset IC 305 detects the voltage dv at the connection point between the resistor r2, the resistor r3, and the resistor r4 and the resistor r1. Further, the reset IC 305 switches the switch state of the FET 304 from the on state to the off state when the value of the voltage dv reaches a predetermined threshold value. Next, the relationship between the potential value dv and the voltage value Vcc of the DC power supplied from the charge IC 303 according to the type of the secondary battery attached to the computer 1 will be described.

図4は、電位値dvとチャージIC303から供給されるDC電源の電圧値Vccとの関係を示したグラフの一例である。   FIG. 4 is an example of a graph showing the relationship between the potential value dv and the voltage value Vcc of the DC power source supplied from the charge IC 303.

図4に示されるグラフには、BatteryType1およびBatteryType2といった互いに異なる満充電電圧値を有する二次電池夫々について電位値dvとチャージIC303から供給されるDC電源の電圧値Vccとの関係が示されている。   The graph shown in FIG. 4 shows the relationship between the potential value dv and the voltage value Vcc of the DC power source supplied from the charge IC 303 for each of the secondary batteries having different full charge voltage values such as BatteryType1 and BatteryType2. .

BatteryType1は本体1に装着されるとsw1およびsw2をオフ状態にする二次電池である。また、BatteryType1の満充電電圧値は12.6vである。   BatteryType 1 is a secondary battery that turns off sw 1 and sw 2 when attached to the main body 1. Moreover, the fully charged voltage value of BatteryType1 is 12.6v.

BatteryType2は本体1に装着されるとsw1およびsw2をオン状態にする二次電池である。また、BatteryType1の満充電電圧値は16.8vである。   BatteryType 2 is a secondary battery that turns on sw1 and sw2 when attached to the main body 1. Further, the fully charged voltage value of BatteryType 1 is 16.8v.

BatteryType1が本体1に装着されsw1およびsw2がオフ状態された場合、dvの電位値は抵抗r1および抵抗r2の値に応じた分圧値となる。一方、BatteryType2が本体2に装着されsw1およびsw2がオン状態された場合、dvの電位値は、抵抗r2、抵抗r3および抵抗r4の並列合成抵抗の値と抵抗r1の値に応じた分圧値となる。抵抗r2の値と抵抗r2、抵抗r3および抵抗r4の並列合成抵抗の値とを比較した場合、抵抗r2の値の方が大きい値なので、チャージIC303から供給されるDC電源の電圧値が同じという条件のもとでBatteryType1が本体2に装着されたときのdvの電位値とBatteryType2が本体2に装着されたときのdvの電位値とを比較すると、BatteryType1が本体2に装着されたときのdvの電位値の方がBatteryType2が本体1に装着されたときのdvの電位値よりも大きい値となる。従って、図4に示されるようなグラフとなる。   When BatteryType 1 is attached to the main body 1 and sw1 and sw2 are turned off, the potential value of dv becomes a divided voltage value corresponding to the values of the resistors r1 and r2. On the other hand, when BatteryType 2 is mounted on the main body 2 and sw1 and sw2 are turned on, the potential value of dv is a divided value corresponding to the value of the parallel combined resistance of resistor r2, resistor r3, and resistor r4 and the value of resistor r1. It becomes. When the value of the resistor r2 is compared with the value of the parallel combined resistor of the resistors r2, r3, and r4, the value of the resistor r2 is larger, so the voltage value of the DC power source supplied from the charge IC 303 is the same. When the potential value of dv when BatteryType1 is attached to the main body 2 and the potential value of dv when BatteryType2 is attached to the main body 2 are compared under the conditions, the dv when the BatteryType1 is attached to the main body 2 is compared. The potential value of is larger than the potential value of dv when BatteryType 2 is attached to the main body 1. Therefore, the graph is as shown in FIG.

ここで、まず、BatteryType1を本体2に装着した場合を考える。BatteryType1への充電が進むにつれ、チャージIC303から供給されるDC電源の電圧値およびdvの電位値は増加する。チャージIC303から供給されるDC電源の電圧値が12.6vに達するとBatteryType1の満充電電圧値に達したことになるので、BatteryType1への充電は停止される。しかしながら、なんらかの不具合によりチャージIC303から供給されるDC電源の電圧値が12.6v以上に達してもBatteryType1への充電が停止されない場合、チャージIC303から供給されるDC電源の電圧値の増加と伴って増加するdvの電位値がdv1に達すると、リセットIC305がdvの電位値がdv1に達したことを検出し、FETスイッチ304をオン状態からオフ状態へと切り替える。FETスイッチ304がオフ状態になるとBatteryType1への充電が停止される。   Here, first, consider a case where the BatteryType 1 is attached to the main body 2. As the charging to BatteryType 1 proceeds, the voltage value of the DC power source and the potential value of dv supplied from the charge IC 303 increase. When the voltage value of the DC power source supplied from the charge IC 303 reaches 12.6v, since the full charge voltage value of BatteryType1 has been reached, charging to BatteryType1 is stopped. However, if charging to BatteryType 1 is not stopped even if the voltage value of the DC power source supplied from the charge IC 303 reaches 12.6v or more due to some problem, the voltage value of the DC power source supplied from the charge IC 303 increases. When the increasing potential value of dv reaches dv1, the reset IC 305 detects that the potential value of dv has reached dv1, and switches the FET switch 304 from the on state to the off state. When the FET switch 304 is turned off, charging to BatteryType 1 is stopped.

一方、BatteryType2を本体1に装着した場合もBatteryType1の場合と同様であり、BatteryType2への充電が進むにつれ、チャージIC303から供給されるDC電源の電圧値およびdvの電位値は増加する。チャージIC303から供給されるDC電源の電圧値が16.8vに達するとBatteryType2の満充電電圧値に達したことになるので、BatteryType2への充電は停止される。しかしながら、なんらかの不具合によりチャージIC303から供給されるDC電源の電圧値が16.8v以上に達してもBatteryType2への充電が停止されない場合、チャージIC303から供給されるDC電源の電圧値の増加と伴って増加するdvの電位値がdv1に達すると、リセットIC305がdvの電位値がdv1に達したことを検出し、FETスイッチ304をオン状態からオフ状態へと切り替える。FETスイッチ304がオフ状態になるとBatteryType2への充電が停止される。次に、コンピュータ1に二次電池32を装着した場合に過充電保護回路301およびリセットIC305によって行われる処理の一例について説明する。   On the other hand, the case where BatteryType 2 is attached to the main body 1 is the same as in the case of Battery Type 1, and as the charging to Battery Type 2 proceeds, the voltage value of the DC power source supplied from the charge IC 303 and the potential value of dv increase. When the voltage value of the DC power source supplied from the charge IC 303 reaches 16.8v, it means that the fully charged voltage value of BatteryType2 has been reached, so that charging to BatteryType2 is stopped. However, if charging to BatteryType 2 is not stopped even if the voltage value of the DC power source supplied from the charge IC 303 reaches 16.8 V or more due to some trouble, the voltage value of the DC power source supplied from the charge IC 303 increases. When the increasing potential value of dv reaches dv1, the reset IC 305 detects that the potential value of dv has reached dv1, and switches the FET switch 304 from the on state to the off state. When the FET switch 304 is turned off, the charging to BatteryType 2 is stopped. Next, an example of processing performed by the overcharge protection circuit 301 and the reset IC 305 when the secondary battery 32 is attached to the computer 1 will be described.

図5は、コンピュータ1に二次電池32を装着した場合に過充電保護回路301およびリセットIC305によって行われる処理の一例を示す流れ図である。   FIG. 5 is a flowchart illustrating an example of processing performed by the overcharge protection circuit 301 and the reset IC 305 when the secondary battery 32 is attached to the computer 1.

コンピュータ1に二次電池32が装着されると二次電池32の種類に応じて、過充電保護回路301内に設けられるスイッチsw1およびスイッチsw2のオン/オフ状態が設定される(ステップ S100)。コンピュータ1に二次電池32が装着されると、コンピュータ1に接続されているACアダプタを介して供給されるDC電源によって二次電池32への充電が開始される。   When the secondary battery 32 is attached to the computer 1, the on / off states of the switch sw1 and the switch sw2 provided in the overcharge protection circuit 301 are set according to the type of the secondary battery 32 (step S100). When the secondary battery 32 is attached to the computer 1, the charging of the secondary battery 32 is started by the DC power supplied via the AC adapter connected to the computer 1.

リセットIC305が、dvの電位値としてdv1を検出した場合(ステップ S101)、リセットIC305はFETスイッチ304をオフ状態にする(ステップ S102)。   When the reset IC 305 detects dv1 as the potential value of dv (step S101), the reset IC 305 turns off the FET switch 304 (step S102).

上述にて説明したとおり、二次電池32のポート1およびポート2の電位の状態を二次電池32の種類に応じて異ならせることで二次電池32の種類をハードウェア的に判別可能な構成とし、二次電池32の種類すなわち二次電池32のポート1およびポート2の電位の状態に応じて過充電保護回路の抵抗を変化させることで、二次電池32の種類に応じた過充電保護機能を実現することが可能となる。   As described above, the type of the secondary battery 32 can be identified by hardware by changing the state of the potential of the port 1 and the port 2 of the secondary battery 32 according to the type of the secondary battery 32. And the overcharge protection circuit according to the type of the secondary battery 32 by changing the resistance of the overcharge protection circuit according to the type of the secondary battery 32, that is, the potential state of the port 1 and the port 2 of the secondary battery 32. Functions can be realized.

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

本発明の一実施形態に係る情報処理装置としてのコンピュータの一例を示す斜視図。The perspective view which shows an example of the computer as an information processing apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態に係わるコンピュータのハードウェア構成の一例を示すブロック図。The block diagram which shows an example of the hardware constitutions of the computer concerning one Embodiment of this invention. 充電部33の詳細な構成の一例について説明した図。The figure explaining an example of the detailed structure of the charging part 33. FIG. 電位値dvとチャージIC303から供給されるDC電源の電圧値Vccとの関係を示したグラフの一例を示す図。The figure which shows an example of the graph which showed the relationship between the electric potential value dv and the voltage value Vcc of the DC power supply supplied from charge IC303. コンピュータ1に二次電池32を装着した場合に過充電保護回路301およびリセットIC305によって行われる処理の一例を示す流れ図。6 is a flowchart showing an example of processing performed by the overcharge protection circuit 301 and the reset IC 305 when the secondary battery 32 is attached to the computer 1.

符号の説明Explanation of symbols

1…コンピュータ、2…本体、3…表示ユニット、4…LCD、
5…キーボード、6…パワーボタン、10…CPU、
28…EC/KBC、30… 、31…ACアダプタ、32…二次電池、
300…マイクロプロセッサ、301…過充電保護回路、
302…DC/DCコンバータ、303…チャージIC、304…FETスイッチ、
305…リセットIC、
1 ... computer, 2 ... main body, 3 ... display unit, 4 ... LCD,
5 ... Keyboard, 6 ... Power button, 10 ... CPU,
28 ... EC / KBC, 30 ..., 31 ... AC adapter, 32 ... secondary battery,
300 ... Microprocessor, 301 ... Overcharge protection circuit,
302 ... DC / DC converter, 303 ... Charge IC, 304 ... FET switch,
305 ... Reset IC,

Claims (8)

第1の満充電電圧値を有する第1の二次電池または第2の満充電電圧値を有する第2の二次電池を装着可能な情報処理装置において、
前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の二次電池に対して充電を行い、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の二次電池に対して充電を行う充電手段と、
前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の二次電池に設けられる前記第1の二次電池であることを示すハードウェア構成に応じて第1の二次電池の充電状態を示し、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の二次電池に設けられる前記第2の二次電池であることを示すハードウェア構成に応じて第2の二次電池の充電状態を示す回路と、
前記第1の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第1の満充電電圧値を超過している状態であることを検出した後に前記第1の二次電池への充電を停止し、前記第2の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第2の満充電電圧値を超過している状態であることを検出した後に前記第2の二次電池への充電を停止する手段と、
を具備することを特徴とする情報処理装置。
In the information processing apparatus capable of mounting the first secondary battery having the first full charge voltage value or the second secondary battery having the second full charge voltage value,
When the first secondary battery is attached to the information processing apparatus, the first secondary battery is charged, and the second secondary battery is attached to the information processing apparatus. A charging means for charging the second secondary battery;
When the first secondary battery is attached to the information processing apparatus, the first secondary battery is configured according to a hardware configuration indicating the first secondary battery provided in the first secondary battery. Indicates the state of charge of the secondary battery, and when the second secondary battery is attached to the information processing apparatus, indicates that the second secondary battery is provided in the second secondary battery. A circuit indicating a charge state of the second secondary battery according to a hardware configuration;
When the first secondary battery is attached to the information processing apparatus, the first secondary battery is detected after detecting that the state of charge indicated by the circuit exceeds the first full charge voltage value. When the charging of the secondary battery is stopped and the second secondary battery is attached to the information processing apparatus, the state of charge indicated by the circuit exceeds the second full charge voltage value. Means for stopping the charging of the second secondary battery after detecting that it is in a state;
An information processing apparatus comprising:
前記第1の二次電池であることを示すハードウェア構成は前記第1の二次電池に設けられる端子に印加される電圧値であり、前記第2の二次電池であることを示すハードウェア構成は前記第2の二次電池に設けられる端子に印加される電圧値であることを特徴とする請求項1記載の情報処理装置。   A hardware configuration indicating the first secondary battery is a voltage value applied to a terminal provided in the first secondary battery, and hardware indicating the second secondary battery. The information processing apparatus according to claim 1, wherein the configuration is a voltage value applied to a terminal provided in the second secondary battery. 前記回路は、前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第1の二次電池の充電状態を示し、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第2の二次電池の充電状態を示すことを特徴とする請求項1記載の情報処理装置。   The circuit is configured based on a resistance value configured according to a hardware configuration indicating that the first secondary battery is the first secondary battery when the first secondary battery is attached to the information processing apparatus. Configuration according to the hardware configuration indicating the state of charge of the first secondary battery, and indicating that the second secondary battery is the second secondary battery when the second secondary battery is attached to the information processing apparatus The information processing apparatus according to claim 1, wherein a state of charge of the second secondary battery is indicated based on a resistance value that is applied. 前記回路は、前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第1の二次電池の充電時に前記第1の二次電池に供給される電源の電圧を分圧した第1の分圧値を示し、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第2の二次電池の充電時に前記第2の二次電池に供給される電源の電圧を分圧した第2の分圧値を示す回路であり、
前記停止手段は、前記第1の二次電池が本情報処理装置に装着されている場合、前記第1の分圧値が所定の値に達すると前記第1の二次電池への充電を停止し、前記第2の二次電池が本情報処理装置に装着されている場合、前記第2の分圧値が前記所定の値に達すると前記第2の二次電池への充電を停止することを特徴とする請求項1記載の情報処理装置。
The circuit is configured based on a resistance value configured according to a hardware configuration indicating that the first secondary battery is the first secondary battery when the first secondary battery is attached to the information processing apparatus. A first divided voltage obtained by dividing a voltage of a power source supplied to the first secondary battery when the first secondary battery is charged, and the second secondary battery is attached to the information processing apparatus. And supplying the second secondary battery to the second secondary battery when charging the second secondary battery based on a resistance value configured according to a hardware configuration indicating the second secondary battery. Is a circuit showing a second divided value obtained by dividing the voltage of the power supply to be
The stopping means stops charging the first secondary battery when the first partial voltage value reaches a predetermined value when the first secondary battery is attached to the information processing apparatus. When the second secondary battery is attached to the information processing apparatus, the charging of the second secondary battery is stopped when the second partial pressure value reaches the predetermined value. The information processing apparatus according to claim 1.
情報処理装置に内蔵される二次電池の充電制御方法において、
第1の二次電池が前記情報処理装置に装着されている場合、前記第1の二次電池に対して充電を行い、第2の二次電池が前記情報処理装置に装着されている場合、前記第2の二次電池に対して充電を行い、
前記第1の二次電池が前記情報処理装置に装着されている場合、前記第1の二次電池に設けられる前記第1の二次電池であることを示すハードウェア構成に応じて第1の二次電池の充電状態を示し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記第2の二次電池に設けられる前記第2の二次電池であることを示すハードウェア構成に応じて第2の二次電池の充電状態を示し
前記第1の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第1の二次電池の第1の満充電電圧値を超過している状態であることを検出した後に前記第1の二次電池への充電を停止し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第2の二次電池の第2の満充電電圧値を超過している状態であることを検出した後に前記第2の二次電池への充電を停止することを特徴とする充電制御方法。
In a charging control method for a secondary battery built in an information processing device,
When the first secondary battery is attached to the information processing device, the first secondary battery is charged, and when the second secondary battery is attached to the information processing device, Charging the second secondary battery;
When the first secondary battery is attached to the information processing apparatus, the first secondary battery is configured according to a hardware configuration indicating the first secondary battery provided in the first secondary battery. Indicates the state of charge of the secondary battery, and when the second secondary battery is attached to the information processing device, indicates the second secondary battery provided in the second secondary battery. Indicates the state of charge of the second secondary battery according to the hardware configuration. When the first secondary battery is mounted on the information processing device, the state of charge indicated is that of the first secondary battery. After detecting that the first full charge voltage value has been exceeded, charging to the first secondary battery is stopped, and the second secondary battery is mounted on the information processing apparatus. And the indicated charging state is the second full charge voltage of the second secondary battery. A charge control method comprising: stopping charging of the second secondary battery after detecting that the value is exceeded.
前記第1の二次電池であることを示すハードウェア構成は前記第1の二次電池に設けられる端子に印加される電圧値であり、前記第2の二次電池であることを示すハードウェア構成は前記第2の二次電池に設けられる端子に印加される電圧値であることを特徴とする請求項5記載の充電制御方法。   A hardware configuration indicating the first secondary battery is a voltage value applied to a terminal provided in the first secondary battery, and hardware indicating the second secondary battery. The charge control method according to claim 5, wherein the configuration is a voltage value applied to a terminal provided in the second secondary battery. 前記第1の二次電池が前記情報処理装置に装着されている場合、前記第1の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第1の二次電池の充電状態を示し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記第2の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第2の二次電池の充電状態を示すことを特徴とする請求項5記載の充電制御方法。   When the first secondary battery is attached to the information processing apparatus, the first second battery is based on a resistance value configured in accordance with a hardware configuration indicating the first secondary battery. A resistance value configured according to a hardware configuration indicating a charging state of a secondary battery and indicating that the second secondary battery is the second secondary battery when the second secondary battery is attached to the information processing apparatus The charging control method according to claim 5, wherein the charging state of the second secondary battery is indicated based on the above. 前記第1の二次電池が前記情報処理装置に装着されている場合、前記第1の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第1の二次電池の充電時に前記第1の二次電池に供給される電源の電圧を分圧した第1の分圧値を示し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記第2の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第2の二次電池の充電時に前記第2の二次電池に供給される電源の電圧を分圧した第2の分圧値を示し、
前記第1の二次電池が前記情報処理装置に装着されている場合、前記第1の分圧値が所定の値に達すると前記第1の二次電池への充電を停止し、前記第2の二次電池が前記情報処理装置に装着されている場合、前記第2の分圧値が前記所定の値に達すると前記第2の二次電池への充電を停止することを特徴とする請求項5記載の充電制御装置。
When the first secondary battery is attached to the information processing apparatus, the first second battery is based on a resistance value configured in accordance with a hardware configuration indicating the first secondary battery. A case where a first divided value obtained by dividing a voltage of a power source supplied to the first secondary battery at the time of charging the secondary battery is shown, and the second secondary battery is attached to the information processing apparatus A power supply to be supplied to the second secondary battery when the second secondary battery is charged based on a resistance value configured according to a hardware configuration indicating the second secondary battery. The second divided value obtained by dividing the voltage is shown.
When the first secondary battery is attached to the information processing apparatus, when the first partial pressure value reaches a predetermined value, charging to the first secondary battery is stopped, and the second secondary battery is stopped. When the secondary battery is attached to the information processing apparatus, charging to the second secondary battery is stopped when the second partial pressure value reaches the predetermined value. Item 6. The charge control device according to Item 5.
JP2006053604A 2006-02-28 2006-02-28 Information processing apparatus and charge control method Pending JP2007236089A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006053604A JP2007236089A (en) 2006-02-28 2006-02-28 Information processing apparatus and charge control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006053604A JP2007236089A (en) 2006-02-28 2006-02-28 Information processing apparatus and charge control method

Publications (1)

Publication Number Publication Date
JP2007236089A true JP2007236089A (en) 2007-09-13

Family

ID=38556110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006053604A Pending JP2007236089A (en) 2006-02-28 2006-02-28 Information processing apparatus and charge control method

Country Status (1)

Country Link
JP (1) JP2007236089A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012016114A (en) * 2010-06-30 2012-01-19 Hitachi Koki Co Ltd Battery pack and electric tool using the same
US20220407332A1 (en) * 2021-06-21 2022-12-22 Lenovo (United States) Inc. Charging control method of a battery pack for portable electronic devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012016114A (en) * 2010-06-30 2012-01-19 Hitachi Koki Co Ltd Battery pack and electric tool using the same
US20220407332A1 (en) * 2021-06-21 2022-12-22 Lenovo (United States) Inc. Charging control method of a battery pack for portable electronic devices

Similar Documents

Publication Publication Date Title
JP4701936B2 (en) Information processing apparatus, information processing method, and program thereof
US7206944B2 (en) Electrical apparatus, computer, and power switching method
US7562240B2 (en) Apparatus and method for selecting between operating modes for a multi-core processor
JP3730656B2 (en) Computer and power control method
JP5301008B1 (en) ELECTRONIC DEVICE, CHARGE CONTROL DEVICE, AND CHARGE CONTROL METHOD
US20130162198A1 (en) Information processing apparatus and control method
JP3974510B2 (en) Computer apparatus, power management method, and program
JP4940326B2 (en) Charging device, electronic device, and charging method
JP4635094B2 (en) Information processing device
US7543167B2 (en) Information processing apparatus and power control method for use in the same
US8578198B2 (en) Controlling power received through multiple bus interfaces in a portable computing device
JPH08331768A (en) Overdischarge protective circuit for battery
US20110266873A1 (en) Information processing apparatus and method of controlling an information processing apparatus
JP2012033044A (en) Information processor and power control method
JP2007236089A (en) Information processing apparatus and charge control method
JP2011076949A (en) Information processing apparatus
JP6362956B2 (en) Electronic apparatus and method
US9294052B2 (en) Personal computer to output audio in a non-operative state
JP2006285674A (en) Information processing apparatus and boot processing control method in information processing apparatus
JP2010011682A (en) Information processor, battery unit, battery charging method, and program
JP2009151489A (en) Information processor
JP5611650B2 (en) Electronics
JP2007066073A (en) Information processor and cooling method of cpu executed in information processor
JP6738035B1 (en) Information processing device and program
JP5306496B2 (en) Electronic device, electronic device control method, electronic device control program, electronic system