JP2007226610A - プログラム正当性検証装置 - Google Patents
プログラム正当性検証装置 Download PDFInfo
- Publication number
- JP2007226610A JP2007226610A JP2006048031A JP2006048031A JP2007226610A JP 2007226610 A JP2007226610 A JP 2007226610A JP 2006048031 A JP2006048031 A JP 2006048031A JP 2006048031 A JP2006048031 A JP 2006048031A JP 2007226610 A JP2007226610 A JP 2007226610A
- Authority
- JP
- Japan
- Prior art keywords
- program
- result
- memory
- data
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
【解決手段】メモリ2に保持されたプログラム5に対して所定の演算を行うグラフィックアクセラレータ4を備え、メモリ2に保持されたプログラムが正当な場合における所定の演算によって得られる結果を予め用意しておき、グラフィックアクセラレータ4によるメモリ2に保持されたプログラム5に対する所定の演算の結果が、前記予め用意された結果と一致する場合に、メモリ2に保持されたプログラム5が正当であるとみなすように形成されていること。
【選択図】図1
Description
2 メモリ
3 CPU
4 グラフィックアクセラレータ4
5 プログラム本体イメージ
7 ワークメモリ7
8 ワークメモリ内データ
9 正当結果
Claims (6)
- メモリに保持されたプログラムの正当性を検証するプログラム正当性検証装置であって、
前記メモリに保持されたプログラムに対して所定の演算を行うグラフィックアクセラレータを備え、前記メモリに保持されたプログラムが正当な場合における前記所定の演算によって得られる結果を予め用意しておき、前記グラフィックアクセラレータによる前記メモリに保持されたプログラムに対する前記所定の演算の結果が、前記予め用意された結果と一致する場合に、前記メモリに保持されたプログラムが正当であるとみなすように形成されていること
を特徴とするプログラム正当性検証装置。 - 前記所定の演算が、排他的論理和を含むことを特徴とする請求項1に記載のプログラム正当性検証装置。
- 前記所定の演算が、ラスタ演算とされていることを特徴とする請求項1または請求項2に記載のプログラム正当性検証装置。
- 前記所定の演算に用いられる設定された初期値を有するデータが格納されたワークメモリを用意するように形成され、
前記グラフィックアクセラレータが、前記メモリに保持されたプログラムにおける1ブロック分のプログラムと、前記ワークメモリに格納された前記データの全部または一部を読み込み、読み込まれた前記1ブロック分のプログラムと前記データの全部または一部を用いて論理演算を行い、この論理演算の結果を前記ワークメモリに格納して前記ワークメモリに格納された前記データを更新するといった一連の処理を、前記メモリに保持されたプログラムにおけるすべてのブロックに至るまで順次繰り返すことによって、前記所定の演算を行うように形成され、
前記一連の処理の繰り返しによって前記ワークメモリに最終的に格納された前記データが、前記所定の演算の結果とされていること
を特徴とする請求項1乃至請求項3のいずれか1項に記載のプログラム正当性検証装置。 - 前記所定の演算の結果と、前記予め用意された結果とが、それぞれ、複数個の画素データによって形成され、
前記グラフィックアクセラレータが、前記所定の演算の結果と前記予め用意された結果との排他的論理和を、双方の結果における互いに対応する画素データの組ごとに計算するように形成され、
この排他的論理和の計算結果が、すべての画素データの組において0に相当する結果となる場合に、前記所定の演算の結果が前記予め用意された結果と一致すると判定して、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴とする請求項4に記載のプログラム正当性検証装置。 - 前記所定の演算の結果と、前記予め用意された結果とが、それぞれ、複数個の画素データによって形成され、
前記予め用意された結果におけるすべての画素データが、0に相当するデータとされ、
前記ワークメモリに格納された前記データの前記初期値が、前記予め用意された結果に対応する値とされ、
前記メモリに保持されたプログラムに対する前記所定の演算の結果におけるすべての画素データが0に相当するデータとなる場合に、前記所定の演算の結果が前記予め用意された結果と一致すると判定して、前記メモリに保持されたプログラムが正当であるとみなすように形成されていることを特徴とする請求項4に記載のプログラム正当性検証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048031A JP4732921B2 (ja) | 2006-02-24 | 2006-02-24 | プログラム正当性検証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006048031A JP4732921B2 (ja) | 2006-02-24 | 2006-02-24 | プログラム正当性検証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007226610A true JP2007226610A (ja) | 2007-09-06 |
JP4732921B2 JP4732921B2 (ja) | 2011-07-27 |
Family
ID=38548364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006048031A Expired - Fee Related JP4732921B2 (ja) | 2006-02-24 | 2006-02-24 | プログラム正当性検証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4732921B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019020872A (ja) * | 2017-07-13 | 2019-02-07 | 株式会社デンソー | 電子制御装置、プログラム改ざん検知方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62245375A (ja) * | 1986-04-11 | 1987-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 拡張ラスタ演算回路を有する表示システム |
JP2002236600A (ja) * | 2001-02-08 | 2002-08-23 | Nagano Fujitsu Component Kk | 演算装置及びその暴走検出方法 |
JP2006053787A (ja) * | 2004-08-12 | 2006-02-23 | Ntt Docomo Inc | プログラム実行装置及びプログラム実行方法 |
-
2006
- 2006-02-24 JP JP2006048031A patent/JP4732921B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62245375A (ja) * | 1986-04-11 | 1987-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 拡張ラスタ演算回路を有する表示システム |
JP2002236600A (ja) * | 2001-02-08 | 2002-08-23 | Nagano Fujitsu Component Kk | 演算装置及びその暴走検出方法 |
JP2006053787A (ja) * | 2004-08-12 | 2006-02-23 | Ntt Docomo Inc | プログラム実行装置及びプログラム実行方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019020872A (ja) * | 2017-07-13 | 2019-02-07 | 株式会社デンソー | 電子制御装置、プログラム改ざん検知方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4732921B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4160625B1 (ja) | 誤り検出制御システム | |
US10832639B2 (en) | Method of and apparatus for generating a signature representative of the content of an array of data | |
EP3534288A3 (en) | Methods and systems for token-based anchoring of a physical object in a distributed ledger environment | |
US8774451B2 (en) | Method and apparatus for embedding a watermark image in a host image | |
TW200638200A (en) | System and method for reducing memory requirements of firmware and providing secure updates and storage areas for firmware | |
US20150324590A1 (en) | Method for protecting data | |
CN107111695B (zh) | 模型反合谋水印 | |
CN107392316B (zh) | 网络训练方法、装置、计算设备及计算机存储介质 | |
JP4732921B2 (ja) | プログラム正当性検証装置 | |
US11960608B2 (en) | Fast secure booting method and system | |
US10708064B2 (en) | Semiconductor device, boot method, and boot program | |
US20070240089A1 (en) | Apparatus and method for correcting layout pattern data | |
US20100208947A1 (en) | Registration Device, Checking Device, Program, and Data Structure | |
JP2000089622A5 (ja) | ||
CN111415288A (zh) | 数字水印嵌入、检测方法和装置 | |
JP2023078578A (ja) | 画像処理装置、学習システム、および、学習方法 | |
US7783691B2 (en) | Sharing of a logic operator having a work register | |
CN118067614B (zh) | 汽车零部件的缺陷检测方法、装置、设备及存储介质 | |
US20190347385A1 (en) | Security methods and systems by code mutation | |
US20150242192A1 (en) | Method and system for hardening of cfg flattening | |
US7483595B2 (en) | Image processing method and device | |
EP1591886A2 (en) | Register management in a simulation environment | |
CN111420406A (zh) | 一种通过内存清零实现防止游戏外挂的方法及其系统 | |
JP2006053848A (ja) | 情報処理装置およびプログラム更新方法 | |
JP2008146118A (ja) | コンピュータシステムにおけるデータベースの更新と回復の方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4732921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |