JP2007226373A - 情報処理装置および情報処理方法 - Google Patents

情報処理装置および情報処理方法 Download PDF

Info

Publication number
JP2007226373A
JP2007226373A JP2006044785A JP2006044785A JP2007226373A JP 2007226373 A JP2007226373 A JP 2007226373A JP 2006044785 A JP2006044785 A JP 2006044785A JP 2006044785 A JP2006044785 A JP 2006044785A JP 2007226373 A JP2007226373 A JP 2007226373A
Authority
JP
Japan
Prior art keywords
command
bus
register
information processing
host controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006044785A
Other languages
English (en)
Inventor
Takaharu Yoshida
貴治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006044785A priority Critical patent/JP2007226373A/ja
Publication of JP2007226373A publication Critical patent/JP2007226373A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

【課題】与えられたコマンドが初期化動作のように、バスを占有しなくても動作可能なコマンドの場合には、コマンドの終了前であっても、他の機器がバスを使用できるようにする。
【解決手段】コマンドを記憶するコマンドレジスタ101と、ATAバス20がBUSY状態か否かを示す値を記憶するステータスレジスタ102とを設ける。コマンドレジスタ101にコマンドが書き込まれたら、ステータス制御部104によって、ステータスレジスタ102の値を、BUSY状態を示す値に設定する。そして、コマンド判断部105によって、コマンドレジスタ101に記憶されているコマンドの種類を判断し、そのコマンドの種類がATAバス20を占有せずに実行可能なコマンドである場合には、コマンド完了設定部106によってステータスレジスタ102の値を、ATAバス20を占有していないことを示す値に設定する。
【選択図】図1

Description

本発明は、半導体メモリカード等の外部記憶装置を制御する情報処理装置および情報処理方法に関するものである。
近年では、様々な携帯機器が急速に浸透しており、それらの携帯機器には一般に他の機器とのデータのやりとりを可能にするために、着脱可能な外部記憶装置が用いられている場合が大多数である。そのため、最近ではSDメモリカードなど多種多様な外部記憶装置が登場している。
これら外部記憶装置を制御する情報処理装置としては、ATA規格インターフェースで動作するホストコンピュータとメモリカード間のプロトコル変換を行う記憶装置用アダプタ等がある(例えば特許文献1を参照)。
ATA規格インターフェースでは、バス(ATAバスと呼ぶことにする)上にマスターとスレーブの2台の情報処理装置を繋ぐことができ、ホストコントローラがこれらの動作を制御する。例えば、記憶装置用アダプタでは、より大容量の記憶容量を確保するために、2つの外部記憶装置をATAバスに接続して制御するもの存在している。
ATA規格インターフェースに準拠する情報処理装置内には、制御用にコマンドレジスタやステータスレジスタ等のATAレジスタ群が設けられており、ホストコントローラは、コマンドレジスタに所定のコマンドを発行して、記憶装置用アダプタ等の動作を制御する。
このATA規格インターフェースは、マスターおよびスレーブのうちの一方のみがバスを占有するバス方式である。そのため、ホストコントローラは、マスターとスレーブの両方同時にコマンドを発行することはできない。例えばホストコントローラがマスター側情報処理装置内のコマンドレジスタに書き込みを行なうことによってコマンドを発行したら、コマンドを受信した情報処理装置は、ステータスレジスタのBUSYビットを“1”設定して、ATAバスをBUSY状態にする。要求されたコマンド処理を完了したら、情報処理装置はステータスレジスタのBUSYビットを“0”設定して、ATAバスを開放する。マスター側情報処理装置のBUSYビットが“1”である間は、ホストコントローラはスレーブ側情報処理装置に対してコマンドを発行できない(例えば非特許文献1を参照)。
一方、外部記憶装置のなかには、電源投入後に初期化が必要なものがある。そのため、情報処理装置(記憶装置用アダプタ)では、ホストコントローラにベンダーユニークな「カード初期化コマンド」が定義され、ホストコントローラがこの初期化のためのコマンドを情報処理装置に対して発行する。例えば、SDメモリカードにおいても、初期化のために多くのコマンドが発行され、初期化時間は規格で1秒以内と定められている(例えば非特許文献2を参照)。
特許第3407038号公報(図7) 熊谷あき、「ATAコマンドプロトコルとATAコマンドの詳細」、TECHI ATA(IDE)/ATAPIの徹底研究、CQ出版社、p.54−79 岡田浩人、「インターフェース2006年3月号 SDカード実装の心得」、CQ出版社、p.93−99
しかしながら、従来の情報処理装置では、外部記憶装置の初期化動作のように、ATAバスを占有しなくてもよい場合であっても、ATAバス占有してしまうので、そのコマンドの実行が終了するまでは、ホストコントローラが他の情報処理装置にアクセスできないという問題を有していた。
本発明は、上記の問題に着目してなされたものであり、同時に2つ以上の機器が占有できない方式のバスに接続された情報処理装置において、与えられたコマンドが初期化動作のように、バスを占有しなくても動作可能なコマンドの場合には、コマンドの終了前であっても、他の機器がバスを使用できるようにすることを目的としている。
前記の課題を解決するため、請求項1の発明は、
同時に2つ以上の機器が占有できない方式のバスに接続され、前記バス上の機器を制御するホストコントローラから与えられたコマンドに応じて動作する情報処理装置であって、
外部記憶装置を接続するスロットと、
前記ホストコントローラが発行した前記コマンドを記憶するコマンドレジスタと、
前記ホストコントローラがアクセスでき、前記バスを占有しているか否かを示す値を記憶するステータスレジスタと、
前記コマンドレジスタにコマンドが書き込まれたら、前記バスを占有していることを示す値に、前記ステータスレジスタの値を設定するステータス制御部と、
前記コマンドレジスタに記憶されているコマンドが前記バスを占有せずに実行可能なコマンドであるか否かを判断するコマンド判断部と、
前記コマンド判断部の判断の結果、前記コマンドレジスタに記憶されているコマンドが、前記バスを占有せずに実行可能なコマンドである場合に、前記バスを占有していないことを示す値に、前記ステータスレジスタの値を設定するコマンド完了設定部と、
前記コマンド判断部の判断の結果に応じ、前記スロットを介して前記外部記憶装置へのアクセスを実施するアクセス制御部と、
を備えたことを特徴とする。
また、請求項2の発明は、
同時に2つ以上の機器が占有できない方式のバスと、
前記バスを介してコマンドを発行するとともに、前記バス上の機器を制御するホストコントローラと、
前記バスに接続され、前記コマンドに応じて動作する2つの外部記憶装置用アダプタとを備えた情報処理装置であって、
各外部記憶装置用アダプタは、
外部記憶装置を接続するスロットと、
前記ホストコントローラが発行した前記コマンドを記憶するコマンドレジスタと、
前記ホストコントローラがアクセスでき、前記バスを占有しているか否かを示す値を記憶するステータスレジスタと、
前記コマンドレジスタにコマンドが書き込まれたら、前記バスを占有していることを示す値に、前記ステータスレジスタの値を設定するステータス制御部と、
前記コマンドレジスタに記憶されているコマンドが前記バスを占有せずに実行可能なコマンドであるか否かを判断するコマンド判断部と、
前記コマンド判断部の判断の結果、前記コマンドレジスタに記憶されているコマンドが、前記バスを占有せずに実行可能なコマンドである場合に、前記バスを占有していないことを示す値に、前記ステータスレジスタの値を設定するコマンド完了設定部と、
前記コマンド判断部の判断の結果に応じ、前記スロットを介して前記外部記憶装置へのアクセスを実施するアクセス制御部とを備え、
前記ホストコントローラは、それぞれのスロットに前記外部記憶装置が接続されているか否かを検出するように構成されていることを特徴とする。
また、請求項3の発明は、
同時に2つ以上の機器が占有できない方式のバスに接続され、前記バス上の機器を制御するホストコントローラから与えられたコマンドに応じて動作する情報処理装置における情報処理方法であって、
前記ホストコントローラがアクセスでき、前記バスを占有しているか否かを示す値を記憶するステータスレジスタに対して、前記ホストコントローラから前記コマンドを受信した際に、前記バスを占有していることを示すように値を設定するステータス制御ステップと、
与えられたコマンドが前記バスを占有せずに実行可能なコマンドであるか否かを判断するコマンド判断ステップと、
前記コマンド判断ステップにおける判断の結果、与えられたコマンドが、前記バスを占有せずに実行可能なコマンドである場合に、前記バスを占有していないことを示す値に、前記ステータスレジスタの値を設定するコマンド完了設定ステップと、
前記コマンド判断ステップにおける判断の結果に応じ、前記外部記憶装置へのアクセスを実施するアクセス制御ステップと、
を有することを特徴とする。
これらにより、同時に2つ以上の機器が占有できない方式のバスに接続された情報処理装置において、与えられたコマンドが初期化動作のように、バスを占有しなくても動作可能なコマンドの場合には、コマンドの終了前であっても直ちにバスが開放されて、他の機器がバスを使用できる。
本発明によれば、与えられたコマンドが初期化動作のように、バスを占有しなくても動作可能なコマンドの場合には、コマンドの終了前であっても直ちにバスが開放されて、他の機器がバスを使用できる。
以下、本発明の実施形態について図面を参照しながら説明する。
《発明の実施形態1》
図1は、本発明の実施形態1に係る情報処理装置100の構成を示すブロック図である。情報処理装置100は、例えばSDメモリカード(SD:Secure Digital)等のような着脱可能なメモリカード40(外部記憶装置)を装着でき、装着されたメモリカード40に対するデータの入出力等を行なう装置である。
情報処理装置100は、ATAバス20を介してホストコントローラ10と接続され、情報処理装置100とホストコントローラ10とは、ATA規格に基づいたインターフェースで動作する。情報処理装置100は、ホストコントローラ10に与えられたコマンドに応じて、メモリカード40の制御を行なう。例えば、ホストコントローラ10には、ベンダーごとにユニークな「カード初期化コマンド」が定義されており、情報処理装置100は、この「カード初期化コマンド」に従って、メモリカード40の初期化を行なう。
また、図1に示す例では、ATAバス20に情報処理装置30も接続されている。情報処理装置30もホストコントローラ10の制御に応じて、データの入出力等を行なうようになっている。この例は、ATA規格に基づいたインターフェースであるため、情報処理装置100と情報処理装置30は何れか一方のみがATAバス20を占有することができる。
(情報処理装置100の具体的な構成)
情報処理装置100は、図1に示すように、コマンドレジスタ101、ステータスレジスタ102、スロット103、ステータス制御部104、コマンド判断部105、コマンド完了設定部106、アクセス制御部107、およびアクセス完了設定部108を備えている。
コマンドレジスタ101は、ホストコントローラ10が情報処理装置100に対して出力したコマンドを格納するレジスタである。
ステータスレジスタ102は、情報処理装置100における動作状態や動作結果などを示す値が格納されるレジスタである。ステータスレジスタ102に格納された値が示す情報には、ビット単位で対応付けられた情報がある。本実施形態では以下に説明するBSYビット102a、DRDYビット102b、およびERRビット102cと称する情報を使用する。
BSYビット102aは、情報処理装置100がATAバス20を占有しているか否か(すなわちBUSY状態であるか否か)を示す情報である。BSYビット102aが“1”のときにATAバス20が占有されていることを示している。
DRDYビット102bとERRビット102cは、初期化動作が正常に終了したか否かを示す情報である。DRDYビット102bが“1”のときは初期化が正常終了したことを示し、ERRビット102cが“1”のときは初期化が異常終了したことを示している。
なお、本実施形態では、コマンドレジスタ101とステータスレジスタ102を合わせてATAレジスタ群と呼ぶ。
スロット103は、アクセス制御部107とメモリカード40を接続するようになっている。
ステータス制御部104は、ホストコントローラ10がコマンドレジスタ101にコマンドを書き込んだら、BSYビット102aを“1”に設定するようになっている。
コマンド判断部105は、コマンドレジスタ101内のコマンドの種類がメモリカード40を初期化するための「カード初期化コマンド」であるか否かを判断するようになっている。「カード初期化コマンド」は、ATAバス20を占有せずに実行可能なコマンドの一例である。
コマンド完了設定部106は、コマンド判断部105にてコマンドの種類が「カード初期化コマンド」と判断された場合にBSYビット102a、DRDYビット102b、およびERRビット102cの値を“0”設定するようになっている。
アクセス制御部107は、コマンド判断部105にてコマンドの種類が「カード初期化コマンド」と判断された場合に、スロット103を介してメモリカード40の初期化を実施するようになっている。
アクセス完了設定部108は、メモリカード40の初期化完了後に、初期化が正常終了した場合にはDRDYビット102bを“1”設定し、初期化が異常終了した場合にはERRビット102cを“1”設定するようになっている。
(情報処理装置100の動作)
次に、情報処理装置100におけるメモリカード40の初期化動作を説明する。図2は、情報処理装置100におけるメモリカード40の初期化動作を示すフローチャートである。
ホストコントローラ10がメモリカード40の初期化を実施するために、ATAバス20を通じて情報処理装置100に対して「カード初期化コマンド」を発行する。情報処理装置100はこのコマンドを受信し、コマンドレジスタ101に「カード初期化コマンド」が発行された旨を記憶する。その後、図2のフローチャートに示す動作が行なわれる。
ステップS001では、コマンドレジスタ101への書き込みをうけて、ステータス制御部104が即座にBSYビット102aを“1”設定する。
ステップS002では、コマンド判断部105がコマンドレジスタ101のコマンドが「カード初期化コマンド」であるか否かを判断する。そして、「カード初期化コマンド」の場合は、ステップS003の処理に移行し、「カード初期化コマンド」でない場合は、そのコマンドの処理を行なう。
ステップS003では、コマンド完了設定部106がBSYビット102a、DRDYビット102b、およびERRビット102cを“0”に設定する。BSYビット102aが“0”に設定されることによって、情報処理装置100によるATAバス20の占有は終了し、「カード初期化コマンド」の終了を待たずにATAバス20が開放される。これにより、情報処理装置30はATAバス20を使用することが可能になる。
ステップS004では、アクセス制御部107がメモリカード40の初期化を実施する。
ステップS005では、アクセス完了設定部108が、初期化が正常終了した場合にはDRDYビット102bを“1”設定し、初期化が異常終了した場合にはERRビット102cを“1”設定する。ホストコントローラ10は、DRDYビット102bとERRビット102cを確認することによって、初期化が正常終了したか否かを認識することが可能になる。
上記のように、本実施形態によれば、与えられたコマンドが、初期化動作のように、バスを占有しなくても動作可能なコマンドの場合には、そのコマンドの終了を待たずにバスが開放されるので、コマンドの終了前であっても、他の機器がバスを使用できる。
《発明の実施形態2》
図3は、本発明の実施形態2に係る情報処理装置200の構成を示すブロック図である。情報処理装置200は、第1のメモリカード用アダプタ201と第2のメモリカード用アダプタ202とホストコントローラ203を備えている。情報処理装置200では、同図に示すように、ホストコントローラ203は、第1のメモリカード用アダプタ201および第2のメモリカード用アダプタ202とATAバス20を介して接続されている。なお、以下の説明では、前記実施形態1と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
第1のメモリカード用アダプタ201および第2のメモリカード用アダプタ202は、図3に示すように、コマンドレジスタ101、ステータスレジスタ102、スロット103、ステータス制御部104、コマンド判断部105、コマンド完了設定部106、アクセス制御部107、およびアクセス完了設定部108を備えている。すなわち、第1のメモリカード用アダプタ201および第2のメモリカード用アダプタ202は、実施形態1の情報処理装置100と同じ構成要素を備えている。ただし、それぞれのスロット103は、メモリカード40が挿入されているかの情報を出力するようになっている。
ホストコントローラ203は、第1のメモリカード用アダプタ201と第2のメモリカード用アダプタ202に対して、ATAバス20を介してコマンドを出力することによって、ATA規格に基づいて、データの入出力等の動作を制御するようになっている。具体的には、例えばホストコントローラ203には、ベンダーごとにユニークな「カード初期化コマンド」が定義されている。さらに、ホストコントローラ203は、スロット103と接続されて、スロット103へのメモリカード40の挿入を検知できるように構成されるとともに、メモリカード40の挿入を検知すると、「カード初期化コマンド」を発行するようになっている。
次に、例えば第1のメモリカード用アダプタ201のスロット103にメモリカード40が挿入されたものとして、情報処理装置200の動作を説明する。第1のメモリカード用アダプタ201のスロット103にメモリカード40が挿入されると、ホストコントローラ203はその挿入を検知し、コマンドレジスタ101に「カード初期化コマンド」を発行する。ステータス制御部104は、コマンドレジスタ101への書き込みをうけて、即座にBSYビット102aを“1”設定する。次に、コマンド判断部105は、コマンドレジスタ101のコマンドが「カード初期化コマンド」であるか否かを判断する。そして、「カード初期化コマンド」の場合は、コマンド完了設定部106がBSYビット102a、DRDYビット102b、およびERRビット102cを“0”に設定する。BSYビット102aが“0”に設定されることによって、第1のメモリカード用アダプタ201によるATAバス20の占有は終了する。なお、ホストコントローラ203が第2のメモリカード用アダプタ202のコマンドレジスタ101に対して「カード初期化コマンド」を発行して、メモリカード40の初期化を制御する場合も同様である。
上記のように、本実施形態においても、初期化動作のように、バスを占有しなくても動作可能なコマンドの処理が行なわれている間に、バスが占有されるのを防止できる。
なお、上記の各実施形態で説明した「カード初期化コマンド」は例示であり、バスを占有しなくても動作可能な他のコマンドが与えられた場合にも、上記の実施形態と同様に、そのコマンドの終了を待たずにバスを開放すれば、そのコマンドの処理が行なわれている間に、他の機器がバスを使用できる。
また、ATAバスに限らず、同時に2つ以上の機器が占有できない方式のバスと接続される機器に対して本発明は有効である。
また、着脱可能なメモリカード40としては、上記のSDメモリカードの他にも、例えばマルチメディアカード(MMC)やメモリースティック等の様々な外部記憶装置を採用できる。
本発明に係る情報処理装置および情報処理方法は、与えられたコマンドが初期化動作のように、バスを占有しなくても動作可能なコマンドの場合には、コマンドの終了前であっても直ちにバスが開放されて、他の機器がバスを使用できるという効果を有し、半導体メモリカード等の外部記憶装置を制御する情報処理装置等として有用である。
実施形態1に係る情報処理装置100の構成を示すブロック図である。 実施形態1に係る情報処理装置100の動作を示すフローチャートである。 実施形態2に係る情報処理装置200の構成を示すブロック図である。
符号の説明
10 ホストコントローラ
20 ATAバス
30 情報処理装置
40 メモリカード
100 情報処理装置
101 コマンドレジスタ
102 ステータスレジスタ
102a BSYビット
102b DRDYビット
102c ERRビット
103 スロット
104 ステータス制御部
105 コマンド判断部
106 コマンド完了設定部
107 アクセス制御部
108 アクセス完了設定部
200 情報処理装置
201 第1のメモリカード用アダプタ
202 第2のメモリカード用アダプタ
203 ホストコントローラ

Claims (3)

  1. 同時に2つ以上の機器が占有できない方式のバスに接続され、前記バス上の機器を制御するホストコントローラから与えられたコマンドに応じて動作する情報処理装置であって、
    外部記憶装置を接続するスロットと、
    前記ホストコントローラが発行した前記コマンドを記憶するコマンドレジスタと、
    前記ホストコントローラがアクセスでき、前記バスを占有しているか否かを示す値を記憶するステータスレジスタと、
    前記コマンドレジスタにコマンドが書き込まれたら、前記バスを占有していることを示す値に、前記ステータスレジスタの値を設定するステータス制御部と、
    前記コマンドレジスタに記憶されているコマンドが前記バスを占有せずに実行可能なコマンドであるか否かを判断するコマンド判断部と、
    前記コマンド判断部の判断の結果、前記コマンドレジスタに記憶されているコマンドが、前記バスを占有せずに実行可能なコマンドである場合に、前記バスを占有していないことを示す値に、前記ステータスレジスタの値を設定するコマンド完了設定部と、
    前記コマンド判断部の判断の結果に応じ、前記スロットを介して前記外部記憶装置へのアクセスを実施するアクセス制御部と、
    を備えたことを特徴とする情報処理装置。
  2. 同時に2つ以上の機器が占有できない方式のバスと、
    前記バスを介してコマンドを発行するとともに、前記バス上の機器を制御するホストコントローラと、
    前記バスに接続され、前記コマンドに応じて動作する2つの外部記憶装置用アダプタとを備えた情報処理装置であって、
    各外部記憶装置用アダプタは、
    外部記憶装置を接続するスロットと、
    前記ホストコントローラが発行した前記コマンドを記憶するコマンドレジスタと、
    前記ホストコントローラがアクセスでき、前記バスを占有しているか否かを示す値を記憶するステータスレジスタと、
    前記コマンドレジスタにコマンドが書き込まれたら、前記バスを占有していることを示す値に、前記ステータスレジスタの値を設定するステータス制御部と、
    前記コマンドレジスタに記憶されているコマンドが前記バスを占有せずに実行可能なコマンドであるか否かを判断するコマンド判断部と、
    前記コマンド判断部の判断の結果、前記コマンドレジスタに記憶されているコマンドが、前記バスを占有せずに実行可能なコマンドである場合に、前記バスを占有していないことを示す値に、前記ステータスレジスタの値を設定するコマンド完了設定部と、
    前記コマンド判断部の判断の結果に応じ、前記スロットを介して前記外部記憶装置へのアクセスを実施するアクセス制御部とを備え、
    前記ホストコントローラは、それぞれのスロットに前記外部記憶装置が接続されているか否かを検出するように構成されていることを特徴とする情報処理装置。
  3. 同時に2つ以上の機器が占有できない方式のバスに接続され、前記バス上の機器を制御するホストコントローラから与えられたコマンドに応じて動作する情報処理装置における情報処理方法であって、
    前記ホストコントローラがアクセスでき、前記バスを占有しているか否かを示す値を記憶するステータスレジスタに対して、前記ホストコントローラから前記コマンドを受信した際に、前記バスを占有していることを示すように値を設定するステータス制御ステップと、
    与えられたコマンドが前記バスを占有せずに実行可能なコマンドであるか否かを判断するコマンド判断ステップと、
    前記コマンド判断ステップにおける判断の結果、与えられたコマンドが、前記バスを占有せずに実行可能なコマンドである場合に、前記バスを占有していないことを示す値に、前記ステータスレジスタの値を設定するコマンド完了設定ステップと、
    前記コマンド判断ステップにおける判断の結果に応じ、前記外部記憶装置へのアクセスを実施するアクセス制御ステップと、
    を有することを特徴とする情報処理方法。
JP2006044785A 2006-02-22 2006-02-22 情報処理装置および情報処理方法 Withdrawn JP2007226373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006044785A JP2007226373A (ja) 2006-02-22 2006-02-22 情報処理装置および情報処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006044785A JP2007226373A (ja) 2006-02-22 2006-02-22 情報処理装置および情報処理方法

Publications (1)

Publication Number Publication Date
JP2007226373A true JP2007226373A (ja) 2007-09-06

Family

ID=38548162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006044785A Withdrawn JP2007226373A (ja) 2006-02-22 2006-02-22 情報処理装置および情報処理方法

Country Status (1)

Country Link
JP (1) JP2007226373A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128981A (ja) * 2007-11-20 2009-06-11 Nec Corp ディスクアレイ記憶システムとその新設・増設時における初期化方法、及び初期化プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128981A (ja) * 2007-11-20 2009-06-11 Nec Corp ディスクアレイ記憶システムとその新設・増設時における初期化方法、及び初期化プログラム

Similar Documents

Publication Publication Date Title
US7454568B2 (en) Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program
US7007127B2 (en) Method and related apparatus for controlling transmission interface between an external device and a computer system
KR20110098974A (ko) Usb 디바이스의 빠른 시동을 위한 시스템, 장치, 및 방법
US8635386B2 (en) Communication control device, data communication method and program
JP5700514B2 (ja) 通信速度制御装置および通信速度制御方法
US20100023669A1 (en) Host controller disposed in multi-function card reader
US8527667B2 (en) Apparatuses and methods for transferring data
TWI416418B (zh) 資料傳輸控制器、裝置及其方法
US8756356B2 (en) Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size
JP2003288317A (ja) 端数ブロックデータ転送を検出し補償するシステムおよび方法
US20050198425A1 (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
US20090138673A1 (en) Internal memory mapped external memory interface
JP2007226373A (ja) 情報処理装置および情報処理方法
EP1394682B1 (en) Data transfer control device, program and method of fabricating an electronic instrument
KR101109600B1 (ko) 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
JP4576082B2 (ja) メモリカードコントローラ及びメモリカードコントロール方法
JP5010065B2 (ja) マイクロコンピュータ
WO2016031456A1 (ja) リーダライタ装置、情報処理装置、およびデータ転送制御方法、並びにプログラム
JP4793798B2 (ja) マイクロコンピュータ
JP2006059201A (ja) データ転送システム及びインターフェイス
JP2012068808A (ja) 可搬記憶装置
US20080222385A1 (en) Parameter setting method and apparatus for network controller
JP2009187337A (ja) デバイス制御方法、プログラム、制御回路及び電子機器
JP2006350881A (ja) メモリーカード制御装置およびメモリーカード制御システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080324

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090319