JP2007220930A - Optical semiconductor integrated device - Google Patents
Optical semiconductor integrated device Download PDFInfo
- Publication number
- JP2007220930A JP2007220930A JP2006040351A JP2006040351A JP2007220930A JP 2007220930 A JP2007220930 A JP 2007220930A JP 2006040351 A JP2006040351 A JP 2006040351A JP 2006040351 A JP2006040351 A JP 2006040351A JP 2007220930 A JP2007220930 A JP 2007220930A
- Authority
- JP
- Japan
- Prior art keywords
- mesa stripe
- semiconductor integrated
- integrated device
- optical
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は光導波路を含むメサストライプを共有する光半導体素子を集積した光半導体集積素子に関し、とくにメサストライプ上に隣接して設けられた電極間の干渉を抑制した光半導体集積素子に関する。 The present invention relates to an optical semiconductor integrated device in which optical semiconductor devices sharing a mesa stripe including an optical waveguide are integrated, and more particularly, to an optical semiconductor integrated device that suppresses interference between electrodes provided adjacently on a mesa stripe.
各種の機能を有する複数の光素子をモノリシックに集積した光半導体集積素子は、波長多重(WDM)通信等に用いられる高度・複雑な光通信システムにも対応できる高機能光素子を実現できることから開発が進められている。 An optical semiconductor integrated device that monolithically integrates multiple optical devices with various functions has been developed because it can realize high-performance optical devices that can be used for advanced and complex optical communication systems used for wavelength division multiplexing (WDM) communications. Is underway.
例えば、光通信用光源のDFBレーザ及び光変調器を集積した変調器集積型半導体レーザ、レーザ発光部、位相制御素子及び波長可変DBR導波路を集積した波長可変半導体レーザ、あるいは、光導波路方向に活性層と波長制御層とを交互に配置しそれぞれ独立して電流注入するTDA−DFB波長可変半導体レーザが開発されている。 For example, a modulator integrated semiconductor laser in which a DFB laser as an optical communication light source and an optical modulator are integrated, a wavelength tunable semiconductor laser in which a laser light emitting unit, a phase control element, and a wavelength tunable DBR waveguide are integrated, or in an optical waveguide direction A TDA-DFB tunable semiconductor laser has been developed in which active layers and wavelength control layers are alternately arranged and currents are independently injected.
これらのモノリシック光半導体集積素子では、光導波路を含む1本のメサストライプ、(例えばメサストライプの側面が高抵抗の埋込み層により埋め込まれた埋込みメサストライプ)を各光素子で共有し、そのメサストライプ上に各素子の電極が配設されている。なお、本明細書の光導波路は、光を伝搬させるために設けられた経路をいい、光を単に透過するための光の伝送路の他、光の増幅利得を有する活性層、及び、屈折率、吸収係数又は吸収端波長が印加電圧又は注入電流により制御することができる層からなる光の伝送路を含む。 In these monolithic optical semiconductor integrated devices, each optical device shares one mesa stripe including an optical waveguide (for example, a buried mesa stripe in which a side surface of the mesa stripe is buried by a high-resistance buried layer), and the mesa stripe. The electrode of each element is arrange | positioned on the top. The optical waveguide of the present specification refers to a path provided for propagating light. In addition to an optical transmission path for simply transmitting light, an active layer having an amplification gain of light, and a refractive index And an optical transmission line composed of layers whose absorption coefficient or absorption edge wavelength can be controlled by applied voltage or injection current.
このような埋込みメサストライプは、光導波路上に上部クラッド層が積層された積層構造を有し、埋込みメサストライプを共有する各光素子の電極は、メサストライプの上部を構成する上部クラッド層上にメサストライプの延在方向に沿って一列に配設される。 Such a buried mesa stripe has a laminated structure in which an upper clad layer is laminated on an optical waveguide, and the electrode of each optical element sharing the buried mesa stripe is on the upper clad layer constituting the upper part of the mesa stripe. The mesa stripes are arranged in a line along the extending direction.
しかし、各光素子の電極が電気伝導度が高い上部クラッド層上に設けられるため、隣接する光素子間の絶縁分離が不足し、隣接する光素子の電極に印加される電流又は電圧の影響を受けて光素子の特性が劣化することがある。この隣接する光素子の電極に印加される電流又は電圧による干渉を小さくするには、各光素子の間隔を十分に長くする必要がある。このため、これらの各素子を集積した光半導体集積素子では、その寸法を小さくすることは難しかった。 However, since the electrodes of each optical element are provided on the upper clad layer having high electrical conductivity, the insulation separation between the adjacent optical elements is insufficient, and the influence of the current or voltage applied to the electrodes of the adjacent optical elements is affected. In response, the characteristics of the optical element may deteriorate. In order to reduce the interference caused by the current or voltage applied to the electrodes of the adjacent optical elements, it is necessary to sufficiently increase the interval between the optical elements. For this reason, it is difficult to reduce the size of an optical semiconductor integrated device in which these elements are integrated.
また、光素子を構成する電極下の光導波路は、素子特性の劣化を避ける観点から、あまり狭くすることはできない。このため、メサストライプ幅(即ち、光導波路幅)を狭くして導電性を有する上部クラッド層の幅を狭くし、上部クラッド層の抵抗を大きくして素子間分離を向上する方法では、光導波路幅による制約があり十分な素子間分離を実現することは難しい。以下これらの従来の光半導体集積素子の構造と問題を具体例に則して説明する。 Further, the optical waveguide under the electrodes constituting the optical element cannot be made too narrow from the viewpoint of avoiding deterioration of element characteristics. For this reason, the method of reducing the width of the upper cladding layer having conductivity by narrowing the mesa stripe width (that is, the width of the optical waveguide) and increasing the resistance of the upper cladding layer to improve the isolation between the elements is the optical waveguide. It is difficult to achieve sufficient isolation between elements due to width restrictions. The structure and problems of these conventional optical semiconductor integrated devices will be described below with reference to specific examples.
図10は従来の光半導体集積素子の説明図であり、導波路を含むメサストライプの構造と電極の配置とを表している。なお、図10(a)は光半導体集積素子の平面図、図10(b)〜(e)はそれぞれ図10(a)のQR断面図、KL断面図、MN断面図及びOP断面図である。 FIG. 10 is an explanatory view of a conventional optical semiconductor integrated device, showing a mesa stripe structure including a waveguide and an electrode arrangement. 10A is a plan view of the optical semiconductor integrated device, and FIGS. 10B to 10E are a QR sectional view, a KL sectional view, a MN sectional view, and an OP sectional view of FIG. 10A, respectively. .
図10を参照して、光半導体集素子には、基板1上に半導体レーザ16と光変調器15とが分離帯10を隔てて集積されている。この光半導体集積素子は、基板1上に形成された一定幅のメサストライブ6を有し、そのメサストライプ6の側面は高抵抗の埋込み層7により埋め込まれている。このメサストライプ6は、光導波路4を構成する層と上部コンタクト層5を含む積層構造をメサストライプ状に加工して形成され、従って、光導波路4と上部コンタクト層5はメサストライプ6と同じ幅に画定される。なお、光導波路4の下には、バッファ層3を介して回折格子層2が設けられ、この回折格子層2は半導体レーザ16の形成領域ではDFBレーザの回折格子2aを構成している。
Referring to FIG. 10, in the optical semiconductor collector, a
光導波路4は、半導体レーザ16形成領域では光増幅率を有する活性層4aからなり、変調器15形成領域では電圧により吸収波長端が制御される変調層4bからなり、分離領域では透過光の損失が少ない光透過層4cからなる。この光透過層4cは、変調器10側が変調層4bと同一層からなり、半導体レーザ16側が活性層4aと同一層からなる。
The
半導体レーザ16及び変調器15の電極12a、12bは、分離帯10を挟んでその両側のメサストライプ6上に配設される。なお、これらの電極12a、12bは、メサストライプを構成する上部クラッド層5の上面にコンタクト層11を介して設けられる。
The
電極12a、12b間の干渉は、主としてメサストライプ6を構成する上部クラッド層5を介して発生し、その干渉の程度は分離帯10の上部クラッド5の電極間12a、12bの電気抵抗に強く依存する。分離帯10の上部クラッド5の電極12a、12b間の電気抵抗は、分離帯10の長さに比例し上部クラッド層5の幅(即ち、メサストライプ6の幅)に反比例する。従って、分離帯10長を長くし、かつ、メサストライプ6幅を狭くすることで,干渉を小さくする(即ち、素子分離をより完全にする)ことができる。
Interference between the
しかし、従来の光半導体集積素子では、メサストライプ6の幅は、半導体レーザ16、変調器15及び分離帯10を通して同一としている。このような素子では、素子特性の観点から必要とされる光導波路4の幅(即ちメサストライプ6の幅)が最大の素子に合わせてメサストライプ6幅を決定する必要がある。その結果、分離帯10のメサストライプ6の幅も分離帯10の必要幅以上に広くさぜるを得ず、分離帯10の上部クラッド層5の電気抵抗が小さくなり素子間分離が不十分になりやすい。このため、従来の光半導体集積素子では、分離帯10を十分に長くして素子間分離を行なう必要があり、このような長い分離帯10を設けることから光半導体集積素子の素子長が長くなっていた。
However, in the conventional optical semiconductor integrated device, the width of the
上述した従来の光半導体集積素子の分離帯10の問題を回避して素子寸法を短縮するために、上部クラッド層の表面に溝を形成して隣接する電極からの影響を防ぎ、光素子間の間隔を短縮する方法が考案されている。(例えば、特許文献1を参照。)。
In order to avoid the problem of the
この方法では、電極間に表出する上部クラッド層の表面に溝を形成し、この溝の部分で上部クラッド層が薄くなり抵抗が増加することを利用して絶縁分離することで、溝の両側に配設された電極間の干渉を防止する。 In this method, a groove is formed on the surface of the upper cladding layer exposed between the electrodes, and insulation separation is performed by utilizing the fact that the upper cladding layer is thinned and the resistance is increased at the groove portion. Interference between the electrodes disposed in the is prevented.
また、上部クラッド層に高抵抗イオン注入層を形成して、電極間を絶縁分離する方法も考案されている。(例えば、特許文献2参照。)。 Also, a method has been devised in which a high resistance ion implantation layer is formed in the upper clad layer to insulate and separate the electrodes. (For example, refer to Patent Document 2).
この方法では、隣接する電極間に表出する上部クラッド層へHをイオン注入して、上部クラッド層を高抵抗層へと変換し、この高抵抗層によりその両側に配置された電極間の干渉を防止する。 In this method, H is ion-implanted into an upper clad layer exposed between adjacent electrodes, the upper clad layer is converted into a high resistance layer, and interference between electrodes arranged on both sides of the upper clad layer is achieved. To prevent.
これら溝又はイオン注入層の形成による方法では、溝又はイオン注入層が形成された上部クラッド層の電気抵抗が大きくなるので、電極間を短くしても十分な素子分離をなすことができる。
上述したように、従来の一様な幅のメサストライプを各光素子で共通に用いる光半導体集積装置では、素子間分離のために各素子の電極間距離を短縮することは難しく、光半導体集積装置の素子長が長くなるという問題があった。また、メサストライプ幅を狭くして素子間分離をする方法では、素子特性の劣化を避けるために必要なメサストライプ幅を保持しなければならず、素子長の十分な短縮は困難であった。 As described above, in a conventional optical semiconductor integrated device that uses a mesa stripe of uniform width in common for each optical element, it is difficult to shorten the distance between the electrodes of each element due to the isolation between the elements. There has been a problem that the element length of the apparatus becomes long. Further, in the method of separating elements by narrowing the mesa stripe width, it is necessary to maintain the mesa stripe width necessary for avoiding deterioration of element characteristics, and it is difficult to sufficiently shorten the element length.
さらに、上述した溝又はイオン注入を用いる絶縁分離では、通常の製造工程に加えてさらに溝の形成工程又はイオン注入工程を追加せねばならず、工程が多くなるという問題がある。 Furthermore, in the isolation using the groove or ion implantation described above, there is a problem that a groove forming process or an ion implantation process must be added in addition to the normal manufacturing process, and the number of processes is increased.
本発明は、素子間の絶縁分離を形成するための特別な製造工程を追加することなく製造することができ、かつ、メサストライプ上に設けられた各素子の電極間を短い距離で絶縁分離することができる光半導体集積回路を提供することを目的とする。 The present invention can be manufactured without adding a special manufacturing process for forming isolation between elements, and insulates the electrodes of each element provided on the mesa stripe at a short distance. An object of the present invention is to provide an optical semiconductor integrated circuit that can be used.
上記課題を解決するための本発明に係る光半導体集積素子では、光導波路上に積層された上部クラッド層を含み、その側面が高抵抗層により絶縁されたメサストライプと、そのメサストライプの上面に分離して設けられた第1及び第2の電極とを有する光半導体集積素子において、電極間のメサストライプの最小幅を、第1の電極下の最大幅及び第2の電極下の最大幅より狭く構成する。 In an optical semiconductor integrated device according to the present invention for solving the above-mentioned problems, a mesa stripe including an upper cladding layer laminated on an optical waveguide, the side of which is insulated by a high resistance layer, and an upper surface of the mesa stripe In the optical semiconductor integrated device having the first and second electrodes provided separately, the minimum width of the mesa stripe between the electrodes is larger than the maximum width under the first electrode and the maximum width under the second electrode. Configure narrowly.
即ち、メサストライプの幅を、隣接するいずれの電極下の最大幅より電極間で狭くする。言い換えれば、電極間のメサストライプの最小幅Wiを、第1及び第2の電極下のそれぞれのメサストライプの最大幅W1、W2に対して、Wi<W1かつWi<W2とする。 That is, the width of the mesa stripe is made narrower between the electrodes than the maximum width under any adjacent electrode. In other words, the minimum width Wi of the mesa stripe between the electrodes is set such that Wi <W1 and Wi <W2 with respect to the maximum widths W1 and W2 of the respective mesa stripes below the first and second electrodes.
上記本発明の構成では、電極間のメサストライプ幅を狭くする分、即ち上部クラッド層幅を狭くする分、電極間の電気抵抗が増加するので素子間分離のための距離を短くすることができる。従って、光半導体集積素子の素子長を短くすることができる。 In the configuration of the present invention, the distance between the elements can be shortened because the electrical resistance between the electrodes increases as the mesa stripe width between the electrodes is narrowed, that is, the width of the upper cladding layer is narrowed. . Therefore, the element length of the optical semiconductor integrated element can be shortened.
一方、電極下のメサストライプ幅は素子分離と無関係に十分に広い幅とすることができるので、光導波路の幅が狭くなることによる素子特性の劣化は回避される。従って、素子特性の劣化を伴わずに素子長を短縮することができる。 On the other hand, the mesa stripe width under the electrode can be set to a sufficiently wide width irrespective of element isolation, so that deterioration of element characteristics due to narrowing of the width of the optical waveguide is avoided. Therefore, the element length can be shortened without deteriorating element characteristics.
さらに、本発明の光半導体集積素子は、電極下と電極間とで異なる幅を有するメサストライプを形成する他は、通常の光半導体集積素子の製造工程と同じ工程で製造することができる。この異なる幅のメサストライプは、単にメサストライプの形成用のマスク、例えばメサ形成用のエッチングマスクのマスクパターンを変更するのみで足り、これは製造工程の増加又は変更を伴わない。従って、本発明の光半導体集積素子は、通常の製造工程と実質的に同じ工程により製造することができる。 Furthermore, the optical semiconductor integrated device of the present invention can be manufactured in the same process as that of a normal optical semiconductor integrated device, except that mesa stripes having different widths are formed under and between the electrodes. The mesa stripes having different widths only need to change the mask pattern of a mask for forming a mesa stripe, for example, an etching mask for forming a mesa, and this does not involve an increase or a change in the manufacturing process. Therefore, the optical semiconductor integrated device of the present invention can be manufactured by substantially the same process as a normal manufacturing process.
上述した本発明の光半導体集積素子において、メサストライプの側面が高抵抗埋込み層により埋め込まれた埋込み型メサストライプとすることができる。これにより、埋込メサストライプ型素子の優れた素子特性を有し、電極間の干渉が少ない光半導体集積素子を実現することができる。なお、埋込み層に代えて空気を絶縁物とするメサストライプとしても差し支えない。 In the above-described optical semiconductor integrated device of the present invention, a buried mesa stripe in which the side surface of the mesa stripe is buried with a high resistance buried layer can be formed. Thereby, it is possible to realize an optical semiconductor integrated device having excellent element characteristics of the embedded mesa stripe type device and less interference between electrodes. Note that a mesa stripe using air as an insulating material may be used instead of the buried layer.
なお、本発明の光半導体集積素子において、電極間のメサストライプの最小幅を、各電極下のメサストライプの最大幅の1/2より広くする、即ちW1/2<WiかつW1/2<Wiとすることが好ましい。これにより、電極間における光結合損失を−0.5db以内に抑制することができる。 In the optical semiconductor integrated device of the present invention, the minimum width of the mesa stripe between the electrodes is made wider than half of the maximum width of the mesa stripe under each electrode, that is, W1 / 2 <Wi and W1 / 2 <Wi. It is preferable that Thereby, the optical coupling loss between electrodes can be suppressed within -0.5 db.
本発明によれば、特別に製造工程を追加することなく製造することができ、かつ、素子間分離長が短い短素子長の光半導体集積素子を提供することができる。 According to the present invention, it is possible to provide an optical semiconductor integrated device having a short element length that can be manufactured without adding a special manufacturing process and has a short element isolation length.
本発明の第1実施形態は、DFB半導体レーザと電界吸収型変調器を集積した光半導体集積素子に関する。 The first embodiment of the present invention relates to an optical semiconductor integrated device in which a DFB semiconductor laser and an electroabsorption modulator are integrated.
図1は本発明の第1実施形態の光半導体集積素子平面図であり、光半導体集積素子のメサストライプおよび電極の平面形状を表している。図2は本発明の第1実施形態の光半導体集積素子断面図であり、図1中に示すAB断面を表している。図3は本発明の第1実施形態の光半導体集積素子のメサストライプ構造を表す断面図であり、図3(a)、(b)及び(c)はそれぞれ図1中に示すCD断面、EF断面及びGH断面を表している。 FIG. 1 is a plan view of an optical semiconductor integrated device according to a first embodiment of the present invention, and shows the mesa stripe and electrode planar shape of the optical semiconductor integrated device. FIG. 2 is a cross-sectional view of the optical semiconductor integrated device according to the first embodiment of the present invention, and represents a cross section AB shown in FIG. 3 is a cross-sectional view showing the mesa stripe structure of the optical semiconductor integrated device according to the first embodiment of the present invention. FIGS. 3A, 3B, and 3C are a CD cross-section and an EF, respectively, shown in FIG. A cross section and a GH cross section are shown.
図1、図2及び図3を参照して、本第1実施形態の光半導体集積素子は、同一基板1上に分離帯10を挟んで変調器15と半導体レーザ16がモノリシックに集積されている。
1, 2 and 3, in the optical semiconductor integrated device of the first embodiment, a
本第1実施形態では、バッファ層(図示せず)が堆積されたn型InP基板1上に、両側が高抵抗の埋込み層7により埋め込まれたメサストライプ6が形成される。このメサストライプ6は、n型InP基板1上に下側から順に、n型InGaAsPからなる回折格子層2、n型InPからなるバッファ層3、光導波路4を構成する層、及び、p型InPからなる上部クラッド層5を積層した積層構造を形成し、その積層構造をメサストライプ状にエッチングして形成される。このメサストライプを形成するエッチングは、メサストライプ6内に、上部クラッド層5を最上層とし、光導波路4を構成する層、バッファ層3及び回折格子層2が含まれるように、基板1の上層を含む深さまでエッチング除去して形成される。従って、上部クラッド層5及び光導波路4は、ともにメサストライプ6と同一幅に形成される。なお、メサストライプ6が台形断面を有するときは、導波路4の幅は導波路4が位置する高さにおけるメサストライプ6の幅と同一となる。埋込み層7は、FeドープのInPからなり、メサストライプ6の側面を電気的に絶縁する。
In the first embodiment, a
上述した本第1実施形態でのメサストライプは、積層構造をメサストライプに加工し、その後、高抵抗のInP埋込み層7で埋込むことで形成される。
The mesa stripe in the first embodiment described above is formed by processing a laminated structure into a mesa stripe and then embedding with a high-resistance InP buried
本第1実施形態では、メサストライプ6の幅は、光導波路4の幅が半導体レーザ16及び変調器15の形成領域で1.6μm、及び分離帯10で0.8μmとなるように形成した。分離帯10の長さ、即ち半導体レーザ16及び変調器15の形成領域間の距離(分離長)は、10μmとした。
In the first embodiment, the width of the
光導波路4は、半導体レーザ16の形成領域では、波長1.55μm帯のルミネッセンス光波長を有する厚さ100nmの歪みMQW層(多重量子井戸層)の上下を、それぞれ50nmの厚さのSCH層で挟んだ構造からなり、光増幅機能を有する活性層4aを構成する。また、変調器15の形成領域では、波長1.50μm帯のルミネッセンス光波長を有する厚さ100nmのMQW層(多重量子井戸層)の上下を、それぞれ50nmの厚さのSCH層で挟んだ構造からなり、光吸収率を制御する変調層4bを構成する。分離帯10の光導波路4は、半導体レーザ16の近傍領域でのみ半導体レーザ16形成領域の光導波路4と同一であり、変調器15側の残りの領域は変調器15形成領域の光導波路4と同一である。しかし、分離帯10には電極が設けられておらず、分離帯10の光導波路4は励起されないので、単に光を低損失で透過する光透過層4cとして機能する。
In the region where the
回折格子層2は、半導体レーザ16の形成領域で回折格子2aに加工されており、DFB半導体レーザ16の回折格子2aを構成する。
The
メサストライプ6の最上層を構成する上部クラッド層5の上面に、半導体レーザ16の励起用電流を印加するための電極12a及び変調器15に変調用電流を印加するための電極12bが設けられる。これらの電極12a、12bは、分離帯10を挟んで10μmの分離長を有して配置される。また、電極12a、12bの下には、p型InGaAsP層とp型InGaAs層の2層からなるコンタクト層11が設けられている。さらに、電極12a、12bの反対極となる電極13が、基板1の裏面(メサストライプ6形成面と反対側の主面)上に形成されている。
On the upper surface of the
かかる分離帯で幅が狭くなる光導波路の光損失を計算した。図4は分離帯の光損失を表す図であり、分離帯の光導波路幅及び分離長が分離帯における光損失に及ぼす影響を表している。図5は、図4の計算に用いた光導波路の平面図である。 The optical loss of the optical waveguide whose width becomes narrower in the separation band was calculated. FIG. 4 is a diagram showing the optical loss of the separation band, and shows the influence of the optical waveguide width and the separation length of the separation band on the optical loss in the separation band. FIG. 5 is a plan view of the optical waveguide used in the calculation of FIG.
図5を参照して、分離帯の光損失を、長さlの分離長を有する分離帯で幅Wiを有し、その両側の電極下で幅W1、W2(W1=W2)有する光導波路について計算した。なお、光導波路は厚さ200nmのInGaPからなり、この光導波路はInPに埋め込まれている。また、W1=W2=1.6μmとして計算した。なお、図5の縦軸は、電極下の光導波路幅W1=W2により規格化された分離帯の光導波路幅Wiを表している。 Referring to FIG. 5, the optical loss of the separation band is as follows. The optical waveguide has the width Wi in the separation band having the separation length of 1 and the widths W1 and W2 (W1 = W2) under the electrodes on both sides. Calculated. The optical waveguide is made of InGaP with a thickness of 200 nm, and this optical waveguide is embedded in InP. In addition, calculation was performed assuming that W1 = W2 = 1.6 μm. The vertical axis in FIG. 5 represents the optical waveguide width Wi of the separation band normalized by the optical waveguide width W1 = W2 below the electrode.
図4を参照して、分離帯の光導波路幅Wiが狭くなるほど、また、分離長が短くなるほど、分離帯での光損失は増加する。しかし、分離帯の光導波路幅Wiが電極下の光導波路幅W1=W2の0.5倍程度、例えば0.4〜0.6倍程度では、分離帯での光損失を−0.5db程度に抑えることができる。上述した本第1実施形態の光半導体集積素子では、図5の結果から分離帯の損失が−0.5dbと算出される。この程度の光損失は、通常の光半導体集積素子の分離帯での光損失として許容し得る範囲である。 Referring to FIG. 4, the optical loss in the separation band increases as the optical waveguide width Wi of the separation band becomes narrower and the separation length becomes shorter. However, when the optical waveguide width Wi in the separation band is about 0.5 times the optical waveguide width W1 = W2 below the electrode, for example, about 0.4 to 0.6 times, the optical loss in the separation band is about -0.5 db. Can be suppressed. In the above-described optical semiconductor integrated device according to the first embodiment, the loss of the separation band is calculated to be −0.5 db from the result of FIG. This level of light loss is in a range that can be tolerated as light loss in the separation band of a normal optical semiconductor integrated device.
上述した本第1実施形態の光半導体集積素子は、DFB半導体レーザ16が発生した波長1.55μm帯の単一モードのレーザ光を変調器15により光強度変調、例えばパルス変調して出力する。この光半導体集積素子では、図10に示した同じ従来の光半導体集積素子と比較して半分の分離長lで、半導体レーザ16と変調器15間の干渉を同程度に抑制することができた。
The above-described optical semiconductor integrated device according to the first embodiment outputs a single-mode laser beam having a wavelength of 1.55 μm generated by the
本発明の第2実施形態は、位相制御部を有する可変波長DBR半導体レーザに関する。 The second embodiment of the present invention relates to a variable wavelength DBR semiconductor laser having a phase control unit.
図6は本発明の第2実施形態の光半導体集積素子平面図、図7は本発明の第2実施形態の光半導体集積素子断面図であり、DBR半導体レーザを表している。 FIG. 6 is a plan view of an optical semiconductor integrated device according to the second embodiment of the present invention, and FIG. 7 is a cross-sectional view of the optical semiconductor integrated device according to the second embodiment of the present invention, showing a DBR semiconductor laser.
図6及び図7を参照して、第2実施形態の光半導体集積素子は、活性層電極12c、位相制御電極12d及びDBR電極12eがこの順で光導波路4上に一列に配置されている。光導波路4は、活性層電極12c直下では活性層電極から駆動電流が注入されて発光する活性層4aからなる。また、位相制御電極12d及びDBR電極12e直下では、それぞれの電極12d、12eにより屈折率が制御される屈折率制御層4dからなる。DBR電極12eに印加する電流は、その直下の屈折率制御層4dの屈折率を制御し、屈折率制御層4dの下に設けられた回折格子2aとともにDBR半導体レーザの発振波長を制御する。位相制御電極12dに印加された電流は、活性層4aと回折格子間を往復するレーザ光の位相が一致するように制御する。
6 and 7, in the optical semiconductor integrated device of the second embodiment, the
第1実施形態と同様に、基板1上に形成されたメサストライプ6と、メサストライプ6を埋め込む高抵抗の埋込み層7が形成されている。このメサストライプ6に含まれる層構造は上述した第1実施形態の光導波路4と同様である。
Similar to the first embodiment, a
メサストライプ6の幅は、光導波路4の幅が各電極12c、12d、12e直下で1.6μm、各分離帯10−1、10−2で0.8μmとした。分離帯10−1、10−2の長さ(分離長)はそれぞれ10μmとした。
The width of the
本第2実施形態の光半導体集積素子は、分離帯10−1、10−2の長さを従来の半分にして、各電極間の干渉を同等に抑制することができた。 In the optical semiconductor integrated device of the second embodiment, the length of the separation bands 10-1 and 10-2 can be reduced to half that of the conventional one, and interference between the electrodes can be suppressed equally.
本発明の第3実施形態は電極下でメサストライプの幅を徐々に狭くした光半導体集積素子に関する。 The third embodiment of the present invention relates to an optical semiconductor integrated device in which the width of the mesa stripe is gradually narrowed under the electrode.
図8は本発明の第3実施形態の光半導体集積素子平面図であり、DFB半導体レーザと変調器を集積した光半導体集積素子のメサストライプおよび電極の平面形状を表している。 FIG. 8 is a plan view of an optical semiconductor integrated device according to the third embodiment of the present invention, and shows the planar shape of the mesa stripe and electrode of the optical semiconductor integrated device in which the DFB semiconductor laser and the modulator are integrated.
図8を参照して、メサストライプ6の幅は、分離帯10で一定幅をなし、半導体レーザの電極12a及び変調器15の電極12bの下で所定の幅まで徐々に、例えばテーパ状に拡幅する。1実施例では、分離帯10では0.8μmの幅を有し、電極12a、12b下からテーパ状に1.6μmまで拡幅し、その後1.6μmの所定幅で電極12a、12b下に延在する。メサストライプ6の幅以外は、第1実施形態と同様である。
Referring to FIG. 8, the width of the
本第3実施形態では、メサストライプ6幅、即ち光導波路4の幅が緩やかに変化するので、分離帯10での光損失が少ない。
In the third embodiment, since the width of the
本発明の第4実施形態はメサストライプの幅を分離帯で徐々に狭くした光半導体集積素子に関する。 The fourth embodiment of the present invention relates to an optical semiconductor integrated device in which the width of the mesa stripe is gradually narrowed in the separation band.
図9は本発明の第4実施形態の光半導体集積素子平面図であり、DFB半導体レーザと変調器を集積した光半導体集積素子のメサストライプおらび電極の平面形状を表している。 FIG. 9 is a plan view of an optical semiconductor integrated device according to the fourth embodiment of the present invention, and shows a planar shape of a mesa stripe and electrode of an optical semiconductor integrated device in which a DFB semiconductor laser and a modulator are integrated.
図9を参照して、メサストライプ6の幅は、電極12a、12b下で一定幅、例えば幅1.6μmを有し、分離帯10の中央で最小幅、例えは0.8μmとなるように徐々に、例えばテーパ状に中央に向かい狭くなっている。他の構成は第3実施形態と同様である。
Referring to FIG. 9, the width of the
本第4実施形態では、第3実施形態と同様の効果を奏する他、電極12a、12b下の光導波路4の幅が一定なので半導体レーザ16及び変調器15の特性の制御が容易になる。
In the fourth embodiment, the same effects as in the third embodiment can be obtained, and the characteristics of the
上述した第3及び第4実施形態において、メサストライプ幅をテーパ状に変化させることに限らず、メサストライプ幅を穏やかに広く又は狭くしてもよい。また、本発明の光半導体集積素子において、分離帯の上部クラッド層の表面に溝を形成し、又は、分離帯の上部クラッド層の表面に高抵抗のイオン注入層を形成して、絶縁分離をより十分に行なうこともできる。 In the third and fourth embodiments described above, the mesa stripe width is not limited to the tapered shape, and the mesa stripe width may be gently widened or narrowed. Also, in the optical semiconductor integrated device of the present invention, a groove is formed on the surface of the upper cladding layer of the separation band, or a high resistance ion implantation layer is formed on the surface of the upper cladding layer of the separation band, so that insulation isolation is achieved. It can also be done more fully.
上記本明細書には以下の付記記載の発明が開示されている。
(付記1)光導波路上に積層された上部クラッド層を含み、側面が高抵抗層により絶縁されたメサストライプと、
前記メサストライプ上面に、前記メサストライプの延在方向に分離して設けられた第1及び第2の電極とを有する光半導体集積素子において、
前記第1及び第2の電極間の前記メサストライプの最小幅が、前記第1の電極下の前記メサストライプの最大幅及び前記第2の電極下の前記メサストライプの最大幅より狭いことを特徴とする光半導体集積素子。
(付記2)前記メサストライプは、側面が高抵抗埋込み層により埋め込まれたメサメサストライプであることを特徴とする付記1記載の光半導体集積素子。
(付記3)前記第1及び第2の電極間の前記メサストライプの最小幅が、前記第1の電極下の前記メサストライプの最大幅の1/2及び第2の電極下の前記メサストライプの最大幅の1/2より広いことを特徴とする付記1又は2記載の光半導体集積素子。
(付記4)前記メサストライプは、前記第1の電極下、前記第2の電極下及び前記第1及び第2の電極間でそれぞれ第1、第2及び第3の幅を有することを特徴とする付記1、2又は3記載の光半導体集積素子。
(付記5)前記電極下の前記メサストライプは、前記電極端近傍で徐々に狭くなり前記第1及び第2の電極間の前記メサストライプと接続することを特徴とする請求項1、2又は3記載の光半導体集積素子。
(付記6)前記第1及び第2の電極間の前記メサストライプは、前記第1及び第2の電極間の中央部から前記第1及び第2の電極方向へ徐々に拡幅していることを特徴とする請求項1、2又は3記載の光半導体集積素子。
The invention described in the following supplementary notes is disclosed in the present specification.
(Supplementary note 1) A mesa stripe including an upper clad layer laminated on an optical waveguide and having a side surface insulated by a high resistance layer;
In an optical semiconductor integrated device having first and second electrodes provided on the top surface of the mesa stripe so as to be separated in the extending direction of the mesa stripe,
The minimum width of the mesa stripe between the first and second electrodes is narrower than the maximum width of the mesa stripe under the first electrode and the maximum width of the mesa stripe under the second electrode. An optical semiconductor integrated device.
(Supplementary note 2) The optical semiconductor integrated device according to
(Supplementary Note 3) The minimum width of the mesa stripe between the first and second electrodes is ½ of the maximum width of the mesa stripe under the first electrode and the mesa stripe under the second electrode. 3. The optical semiconductor integrated device according to
(Supplementary Note 4) The mesa stripe has first, second, and third widths under the first electrode, under the second electrode, and between the first and second electrodes, respectively. The optical semiconductor integrated device according to
(Supplementary note 5) The mesa stripe under the electrode is gradually narrowed in the vicinity of the electrode end and connected to the mesa stripe between the first and second electrodes. The optical semiconductor integrated device described.
(Appendix 6) The mesa stripe between the first and second electrodes is gradually widened from the center between the first and second electrodes in the direction of the first and second electrodes. 4. The optical semiconductor integrated device according to
本発明を、光導波路上に複数電極が設けられた光半導体集積素子に適用することで、電極間の干渉が少ない優れた特性を有する光半導体集積素子を提供することができる。 By applying the present invention to an optical semiconductor integrated device in which a plurality of electrodes are provided on an optical waveguide, an optical semiconductor integrated device having excellent characteristics with less interference between electrodes can be provided.
1 基板
2 回折格子層
2a 回折格子
3 バッファ層
4 光導波路
4a 活性層
4b 変調層
4c 光透過層
4d 屈折率制御層
5 上部クラッド層
6 メサストライプ
10、10−1、10−2 分離帯
11 コンタクト層
12a、12b、13 電極
12c 活性層電極
12d 位相制御電極
12e DBR電極
15 変調器
16 半導体レーザ
DESCRIPTION OF
Claims (5)
前記メサストライプ上面に、前記メサストライプの延在方向に分離して設けられた第1及び第2の電極とを有する光半導体集積素子において、
前記第1及び第2の電極間の前記メサストライプの最小幅が、前記第1の電極下の前記メサストライプの最大幅及び前記第2の電極下の前記メサストライプの最大幅より狭いことを特徴とする光半導体集積素子。 A mesa stripe including an upper clad layer laminated on an optical waveguide and having a side surface insulated by a high-resistance layer;
In an optical semiconductor integrated device having first and second electrodes provided on the top surface of the mesa stripe so as to be separated in the extending direction of the mesa stripe,
The minimum width of the mesa stripe between the first and second electrodes is narrower than the maximum width of the mesa stripe under the first electrode and the maximum width of the mesa stripe under the second electrode. An optical semiconductor integrated device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040351A JP4835190B2 (en) | 2006-02-17 | 2006-02-17 | Optical semiconductor integrated device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040351A JP4835190B2 (en) | 2006-02-17 | 2006-02-17 | Optical semiconductor integrated device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220930A true JP2007220930A (en) | 2007-08-30 |
JP4835190B2 JP4835190B2 (en) | 2011-12-14 |
Family
ID=38497866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040351A Active JP4835190B2 (en) | 2006-02-17 | 2006-02-17 | Optical semiconductor integrated device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4835190B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045066A (en) * | 2008-08-08 | 2010-02-25 | Fujitsu Ltd | Semiconductor laser device |
JP2012083474A (en) * | 2010-10-08 | 2012-04-26 | Anritsu Corp | Optical gate element |
JP2013222795A (en) * | 2012-04-16 | 2013-10-28 | Mitsubishi Electric Corp | Modulator integrated laser element |
JP2014053346A (en) * | 2012-09-05 | 2014-03-20 | Seiko Epson Corp | Short optical pulse generator, terahertz wave generator, camera, imaging device, and measuring device |
JP2020174140A (en) * | 2019-04-11 | 2020-10-22 | 住友電気工業株式会社 | Semiconductor integrated optical device and method of fabricating semiconductor integrated optical device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102615A (en) * | 1991-10-07 | 1993-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacture thereof |
JPH08125267A (en) * | 1994-10-28 | 1996-05-17 | Oki Electric Ind Co Ltd | Optical semiconductor element and manufacture thereof |
JP2003229635A (en) * | 2002-02-01 | 2003-08-15 | Sumitomo Electric Ind Ltd | Semiconductor optical integrated element |
-
2006
- 2006-02-17 JP JP2006040351A patent/JP4835190B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102615A (en) * | 1991-10-07 | 1993-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacture thereof |
JPH08125267A (en) * | 1994-10-28 | 1996-05-17 | Oki Electric Ind Co Ltd | Optical semiconductor element and manufacture thereof |
JP2003229635A (en) * | 2002-02-01 | 2003-08-15 | Sumitomo Electric Ind Ltd | Semiconductor optical integrated element |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045066A (en) * | 2008-08-08 | 2010-02-25 | Fujitsu Ltd | Semiconductor laser device |
JP2012083474A (en) * | 2010-10-08 | 2012-04-26 | Anritsu Corp | Optical gate element |
JP2013222795A (en) * | 2012-04-16 | 2013-10-28 | Mitsubishi Electric Corp | Modulator integrated laser element |
JP2014053346A (en) * | 2012-09-05 | 2014-03-20 | Seiko Epson Corp | Short optical pulse generator, terahertz wave generator, camera, imaging device, and measuring device |
JP2020174140A (en) * | 2019-04-11 | 2020-10-22 | 住友電気工業株式会社 | Semiconductor integrated optical device and method of fabricating semiconductor integrated optical device |
Also Published As
Publication number | Publication date |
---|---|
JP4835190B2 (en) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5891920B2 (en) | Modulator integrated laser device | |
JP6623073B2 (en) | Optical waveguide structure, integrated optical device, and method of manufacturing optical waveguide structure | |
JP3950604B2 (en) | Semiconductor laser device, semiconductor laser array device, and optical transmission device | |
EP1722265A1 (en) | Photonic crystal semiconductor device and method for manufacturing same | |
JP2005116933A (en) | Surface emitting laser element array and manufacturing method thereof | |
KR100852388B1 (en) | Semiconductor laser device having an insulating region | |
JP2004053830A (en) | Optical semiconductor device | |
JP6996183B2 (en) | Semiconductor optical device | |
JP4835190B2 (en) | Optical semiconductor integrated device | |
WO2013176201A1 (en) | Vertical-cavity surface-emitting laser | |
JP7046484B2 (en) | Array semiconductor optical elements, optical transmission modules, optical modules, and methods for manufacturing them. | |
JP4938709B2 (en) | Method for manufacturing optical semiconductor device | |
JP4909159B2 (en) | Semiconductor waveguide device, manufacturing method thereof, and semiconductor laser | |
US10027088B2 (en) | Integrated semiconductor optical element and manufacturing method for same | |
KR102642580B1 (en) | Tunable distributed feedback laser diode with thin film heater | |
JP4926641B2 (en) | Semiconductor laser | |
JP4422597B2 (en) | Semiconductor laser and manufacturing method thereof | |
JP2019079993A (en) | Semiconductor optical element | |
JP2009054721A (en) | Semiconductor element, and manufacturing method of semiconductor element | |
JP5457239B2 (en) | Wavelength control method and wavelength control apparatus for optical element | |
US8189631B2 (en) | External resonator-type wavelength tunable laser device | |
JP2008282937A (en) | Tunable light source | |
KR102372373B1 (en) | laser device | |
JP2002076510A (en) | Semiconductor laser and production method therefor | |
WO2019208269A1 (en) | Semiconductor optical element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4835190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |