JP2007218965A - Plasma display device - Google Patents
Plasma display device Download PDFInfo
- Publication number
- JP2007218965A JP2007218965A JP2006036335A JP2006036335A JP2007218965A JP 2007218965 A JP2007218965 A JP 2007218965A JP 2006036335 A JP2006036335 A JP 2006036335A JP 2006036335 A JP2006036335 A JP 2006036335A JP 2007218965 A JP2007218965 A JP 2007218965A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- abnormality
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。 The present invention relates to a plasma display device which is an image display device using a plasma display panel.
プラズマディスプレイパネル(以下、「パネル」と呼ぶ)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。このパネルを用いたプラズマディスプレイ装置を安全に使用するために、例えば部品の破壊などの異常が万一発生した場合にその異常を検出しプラズマディスプレイ装置の電源を遮断するなど、様々な保護回路が提案されている。 A plasma display panel (hereinafter referred to as “panel”) is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight. In order to use a plasma display device using this panel safely, there are various protection circuits, such as detecting an abnormality and shutting off the power source of the plasma display device when an abnormality such as destruction of parts occurs. Proposed.
特に、プラズマディスプレイ装置では、パネルの各電極に高電圧の駆動パルスを供給して表示動作を行うため高電圧電源が必要である。これとともに、このような高電圧に基づく異常からプラズマディスプレイ装置を確実に保護するために、高電圧電源の電源電圧の変動を監視し、電源電圧が正常でない場合にパネルへの駆動動作を適切に制御する必要がある。 In particular, in a plasma display device, a high voltage power source is required to perform a display operation by supplying a high voltage drive pulse to each electrode of the panel. At the same time, in order to reliably protect the plasma display device from such high-voltage abnormalities, the fluctuation of the power supply voltage of the high-voltage power supply is monitored, and when the power supply voltage is not normal, the drive operation to the panel is appropriately performed Need to control.
このような高電圧電源に保護回路を備えたプラズマディスプレイ装置として、走査パルス発生回路に印加する高電源電圧の異常を検出してパネルの駆動回路の動作を停止させるような保護回路を設けたプラズマディスプレイ装置が提案されている。また、このような従来の保護回路の一例として、互に直列に接続された第1のツェナダイオードおよび第2のツェナダイオードを含む分圧回路と、分圧回路に接続されるトランジスタとを具備し、トランジスタのベース端子には第1のツェナダイオードおよび第2のツェナダイオードの両者によりドロップされた後の電圧が印加され、トランジスタのエミッタ−コレクタ間と第1のツェナダイオードとが高電源電圧に対し直列に接続され、トランジスタのコレクタ電圧に基づいて電源電圧の異常を検出するような構成の異常検出回路を有した保護回路が提案されている(例えば、特許文献1参照)。
しかしながら、上述した従来例のように、ツェナダイオードを利用した分圧回路とトランジスタの特性とを組み合わせて電圧の異常を検出しようとする場合、ツェナダイオードの電圧対電流特性のばらつきやトランジスタ特性のばらつきなどにより、異常と判定するための電圧許容範囲を示す上限電圧値や下限電圧値が正確に設定できないという課題があった。 However, as in the conventional example described above, when trying to detect a voltage abnormality by combining a voltage dividing circuit using a Zener diode and the characteristics of a transistor, variations in voltage-current characteristics of the Zener diode and variations in transistor characteristics. For example, there is a problem that the upper limit voltage value and the lower limit voltage value indicating the voltage allowable range for determining an abnormality cannot be set accurately.
すなわち、従来例のような構成の場合、例えば、本来は定電圧を生成するための定電圧素子であるツェナダイオードの電圧対電流特性をスイッチング特性として利用している。このような電圧対電流特性はある程度の傾きを持った特性であるため、急峻なスイッチング特性が得られず、その結果、スイッチングするための判定レベルがばらつくこととなる。このため、この判定レベルに対応した上限電圧値や下限電圧値もばらつくこととなり、さらに、温度変化や経年変化などにも影響されやすくなる。 That is, in the case of the configuration as in the conventional example, for example, the voltage-current characteristic of a Zener diode, which is a constant voltage element that originally generates a constant voltage, is used as the switching characteristic. Since such voltage-to-current characteristics are characteristics having a certain degree of inclination, steep switching characteristics cannot be obtained, and as a result, determination levels for switching vary. For this reason, the upper limit voltage value and the lower limit voltage value corresponding to this determination level also vary, and further, it is easily affected by temperature change and secular change.
また逆に、正確に設定しようとすると、例えば可変抵抗器などと組み合わせた構成とし、可変抵抗器の調整により所望の上限電圧値や下限電圧値に設定するなどの必要が生じ、可変抵抗器などのコストアップとともに、製造工程などにおいて調整工程が増えるなどの課題があった。 On the other hand, in order to set accurately, for example, it is configured to be combined with a variable resistor or the like, and it is necessary to set a desired upper limit voltage value or lower limit voltage value by adjusting the variable resistor. As the cost increases, there are problems such as an increase in the adjustment process in the manufacturing process.
このように異常と判定するため、許容範囲である上限電圧値や下限電圧値が正確に設定できないと、異常であっても正常と判定される可能性もあり、例えば高電圧の異常が万一発生した場合であってもプラズマディスプレイ装置の電源を遮断するなどの適切な保護ができなくなるおそれがあった。 In order to determine an abnormality as described above, if the upper limit voltage value and the lower limit voltage value which are allowable ranges cannot be accurately set, it may be determined that the abnormality is normal. For example, a high voltage abnormality may occur. Even if it occurs, there is a possibility that appropriate protection such as shutting off the power source of the plasma display device cannot be performed.
本発明は、上記課題を解決するためになされたもので、異常と判定するために利用する上限電圧値や下限電圧値を正確に設定できる高電圧の異常検出機能を有した保護機能を備えるとともに、この異常検出機能においても、容易に実現可能な高電圧からの保護を図る機能を備えた高電圧プラズマディスプレイ装置を提供することを目的とする。 The present invention has been made to solve the above problems, and has a protection function having a high voltage abnormality detection function capable of accurately setting an upper limit voltage value and a lower limit voltage value used for determining an abnormality. Therefore, it is an object of the present invention to provide a high voltage plasma display device having a function of protecting from high voltage that can be easily realized even in this abnormality detection function.
上述したような課題を解決するために、本発明のプラズマディスプレイ装置は、表示電極を複数形成した基板とデータ電極を表示電極に対して交差するように複数形成した基板とを対向配置させることで内部に放電セルを形成したパネル部と、それぞれの電極を駆動するための電極駆動部とを具備し、電極駆動部が、電極を駆動するための駆動電圧波形を生成する駆動回路部と、駆動回路部に駆動用電源電圧を供給する駆動用電源部と、駆動用電源部から供給する駆動用電源電圧の異常を検出する異常検出部と、異常検出部を構成するそれぞれの回路に回路用電源電圧を供給する回路用電源部とを有する。さらに、本発明のプラズマディスプレイ装置の異常検出部は、駆動用電源部の駆動用電源電圧を分圧し、分圧した電圧を検出電圧として出力する分圧回路と、第1の定電圧および第2の定電圧を生成する定電圧回路と、分圧回路からの検出電圧と定電圧回路からの第1の定電圧とを比較し、検出電圧が第1の定電圧以上になるとき、電圧変化を検出したとする第1の検出信号を出力する第1のコンパレータと、分圧回路からの検出電圧と定電圧回路からの第2の定電圧とを比較し、検出電圧が第2の定電圧以下になるとき、電圧変化を検出したとする第2の検出信号を出力する第2のコンパレータと、第1の検出信号および第2の検出信号の少なくとも一方の信号が電圧変化の検出を示すとき、異常を検出したと判定し、電圧異常検出信号を出力する判定回路と、一端が判定回路の出力に接続され、他端が回路用電源部の出力の一方に接続され、判定回路の出力に重畳されたノイズを除去するためのキャパシタと、一端が判定回路の出力に接続され、他端が回路用電源部の出力の他方に接続され、判定回路の出力電圧を所定の電圧範囲に制限するためのダイオードとを備える。そして、本発明のプラズマディスプレイ装置は、異常検出部においてキャパシタによりノイズを除去されかつダイオードにより電圧制限された判定回路の電圧異常検出信号が異常の検出を示すとき、電極駆動部の駆動動作を停止させる構成である。 In order to solve the above-described problems, the plasma display device of the present invention is configured by arranging a substrate on which a plurality of display electrodes are formed and a substrate on which a plurality of data electrodes are formed so as to intersect the display electrodes. A panel unit having discharge cells formed therein and an electrode driving unit for driving each electrode, the electrode driving unit generating a driving voltage waveform for driving the electrode, and a drive A drive power supply unit that supplies a drive power supply voltage to the circuit unit, an abnormality detection unit that detects an abnormality in the drive power supply voltage supplied from the drive power supply unit, and a circuit power supply for each circuit that constitutes the abnormality detection unit A circuit power supply for supplying voltage. Furthermore, the abnormality detection unit of the plasma display device of the present invention divides the driving power supply voltage of the driving power supply unit and outputs the divided voltage as a detection voltage, the first constant voltage, and the second constant voltage. The constant voltage circuit that generates a constant voltage of the voltage, and the detected voltage from the voltage dividing circuit and the first constant voltage from the constant voltage circuit are compared, and when the detected voltage is equal to or higher than the first constant voltage, the voltage change is The first comparator that outputs the first detection signal that is detected and the detection voltage from the voltage dividing circuit and the second constant voltage from the constant voltage circuit are compared, and the detection voltage is equal to or lower than the second constant voltage. When the second comparator outputs a second detection signal indicating that a voltage change is detected, and when at least one of the first detection signal and the second detection signal indicates the detection of the voltage change, It is determined that an abnormality has been detected, and the voltage abnormality detection signal is A determination circuit to which power is applied, one end connected to the output of the determination circuit, the other end connected to one of the outputs of the circuit power supply unit, a capacitor for removing noise superimposed on the output of the determination circuit, and one end A diode is connected to the output of the determination circuit, the other end is connected to the other output of the circuit power supply unit, and a diode for limiting the output voltage of the determination circuit to a predetermined voltage range. The plasma display device of the present invention stops the driving operation of the electrode driving unit when the voltage abnormality detection signal of the determination circuit in which the noise is removed by the capacitor and the voltage is limited by the diode in the abnormality detection unit indicates the detection of the abnormality. It is the structure to make.
また、本発明のプラズマディスプレイ装置は、第1の定電圧により駆動用電源電圧の正常とする上限電圧が設定され、第2の定電圧により駆動用電源電圧の正常とする下限電圧が設定された構成である。 In the plasma display device of the present invention, the upper limit voltage for normalizing the driving power supply voltage is set by the first constant voltage, and the lower limit voltage for normalizing the driving power supply voltage is set by the second constant voltage. It is a configuration.
また、本発明のプラズマディスプレイ装置は、定電圧回路がツェナダイオードを利用して第1の定電圧および第2の定電圧を生成する構成である。 In the plasma display device of the present invention, the constant voltage circuit generates a first constant voltage and a second constant voltage using a Zener diode.
本発明のプラズマディスプレイ装置によれば、異常と判定するために利用する上限電圧値や下限電圧値に対応した判定レベルが安定した動作状態の定電圧回路により決定されるとともに、コンパレータによる急峻なスイッチング特性により判定レベルを超えたかどうかを判定できるため、異常と判定するための上限電圧値や下限電圧値を正確に設定できる。さらに、判定回路の出力に接続されたキャパシタにより、高電圧パルスなどの影響によるノイズを除去できるとともに、判定回路の出力に接続されたダイオードにより判定回路の出力電圧を所定の電圧範囲に制限できるため、判定回路の出力電圧が周辺の高電圧の影響を受けて異常に上昇することを防止でき、判定回路を含めて異常検出部を構成する回路素子を保護することができる。よって、本発明のプラズマディスプレイ装置によれば、上限電圧値や下限電圧値を正確に設定できる高電圧の異常検出機能を有した保護機能を備えるとともに、この異常検出機能においても、容易に実現可能な高電圧からの保護を図る機能を備えた高電圧プラズマディスプレイ装置を提供することができる。 According to the plasma display device of the present invention, the determination level corresponding to the upper limit voltage value and the lower limit voltage value used for determining an abnormality is determined by a constant voltage circuit in a stable operating state, and abrupt switching is performed by a comparator. Since it can be determined whether or not the determination level has been exceeded due to the characteristics, the upper limit voltage value and the lower limit voltage value for determining an abnormality can be accurately set. Furthermore, the noise connected to the output of the determination circuit can be removed by a capacitor connected to the output of the determination circuit, and the output voltage of the determination circuit can be limited to a predetermined voltage range by a diode connected to the output of the determination circuit. Therefore, it is possible to prevent the output voltage of the determination circuit from being abnormally increased due to the influence of the surrounding high voltage, and it is possible to protect the circuit elements constituting the abnormality detection unit including the determination circuit. Therefore, according to the plasma display apparatus of the present invention, a protection function having a high voltage abnormality detection function capable of accurately setting the upper limit voltage value and the lower limit voltage value is provided, and can be easily realized even with this abnormality detection function. It is possible to provide a high-voltage plasma display device having a function of protecting against high voltage.
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施の形態)
図1は、本発明の実施の形態のプラズマディスプレイ装置におけるパネルの分解斜視図である。パネル10は、ガラス製の前面基板21と背面基板31とを対向配置して、その間に多数の放電セルを形成するように構成されている。前面基板21上には表示電極対を構成する走査電極22と維持電極23とが互いに平行に対をなして複数形成されている。そして、走査電極22および維持電極23を覆うように誘電体層24が形成され、誘電体層24上には保護層25が形成されている。また、背面基板31上には絶縁体層33で覆われた複数のデータ電極32が設けられ、絶縁体層33上に井桁状の隔壁34が設けられている。また、絶縁体層33の表面および隔壁34の側面に蛍光体層35が設けられている。そして、走査電極22および維持電極23とデータ電極32とが交差するように前面基板21と背面基板31とが対向配置されており、電極の交差するそれぞれの位置に放電セルが形成されている。放電セルには放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネル10の構造は上述したものに限られるわけではなく、例えば井桁状の隔壁34の代わりにストライプ状の隔壁を備えたものであってもよい。
(Embodiment)
FIG. 1 is an exploded perspective view of a panel in a plasma display apparatus according to an embodiment of the present invention. The
図2は本発明の実施の形態のプラズマディスプレイ装置におけるパネル10の電極配列図である。行方向にn本の走査電極221〜22n(図1の走査電極22)およびn本の維持電極231〜23n(図1の維持電極23)が配列され、列方向にm本のデータ電極321〜32m(図1のデータ電極32)が配列されている。そして、1対の走査電極22iおよび維持電極23i(i=1〜n)と1つのデータ電極32j(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。
FIG. 2 is an electrode array diagram of
図2に示すような各電極を駆動する手法として、1フィールド期間を複数のサブフィールドに分割したうえで、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。このような手法はサブフィールド法と呼ばれており、本実施の形態でもこのようなサブフィールド法に基づき各電極を駆動するような構成例を挙げて説明する。 As a method for driving each electrode as shown in FIG. 2, a method of performing gradation display by combining a subfield to emit light after dividing one field period into a plurality of subfields. Such a method is called a subfield method, and this embodiment will be described with reference to a configuration example in which each electrode is driven based on such a subfield method.
図3は本発明の実施の形態のプラズマディスプレイ装置のブロック図である。プラズマディスプレイ装置100は、パネル部としてのパネル10、画像信号処理部42、データ電極駆動部43、走査電極駆動部44、維持電極駆動部46、タイミング発生部48および各回路ブロックに必要な電源を供給する電源部(図示せず)を備えている。また、データ電極駆動部43、走査電極駆動部44および維持電極駆動部46により電極駆動部を構成している。
FIG. 3 is a block diagram of the plasma display device according to the embodiment of the present invention. The
画像信号処理部42は、画像信号sigを各放電セルのサブフィールドごとの発光・非発光を示す画像データに変換する。データ電極駆動部43は、サブフィールドごとの画像データを各データ電極32に対応する信号に変換し、各データ電極32を駆動する。走査電極駆動部44は、各走査電極22に所定の駆動電圧波形を供給し、各走査電極22を駆動する。維持電極駆動部46は、各維持電極23に所定の駆動電圧波形を供給し、各維持電極23を駆動する。タイミング発生部48は、水平同期信号Hおよび垂直同期信号Vをもとにして各電極駆動部の駆動電圧波形を制御する各種のタイミング信号を発生し、各電極駆動部へ供給する。
The image
図4は、本発明の実施の形態のプラズマディスプレイ装置におけるパネル10の各電極に印加する駆動電圧波形図である。図4に示すように、本プラズマディスプレイ装置では、サブフィールド法に基づき、初期化期間、書込み期間、および維持期間を含む複数のサブフィールドにより1フィールド期間を構成している。さらに、本プラズマディスプレイ装置では、各サブフィールドごとにデータ電極、走査電極および維持電極に、図4に示すような駆動電圧波形の駆動信号を印加することで、放電セルを選択的に発光させて階調表示を行う。
FIG. 4 is a waveform diagram of driving voltage applied to each electrode of
以下、図4を用いて、パネル10を駆動するための駆動電圧波形とその波形に応じたパネルの基本的な動作について説明する。
Hereinafter, the driving voltage waveform for driving the
まず、初期化期間では、データ電極321〜32mおよび維持電極231〜23nを電圧0ボルトに保持し、走査電極221〜22nに対して放電開始電圧以下となる電圧Vi1から放電開始電圧を超える電圧Vi2に向かって緩やかに上昇するランプ電圧を印加する。すると、全ての放電セルにおいて1回目の微弱な初期化放電を起こし、走査電極221〜22n上に負の壁電圧が蓄えられるとともに、維持電極231〜23n上およびデータ電極321〜32m上に正の壁電圧が蓄えられる。ここで、電極上の壁電圧とは、電極を覆う誘電体層あるいは蛍光体層上に蓄積した壁電荷により生じる電圧をあらわす。その後、維持電極231〜23nを正の電圧Veに保ち、走査電極221〜22nに電圧Vi3から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて2回目の微弱な初期化放電を起こし、走査電極221〜22n上の壁電圧と維持電極231〜23n上の壁電圧との電圧差が弱められ、データ電極321〜32m上の壁電圧も書込み動作に適した値に調整される。このようにして、全ての放電セルにおいて初期化の放電が実行される。
First, in the initialization period, the
続く書込み期間では、走査電極221〜22nを一旦、書込バイアス電圧Vscに保持する。次に、データ電極321〜32mのうち、1行目に表示すべき放電セルのデータ電極32kに正の書込パルス電圧Vdを印加するとともに、1行目の走査電極221に走査パルス電圧Vaを印加する。このとき、データ電極32kと走査電極221との交差部の電圧は、外部印加電圧(Vd−Va)にデータ電極32k上の壁電圧および走査電極221上の壁電圧の大きさが加算されたものとなり、放電開始電圧を超える。そして、データ電極32kと走査電極221との間および維持電極231と走査電極221との間に書込み放電が起こり、この放電セルの走査電極221上に正の壁電圧が蓄積され、維持電極231上に負の壁電圧が蓄積され、データ電極32k上にも負の壁電圧が蓄積される。このようにして、1行目に表示すべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、正の書込パルス電圧Vdを印加しなかったデータ電極と走査電極221との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。
In the subsequent address period, the
続く維持期間では、まず、維持電極231〜23nを電圧0ボルトに戻し、走査電極221〜22nに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした放電セルにおいては、走査電極22i上と維持電極23i上との間の電圧は、維持パルス電圧Vsに、走査電極22i上および維持電極23i上の壁電圧の大きさが加算されたものとなり、放電開始電圧を超える。そして、走査電極22iと維持電極23iとの間に維持放電が起こり、走査電極22i上に負の壁電圧が蓄積され、維持電極23i上に正の壁電圧が蓄積される。このときデータ電極32k上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧状態が保持される。続いて、走査電極221〜22nを電圧0ボルトに戻し、維持電極231〜23nに正の維持パルス電圧Vsを印加する。すると、維持放電を起こした放電セルでは、維持電極23i上と走査電極22i上との間の電圧は放電開始電圧を超えるので、再び維持電極23iと走査電極22iとの間に維持放電が起こり、維持電極23i上に負の壁電圧が蓄積され、走査電極22i上に正の壁電圧が蓄積される。以降同様に、走査電極221〜22nと維持電極231〜23nとに交互に維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルでは維持放電が継続して行われる。なお、維持期間の最後には走査電極221〜22nと維持電極231〜23nとの間にいわゆる細幅パルスを印加して、データ電極32k上の正の壁電荷を残したまま、走査電極221〜22nおよび維持電極231〜23n上の壁電圧を消去している。こうして維持期間における維持動作が終了する。
In the subsequent sustain period, first, sustain
続いて、第2サブフィールドでの初期化期間では、維持放電を行った放電セルのみ初期化する選択初期化を実行する。選択初期化期間では、維持電極231〜23nを電圧Veに保持し、データ電極321〜32mを電圧0ボルトに保持し、走査電極221〜22nに電圧Vi3’から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは、微弱な初期化放電が発生し、走査電極22i上と維持電極23i上との壁電圧差が弱められ、データ電極32k上の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで書込み放電および維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷状態がそのまま保たれる。
Subsequently, in the initialization period in the second subfield, selective initialization is performed in which only the discharge cells that have undergone sustain discharge are initialized. In the selective initialization period, sustain
以下、第2サブフィールドでの書込み期間および維持期間では第1サブフィールドと同様の動作を実行し、さらに、それに続くサブフィールドでは第2サブフィールドと同様の動作を実行する。本プラズマディスプレイ装置は、サブフィールドごとにこのような駆動電圧波形をそれぞれの電極に供給することで各電極を駆動し、このような駆動動作を実行することで画像に応じた放電セルを発光させパネル上に画像を表示する。 Thereafter, the same operation as that of the first subfield is performed in the writing period and the sustain period in the second subfield, and further, the same operation as that of the second subfield is performed in the subsequent subfield. This plasma display device drives each electrode by supplying such a drive voltage waveform to each electrode for each subfield, and executes such a drive operation to cause discharge cells corresponding to the image to emit light. Display an image on the panel.
次に、図4で示したような駆動電圧波形を生成する走査電極駆動部44および維持電極駆動部46の構成について説明する。
Next, the configuration of scan
図5は本発明の実施の形態のプラズマディスプレイ装置の走査電極駆動部44および維持電極駆動部46の構成を示す回路図である。走査電極駆動部44は、走査電極を駆動するための初期化期間における駆動電圧波形を生成する初期化電圧発生回路50と、走査電極を駆動するための維持期間における駆動電圧波形を生成する走査電極側維持パルス発生回路(以下、適宜、「維持パルス発生回路」と呼ぶ)60と、走査電極を駆動するための書込み期間における駆動電圧波形を生成する走査パルス発生回路70と、走査パルス発生回路70に駆動用電源電圧としての書込バイアス電圧Vscを供給する書込バイアス電源73と、書込バイアス電源73から供給する書込バイアス電圧Vscの異常を検出する異常検出回路71とを備える。
FIG. 5 is a circuit diagram showing the configuration of scan
本実施の形態では、このように、電極駆動部としての走査電極駆動部44が、電極を駆動するための高電圧の駆動電圧波形を生成する駆動回路部としての走査パルス発生回路70と、走査パルス発生回路70に書込バイアス電圧Vscを供給する駆動用電源部としての書込バイアス電源73と、書込バイアス電源73から供給する書込バイアス電圧Vscの異常を検出する異常検出部しての異常検出回路71とを有したプラズマディスプレイ装置の一例を挙げて説明する。
In the present embodiment, the scan
また、維持電極駆動部46は、維持電極側維持パルス発生回路(以下、適宜、「維持パルス発生回路」と呼ぶ)90およびVe電圧印加回路95を備え、パネル10の維持電極231〜23nのそれぞれに共通に接続されている。
In addition, sustain
図5において、走査電極駆動部44の初期化電圧発生回路50は、ミラー積分回路51およびミラー積分回路52を備える。ミラー積分回路51は、走査パルス発生回路70の基準電位Aをランプ状に上昇させ、ミラー積分回路52は基準電位Aをランプ状に降下させる。また、維持パルス発生回路60は、スイッチ61およびスイッチ62を備える。スイッチ61は、走査パルス発生回路70の基準電位Aを維持パルス電圧Vsに接続し、スイッチ62は基準電位Aを接地電位に接続する。なお、維持パルス発生回路60には電力回収回路63をさらに備えていてもよい。
In FIG. 5, the initialization
走査パルス発生回路70は、基準電位Aを負の走査パルス電圧Vaに接続するためのスイッチ72と、書込バイアス電源73から供給された書込バイアス電圧Vscと走査パルス電圧Vaとを所定の期間切替えて、n本の走査電極221〜22nのそれぞれに走査パルス信号を印加するためのn個のスイッチング回路801〜80nと、スイッチング回路801〜80nを制御するための走査制御回路851〜85nと、走査制御回路851〜85nに電源電圧Vdd2を印加する走査制御電源VZとを備えている。そして、それぞれのスイッチング回路80iは、直列に接続されたスイッチ81iおよびスイッチ82iと、スイッチ81iおよびスイッチ82iのそれぞれに並列に接続されたダイオード83iおよびダイオード84iとを備えている。そしてそれらスイッチング回路801〜80nのそれぞれは書込バイアス電源73に並列に接続され、走査制御回路851〜85nのそれぞれは走査制御電源VZに並列に接続されている。
Scan
書込バイアス電源73は、その電圧出力の一方が基準電位Aに接続されるとともに、他方がスイッチング回路801〜80nのそれぞれに電源ラインとして接続され、この電源ラインを通してスイッチング回路801〜80nのそれぞれに書込バイアス電圧Vscを供給する。また、この書込バイアス電圧Vscは異常検出回路71にも供給される。
One of the voltage outputs of the write
異常検出回路71には、書込バイアス電源73からの書込バイアス電圧Vscが供給されるとともに、異常検出回路用電源VDから異常検出回路71を動作させるため電源電圧Vdd1が供給される。また、異常検出回路71は、書込バイアス電圧Vscにおいて電圧異常が発生したことを示す異常検出信号SOSを出力する。なお、異常検出回路71については、以下で詳細に説明する。
The
一方、図5に示す維持電極駆動部46において、Ve電圧印加回路95は、維持電極231〜23nに電圧Veを供給するためのスイッチ96を備えている。また、維持パルス発生回路90は、維持パルス発生回路60と同様に、スイッチ91およびスイッチ92を備え、スイッチ91は維持電極231〜23nを維持パルス電圧Vsに接続し、スイッチ92は維持電極231〜23nを接地電位に接続する。なお、維持パルス発生回路90には電力回収回路93をさらに備えていてもよい。
On the other hand, in the sustain
以下、このように構成された本プラズマディスプレイ装置の各サブフィールドにおいて、本プラズマディスプレイ装置が正常に動作する場合の駆動動作について説明する。 Hereinafter, a driving operation when the plasma display apparatus operates normally in each subfield of the plasma display apparatus configured as described above will be described.
まず、図4に示す第1サブフィールドの初期化期間では、維持電極駆動部46のスイッチ92をオンにして維持電極231〜23nに電圧0ボルトを印加するとともに、走査電極駆動部44のミラー積分回路51を用いて電圧Vi1から電圧Vi2に向かって緩やかに上昇するランプ電圧を基準電位Aに印加する。このとき、走査パルス発生回路70のスイッチング回路801〜80nのスイッチ811〜81nはオフ、スイッチ821〜82nはオンにしておく。すると、図4に示すように電圧Vi1から電圧Vi2に向かって緩やかに上昇するランプ電圧が走査電極221〜22nに印加される。その後、維持電極駆動部46のスイッチ92をオフ、スイッチ96をオンにして維持電極231〜23nに電圧Veを印加するとともに、走査電極駆動部44のミラー積分回路52を用いて電圧Vi3から電圧Vi4に向かって緩やかに下降するランプ電圧を走査電極221〜22nに印加する。すると、上述したように、各放電セルで微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。なお、初期化期間の動作としては、図4の第2サブフィールドの初期化期間に示したように、走査電極221〜22nに対して緩やかに下降するランプ電圧を印加するだけでもよい。
First, in the initializing period of the first subfield shown in FIG. 4, the
次に、書込み期間では、まず、走査電極駆動部44の走査パルス発生回路70のスイッチ72をオンにして走査パルス発生回路70の基準電位Aを走査パルス電圧Vaにする。また、書込バイアス電源73からは、基準電位Aに対して書込バイアス電圧Vscだけ高い電圧が出力され、走査パルス発生回路70のスイッチング回路801〜80nのそれぞれに供給される。このように、書込み期間においては、基準電位Aに走査パルス電圧Vaが印加され、書込バイアス電源73からスイッチング回路801〜80nに書込バイアス電圧Vscが印加された状態となる。これとともに、書込み期間の開始時において、スイッチング回路801〜80nのスイッチ811〜81nをオン、スイッチ821〜82nをオフにする。これによって基準電位Aに書込バイアス電圧Vscだけ加算された電圧、すなわち図4に示すような書込バイアス電圧Vscが、スイッチ811〜81nを介して走査電極221〜22nに印加されることとなる。次に、1行目の走査電極221に対応するスイッチング回路801のスイッチ811をオフ、スイッチ821をオンにする。これによって、1行目の走査電極221には、書込バイアス電圧Vscに対して負の走査パルス電圧Vaが印加される。このとき、発光すべき放電セルに対応するデータ電極32にデータ電極駆動部43を用いて正の書込パルス電圧Vdを印加する。すると走査パルス電圧Vaと書込パルス電圧Vdとが同時に印加された1行目の放電セルでは書込み放電が発生し、走査電極221および維持電極231に壁電荷を蓄積する書込み動作が行われる。
Next, in the address period, first, the
次に、スイッチング回路801のスイッチ811をオン、スイッチ821をオフに戻し、2行目の走査電極222に対応するスイッチング回路802のスイッチ812をオフ、スイッチ822をオンにして2行目の走査電極222に負の走査パルス電圧Vaを印加する。このとき、発光すべき放電セルに対応するデータ電極32に書込パルス電圧Vdを印加する。すると走査パルス電圧Vaと書込パルス電圧Vdとが同時に印加された2行目の放電セルでは書込み放電が発生し、書込み動作が行われる。以上の書込み動作をn行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
Next, the
続く維持期間では、維持電極駆動部46のスイッチ96をオフに、スイッチ92をオンにして維持電極23に電圧0ボルトを印加する。そして走査電極駆動部44のスイッチング回路801〜80nのスイッチ811〜81nをオフ、スイッチ821〜82nをオンにし、スイッチ72をオフに、スイッチ61をオンにして、走査電極221〜22nに維持パルス電圧Vsを印加する。こうして走査電極221〜22nに維持パルス電圧Vsを印加すると、書込み放電を起こした放電セルでは維持放電が起こり発光する。
In the subsequent sustain period, the switch 96 of the sustain
次に走査電極駆動部44のスイッチ61をオフに、スイッチ62をオンにして走査電極221〜22nに電圧0ボルトを印加するとともに、維持電極駆動部46のスイッチ92をオフに、スイッチ91をオンにして維持電極231〜23nに維持パルス電圧Vsを印加する。すると維持放電を起こした放電セルでは再び維持放電が起こり発光する。以降同様に、走査電極221〜22nと維持電極231〜23nとに交互に必要な回数の維持パルスを印加して、放電セルを所定の輝度で発光させる。
Next, the switch 61 of the
続くサブフィールドにおいても上述したサブフィールドの動作と同様の動作を繰り返すことにより放電セルを発光させ、画像を表示している。 In the subsequent subfield, the discharge cell is caused to emit light by repeating the same operation as that of the subfield described above, and an image is displayed.
以上説明したような走査電極駆動部44、維持電極駆動部46およびデータ電極駆動部43の動作を実行することで、各電極には図4で示したような駆動電圧波形が印加されることとなり、画像に応じた放電セルを発光させてパネル上に画像が表示される。
By performing the operations of the scan
このようなプラズマディスプレイ装置の駆動動作中において、例えば、スイッチング回路801〜80nのうちの1つの出力端子に短絡などが発生すると、書込パルス電圧Vdから短絡したスイッチング回路80xに過大な電流が流れ込むとともに、書込バイアス電源73の書込バイアス電圧Vscの電圧が低下するような状態が発生する。さらに、短絡したスイッチング回路80xが破壊されると、その破壊モードによっては、走査制御回路85xも同時に破壊され、電源ラインを短絡して走査制御電源VZの電源電圧Vdd2が低下することがある。すると、正常な走査制御回路85kも動作しなくなり、スイッチング回路80kのスイッチ81kおよびスイッチ82kがともにオフとなる。仮にこの状態で、維持期間において、維持電極231〜23nに維持パルスが印加されると、走査電極221〜22nと維持電極231〜23nとの間の電極間容量、およびダイオード83kを介して書込バイアス電源73方向に過大な電流が流れ込み、書込バイアス電圧Vscを供給する電源ラインの電圧が異常に上昇するような現象が生じる。
During a driving operation of such a plasma display device, for example, when a short circuit occurs in one output terminal of the switching
本実施の形態のプラズマディスプレイ装置は、このような駆動動作中における電源電圧の異常な低下や上昇が発生した場合でも、パネルへの駆動動作を適切に制御するため、異常検出回路を含む保護機能を有している。以下、駆動動作中における書込バイアス電源73の書込バイアス電圧Vscの異常な低下や上昇が発生した場合でも、パネルへの駆動動作を適切に制御するため設けた異常検出回路71を含む保護機能の一例を挙げ、その構成およびその動作について説明する。
The plasma display device according to the present embodiment has a protection function including an abnormality detection circuit in order to appropriately control the driving operation to the panel even when the power supply voltage is abnormally lowered or increased during the driving operation. have. Hereinafter, a protection function including an
図6は、走査電極駆動部44の異常検出回路71の詳細な構成を示す回路図である。図6において、異常検出回路71には、回路用電源部としての異常検出回路用電源VDから異常検出回路71を動作させるための回路用電源電圧としての電源電圧Vdd1と、基準電位Aと絶縁分離された電源電圧Vdd3とが供給されている。さらに、異常検出回路71は、基準電位Aに接続されるとともに、書込バイアス電源73からの書込バイアス電圧Vscが供給されている。
FIG. 6 is a circuit diagram showing a detailed configuration of the
図6に示す異常検出回路71において、書込バイアス電源73からの書込バイアス電圧Vscは、分圧回路711に供給される。分圧回路711は、書込バイアス電圧Vscを分圧し、分圧した電圧を検出電圧として出力する。分圧回路711は、直列に接続された抵抗器R11と抵抗器R12とにより構成され、抵抗器R11と抵抗器R12との接続点であるa端から検出電圧が出力される。
In the
次に、定電圧回路712は、第1の定電圧および第2の定電圧を生成する。定電圧回路712は、直列に接続された抵抗器R13と抵抗器R14とツェナダイオードD1とにより構成され、一端が基準電位Aに接続され、他端に電源電圧Vdd1が供給されている。定電圧回路712は、このような構成により、抵抗器R13と抵抗器R14との接続点であるb端から第1の定電圧を出力し、抵抗器R14とツェナダイオードD1との接続点であるc端から第2の定電圧を出力する。すなわち、定電圧回路712は、定電圧素子であるツェナダイオードD1に、電源電圧Vdd1から抵抗器R13と抵抗器R14とを介して所定の電流を供給することにより、c端およびb端に一定な電圧を生成している。本実施の形態のプラズマディスプレイ装置における異常検出回路71では、このような構成の定電圧回路712により十分かつ変動のない電流をツェナダイオードD1に流しており、これによって、ばらつきや温度変化に影響されにくい安定な第1の定電圧および第2の定電圧を得ている。なお、定電圧回路712は、基準電位Aと電源電圧Vdd1との間に、1つの抵抗器と1つのツェナダイオードとを直列接続した回路を2つ設け、第1の定電圧および第2の定電圧を得るような構成であってもよい。また、定電圧回路712から出力される第1の定電圧は、異常か正常かを判定するための書込バイアス電圧Vscの正常とする上限電圧値に対応し、第2の定電圧は、異常か正常かを判定するための書込バイアス電圧Vscの正常とする下限電圧値に対応している。すなわち、第1の定電圧と第2の定電圧とは書込バイアス電圧Vscの正常な電圧範囲とする電圧許容範囲に対応しており、第1の定電圧により、駆動用電源電圧である書込バイアス電圧Vscの正常とする上限電圧が設定され、第2の定電圧により、駆動用電源電圧である書込バイアス電圧Vscの正常とする下限電圧が設定される。
Next, the
次に、分圧回路711からの検出電圧と定電圧回路712からの第1の定電圧は、第1のコンパレータCMP1に供給され、また、分圧回路711からの検出電圧と定電圧回路712からの第2の定電圧は、第2のコンパレータCMP2に供給される。図6では、コンパレータCMP1およびコンパレータCMP2のー入力の電圧が+入力の電圧よりも高いときローレベルの信号を出力し、ー入力の電圧が+入力の電圧よりも低いときハイレベルの信号を出力するようなコンパレータの一例を示している。コンパレータCMP1は、検出電圧と第1の定電圧とを比較し、検出電圧が第1の定電圧以下あるいは未満のときにはローレベルの信号を出力するとともに、検出電圧が第1の定電圧以上になるときには、電圧変化を検出したとする第1の検出信号としてのハイレベルの信号を出力する。コンパレータCMP2は、検出電圧と第2の定電圧とを比較し、検出電圧が第2の定電圧以上のときにはローレベルの信号を出力するとともに、検出電圧が第1の定電圧以下あるいは未満になるときには、電圧変化を検出したとする第2の検出信号としてのハイレベルの信号を出力する。本実施の形態のプラズマディスプレイ装置における異常検出回路71では、急峻なスイッチング特性を有するこのようなコンパレータを利用した構成であるため、検出電圧が判定レベルに対応した第1の定電圧や第2の定電圧を超えたかどうかを、ばらつくことなく正確に判定できる。
Next, the detection voltage from the
次に、コンパレータCMP1およびコンパレータCMP2から出力された信号は、判定回路713に供給される。判定回路713は、第1の検出信号および第2の検出信号の少なくともいずれか一方の信号が電圧変化の検出を示すとき、異常を検出したと判定し、電圧異常検出信号を出力する。図6では、このような判定回路713の構成例として、コンパレータCMP1の出力がベースに接続されたトランジスタQ1と、コンパレータCMP2の出力がベースに接続されたトランジスタQ2とを有し、トランジスタQ1およびトランジスタQ2のエミッタがそれぞれ基準電位Aに接続され、さらに、トランジスタQ1およびトランジスタQ2のコレクタが互いにd端にて接続された回路を挙げている。また、電源電圧Vdd1が、抵抗器R15およびフォトカプラPC1の発光ダイオードPDを介して、互いに接続されたコレクタに供給されている。このような構成により、コンパレータCMP1およびコンパレータCMP2から出力された信号がともにローレベルであるときには、トランジスタQ1およびトランジスタQ2はどちらもオフ状態となり、d端はハイレベルとなる。一方、コンパレータCMP1およびコンパレータCMP2から出力された信号の少なくとも一方の信号がハイレベルであるときには、少なくとも一方のトランジスタがオン状態となるため、d端はローレベルとなる。すなわち、このような判定回路713の構成により、第1の検出信号および第2の検出信号の少なくとも一方の信号が電圧変化の検出を示すハイレベルとなるとき、d端には、ローレベルとなることで異常の検出を示すような電圧異常検出信号を出力することができる。
Next, the signals output from the comparators CMP1 and CMP2 are supplied to the
ところで、上述したように図6に示す異常検出回路71では、異常が検出されていない通常の場合、トランジスタQ1およびトランジスタQ2はどちらもオフ状態となっている。さらに、トランジスタQ1およびトランジスタQ2がともにオフ状態であると、発光ダイオードPDには電流が流れず、これによって発光ダイオードPDもオフ状態となっている。このため、異常が検出されていない通常の場合、トランジスタQ1およびトランジスタQ2のコレクタが互いに接続されたd端はハイインピーダンス状態となっている。このようなハイインピーダンス状態の箇所は信号の流れ込み先がない状態であり、ノイズなどの影響を受けやすい。特に、プラズマディスプレイ装置ではパネルに設けられた多数の電極に図4で示したような高電圧のパルス状の駆動電圧波形を印加して画像表示を行うため、装置内部では多数のパルス状の信号が発生することとなる。これらパルス状の信号は図6のd端のようなハイインピーダンス状態の箇所にノイズとして重畳しやすく、その結果、重畳したノイズにより異常検出回路71の誤動作を招くこととなる。
Incidentally, as described above, in the
このため、本実施の形態のプラズマディスプレイ装置の異常検出回路71は、一端が判定回路713の出力に接続され、他端が異常検出回路用電源VDの出力の一方である基準電位Aに接続され、判定回路713の出力に重畳されたノイズを除去するためのキャパシタC1を備える。すなわち、異常検出回路71では、図6に示すようにd端と基準電位Aとの間にキャパシタC1を備えた構成としている。このような一端をd端に接続し他端を基準電位Aに接続したキャパシタC1を設けることで、ハイインピーダンス状態のd端に重畳したノイズの交流成分がキャパシタC1を介して基準電位Aへと流れ込むこととなり、ノイズによる誤動作などを抑制できる。
For this reason, the
また、ハイインピーダンス状態のd端にノイズあるいはその他の原因で、直流成分が重畳あるいは印加されると、その直流成分の流れ込み先がないため、その直流成分がキャパシタC1に蓄積されることとなる。このようなハイインピーダンス状態のd端に生じた直流成分によっても異常検出回路71の誤動作を招くおそれがある。さらに、その直流成分の電圧が、d端で接続される発光ダイオードPDやトランジスタQ1およびトランジスタQ2などの耐圧に比べて高電圧であるような場合、これらの素子が電気的に破壊されるおそれもある。
Further, when a DC component is superimposed or applied to the d terminal in the high impedance state due to noise or other causes, there is no flow destination of the DC component, so that the DC component is accumulated in the capacitor C1. The DC component generated at the d end in such a high impedance state may also cause the
このため、本実施の形態のプラズマディスプレイ装置の異常検出回路71は、一端が判定回路713の出力に接続され、他端が異常検出回路用電源VDの出力の他方である電源電圧Vdd1に接続され、判定回路713の出力電圧を所定の電圧範囲に制限するためのダイオードD2を備える。すなわち、異常検出回路71では、図6に示すようにd端と電源電圧Vdd1との間にさらにダイオードD2を備えた構成としている。このようなアノード側をd端に接続しカソード側を電源電圧Vdd1に接続したダイオードD2を設けることで、ハイインピーダンス状態のd端に直流成分が生じた場合、その直流成分の電圧が電源電圧Vdd1の電圧に比べて高電圧であると、その直流成分による電流が電源電圧Vdd1へと流れ込むため、d端の電圧は電源電圧Vdd1を超えないように電圧制限されることとなる。このため、判定回路713の出力電圧は、基準電位Aから電源電圧Vdd1近辺までとする所定の電圧範囲に制限される。よって、ハイインピーダンス状態のd端に何らかの原因で高電圧の直流成分が印加されるようなことが生じたとしても、ダイオードD2により電源電圧Vdd1近辺の低電圧に抑えられることとなり、異常検出回路71を構成する素子の破壊を抑制することが可能となる。
For this reason, the
なお、判定回路713の出力であるd端に高電圧の直流成分が印加されるような場合の一例として、例えば、プラズマディスプレイ装置を製造する組立工程や検査工程などにおいて印加される場合があり得る。すなわち、製造の各工程においては、製造機器や検査機器などが使用されており、これらの機器の接地状態が悪いと機器の筐体などに静電気などの電荷が蓄えられる可能性があり、例えば、このような電荷を蓄えた検査機器を用いて検査したり、このような電荷を蓄えた製造機器との接触などにより、機器に蓄えられた電荷がキャパシタC1に蓄積されるような不都合が発生する可能性がある。上述したように、判定回路713の出力であるd端は通常ハイインピーダンス状態であるため、キャパシタC1はこのような電荷を蓄積し続けることとなり、この蓄積された電荷の電圧が高電圧であると上述したようにトランジスタなどの素子を破壊するおそれがある。このため、異常検出回路71にダイオードD2を設けることにより、このような製造工程などで発生し判定回路713の出力に漏れ込むような電荷による電圧を制限し、トランジスタなどの素子の破壊を防止している。
As an example of a case where a high-voltage DC component is applied to the d terminal that is the output of the
また、フォトカプラPC1のフォトトランジスタPTのコレクタは、電源電圧Vdd3に接続され、エミッタは抵抗器R21を介して接地電位に接続されている。また、エミッタと抵抗器R21との接続点から異常検出信号SOSが出力される。すなわち、コンパレータCMP1からの第1の検出信号およびコンパレータCMP2からの第2の検出信号の少なくとも一方の信号が電圧変化の検出を示すハイレベルとなるとき、d端はローレベルとなるため、発光ダイオードPDに電流が流れ、この発光ダイオードPDが発光する。これに応じてフォトトランジスタPTはオン状態となるため、ハイレベルの異常検出信号SOSを出力する。 The collector of the phototransistor PT of the photocoupler PC1 is connected to the power supply voltage Vdd3, and the emitter is connected to the ground potential via the resistor R21. An abnormality detection signal SOS is output from the connection point between the emitter and the resistor R21. That is, when at least one of the first detection signal from the comparator CMP1 and the second detection signal from the comparator CMP2 is at a high level indicating voltage change detection, the d-terminal is at a low level. A current flows through the PD, and the light emitting diode PD emits light. In response to this, the phototransistor PT is turned on, and outputs a high level abnormality detection signal SOS.
なお、図6では、コンパレータCMP1とトランジスタQ1、およびコンパレータCMP2とトランジスタQ2のそれぞれが個別に構成された一例を挙げて説明したが、より具体的な他の例として、例えば、出力がオープンコレクタであるようなコンパレータを利用できる。図7は、このような出力がオープンコレクタであるコンパレータCMP11およびコンパレータCMP12を用いて構成した異常検出回路71の他の構成例を示す回路図である。図7では、コンパレータCMP11およびコンパレータCMP12において、ー入力の電圧が+入力の電圧よりも高いとき、出力がローレベルとなり、ー入力の電圧が+入力の電圧よりも低いとき、出力がハイインピーダンスとなるようなコンパレータの一例を示している。また、このようなコンパレータCMP11およびコンパレータCMP12を用いて、図7に示すような構成とすることにより、コンパレータCMP11とコンパレータCMP12との出力を単にd端で接続することで判定回路713が構成できる。すなわち、コンパレータCMP11において、検出電圧が第1の定電圧以上になるときにはd端がローレベルとなる。また、コンパレータCMP12において、検出電圧が第2の定電圧以下あるいは未満になるときにもd端がローレベルとなる。このように、図7に示すような構成でも、図6の構成と同様に、フォトトランジスタPTのエミッタからハイレベルの異常検出信号SOSを出力することができる。
In FIG. 6, the example in which each of the comparator CMP1 and the transistor Q1 and the comparator CMP2 and the transistor Q2 are individually configured has been described. However, as another specific example, for example, the output is an open collector. Some comparators can be used. FIG. 7 is a circuit diagram showing another configuration example of the
以下、本実施の形態のプラズマディスプレイ装置における異常検出回路71の動作について説明する。まず、分圧回路711において、抵抗器R11と抵抗器R12とは、書込バイアス電圧Vscから分圧した検出電圧が、第1の定電圧および第2の定電圧に対応するように抵抗値を設定している。すなわち、例えば、書込バイアス電圧Vscの電圧許容範囲としてその上限電圧値を110ボルトとし、下限電圧値を90ボルトとする場合、書込バイアス電圧Vscを分圧回路711により例えば分圧比10分の1に分圧する。これにより、検出電圧が11ボルト以上となる場合、または検出電圧が9ボルト以下になる場合に異常を検出したとすることができる。また、このような分圧回路711の分圧比に従って、定電圧回路712において、第1の定電圧を11ボルトとし、第2の定電圧を9ボルトとする。
Hereinafter, the operation of the
このように設定された異常検出回路71において、書込バイアス電圧Vscが下限電圧値から上限電圧値までの範囲内となるような正常な電圧値であれば、コンパレータCMP1は、検出電圧が第1の定電圧以下あるいは未満であるため、ローレベルの信号を出力する。また、コンパレータCMP2も、検出電圧が第2の定電圧以上であるため、ローレベルの信号を出力する。よって、判定回路713のトランジスタQ1およびトランジスタQ2はどちらもオフ状態となり、発光ダイオードPDには電流が流れず、発光しない状態となっている。このため、フォトトランジスタPTはオフ状態となり、異常検出信号SOSは正常であることを示すローレベルとなっている。
In the
ところが、例えば、走査電極駆動部44で駆動動作の異常などが発生し、書込バイアス電圧Vscの電圧値が上限電圧値を超えた場合、検出電圧が第1の定電圧を超えることとなるため、コンパレータCMP1がハイレベルの信号を出力する。すると、判定回路713のトランジスタQ1はオン状態となり、発光ダイオードPDに電流が流れ、発光状態となる。このため、フォトトランジスタPTはオン状態となり、異常検出信号SOSは異常であることを示すハイレベルとなる。また、書込バイアス電圧Vscの電圧値が下限電圧値よりも下がった場合、検出電圧が第2の定電圧よりも下がることとなるため、コンパレータCMP2がハイレベルの信号を出力する。すると、判定回路713のトランジスタQ2はオン状態となり、発光ダイオードPDに電流が流れ、発光状態となる。このため、フォトトランジスタPTはオン状態となり、異常検出信号SOSは異常であることを示すハイレベルとなる。このように、異常検出回路71は、書込バイアス電圧Vscの電圧値が所定の上限電圧値を超えたり、あるいは書込バイアス電圧Vscの電圧値が所定の下限電圧値よりも下がったとき、異常を検出したとする異常検出信号SOSを出力する。
However, for example, when a drive operation abnormality occurs in the scan
異常検出信号SOSは、図3に示したタイミング発生部48に通知される。タイミング発生部48は、通知された異常検出信号SOSに基づき、異常検出信号SOSが異常を検出したことを示すとき、走査電極駆動部44の駆動動作を停止させたり、本プラズマディスプレイ装置の画像表示動作を停止するなどの保護動作を行う。
The abnormality detection signal SOS is notified to the
なお、以上の説明では、走査電極駆動部44の走査パルス発生回路70に印加する書込バイアス電圧Vscの異常を検出する異常検出回路71を備えたプラズマディスプレイ装置を例に挙げて説明したが、走査電極駆動部44のその他の駆動用電源や電源に対しても、上述したような構成の異常検出回路が設けられた構成であってもよい。さらに、走査電極駆動部44以外の電極駆動部である維持電極駆動部46やデータ電極駆動部43に設けられた駆動用電源部の駆動用電源電圧の異常を検出するため、上述したような構成の異常検出回路が設けられた構成であってもよい。これによって、それぞれの電源に対応させて電源電圧の異常を検出でき、さらに異常検出に基づいて適切に電源やそれに接続された回路などの保護を図ることができる。
In the above description, the plasma display device including the
以上説明したように、本発明のプラズマディスプレイ装置は、駆動用電源部の1つである書込バイアス電源73から供給する駆動用電源電圧としての書込バイアス電圧Vscの異常を検出する異常検出回路71を有しており、さらに、異常検出回路71が、書込バイアス電源73の書込バイアス電圧Vscを分圧し、分圧した電圧を検出電圧として出力する分圧回路711と、第1の定電圧および第2の定電圧を生成する定電圧回路712と、分圧回路711からの検出電圧と定電圧回路712からの第1の定電圧とを比較し、検出電圧が第1の定電圧以上になるとき、電圧変化を検出したとする第1の検出信号を出力する第1のコンパレータCMP1と、分圧回路711からの検出電圧と定電圧回路712からの第2の定電圧とを比較し、検出電圧が第2の定電圧以下になるとき、電圧変化を検出したとする第2の検出信号を出力する第2のコンパレータCMP2と、第1の検出信号および第2の検出信号の少なくとも一方の信号が電圧変化の検出を示すとき、異常を検出したと判定し、電圧異常検出信号を出力する判定回路713と、一端が判定回路713の出力に接続され、他端が基準電位Aに接続され、判定回路713の出力に重畳されたノイズを除去するためのキャパシタC1と、一端が判定回路713の出力に接続され、他端が電源電圧Vdd1に接続され、判定回路713の出力電圧を所定の電圧範囲に制限するためのダイオードD2とを備え、異常検出回路71において、判定回路713のキャパシタC1によりノイズを除去されかつダイオードD2により電圧制限された電圧異常検出信号が異常の検出を示すとき、電極駆動部の駆動動作を停止するように構成している。このため、異常と判定するために利用する上限電圧値や下限電圧値に対応した判定レベルとなる第1の定電圧および第2の定電圧が、安定した動作状態の定電圧回路により決定される。これとともに、コンパレータCMP1およびコンパレータCMP2による急峻なスイッチング特性により、検出電圧が判定レベルとなる第1の定電圧および第2の定電圧を超えたかどうかを判定できるため、異常と判定するための上限電圧値や下限電圧値を正確に設定できる。さらに、判定回路713の出力に接続されたキャパシタC1により、高電圧パルスなどの影響によるノイズを除去できるとともに、判定回路713の出力に接続されたダイオードD2により判定回路713の出力電圧を所定の電圧範囲に制限できるため、判定回路713の出力電圧が周辺の高電圧の影響を受けて異常に上昇することを防止でき、判定回路713を含めて異常検出回路71を構成する回路素子を保護することができる。このように、本発明のプラズマディスプレイ装置によれば、異常と判定するための上限電圧値や下限電圧値を正確に設定できる高電圧の異常検出機能を有した保護機能を備えるとともに、この異常検出機能においても、容易に実現可能な高電圧からの保護を図る機能を備えたプラズマディスプレイ装置を提供することができる。
As described above, the plasma display device of the present invention has an abnormality detection circuit that detects an abnormality in the write bias voltage Vsc as the drive power supply voltage supplied from the write
本発明は、万一、走査パルス発生回路など電源電圧に異常が発生しても、プラズマディスプレイ装置の駆動動作や画像表示動作などを停止し、異常現象から電源回路や電子部品を不都合なく保護することができるので、保護機能を備えたプラズマディスプレイ装置として有用である。 The present invention stops the driving operation or image display operation of the plasma display device even if an abnormality occurs in the power supply voltage such as a scanning pulse generation circuit, and protects the power supply circuit and electronic components from the abnormal phenomenon without any problem. Therefore, it is useful as a plasma display device having a protection function.
10 プラズマディスプレイパネル(パネル)
21 前面基板
22 走査電極
23 維持電極
24 誘電体層
25 保護層
31 背面基板
32 データ電極
33 絶縁体層
34 隔壁
35 蛍光体層
42 画像信号処理部
43 データ電極駆動部
44 走査電極駆動部
46 維持電極駆動部
48 タイミング発生部
50 初期化電圧発生回路
51,52 ミラー積分回路
60 走査電極側維持パルス発生回路(維持パルス発生回路)
61,62,72,81,82,91,92,96 スイッチ
63,93 電力回収回路
70 走査パルス発生回路
71 異常検出回路
73 書込バイアス電源
80 スイッチング回路
83,84 ダイオード
85 走査制御回路
90 維持電極側維持パルス発生回路(維持パルス発生回路)
95 Ve電圧印加回路
100 プラズマディスプレイ装置
711 分圧回路
712 定電圧回路
713 判定回路
10 Plasma display panel (panel)
DESCRIPTION OF
61, 62, 72, 81, 82, 91, 92, 96
95 Ve
Claims (3)
前記異常検出部は、
前記駆動用電源部の駆動用電源電圧を分圧し、分圧した電圧を検出電圧として出力する分圧回路と、
第1の定電圧および第2の定電圧を生成する定電圧回路と、
前記分圧回路からの検出電圧と前記定電圧回路からの第1の定電圧とを比較し、前記検出電圧が前記第1の定電圧以上になるとき、電圧変化を検出したとする第1の検出信号を出力する第1のコンパレータと、
前記分圧回路からの検出電圧と前記定電圧回路からの第2の定電圧とを比較し、前記検出電圧が前記第2の定電圧以下になるとき、電圧変化を検出したとする第2の検出信号を出力する第2のコンパレータと、
前記第1の検出信号および前記第2の検出信号の少なくとも一方の信号が電圧変化の検出を示すとき、異常を検出したと判定し、電圧異常検出信号を出力する判定回路と、
一端が前記判定回路の出力に接続され、他端が前記回路用電源部の出力の一方に接続され、前記判定回路の出力に重畳されたノイズを除去するためのキャパシタと、
一端が前記判定回路の出力に接続され、他端が前記回路用電源部の出力の他方に接続され、前記判定回路の出力電圧を所定の電圧範囲に制限するためのダイオードとを備え、
前記異常検出部において、前記キャパシタによりノイズを除去されかつ前記ダイオードにより電圧制限された前記判定回路の電圧異常検出信号が異常の検出を示すとき、前記電極駆動部の駆動動作を停止するように構成したことを特徴とするプラズマディスプレイ装置。 A plasma display panel in which discharge cells are formed by driving a substrate on which a plurality of display electrodes are formed and a substrate on which a plurality of data electrodes are formed so as to intersect the display electrode, and the respective electrodes are driven. A drive circuit unit that generates a drive voltage waveform for driving the electrode, and a drive power supply unit that supplies a drive power supply voltage to the drive circuit unit And an abnormality detection unit that detects an abnormality of the drive power supply voltage supplied from the drive power supply unit, and a circuit power supply unit that supplies a circuit power supply voltage to each circuit constituting the abnormality detection unit. A plasma display device,
The abnormality detection unit
A voltage dividing circuit that divides the driving power supply voltage of the driving power supply unit and outputs the divided voltage as a detection voltage;
A constant voltage circuit for generating a first constant voltage and a second constant voltage;
A detection voltage from the voltage dividing circuit and a first constant voltage from the constant voltage circuit are compared, and when the detection voltage becomes equal to or higher than the first constant voltage, a voltage change is detected. A first comparator that outputs a detection signal;
A detection voltage from the voltage dividing circuit is compared with a second constant voltage from the constant voltage circuit, and when the detection voltage is equal to or lower than the second constant voltage, a voltage change is detected. A second comparator that outputs a detection signal;
A determination circuit that determines that an abnormality is detected when at least one of the first detection signal and the second detection signal indicates detection of a voltage change, and outputs a voltage abnormality detection signal;
One end is connected to the output of the determination circuit, the other end is connected to one of the outputs of the circuit power supply unit, and a capacitor for removing noise superimposed on the output of the determination circuit;
One end is connected to the output of the determination circuit, the other end is connected to the other output of the circuit power supply unit, and comprises a diode for limiting the output voltage of the determination circuit to a predetermined voltage range,
The abnormality detection unit is configured to stop the driving operation of the electrode driving unit when a voltage abnormality detection signal of the determination circuit, in which noise is removed by the capacitor and voltage is limited by the diode, indicates detection of abnormality. A plasma display device characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036335A JP5245198B2 (en) | 2006-02-14 | 2006-02-14 | Plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036335A JP5245198B2 (en) | 2006-02-14 | 2006-02-14 | Plasma display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007218965A true JP2007218965A (en) | 2007-08-30 |
JP5245198B2 JP5245198B2 (en) | 2013-07-24 |
Family
ID=38496381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036335A Expired - Fee Related JP5245198B2 (en) | 2006-02-14 | 2006-02-14 | Plasma display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5245198B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008105148A1 (en) * | 2007-02-28 | 2008-09-04 | Panasonic Corporation | Plasma display panel driving method and method, and plasma display panel |
WO2012137886A1 (en) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | Display device, and method for driving display device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893308A (en) * | 1981-11-30 | 1983-06-03 | Rohm Co Ltd | Driving device for inductive load |
JPH02162915A (en) * | 1988-12-16 | 1990-06-22 | Rohm Co Ltd | Window comparator |
JPH03296666A (en) * | 1990-04-16 | 1991-12-27 | Sanyo Electric Co Ltd | Window comparator |
JPH07191623A (en) * | 1993-11-19 | 1995-07-28 | Fujitsu Ltd | Plane type display device |
JP2000148082A (en) * | 1998-11-13 | 2000-05-26 | Mitsubishi Electric Corp | Driving circuit for plasma display panel and plasma display device |
JP2004309606A (en) * | 2003-04-03 | 2004-11-04 | Pioneer Electronic Corp | Plasma display panel driving device |
JP2004309607A (en) * | 2003-04-03 | 2004-11-04 | Pioneer Electronic Corp | Plasma display panel driving device |
JP2004317610A (en) * | 2003-04-14 | 2004-11-11 | Pioneer Electronic Corp | Display panel driving device |
-
2006
- 2006-02-14 JP JP2006036335A patent/JP5245198B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893308A (en) * | 1981-11-30 | 1983-06-03 | Rohm Co Ltd | Driving device for inductive load |
JPH02162915A (en) * | 1988-12-16 | 1990-06-22 | Rohm Co Ltd | Window comparator |
JPH03296666A (en) * | 1990-04-16 | 1991-12-27 | Sanyo Electric Co Ltd | Window comparator |
JPH07191623A (en) * | 1993-11-19 | 1995-07-28 | Fujitsu Ltd | Plane type display device |
JP2000148082A (en) * | 1998-11-13 | 2000-05-26 | Mitsubishi Electric Corp | Driving circuit for plasma display panel and plasma display device |
JP2004309606A (en) * | 2003-04-03 | 2004-11-04 | Pioneer Electronic Corp | Plasma display panel driving device |
JP2004309607A (en) * | 2003-04-03 | 2004-11-04 | Pioneer Electronic Corp | Plasma display panel driving device |
JP2004317610A (en) * | 2003-04-14 | 2004-11-11 | Pioneer Electronic Corp | Display panel driving device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008105148A1 (en) * | 2007-02-28 | 2008-09-04 | Panasonic Corporation | Plasma display panel driving method and method, and plasma display panel |
JPWO2008105148A1 (en) * | 2007-02-28 | 2010-06-03 | パナソニック株式会社 | Plasma display panel driving apparatus, driving method, and plasma display apparatus |
KR101067039B1 (en) | 2007-02-28 | 2011-09-22 | 파나소닉 주식회사 | Driving device and driving method of plasma display panel, and plasma display device |
JP5134616B2 (en) * | 2007-02-28 | 2013-01-30 | パナソニック株式会社 | Plasma display panel driving apparatus, driving method, and plasma display apparatus |
WO2012137886A1 (en) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | Display device, and method for driving display device |
US9437154B2 (en) | 2011-04-08 | 2016-09-06 | Sharp Kabushiki Kaisha | Display device, and method for driving display device |
Also Published As
Publication number | Publication date |
---|---|
JP5245198B2 (en) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7633467B2 (en) | Plasma display apparatus and driving method thereof | |
US7733301B2 (en) | Plasma display apparatus and driving method thereof | |
JP5245198B2 (en) | Plasma display device | |
JP2006323343A (en) | Plasma display device and its driving method | |
CN1326102C (en) | Apparatus and method for driving plasma display panel | |
KR100515341B1 (en) | Driving apparatus of plasma display panel | |
JP2005338842A (en) | Plasma display apparatus | |
JP2007218966A (en) | Plasma display device | |
JP2007133290A (en) | Plasma display device | |
KR100647685B1 (en) | Apparatus of driving plasma display panel | |
JP4793013B2 (en) | Plasma display device | |
JP5092247B2 (en) | Plasma display device | |
JP5245225B2 (en) | Plasma display device | |
US7791564B2 (en) | Plasma display apparatus | |
KR100529105B1 (en) | Plasma display panel and Driving method thereof | |
US20070247396A1 (en) | Plasma display apparatus and driving method thereof | |
US8081143B2 (en) | Plasma display apparatus | |
KR100458567B1 (en) | A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof | |
KR100502911B1 (en) | Reset circuit and driving apparatus of plasma display panel comprising same | |
JP4848790B2 (en) | Plasma display device | |
JP2009192650A (en) | Plasma display apparatus and driving method for plasma display panel | |
JP4929948B2 (en) | Plasma display device | |
KR100741122B1 (en) | Apparatus for driving plasma display panel | |
KR100581893B1 (en) | Driving apparatus of plasma display panel | |
KR100898289B1 (en) | Plasma display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081226 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |