JP2007214305A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007214305A
JP2007214305A JP2006031916A JP2006031916A JP2007214305A JP 2007214305 A JP2007214305 A JP 2007214305A JP 2006031916 A JP2006031916 A JP 2006031916A JP 2006031916 A JP2006031916 A JP 2006031916A JP 2007214305 A JP2007214305 A JP 2007214305A
Authority
JP
Japan
Prior art keywords
chip
die mount
mount material
die
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006031916A
Other languages
Japanese (ja)
Inventor
Shinji Imada
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006031916A priority Critical patent/JP2007214305A/en
Publication of JP2007214305A publication Critical patent/JP2007214305A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device wherein damages to a lower-side semiconductor chip can be reduced as much as possible even if a foreign matter is bitten between two semiconductor chips when mounting these semiconductor chips on a multi-chip package having a chip stack structure. <P>SOLUTION: The semiconductor device 100 has such a structure that the two semiconductor chips 20 and 40 are stacked on a chip mounting portion 10 via a die mount material 30. Bonding wires 60 are connected to these semiconductor chips 20 and 40. On a plane of the lower-side chip 20 which is in contact with the die mount material 30, a protection film 21 whose elastic modulus at the temperature of mounting the upper-side chip 40 via the die mount material 30 is larger than that of the die mount 30 is formed. The die mount material 30 has a thickness of 20 μm or above. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、２つの半導体チップをダイマウント材を介して重ね合わせてなる半導体装置、いわゆるチップスタック構造のマルチチップパッケージに関する。   The present invention relates to a semiconductor device in which two semiconductor chips are overlapped via a die mount material, that is, a multichip package having a so-called chip stack structure.

従来より、チップスタック構造のマルチチップパッケージとしては、チップ搭載部の上に第１の半導体チップを搭載し、その上にダイマウント材を介して第２の半導体チップを搭載してなるものが提案されている（たとえば、特許文献１参照）。   Conventionally, a multi-chip package having a chip stack structure has been proposed in which a first semiconductor chip is mounted on a chip mounting portion and a second semiconductor chip is mounted thereon via a die mount material. (For example, refer to Patent Document 1).

また、このようなマルチチップパッケージにおいては、下側の第１の半導体チップにおけるダイマウント材と接する面には、当該面を保護するなどの目的でポリイミド系の樹脂よりなる保護膜が設けられている。   In such a multichip package, a protective film made of a polyimide resin is provided on the surface of the lower first semiconductor chip that contacts the die mount material for the purpose of protecting the surface. Yes.

そして、この保護膜は、ダイマウント材を介して第２の半導体チップを第１の半導体チップ上に搭載するときの温度における弾性率がダイマウント材よりも大きなものである。つまり、ダイマウント材は、チップを積層するダイマウント工程時の温度において保護膜よりも軟らかいものである。   The protective film has an elastic modulus at a temperature higher than that of the die mount material when the second semiconductor chip is mounted on the first semiconductor chip via the die mount material. That is, the die mount material is softer than the protective film at the temperature during the die mount process for stacking the chips.

この種のマルチチップパッケージは、チップ搭載部上に下側の第１の半導体チップを搭載した後、その上に、ダイマウント材を介して第２の半導体チップを搭載し、その後は、必要に応じて、各半導体チップにワイヤボンディングなどを行うことにより形成することができる。
特開平６−３７２５０号公報 In this type of multi-chip package, a first semiconductor chip on the lower side is mounted on a chip mounting portion, and then a second semiconductor chip is mounted thereon via a die mount material. Accordingly, each semiconductor chip can be formed by wire bonding or the like.
JP-A-6-37250

ところで、このようなチップスタック構造のマルチチップパッケージにおいては、下段の第１の半導体チップの上にダイマウント材を介して第２の半導体チップを搭載する工程、すなわちダイマウント工程において、次のような問題が生じる。   By the way, in the multi-chip package having such a chip stack structure, in the step of mounting the second semiconductor chip on the lower first semiconductor chip via the die mount material, that is, in the die mounting step, the following is performed. Problems arise.

ダイマウント材は、組み付けにおける生産性の効率と、それ自身の厚さの安定性の確保とに対する優位性から、一般に、フィルムタイプの材料が使用される。具体的に、このようなフィルムとしては、たとえば、熱可塑性樹脂よりなるフィルム、より具体的には、ポリイミド系樹脂にエポキシ系樹脂を少量添加してなるフィルムなどが採用される。   As the die mount material, a film type material is generally used because of its superiority in productivity in assembling and ensuring stability of its own thickness. Specifically, as such a film, for example, a film made of a thermoplastic resin, more specifically, a film made by adding a small amount of an epoxy resin to a polyimide resin, or the like is employed.

そして、ダイマウント工程では、ダイマウント材を、第２の半導体チップとなるウェハに対してたとえば１００〜２００℃程度に加熱して貼り付け、その後にダイシングを行うことで、ダイマウント材付の第２の半導体チップを形成し、その第２の半導体チップを、上記の１００〜２００℃と同程度の温度で加熱しながら、第１の半導体チップの上にマウントする。   In the die mount step, the die mount material is heated and pasted to, for example, about 100 to 200 ° C. with respect to the wafer to be the second semiconductor chip, and then dicing is performed, whereby the die mount material-attached first The second semiconductor chip is formed, and the second semiconductor chip is mounted on the first semiconductor chip while being heated at a temperature similar to the above-mentioned 100 to 200 ° C.

そのため、このダイマウント工程においては、各半導体チップから生じるＳｉくず等の工程内の異物や、ダイマウント材に含まれるセラミックのフィラーあるいはガラス繊維、金属などの異物が、両半導体チップの間に介在した場合、下段の第１の半導体チップにダメージを与えて特性不良に至るという問題がある。   Therefore, in this die mounting process, foreign matter in the process such as Si waste generated from each semiconductor chip, and foreign matter such as ceramic filler or glass fiber, metal contained in the die mount material are interposed between both semiconductor chips. In this case, there is a problem in that the first semiconductor chip in the lower stage is damaged to cause a characteristic defect.

このような異物に対する対策としては、異物除去の工程を加えたり、外観検査を強化したりすることが考えられるが、これらによる加工費や設備費のコストアップが問題となる。また、異物は、工程管理にてゼロに抑えることが難しいため、不良をゼロにすることは困難である。   As countermeasures against such foreign matter, it is conceivable to add a foreign matter removal step or to enhance the appearance inspection. However, the increase in processing costs and equipment costs due to these steps becomes a problem. Moreover, since it is difficult to suppress foreign substances to zero by process management, it is difficult to make a defect zero.

本発明は、上記問題に鑑みてなされたものであり、チップスタック構造のマルチチップパッケージにおいて、両半導体チップを搭載する際に、両半導体チップ間に異物を噛み込んだ場合でも、下側の半導体チップへのダメージを極力防止できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a multi-chip package having a chip stack structure, when both semiconductor chips are mounted, even when a foreign object is caught between both semiconductor chips, the lower semiconductor The purpose is to prevent damage to the chip as much as possible.

上記目的を達成するため、本発明者は、この種のチップスタック構造のマルチチップパッケージにおいては、下側の第１の半導体チップのダイマウント材と接する面には上述した保護膜が設けられているが、チップのダイマウント時の温度では、この保護膜よりもダイマウント材の方が軟らかいことに着目した。   In order to achieve the above object, the present inventor has provided the above-described protective film on the surface of the lower first semiconductor chip in contact with the die mount material in a multi-chip package of this type of chip stack structure. However, we paid attention to the fact that the die mount material is softer than the protective film at the die mounting temperature.

そして、チップのダイマウント時では、保護膜とその上に位置するダイマウント材との間に、異物が噛み込まれることから、両半導体チップ間に噛み込まれた異物を、この軟らかいダイマウント材の変形により吸収すればよいのではないかと考え、ＦＥＭ（有限要素法）解析を行った。   When the chip is mounted on the die, foreign matter is caught between the protective film and the die mount material located on the protective film, so that the foreign matter caught between the two semiconductor chips can be removed from the soft die mount material. The FEM (finite element method) analysis was performed, thinking that it may be absorbed by the deformation.

その結果、図２に示されるように、第１の半導体チップ２０側の保護膜２１と第２の半導体チップ４０側のダイマウント材３０との間に噛み込まれた異物Ｋは、ダイマウント工程において、このダイマウント材３０の変形により、吸収されることがわかった。   As a result, as shown in FIG. 2, the foreign matter K caught between the protective film 21 on the first semiconductor chip 20 side and the die mount material 30 on the second semiconductor chip 40 side is removed from the die mounting step. It was found that this was absorbed by the deformation of the die mount material 30.

そこで、ダイマウント材３０の厚さを異物Ｋのサイズ以上にすれば、この図２に示されるような異物吸収のメカニズムにより、異物による下側の半導体チップへのダメージを防止できると考え、この種のパッケージの製造工程において、ダイマウント工程のときに存在する異物のサイズを調査した。   Therefore, if the thickness of the die mount material 30 is set to be equal to or larger than the size of the foreign matter K, it is considered that the foreign matter can be prevented from being damaged by the foreign matter absorbing mechanism as shown in FIG. In the manufacturing process of the seed package, the size of the foreign material existing during the die mounting process was investigated.

図３は、本発明者が調査した、この種のパッケージのダイマウント工程にて発生する異物の径とその発生頻度との関係を示す図である。ここで、異物は、ダイシングしたチップの切断面や治具等から生じるＳｉくずや金属くずであり、異物径（単位：μｍ）は異物における最大寸法部の長さである。また、発生頻度はＮ数（単位：個）である。   FIG. 3 is a diagram showing the relationship between the diameter of foreign matters generated in the die mounting process of this type of package and the frequency of occurrence thereof, investigated by the present inventors. Here, the foreign matter is Si scrap or metal scrap generated from a cut surface of a diced chip, a jig or the like, and the foreign matter diameter (unit: μm) is the length of the maximum dimension portion of the foreign matter. The occurrence frequency is N (unit: pieces).

この図３から、発生頻度を考慮した場合、ダイマウント材の厚さを２０μｍ以上とすれば、ダイマウント工程にて存在する異物が、保護膜とダイマウント材との間に噛み込まれたとしても、実用レベルで不良が発生しない程度に吸収できることがわかった。   From this FIG. 3, when the frequency of occurrence is considered, if the thickness of the die mount material is 20 μm or more, it is assumed that foreign matter existing in the die mount process is caught between the protective film and the die mount material. However, it was found that it can be absorbed to the extent that no defects occur at a practical level.

本発明は、上記した本発明者の行った検討結果に基づいて創出されたものであり、ダイマウント材（３０）の厚さを、２０μｍ以上としたことを特徴とする。   The present invention was created on the basis of the results of the studies conducted by the inventor described above, and is characterized in that the thickness of the die mount material (30) is 20 μm or more.

それによれば、両半導体チップ（２０、４０）を搭載するダイマウント工程の際に、当該工程に存在する異物を両半導体チップ（２０、４０）間に噛み込んだ場合でも、下側の半導体チップ（２０）へのダメージを極力防止することができる。   According to this, in the die mounting process for mounting both semiconductor chips (20, 40), even when foreign matter existing in the process is caught between the semiconductor chips (20, 40), the lower semiconductor chip Damage to (20) can be prevented as much as possible.

ここで、上記図３に基づけば、異物径の６σをとったときの上限は４０μｍであり、ダイマウント材（３０）の厚さを４０μｍ以上とすれば、より効果的である。   Here, based on FIG. 3 described above, the upper limit when the particle size of 6σ is taken is 40 μm, and it is more effective if the thickness of the die mount material (30) is 40 μm or more.

また、ダイマウント材（３０）を、複数の層（３１、３２）が積層されてなるものにすれば、通常のダイマウント材（３０）を用いて、厚さ２０μｍ以上とすることを容易に実現することができる。   Further, if the die mount material (30) is formed by laminating a plurality of layers (31, 32), it is easy to make the thickness 20 μm or more by using a normal die mount material (30). Can be realized.

また、保護膜（２１）は、ダイマウント材（３０）を介して第２の半導体チップ（４０）を搭載するときの温度における弾性率の相対比が、ダイマウント材（３０）の１０倍以上であることが好ましい。   Further, the protective film (21) has a relative elastic modulus ratio at temperature when mounting the second semiconductor chip (40) via the die mount material (30) is 10 times or more that of the die mount material (30). It is preferable that

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the parenthesis of each means described in a claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１（ａ）は、本発明の実施形態に係るチップスタック構造のマルチチップパッケージとしての半導体装置１００の概略断面図、（ｂ）は（ａ）中の両半導体チップ２０、４０のダイマウント材３０による接続部の拡大図である。   1A is a schematic cross-sectional view of a semiconductor device 100 as a multi-chip package having a chip stack structure according to an embodiment of the present invention, and FIG. 1B is a die mount material for both semiconductor chips 20 and 40 in FIG. FIG.

本実施形態の半導体装置１００は、大きくは、チップ搭載部１０の上に第１の半導体チップ４０が搭載され、第１の半導体チップ２０の上にダイマウント材３０を介して第２の半導体チップ４０が搭載されており、第１および第２の半導体チップ２０、４０とリード部材５０とがボンディングワイヤ６０により接続されており、第１の半導体チップ１０におけるダイマウント材３０と接する面には、保護膜２１が設けられており、これらがモールド樹脂７０にて封止されたものである。   In the semiconductor device 100 of this embodiment, the first semiconductor chip 40 is roughly mounted on the chip mounting portion 10, and the second semiconductor chip is mounted on the first semiconductor chip 20 via the die mount material 30. 40 is mounted, the first and second semiconductor chips 20, 40 and the lead member 50 are connected by the bonding wire 60, and the surface of the first semiconductor chip 10 in contact with the die mount material 30 is A protective film 21 is provided, and these are sealed with a mold resin 70.

第１の半導体チップとしての下段チップ２０および第２の半導体チップとしての上段チップ２０は、平面四角形の板状のものであり、本例では矩形板状をなす。これら各チップ２０、４０は、たとえば、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したＩＣチップとして構成されている。   The lower chip 20 as the first semiconductor chip and the upper chip 20 as the second semiconductor chip are planar rectangular plates, and in this example, are rectangular plates. Each of these chips 20 and 40 is configured as an IC chip in which an element such as a transistor is formed on a semiconductor substrate such as a silicon semiconductor using a semiconductor process technology.

より具体的には、下段チップ２０は比較的面積が大きく且つ発熱量が小さいものであり、上段チップ４０は比較的面積が小さく発熱量が大きいものである。たとえば、互いに相似形状をなす両半導体チップ２０、４０において、比較的サイズの大きな下段チップ２０の一辺の長さは、比較的サイズの小さな上段チップ４０の一辺の長さの１．５倍程度である。   More specifically, the lower chip 20 has a relatively large area and a small calorific value, and the upper chip 40 has a relatively small area and a large calorific value. For example, in both semiconductor chips 20 and 40 having similar shapes, the length of one side of the lower chip 20 having a relatively large size is about 1.5 times the length of one side of the upper chip 40 having a relatively small size. is there.

また、上段チップ４０としては、短辺の長さを２ｍｍ以下とする平面四角形のような比較的ワイヤボンディングのしにくい小さなサイズであってもよい。   Further, the upper chip 40 may be a small size that is relatively difficult to wire bond, such as a planar square having a short side length of 2 mm or less.

両チップ２０、４０がこのようなチップサイズおよび発熱量の大小関係にある場合においては、たとえば、下段チップ２０は、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものであり、上段チップ４０は、発熱量が大きいパワーＭＯＳ素子や電源ＩＣ、アナログドライバーＩＣなどが形成されたものが採用できる。   In the case where the two chips 20 and 40 are in such a relationship between the chip size and the heat generation amount, for example, the lower chip 20 is formed with elements such as a microcomputer and a memory element having a small heat generation amount. As the chip 40, a chip in which a power MOS element, a power supply IC, an analog driver IC, or the like having a large calorific value is formed can be employed.

これら両チップ２０、４０を搭載するチップ搭載部１０は、リードフレームのアイランドであり、また、両チップ２０、４０とボンディングワイヤ６０を介して接続されているリード部材５０は、リードフレームのリード部からなるものである。   The chip mounting portion 10 for mounting both the chips 20 and 40 is an island of a lead frame, and the lead member 50 connected to both the chips 20 and 40 via the bonding wire 60 is a lead portion of the lead frame. It consists of

このようなリードフレームとしては、Ｃｕや４２アロイ合金などの金属からなる素材板をエッチングやプレス加工などにより、アイランドとしてのチップ搭載部１０およびリード部材５０を有するパターンに形成し、モールド樹脂７０による封止後に、カットやフォーミングされる一般的なものを採用できる。   As such a lead frame, a material plate made of a metal such as Cu or a 42 alloy alloy is formed into a pattern having a chip mounting portion 10 as an island and a lead member 50 by etching or pressing, and is formed of a mold resin 70. The general thing cut and formed after sealing can be adopted.

また、各チップ２０、４０とリード部材５０とを電気的に接続するボンディングワイヤ６０は、ＡｕやＡｌなどからなり、半導体分野において通常採用されるワイヤボンディング方法により形成されるものである。   The bonding wires 60 that electrically connect the chips 20 and 40 and the lead member 50 are made of Au, Al, or the like, and are formed by a wire bonding method that is usually employed in the semiconductor field.

また、図１（ａ）に示されるように、ボンディングワイヤ６０は、各チップ２０、４０に対して、当該チップ２０、４０の上面すなわちチップ搭載部１０とは反対側の面にて当該面の周辺部に接続されている。   Further, as shown in FIG. 1A, the bonding wire 60 is connected to each chip 20, 40 on the upper surface of the chip 20, 40, that is, on the surface opposite to the chip mounting portion 10. Connected to the periphery.

そして、チップ搭載部１０の上に、下段チップ２０は搭載され、接着剤１１を介して固定されている。また、この下段チップ２０の上にダイマウント材３０を介して上段チップ４０が搭載され固定されている。   Then, the lower chip 20 is mounted on the chip mounting portion 10 and fixed via the adhesive 11. Further, the upper chip 40 is mounted and fixed on the lower chip 20 via the die mount material 30.

ここで、下段チップ２０における上面すなわちダイマウント材３０と接する面には、下段チップ２０の上面の保護やダイマウント材３０との密着性の確保などの目的で、保護膜２１が設けられている。   Here, a protective film 21 is provided on the upper surface of the lower chip 20, that is, the surface in contact with the die mount material 30 for the purpose of protecting the upper surface of the lower chip 20 and ensuring adhesion with the die mount material 30. .

この保護膜２１は、従来の保護膜と同様の熱硬化性樹脂などから構成されたものである。本例では、保護膜２１は、上段チップ４０を下段チップ２０上にマウントするダイマウント時の温度（例えば１００〜２００℃）における弾性率が１０００ＭＰａ以上であるようなポリイミドよりなり、厚さｔ１は５μｍ程度のものである。   The protective film 21 is made of the same thermosetting resin as the conventional protective film. In this example, the protective film 21 is made of polyimide having an elastic modulus of 1000 MPa or more at a temperature (for example, 100 to 200 ° C.) at the time of die mounting for mounting the upper chip 40 on the lower chip 20, and the thickness t1 is It is about 5 μm.

また、ダイマウント材３０は、一般的なものを採用できるが、上述したように、ダイマウント工程にて２度の加熱が必要なため、熱可塑性樹脂を主成分とする複合材料のフィルムからなっており、ウェハに貼り付けた後のウェハの反りを抑制するために、低温で貼り付けが可能なようにガラス転移温度が６０〜２００℃と低い。   The die mount material 30 may be a general one, but as described above, since it needs to be heated twice in the die mount process, it is made of a composite material film mainly composed of a thermoplastic resin. In order to suppress warping of the wafer after being attached to the wafer, the glass transition temperature is as low as 60 to 200 ° C. so that it can be attached at a low temperature.

そのため、このダイマウント材３０は、上段チップ４０を下段チップ２０上にマウントする時の温度（たとえば、１００℃〜２００℃程度）では弾性率が０．１〜２ＭＰａ程度と低いという特性を有する。   Therefore, the die mount material 30 has a characteristic that the elastic modulus is as low as about 0.1 to 2 MPa at the temperature (for example, about 100 ° C. to 200 ° C.) when the upper chip 40 is mounted on the lower chip 20.

そして、本実施形態では、このダイマウント材３０の厚さ（ｔ２＋ｔ３）を、２０μｍ以上、好ましくは、４０μｍ以上としている。本例では、ダイマウント材３０を、２層３１、３２の積層構成としている。ここで、これら２層３１、３２は同一材料でも異なる材料からなるものでもよい。   In this embodiment, the thickness (t2 + t3) of the die mount material 30 is 20 μm or more, preferably 40 μm or more. In this example, the die mount material 30 has a laminated structure of two layers 31 and 32. Here, these two layers 31 and 32 may be made of the same material or different materials.

そして、この２層３１、３２は、それぞれの厚さｔ２、ｔ３が２５μｍという標準的なダイマウント材３０としてのフィルムを用いており、ダイマウント材３０全体の厚さ（ｔ２＋ｔ３）としては、５０μｍとしている。   The two layers 31 and 32 use a film as a standard die mount material 30 having a thickness t2 and t3 of 25 μm, respectively, and the total thickness (t2 + t3) of the die mount material 30 is 50 μm. It is said.

ここで、このように２層３１、３２により厚さを稼ぐ方法ではなく、単層のダイマウント材３０により、２０μｍ好ましくは４０μｍ以上の厚さを実現することもできる。しかし、ダイマウント材３０を複数層とすることにより、標準的に使われている厚さのフィルムを用いて、厚さを確保できるため、経済的である。   Here, instead of the method of increasing the thickness by the two layers 31 and 32 as described above, the thickness of 20 μm, preferably 40 μm or more can be realized by the single-layer die mount material 30. However, since the die mount material 30 has a plurality of layers, the thickness can be secured by using a film having a standard thickness, which is economical.

なお、所望のダイマウント材３０の厚さに応じて、フィルムの組み合わせは任意であり、例えば標準的に使われている１５μｍと２５μｍ厚さのものを組み合わせることも可能である。また、この２層３１、３２のダイマウント材３０は、各層３１、３２を順次ウェハに貼り付けることで形成可能である。   It should be noted that the film combination is arbitrary depending on the desired thickness of the die mount material 30. For example, a standardly used film having a thickness of 15 μm and a thickness of 25 μm can be combined. The die mount material 30 of the two layers 31 and 32 can be formed by sticking the layers 31 and 32 to the wafer in sequence.

また、図１に示されるように、本半導体装置１００においては、チップ搭載部１０、積層された両チップ２０、４０、リード部材５０、さらにはボンディングワイヤ６０が、モールド樹脂７０により封止されている。   Further, as shown in FIG. 1, in the present semiconductor device 100, the chip mounting portion 10, the stacked chips 20 and 40, the lead member 50, and the bonding wire 60 are sealed with a mold resin 70. Yes.

このモールド樹脂７０は、エポキシ系樹脂などの半導体装置分野において通常用いられるモールド材料であって、たとえば金型を用いたトランスファーモールド法などにより成形されるものである。   The mold resin 70 is a mold material usually used in the semiconductor device field such as an epoxy resin, and is formed by, for example, a transfer mold method using a mold.

なお、リード部材５０のうち、モールド樹脂７０内の部位であるインナーリードにおいてボンディングワイヤ６０との接続がなされており、それとは反対側の端部がアウターリードとしてモールド樹脂７０から突出している。   Of the lead member 50, the inner lead, which is a part in the mold resin 70, is connected to the bonding wire 60, and the opposite end protrudes from the mold resin 70 as an outer lead.

そして、本半導体装置１００は、このアウターリードにて外部基材へはんだ付けなどにより実装可能となっている。このように、本半導体装置１００は、マルチチップ構造を有するＱＦＰ（クワッドフラットパッケージ）として構成されている。   The semiconductor device 100 can be mounted on the external base material with the outer leads by soldering or the like. As described above, the semiconductor device 100 is configured as a QFP (quad flat package) having a multi-chip structure.

かかる半導体装置１００は、次のようにして製造することができる。まず、チップ搭載部１０、リード部材５０がパターニングされたリードフレームを用意する。   Such a semiconductor device 100 can be manufactured as follows. First, a lead frame in which the chip mounting portion 10 and the lead member 50 are patterned is prepared.

次に、チップ搭載部１０の上に接着剤１１を介して下段チップ２０を搭載し、リード部材５０と下段チップ２０との間でワイヤボンディングを行い、これら両者をボンディングワイヤ６０で結線する。   Next, the lower chip 20 is mounted on the chip mounting portion 10 via the adhesive 11, wire bonding is performed between the lead member 50 and the lower chip 20, and both are connected by the bonding wire 60.

続いて、下段チップ２０の上に、ダイマウント材３０付きの上段チップ４０を重ね合わせて、１００〜２００℃程度に加熱し、貼り付ける。このダイマウント材３０付きの上段チップ４０は、上述したように、ダイマウント材３０を、上段チップ４０となるウェハに対してたとえば１００〜２００℃程度に加熱して貼り付け、その後にダイシングを行うことで形成できる。   Subsequently, the upper chip 40 with the die mount material 30 is superposed on the lower chip 20, heated to about 100 to 200 ° C., and attached. As described above, the upper chip 40 with the die mount material 30 is attached by heating the die mount material 30 to a wafer to be the upper chip 40 at, for example, about 100 to 200 ° C., and then performing dicing. Can be formed.

こうして両チップ２０、４０のダイマウント材３０を介した貼り付けが終了した後、上段チップ４０とリード部材５０との間でワイヤボンディングを行い、これら両者をボンディングワイヤ６０で結線する。   After the two chips 20, 40 are pasted through the die mount material 30, wire bonding is performed between the upper chip 40 and the lead member 50, and both are connected by the bonding wire 60.

なお、両チップ２０、４０へのワイヤボンディングは、上記したように別々に行わなくてもよく、両チップ２０、４０をダイマウント工程にて積層した後に、まとめて行ってもよい。   The wire bonding to both the chips 20 and 40 may not be performed separately as described above, and may be performed collectively after the chips 20 and 40 are stacked in the die mounting process.

その後、これらリードフレーム、各チップ２０、４０およびボンディングワイヤ６０が一体化されたものを、金型に設置し、トランスファーモールド法により、モールド樹脂７０による封止を行う。こうして、上記図１に示される本実施形態の半導体装置１００ができあがる。   Thereafter, the lead frame, the chips 20 and 40, and the bonding wire 60 integrated together are placed in a mold and sealed with a mold resin 70 by a transfer molding method. Thus, the semiconductor device 100 of this embodiment shown in FIG. 1 is completed.

ところで、本実施形態では、ダイマウント材３０の厚さ（ｔ２＋ｔ３）を、２０μｍ以上、好ましくは、４０μｍ以上と厚くしている。   By the way, in this embodiment, the thickness (t2 + t3) of the die mount material 30 is set to 20 μm or more, preferably 40 μm or more.

それにより、本実施形態では、上記図２（ａ）に示されるように、上記製造方法のダイマウント工程において、当該工程中に存在する異物Ｋが、保護膜２１とダイマウント材３０との間に噛み込まれたとしても、図２（ｂ）に示されるように、ダイマウント材３０の変形により、吸収される。   Thereby, in this embodiment, as shown in FIG. 2A, in the die mounting process of the manufacturing method, the foreign matter K existing in the process is between the protective film 21 and the die mount material 30. Even if it is bitten, it is absorbed by the deformation of the die mount material 30 as shown in FIG.

たとえば、ダイマウント工程の加熱温度は１００〜２００℃程度であるが、この程度の温度において、Ｓｉや金属などからなる異物Ｋの弾性率は１０5ＭＰａ以上と大きいのに対して、保護膜２１の弾性率は１０3ＭＰａ程度、ダイマウント材３０の弾性率は０．１ＭＰａ程度と小さい。 For example, the heating temperature in the die mounting process is about 100 to 200 ° C. At this temperature, the elastic modulus of the foreign matter K made of Si or metal is as large as 10 5 MPa or more, whereas the protective film 21 The elastic modulus of the die mount material 30 is as small as about 10 3 MPa, and the elastic modulus of the die mount material 30 is small as about 0.1 MPa.

そのため、ダイマウント工程において、異物Ｋは、比較的軟らかいダイマウント材３０を変形させる。また、上記図３に示したように、本発明者の調査によれば、この種のパッケージのダイマウント工程にて一般的に発生する異物Ｋの径は、発生頻度を鑑みて、最大で２０μｍ程度である。   Therefore, in the die mount process, the foreign matter K deforms the relatively soft die mount material 30. Further, as shown in FIG. 3 above, according to the investigation by the present inventors, the diameter of the foreign matter K generally generated in the die mounting process of this type of package is 20 μm at maximum in view of the occurrence frequency. Degree.

そして、本実施形態では、ダイマウント材３０の厚さを２０μｍ以上としているため、異物Ｋは変形したダイマウント材３０に吸収され、異物Ｋが下段チップ２０に接触するのを回避でき、下段チップ２０の変形を防止することができる。   In this embodiment, since the thickness of the die mount material 30 is set to 20 μm or more, the foreign matter K is absorbed by the deformed die mount material 30 and the foreign matter K can be prevented from coming into contact with the lower tip 20. 20 deformation can be prevented.

つまり、本実施形態によれば、異物Ｋを両チップ２０、４０間に噛み込んだ場合でも、実用レベルで不良が発生しない程度に吸収できるため、下段チップ２０へのダメージを極力防止することができる。   That is, according to the present embodiment, even when the foreign matter K is caught between the two chips 20 and 40, the foreign chip K can be absorbed to the extent that no defect occurs at a practical level, so that damage to the lower chip 20 can be prevented as much as possible. it can.

また、上記図３に示される結果を参照して既述したように、ダイマウント材３０の厚さを４０μｍ以上と、さらに厚くすれば、より確実に異物Ｋの吸収を行うことができる。   Further, as described above with reference to the result shown in FIG. 3, the foreign matter K can be more reliably absorbed by increasing the thickness of the die mount material 30 to 40 μm or more.

ここで、ダイマウント材３０は、このダイマウント材３０を介して上段チップ４０を搭載するときの温度（例えば１００〜２００℃）における弾性率が、保護膜２１よりも小さいが、具体的には１／１０以下であることが好ましい。   Here, the die mount material 30 has an elastic modulus at a temperature (for example, 100 to 200 ° C.) when the upper chip 40 is mounted via the die mount material 30, which is smaller than the protective film 21. It is preferable that it is 1/10 or less.

つまり、ダイマウント材３０を介して上段チップ４０を搭載するときの温度における弾性率の相対比は、ダイマウント材：保護膜＝１：１０以上であることが好ましい。上述した図２に示される異物吸収のメカニズムは、ＦＥＭ解析によるものであるが、この解析によれば、上記弾性率の相対比が１：１０以上であれば、実質的にダイマウント材３０の変形のみによって異物Ｋを吸収することができることを確認している。   That is, it is preferable that the relative ratio of the elastic modulus at the temperature when the upper chip 40 is mounted via the die mount material 30 is die mount material: protective film = 1: 10 or more. The foreign matter absorption mechanism shown in FIG. 2 is based on FEM analysis. According to this analysis, if the relative ratio of the elastic modulus is 1:10 or more, the die mount material 30 is substantially It has been confirmed that the foreign matter K can be absorbed only by deformation.

なお、本実施形態では、ダイマウント材３０のダイマウント時の温度における弾性率が、上記のように低いため、厚くした場合には上段チップ４０のワイヤボンド性が低下するおそれがある。   In the present embodiment, since the elastic modulus at the temperature of the die mounting material 30 at the time of die mounting is low as described above, the wire bonding property of the upper chip 40 may be lowered when the die mounting material 30 is thickened.

そこで、例えば、上段チップ４０が、平面四角形をなすものであって短辺が２ｍｍ以下の小さなサイズのものである場合には、上段チップ４０上のパッドからのボンディングはみだしを考慮して、当該パッドサイズを大きくする等の設計上の配慮をすることが好ましい。   Therefore, for example, when the upper chip 40 has a rectangular shape with a short side of 2 mm or less, the pad on the upper chip 40 is considered in consideration of the protrusion. It is preferable to consider the design such as increasing the size.

（他の実施形態）
なお、上記ダイマウント材３０は、２層３１、３２であったが、厚さが２０μｍ以上であるならば、上述したように単層であってもよく、さらには、３層以上のものであってもよい。 (Other embodiments)
The die mount material 30 has two layers 31 and 32. However, as long as the thickness is 20 μm or more, the die mount material 30 may be a single layer as described above, or more than three layers. There may be.

また、下段チップ２０と上段チップ４０とのチップサイズや発熱量の大小関係は、上記実施形態に限定されるものではなく、たとえば、上記実施形態の関係と逆の関係であってもよい。   Further, the size relationship between the chip size and the amount of heat generation between the lower chip 20 and the upper chip 40 is not limited to the above embodiment, and may be, for example, a reverse relation to the relationship of the above embodiment.

（ａ）は本発明の実施形態に係る半導体装置の概略断面図であり、（ｂ）は（ａ）中の両半導体チップのダイマウント材による接続部の拡大図である。(A) is a schematic sectional drawing of the semiconductor device which concerns on embodiment of this invention, (b) is an enlarged view of the connection part by the die-mount material of both the semiconductor chips in (a). 異物吸収のメカニズムを示す図である。It is a figure which shows the mechanism of a foreign material absorption. ダイマウント工程にて発生する異物の径とその発生頻度との関係を示す図である。It is a figure which shows the relationship between the diameter of the foreign material which generate | occur | produces in a die mounting process, and the generation frequency.

符号の説明Explanation of symbols

１０…チップ搭載部、２０…第１の半導体チップとしての下段チップ、
２１…保護膜、３０…ダイマウント材、３１、３２…ダイマウント材の複数の層、
４０…第２の半導体チップとしての上段チップ。 10 ... chip mounting portion, 20 ... lower chip as first semiconductor chip,
21 ... Protective film, 30 ... Die mount material, 31, 32 ... Multiple layers of die mount material,
40: An upper chip as a second semiconductor chip.

Claims (4)

チップ搭載部（１０）の上に第１の半導体チップ（２０）が搭載され、前記第１の半導体チップ（２０）の上にダイマウント材（３０）を介して第２の半導体チップ（４０）が搭載されており、
前記第１の半導体チップ（２０）における前記ダイマウント材（３０）と接する面には、前記ダイマウント材（３０）を介して前記第２の半導体チップ（４０）を搭載するときの温度における弾性率が前記ダイマウント材（３０）よりも大きな保護膜（２１）が設けられている半導体装置において、
前記ダイマウント材（３０）の厚さが２０μｍ以上であることを特徴とする半導体装置。 A first semiconductor chip (20) is mounted on the chip mounting portion (10), and a second semiconductor chip (40) is mounted on the first semiconductor chip (20) via a die mount material (30). Is installed,
Elasticity at a temperature when the second semiconductor chip (40) is mounted on the surface of the first semiconductor chip (20) in contact with the die mount material (30) via the die mount material (30). In the semiconductor device provided with the protective film (21) having a larger rate than the die mount material (30),
A semiconductor device, wherein the die mount material (30) has a thickness of 20 μm or more. 前記ダイマウント材（３０）の厚さが４０μｍ以上であることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the die mount material has a thickness of 40 μm or more. 前記ダイマウント材（３０）は、複数の層（３１、３２）が積層されてなるものであることを特徴とする請求項１または２に記載の半導体装置。 The semiconductor device according to claim 1, wherein the die mount material (30) is formed by laminating a plurality of layers (31, 32). 前記保護膜（２１）は、前記ダイマウント材（３０）を介して前記第２の半導体チップ（４０）を搭載するときの温度における弾性率の相対比が、前記ダイマウント材（３０）の１０倍以上であることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。 When the second semiconductor chip (40) is mounted via the die mount material (30), the protective film (21) has a relative elastic modulus ratio of 10 of the die mount material (30). 4. The semiconductor device according to claim 1, wherein the semiconductor device is twice or more.
JP2006031916A 2006-02-09 2006-02-09 Semiconductor device Pending JP2007214305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006031916A JP2007214305A (en) 2006-02-09 2006-02-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031916A JP2007214305A (en) 2006-02-09 2006-02-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007214305A true JP2007214305A (en) 2007-08-23

Family

ID=38492474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031916A Pending JP2007214305A (en) 2006-02-09 2006-02-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007214305A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078367A (en) * 2006-09-21 2008-04-03 Renesas Technology Corp Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001247780A (en) * 2000-03-06 2001-09-11 Hitachi Chem Co Ltd Heat resistant resin paste and semiconductor device using the same
JP2002131905A (en) * 2000-10-30 2002-05-09 Hitachi Chemical Dupont Microsystems Ltd Photosensitive resin composition and pattern forming method using the same, and electronic component
JP2003234359A (en) * 2002-02-08 2003-08-22 Hitachi Ltd Method of manufacturing semiconductor device
JP2004039928A (en) * 2002-07-04 2004-02-05 Hitachi Chem Co Ltd Adhesive sheet
JP2004059859A (en) * 2002-07-31 2004-02-26 Mitsui Chemicals Inc Filmy adhesive, engineering process for adhering the same and semiconductor device by using the filmy adhesive

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001247780A (en) * 2000-03-06 2001-09-11 Hitachi Chem Co Ltd Heat resistant resin paste and semiconductor device using the same
JP2002131905A (en) * 2000-10-30 2002-05-09 Hitachi Chemical Dupont Microsystems Ltd Photosensitive resin composition and pattern forming method using the same, and electronic component
JP2003234359A (en) * 2002-02-08 2003-08-22 Hitachi Ltd Method of manufacturing semiconductor device
JP2004039928A (en) * 2002-07-04 2004-02-05 Hitachi Chem Co Ltd Adhesive sheet
JP2004059859A (en) * 2002-07-31 2004-02-26 Mitsui Chemicals Inc Filmy adhesive, engineering process for adhering the same and semiconductor device by using the filmy adhesive

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078367A (en) * 2006-09-21 2008-04-03 Renesas Technology Corp Semiconductor device

Similar Documents

Publication Publication Date Title
TW498516B (en) Manufacturing method for semiconductor package with heat sink
JP5095113B2 (en) Solid-state imaging device manufacturing method and solid-state imaging device
JP4188337B2 (en) Manufacturing method of multilayer electronic component
JP5095114B2 (en) Method for manufacturing solid-state imaging device
JP4992904B2 (en) Manufacturing method of semiconductor device
US20100244234A1 (en) Semiconductor device and method of manufacturing same
WO2011042982A1 (en) Semiconductor device manufacturing method
JP2009124151A (en) Laminated semiconductor package with improved bonding reliability
JP2010199148A (en) Semiconductor sensor device and method of manufacturing thereof, package and method of manufacturing thereof, module and method of manufacturing thereof, and electronic device
JP5673423B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5184132B2 (en) Semiconductor device and manufacturing method thereof
TWI575622B (en) :verfahren zur herstellung von halbleiter-bauelementen und entspreschendes halbleiter-bauelement:process to produce semiconductor components and corresponding semiconductor component
JP4307362B2 (en) Semiconductor device, lead frame, and lead frame manufacturing method
JP2007242684A (en) Laminated semiconductor device and laminating method of device
JP2007214305A (en) Semiconductor device
JP4972968B2 (en) Semiconductor device and manufacturing method thereof
JP5396881B2 (en) Manufacturing method of electronic device
JP2007214306A (en) Semiconductor device
KR20070080324A (en) Attaching and stacking method of semiconductor chip using polyimide layer with adhesive strength
JP2006295059A (en) Semiconductor device and its manufacturing method
JP5234703B2 (en) Manufacturing method of semiconductor device
JP4485210B2 (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
JP4978244B2 (en) Semiconductor device and manufacturing method thereof
JP4206410B2 (en) Manufacturing method of semiconductor device
US11552014B2 (en) Semiconductor package structure and method of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706