JP2007208798A - Digital-to-analog converting apparatus - Google Patents
Digital-to-analog converting apparatus Download PDFInfo
- Publication number
- JP2007208798A JP2007208798A JP2006026992A JP2006026992A JP2007208798A JP 2007208798 A JP2007208798 A JP 2007208798A JP 2006026992 A JP2006026992 A JP 2006026992A JP 2006026992 A JP2006026992 A JP 2006026992A JP 2007208798 A JP2007208798 A JP 2007208798A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog conversion
- analog
- unit
- conversion function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、デジタル信号をアナログ信号に変換する、デジタルアナログ変換装置に関する。 The present invention relates to a digital-to-analog converter that converts a digital signal into an analog signal.
従来より、制御用機器等では、複数のデジタル情報を組み合せてアナログ値を得る事がしばしば行われて来た。この為には、複数のデジタルアナログ変換器を直列に接続して出力を得るのが理想的であり、この考え方に基づいて、前述のデジタルアナログ変換器への入力の合成値を得る試みは数多く行われてきた。しかしながら、この様な構成では、前段のDA変換出力を次段のDA変喚の基準電源に入力するのが一般的であるが、前段の出力値が小さいと後段のDA変換の精度が取れないという問題が生じる為、結果として後段のデジタルアナログ変換機には、高精度のDA変換機能が必要とされていた。 Conventionally, a control device or the like has often obtained an analog value by combining a plurality of digital information. For this purpose, it is ideal to connect a plurality of digital-to-analog converters in series to obtain an output. Based on this concept, there are many attempts to obtain the composite value of the input to the above-mentioned digital-to-analog converter. Has been done. However, in such a configuration, it is common to input the DA conversion output of the previous stage to the reference power source for DA conversion of the next stage. However, if the output value of the previous stage is small, the accuracy of the DA conversion of the subsequent stage cannot be obtained. As a result, the subsequent digital-to-analog converter required a high-precision DA conversion function.
その為、これ等のデジタルアナログ変換器の内部構成は、定電流回路とR−2R抵抗ラダーを必要ビット数分だけ組み合せたり、あるいは2のべき乗の定電流源をビット数分用意しこれらを組み合せたりする為に、多数の高精度の抵抗が必要でチップサイズが増大し、また要求精度によってはチップの状態でのトリミングも必要とされる為に素子自体が高価なものとなっており、手軽に多数のデジタルアナログ変換器を用いる訳には行かなかった。 Therefore, the internal structure of these digital-analog converters is a combination of constant current circuit and R-2R resistor ladder for the required number of bits, or a constant power source of power of 2 for the number of bits. Therefore, a large number of high-precision resistors are required, the chip size is increased, and depending on the required accuracy, trimming in the state of the chip is also required. It was not possible to use a large number of digital-to-analog converters.
一方、デジタル変調技術を用いた高精度なデジタルアナログ変換器と、マイクロプロセッサを用いて複数のデジタル入力値を演算、この数値を単一の高精度のデジタルアナログ変換器に入力する事によりアナログ出力を得る事も行われている。 On the other hand, a high-precision digital-to-analog converter using digital modulation technology and multiple digital input values are calculated using a microprocessor, and these values are input to a single high-precision digital-to-analog converter for analog output. It is also done to get.
しかしながら、この場合にはマイクロプロセッサを動作させる為のソフトウエアが必要となる事、更にマイクロプロセッサとその周辺が必要である為に装置が高価となり、手軽に使うには程遠い状況にある。 However, in this case, software for operating the microprocessor is required, and further, since the microprocessor and its periphery are necessary, the apparatus becomes expensive and is far from easy to use.
このために、直並列に接続して使用ができ、低価格で手軽に使用できるデジタルアナログ変換方法と本方法を用いたデジタルアナログ変換器の実現が待ち望まれていた。 Therefore, the realization of a digital-analog conversion method that can be used in series-parallel connection and can be used at low cost and a digital-analog converter using this method has been awaited.
本発明は、複数のデジタルアナログ変換器を直並列に接続し、各々のデジタルアナログ変換器への入力の合成値を出力する場合の従来の問題を解決するものであり、
・複数のデジタルアナログ変換器を直並列に接続し、
・多数の高精度の抵抗やトリミングを必要とせず、
・小さなチップで低価格が実現可能な
・手軽に使用する事ができる
デジタルアナログ変換装置を提供する事にある。
The present invention solves the conventional problem in the case of connecting a plurality of digital-to-analog converters in series and parallel and outputting a composite value of inputs to each of the digital-to-analog converters,
・ Connect multiple digital-to-analog converters in series and parallel,
・ No need for high precision resistors and trimming,
-To provide a digital-analog converter that can be used easily and can be realized at a low price with a small chip.
本発明は、直並列に接続された複数のデジタルアナログ変換機能部と統括制御部より構成されている。また、デジタルアナログ変換機能部は、半導体スイッチ部とフィルタ部とパルス変調制御部とから構成される。 The present invention includes a plurality of digital-analog conversion function units and a general control unit connected in series and parallel. The digital / analog conversion function unit includes a semiconductor switch unit, a filter unit, and a pulse modulation control unit.
デジタルアナログ変換機能部の入力信号はそのまま半導体スイッチ部の電源に接続されている。また、半導体スイッチ部はパルス変調制御部により制御され、その出力はフィルタ部に接続され、デジタルアナログ変換機能部を構成する。 The input signal of the digital / analog conversion function unit is directly connected to the power source of the semiconductor switch unit. The semiconductor switch unit is controlled by a pulse modulation control unit, and its output is connected to a filter unit to constitute a digital / analog conversion function unit.
統括制御部は各デジタルアナログ変換機能部のパルス変調制御部と接続されており、デジタルアナログ変換器全体が統括制御部により制御されており、各デジタルアナログ変換機能部も統括制御部により制御される。 The overall control unit is connected to the pulse modulation control unit of each digital / analog conversion function unit, the entire digital / analog converter is controlled by the overall control unit, and each digital / analog conversion function unit is also controlled by the overall control unit. .
統括制御部の制御の下に上記デジタルアナログ変換機能部を複数直並列に接続してデジタルアナログ変換器を構成する事で、
・複数のデジタルアナログ変換器を直並列に接続し、
・手軽に使用する事ができる
デジタルアナログ変換素子や装置が実現できる。
By configuring a digital-to-analog converter by connecting multiple digital-to-analog conversion function units in series and parallel under the control of the general control unit,
・ Connect multiple digital-to-analog converters in series and parallel,
・ A digital-analog conversion element and device that can be used easily can be realized.
また、デジタルアナログ変換にパルス幅変調、あるいはパルス変調を基本とするパルス変調制御部を基本とした制御方法を使用する事により
・多数の高精度の抵抗やトリミングを必要とせず、
・小さなチップで低価格が実現可能な
デジタルアナログ変換素子や装置が実現できる。
In addition, by using the control method based on the pulse modulation control unit based on pulse width modulation or pulse modulation for digital-analog conversion, without requiring many high-precision resistors and trimming,
・ Digital-analog conversion elements and devices that can be realized at low cost with a small chip can be realized.
また、パルス変調制御部の制御内容を各デジタルアナログ変換機能部毎に用意する事により個々の特性を変える事も可能である。勿論、量子化の荒さを均一にする事も、非直線の任意の特性とする事も可能であるが、これらは予め必要とする機能に応じて設定するだけではなく、予め複数の特性を内蔵しておき、これを、外部の指示、あるいは予め設定された条件に従いこれらを切り替えて使用する事も可能であり、従来よりもはるかに柔軟な構成の可能なデジタルアナログ変換素子や装置が実現できる。 It is also possible to change individual characteristics by preparing control contents of the pulse modulation control unit for each digital-analog conversion function unit. Of course, it is possible to make the roughness of quantization uniform or to have arbitrary non-linear characteristics, but these are not only set according to the function required in advance, but also include a plurality of characteristics in advance. In addition, it is possible to switch these in accordance with external instructions or preset conditions, and it is possible to realize a digital / analog conversion element or device that can be configured much more flexibly than before. .
上述のように、本発明のデジタルアナログ変換装置では、統括制御部の制御の下にデジタルアナログ変換機能部を複数直並列に接続してデジタルアナログ変換器を構成する事により、
・複数のデジタルアナログ変換器を直並列に接続し、
・手軽に使用する事ができる
デジタルアナログ変換素子や装置が実現できる。
As described above, in the digital-analog conversion device of the present invention, by configuring a digital-analog converter by connecting a plurality of digital-analog conversion function units in series and parallel under the control of the overall control unit,
・ Connect multiple digital-to-analog converters in series and parallel,
・ A digital-analog conversion element and device that can be used easily can be realized.
また、本発明では、各デジタルアナログ変換はパルス変調による制御の為に
・多数の高精度の抵抗やトリミングを必要とせず、
・標準のCMOS論理素子の技術を用いる事で、
・小さなチップで低価格が実現可能な
デジタルアナログ変換素子や装置が実現できる。
In the present invention, each digital-analog conversion is controlled by pulse modulation.
・ By using standard CMOS logic element technology,
・ Digital-analog conversion elements and devices that can be realized at low cost with a small chip can be realized.
更に、各デジタルアナログ変換機能部のパルス変調制御部の制御内容を個別に設定する事により、必要に応じて各デジタルアナログ変換機能部の特性を個別に設定する事も可能となる。勿論、各デジタルアナログ変換機能部毎に量子化の荒さを均一に設定する事も、あるいは非直線の任意の特性に設定する事も可能となる為、本発明では、従来よりもはるかに柔軟な構成が可能なデジタルアナログ変換素子や装置が実現できる。 Furthermore, by individually setting the control contents of the pulse modulation control unit of each digital-analog conversion function unit, it is possible to individually set the characteristics of each digital-analog conversion function unit as necessary. Of course, it is possible to set the roughness of quantization uniformly for each digital-analog conversion function unit, or to set an arbitrary characteristic of non-linearity. Therefore, in the present invention, it is much more flexible than before. A configurable digital-to-analog conversion element or device can be realized.
以下、本発明の実施の形態を、図1〜図3に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
図1は、本発明を用いたデジタルアナログ変換器の概略図である。 FIG. 1 is a schematic diagram of a digital-to-analog converter using the present invention.
デジタルアナログ変換器10は、直並列に接続されたデジタルアナログ変換機能部(1,2,3・1,…3・n)と、統括制御部4により構成されている。また、各デジタルアナログ変換機能部は、スイッチ部(1・1,2・1,3・1・1,…3・1・n)とフィルタ部(1・2,2・2,3・2・1,…3・2・n)とパルス変調制御部(1・3,2・3,3・3・1,…3・3・n)とから構成される。
The digital-
各デジタルアナログ変換機能部(1,2,3・1,…3・n)の入力信号(1・4,2・4,3・4)は各スイッチ部(1・1,2・1,3・1・1,…3・1・n)の電源に接続され、各スイッチ部の出力はフィルタ部(1・2,2・2,3・2・1,…3・2・n)に接続されている。また、各スイッチ部(1・1,2・1,3・1・1,…3・1・n)はパルス変調制御部(1・3,2・3,3・3・1,…3・3・n)により制御され、各デジタルアナログ変換機能部(1,2,3・1,…3・n)を構成している。 The input signals (1, 4, 2, 4, 3, 4) of the digital-analog conversion function units (1, 2, 3, 1,..., N) are connected to the switch units (1, 1, 2, 1, 3, 3).・ 1 ・ 1, ... 3 ・ 1 ・ n) Connected to the power supply, and the output of each switch unit is connected to the filter unit (1,2,2,2,3 ・ 2,1, ... 3 ・ 2 ・ n) Has been. Each switch unit (1, 1, 2, 1, 3, 1, 1, ... 3 · 1 · n) is connected to a pulse modulation control unit (1, 3, 2, 3, 3, 3, 1, 3). 3 · n), each digital / analog conversion function section (1, 2, 3, 1,... 3 · n) is configured.
初段のデジタルアナログ変換機能部1の入力は基準電源7と接続され、次段以降のデジタルアナログ変換機能部入力は、該デジタルアナログ変換機能部の前段の出力に接続されている。
The input of the first-stage digital / analog
各デジタルアナログ変換機能部のパルス変調制御部(1・3,2・3,3・3・1,…3・3・n)は統括制御部4により制御されており、デジタルアナログ変換器10も統括制御部4により制御される。
The pulse modulation control units (1, 3, 2, 3, 3, 3, 1, ... 3, 3, n) of each digital / analog conversion function unit are controlled by the overall control unit 4, and the digital /
デジタルアナログ変換器10は外部インタフェース制御部5を介して外部インタフェース6と接続されており、外部からの指示を可能としている。
The digital-to-
デジタルアナログ変換機能部1と2は直列組立体を構成し、第1の変換機能部1の出力、つまりフィルタ1・2の出力、が第2の変換機能部2の入力、つまりスイッチ部2・1の入力となり、第2の変換機能部2のフィルタ2・2の出力が直列組立体(1,2)の出力となる。
The digital-analog
一方、デジタルアナログ変換機能部3・1…3・nは並列組立体を構成する。並列組立体を構成する各変換機能部の入力は共通で、実施例ではフィルタ2・2の出力である。並列組立体の出力は各変換機能部の出力、つまりフィルタ3・2・1〜3・2・nの出力である。
On the other hand, the digital / analog
図1の実施例では、直列組立体(1,2)の出力に並列組立体(3・1…3・n)が接続される構成を例示する。直列組立体と並列組立体の組み合せは任意で、例えば並列組立体の出力のひとつに直列組立体又は単一のデジタルアナログ変換機能部の入力を接続したり、図1のひとつの並列組立体3・1の出力に別の直列組立体の入力を接続することも可能である。
In the embodiment of FIG. 1, a configuration in which parallel assemblies (3 · 1... 3 · n) are connected to outputs of the series assemblies (1, 2) is illustrated. The combination of the serial assembly and the parallel assembly is arbitrary. For example, the input of the serial assembly or a single digital-analog conversion function unit is connected to one of the outputs of the parallel assembly, or one
図1の構成は例えば液晶のバックライトのためのLED駆動用ドライバとして利用することができ、第1段の変換機能部1で全体の明るさを制御し、次の2で階調を制御し、更に、3・1〜3・nで各色(R,G,B)を制御することができる。
The configuration of FIG. 1 can be used as, for example, an LED driving driver for a liquid crystal backlight. The overall brightness is controlled by the
図2は、デジタルアナログ変換機能部の詳細である。 FIG. 2 shows details of the digital-analog conversion function unit.
スイッチ部21は、通常のCMOS論理回路と同様にPチャネルMOSFET21・1とNチャネルMOSFET21・2とから構成されており、PチャネルMOSFETのソースは電源である入力信号25に接続されており、またNチャネルMOSFETのソースは0Vに接続されている。また、各々のMOSFETのドレインを相互に接続してスイッチ部21の出力とし、各々のMOSFETのゲートを相互に接続してスイッチ部21の入力としているが、この回路は一般にCMOS論理回路と称される論理回路と同じものである。
The switch unit 21 is composed of a P-channel MOSFET 21 • 1 and an N-channel MOSFET 21 • 2 as in a normal CMOS logic circuit, and the source of the P-channel MOSFET is connected to an
スイッチ部21はパルス変調制御部22により制御されるが、このパルス変調制御部22は、パルス変調部22・1とデコード(復号)部22・2とDA変換値設定レジスタ22・3より構成され、外部より入力されるパルス信号発生器24を基準として動作する。
The switch unit 21 is controlled by a pulse
外部より外部インタフェース制御部5を介してDA変換値設定レジスタ22・3に設定された情報に基づき、デコード(復号)部22・2で当該情報を解析しパルス変調の為の設定値を生成し、該情報に従いパルス変調部22・1はスイッチ部21を制御する。 Based on the information set in the DA conversion value setting register 22.3 via the external interface control unit 5 from outside, the decoding unit 22.2 analyzes the information and generates a setting value for pulse modulation. In accordance with the information, the pulse modulation unit 22.1 controls the switch unit 21.
尚、ここで言うパルス変調とは、パルスの幅を変化させるパルス幅変調(PWM)、パルスの周期を変化させるパルス数変調(PNM)、あるいはこれらを基本としたパルス変調方法を指し示すものとした。 The pulse modulation here refers to pulse width modulation (PWM) for changing the pulse width, pulse number modulation (PNM) for changing the pulse period, or a pulse modulation method based on these. .
また、これらのパルス変調された信号から目的の出力を得る為には、パルス変調に用いた周波数を除去する必要があるが、その為にはフィルタ(濾波器)が必要である。 Further, in order to obtain a desired output from these pulse-modulated signals, it is necessary to remove the frequency used for the pulse modulation, and for this purpose, a filter (filter) is required.
スイッチ部21の出力から不要な信号を除去する為の濾波機能を有するフィルタ部23は、演算増幅器23・1と抵抗やコンデンサ等から構成される周辺回路素子群23・3より構成される。なお、本フィルタ部23は、デコード(復号)部22・2の指示に従い帰還抵抗の値を切り替えるスイッチ23・2を具備しており、フィルタ部23の出力電圧値をあらかじめ設定された範囲で変化させる機能を有する。
The
尚、スイッチ部21は比較的広範囲の電圧範囲での動作が可能であるが、その動作電圧範囲には限りがある。その為、該スイッチ部の出力電圧が次段のスイッチ部の正常動作範囲内となる様に、DA変換値設定レジスタ22・3への設定情報が予め設定された範囲から外れる場合には該情報に予め設定された定数を乗じた値を、また設定情報が予め設定された範囲内の場合には該情報をそのまま使用してスイッチ部を動作させる様にデコード(復号)部22・2にて指示を行うと共に、統括制御部4に対しても該情報を送付26する。また、最終段のデジタルアナログ変換機能部に於いては、該変換機能部より前で乗算された乗数を全て合成した値で除算した値を出力する様に統括制御部4が当該デジタルアナログ変換機能部のデコード(復号)部に対して指示27を行う。
Note that the switch unit 21 can operate in a relatively wide voltage range, but the operating voltage range is limited. Therefore, when the setting information in the DA conversion value setting registers 22 and 3 is out of the preset range so that the output voltage of the switch unit is within the normal operation range of the next-stage switch unit, the information The decoding unit 22.2 operates the switch unit by using a value obtained by multiplying the value by a constant set in advance, and when the setting information is within a preset range, the information is used as it is. In addition to giving an instruction, the information is also sent 26 to the overall control unit 4. Further, in the digital / analog conversion function section at the final stage, the overall control section 4 outputs the value obtained by dividing all the multipliers multiplied before the conversion function section by the synthesized value. An
デジタルアナログ変換機能部で出力電圧の調整を行うには、
・フィルタ部23で帰還抵抗の値を切り替える。
・パルス変調部やデコード(復号)部で予め出力を所定の値となる様に処理を行う。
等の方法があるが、何れの方法を用いても構わない。
To adjust the output voltage in the digital-analog conversion function section,
The value of the feedback resistor is switched by the
Processing is performed in advance so that the output becomes a predetermined value in the pulse modulation unit and decoding unit.
However, any method may be used.
これらの動作を図3を用いて説明する。 These operations will be described with reference to FIG.
DA変換指示情報を横軸に、DA変換後の出力電圧を縦軸に表すと、理想は原点から斜め右上に延びる直線31−ここでは破線で表示−上の値となるはずであるが、スイッチ部の動作電圧に限界がある為にDA変換指示情報が小さい場合には一点鎖線32で表示した曲線上の値を出力してしまう。これを防止する為に、本発明では出力が最大値34と動作下限電圧35の範囲になる様にDA変換指示情報に予め設定された値−たとえば2とか4−を乗算した値で一旦DA変換を行う。このときの出力は、鋸状の波形33−ここでは太線で表示−上の値が出力される。
When the DA conversion instruction information is represented on the horizontal axis and the output voltage after DA conversion is represented on the vertical axis, the ideal should be the
この動作を各デジタルアナログ変換機能部で繰り返し、最終段では、前段で乗算した係数で除算した値を当該各デジタルアナログ変換機能部で出力する事により、理想とする原点から斜め右上に延びる直線31上の値を得ることが出来る。
This operation is repeated in each digital / analog conversion function unit, and in the final stage, a value obtained by dividing the coefficient multiplied in the previous stage is output by each digital / analog conversion function unit, whereby a
1,2,3・1,…3・n デジタルアナログ変換機能部
1・1,2・1,3・1・1,…3・1・n スイッチ部
1・2,2・2,3・2・1,…3・2・n フィルタ部
1・3,2・3,3・3・1,…3・3・n パルス変調制御部
1・4,2・4,3・4 スイッチ部入力信号
4 統括制御部
5 外部インタフェース制御部
6 外部インタフェース
7 基準電源
10 デジタルアナログ変換器
21 スイッチ部
21・1 PチャネルMOSFET
21・2 NチャネルMOSFET
22 パルス変調制御部
22・1 パルス変調部
22・2 デコード(復号)部
22・3 DA変換値設定レジスタ
23 フィルタ部
23・1 演算増幅器
23・2 スイッチ
23・3 周辺回路素子群
24 パルス信号発生器
25 入力信号
26 送付情報
27 指示
31 DA変換理想出力直線
32 DA変換実出力
33 波形
34 最大値
35 動作下限電圧
1, 2, 3, 1, ... 3, n Digital-analog
21.2 N-channel MOSFET
22 Pulse modulation control unit 22.1 Pulse modulation unit 22.2 Decoding (decoding) unit 22.3 DA conversion
Claims (4)
Each digital / analog conversion function unit, general control unit, or any part of it has a plurality of digital / analog conversion gradation controls, which can be switched according to preset contents or according to an external instruction signal. The digital-to-analog converter according to any one of claims 1, 2, and 3, characterized in that
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026992A JP4809070B2 (en) | 2006-02-03 | 2006-02-03 | Digital-analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026992A JP4809070B2 (en) | 2006-02-03 | 2006-02-03 | Digital-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208798A true JP2007208798A (en) | 2007-08-16 |
JP4809070B2 JP4809070B2 (en) | 2011-11-02 |
Family
ID=38487827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026992A Expired - Fee Related JP4809070B2 (en) | 2006-02-03 | 2006-02-03 | Digital-analog converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4809070B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111740745A (en) * | 2020-06-19 | 2020-10-02 | 西安微电子技术研究所 | Complex application-oriented multi-element DA conversion control system and control method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152031A (en) * | 1984-08-22 | 1986-03-14 | Sony Corp | Multiplication type d/a converter |
JPH07303388A (en) * | 1994-05-02 | 1995-11-14 | Shibaura Eng Works Co Ltd | Signal generating circuit |
JPH09116438A (en) * | 1995-10-23 | 1997-05-02 | Yamatake Honeywell Co Ltd | Digital/analog converter |
JPH11150478A (en) * | 1997-11-14 | 1999-06-02 | Nec Corp | Pulse width modulator |
JP2003092515A (en) * | 2001-09-17 | 2003-03-28 | Denon Ltd | Amplifier |
-
2006
- 2006-02-03 JP JP2006026992A patent/JP4809070B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152031A (en) * | 1984-08-22 | 1986-03-14 | Sony Corp | Multiplication type d/a converter |
JPH07303388A (en) * | 1994-05-02 | 1995-11-14 | Shibaura Eng Works Co Ltd | Signal generating circuit |
JPH09116438A (en) * | 1995-10-23 | 1997-05-02 | Yamatake Honeywell Co Ltd | Digital/analog converter |
JPH11150478A (en) * | 1997-11-14 | 1999-06-02 | Nec Corp | Pulse width modulator |
JP2003092515A (en) * | 2001-09-17 | 2003-03-28 | Denon Ltd | Amplifier |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111740745A (en) * | 2020-06-19 | 2020-10-02 | 西安微电子技术研究所 | Complex application-oriented multi-element DA conversion control system and control method |
CN111740745B (en) * | 2020-06-19 | 2023-08-08 | 西安微电子技术研究所 | Complex application-oriented multi-element DA conversion control system and control method |
Also Published As
Publication number | Publication date |
---|---|
JP4809070B2 (en) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100714612B1 (en) | Digital/analog converting apparatus with high resolution | |
US6388598B2 (en) | D/A converter | |
JP5141450B2 (en) | Digital input class D amplifier | |
KR100436357B1 (en) | Digital analog converter with multiple output stages and its conversion method | |
US8681031B2 (en) | D/A converter | |
US20100182348A1 (en) | Signal voltage generation circuit, display panel driving device, and display apparatus | |
JP2008236010A (en) | Digital input class-d amplifier | |
US20060261991A1 (en) | Digital-to-analog converter | |
TW200746650A (en) | Digital to analog converter having integrated level shifter and method for using same to drive display device | |
KR100711674B1 (en) | Digital/analog converter, display driver and display | |
WO2014101074A1 (en) | Programmable gamma circuit for drive system of liquid crystal display | |
JP2007019801A (en) | Digital/analog converter | |
JP4809070B2 (en) | Digital-analog converter | |
CN107527578A (en) | The LED screen test power control circuit and method of precise quantification electrifying timing sequence | |
KR920005506A (en) | D / A converter with variable circuit parameters | |
US20080266153A1 (en) | High resolution digital analog conversion circuit | |
JP2004336772A (en) | Resampling of element unit for digital-to-analog converter | |
JP2004336772A5 (en) | ||
US7046182B1 (en) | DAC having switchable current sources and resistor string | |
TWI401891B (en) | Digital to analog converter with high driving capability | |
TWI391902B (en) | Driving circuit | |
US20140176519A1 (en) | Programmable Gamma Circuit of Liquid Crystal Display Driving System | |
TWI398848B (en) | Source driving circuit | |
JP2006109059A (en) | Electronic circuit | |
KR200216605Y1 (en) | Multi-channel analog output circuit using one digital / analog converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |