JP2007202068A - Control device, radio base station and program updating method - Google Patents

Control device, radio base station and program updating method Download PDF

Info

Publication number
JP2007202068A
JP2007202068A JP2006021083A JP2006021083A JP2007202068A JP 2007202068 A JP2007202068 A JP 2007202068A JP 2006021083 A JP2006021083 A JP 2006021083A JP 2006021083 A JP2006021083 A JP 2006021083A JP 2007202068 A JP2007202068 A JP 2007202068A
Authority
JP
Japan
Prior art keywords
program
control
control program
address
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006021083A
Other languages
Japanese (ja)
Inventor
Hiroshi Sakai
博司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006021083A priority Critical patent/JP2007202068A/en
Publication of JP2007202068A publication Critical patent/JP2007202068A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To update a program without stopping services. <P>SOLUTION: In a control device which controls a predetermined object to be controlled based on a first control program stored in a first storage region of a storage unit and comprises a program switching means for switching the first control program to a second control program stored in a second storage region of the storage unit, the program switching means rewrites a return address after control processing based on the first control program from a top address of the first control program to a top address of the second control program during the relevant control processing and further exchanges an address in the first storage region and an address in the second storage region to switch the first control program to the second control program. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、制御装置、無線基地局及びプログラム更新方法に関する。   The present invention relates to a control device, a radio base station, and a program update method.

従来、プログラムに基づいて稼動する機器においては、機能追加や障害修正等のために、プログラムを更新することがある。このような例としては、下記特許文献1に記載の技術がある。   Conventionally, in a device that operates based on a program, the program may be updated to add a function or correct a failure. As such an example, there is a technique described in Patent Document 1 below.

特許文献1に記載の技術は、無線端末装置におけるプログラム更新を安全に、そして大容量メモリを必要とせずに行おうとするもので、更新対象のプログラムAの他に、このプログラムAを新しいプログラムA’に置き換える置換作業を行うプログラムBを用意しておき、プログラムAによる制御の下でプログラムAの更新すべき部分aに相当するプログラムA’の部分a’をダウンロードした後、プログラムBによる制御の下でプログラムAの部分aを部分a’で更新して、プログラムAをプログラムA’となし、その後、制御をプログラムBからプログラムA’に戻すというものである。
この技術では、プログラムBによる制御を実行している間は、プログラムAによる制御は停止される。
The technique described in Patent Document 1 attempts to update a program in a wireless terminal device safely and without the need for a large-capacity memory. A program B for performing replacement work to be replaced with 'is prepared, and after the part a ′ of the program A ′ corresponding to the part a to be updated under the control of the program A is downloaded, the control of the program B is performed. Below, the part a of the program A is updated with the part a ′, the program A is changed to the program A ′, and then the control is returned from the program B to the program A ′.
In this technique, the control by the program A is stopped while the control by the program B is being executed.

PHS基地局等の無線基地局においても同様に、機能追加や障害修正等のためにプログラムを更新することがある。現行のPHS基地局でこのPHS基地局の運用に係わるプログラムを更新する際には、PHS基地局が各PHS端末に対して行っているサービスを停止し、プログラムを新しいものに置き換えた後に起動しなおす。このようなプログラム更新の際のサービス停止の時間は、概ね10分程度である。この間は、サービス停止中のPHS基地局が行うはずのサービスは、周囲の基地局が代行する。
特開2005−100428号公報
Similarly, in a radio base station such as a PHS base station, the program may be updated to add a function or correct a failure. When updating a program related to the operation of this PHS base station in the current PHS base station, the service provided by the PHS base station to each PHS terminal is stopped and started after the program is replaced with a new one. fix. The service stop time for such a program update is about 10 minutes. During this time, the surrounding base stations act on behalf of services that should be performed by the PHS base stations that have been stopped.
JP 2005-100428 A

上述のように、サービスを停止してプログラムの更新を行うのであると、サービス停止中のPHS基地局が行うはずのサービスは、周囲のPHS基地局が代行することになるので、こういった相互に代行する関係にあるPHS基地局については、一斉にプログラムの更新を行うことができない。したがって、所定範囲内のPHS基地局については、それぞれ10分程度の時間差を設けて順次プログラム更新を行うことになり、甚だ作業効率の悪いことになっている。   As described above, if the service is stopped and the program is updated, the services that should be performed by the PHS base station that has stopped the service are performed on behalf of the surrounding PHS base stations. For PHS base stations that have a relationship acting on behalf of, the programs cannot be updated all at once. Therefore, for PHS base stations within a predetermined range, program update is performed sequentially with a time difference of about 10 minutes, which is extremely inefficient.

また、更新中のPHS基地局の周囲のPHS基地局では、通常よりも多くのPHS端末を相手にサービスを提供することになり、負荷があがる。現在設置されて稼動しているPHS基地局には、比較的新しく設置されたCPUの処理能力が高くメモリ容量が大きい負荷に強いものもあるが、CPUの処理能力が低くメモリ容量が少ないために負荷に弱いものも依然として存在し、新旧が混在した状態となっている。高負荷に弱い旧型のPHS基地局では特に、負荷が高まって処理能力を超えるほどになると、システムダウンが発生するおそれが高くなる。   In addition, PHS base stations around the PHS base station being updated provide services to more PHS terminals than usual, which increases the load. Some PHS base stations that are currently installed and operating have a relatively high CPU capacity and high memory capacity, but they are resistant to loads, but the CPU capacity is low and the memory capacity is small. Some of them are still vulnerable to load, and new and old are mixed. Especially in an old PHS base station that is vulnerable to a high load, when the load increases and exceeds the processing capacity, there is a high possibility that the system will be down.

本発明は、上述した事情に鑑みてなされたもので、サービスを停止することなく、プログラム更新を可能にすることを目的とする。また、プログラム更新の作業効率の改善を目的としている。   The present invention has been made in view of the above-described circumstances, and an object thereof is to make it possible to update a program without stopping a service. It also aims to improve the efficiency of program update.

上記課題を解決するために、本発明では、制御装置に係る第1の手段として、記憶部の第1の記憶領域に記憶された第1の制御プログラムに基づいて所定の制御対象物を制御すると共に、前記第1の制御プログラムを前記記憶部の第2の記憶領域に記憶された第2の制御プログラムに切り替えるプログラム切替手段を備えた制御装置において、前記プログラム切替手段は、前記第1の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第1の制御プログラムの先頭アドレスから前記第2の制御プログラムの先頭アドレスに書き換え、更に前記第1の記憶領域のアドレスと前記第2の記憶領域のアドレスとを入れ替えることにより前記第1の制御プログラムを前記第2の制御プログラムに切り替えるものを採用した。   In order to solve the above problems, in the present invention, as a first means related to the control device, a predetermined control object is controlled based on a first control program stored in a first storage area of a storage unit. And a control device comprising a program switching means for switching the first control program to the second control program stored in the second storage area of the storage unit, wherein the program switching means includes the first control program. During the control process based on the program, the return address after the control process is rewritten from the start address of the first control program to the start address of the second control program, and further, the address of the first storage area and the first address The first control program is switched to the second control program by exchanging the addresses of the two storage areas.

また、制御装置に係る第2の手段として、上記第1の手段において、前記第1、第2の制御プログラムは、制御装置に搭載されたOS(Operating System)であるものを採用した。   Further, as the second means related to the control device, in the first means, the first and second control programs are OS (Operating System) installed in the control device.

更に、本発明では、無線基地局に係る第1の手段として、請求項1または2記載の制御装置を備え、該制御装置による制御の下に上位通信系と通信エリア内の通信端末装置との通信を中継するものを採用した。   Furthermore, in the present invention, as the first means related to the radio base station, the control device according to claim 1 or 2 is provided, and the higher-level communication system and the communication terminal device in the communication area are controlled by the control device. Adopting a relay for communication.

また、無線基地局に係る第2の手段として、上記第1の手段において、前記制御装置は、前記上位通信系から切替指示を受信すると前記第2の制御プログラムを前記上位通信系からダウンロードして第2の記憶領域に記憶させ、前記プログラム切替手段は、前記第2の制御プログラムが前記第2の記憶領域に記憶されると、前記第1の制御プログラムを前記第2の制御プログラムに切り替えるものを採用した。   Further, as a second means related to the radio base station, in the first means, the control device downloads the second control program from the upper communication system upon receiving a switching instruction from the upper communication system. The program switching means is configured to switch the first control program to the second control program when the second control program is stored in the second storage area. It was adopted.

また更に、本発明では、プログラム更新方法に係る第1の手段として、記憶部の第1の記憶領域に記憶された第1の制御プログラムを前記記憶部の第2の記憶領域に記憶された第2の制御プログラムに切り替えるプログラム更新方法において、前記第1の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第1の制御プログラムの先頭アドレスから前記第2の制御プログラムの先頭アドレスに書き換え、更に前記第1の記憶領域のアドレスと前記第2の記憶領域のアドレスとを入れ替えることにより前記第1の制御プログラムを前記第2の制御プログラムに切り替える方法を採用した。   Furthermore, in the present invention, as the first means related to the program update method, the first control program stored in the first storage area of the storage unit is stored in the second storage area of the storage unit. In the program update method for switching to the second control program, during the control process based on the first control program, the return address after the control process is changed from the start address of the first control program to the start of the second control program. A method is adopted in which the first control program is switched to the second control program by rewriting the address, and further switching the address of the first storage area and the address of the second storage area.

また、プログラム更新方法に係る第2の手段として、上記第1の手段において、上位通信系から切替指示を受信すると前記第2の制御プログラムを前記上位通信系からダウンロードして第2の記憶領域に記憶させ、前記第2の制御プログラムが前記第2の記憶領域に記憶されると、前記第1の制御プログラムを前記第2の制御プログラムに切り替える方法を採用した。   Further, as a second means related to the program update method, in the first means, when the switching instruction is received from the upper communication system, the second control program is downloaded from the upper communication system and stored in the second storage area. When the second control program is stored in the second storage area, the first control program is switched to the second control program.

本発明によれば、第1の制御プログラムを実行することによるサービス稼動中に、実行中の第1の制御プログラムによる制御処理後の戻りアドレスを、第1の制御プログラムの先頭アドレスから、第1の制御プログラムを代替する第2の制御プログラムの先頭アドレスに書き換えるので、第1の制御プログラムによる制御処理に引き続いて第2の制御プログラムによる制御処理に移ることができ、更に、第1の記憶領域のアドレスと第2の記憶領域のアドレスとを入れ替えるので、第1及び第2の制御プログラムに係わる他のプログラムへの影響をなくすことができる。これにより、サービスを停止することなくプログラムを更新することができる。   According to the present invention, during service operation by executing the first control program, the return address after the control processing by the first control program being executed is changed from the first address of the first control program to the first address. Since the start address of the second control program that replaces the first control program is rewritten, the control process by the second control program can be shifted to the control process by the second control program following the control process by the first control program. Since the address of the second storage area and the address of the second storage area are interchanged, the influence on other programs related to the first and second control programs can be eliminated. Thereby, the program can be updated without stopping the service.

以下、本発明の一実施形態に係るPHS基地局Aについて図面を参照して説明する。
図1は、本PHS基地局Aの機能構成を示すブロック図である。この図に示すように、本PHS基地局Aは、第1,第2送受信装置1,2、モデム部3、制御部4及びDSU(Digital Service Unit)5を備えている。また、制御部4は、CPU4a(プログラム切替手段)、DPRAM(Dual Port RAM(Random Access Memory))4b、音声・画像変換部4c、SDRAM(Synchronous DRAM(Dynamic Random Access Memory))4d(記憶部)、FlashROM(Flash Read Only Memory)4e、SRAM(Static Random Access Memory)4f、BOOTROM(Boot Read Only Memory)4g、FPGA(Field Programmable Gate Array)4h及びUSB部4iを備えている。
Hereinafter, a PHS base station A according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a functional configuration of the PHS base station A. As shown in the figure, the PHS base station A includes first and second transmission / reception devices 1 and 2, a modem unit 3, a control unit 4, and a DSU (Digital Service Unit) 5. The control unit 4 includes a CPU 4a (program switching means), a DPRAM (Dual Port RAM (Random Access Memory)) 4b, an audio / image conversion unit 4c, and an SDRAM (Synchronous DRAM (Dynamic Random Access Memory)) 4d (storage unit). , A flash ROM (Flash Read Only Memory) 4e, an SRAM (Static Random Access Memory) 4f, a BOOTROM (Boot Read Only Memory) 4g, an FPGA (Field Programmable Gate Array) 4h, and a USB unit 4i.

第1,第2送受信装置1,2は、PHS端末(通信端末装置)と無線通信を行う高周波回路(アンテナをも含む)であって、PHS端末から受信した受信信号をモデム部3に出力すると共に、モデム部3から入力された送信信号をPHS端末に送信する。
モデム部3は、上記受信信号の復号化あるいは送信信号の生成(符号化)を行うものであり、受信信号を復調して得られた信号(復号化音声信号や復号化画像信号)を音声・画像変換部4cに出力すると共に、音声・画像変換部4cから入力された送信用の音声信号や画像信号を符号化して符号化音声信号や符号化画像信号を生成して第1送受信装置1あるいは第2送受信装置2に出力する。
The first and second transmission / reception devices 1 and 2 are high-frequency circuits (including antennas) that perform wireless communication with a PHS terminal (communication terminal device), and output a received signal received from the PHS terminal to the modem unit 3. At the same time, the transmission signal input from the modem unit 3 is transmitted to the PHS terminal.
The modem unit 3 decodes the received signal or generates (encodes) a transmission signal. The modem unit 3 decodes a signal (decoded audio signal or decoded image signal) obtained by demodulating the received signal. In addition to outputting to the image conversion unit 4c, the audio signal and image signal for transmission input from the audio / image conversion unit 4c are encoded to generate an encoded audio signal and an encoded image signal, and the first transmitting / receiving device 1 or Output to the second transceiver 2.

制御部4は、上述したCPU4a、DPRAM4b、音声・画像変換部4c、SDRAM4d、FlashROM4e、SRAM4f、BOOTROM4g、FPGA4h及びUSB部4iがバスラインによって接続されたものであり、SDRAM4dに記憶された制御プログラムに基づいて上記モデム部3とDSU5との間でのデータの授受を制御する。   The control unit 4 includes the CPU 4a, the DPRAM 4b, the audio / image conversion unit 4c, the SDRAM 4d, the Flash ROM 4e, the SRAM 4f, the BOOTROM 4g, the FPGA 4h, and the USB unit 4i connected by a bus line. Based on this, the exchange of data between the modem unit 3 and the DSU 5 is controlled.

CPU4aは、制御プログラムのコード(命令)の書き込みと読み出しとを独立して行うことが可能なDPRAM4bを内部に備えており、複数の処理を見掛け上並列処理可能なものである。   The CPU 4a includes a DPRAM 4b that can independently write and read control program codes (instructions), and is capable of apparently performing a plurality of processes in parallel.

音声・画像変換部4cは、CPU4aによる制御の下に、上記復号化音声信号や復号化画像信号をISDN回線用の音声信号や画像信号に信号変換してCPU4aに出力すると共に、CPU4aから入力されたISDN回線用の音声信号や画像信号をPHS端末用の音声信号や画像信号に変換してモデム部3に出力する。   Under the control of the CPU 4a, the audio / image conversion unit 4c converts the decoded audio signal or decoded image signal into an ISDN line audio signal or image signal, outputs the signal to the CPU 4a, and is input from the CPU 4a. The ISDN line audio signal or image signal is converted into a PHS terminal audio signal or image signal and output to the modem unit 3.

SDRAM4dは、上記CPU4aが実行する制御プログラムを記憶するものである。このSDRAM4dに記憶された制御プログラムはCPU4aの実行用に展開処理されたものであり、FlashROM4eは、DSU5を介して上位制御系からダウンロードした展開前の制御プログラムを記憶するものである。   The SDRAM 4d stores a control program executed by the CPU 4a. The control program stored in the SDRAM 4d is expanded for execution by the CPU 4a, and the Flash ROM 4e stores the control program before expansion downloaded from the upper control system via the DSU 5.

SRAM4fは、CPU4aの処理結果等を一時的に記憶するものである。BOOTROM4gは、本PHS基地局Aの起動時にCPU4aに実行されるブートプログラム(起動プログラム)を記憶するものである。FPGA4hは、モデム3やDSU5等のハードウエアを制御するために設けられたプログラマブルロジック回路である。USB部4iは、メンテナンス用のコンピュータ等の外部装置とデータの授受を行うためのインタフェース回路である。   The SRAM 4f temporarily stores the processing result of the CPU 4a. The BOOTROM 4g stores a boot program (startup program) that is executed by the CPU 4a when the PHS base station A is started up. The FPGA 4h is a programmable logic circuit provided for controlling hardware such as the modem 3 and the DSU 5. The USB unit 4i is an interface circuit for exchanging data with an external device such as a maintenance computer.

ここで、上記DPRAM4b、SDRAM4d、FlashROM4e及びBOOTROM4gのアドレスは、図2(a)に示すように予め設定されている。すなわち、SDRAM4dは0x00000番地を先頭アドレスとし、FlashROM4eは0x40000番地を先頭アドレスとし、DPRAM4bは0x80000番地を先頭アドレスとし、BOOTROM4gは0x90000番地を先頭アドレスとするように設定されている。   Here, the addresses of the DPRAM 4b, SDRAM 4d, FlashROM 4e and BOOTROM 4g are set in advance as shown in FIG. That is, the SDRAM 4d is set so that the address 0x00000 is the start address, the FlashROM 4e is the address 0x40000, the DPRAM 4b is the address 0x80000, and the BOOTROM 4g is the address 0x90000.

また、上記CPU4aは、SDRAM4d及びFlashROM4eについては、図示するように複数の記憶領域を設定して管理する。すなわち、FlashROM4eは、0x40000番地から始まる領域Cと0x55000番地から始まる領域Fと残りとに分けて管理される。この領域Cには制御プログラム(第1の制御プログラム)がファイル(旧ファイル)として記憶されている。領域Fには上記制御プログラムのバージョンアップ版(第2の制御プログラム)が上記旧ファイルに対する新ファイルとして記憶される。残りの領域には、後述する切替処理実施プログラムが更新用ファイルとして記憶されており、同様に、モデム部3を制御するためのプログラム等その他プログラムが記憶されている。   The CPU 4a sets and manages a plurality of storage areas for the SDRAM 4d and the Flash ROM 4e as shown in the figure. That is, the FlashROM 4e is managed by dividing into an area C starting from address 0x40000, an area F starting from address 0x55000, and the rest. In this area C, a control program (first control program) is stored as a file (old file). In the area F, the upgraded version of the control program (second control program) is stored as a new file for the old file. In the remaining area, a switching process execution program to be described later is stored as an update file, and similarly, other programs such as a program for controlling the modem unit 3 are stored.

一方、0x00000番地から始まるSDRAM4dの第1の記憶領域は、上記旧ファイルを展開して得られた制御プログラム(第1の制御プログラム)を記憶する実行面であり、0x15000番地から始まる第2の記憶領域は、新ファイルを展開して得られる制御プログラム(第2の制御プログラム)を記憶する待機面である。残りの領域は、更新用ファイルを展開して得られた切替処理実施プログラムを記憶するのに用いられる。   On the other hand, the first storage area of the SDRAM 4d starting from the address 0x00000 is an execution surface for storing the control program (first control program) obtained by expanding the old file, and the second storage starting from the address 0x15000. The area is a standby surface for storing a control program (second control program) obtained by expanding a new file. The remaining area is used to store a switching process execution program obtained by expanding the update file.

図3は、切替処理実施プログラムの流れ及びこのプログラムを実行するCPU4aがこのプログラムの実行前後に行う処理を併せて示すフローチャートである。図4及び図5は、SDRAM4d及びFlashROM4eの記憶内容の推移を示す模式図であって、図5は、図3のフローチャートに対応するものである。   FIG. 3 is a flowchart showing the flow of the switching process execution program and the processes performed by the CPU 4a that executes this program before and after the execution of this program. FIGS. 4 and 5 are schematic diagrams showing the transition of the storage contents of the SDRAM 4d and the Flash ROM 4e, and FIG. 5 corresponds to the flowchart of FIG.

図3及び図5による説明に先立ち、図4により、PHS基地局Aの電源投入からサービス開始までの動作を説明する。
まず、図4(a)に示すように、SDRAM4dは、実行面と待機面とを有し、FlashROM4eの記憶領域は、領域C、領域F、及び、ここには図示しない残りの領域に分けて管理されている。
Prior to the description with reference to FIGS. 3 and 5, the operation from the power-on of the PHS base station A to the start of service will be described with reference to FIG.
First, as shown in FIG. 4A, the SDRAM 4d has an execution surface and a standby surface, and the storage area of the FlashROM 4e is divided into an area C, an area F, and a remaining area not shown here. It is managed.

FlashROM4eは、領域Cに、PHS基地局Aのサービスの運用に現在用いられているプログラムが書き込まれたファイル(ファイル名は例えばABSM36-12-50)を記憶している。
CPU4aは、PHS基地局Aの起動にあたっては、図4(b)に示すように、まず、BOOTROM4gから読み出したBOOTプログラムを実行することにより、各種初期処理を行う。各種初期処理には、FlashROM4eからSDRAM4dの実行面にファイルABSM36-12-50に書き込まれたプログラムを展開する処理も含まれており、ここで実行される。
次に、CPU4aは、図4(c)に示すように、SDRAM4dの実行面から読み出したプログラムを起動する。続いて、CPU4aは、その他のブート処理、即ち、モデム部3を制御するためのプログラムをFlashROM4eから読み出してSDRAM4dに展開する等の処理を行う。そして、CPU4aは、エラーがないか診断し、エラーがなければ、PHS端末に対するサービスを開始する。
この時点では、FlashROM4eは、領域Fに何も記憶していない。
The FlashROM 4e stores a file (file name is, for example, ABSM36-12-50) in which the program currently used for the operation of the service of the PHS base station A is written in the area C.
When starting up the PHS base station A, the CPU 4a first executes various initial processes by executing a BOOT program read from the BOOTROM 4g, as shown in FIG. 4B. The various initial processes include a process of developing a program written in the file ABSM36-12-50 on the execution surface of the SDRAM 4d from the Flash ROM 4e, and is executed here.
Next, the CPU 4a activates the program read from the execution surface of the SDRAM 4d as shown in FIG. Subsequently, the CPU 4a performs other boot processing, that is, processing such as reading a program for controlling the modem unit 3 from the flash ROM 4e and developing it in the SDRAM 4d. Then, the CPU 4a diagnoses whether there is an error, and if there is no error, starts the service for the PHS terminal.
At this time, the FlashROM 4e does not store anything in the area F.

続いて、図3及び図5により、PHS基地局Aの動作について説明する。
CPU4aは、SDRAM4dの実行面のプログラムに基づいてPHS基地局Aを運用する。この運用中に、第1送受信装置1又は第2送受信装置2が上位通信系から指示を受信すると(ステップS1)、CPU4aは、図5(d)に示すように、SDRAM4dの実行面のプログラムに基づいて、PHS基地局Aのサービスを運用するための新しいプログラムが書き込まれた新ファイル(ファイル名は例えばABSM36-13-50)をダウンロードし、FlashROM4eの領域Fに記憶させる(ステップS2)。
Subsequently, the operation of the PHS base station A will be described with reference to FIGS. 3 and 5.
The CPU 4a operates the PHS base station A based on the execution surface program of the SDRAM 4d. During this operation, when the first transmission / reception device 1 or the second transmission / reception device 2 receives an instruction from the higher-level communication system (step S1), the CPU 4a executes the program on the execution surface of the SDRAM 4d as shown in FIG. Based on this, a new file (file name is ABSM36-13-50, for example) in which a new program for operating the service of the PHS base station A is written is downloaded and stored in the area F of the FlashROM 4e (step S2).

続いて、CPU4aは、図5(e)に示すように、FlashROM4eの領域Fに記憶されている新ファイルABSM36-13-50に書き込まれた新しいプログラムをSDRAM4dの待機面に展開する(ステップS3)と共に、FlashROM4eに記憶された切替処理実行プログラムをSDRAM4dに展開する。   Subsequently, as shown in FIG. 5E, the CPU 4a develops the new program written in the new file ABSM36-13-50 stored in the area F of the Flash ROM 4e on the standby surface of the SDRAM 4d (step S3). At the same time, the switching process execution program stored in the FlashROM 4e is expanded in the SDRAM 4d.

次に、第1送受信装置1又は第2送受信装置2が上位通信系からファイル切替指示を受信すると、CPU4aは、その旨を随時参照可能に記録するフラグをONにする(ステップS4)。続いて、CPU4aは、図5(f)に示すように、SDRAM4dに展開された旧ファイルのプログラムに基づいて運用中のサービスはそのままに、DPRAM4bの空きポートを用いて、切替処理実施プログラムを割り込ませる形で実行開始する(ステップS5)。   Next, when the first transmission / reception device 1 or the second transmission / reception device 2 receives a file switching instruction from the higher-level communication system, the CPU 4a turns on a flag for recording the fact so that it can be referred to as needed (step S4). Subsequently, as shown in FIG. 5 (f), the CPU 4a interrupts the switching process execution program using the free port of the DPRAM 4b while keeping the service in operation based on the old file program expanded in the SDRAM 4d. Execution is started (step S5).

続いて、CPU4aは、SDRAM4dの実行面に展開された旧ファイルのプログラムに基づく制御の戻りアドレスを、旧ファイルが展開されている実行面の先頭アドレス0x00000から、新ファイルが展開されている待機面の先頭アドレス0x15000に変更する(ステップS6)。
更に、CPU4aは、図5(g)に示すように、旧ファイルが展開されている領域のアドレス(先頭アドレスは0x00000)と、新ファイルが展開されている領域のアドレス(先頭アドレスは0x15000)とが入れ替わるように、メモリマップを書き換える。
そして、CPU4aは、再度、制御の戻りアドレスを、旧ファイルが展開されている領域の先頭アドレス0x15000から、新ファイルが展開されている領域の先頭アドレス0x00000に変更する(ステップS7)。
Subsequently, the CPU 4a sets the return address of the control based on the program of the old file expanded on the execution surface of the SDRAM 4d, from the start address 0x00000 of the execution surface where the old file is expanded, to the standby surface where the new file is expanded. The head address is changed to 0x15000 (step S6).
Further, as shown in FIG. 5G, the CPU 4a determines the address of the area where the old file is expanded (start address is 0x00000) and the address of the area where the new file is expanded (start address is 0x15000). The memory map is rewritten so that is replaced.
Then, the CPU 4a again changes the control return address from the head address 0x15000 of the area where the old file is expanded to the head address 0x00000 of the area where the new file is expanded (step S7).

実行面と待機面との入れ替え及びメモリマップの入れ替えが完了し、新ファイルが展開されている領域が実行面となり旧ファイルが展開されている領域が待機面となると、CPU4aは、DPRAM4bに記憶された切替処理実行プログラムの割り込みを終了する(ステップS8)。この時点で、CPU4aによるPHS基地局Aの運用は、新ファイルに書き込まれた新しいプログラムに基づく制御に完全に移行する。そして、この新プログラムつまりOS上でのアプリケーションの起動が可能となる(ステップS9)。   When the replacement of the execution surface and the standby surface and the replacement of the memory map are completed and the area where the new file is expanded becomes the execution surface and the area where the old file is expanded becomes the standby surface, the CPU 4a is stored in the DPRAM 4b. The switching process execution program interrupt is terminated (step S8). At this point, the operation of the PHS base station A by the CPU 4a completely shifts to control based on the new program written in the new file. Then, this new program, that is, an application on the OS can be activated (step S9).

次に、CPU4aは、新プログラムに基づいて、上位通信系からのファイル切替指示を受信した旨を随時参照可能に記録するフラグを参照し(ステップS10)、ONであれば、(ステップS10のYes)、フラグをOFFにし(ステップS11)、新プログラムに基づくサービス運用を開始する(ステップS12)。
ここで、ステップS9〜S13は、新プログラム起動時の処理であるので、今回のファイル切替の場合に限らず実行されるステップである。ファイル切替でない場合には、ステップS10において、フラグはOFFであるので(ステップS10のNo)、その他のブート処理、即ち、モデム部3を制御するためのプログラムをFlashROM4eから読み出してSDRAM4dに展開する等の処理を行う必要があるか否かを診断し(ステップS13)、必要であれば行って、サービス運用を開始する(ステップS12)。
Next, based on the new program, the CPU 4a refers to a flag that records that it has received a file switching instruction from the higher-level communication system so that it can be referred to as needed (step S10). ), The flag is turned OFF (step S11), and service operation based on the new program is started (step S12).
Here, since steps S9 to S13 are processes at the time of starting the new program, they are executed not only in the case of the current file switching. If the file is not switched, the flag is OFF in step S10 (No in step S10). Therefore, other boot processing, that is, a program for controlling the modem unit 3 is read from the flash ROM 4e and expanded in the SDRAM 4d, etc. It is diagnosed whether it is necessary to perform the process (step S13), and if necessary, the service operation is started (step S12).

このように本実施形態では、PHS基地局Aが行うPHS端末へのサービスを継続したまま、PHS基地局を運用するためのプログラムを更新することができる。また、その更新においては、再起動を行わないようにしたため、更新にかかる時間を短縮することができる。   As described above, in the present embodiment, it is possible to update the program for operating the PHS base station while continuing the service to the PHS terminal performed by the PHS base station A. Moreover, since the restart is not performed in the update, the time required for the update can be shortened.

本発明の一実施形態であるPHS基地局の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the PHS base station which is one Embodiment of this invention. 本発明の一実施形態であるPHS基地局が備えるSDRAM、FlashROM、DPRAM、BOOTROMのそれぞれの位置を示すアドレスを管理するメモリマップを示す模式図である。It is a schematic diagram which shows the memory map which manages the address which shows each position of SDRAM, FlashROM, DPRAM, and BOOTROM with which the PHS base station which is one Embodiment of this invention is provided. 本発明の一実施形態であるPHS基地局における切替処理実施プログラムの流れ及びこのプログラムを実行するCPUがこのプログラムの実行前後に行う処理を併せて示すフローチャートである。It is a flowchart which shows collectively the flow of the switching process implementation program in the PHS base station which is one Embodiment of this invention, and the process which CPU which performs this program performs before and after execution of this program. 本発明の一実施形態であるPHS基地局が備えるSDRAM及びFlashROMの記憶内容の推移を示す模式図である。It is a schematic diagram which shows transition of the memory content of SDRAM and FlashROM with which the PHS base station which is one Embodiment of this invention is provided. 本発明の一実施形態であるPHS基地局が備えるSDRAM及びFlashROMの記憶内容の推移を示す模式図である。It is a schematic diagram which shows transition of the memory content of SDRAM and FlashROM with which the PHS base station which is one Embodiment of this invention is provided.

符号の説明Explanation of symbols

A…PHS基地局(無線基地局)、 1,2…第1,第2送受信装置、 3…モデム部、 4…制御部(制御装置)、 5…DSU、 4a…CPU(プログラム切替手段)、 4b…DPRAM、 4c…音声・画像変換部、 4d…SDRAM(記憶部)、 4e…FlashROM、 4f…SRAM、 4g…BOOTROM、 4h…FPGA、 4i…USB部   A ... PHS base station (radio base station), 1,2 ... first and second transmission / reception devices, 3 ... modem unit, 4 ... control unit (control device), 5 ... DSU, 4a ... CPU (program switching means), 4b ... DPRAM, 4c ... sound / image conversion unit, 4d ... SDRAM (storage unit), 4e ... FlashROM, 4f ... SRAM, 4g ... BOOTROM, 4h ... FPGA, 4i ... USB unit

Claims (6)

記憶部の第1の記憶領域に記憶された第1の制御プログラムに基づいて所定の制御対象物を制御すると共に、前記第1の制御プログラムを前記記憶部の第2の記憶領域に記憶された第2の制御プログラムに切り替えるプログラム切替手段を備えた制御装置において、
前記プログラム切替手段は、前記第1の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第1の制御プログラムの先頭アドレスから前記第2の制御プログラムの先頭アドレスに書き換え、更に前記第1の記憶領域のアドレスと前記第2の記憶領域のアドレスとを入れ替えることにより前記第1の制御プログラムを前記第2の制御プログラムに切り替えることを特徴とする制御装置。
The predetermined control object is controlled based on the first control program stored in the first storage area of the storage unit, and the first control program is stored in the second storage area of the storage unit In a control device comprising program switching means for switching to the second control program,
The program switching means rewrites the return address after the control process from the start address of the first control program to the start address of the second control program during the control process based on the first control program. A control device, wherein the first control program is switched to the second control program by switching the address of the first storage area and the address of the second storage area.
前記第1、第2の制御プログラムは、制御装置に搭載されたOS(Operating System)であることを特徴とする請求項1記載の制御装置。   The control device according to claim 1, wherein the first and second control programs are an OS (Operating System) installed in the control device. 請求項1または2記載の制御装置を備え、該制御装置による制御の下に上位通信系と通信エリア内の通信端末装置との通信を中継することを特徴とする無線基地局。   A radio base station comprising the control device according to claim 1 or 2 and relaying communication between a host communication system and a communication terminal device in a communication area under the control of the control device. 前記制御装置は、前記上位通信系から切替指示を受信すると前記第2の制御プログラムを前記上位通信系からダウンロードして第2の記憶領域に記憶させ、
前記プログラム切替手段は、前記第2の制御プログラムが前記第2の記憶領域に記憶されると、前記第1の制御プログラムを前記第2の制御プログラムに切り替えることを特徴とする請求項3記載の無線基地局。
When the control device receives a switching instruction from the higher-level communication system, the control device downloads the second control program from the higher-level communication system and stores it in a second storage area,
4. The program switching unit according to claim 3, wherein when the second control program is stored in the second storage area, the program switching means switches the first control program to the second control program. Radio base station.
記憶部の第1の記憶領域に記憶された第1の制御プログラムを前記記憶部の第2の記憶領域に記憶された第2の制御プログラムに切り替えるプログラム更新方法において、
前記第1の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第1の制御プログラムの先頭アドレスから前記第2の制御プログラムの先頭アドレスに書き換え、更に前記第1の記憶領域のアドレスと前記第2の記憶領域のアドレスとを入れ替えることにより前記第1の制御プログラムを前記第2の制御プログラムに切り替えることを特徴とするプログラム更新方法。
In the program update method for switching the first control program stored in the first storage area of the storage unit to the second control program stored in the second storage area of the storage unit,
During the control process based on the first control program, the return address after the control process is rewritten from the start address of the first control program to the start address of the second control program, and further the first storage area The program update method is characterized in that the first control program is switched to the second control program by switching the address of the second storage area and the address of the second storage area.
上位通信系から切替指示を受信すると前記第2の制御プログラムを前記上位通信系からダウンロードして第2の記憶領域に記憶させ、前記第2の制御プログラムが前記第2の記憶領域に記憶されると、前記第1の制御プログラムを前記第2の制御プログラムに切り替えることを特徴とする請求項5に記載のプログラム更新方法。   When the switching instruction is received from the higher-level communication system, the second control program is downloaded from the higher-level communication system and stored in the second storage area, and the second control program is stored in the second storage area. The program update method according to claim 5, wherein the first control program is switched to the second control program.
JP2006021083A 2006-01-30 2006-01-30 Control device, radio base station and program updating method Withdrawn JP2007202068A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006021083A JP2007202068A (en) 2006-01-30 2006-01-30 Control device, radio base station and program updating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006021083A JP2007202068A (en) 2006-01-30 2006-01-30 Control device, radio base station and program updating method

Publications (1)

Publication Number Publication Date
JP2007202068A true JP2007202068A (en) 2007-08-09

Family

ID=38456155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006021083A Withdrawn JP2007202068A (en) 2006-01-30 2006-01-30 Control device, radio base station and program updating method

Country Status (1)

Country Link
JP (1) JP2007202068A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139997A (en) * 2007-12-03 2009-06-25 Fujitsu Ltd Firmware integration method, firmware integration device, and firmware integration program
JP2009290247A (en) * 2008-05-27 2009-12-10 Contec Co Ltd Access point

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139997A (en) * 2007-12-03 2009-06-25 Fujitsu Ltd Firmware integration method, firmware integration device, and firmware integration program
JP2009290247A (en) * 2008-05-27 2009-12-10 Contec Co Ltd Access point

Similar Documents

Publication Publication Date Title
CN102033790B (en) Method and device for upgrading embedded-type system BOOTROM
US20110283274A1 (en) Firmware image update and management
US20020194532A1 (en) Communication control device and control method
JPH11328040A (en) Memory readout control method and program readout control method
JP2007202068A (en) Control device, radio base station and program updating method
US8019985B2 (en) Data-processing arrangement for updating code in an auxiliary processor memory
JP2013246630A (en) Boot system and system initializing method
JP2001109629A (en) Device and method for controlling boot of cpu
JP2009009388A (en) Portable terminal equipment and boot processing method thereof
JP2005092708A (en) Software update system and method, and computer program
JP4973472B2 (en) Firmware incorporating method, firmware incorporating apparatus, and firmware incorporating program
JP2006277511A (en) Program update method and restart method in device operated by program, and program executing update method for program
CN114064097B (en) Software upgrading method, terminal equipment and storage medium
JP2006202200A (en) Portable terminal, multiprocessor system and program thereof
KR20030000693A (en) apparatus and method for wireless upgrade in FPGA EEPROM
JP5002900B2 (en) Control device, its program, and program download method
JP2004078294A (en) Signal processor
US8909285B2 (en) Mobile terminal device and controlling method
CN113434166B (en) Double backup method containing fixed flash area and capable of rolling back
CN114064097A (en) Software upgrading method, terminal equipment and storage medium
JP2972742B1 (en) Control program update method
JP2007004350A (en) Method for executing temporary use program, microprocessor system, information processor and program
JP2007265230A (en) Information processor and method for reading file thereof
GB2276257A (en) Configuration-sensitive program loading.
KR100402326B1 (en) Method for Change Inter Processor Communication Protocol

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407