JP2007193541A - Analysis method for component mounting board - Google Patents

Analysis method for component mounting board Download PDF

Info

Publication number
JP2007193541A
JP2007193541A JP2006010551A JP2006010551A JP2007193541A JP 2007193541 A JP2007193541 A JP 2007193541A JP 2006010551 A JP2006010551 A JP 2006010551A JP 2006010551 A JP2006010551 A JP 2006010551A JP 2007193541 A JP2007193541 A JP 2007193541A
Authority
JP
Japan
Prior art keywords
component
model
layer
board
shell model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006010551A
Other languages
Japanese (ja)
Other versions
JP4204594B2 (en
Inventor
Manabu Kakino
学 垣野
Toru Okazaki
亨 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006010551A priority Critical patent/JP4204594B2/en
Publication of JP2007193541A publication Critical patent/JP2007193541A/en
Application granted granted Critical
Publication of JP4204594B2 publication Critical patent/JP4204594B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an analysis method for a component mounting board that can be expected to reduce the cost of calculations and enhance the accuracy of analysis. <P>SOLUTION: The analysis method includes a process (A) for creating a board layer shell model of a multilayer wiring board, a process (B) for creating a component layer shell model that is divided by an element dividing line according to the joint positions of components on the surface of the multilayer wiring board, a process (C) for redividing the mounting positions of the components of the base layer shell model, and a process (D) for forming an analytical model by coupling a board neutral surface with a component neutral surface by means of beam elements or solid elements that are joint elements equivalent to component mounting requirements. Boundary requirements are given to the analytical model and calculations are made. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は各種の電子機器の電子回路の構築に使用される多層配線基板に部品を実装した状態での部品実装基板の物理特性の解析方法に関するものである。   The present invention relates to a method for analyzing physical characteristics of a component mounting board in a state where components are mounted on a multilayer wiring board used for construction of electronic circuits of various electronic devices.

電子機器の小型化を目的として、最近では、電子部品の高密度実装のために、多層配線基板が電子回路の構築に採用されている。多層配線基板の各レイヤーの配線パターンは、コンピュータ支援多層配線基板の設計CAD(Computer-Aided Design)に回路データを入力することによって、電気性能を満足した多層配線パターンを得ることができる。   Recently, for the purpose of downsizing electronic devices, multilayer wiring boards have been adopted in the construction of electronic circuits for high-density mounting of electronic components. As the wiring pattern of each layer of the multilayer wiring board, a multilayer wiring pattern satisfying electrical performance can be obtained by inputting circuit data to a computer-aided multilayer wiring board design CAD (Computer-Aided Design).

しかし、多層配線基板の各レイヤーの材質や配線パターンの幅、言い換えると、配線パターンの銅箔部分の残存率の違いや、内部に組み込まれる電子部品の剛性の違い、ビヤホールの位置や数、表面に実装された部品やその部品の実装方法などによって、完成した部品実装基板の機械的な性能が変動する。具体的には、作用する外力や温度変化によって部品実装基板に限界以上の反りが発生し、多層配線基板に動作不良が発生する可能性が残されている。   However, the material of each layer of the multilayer wiring board and the width of the wiring pattern, in other words, the difference in the remaining ratio of the copper foil part of the wiring pattern, the difference in the rigidity of the electronic components incorporated inside, the position and number of via holes, the surface The mechanical performance of the completed component mounting board varies depending on the component mounted on the substrate and the mounting method of the component. Specifically, there is a possibility that a warpage exceeding a limit occurs in the component mounting board due to an applied external force or temperature change, and an operation failure occurs in the multilayer wiring board.

そのため、多層配線基板について従来では(特許文献1)に見られるように、基板の外形形状であるパターン,厚みのデータより各層毎に3次元モデルを作成し、各層の3次元モデルを積み重ねて基板全体のソリッドモデルを作成し、このソリッドモデルに外力や温度変化を与えた場合のソリッドモデルの形状変化が許容範囲の変形かどうかを判断し、形状変化が許容範囲を越えた変形の場合には、前記CADによる設計段階にフィードバックして、機械的な性能を満足した多層配線基板を設計している。   Therefore, as is conventionally seen in (Patent Document 1) for multilayer wiring boards, a three-dimensional model is created for each layer based on the pattern and thickness data that are the outer shape of the board, and the three-dimensional model of each layer is stacked to form a board. Create an entire solid model, determine whether the shape change of the solid model when the external force or temperature change is given to this solid model is a tolerance deformation, and if the shape change exceeds the tolerance, The multi-layer wiring board satisfying the mechanical performance is designed by feeding back to the design stage by the CAD.

なお、上記の「ソリッドモデル」自体の考え方は、立体的な各種の工業部品の応力解析の分野で確立されて採用されている理論であって、(非特許文献1)等に詳しい。
特開2004−13437公報 「有限要素法ハンドブックI基礎編」 鷲津久一郎 宮本 博 著、(株)培風館 1989年2月25日初版第5刷発行
The concept of the “solid model” itself is a theory that has been established and adopted in the field of stress analysis of various three-dimensional industrial parts, and is detailed in (Non-Patent Document 1) and the like.
JP 2004-13437 A "Finite Element Method Handbook I Basic Edition" Kutsuo Awazu Hiroshi Miyamoto, Baifukan Co., Ltd. February 25, 1989 First edition 5th edition issued

しかし、高精度の解析結果を期待するためには、各層の平面内の分割数を多くすることが必要であって、要素数が膨大になって計算コストがかかる。多層配線基板だけでなく、多層配線基板の表面に部品を実装した部品実装基板の機械性能を解析しようとした場合には、要素数が膨大になって更に計算コストがかかる。   However, in order to expect a highly accurate analysis result, it is necessary to increase the number of divisions in the plane of each layer, and the number of elements becomes enormous, resulting in a calculation cost. When trying to analyze the mechanical performance of not only a multilayer wiring board but also a component mounting board in which components are mounted on the surface of the multilayer wiring board, the number of elements becomes enormous and the calculation cost further increases.

多層配線基板の外形の縦横サイズ比の許容範囲が狭く、薄型の多層配線基板に使用した場合には、計算コストをかけた割には精度の向上を期待できないのが現状である。
本発明は、計算コストの削減と解析精度の向上を期待できる部品実装基板用解析方法を提供することを目的とする。
The allowable range of the vertical / horizontal size ratio of the outer shape of the multilayer wiring board is narrow, and when it is used for a thin multilayer wiring board, no improvement in accuracy can be expected for the calculation cost.
It is an object of the present invention to provide a component mounting board analysis method that can be expected to reduce calculation costs and improve analysis accuracy.

本発明の請求項1記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の各層の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、前記部品の前記多層配線基板の表面への接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、部品積層シェルモデルを生成する際に使用した要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、前記再分割した基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図6はこの請求項1のクレーム対応図を示す。   The component mounting board analyzing method according to claim 1 of the present invention provides an outline of each layer of the multilayer wiring board and a wiring pattern of each layer when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board. Generating a single layer model for each layer obtained by dividing the inside of each layer by an element dividing line based on the above, and generating a substrate layered shell model in which the single layer model for each layer is stacked using thickness information of each layer (A), a step (B) for generating a component laminated shell model divided by element dividing lines based on the bonding position of the component to the surface of the multilayer wiring board, and a component laminated shell model used A step (C) of re-dividing the mounting position of the component of the board laminated shell model by the divided element dividing line, and a substrate neutral plane and a component laminated shell calculated from the re-divided board laminated shell model A step (D) of forming an analysis model by combining a component neutral surface calculated from Dell with a beam element or solid element that is a joint element equivalent to the mounting condition of the component, and a boundary condition for the analysis model And a step (E) for calculating deformation. FIG. 6 shows a claim correspondence diagram of claim 1.

本発明の請求項2記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A−2)と、前記部品の前記多層配線基板の表面への接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図16はこの請求項2のクレーム対応図を示し、部品と基板共に再分割しない点が請求項1とは異なる。   The component mounting board analyzing method according to claim 2 of the present invention is to analyze the external characteristics of the multilayer wiring board, the wiring pattern of each layer, and the parts when analyzing the physical characteristics of the component mounting board with the components mounted on the surface of the multilayer wiring board. Based on the position of the land where the surface is mounted, a single layer model is generated for each layer in which each layer is divided by element dividing lines, and the single layer model for each layer is stacked using thickness information of each layer. A step (A-2) of generating a substrate stacking shell model, a step (B) of generating a component stacking shell model divided by element dividing lines based on the bonding position of the component to the surface of the multilayer wiring board, The substrate neutral surface calculated from the substrate stacking shell model and the component neutral surface calculated from the component stacking shell model are combined into a beam element or solid element which is a joint element equivalent to the mounting conditions of the component. In the binding to the step of forming the analysis model (D), characterized by a step (E) for calculating a deformation by applying boundary conditions to the analysis model. FIG. 16 is a diagram corresponding to the claim of claim 2 and is different from claim 1 in that neither the component nor the board is subdivided.

本発明の請求項3記載の部品実装基板用解析方法は、請求項1または請求項2において、基板中立面と部品中立面とを接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)では、前記基板積層シェルモデルと前記部品積層シェルモデルの間の前記接合要素であるビーム要素またはソリッド要素で結合された節点を除く樹脂系接合材エリアの節点を前記樹脂系接合材エリアの樹脂系接合材と機械強度が等価な接合要素で結合し解析モデルを計算することを特徴とする。   According to a third aspect of the present invention, there is provided the component mounting board analyzing method according to the first or second aspect, wherein the substrate neutral surface and the component neutral surface are coupled with a beam element or a solid element as a joining element. In the step (D) of forming a model, the nodes of the resin-based bonding material area excluding the nodes connected by the beam element or the solid element which is the bonding element between the board lamination shell model and the component lamination shell model are described above. The analysis model is calculated by combining the resin-based bonding material in the resin-based bonding material area with bonding elements having equivalent mechanical strength.

本発明の請求項4記載の部品データライブラリーは、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するのに使用される前記部品のデータを蓄積した部品データライブラリーであって、前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録したことを特徴とする。   The component data library according to claim 4 of the present invention is a component data library in which data of the components used for analyzing physical characteristics of a component mounting board in which components are attached to the surface of a multilayer wiring board is accumulated. In addition, a component stacking shell model in which elements are divided based on the joining dividing line passing through the joining position of the component to the surface of the multilayer wiring board is recorded corresponding to each component. It is characterized by that.

本発明の請求項5記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、前記部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、部品積層シェルモデルの要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した前記部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図17はこの請求項5のクレーム対応図を示し、請求項4に記載の部品データライブラリーを使用している点が請求項1とは異なる。   The analysis method for component mounting board according to claim 5 of the present invention is based on the outer shape of the multilayer wiring board and the wiring pattern of each layer when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board. A step of generating a single layer model for each layer obtained by dividing the inside of each layer by an element dividing line, and generating a substrate laminated shell model in which the single layer model for each layer is laminated using thickness information of each layer (A And a component stacking shell model obtained by dividing an element based on the joining dividing line passing through the joining position of the component to the surface of the multilayer wiring board, and corresponding to each component. A step (B-2) of reading out the component laminated shell model from the obtained component data library, and an actual state of the component of the substrate laminated shell model by an element dividing line of the component laminated shell model. The step (C) of subdividing the position, the board neutral surface calculated from the board laminated shell model, and the component neutral face calculated from the component laminated shell model are joint elements equivalent to the mounting conditions of the parts. The method includes a step (D) of forming an analysis model by combining beam elements or solid elements, and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. FIG. 17 shows a claim correspondence diagram of claim 5, which is different from claim 1 in that the parts data library according to claim 4 is used.

本発明の請求項6記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A−2)と、前記部品の外形,内部構造,ならびに前記多層配線基板の表面への接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図18はこの請求項6のクレーム対応図を示し、請求項4に記載の部品データライブラリーを使用している点が請求項2とは異なる。   According to a sixth aspect of the present invention, when analyzing the physical characteristics of a component mounting board having components mounted on the surface of the multilayer wiring board, the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the components Based on the position of the land where the surface is mounted, a single layer model is generated for each layer in which each layer is divided by element dividing lines, and the single layer model for each layer is stacked using thickness information of each layer. A component laminated shell in which an element is divided based on the step (A-2) of generating a substrate laminated shell model, and the joint dividing line that passes through the joint position to the surface of the multilayer wiring board and the external shape and internal structure of the component A step (B-2) of reading out the component laminated shell model from a component data library in which the model is recorded corresponding to each component, and in the board calculated from the substrate laminated shell model (D) forming the analysis model by combining the surface and the component neutral surface calculated from the component stacking shell model with a beam element or solid element that is a joint element equivalent to the mounting condition of the component; And (E) calculating a deformation by giving a boundary condition to the model. FIG. 18 shows a claim correspondence diagram of claim 6, which is different from claim 2 in that the parts data library according to claim 4 is used.

本発明の請求項7記載の部品データライブラリーは、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに前記部品のデータを蓄積した部品データライブラリーであって、前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルから計算した部品中立面を部品に対応して記録したことを特徴とする。   The component data library according to claim 7 of the present invention is a component data library in which data of the component is accumulated to analyze physical characteristics of a component mounting board in which the component is attached to the surface of the multilayer wiring board. Corresponding to the component neutral surface calculated from the component stacking shell model divided into elements based on the component outer shape, internal structure, and the joining dividing line passing through the joining position of the component to the surface of the multilayer wiring board Characterized by recording.

本発明の請求項8記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、部品の外形,内部構造,ならびに前記多層配線基板の表面への接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、部品積層シェルモデルの要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、前記再分割した基板積層シェルモデルから計算した基板中立面と前記部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図19はこの請求項8のクレーム対応図を示し、請求項7に記載の部品データライブラリーを使用している点が請求項1とは異なる。   The analysis method for component mounting board according to claim 8 of the present invention is based on the outer shape of the multilayer wiring board and the wiring pattern of each layer when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board. A step of generating a single layer model for each layer obtained by dividing the inside of each layer by an element dividing line, and generating a substrate laminated shell model in which the single layer model for each layer is laminated using thickness information of each layer (A ), And the component neutral plane calculated from the component stacking shell model divided by the element dividing line based on the component dividing line passing through the bonding position to the surface of the multilayer wiring board, the external shape of the component, the internal structure, The process of reading from the component data library recorded corresponding to the component (B-3) and the mounting position of the component of the substrate stacking shell model by using the component dividing line of the component stacking shell model are reproduced. A beam element or a solid element which is a joining element equivalent to a mounting condition of the component, the splitting step (C), and the substrate neutral surface calculated from the subdivided substrate laminated shell model and the component neutral surface. The method includes a step (D) of combining to form an analytical model and a step (E) of calculating a deformation by giving boundary conditions to the analytical model. FIG. 19 shows a claim correspondence diagram of claim 8, which is different from claim 1 in that the parts data library according to claim 7 is used.

本発明の請求項9記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A−2)と、部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、基板積層シェルモデルから計算した基板中立面と前記部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図20はこの請求項9のクレーム対応図を示し、請求項7に記載の部品データライブラリーを使用している点が請求項2とは異なる。   In the component mounting board analyzing method according to claim 9 of the present invention, when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board, the outer shape of the multilayer wiring board, the wiring pattern of each layer and the parts A single layer model for each layer is generated by dividing the inside of each layer by element dividing lines based on the position of the land where the surface is mounted, and the single layer model for each layer is stacked using the thickness information of each layer In the element dividing line based on the step (A-2) for generating the substrate stacking shell model, and the joining parting line passing through the joining position of the part to the surface of the multilayer wiring board, and the external shape and internal structure of the part The step (B-3) of reading the component neutral plane calculated from the divided component laminated shell model from the component data library recorded corresponding to the component, and the substrate laminated shell model A step (D) of forming an analysis model by combining a substrate neutral surface and the component neutral surface with a beam element or a solid element which is a joining element equivalent to a mounting condition of the component; And (E) for calculating deformation by giving a condition. FIG. 20 is a diagram corresponding to the claim of claim 9 and is different from claim 2 in that the parts data library of claim 7 is used.

本発明の請求項10記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、前記部品の前記多層配線基板の表面への接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図21はこの請求項10のクレーム対応図を示し、部品が表面実装されるランドの位置に基づいて基板積層シェルモデルを生成することはせずに、生成した接合中間ファイルを使用することによって、例えば基板積層シェルモデルの部品積層シェルモデルに合わせる再分割を必要としていない点が請求項2とは異なる。   The component mounting board analyzing method according to claim 10 of the present invention is based on the outer shape of the multilayer wiring board and the wiring pattern of each layer when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board. A step of generating a single layer model for each layer obtained by dividing the inside of each layer by an element dividing line, and generating a substrate laminated shell model in which the single layer model for each layer is laminated using thickness information of each layer (A And (B) generating a component laminated shell model divided by the element dividing line based on the bonding position of the component to the surface of the multilayer wiring board, and mounting the component on the surface of the substrate laminated shell model When the component laminated shell model whose element dividing line does not match the position of the substrate laminated shell model at the position is joined, one of the model of the substrate laminated shell model and the component laminated shell model An intermediate file based on the distance from the intersection of the nearest element dividing line of the other model and the rigidity between them to connect the intersection of the other element dividing line to the intersection of the nearest element dividing line of the other model A beam element or a solid which is a joining element equivalent to the mounting condition of the component, the step (F) to be generated, and the substrate neutral surface calculated from the substrate laminated shell model and the component neutral surface calculated from the component laminated shell model The method includes a step (D-2) of forming an analysis model by combining elements with the joining intermediate file, and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. FIG. 21 shows the claim correspondence diagram of this claim 10, by using the generated bonding intermediate file without generating the board lamination shell model based on the position of the land on which the component is surface-mounted, For example, it is different from claim 2 in that the subdivision to match the component laminated shell model of the board laminated shell model is not required.

本発明の請求項11記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、前記部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図23はこの請求項11のクレーム対応図を示し、部品が表面実装されるランドの位置に基づいて基板積層シェルモデルを生成することはせずに、生成した接合中間ファイルを使用することによって、例えば基板積層シェルモデルの部品積層シェルモデルに合わせる再分割を必要としていない点が請求項6とは異なる。   The component mounting board analyzing method according to claim 11 of the present invention is based on the outer shape of the multilayer wiring board and the wiring pattern of each layer when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board. A step of generating a single layer model for each layer obtained by dividing the inside of each layer by an element dividing line, and generating a substrate laminated shell model in which the single layer model for each layer is laminated using thickness information of each layer (A And a component stacking shell model obtained by dividing an element based on the joining dividing line passing through the joining position of the component to the surface of the multilayer wiring board, and corresponding to each component. Reading out the component laminated shell model from the component data library (B-2), and mounting the component on the surface of the substrate laminated shell model at the board laminated shell model Is the nearest element division of the other model with the intersection of the element division lines of one model of the board lamination shell model and the component lamination shell model when the component lamination shell models whose element division lines do not match are joined A step (F) for generating a bonding intermediate file based on the distance from the intersection of the nearest element dividing line of the other model and the rigidity between them to be connected to the intersection of the lines, and the calculation from the substrate laminated shell model An analysis model is formed by combining the substrate neutral plane and the component neutral plane calculated from the component stacking shell model with a beam element or solid element, which is a bonding element equivalent to the mounting condition of the component, using the bonding intermediate file. The method includes a step (D-2) and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. FIG. 23 shows the claim correspondence diagram of this claim 11, by using the generated bonding intermediate file without generating the substrate laminated shell model based on the position of the land on which the component is surface-mounted, For example, it is different from claim 6 in that subdivision to match the component laminated shell model of the board laminated shell model is not required.

本発明の請求項12記載の部品実装基板用解析方法は、多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。図24はこの請求項12のクレーム対応図を示し、部品が表面実装されるランドの位置に基づいて基板積層シェルモデルを生成することはせずに、生成した接合中間ファイルを使用することによって、例えば基板積層シェルモデルの部品積層シェルモデルに合わせる再分割を必要としていない点が請求項9とは異なる。   The component mounting board analyzing method according to claim 12 of the present invention is based on the outer shape of the multilayer wiring board and the wiring pattern of each layer when analyzing the physical characteristics of the component mounting board having components mounted on the surface of the multilayer wiring board. A step of generating a single layer model for each layer obtained by dividing the inside of each layer by an element dividing line, and generating a substrate laminated shell model in which the single layer model for each layer is laminated using thickness information of each layer (A ), And the component neutrality calculated from the component stacking shell model divided by the element dividing line based on the component dividing line passing through the bonding position of the component to the surface of the multilayer wiring board. A step (B-3) of reading a surface from a component data library recorded corresponding to the component, and a board laminated shell model at the mounting position of the component on the surface of the substrate laminated shell model Is the nearest element division of the other model with the intersection of the element division lines of one model of the board lamination shell model and the component lamination shell model when the component lamination shell models whose element division lines do not match are joined A step (F) for generating a bonding intermediate file based on the distance from the intersection of the nearest element dividing line of the other model and the rigidity between them to be connected to the intersection of the lines, and the calculation from the substrate laminated shell model An analysis model is formed by combining the substrate neutral plane and the component neutral plane calculated from the component stacking shell model with a beam element or solid element, which is a bonding element equivalent to the mounting condition of the component, using the bonding intermediate file. The method includes a step (D-2) and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. FIG. 24 shows the claim correspondence diagram of this claim 12, by using the generated bonding intermediate file without generating the board lamination shell model based on the position of the land on which the component is surface-mounted. For example, it is different from claim 9 in that subdivision to match the component laminated shell model of the board laminated shell model is not required.

本発明の請求項13記載の部品実装基板用解析プログラムは、請求項1,請求項2,請求項5,請求項6,請求項8,請求項9,請求項10,請求項11,請求項12のいずれかの部品実装基板用解析方法を実行するよう構成したことを特徴とする。   According to a thirteenth aspect of the present invention, there is provided the component mounting board analysis program according to the first, second, fifth, sixth, eighth, ninth, tenth, tenth, eleventh, and tenth aspects. The component mounting board analysis method according to any one of 12 is configured to be executed.

本発明の部品実装基用板解析方法によると、層内の材質が不均一な多層配線基板の外形,各層の組成に基づいて各層ごとの単層モデルを生成し、これに基づいて積層シェルモデルを生成し、この積層シェルモデルに境界条件を代入して変形を計算することはせずに、部品積層シェルモデルの中立面と基板積層シェルモデルの中立面とを、部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合した解析モデルを作成し、この解析モデルに境界条件を与えて変形を計算することによって、多層配線基板がその表面に実装された部品からどのような影響を受けるか、多層配線基板の表面に実装された部品が多層配線基板からどのような影響を受けるかを、従来の解析方法による計算量に比べて少ない計算量であるにもかかわらず、良好な解析結果を得ることができる。   According to the component mounting board analysis method of the present invention, a single-layer model for each layer is generated based on the outer shape of the multilayer wiring board in which the material in the layer is non-uniform, and the composition of each layer, and based on this, a laminated shell model is generated. Without calculating the deformation by substituting boundary conditions into this laminated shell model, the neutral plane of the component laminated shell model and the neutral plane of the board laminated shell model are used as the component mounting conditions. Create an analytical model connected with beam elements or solid elements, which are equivalent joint elements, and apply boundary conditions to this analytical model to calculate the deformation. However, the amount of components mounted on the surface of the multilayer wiring board is affected by the multilayer wiring board even though the amount of calculation is small compared to the amount of calculation by the conventional analysis method. Not, it is possible to obtain good analytical results.

以下、本発明の部品実装基板用解析方法を具体的な各実施の形態に基づいて説明する。
(実施の形態1)
図1は部品実装基板用解析方法に基づく応力解析のフローを示している。
Hereinafter, the component mounting board analysis method of the present invention will be described based on specific embodiments.
(Embodiment 1)
FIG. 1 shows a flow of stress analysis based on the component mounting board analysis method.

処理の開始に際しては、解析を受ける多層配線基板の外形形状1と各層の配線パターンのデータ2を第1ファイルM1として用意し、多層配線基板の中に配線パターンやビアなどの他に、部品が多層配線基板の内部に配置されている場合には、部品種類3と形状4と位置5aを第2ファイルM2として用意する。多層配線基板の表面に実装される部品については、実装方法と形状と構造について部品毎に記述された表面実装部品データ5bを第2ファイルM2として用意する。表面実装部品データ5bの形状には、集積回路の場合にはパッケージ外形と外部接続端子の配置のデータが含まれている。構造には、集積回路の場合にはパッケージの材質とその内部のチップの場所などのデータが記録されている。多層配線基板の表面への部品の実装位置についてのデータは、各部品毎に表面実装部品データ5bに合わせて記述しておくか、何れの多層配線基板を使用して、その多層配線基板の表面の何れの実装位置に何れの部品を実装するのかを管理しているコンピュータ支援多層配線基板の設計CADデータから読み込んで処理するように構成することもできる。この実施の形態では、部品の実装位置とその部品名についてのデータは、CADデータから読み込んで処理するものとして説明する。   At the start of processing, the outer shape 1 of the multilayer wiring board to be analyzed and the wiring pattern data 2 of each layer are prepared as a first file M1, and in addition to the wiring patterns and vias, the components are included in the multilayer wiring board. In the case of being arranged inside the multilayer wiring board, the component type 3, the shape 4 and the position 5a are prepared as the second file M2. For the components mounted on the surface of the multilayer wiring board, the surface mount component data 5b described for each component with respect to the mounting method, shape, and structure is prepared as the second file M2. In the case of an integrated circuit, the shape of the surface mount component data 5b includes data on the package outer shape and the arrangement of external connection terminals. In the case of an integrated circuit, the structure records data such as the material of the package and the location of the chip inside the package. The data about the mounting position of the component on the surface of the multilayer wiring board is described in accordance with the surface mounting component data 5b for each component, or any multilayer wiring board is used and the surface of the multilayer wiring board is used. It is also possible to read and process from design CAD data of a computer-aided multilayer wiring board that manages which component is mounted at which mounting position. In this embodiment, description will be made on the assumption that data regarding the mounting position of a component and its component name is read from CAD data and processed.

第1ファイルM1は、具体的には、図2に示すように多層配線基板を第1層〜第n層に分離し、第1層,第3層,第5層,・・・,第n層が配線層、第2層,第4層,・・・,第(n−1)が絶縁層である。   Specifically, the first file M1 divides the multilayer wiring board into first to nth layers as shown in FIG. 2, and the first layer, the third layer, the fifth layer,. The layer is a wiring layer, the second layer, the fourth layer,..., The (n−1) th is an insulating layer.

まず、多層配線基板の表面に部品が実装されていない状態の解析を基本状態として説明する。
この基本状態の電子計算機6のステップS101では、第1ファイルM1に基づいて要素分割処理を実行する。要素分割処理は、第1層,第3層,第5層,・・・の各配線層を複数のセルに要素分割する。第1配線層の具体的例を図3(a)に示す。この図では基材7の上に目的形状の銅箔パターン8が形成されている。この場合、ステップS101では図3(b)に示すように第1配線層の平面内を同一の大きさのセルに区切って要素分割する。
First, an analysis of a state in which no component is mounted on the surface of the multilayer wiring board will be described as a basic state.
In step S101 of the electronic computer 6 in this basic state, element division processing is executed based on the first file M1. In the element dividing process, each wiring layer of the first layer, the third layer, the fifth layer,... Is divided into a plurality of cells. A specific example of the first wiring layer is shown in FIG. In this figure, a copper foil pattern 8 having a desired shape is formed on a base material 7. In this case, in step S101, as shown in FIG. 3B, the plane of the first wiring layer is divided into cells of the same size and divided into elements.

ステップS102では、ステップS101で要素分割した各セルの分割データについて、要素材料種類のデータなどに基づいて図3(c)に示すように銅箔50%以上のセルを「全部が銅箔で覆われている」、50%未満のセルを「銅箔が無くて基材だけ」と言うように予め設定した閾値に基づいて各セルの要素判定を実施する。その材料種類の割り当て結果を図3(d)に示す。   In step S102, with respect to the divided data of each cell obtained by dividing the element in step S101, based on the data of the element material type, etc., as shown in FIG. The element determination of each cell is performed based on a preset threshold value such that “less than 50% of cells” are “no copper foil and only the base material”. The material type assignment result is shown in FIG.

基材と銅箔とが混在した第3配線層,第5配線層,・・・の残りの配線層についても、第1配線層と同様に同様の条件にて材料種類の割り当てを実行する。第2層,第4層,・・・,第(n−1)の絶縁層のように平面内の要素材料種類が一定である場合についても、下配線層と上配線層を接続するビアなどの有無によって、同様に各セルの要素判定を実施する。   For the remaining wiring layers of the third wiring layer, the fifth wiring layer,... In which the base material and the copper foil are mixed, material type assignment is executed under the same conditions as in the first wiring layer. Vias that connect the lower wiring layer and the upper wiring layer even when the element material type in the plane is constant, such as the second layer, the fourth layer,..., The (n-1) th insulating layer. Similarly, the element determination of each cell is performed depending on whether or not there is.

なお、この際、第1層〜第n層のすべての層について、セルの形状と大きさは同一で、かつ各配線層の平面内をセルに分割している各要素分割線24の交点GXの座標位置は一致している。   At this time, for all the layers from the first layer to the n-th layer, the shape and size of the cell are the same, and the intersection GX of the element dividing lines 24 dividing the plane of each wiring layer into cells. The coordinate positions of are consistent.

このようにして各層ごとの材料種類の割り当てが終わって第3ファイルM3に分割データ9,要素材料種類データ10としてファイルされた後に、ステップS103では、解析モデル作成処理が実行される。具体的には、ステップS102までの処理で作成された各層の2次元データに第1ファイルM1に基づいた各層の厚みデータと積層順を与えて、図4(a)から図4(b)に示すように3次元の基板積層シェルモデル11を作成してステップS104で第4のファイルM4に基板積層シェルモデル11としてファイルする。   In this way, after the assignment of the material type for each layer is finished and the third file M3 is filed as the divided data 9 and the element material type data 10, an analysis model creation process is executed in step S103. Specifically, the thickness data of each layer and the stacking order based on the first file M1 are given to the two-dimensional data of each layer created by the processing up to step S102, and FIG. 4 (a) to FIG. 4 (b). As shown, a three-dimensional substrate laminate shell model 11 is created and filed as the substrate laminate shell model 11 in the fourth file M4 in step S104.

多層配線基板の中に配線パターンやビアなどの他に、部品が配置されている場合には、第2ファイルM2の部品種類と形状と位置とに基づいてステップS103で作成した積層シェルモデルの該当位置に組み込んで積層シェルモデルデータ11とする。   When components other than wiring patterns and vias are arranged in the multilayer wiring board, the corresponding to the stacked shell model created in step S103 based on the component type, shape and position of the second file M2. The laminated shell model data 11 is incorporated at the position.

第4ファイルM4には、解析を目的とする条件を表す境界条件12と、第1ファイルに基づいて多層配線基板の各材料の材料物性13が予め読み込まれている。
有限要素法を用いるときに必要となる境界条件12には、拘束条件と荷重条件がある。解析対象物の多層配線基板が取り付け支持されている状態を表すのが拘束条件である。荷重条件には、この多層配線基板のどこかに機械的にかかる力による機械荷重と、温度変化がもたらす解析対象物の膨張・収縮から発生する力による温度荷重がある。
In the fourth file M4, boundary conditions 12 representing conditions for the purpose of analysis and material properties 13 of each material of the multilayer wiring board are read in advance based on the first file.
The boundary condition 12 required when using the finite element method includes a constraint condition and a load condition. The constraint condition represents a state in which the multilayer wiring board of the analysis object is attached and supported. The load condition includes a mechanical load due to a mechanical force applied to somewhere in the multilayer wiring board and a temperature load due to a force generated from expansion / contraction of an analysis object caused by a temperature change.

前記材料物性13は、解析対象物の多層配線基板を構成する各材料ごとの固有値で、主に、各材料ごとのヤング率,ポアソン比,線膨張係数,熱伝導率,比熱,密度,輻射率,熱伝達率などが読み込まれている。   The material physical properties 13 are eigenvalues for each material constituting the multilayer wiring board to be analyzed. Mainly, Young's modulus, Poisson's ratio, linear expansion coefficient, thermal conductivity, specific heat, density, and radiation rate for each material. , Heat transfer coefficient etc. are read.

ステップS105では、第4ファイルM4の基板積層シェルモデル11と第4ファイルM4の材料物性13に基づいて、3次元積層シェルモデルの基準面の2次元モデルを計算する。具体的には、図5(a)に示すように、3次元の基板積層シェルモデル11に存在する仮想的な基板中立面14を計算する。この基板中立面14の位置が、基板積層シェルモデル11の上面から距離d1、基板積層シェルモデル11の下面から距離d2の位置であったとする。   In step S105, a two-dimensional model of the reference plane of the three-dimensional laminated shell model is calculated based on the substrate laminated shell model 11 in the fourth file M4 and the material properties 13 in the fourth file M4. Specifically, as shown in FIG. 5A, a virtual substrate neutral plane 14 existing in the three-dimensional substrate laminated shell model 11 is calculated. It is assumed that the position of the substrate neutral surface 14 is a distance d1 from the upper surface of the substrate laminated shell model 11 and a distance d2 from the lower surface of the substrate laminated shell model 11.

さらにこのステップS105では、基板中立面14に前記境界条件12を与えた場合の基板中立面14の変形を計算し、変形した中立面を図5(b)に示す14Aとすると、この変形した基板中立面14Aの一方の面と他方の面に、板厚に基づく前記距離d1,d2を付加して多層配線基板の変形11Aを求める。   Further, in this step S105, the deformation of the substrate neutral surface 14 when the boundary condition 12 is given to the substrate neutral surface 14 is calculated, and the deformed neutral surface is assumed to be 14A shown in FIG. A deformation 11A of the multilayer wiring board is obtained by adding the distances d1 and d2 based on the plate thickness to one surface and the other surface of the deformed substrate neutral surface 14A.

また、このステップS105では、応力解析の場合、変形11Aと前記厚み情報である各層の板厚とヤング率,ポアソン比,熱膨張係数の物性を用いて第1層〜第n層の各層の応力を計算する。   Further, in this step S105, in the case of stress analysis, the stress of each layer of the first layer to the n-th layer is obtained by using the deformation 11A and the thickness information of each layer and the physical properties of Young's modulus, Poisson's ratio, and thermal expansion coefficient. Calculate

さらに、このステップS105では併せて熱伝導解析を実施するために、前記積層シェルの上面と下面に温度条件を与えて前記厚み情報である各層の板厚と熱伝導率,比熱,密度の物性を用いて第1層〜第n層の各層の温度を計算して基板積層シェルモデル11の温度を計算している。   Further, in order to conduct a heat conduction analysis in this step S105, temperature conditions are given to the upper and lower surfaces of the laminated shell, and the thickness, thermal conductivity, specific heat, and density properties of each layer as the thickness information are determined. The temperature of each layer of the first layer to the n-th layer is calculated by using the temperature, and the temperature of the substrate laminated shell model 11 is calculated.

ステップS106では、ステップS105の変形11Aの結果が反り(変位)15と各層の応力16として第5ファイルM5に読み込まれる。基板積層シェルモデル11の温度も第5ファイルM5に読み込まれる。   In step S106, the result of the deformation 11A in step S105 is read into the fifth file M5 as the warp (displacement) 15 and the stress 16 of each layer. The temperature of the substrate laminated shell model 11 is also read into the fifth file M5.

ステップS107では、ステップS106の第5ファイルM5を読み込んで、解析結果の変形,温度が条件を満たしているかどうかを判定し、条件を満たしていない場合には解析対象の製造に関するデータが書き込まれている第6ファイルM6のCADデータ17のパラメータの一部を変更して、これに基づいて第1ファイルM1や第2ファイルM2を変更して、上記の解析を繰り返す。条件が満たされたならばコンピュータ支援製造のCAM(Computer-Aided Manufacturing)データ18に出力する。   In step S107, the fifth file M5 in step S106 is read to determine whether the deformation and temperature of the analysis result satisfy the condition. If the condition is not satisfied, the data relating to the production to be analyzed is written. A part of the parameters of the CAD data 17 of the sixth file M6 is changed, the first file M1 and the second file M2 are changed based on this, and the above analysis is repeated. If the condition is satisfied, the data is output to computer-aided manufacturing (CAM) data 18 of computer-aided manufacturing.

このように、ステップS105では、3次元の積層シェルモデル11から中立面への変換し、基板中立面14に境界条件12を作用させ二次元の変形,温度を計算し、厚み情報を付加して多層配線基板の外形を求めるという計算処理工程によって解析できるため、従来のように3次元のソリッドモデルに境界条件を作用させ三次元の変形を計算している解析に比べて、少ない計算時間でほぼ同様な精度の解析結果を得ることができる。   As described above, in step S105, the three-dimensional laminated shell model 11 is converted to a neutral plane, the boundary condition 12 is applied to the substrate neutral plane 14, two-dimensional deformation and temperature are calculated, and thickness information is added. Since it can be analyzed by the calculation process of obtaining the outer shape of the multilayer wiring board, it takes less calculation time than the conventional analysis that calculates the three-dimensional deformation by applying the boundary condition to the three-dimensional solid model. The analysis result with almost the same accuracy can be obtained.

以上が、多層配線基板の表面に部品が実装されていない解析の基本状態であるが、多層配線基板の表面に部品が実装されている場合には、図6に示す第1のクレーム対応図に基づいて処理される。   The above is the basic state of analysis in which no component is mounted on the surface of the multilayer wiring board, but when the component is mounted on the surface of the multilayer wiring substrate, the first claim correspondence diagram shown in FIG. Processed based on.

第1のクレーム対応図の工程(A)では、電子計算機6のステップS103で基板積層シェルモデル11を作成して第4ファイルM4に書き込むのは同じであるが、電子計算機6のステップS105で3次元の積層シェルモデルから基板中立面14に境界条件12を作用させて計算処理する工程が、多層配線基板の表面に部品が実装されている場合には、第1のクレーム対応図の工程(B)〜工程(D)に置き換えられて、多層配線基板の表面に実装されている部品に応じて前記第2ファイルM2から実装方法と各部品の電気接続端子の配置によって決まる多層配線基板の表面への接合位置のデータ5bを更に読み込み、このデータに基づいて、下記の処理が実行される。   In the process (A) of the first claim correspondence diagram, it is the same that the substrate laminated shell model 11 is created and written in the fourth file M4 in step S103 of the electronic computer 6, but 3 in step S105 of the electronic computer 6 In the case where the calculation process is performed by applying the boundary condition 12 to the substrate neutral plane 14 from the three-dimensional laminated shell model, when the component is mounted on the surface of the multilayer wiring board, the process of the first claim correspondence diagram ( The surface of the multilayer wiring board determined by the mounting method and the arrangement of the electrical connection terminals of each component from the second file M2 in accordance with the components mounted on the surface of the multilayer wiring board in place of B) to (D) Further, the data 5b of the joining position is read, and the following processing is executed based on this data.

・ 多層配線基板の表面に実装される部品の部品積層シェルモデル19の作成
・ 基板積層シェルモデル11の再分割
・ 基板積層シェルモデル11と部品積層シェルモデル19の結合
各工程を図7〜図11に基づいて具体的に説明する。
-Creation of component laminated shell model 19 for components mounted on the surface of multilayer wiring board-Subdivision of substrate laminated shell model 11-Connection of substrate laminated shell model 11 and component laminated shell model 19 This will be described in detail.

− 部品積層シェルモデル19の作成 −
この工程(B)は、ステップS103で実行される。多層配線基板の表面に実装される部品としてCADデータから読み込んだ部品名で第2ファイルM2の表面実装部品データ5bを検索し、これによって特定された該当部品が図7(a)に示すようにQFP(Quad Flat Package)集積回路の場合、面内方向(X−Y平面)の構造が同一である部分を一層分と考え、多層配線基板から離れる向き(Z方向)に構造(材質)が異なる毎に層を定義する。ここでは図7(b)に示すように内蔵されたICチップ20が含まれている層を第2層として、その下側を第1層、上側を第3層としている。第1層には多層配線基板の表面のランドに半田付けされる接合部としての外部接続端子21が図8に示すように周囲に設けられている。第1層と第3層がパッケージ材料だけで構成されているのに対して、第2層はパッケージ材料とパッケージ材料とは機械特性が異なるICチップ20で構成されている。
− Creation of component laminated shell model 19 −
This step (B) is executed in step S103. The surface mount component data 5b of the second file M2 is searched with the component name read from the CAD data as a component mounted on the surface of the multilayer wiring board, and the corresponding component identified by this is as shown in FIG. In the case of a QFP (Quad Flat Package) integrated circuit, a portion having the same in-plane direction (XY plane) structure is considered as one layer, and the structure (material) is different in the direction away from the multilayer wiring board (Z direction). Define a layer for each. Here, as shown in FIG. 7B, the layer including the built-in IC chip 20 is the second layer, the lower layer is the first layer, and the upper layer is the third layer. In the first layer, external connection terminals 21 are provided around the lands on the surface of the multilayer wiring board as shown in FIG. Whereas the first layer and the third layer are composed of only the package material, the second layer is composed of the IC chip 20 having different mechanical characteristics.

先ず、図8(a)に示す第2層を図8(b)に示すように面内方向でメッシュ分割する。ここでは第1層の前記外部接続端子21の位置を通過する分割線22を基準にメッシュ分割する。次に、図8(c)に示すように第2層をICチップ20の辺20aを基準に追加分割線23で更に図8(d)に示すようにメッシュ分割し、分割された各エリアに材料種類の割り当てを実行する。第1層と第3層のように平面内の要素材料種類が一定である場合についても、図8(d)と同じ分割線でメッシュ分割し、各エリアに材料種類の割り当てを実行する。   First, the second layer shown in FIG. 8A is divided into meshes in the in-plane direction as shown in FIG. 8B. Here, mesh division is performed with reference to a dividing line 22 that passes through the position of the external connection terminal 21 in the first layer. Next, as shown in FIG. 8 (c), the second layer is further divided into meshes as shown in FIG. 8 (d) with an additional dividing line 23 on the basis of the side 20a of the IC chip 20, and each divided area is divided. Perform material type assignment. Even in the case where the element material types in the plane are constant as in the first layer and the third layer, mesh division is performed by the same dividing line as in FIG. 8D, and material types are assigned to each area.

このようにして作成された部品の第1層〜第3層の単層モデルは、各層の厚みデータと積層順を与えて、図10(a)に示すように3次元の部品積層シェルモデル19を作成してステップS104で第4のファイルM4に部品積層シェルモデル19としてファイルされる。   The single layer model of the first layer to the third layer of the component thus created gives the thickness data of each layer and the stacking order, and the three-dimensional component stacking shell model 19 as shown in FIG. And is filed as the component stacking shell model 19 in the fourth file M4 in step S104.

− 基板積層シェルモデル11の再分割 −
この工程(C)は、ステップS103で実行される。
基板積層シェルモデル11の再分割は、多層配線基板単独の構造に基づいて分割され第4のファイルM4に現時点で書き込まれている基板積層シェルモデル11が図9(a)に示すように要素分割線24によって基板材料7と銅配線8とに分割されているとする。
− Subdivision of substrate stacking shell model 11 −
This step (C) is executed in step S103.
Subdivision of the substrate laminated shell model 11 is performed by dividing the substrate laminated shell model 11 divided at the present time into the fourth file M4 based on the structure of the single multilayer wiring board as shown in FIG. 9A. It is assumed that the substrate material 7 and the copper wiring 8 are divided by the line 24.

CADデータから読み込んだ部品の実装位置に、図9(b)に示すように前記部品積層シェルモデル19の側の要素分割線22,23のメッシュを重ね合わせて、基板積層シェルモデル11の全層を、図9(c)に示すように部品側の要素分割線22,23のメッシュと一致する新な要素分割線251〜2511によって更に分割した図9(d)に示す内容に、第4のファイルM4の基板積層シェルモデル11の内容を更新する。   As shown in FIG. 9B, meshes of the element dividing lines 22 and 23 on the component laminated shell model 19 side are overlaid on the component mounting positions read from the CAD data, so that all layers of the substrate laminated shell model 11 are obtained. 9D is further divided by the new element dividing lines 251 to 2511 that match the meshes of the component dividing lines 22 and 23 on the component side as shown in FIG. The contents of the substrate laminated shell model 11 in the file M4 are updated.

− 基板積層シェルモデル11と部品積層シェルモデル19の結合 −
この工程(D)はステップS105で実行される。
図10(a)は部品積層シェルモデル19を基板積層シェルモデル11の実装位置に積み重ねた状態を示しており、図10(b)は部品実装位置の部品と多層配線基板の拡大図を示している。基板積層シェルモデル11の基板中立面14(図5(b)を参照)と部品積層シェルモデル19の部品中立面26(図10(c)を参照)のそれぞれの計算は、基板中立面14の計算時には基板積層シェルモデル11の各層の要素分割線24で区切られた各要素の材料物性値を第4ファイルM4の材料物性13から読み出して代入し計算が実行される。部品中立面26の計算時には部品積層シェルモデル19の各層の要素分割線22,23で区切られた各要素の材料物性値を第4ファイルM4の材料物性13から読み出して代入し中立面の計算が実行される。
− Coupling of substrate laminate shell model 11 and component laminate shell model 19 −
This step (D) is executed in step S105.
FIG. 10A shows a state in which the component laminated shell model 19 is stacked at the mounting position of the substrate laminated shell model 11, and FIG. 10B shows an enlarged view of the component at the component mounting position and the multilayer wiring board. Yes. The respective calculations of the substrate neutral surface 14 (see FIG. 5B) of the substrate laminated shell model 11 and the component neutral surface 26 (see FIG. 10C) of the component laminated shell model 19 are calculated as substrate neutral. At the time of calculation of the surface 14, the material physical property value of each element divided by the element dividing line 24 of each layer of the substrate laminated shell model 11 is read from the material physical property 13 of the fourth file M4 and substituted to execute the calculation. When calculating the component neutral plane 26, the material physical property values of each element delimited by the element dividing lines 22 and 23 of each layer of the component laminated shell model 19 are read from the material physical property 13 of the fourth file M4 and substituted. Calculation is performed.

多層配線基板への部品の実装は、QFP集積回路の場合には図10(b)に示すように部品の各外部接続端子21が多層配線基板のランド27に半田付けされるので、前記結合は半田付けと等価な接合要素としての円柱形のビーム要素28によって図10(c)のように、一体に結合して解析モデル29を作成する。   In the case of a QFP integrated circuit, the component is mounted on the multilayer wiring board because each external connection terminal 21 of the component is soldered to the land 27 of the multilayer wiring board as shown in FIG. As shown in FIG. 10 (c), an analytical model 29 is created by combining them integrally with a cylindrical beam element 28 as a joining element equivalent to soldering.

詳しくは、ここでは基板積層シェルモデル11と部品積層シェルモデル19の要素分割線のメッシュが完全一致しているため、部品中立面26の各外部接続端子21の位置のメッシュの節点と、基板中立面14の部品実装位置のランド27の位置のメッシュの節点とを、それぞれビーム要素28によって結合する。   Specifically, since the meshes of the element dividing lines of the board laminated shell model 11 and the part laminated shell model 19 are completely coincident with each other, the mesh node at the position of each external connection terminal 21 on the part neutral surface 26 and the board The mesh nodes at the positions of the lands 27 of the component mounting positions of the neutral plane 14 are coupled by beam elements 28, respectively.

なお、ビーム要素28の形状は部品の端子とその形状に応じて設定されるもので、同じ半田付けの場合であってもパッケージから端子ではなくてリード線が引き出されているような場合にはビーム要素28としては四角柱が使用される。   The shape of the beam element 28 is set in accordance with the terminal of the component and its shape. Even in the case of the same soldering, the lead wire is drawn out from the package instead of the terminal. A square pole is used as the beam element 28.

なお、上記の説明では部品と多層配線基板の間に樹脂系接合材としての非導電性フィルム、非導電性ペースト、アンダーフィル樹脂の何れもが充填されていない場合を例に挙げて、部品中立面26と基板中立面14とを円柱型のビーム要素28だけで図11(a)のように接続した場合を説明したが、これはMCM( Multi Chip Module )、BGA( Ball Grid Array )、CSP( Chip Size Package )などの部品と多層配線基板の間の樹脂系接合材として、例えば、前記アンダーフィル樹脂が充填されている場合には、円柱型のビーム要素28だけで部品中立面26と基板中立面14とを接続するのではなく、図11(b)に示すように、更に、部品中立面26において、円柱形の複数の前記ビーム要素28で囲まれたメッシュの節点と、基板中立面14のメッシュの節点とを、樹脂系接合材と等価な接合要素として例えば四角柱のビーム要素30によって結合し、四角柱の各ビーム要素30にはアンダーフィル樹脂の材料物性値を第4ファイルM4の材料物性13から読み出して代入し解析モデルが作成され、工程(E)が実行される。   In the above description, the case where the non-conductive film, non-conductive paste, or underfill resin as a resin-based bonding material is not filled between the component and the multilayer wiring board is taken as an example. Although the case where the vertical surface 26 and the substrate neutral surface 14 are connected as shown in FIG. 11A by using only the cylindrical beam element 28 has been described, this is based on MCM (Multi Chip Module) and BGA (Ball Grid Array). As a resin-based bonding material between a component such as CSP (Chip Size Package) and a multilayer wiring board, for example, when the underfill resin is filled, the component neutral surface is formed only by the cylindrical beam element 28. 26 and the substrate neutral surface 14 are not connected. As shown in FIG. 11B, a mesh node surrounded by the plurality of beam elements 28 having a cylindrical shape is further provided on the component neutral surface 26. And the substrate neutral plane 14 The mesh nodes are joined as, for example, square prism beam elements 30 as joint elements equivalent to the resin-based joint material, and the material properties of the underfill resin are assigned to the square pillar beam elements 30 in the material of the fourth file M4. An analysis model is created by reading out from the physical property 13 and substituting it, and the step (E) is executed.

このようにして、工程(B),工程(C),工程(D)を経て作成した部品付き多層配線基板の解析モデルに対して、さらにステップS105(図6のクレーム対応図では工程(E)では、境界条件12を解析モデル29に作用させ二次元の変形,温度を計算し、厚み情報を付加して多層配線基板の外形を求めるという計算処理工程によって解析でき、従来のように3次元のソリッドモデルに境界条件を作用させ三次元の変形を計算している解析に比べて、少ない計算時間でほぼ同様な精度の解析結果を得ることができる。   In this way, the analysis model of the multilayer wiring board with components created through the steps (B), (C), and (D) is further subjected to step S105 (step (E) in the claim correspondence diagram of FIG. 6). Then, the boundary condition 12 can be applied to the analysis model 29 to calculate the two-dimensional deformation and temperature, and the analysis can be performed by a calculation process step of obtaining the outer shape of the multilayer wiring board by adding the thickness information. Compared to an analysis in which boundary conditions are applied to a solid model to calculate a three-dimensional deformation, an analysis result with almost the same accuracy can be obtained in a short calculation time.

また、部品を表面実装した状態の多層配線基板の解析だけでなく、多層配線基板の変形によって実際に部品に作用する変形を解析することもできる。
また、上記の説明では図25に示すように、基板積層シェルモデル11の基板中立面14と部品積層シェルモデル19の部品中立面26とを、接合要素としてのビーム要素28で結合した解析モデル29を例に挙げて説明したが、半田ボールなどのバンプによって多層配線基板と部品とを接合しているような場合には、接合要素をビーム要素28ではなくて、図26に示すようにソリッド要素31によって結合した解析モデル29を用いる方が、より高精度の解析結果を得ることができる。
Further, not only the analysis of the multilayer wiring board in a state where the component is surface-mounted, but also the deformation that actually acts on the component due to the deformation of the multilayer wiring board can be analyzed.
In the above description, as shown in FIG. 25, the substrate neutral surface 14 of the substrate laminated shell model 11 and the component neutral surface 26 of the component laminated shell model 19 are coupled by the beam element 28 as a joining element. The model 29 has been described as an example. However, in the case where the multilayer wiring board and the component are joined by bumps such as solder balls, the joining element is not the beam element 28 but as shown in FIG. More accurate analysis results can be obtained by using the analysis model 29 coupled by the solid elements 31.

(実施の形態2)
上記の実施の形態の図3(c)に示した要素材料判定の工程では、基材7と銅箔パターン8とが混在する1つのセルについて、基材7と銅箔パターン8との比率に応じて、「すべてが基材7」または「すべてが銅箔パターン8」と材料物性値を判定して簡易的に処理したが、この(実施の形態2)では、各セルの銅箔パターン8の配線幅に応じて個別に材料物性値を判定して処理する点だけが異なっている。
(Embodiment 2)
In the element material determination step shown in FIG. 3C of the above embodiment, the ratio of the base material 7 and the copper foil pattern 8 is set for one cell in which the base material 7 and the copper foil pattern 8 are mixed. Accordingly, the material property values were determined as “all are base materials 7” or “all are copper foil patterns 8”, and the processing was simplified, but in this (Embodiment 2), the copper foil patterns 8 of each cell. The only difference is that the material property values are individually determined and processed according to the wiring width.

図12と図13は(実施の形態2)を示す。
図12は図13(a)に示した単層モデルにおいて、単層モデルの面内での各セルAの材質を自動処理によって判定する処理ルーチンを示している。
12 and 13 show (Embodiment 2).
FIG. 12 shows a processing routine for determining the material of each cell A in the plane of the single layer model by automatic processing in the single layer model shown in FIG.

図12のステップS1〜S11では各セルAを図13(b)に示すようにx軸方向に走査して銅箔パターン8のy軸方向の残銅率を計算している。ステップS12〜S17では各セルAを図13(c)に示すようにy軸方向に走査して銅箔パターン8のx軸方向の残銅率を計算している。   In steps S1 to S11 in FIG. 12, each cell A is scanned in the x-axis direction as shown in FIG. 13B, and the remaining copper ratio in the y-axis direction of the copper foil pattern 8 is calculated. In steps S12 to S17, each cell A is scanned in the y-axis direction as shown in FIG. 13C to calculate the remaining copper ratio of the copper foil pattern 8 in the x-axis direction.

詳しくは、ステップS1では計算を開始する単層モデルが、第1層から第n層のうちの何れかを決めるために、デフォルト値j=0をセットする。
ステップS2では、ステップS1のデフォルト値j=0をインクリメントして第1層について計算することを宣言する。
Specifically, in step S1, the default value j = 0 is set so that the single-layer model that starts the calculation determines one of the first layer to the n-th layer.
In step S2, the default value j = 0 in step S1 is incremented, and the calculation for the first layer is declared.

ステップS3では、各層の配線パターンのデータ2の内で、前記ステップS2によってインクリメントされたj=1で指定される第1層の配線パターンについて図13(a)に示すように等分割のセルAに分割する。   In step S3, the first-layer wiring pattern designated by j = 1 incremented in step S2 in the wiring pattern data 2 of each layer, as shown in FIG. Divide into

ステップS4では、計算を開始するセルAを決めるために、デフォルト値i=0をセットする。
ステップS5では、ステップS4のデフォルト値i=0をインクリメントして要素番号1番のセルAについて計算することを宣言する。
In step S4, a default value i = 0 is set in order to determine the cell A from which the calculation is started.
In step S5, it is declared that the default value i = 0 in step S4 is incremented and calculation is performed for cell A with element number 1.

ステップS6では、ステップS5によって宣言されたセルの中のx軸方向の走査位置を宣言するために、デフォルト値k=0をセットする。
ステップS7では、ステップS6のデフォルト値k=0をインクリメントして要素番号1番のセルAにおけるx軸方向の各位置における配線幅を計算することを宣言する。
In step S6, a default value k = 0 is set in order to declare the scanning position in the x-axis direction in the cell declared in step S5.
In step S7, it is declared that the default value k = 0 in step S6 is incremented to calculate the wiring width at each position in the x-axis direction in the cell A with element number 1.

ステップS8では、要素番号1番のセルAのx軸方向の位置がk=1における銅箔パターン8のy軸方向の長さRy1を計算する。
ステップS9では、要素番号1番のセルAのすべてのx軸方向の位置について計算したかをチェックする。ここではk=1であるため、ステップS7に戻ってステップS7,ステップS8のルーチンを繰り返して、要素番号1番のセルAのすべてのx軸方向の位置について計算し終えた時にステップS9でこのルーチンから抜けてステップS10を実行する。
In step S8, the length Ry1 of the copper foil pattern 8 in the y-axis direction when the position of the cell A of element number 1 in the x-axis direction is k = 1 is calculated.
In step S9, it is checked whether all the positions in the x-axis direction of the cell A with the element number 1 are calculated. Since k = 1 here, returning to step S7, the routine of steps S7 and S8 is repeated, and when calculation is completed for all the positions in the x-axis direction of the cell A with element number 1, this step S9 Exit from the routine and execute step S10.

セルAの辺の長さを“1”とすればy軸方向に残されている銅の存在率は長さRy1〜RyNの平均値となるため、これをy軸方向の平均残銅率とし、ステップS10では、それまでにステップS8で求めた各位置の銅箔パターン8のy軸方向の長さの平均値Vfyを計算する。   If the length of the side of the cell A is “1”, the abundance of copper remaining in the y-axis direction is the average value of the lengths Ry1 to RyN, and this is the average remaining copper ratio in the y-axis direction. In step S10, an average value Vfy of the lengths in the y-axis direction of the copper foil patterns 8 at the respective positions obtained so far in step S8 is calculated.

Vfy=(Ry1+Ry2+・・・・+RyN)/N
ステップS11では、y軸方向の等価物性値Eyを計算する。
Ey=EB(1− Vfy)+ECU・Vfy
なお、EBは基材7の物性値、ECUは銅箔パターン8の物性値である。
Vfy = (Ry1 + Ry2 +... + RyN) / N
In step S11, an equivalent property value Ey in the y-axis direction is calculated.
Ey = EB (1−Vfy) + ECU · Vfy
Note that EB is a physical property value of the base material 7, and ECU is a physical property value of the copper foil pattern 8.

ステップS12では、y軸方向の走査位置を宣言するために、デフォルト値k=0をセットする。
ステップS13では、ステップS12のデフォルト値k=0をインクリメントして要素番号1番のセルAにおけるy軸方向の各位置における配線幅を計算することを宣言する。
In step S12, a default value k = 0 is set in order to declare the scanning position in the y-axis direction.
In step S13, it is declared that the default value k = 0 in step S12 is incremented to calculate the wiring width at each position in the y-axis direction in the cell A with element number 1.

ステップS14では、図13(c)に示すように、要素番号1番のセルAのy軸方向の位置がk=1における銅箔パターン8のx軸方向の長さRx1を計算する。
ステップS15では、要素番号1番のセルAのすべてのy軸方向の位置について計算したかをチェックする。ここではk=1であるため、ステップS13に戻ってステップS13,ステップS14のルーチンを繰り返して、要素番号1番のセルAのすべてのy軸方向の位置について計算し終えた時にステップS15でこのルーチンから抜けてステップS16を実行する。
In step S14, as shown in FIG. 13C, the length Rx1 in the x-axis direction of the copper foil pattern 8 at the position in the y-axis direction of the cell A with element number 1 is calculated as k = 1.
In step S15, it is checked whether all the positions in the y-axis direction of cell A with element number 1 have been calculated. Here, since k = 1, the routine returns to step S13 and the routines of steps S13 and S14 are repeated, and when the calculation for all the positions in the y-axis direction of the cell A with the element number 1 is completed, this is determined in step S15. Step S16 is executed after exiting the routine.

ステップS16では、それまでにステップS14で求めた各位置の銅箔パターン8のx軸方向の長さの平均値Vfxを計算する。
Vfx=(Rx1+Rx2+・・・・+RxN)/N
ステップS17では、x軸方向の等価物性値Exを計算する。
In step S16, the average value Vfx of the length in the x-axis direction of the copper foil pattern 8 at each position obtained so far in step S14 is calculated.
Vfx = (Rx1 + Rx2 +... + RxN) / N
In step S17, an equivalent property value Ex in the x-axis direction is calculated.

Ex=EB(1− Vfx)+ECU・Vfx
ステップS18では、ステップS2とステップS5で宣言した第1層の要素番号1番のセルAに対応付けて、図1に示した第4ファイルM4に、配線幅に応じた材料物性値を書き込む。
Ex = EB (1-Vfx) + ECU · Vfx
In step S18, the material property values corresponding to the wiring width are written in the fourth file M4 shown in FIG. 1 in association with the cell A of the element number 1 in the first layer declared in steps S2 and S5.

ステップS19では、ステップS5で宣言した第1層のすべてのセルAについてステップS18を実施したかをチェックする。ここではi=1であるため、ステップS5に戻ってi=2にインクリメントして、第1層の要素番号2番のセルAについてステップS18までのルーチンを繰り返して、要素番号2番のセルAについて計算し終えた時にステップS17でこのルーチンから抜けてステップS20を実行する。   In step S19, it is checked whether step S18 has been performed for all cells A in the first layer declared in step S5. Here, since i = 1, the process returns to step S5 and increments to i = 2, and the routine up to step S18 is repeated for the cell A with the element number 2 in the first layer, and the cell A with the element number 2 When the calculation is finished, the routine is exited in step S17 and step S20 is executed.

ステップS20では、積層されたすべての層1〜mについてステップS18を実施したかをチェックする。ここではj=1であるため、ステップS2に戻ってj=2にインクリメントして、第2層〜第m層についてステップS18までのルーチンを繰り返して、第m層について計算し終えた時にステップS20でこのルーチンから抜けて配線幅に応じた材料物性の収集処理を完了する。   In step S20, it is checked whether step S18 has been performed for all the layers 1 to m stacked. Since j = 1 here, the process returns to step S2, increments to j = 2, repeats the routine up to step S18 for the second to m-th layers, and completes the calculation for the m-th layer. Then, the process exits from this routine and completes the material property collecting process corresponding to the wiring width.

このように、各セルでの配線幅に応じて材料物性を決めているので、この材料物性13に基づいて基板中立面14の変形を計算し、さらに基板中立面14の一方の面と他方の面に板厚を付加して多層配線基板の外形を求めることによって、より高精度の解析を実現できる。   Thus, since the material physical property is determined according to the wiring width in each cell, the deformation of the substrate neutral surface 14 is calculated based on the material physical property 13, and one surface of the substrate neutral surface 14 is further calculated. By adding a plate thickness to the other surface to obtain the outer shape of the multilayer wiring board, a more accurate analysis can be realized.

(実施の形態3)
上記の各実施の形態では、すべての単層モデルの面内での要素分割のセルの形状と大きさが同一であるとして説明したが、面内変形が発生しないまたは小さい範囲については、単層モデルの面内での要素分割のセルの形状と大きさがその他の範囲とは異ならせてモデル規模を低減させることができる。
(Embodiment 3)
In each of the above-described embodiments, it has been described that the cell shape and size of the element division in the plane of all the single-layer models are the same. The model size can be reduced by making the shape and size of the element division cell in the plane of the model different from other ranges.

つまり、基材7と銅箔パターン8が混在しているエリアはセルAの大きさを、基材7または銅箔パターン8だけのどちらかの材料だけで占められているエリアよりも小さく分割する。   That is, the area where the base material 7 and the copper foil pattern 8 are mixed divides the size of the cell A smaller than the area occupied by only the material of the base material 7 or the copper foil pattern 8 alone. .

具体的には、予め粗く分割した各セルに対して、第1のファイルM1の各層の配線パターンのデータ2から残銅率を読み出し、残銅率20%以下は基材7で占められていると見なして、前記粗く分割したセルをそれ以上に細かく分割しない。残銅率80%以上は銅箔パターン8で占められていると見なして、前記粗く分割したセルをそれ以上に細かく分割しない。残銅率20%以上80%未満については、基材7と銅箔パターン8とが混在していると見なして、前記粗く分割したセルの内部を細かく再分割する。   Specifically, the remaining copper ratio is read from the wiring pattern data 2 of each layer of the first file M1 for each cell that is roughly divided in advance, and the remaining copper ratio of 20% or less is occupied by the base material 7. The coarsely divided cells are not further divided finely. The remaining copper ratio of 80% or more is considered to be occupied by the copper foil pattern 8, and the coarsely divided cells are not further finely divided. For the remaining copper ratio of 20% or more and less than 80%, it is considered that the base material 7 and the copper foil pattern 8 are mixed, and the inside of the roughly divided cells is finely subdivided.

再分割した後の細かいセルについて、上記の処理を繰り返して、残銅率20%以上80%未満については、再分割後のセルの内部をさらに細かく再分割する処理を繰り返す。図14(a)は分割前の単層モデルを示し、図14(b)は再分割後の単層モデルを示し、メッシュの目の大小がセルの大きさの違いを表している。   The above process is repeated for the fine cells after the subdivision, and for the remaining copper ratio of 20% or more and less than 80%, the process of subdividing the inside of the cells after the subdivision further finely is repeated. FIG. 14A shows a single-layer model before division, FIG. 14B shows a single-layer model after subdivision, and the size of meshes represents the difference in cell size.

この場合の処理のフローチャートを図15に示す。
ステップS1では、単層モデルを最小限の分割数で等間隔に分割する。ここでは初期分割を(a)に示すように4×4とする。
A flowchart of the process in this case is shown in FIG.
In step S1, the single layer model is divided into equal intervals with a minimum number of divisions. Here, the initial division is 4 × 4 as shown in FIG.

ステップS2では、x軸方向の4つのセルS11,S12,S13,S14を(b)に示すように、まとめて行要素を選択する。
ステップS3では、ステップS2で抽出したセルS11〜S14のすべてについて、基板CADの配線パターン、具体的には、第1のファイルM1の各層の配線パターンのデータ2から(c)に示すように残銅率を計算する。この例では、セルS11〜S13の何れも残銅率が25%、セルS14の残銅率が50%であった。
In step S2, four cells S11, S12, S13, and S14 in the x-axis direction are collectively selected as shown in (b).
In step S3, all of the cells S11 to S14 extracted in step S2 are left as shown in (c) from the wiring pattern data of the substrate CAD, specifically, the wiring pattern data 2 of each layer of the first file M1. Calculate the copper ratio. In this example, all the cells S11 to S13 had a remaining copper ratio of 25%, and the remaining copper ratio of the cell S14 was 50%.

ステップS4では、ステップS3で計算した全要素の残銅率が20%以下または80%以上かをチェックする。この例では、ステップS4において“NO”と判定されてステップS5を実行する。ステップS5では、(d)に示すように軸方向に2つに再分割してステップS6を実行する。ステップS4において“YES”と判定され他場合にはステップS5を飛び越してステップS6を実行する。   In step S4, it is checked whether the remaining copper ratio calculated in step S3 is 20% or less or 80% or more. In this example, “NO” is determined in step S4, and step S5 is executed. In step S5, as shown in (d), it is subdivided into two in the axial direction, and step S6 is executed. If “YES” is determined in the step S4, otherwise, the process skips the step S5 and executes the step S6.

ステップS6では、(a)に示した単層モデルの行要素のすべてについてステップS2とステップS6の間のルーチンを実行したかチェックし、すべての単層モデルについてステップS2とステップS6の間のルーチンを実行して必要な再分割が完了すると、次にステップS7を実行する。   In step S6, it is checked whether the routine between step S2 and step S6 has been executed for all the row elements of the single layer model shown in (a), and the routine between step S2 and step S6 for all single layer models. When the necessary subdivision is completed, step S7 is executed next.

ステップS7では、y軸方向の4つのセルS11,S21,S31,S41を(e)に示すように、まとめて列要素を選択する。
ステップS8では、ステップS7で抽出したセルS11〜S41のすべてについて、第1のファイルM1の各層の配線パターンのデータ2から(f)に示すように残銅率を計算する。この例では、セルS11,S21,S31,S41の残銅率が20%,15%,10%,20%であった。
In step S7, four cells S11, S21, S31, and S41 in the y-axis direction are collectively selected as shown in FIG.
In step S8, the remaining copper ratio is calculated for all the cells S11 to S41 extracted in step S7 as shown in (f) from the wiring pattern data 2 of each layer of the first file M1. In this example, the remaining copper ratios of the cells S11, S21, S31, and S41 were 20%, 15%, 10%, and 20%.

ステップS9では、ステップS8で計算した全要素の残銅率が20%以下または80%以上かをチェックする。この例では、ステップS9において“YES”と判定されてステップS10を飛び越してステップS11を実行する。ステップS8で計算した全要素の残銅率が20%以下または80%以上でない場合には、ステップS9において“NO”と判定されてステップS10を実行する。ステップS10を実行した場合には、(g)に仮想線で示すようにy軸方向に再分割する。   In step S9, it is checked whether the remaining copper ratio calculated in step S8 is 20% or less or 80% or more. In this example, “YES” is determined in step S9, and step S10 is skipped and step S11 is executed. If the remaining copper ratio of all the elements calculated in step S8 is not 20% or less or 80% or more, “NO” is determined in step S9, and step S10 is executed. When step S10 is executed, the image is subdivided in the y-axis direction as indicated by a virtual line in (g).

ステップS11では、(a)に示した単層モデルの列要素のすべてについてステップS2とステップS6の間のルーチンを実行したかチェックし、すべての単層モデルについてステップS7とステップS11の間のルーチンを実行して必要な再分割が完了すると、次にステップS12を実行する。   In step S11, it is checked whether the routine between step S2 and step S6 has been executed for all of the column elements of the single layer model shown in (a), and the routine between step S7 and step S11 is performed for all single layer models. When the necessary subdivision is completed, step S12 is executed next.

ステップS12では、以上のフローで再分割されたセルについて要素番号を付けてセルとして取り扱う。
ステップS13では、ステップS5とステップS10の少なくとも一方を実行したかチェックし、一方でも実施した場合には、ステップS2に戻って処理を繰り返す。
In step S12, element numbers are assigned to the cells re-divided in the above flow and are handled as cells.
In step S13, it is checked whether at least one of step S5 and step S10 has been executed. If one of them has been executed, the process returns to step S2 and the process is repeated.

この図15の処理を各層の単層モデルについて実行して基板積層シェルモデル11を作成する。
このように、配線パターンの配置が複雑であり、反り(変位)を精度よく計算したい領域は細かく、そうでない領域は粗くメッシュ分割することにより、換言すると、面内変形が発生しないまたは小さい範囲については、単層モデルの面内での要素分割のセルの形状と大きさがその他の範囲とは異ならせることによって、配線パターンの配置に応じた適正なセル数によって、少ない計算時間で、精度のよい解析結果を得ることができる。
The substrate stacking shell model 11 is created by executing the processing of FIG. 15 on the single layer model of each layer.
In this way, the layout of the wiring pattern is complicated, and the area for which the warp (displacement) is to be accurately calculated is fine, and the other area is coarsely divided into meshes. In other words, the in-plane deformation does not occur or is small. By making the shape and size of the element division cell in the plane of the single-layer model different from other ranges, the number of cells appropriate for the layout of the wiring pattern can be used with less calculation time and accuracy. Good analysis results can be obtained.

なお、図15におけるメッシュ分割の制約条件として、層方向の分割形状はすべて同じであることと、直交系で分割されていることが必要である。したがって、多層配線基板の積層シェルモデルを作成する場合には、各単層モデルを積層した際に、層方向に分割形状が異なる要素については、最小となるセルのサイズにあわせて全層を再分割するか、もしくは、あらかじめ図15のステップS2およびS7において、x軸方向に選択する行要素は単層のセルS11〜S14だけでなく、全層のS11〜S14およびS11〜S41であるとし、それら全ての要素について後のステップS4およびステップS8での残銅率のチェックの対象とするとともに、ステップS12における分割を全ての層に反映させておく。   Note that, as a constraint condition for mesh division in FIG. 15, it is necessary that the division shapes in the layer direction are all the same and that the division is performed in an orthogonal system. Therefore, when creating a multilayer shell model of a multilayer wiring board, all the layers are re-launched according to the minimum cell size for elements with different division shapes in the layer direction when each single-layer model is stacked. In step S2 and S7 in FIG. 15, the row elements selected in the x-axis direction are not only single-layer cells S11 to S14 but also S11 to S14 and S11 to S41 of all layers, All of these elements are to be checked for the remaining copper ratio in subsequent steps S4 and S8, and the division in step S12 is reflected in all layers.

上記の各実施の形態では、板状体が表面がフラットな板の場合を例に挙げて説明したが、曲率を持った板であっても同様に実施できる。
上記の各実施の形態の部品実装基板用解析方法では、図6に示したように工程(C)において基板積層シェルモデルを部品積層シェルモデルの要素分割線のメッシュで再分割したが、図16に示すように構成することによって基板積層シェルモデルの再分割の工程(C)を無くすことができる。
In each of the above-described embodiments, the case where the plate-like body is a plate having a flat surface has been described as an example. However, even a plate having a curvature can be similarly implemented.
In the component mounting board analysis method of each of the above embodiments, as shown in FIG. 6, the substrate laminated shell model is subdivided with the mesh of the component dividing lines of the component laminated shell model in step (C). With the configuration as shown in FIG. 5, the step (C) of subdivision of the substrate laminated shell model can be eliminated.

具体的には、前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランド27の位置(多層配線基板の表面への前記部品の接合位置を通過する接合分割線位置に等しい)に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する工程(A−2)と、前記部品の多層配線基板の表面への前記部品の接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素で結合して解析モデル29を形成する工程(D)と、前記解析モデル29に境界条件を与えて変形を計算する工程(E)とで構成する。工程(B)は工程(A−2)の前でもよい。   Specifically, the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the position of the land 27 on which the component is surface-mounted (equal to the position of the bonding dividing line passing through the bonding position of the component to the surface of the multilayer wiring board) A single layer model for each layer obtained by dividing the inside of each layer by an element dividing line is generated, and the single layer model for each layer is generated using the thickness information of each layer of the multilayer wiring substrate. A step (A-2) for generating a substrate laminated shell model laminated in a shape, and a component laminated shell model divided by element dividing lines based on the joining position of the component to the surface of the multilayer wiring board of the component are created. The process (B) and the board neutral plane calculated from the board stacking shell model and the component neutral plane calculated from the part stacking shell model are coupled by a joining element equivalent to the mounting condition of the component. And step (D) to form the LE 29, constituting out with step (E) for calculating the deformation in the analysis model 29 gives the boundary conditions. The step (B) may be performed before the step (A-2).

上記の各実施の形態の部品実装基板用解析方法では、多層配線基板に実装するに際してそのたびに第2ファイルM2から部品のデータを読み出して部品積層シェルモデルを作成して第4ファイルM4に書き込んだが、これは第2のファイルM2に部品毎のデータとして、外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーを用意することによって、電子計算機6の作業負荷をさらに低減できる。   In the component mounting board analysis method of each of the above embodiments, each time a component is mounted on a multilayer wiring board, the component data is read from the second file M2 to create a component stacking shell model and write it to the fourth file M4. However, this is a component laminated shell in which the element is divided into the second file M2 as data for each component based on the outline, the internal structure, and the joining dividing line passing through the joining position of the component to the surface of the multilayer wiring board. By preparing a part data library in which a model is recorded corresponding to each part, the work load of the electronic computer 6 can be further reduced.

具体的には、図17または図18に示したように実行する。
図17に示した部品実装基板用解析方法は図6の変形例であり、この場合には、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する工程(A)と、前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、部品積層シェルモデルの要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した前記部品中立面とを、前記部品の実装条件に等価な接合要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有する。
Specifically, it is executed as shown in FIG.
The component mounting board analysis method shown in FIG. 17 is a modification of FIG. 6. In this case, each layer obtained by dividing each layer by element dividing lines based on the outer shape of the multilayer wiring board and the wiring pattern of each layer. Generating a single layer model of each of the layers, and generating a substrate laminated shell model in which the single layer model for each layer is laminated in the shape of the multilayer wiring board using thickness information of each layer of the multilayer wiring board (A ) And the component stacking shell model in which the components are divided based on the joining dividing line passing through the joining position of the component to the surface of the multilayer wiring board, and the external shape of the component, and the internal structure are recorded corresponding to each component. A step (B-2) of reading out the component laminated shell model from the component data library, and re-dividing the mounting position of the component in the substrate laminated shell model by the element dividing line of the component laminated shell model (C), a substrate neutral surface calculated from the substrate laminated shell model, and the component neutral surface calculated from the component laminated shell model are connected by a joining element equivalent to the mounting condition of the component, and the analysis model And a step (E) of calculating a deformation by giving a boundary condition to the analysis model.

図18に示した部品実装基板用解析方法は図16の変形例であり、この場合には、前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置(=多層配線基板の表面への前記部品の接合位置を通過する接合分割線)に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する工程(A−2)と、前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有する。   The component mounting board analysis method shown in FIG. 18 is a modification of FIG. 16. In this case, the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the position of the land on which the component is surface-mounted (= multilayer wiring) A single layer model for each layer obtained by dividing the inside of each layer by an element dividing line on the basis of a bonding dividing line that passes through the bonding position of the component to the surface of the substrate), and the single layer model for each layer is generated as the multilayer A step (A-2) of generating a substrate laminated shell model laminated in the shape of the multilayer wiring board using thickness information of each layer of the wiring board, the external shape of the component, the internal structure, and the surface of the multilayer wiring board The component laminated shell model is recorded from the component data library in which the component laminated shell model obtained by dividing the element based on the joining dividing line passing through the joining position of the component to the component is recorded corresponding to each component. The step (B-2) of projecting, and the substrate neutral surface calculated from the substrate laminated shell model and the component neutral surface calculated from the component laminated shell model are combined with a joining element equivalent to the mounting condition of the component. A step (D) of forming an analysis model, and a step (E) of calculating a deformation by giving a boundary condition to the analysis model.

上記の各実施の形態の部品実装基板用解析方法では、多層配線基板に実装するに際してそのたびに部品中立面26を計算したが、これは第2のファイルM2に部品毎のデータとして、部品中立面26を各部品に対応して記録した部品データライブラリーを用意することによって、電子計算機6の作業負荷をさらに低減できる。   In the component mounting board analysis method of each of the above embodiments, the component neutral surface 26 is calculated each time when mounting on the multilayer wiring board. This is calculated as data for each part in the second file M2. By preparing a component data library in which the neutral surface 26 is recorded corresponding to each component, the work load of the electronic computer 6 can be further reduced.

具体的には、図19または図20に示したように実行する。
図19に示した部品実装基板用解析方法は図6の変形例であり、この場合には、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する工程(A)と、部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、部品積層シェルモデルの要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、前記再分割した基板積層シェルモデルから計算した基板中立面と前記部品中立面とを、前記部品の実装条件に等価な接合要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。工程(B−2)は工程(A−2)の前でもよい。
Specifically, it is executed as shown in FIG. 19 or FIG.
The component mounting board analysis method shown in FIG. 19 is a modification of FIG. 6. In this case, each layer obtained by dividing each layer by element dividing lines based on the outer shape of the multilayer wiring board and the wiring pattern of each layer. Generating a single layer model of each of the layers, and generating a substrate laminated shell model in which the single layer model for each layer is laminated in the shape of the multilayer wiring board using thickness information of each layer of the multilayer wiring board (A ) And the component neutral plane calculated from the component stacking shell model divided by the element dividing line based on the component dividing line passing through the bonding position of the component to the surface of the multilayer wiring board. Is read out from the component data library recorded corresponding to the component (B-3), and the mounting position of the component of the board laminated shell model is subdivided by the element dividing line of the component laminated shell model And combining the substrate neutral surface calculated from the subdivided substrate laminated shell model and the component neutral surface with a joining element equivalent to the mounting condition of the component to form an analysis model The method includes a step (D) and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. The step (B-2) may be performed before the step (A-2).

図20に示した部品実装基板用解析方法は図16の変形例であり、この場合には、前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置(多層配線基板の表面への前記部品の接合位置を通過する接合分割線)に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する工程(A−2)と、部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、基板積層シェルモデルから計算した基板中立面と前記部品中立面とを、前記部品の実装条件に等価な接合要素で結合して解析モデルを形成する工程(D)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有する。工程(B−3)は工程(A−2)の前でもよい。   The component mounting board analysis method shown in FIG. 20 is a modification of FIG. 16. In this case, the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the position of the land on which the component is surface-mounted (multilayer wiring board) A single layer model for each layer obtained by dividing the inside of each layer by an element dividing line on the basis of a joining dividing line that passes through the joining position of the component to the surface of the layer, and the single layer model for each layer is generated by the multilayer wiring. A step (A-2) of generating a substrate lamination shell model laminated in the shape of the multilayer wiring board using thickness information of each layer of the board, and the external shape of the component, the internal structure, and the surface of the multilayer wiring board The part neutral plane calculated from the part stacking shell model divided by the element parting line based on the parting line passing through the part joining position is read from the part data library recorded corresponding to the part. And a step (B-3) of combining the substrate neutral surface calculated from the substrate laminated shell model and the component neutral surface with a joining element equivalent to a mounting condition of the component to form an analysis model ( D) and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. The step (B-3) may be performed before the step (A-2).

図16,図17,図18,図19,図20に示した工程(D)は、図25に示すように、基板積層シェルモデル11の基板中立面14と部品積層シェルモデル19の部品中立面26とを、接合要素としてのビーム要素28で結合した解析モデル29とするか、半田ボールなどのバンプによって多層配線基板と部品とを接合しているような場合には、接合要素をビーム要素28ではなくて、図26に示すようにソリッド要素31によって結合した解析モデル29を用いることができる。   In the step (D) shown in FIGS. 16, 17, 18, 19, and 20, the substrate neutral surface 14 of the substrate laminated shell model 11 and the components of the component laminated shell model 19 are processed as shown in FIG. In the case where the rising surface 26 is an analysis model 29 coupled with a beam element 28 as a joining element, or the multilayer wiring board and the component are joined by bumps such as solder balls, the joining element is used as a beam. Instead of the element 28, an analysis model 29 coupled by a solid element 31 can be used as shown in FIG.

上記で説明した図16,図18,図20では、基板積層シェルモデルの再分割の工程を無くするために、「部品が表面実装されるランドの位置(多層配線基板の表面への前記部品の接合位置を通過する接合分割線)に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成」したが、図21と図22に示すよう構成することによっても、基板積層シェルモデルの再分割の工程を無くせる。   In FIG. 16, FIG. 18, and FIG. 20 described above, in order to eliminate the process of subdivision of the board stacking shell model, “the position of the land on which the component is surface-mounted (the component on the surface of the multilayer wiring board). A single-layer model is generated for each layer in which each layer is divided by element dividing lines on the basis of the bonding dividing line passing through the bonding position ”. However, by configuring as shown in FIG. 21 and FIG. The process of subdivision of the model can be eliminated.

図21に示すように、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する工程(A)と、前記部品の多層配線基板の表面への前記部品の接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方(例えば、部品)のモデルの要素分割線の交点を他方(例えば、基板)のモデルの最寄りの要素分割線の交点に結合するための、前記他方(例えば、基板)のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、前記解析モデルに境界条件を与えて変形を計算する工程(E)とを有することを特徴とする。工程(B)は工程(A)の前でもよい。   As shown in FIG. 21, a single layer model for each layer is generated by dividing the inside of each layer by element dividing lines based on the outer shape of the multilayer wiring board and the wiring pattern of each layer, and the single layer model for each layer is A step (A) of generating a board laminated shell model laminated in the shape of the multilayer wiring board using thickness information of each layer of the multilayer wiring board, and a position where the component is bonded to the surface of the multilayer wiring board; (B) for generating a component laminated shell model divided by element dividing lines based on the above, and the position of the element dividing line does not match the board laminated shell model at the mounting position of the component on the surface of the substrate laminated shell model When the component laminated shell model is joined, the intersection of the element dividing lines of one of the substrate laminated shell model and one of the component laminated shell models (for example, the component) is the other (for example, the substrate). Generating a joint intermediate file based on the distance between the intersection of the nearest element parting line of the model of the other (for example, the substrate) and the rigidity between them to connect to the intersection of the nearest parting line of the model ( F) and the board neutral plane calculated from the board stacking shell model and the component neutral plane calculated from the part stacking shell model are combined and analyzed with the joining element equivalent to the mounting condition of the part and the joining intermediate file. The method includes a step (D-2) of forming a model and a step (E) of calculating a deformation by giving a boundary condition to the analysis model. The step (B) may be performed before the step (A).

具体的には、図22(a)に示すように工程(D−2)で結合しようとする基板積層シェルモデル11と部品積層シェルモデル19とは、基板積層シェルモデル11の部品実装位置の要素分割線のメッシュと部品積層シェルモデル19の要素分割線のメッシュとが一致していないので、工程(F)では、図22(b)に示すように部品積層シェルモデル19の外部接続端子21の位置P2に接続したビーム要素28の先端をP1,ビーム要素28の長さをl1,ビーム要素28の剛性をk1とし、基板積層シェルモデル11の部品実装位置に部品積層シェルモデル19を実装した場合に、ビーム要素28の先端P1が当接する前記基板積層シェルモデル11の位置をP1aとし、基板積層シェルモデル11における要素分割線のメッシュの交点をP3,P4、さらに位置P1aと交点P3との距離をl2,位置P1aと交点P3との間の剛性をk2,位置P1aと交点P4との距離をl3,位置P1aと交点P4との間の剛性をk3として、距離l1,l2,l3と剛性k1,k2,k3を考慮して、接合中間ファイルを作成する。   Specifically, as shown in FIG. 22A, the board stacking shell model 11 and the part stacking shell model 19 to be combined in the step (D-2) are the components mounting position elements of the board stacking shell model 11. Since the mesh of the dividing line and the mesh of the element dividing line of the component laminated shell model 19 do not coincide with each other, in the step (F), the external connection terminal 21 of the component laminated shell model 19 is shown in FIG. In the case where the tip of the beam element 28 connected to the position P2 is P1, the length of the beam element 28 is l1, the rigidity of the beam element 28 is k1, and the component stacking shell model 19 is mounted at the component mounting position of the substrate stacking shell model 11 Further, the position of the substrate laminated shell model 11 where the tip P1 of the beam element 28 abuts is defined as P1a, and the mesh of the element dividing lines in the substrate laminated shell model 11 is changed. P3, P4, the distance between the position P1a and the intersection P3 is 12, the rigidity between the position P1a and the intersection P3 is k2, the distance between the position P1a and the intersection P4 is 13, and the distance between the position P1a and the intersection P4 The joining intermediate file is created in consideration of the distances l1, l2, and l3 and the stiffnesses k1, k2, and k3, where the rigidity is k3.

工程(D−2)では、基板積層シェルモデル11から計算された基板中立面14と部品積層シェルモデル19から計算された部品前記部品の実装条件に等価な接合要素と前記接合中間ファイルを用いることにより結合する。これにより、結合点P1aに発生する力を節点P1,P3,P4に分配することで基板積層シェルモデル11の部品実装位置の要素分割線のメッシュと部品積層シェルモデル19の要素分割線のメッシュとが一致している状態と等価な状態を作り出すことができ、前記再分割をしなくても目的の解析モデルを得ることが出来る。工程(E)では、工程(D−2)で作成した前記解析モデルに境界条件を与えて変形を計算する。なお、図21の工程(B)は工程(A)の前でもよい。   In the step (D-2), the board neutral surface 14 calculated from the board stacking shell model 11 and the joining element equivalent to the component mounting condition calculated from the part stacking shell model 19 and the joining intermediate file are used. To join. As a result, the force generated at the coupling point P1a is distributed to the nodes P1, P3, and P4, so that the element dividing line mesh at the component mounting position of the board laminated shell model 11 and the element dividing line mesh of the component laminated shell model 19 A state equivalent to the state of matching can be created, and a target analysis model can be obtained without performing the re-division. In step (E), a boundary condition is given to the analysis model created in step (D-2) to calculate deformation. Note that the step (B) in FIG. 21 may be performed before the step (A).

なお、工程(D−2)は、図25に示すように、基板積層シェルモデル11の基板中立面14と部品積層シェルモデル19の部品中立面26とを、接合要素としてのビーム要素28で結合した解析モデル29としたが、半田ボールなどのバンプによって多層配線基板と部品とを接合しているような場合には、接合要素をビーム要素28ではなくて、図26に示すようにソリッド要素31によって結合した解析モデル29を用いた場合であっても接合中間ファイルを用いて結合して解析することができる。   In the step (D-2), as shown in FIG. 25, the substrate neutral surface 14 of the substrate laminated shell model 11 and the component neutral surface 26 of the component laminated shell model 19 are connected to a beam element 28 as a joining element. However, when the multilayer wiring board and the component are bonded by bumps such as solder balls, the bonding element is not the beam element 28 but a solid element as shown in FIG. Even when the analysis model 29 coupled by the element 31 is used, the analysis can be performed by coupling using the joining intermediate file.

図18,図20の場合も前記接合中間ファイルを用いることは図21と同様である。
図18の場合には、図23に示すように、工程(A)では、多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する。工程(B−2)では、前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す。工程(F)では、基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する。工程(D−2)では、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素と前記接合中間ファイルで結合して解析モデルを形成する。工程(E)では前記解析モデルに境界条件を与えて変形を計算する。なお、図23の工程(B−2)は工程(A)の前でもよい。
In the case of FIGS. 18 and 20, the use of the joining intermediate file is the same as in FIG.
In the case of FIG. 18, as shown in FIG. 23, in step (A), a single-layer model for each layer is generated in which each layer is divided by element dividing lines based on the outer shape of the multilayer wiring board and the wiring pattern of each layer. Then, a single-layer model for each layer is generated using the thickness information of each layer of the multilayer wiring board to form a multilayer board shell model. In step (B-2), a component stacking shell model obtained by dividing an element on the basis of the joint dividing line passing through the joint position of the component to the surface of the multilayer wiring board is used for each component. The part stacking shell model is read out from the correspondingly recorded part data library. In the step (F), when the component laminated shell model in which the position of the element dividing line does not coincide with the substrate laminated shell model at the mounting position of the component on the surface of the substrate laminated shell model, The distance between the intersection of the element division line of one model of the component stacking shell model and the intersection of the nearest element division line of the other model to join the intersection of the element division line of the other model A joining intermediate file is generated based on the rigidity between them. In the step (D-2), the board neutral plane calculated from the board laminated shell model and the component neutral plane calculated from the component laminated shell model are combined with a joining element equivalent to the mounting condition of the parts and the joining intermediate file. Combine to form an analytical model. In step (E), boundary conditions are given to the analysis model to calculate deformation. Note that the step (B-2) of FIG. 23 may be performed before the step (A).

図20の場合には、図24に示すように、工程(A)では、前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成する。工程(B−3)では、部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す。工程(F)では、基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する。工程(D−2)では、基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素と前記接合中間ファイルで結合して解析モデルを形成する。工程(E)では前記解析モデルに境界条件を与えて変形を計算する。なお、図24の工程(B−3)は工程(A)の前でもよい。   In the case of FIG. 20, as shown in FIG. 24, in step (A), a single-layer model for each layer obtained by dividing each layer with element dividing lines based on the outer shape of the multilayer wiring board and the wiring pattern of each layer is generated. A single layer model for each layer is generated, and a substrate stacking shell model is generated by stacking the single layer model in the shape of the multilayer wiring substrate using the thickness information of each layer of the multilayer wiring substrate. In the step (B-3), calculation is performed from the component stacking shell model divided by the element dividing line based on the outer shape of the component, the internal structure, and the bonding dividing line passing through the bonding position of the component to the surface of the multilayer wiring board. The part neutral plane is read out from the part data library recorded corresponding to the part. In the step (F), when the component laminated shell model in which the position of the element dividing line does not coincide with the substrate laminated shell model at the mounting position of the component on the surface of the substrate laminated shell model, The distance between the intersection of the element division line of one model of the component stacking shell model and the intersection of the nearest element division line of the other model to join the intersection of the element division line of the other model A joining intermediate file is generated based on the rigidity between them. In the step (D-2), the board neutral plane calculated from the board laminated shell model and the component neutral plane calculated from the component laminated shell model are combined with a joining element equivalent to the mounting condition of the parts and the joining intermediate file. Combine to form an analytical model. In step (E), boundary conditions are given to the analysis model to calculate deformation. Note that the step (B-3) in FIG. 24 may be performed before the step (A).

また、工程(D−2)は、図25に示すように、基板積層シェルモデル11の基板中立面14と部品積層シェルモデル19の部品中立面26とを、接合要素としてのビーム要素28で結合した解析モデル29としたが、半田ボールなどのバンプによって多層配線基板と部品とを接合しているような場合には、接合要素をビーム要素28ではなくて、図26に示すようにソリッド要素31によって結合した解析モデル29を用いた場合であっても接合中間ファイルを用いて結合して解析することができる。図26では一つのバンプによる結合個所を示したが、ソリッド要素31によって結合される個所がバンプの数だけ存在する。   In the step (D-2), as shown in FIG. 25, the substrate neutral surface 14 of the substrate laminated shell model 11 and the component neutral surface 26 of the component laminated shell model 19 are joined to a beam element 28 as a joining element. However, when the multilayer wiring board and the component are bonded by bumps such as solder balls, the bonding element is not the beam element 28 but a solid element as shown in FIG. Even when the analysis model 29 coupled by the element 31 is used, the analysis can be performed by coupling using the joining intermediate file. In FIG. 26, the connecting portions by one bump are shown, but there are as many connecting portions by the solid elements 31 as the number of bumps.

また、上記の各実施の形態の部品実装基板用解析方法を実行するように電子計算機6を運用する部品実装基板用解析プログラムは、記録媒体に書き込んで流通することができる。また、インターネット回線などを経由して端末に配付し、これを電子計算機にインストールして運用することもできる。   In addition, the component mounting board analysis program for operating the electronic computer 6 so as to execute the component mounting board analysis method of each of the above embodiments can be written and distributed on a recording medium. It can also be distributed to terminals via the Internet line, etc., and installed and operated on an electronic computer.

上記の各実施の形態において、接合要素をソリッド要素31とした場合に、接合中間ファイルを使用する具体例を図27(a),図27(b),図27(c)に示す。なお、ここでは前記接合中間ファイルを用いて計算上で節点を一致させて接合している接触接合部が図面上では離して示されている。さらに、半田ボールなどのバンプのソリッド要素31の3次元形状は図26に示した円柱状やこの図27に示した中央部が膨れた円柱状であって、ソリッド要素31の部品側の節点ならびにソリッド要素31の基板側の節点は同心円状に並んでいる。   27A, 27B, and 27C show specific examples of using the joining intermediate file when the joining element is the solid element 31 in each of the above embodiments. Here, the contact joints that are joined with the joints coincided in calculation using the joining intermediate file are shown separately in the drawing. Furthermore, the three-dimensional shape of the solid element 31 of the bump such as a solder ball is the cylindrical shape shown in FIG. 26 or the cylindrical shape shown in FIG. Nodes on the substrate side of the solid elements 31 are arranged concentrically.

図27(a)は、ソリッド要素31の部品側の節点が部品積層シェルモデル19の部品中立面26の節点と一致しているが、ソリッド要素31の基板側の節点が基板積層シェルモデル11の基板中立面14の節点と不一致の状態を示している。この場合には、ソリッド要素31の基板側の節点を、前記接合中間ファイルを使用して基板積層シェルモデル11の基板中立面14の節点と等価にして結合する。   In FIG. 27A, the node on the part side of the solid element 31 coincides with the node on the part neutral surface 26 of the part laminated shell model 19, but the node on the board side of the solid element 31 is the board laminated shell model 11. This shows a state inconsistent with the nodes of the substrate neutral plane 14. In this case, the node on the substrate side of the solid element 31 is coupled by being equivalent to the node of the substrate neutral plane 14 of the substrate laminated shell model 11 using the bonding intermediate file.

図27(b)は、ソリッド要素31の基板側の節点が基板積層シェルモデル11の基板中立面14の節点と一致しているが、ソリッド要素31の部品側の節点が部品積層シェルモデル19の部品中立面26の節点と不一致の状態を示している。この場合には、ソリッド要素31の部品側の節点を、前記接合中間ファイルを使用して部品積層シェルモデル19の基板中立面26の節点と等価にして結合する。   In FIG. 27B, the node on the board side of the solid element 31 coincides with the node of the board neutral surface 14 of the board laminated shell model 11, but the node on the part side of the solid element 31 is the part laminated shell model 19. This shows a state inconsistent with the nodes of the component neutral plane 26. In this case, the node on the component side of the solid element 31 is coupled by being equivalent to the node of the substrate neutral surface 26 of the component laminated shell model 19 using the joining intermediate file.

図27(c)は、ソリッド要素31の部品側の節点が部品積層シェルモデル19の部品中立面26の節点と不一致で、しかも、ソリッド要素31の基板側の節点が基板積層シェルモデル11の基板中立面14の節点と不一致している場合で、この場合には、ソリッド要素31の基板側の節点を、前記接合中間ファイルを使用して基板積層シェルモデル11の基板中立面14の節点と等価にして結合し、ソリッド要素31の部品側の節点を、前記接合中間ファイルを使用して部品積層シェルモデル19の基板中立面26の節点と等価にして結合する。   FIG. 27 (c) shows that the node on the part side of the solid element 31 does not coincide with the node on the part neutral surface 26 of the part laminated shell model 19, and the node on the board side of the solid element 31 is that of the board laminated shell model 11. In this case, the node on the substrate side of the solid element 31 is replaced with the node of the substrate neutral surface 14 of the substrate laminated shell model 11 using the bonding intermediate file. The joint on the part side of the solid element 31 is equivalent to the joint on the board neutral surface 26 of the part laminated shell model 19 by using the joining intermediate file.

なお、ソリッド要素31の基板側の節点と基板積層シェルモデル11の基板中立面14の節点との不一致が発生する場合には、ソリッド要素31の基板側の節点を基準にして基板積層シェルモデル11を再分割することによって、前記接合中間ファイルを使用せずに結合できる。具体的には、先ず、図28(a)に示すように多層配線基板の最上面の第n層について、ソリッド要素31の基板側の節点に一致する各節点32を決定し、さらに、各節点32でないエリアを図28(b)に示すように前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線33で再分割し、各節点32の周りに図28(a)と図28(b)で分割されずに残されたエリアをさらに分割線34で分割して単層モデルを生成する。第n−1層,・・・,第2層,第1層についても同様に再分割し、再分割が完了した前記各層ごとの単層モデルを、前記多層配線基板の各層のそれぞれの厚み情報を用いて前記多層配線基板の形状に積層した基板積層シェルモデルを生成し、この再分割して完成した基板積層シェルモデル11の基板中立面14を解析に使用する。   If a mismatch between the node on the substrate side of the solid element 31 and the node on the substrate neutral surface 14 of the substrate laminated shell model 11 occurs, the substrate laminated shell model is based on the node on the substrate side of the solid element 31. By subdividing 11, it is possible to combine without using the joining intermediate file. Specifically, first, as shown in FIG. 28A, for each n-th layer on the uppermost surface of the multilayer wiring board, each node 32 coinciding with the node on the board side of the solid element 31 is determined. As shown in FIG. 28B, the areas other than 32 are re-divided into element division lines 33 based on the outer shape of the multilayer wiring board and the wiring pattern of each layer as shown in FIG. The area that is left undivided in FIG. 28B is further divided by the dividing line 34 to generate a single-layer model. The n-1th layer,..., The second layer, and the first layer are similarly subdivided, and the single layer model for each of the layers that has been subdivided is obtained as the thickness information of each layer of the multilayer wiring board. Is used to generate a substrate laminated shell model laminated in the shape of the multilayer wiring board, and the substrate neutral surface 14 of the substrate laminated shell model 11 completed by the re-division is used for analysis.

また、ソリッド要素31の部品側の節点と部品積層シェルモデル19の部品中立面26の節点との不一致が発生する場合には、ソリッド要素31の部品側の節点を基準にして部品積層シェルモデル19を、図28と同様に、ソリッド要素31の部品側の節点に一致する各節点32を決定し、さらに、各節点32でないエリアを前記部品に基づく要素分割線で再分割し、各節点32の周りに分割されずに残されたエリアをさらに分割して単層モデルを生成した各単層モデルを、前記部品の形状に積層した部品シェルモデルを生成し、この再分割して完成した部品積層シェルモデル19の部品中立面26を解析に使用することによって、前記接合中間ファイルを使用せずに結合できる。   Further, when a mismatch between the node on the component side of the solid element 31 and the node on the component neutral surface 26 of the component stacked shell model 19 occurs, the component stacked shell model is based on the node on the component side of the solid element 31. As in FIG. 28, each node 32 corresponding to the node on the part side of the solid element 31 is determined, and an area other than each node 32 is subdivided by an element dividing line based on the part, and each node 32 is determined. A part shell model in which each single layer model generated by further dividing the remaining area without being divided around is generated in the shape of the part is generated, and this part is completed by subdivision. By using the component neutral surface 26 of the laminated shell model 19 for the analysis, it is possible to connect without using the joining intermediate file.

本発明によると、多層配線基板、半導体集積回路などの板状体の応力解析を、少ない計算ステップによって短時間に解析結果を得ることができ、特に設計工程でのCADデータの変更修正、生産工程でのCAMデータの変更修正に有効である。   According to the present invention, a stress analysis of a plate-like body such as a multilayer wiring board or a semiconductor integrated circuit can be obtained in a short time with a small number of calculation steps. This is effective for changing and correcting the CAM data.

本発明の板状体解析方法に基づく多層配線基板の応力解析のフロー図Flow diagram of stress analysis of multilayer wiring board based on plate-like body analysis method of the present invention 同実施の形態の多層配線基板の分解図Exploded view of the multilayer wiring board of the same embodiment 同実施の形態の単層モデルにおける材料種類の割り当て工程の説明図Explanatory drawing of the material type assignment process in the single-layer model of the same embodiment 同実施の形態の単層モデルを積層した積層シェルモデルの説明図Explanatory drawing of the laminated shell model in which the single-layer model of the same embodiment is laminated 同実施の形態の積層シェルモデルから計算した中立面の説明図Illustration of the neutral plane calculated from the laminated shell model of the same embodiment 請求項1のクレーム対応図Claim correspondence diagram of claim 1 部品積層シェルモデルの層分割の説明図Explanatory drawing of layer division of component laminated shell model 部品積層シェルモデルの要素分割の説明図Explanatory drawing of element division of component laminated shell model 基板積層シェルモデルの再分割の説明図Illustration of subdivision of the board stacking shell model 部品中立面と基板中立面の結合の説明図Illustration of coupling of component neutral surface and substrate neutral surface 図10における部品中立面と基板中立面の結合の説明図と樹脂系接合材を併用した場合の別の実施例の説明図FIG. 10 is an explanatory diagram of the coupling between the component neutral surface and the substrate neutral surface, and an explanatory diagram of another embodiment when a resin-based bonding material is used in combination. 材料種類の割り当て工程の別の実施の形態のフロー図Flow diagram of another embodiment of material type assignment process 図12の説明図Explanatory drawing of FIG. 単層モデルのセル分割前と再分割してセルの大きさが異なる説明図Explanatory drawing in which the cell size is different after subdivision of the single layer model and before cell division 図14の処理を実行するフロー図Flow chart for executing the process of FIG. 請求項2のクレーム対応図Claim correspondence diagram of claim 2 請求項5のクレーム対応図Claim correspondence diagram of claim 5 請求項6のクレーム対応図Claim correspondence diagram of claim 6 請求項8のクレーム対応図Claim correspondence diagram of claim 8 請求項9のクレーム対応図Claim correspondence diagram of claim 9 請求項10のクレーム対応図Claim correspondence diagram of claim 10 図21の接合中間ファイルの説明図Explanatory drawing of the joining intermediate file of FIG. 請求項11のクレーム対応図Claim correspondence diagram of claim 11 請求項12のクレーム対応図Claim correspondence diagram of claim 12 基板中立面14と部品中立面26をビーム要素で結合した場合の説明図Explanatory drawing when the substrate neutral surface 14 and the component neutral surface 26 are coupled by a beam element. 基板中立面14と部品中立面26をソリッド要素で結合した場合の説明図Explanatory drawing when substrate neutral surface 14 and component neutral surface 26 are coupled with solid elements 基板中立面14と部品中立面26をソリッド要素で結合する場合の具体的な説明図Specific explanatory diagram in the case where the substrate neutral surface 14 and the component neutral surface 26 are coupled by solid elements ソリッド要素31の基板側の節点を基準にして基板積層シェルモデル11を再分割する工程図Process diagram for re-dividing the substrate stacking shell model 11 based on the node on the substrate side of the solid element 31

符号の説明Explanation of symbols

7 基材
8 銅箔パターン
11 積層シェルモデル
11A 変形した多層配線基板
14 基板中立面
14A 変形した中立面
d1 基板積層シェルモデル11の上面から距離
d2 基板積層シェルモデル11の下面から基板中立面14までの距離
19 部品積層シェルモデル
21 外部接続端子
26 部品中立面
27 多層配線基板の表面のランド
28 半田付けと等価な円柱形のビーム要素(接合要素)
29 解析モデル
30 樹脂系接合材と等価な四角柱のビーム要素(接合要素)
31 ソリッド要素(接合要素)
7 Substrate 8 Copper foil pattern 11 Laminated shell model 11A Deformed multilayer wiring board 14 Substrate neutral plane 14A Deformed neutral plane d1 Distance from upper surface of substrate laminated shell model 11 d2 Substrate neutral from lower surface of substrate laminated shell model 11 Distance to surface 14 Component laminated shell model 21 External connection terminal 26 Component neutral surface 27 Land 28 on surface of multilayer wiring board Cylindrical beam element equivalent to soldering (joining element)
29 Analytical model 30 Beam element (joint element) of quadratic prism equivalent to resin-based joint material
31 Solid elements (joint elements)

Claims (13)

多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の各層の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、
前記部品の前記多層配線基板の表面への接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、
部品積層シェルモデルを生成する際に使用した要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、
前記再分割した基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of each layer of the multilayer wiring board and the wiring pattern of each layer, a single layer model is generated for each layer in which each layer is divided by element dividing lines, and the single layer model for each layer is obtained as thickness information for each layer. (A) generating a substrate laminated shell model laminated using
(B) generating a component stacking shell model divided by element dividing lines based on the bonding position of the component to the surface of the multilayer wiring board;
A step (C) of re-dividing the mounting position of the component of the board laminated shell model with the element dividing line used when generating the component laminated shell model;
The board neutral plane calculated from the subdivided board stacking shell model and the component neutral plane calculated from the component stacking shell model are connected by a beam element or a solid element which is a joining element equivalent to the mounting condition of the component. Forming an analysis model by (D),
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A−2)と、
前記部品の前記多層配線基板の表面への接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、
基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the position of the land on which the component is surface-mounted, a single layer model is generated for each layer in which each layer is divided by element dividing lines, and the single layer model for each layer is generated A step (A-2) of generating a substrate lamination shell model obtained by laminating using the thickness information of each layer,
(B) generating a component stacking shell model divided by element dividing lines based on the bonding position of the component to the surface of the multilayer wiring board;
An analysis model is created by combining the board neutral plane calculated from the board stacking shell model and the component neutral plane calculated from the component stacking shell model with beam elements or solid elements that are equivalent to the mounting conditions of the parts. Forming (D);
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
基板中立面と部品中立面とを接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)では、
前記基板積層シェルモデルと前記部品積層シェルモデルの間の前記接合要素であるビーム要素またはソリッド要素で結合された節点を除く樹脂系接合材エリアの節点を前記樹脂系接合材エリアの樹脂系接合材と機械強度が等価な接合要素で結合し解析モデルを計算する
請求項1または請求項2に記載の部品実装基板用解析方法。
In the step (D) of connecting the substrate neutral surface and the component neutral surface with a beam element or solid element as a joining element to form an analysis model,
The resin-based bonding material of the resin-based bonding material area is defined as a node of the resin-based bonding material area excluding the node connected by the beam element or solid element that is the bonding element between the substrate laminated shell model and the component laminated shell model. The component mounting board analysis method according to claim 1, wherein the analysis model is calculated by joining with joint elements having equivalent mechanical strength.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するのに使用される前記部品のデータを蓄積した部品データライブラリーであって、
前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した
部品データライブラリー。
A component data library storing the data of the components used to analyze the physical characteristics of a component mounting board having components mounted on the surface of a multilayer wiring board,
Component data live in which a component stacking shell model in which elements are divided on the basis of the junction dividing line passing through the junction position of the component to the surface of the multilayer wiring board is recorded corresponding to each component. Rally.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、
前記部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、
部品積層シェルモデルの要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、
基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した前記部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board and the wiring pattern of each layer, a single layer model for each layer is generated by dividing the inside of each layer by element dividing lines, and the single layer model for each layer is used using the thickness information of each layer. A step (A) for generating a laminated substrate shell model,
Component data in which a component stacking shell model obtained by dividing an element based on the joint division line passing through the joining position of the component to the surface of the multilayer wiring board is recorded corresponding to each component. Reading out the component stacking shell model from the library (B-2);
A step (C) of re-dividing the mounting position of the component of the board laminated shell model at an element dividing line of the component laminated shell model;
An analysis model in which a substrate neutral surface calculated from a substrate stacking shell model and the component neutral surface calculated from a component stacking shell model are connected by a beam element or a solid element which is a joining element equivalent to the mounting condition of the component. Forming a step (D);
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A−2)と、
前記部品の外形,内部構造,ならびに前記多層配線基板の表面への接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、
基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the position of the land on which the component is surface-mounted, a single layer model is generated for each layer in which each layer is divided by element dividing lines, and the single layer model for each layer is generated A step (A-2) of generating a substrate lamination shell model obtained by laminating using the thickness information of each layer,
From a component data library in which a component stacking shell model in which elements are divided on the basis of the joint division line passing through the joint position to the surface of the multilayer wiring board is recorded corresponding to each component. A step (B-2) of reading the component laminated shell model;
An analysis model is created by combining the board neutral plane calculated from the board stacking shell model and the component neutral plane calculated from the component stacking shell model with beam elements or solid elements that are equivalent to the mounting conditions of the parts. Forming (D);
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに前記部品のデータを蓄積した部品データライブラリーであって、
前記部品の外形,内部構造,ならびに多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルから計算した部品中立面を部品に対応して記録した
部品データライブラリー。
A component data library that accumulates the data of the component to analyze the physical characteristics of the component mounting board with the component mounted on the surface of the multilayer wiring board,
Corresponding to a component neutral surface calculated from a component stacking shell model that is divided into elements based on the external shape, internal structure of the component, and the bonding dividing line passing through the bonding position of the component to the surface of the multilayer wiring board. Recorded parts data library.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、
部品の外形,内部構造,ならびに前記多層配線基板の表面への接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、
部品積層シェルモデルの要素分割線で前記基板積層シェルモデルの前記部品の実装位置を再分割する工程(C)と、
前記再分割した基板積層シェルモデルから計算した基板中立面と前記部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board and the wiring pattern of each layer, a single layer model for each layer is generated by dividing the inside of each layer by element dividing lines, and the single layer model for each layer is used using the thickness information of each layer. A step (A) for generating a laminated substrate shell model,
Corresponding to the component neutral surface calculated from the component stacking shell model divided by the element dividing line based on the part dividing line passing through the joining position to the surface of the multilayer wiring board Reading out from the recorded component data library (B-3),
A step (C) of re-dividing the mounting position of the component of the board laminated shell model at an element dividing line of the component laminated shell model;
An analysis model is formed by combining the substrate neutral surface calculated from the subdivided substrate laminated shell model and the component neutral surface with a beam element or a solid element which is a joint element equivalent to the mounting condition of the component. Step (D);
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンならびに部品が表面実装されるランドの位置に基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A−2)と、
部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、
基板積層シェルモデルから計算した基板中立面と前記部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素で結合して解析モデルを形成する工程(D)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board, the wiring pattern of each layer, and the position of the land on which the component is surface-mounted, a single layer model is generated for each layer in which each layer is divided by element dividing lines, and the single layer model for each layer is generated A step (A-2) of generating a substrate lamination shell model obtained by laminating using the thickness information of each layer,
The component neutral surface calculated from the component stacking shell model divided by the element dividing line based on the outer shape of the component, the internal structure, and the bonding dividing line passing through the bonding position of the component to the surface of the multilayer wiring board, A step (B-3) of reading from the component data library recorded corresponding to the component;
A step of forming an analysis model by combining the substrate neutral surface calculated from the substrate laminated shell model and the component neutral surface with a beam element or a solid element which is a joint element equivalent to the mounting condition of the component (D) When,
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、
前記部品の前記多層配線基板の表面への接合位置に基づいて要素分割線で分割した部品積層シェルモデルを生成する工程(B)と、
基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、
基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board and the wiring pattern of each layer, a single layer model for each layer is generated by dividing the inside of each layer by element dividing lines, and the single layer model for each layer is used using the thickness information of each layer. A step (A) for generating a laminated substrate shell model,
(B) generating a component stacking shell model divided by element dividing lines based on the bonding position of the component to the surface of the multilayer wiring board;
When the component stacking shell model in which the position of the parting line does not match the board stacking shell model is joined to the mounting position of the component on the surface of the substrate stacking shell model, the board stacking shell model and the component stacking shell model Based on the distance from the intersection of the nearest element dividing line of the other model to the intersection of the nearest element dividing line of the other model and the rigidity between them A step (F) of generating a joining intermediate file;
The board neutral plane calculated from the board stacking shell model and the part neutral plane calculated from the part stacking shell model are connected to the beam element or solid element, which is a joint element equivalent to the mounting conditions of the part, using the joint intermediate file. And forming an analysis model (D-2),
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、
前記部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割した部品積層シェルモデルを各部品に対応して記録した部品データライブラリーから前記部品積層シェルモデルを読み出す工程(B−2)と、
基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、
基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board and the wiring pattern of each layer, a single layer model for each layer is generated by dividing the inside of each layer by element dividing lines, and the single layer model for each layer is used using the thickness information of each layer. A step (A) for generating a laminated substrate shell model,
Component data in which a component stacking shell model obtained by dividing an element based on the joint division line passing through the joining position of the component to the surface of the multilayer wiring board is recorded corresponding to each component. Reading out the component stacking shell model from the library (B-2);
When the component stacking shell model in which the position of the parting line does not match the board stacking shell model is joined to the mounting position of the component on the surface of the substrate stacking shell model, the board stacking shell model and the component stacking shell model Based on the distance from the intersection of the nearest element dividing line of the other model to the intersection of the nearest element dividing line of the other model and the rigidity between them A step (F) of generating a joining intermediate file;
The board neutral plane calculated from the board stacking shell model and the part neutral plane calculated from the part stacking shell model are connected to the beam element or solid element, which is a joint element equivalent to the mounting conditions of the part, using the joint intermediate file. And forming an analysis model (D-2),
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
多層配線基板の表面に部品を取り付けた部品実装基板の物理特性を解析するに際し、
前記多層配線基板の外形,各層の配線パターンに基づいて各層内を要素分割線で分割した各層ごとの単層モデルを生成し、前記各層ごとの単層モデルを、各層のそれぞれの厚み情報を用いて積層した基板積層シェルモデルを生成する工程(A)と、
部品の外形,内部構造,ならびに前記多層配線基板の表面への前記部品の接合位置を通過する前記接合分割線に基づいて要素分割線で分割した部品積層シェルモデルから計算した部品中立面を、部品に対応して記録した部品データライブラリーから読み出す工程(B−3)と、
基板積層シェルモデルの表面への前記部品の実装位置に基板積層シェルモデルとは要素分割線の位置が不一致の前記部品積層シェルモデルを接合した場合に、基板積層シェルモデルと部品積層シェルモデルの内の一方のモデルの要素分割線の交点を他方のモデルの最寄りの要素分割線の交点に結合するための、前記他方のモデルの最寄りの要素分割線の交点との距離とその間の剛性に基づいて接合中間ファイルを生成する工程(F)と、
基板積層シェルモデルから計算した基板中立面と部品積層シェルモデルから計算した部品中立面とを、前記部品の実装条件に等価な接合要素であるビーム要素またはソリッド要素と前記接合中間ファイルで結合して解析モデルを形成する工程(D−2)と、
前記解析モデルに境界条件を与えて変形を計算する工程(E)と
を有する
部品実装基板用解析方法。
When analyzing the physical characteristics of a component mounting board with components mounted on the surface of a multilayer wiring board,
Based on the outer shape of the multilayer wiring board and the wiring pattern of each layer, a single layer model for each layer is generated by dividing the inside of each layer by element dividing lines, and the single layer model for each layer is used using the thickness information of each layer. A step (A) for generating a laminated substrate shell model,
The component neutral surface calculated from the component stacking shell model divided by the element dividing line based on the outer shape of the component, the internal structure, and the bonding dividing line passing through the bonding position of the component to the surface of the multilayer wiring board, A step (B-3) of reading from the component data library recorded corresponding to the component;
When the component stacking shell model in which the position of the parting line does not match the board stacking shell model is joined to the mounting position of the component on the surface of the substrate stacking shell model, the board stacking shell model and the component stacking shell model Based on the distance from the intersection of the nearest element dividing line of the other model to the intersection of the nearest element dividing line of the other model and the rigidity between them A step (F) of generating a joining intermediate file;
The board neutral plane calculated from the board stacking shell model and the part neutral plane calculated from the part stacking shell model are connected to the beam element or solid element, which is a joint element equivalent to the mounting conditions of the part, using the joint intermediate file. And forming an analysis model (D-2),
A component mounting board analysis method including a step (E) of calculating a deformation by giving a boundary condition to the analysis model.
請求項1,請求項2,請求項5,請求項6,請求項8,請求項9,請求項10,請求項11,請求項12のいずれかの部品実装基板用解析方法を実行するよう構成した
部品実装基板用解析プログラム。
A component mounting board analysis method according to any one of claims 1, 2, 5, 6, 8, 9, 10, 11, and 12 is executed. Analysis program for component mounting boards.
JP2006010551A 2006-01-19 2006-01-19 Component mounting board analysis method Expired - Fee Related JP4204594B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006010551A JP4204594B2 (en) 2006-01-19 2006-01-19 Component mounting board analysis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006010551A JP4204594B2 (en) 2006-01-19 2006-01-19 Component mounting board analysis method

Publications (2)

Publication Number Publication Date
JP2007193541A true JP2007193541A (en) 2007-08-02
JP4204594B2 JP4204594B2 (en) 2009-01-07

Family

ID=38449197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006010551A Expired - Fee Related JP4204594B2 (en) 2006-01-19 2006-01-19 Component mounting board analysis method

Country Status (1)

Country Link
JP (1) JP4204594B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034211A (en) * 2009-07-30 2011-02-17 Canon Inc Analytical model creating device and analytical model creation method
JP2011170820A (en) * 2010-02-22 2011-09-01 Fujitsu Ltd Connection model generating device, connection model generating method and connection model generation program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034211A (en) * 2009-07-30 2011-02-17 Canon Inc Analytical model creating device and analytical model creation method
JP2011170820A (en) * 2010-02-22 2011-09-01 Fujitsu Ltd Connection model generating device, connection model generating method and connection model generation program

Also Published As

Publication number Publication date
JP4204594B2 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
JP4597691B2 (en) Structural analysis method using finite element method
KR100783461B1 (en) Multilayer printed circuit board and manufacturing method thereof
WO2006095498A1 (en) Method for analyzing component mounting board
US8249736B2 (en) Registration system and method
KR101142881B1 (en) Analyzer, analysis method, and computer-readable storage medium recording analysis program
JP4204530B2 (en) Component mounting board analysis method
McCaslin et al. Methodology for modeling substrate warpage using copper trace pattern implementation
CN100511244C (en) Method for analyzing component mounting board
JP2006293726A (en) Design method of electronic component
JP4204594B2 (en) Component mounting board analysis method
JP2008157746A (en) Thermal analysis method, thermal analysis program and computer-readable recording medium with the thermal analysis program stored
JP4204524B2 (en) Analysis processing device
US20100023299A1 (en) Analysis apparatus
JP5040363B2 (en) Analysis apparatus, analysis method, and analysis program
US8744810B2 (en) Bonding model generation apparatus and bonding model generation method
JP4260149B2 (en) Plate analysis method
JP2012003460A (en) Analyzing process for 3d mounting boards
Refai-Ahmed et al. Electronic PCB and PKG thermal stress analysis
Nguyen et al. A Simulation Study On SSD PCB Warpage During Reflow: From Understanding To Improvement
CN112912243A (en) Method and system for improving connectivity of integrated components embedded in a host structure
JP2007004602A (en) Analysis method, analysis device and program
JP2008111673A (en) Equivalent material constant calculating method, program, recording medium, and equivalent material constant calculating device
JP5934171B2 (en) Method for determining thickness of interposer, computer program, interposer, and chip mounting structure
Mandavia Implementing Embedded Component from Concept-To-Manufacturing
Caswell et al. Predicting MEMS Package Level Failure Modes in Automotive Applications

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees