JP2007188923A

JP2007188923A - Field effect transistor and picture display device

Info

Publication number: JP2007188923A
Application number: JP2006003326A
Authority: JP
Inventors: Tatsuya Matsuno; 竜也松野; Jun Tsukamoto; 遵塚本; Junji Sanada; 淳二真多
Original assignee: Toray Industries Inc
Current assignee: Toray Industries Inc
Priority date: 2006-01-11
Filing date: 2006-01-11
Publication date: 2007-07-26

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor which exhibits high mobility and low hysteresis. <P>SOLUTION: The field effect transistor is provided with a semiconductor layer formed between a source electrode and a drain electrode, an insulation layer and a gate electrode. In this case, the semiconductor layer is comprised of a carbon nano tube and a conjugated polymer, and it is provided with a thin film comprised of a compound shown by a formula (1) between the insulation layer and the semiconductor layer. In the formula (1), R is selected among aromatic groups and substitution aromatic groups, A is selected among silane residues, titanium residues and organic acid residues, and n ranges 0-20. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はカーボンナノチューブと共役系重合体とからなる半導体層と、絶縁層と、半導体層と絶縁層の間に薄膜を有する電界効果型トランジスタに関する。 The present invention relates to a semiconductor layer composed of a carbon nanotube and a conjugated polymer, an insulating layer, and a field effect transistor having a thin film between the semiconductor layer and the insulating layer.

従来、電界効果型トランジスタ（以下、ＦＥＴ素子という）は、シリコンやゲルマニウム等の無機半導体を用いており、フォトリソグラフィーや真空蒸着等素子を形成する際に、高コストのプロセスが何段階もわたって必要だった。このようなコストを下げられない製造方法を採用してきた半導体産業では製造コスト削減の要請が高まりつつある。 Conventionally, field effect transistors (hereinafter referred to as FET elements) have used inorganic semiconductors such as silicon and germanium. When forming elements such as photolithography and vacuum deposition, many expensive processes have been performed. It was necessary. In the semiconductor industry that has adopted such a manufacturing method that cannot reduce the cost, there is an increasing demand for manufacturing cost reduction.

このため、成形性に優れた高分子半導体を半導体層として用いたＦＥＴ素子が提案されている（特許文献１参照）。高分子半導体や導電性高分子をインクとして利用することで、インクジェット技術やスクリーニング技術等により、基板上に直接ＦＥＴ素子を形成することが可能になりつつある。 For this reason, an FET element using a polymer semiconductor having excellent moldability as a semiconductor layer has been proposed (see Patent Document 1). By using a polymer semiconductor or a conductive polymer as an ink, it is becoming possible to directly form an FET element on a substrate by an ink jet technique or a screening technique.

ここで、有機ＦＥＴ素子の特性を示す重要な指標として移動度とヒステリシスが挙げられる。移動度の向上は、すなわち、駆動速度を速めかつ、オン電流が増加することを意味する。ＦＥＴ素子では、ゲート電圧を制御することによって、ソース電極とドレイン電極間の電流を制御する。この時、正から負の電圧をゲート電極に印加する場合と、負から正の電圧をゲート電極に印加する場合とでソース電極とドレイン電極間の電流が、同じゲート電圧においても異なる電流値を示すことがある。この現象をヒステリシスといい、ヒステリシスが大きいと、例えば液晶表示装置に用いた場合、一定のゲート電圧で流れる電流が異なるので、画質が劣るという課題がある。有機半導体を半導体層に用いるＦＥＴ素子は、この移動度とヒステリシスの点で工業的要求に答えられる性能を達成することが重要な課題である。 Here, mobility and hysteresis are mentioned as important indexes indicating the characteristics of the organic FET element. The improvement in mobility means that the driving speed is increased and the on-current is increased. In the FET element, the current between the source electrode and the drain electrode is controlled by controlling the gate voltage. At this time, when a positive to negative voltage is applied to the gate electrode and when a negative to positive voltage is applied to the gate electrode, the current between the source electrode and the drain electrode has different current values even at the same gate voltage. May show. This phenomenon is referred to as hysteresis. When the hysteresis is large, for example, when used in a liquid crystal display device, there is a problem in that the image quality is inferior because the current flowing at a constant gate voltage is different. In an FET element using an organic semiconductor as a semiconductor layer, it is an important issue to achieve performance that meets industrial demands in terms of mobility and hysteresis.

また、高分子を用いた有機半導体の移動度を向上させるための別の方法として、半導体層と絶縁層の間に薄膜を形成させる方法が挙げられる。例えば長鎖アルキル基を有する化合物から単分子層を形成すると、移動度が向上することが知られている（非特許文献１参照）。しかし、この場合、移動度の向上が小さく、さらにヒステリシスが大きいことが問題である。また、半導体層と絶縁層の間にシリカ化合物で形成された薄膜を有する有機ＦＥＴ素子は、しきい値電圧を制御できることも知られているが、この場合もまた、移動度の向上が小さく、さらにヒステリシスが大きい（特許文献２参照）。 Another method for improving the mobility of an organic semiconductor using a polymer is to form a thin film between a semiconductor layer and an insulating layer. For example, it is known that when a monomolecular layer is formed from a compound having a long-chain alkyl group, mobility is improved (see Non-Patent Document 1). In this case, however, the improvement in mobility is small and the hysteresis is large. In addition, it is also known that the organic FET element having a thin film formed of a silica compound between the semiconductor layer and the insulating layer can control the threshold voltage, but also in this case, the improvement in mobility is small, Furthermore, the hysteresis is large (see Patent Document 2).

一方で、高分子半導体の移動度を向上させるために、共役系重合体中へカーボンナノチューブ（以下ＣＮＴと言う）を分散した重合体コンポジットを半導体層に用いる方法が開示されている（特許文献３参照）。しかしながら、この方法で移動度が向上することはできるが、ヒステリシスについては低減できなかった。
特開平６−１７７３８０号公報（請求項１）特開２００５−３２７７４号公報（請求項１）特開２００４−２６６２７２号公報（請求項１）アイイーイーイーエレクトロンデバイスレターズ（ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓＬｅｔｔｅｒｓ）（米国）ｖｏｌ．１８、Ｎｏ．１２、ｐ．６０６−６０８（１９９７） On the other hand, in order to improve the mobility of a polymer semiconductor, a method is disclosed in which a polymer composite in which carbon nanotubes (hereinafter referred to as CNT) are dispersed in a conjugated polymer is used for a semiconductor layer (Patent Document 3). reference). However, although the mobility can be improved by this method, the hysteresis cannot be reduced.
JP-A-6-177380 (Claim 1) Japanese Patent Laying-Open No. 2005-32774 (Claim 1) JP 2004-266272 A (Claim 1) IEEE Electron Devices Letters (USA) vol. 18, no. 12, p. 606-608 (1997)

上述のように、従来の有機半導体を半導体層として用いたＦＥＴ素子は、移動度の向上とヒステリシスの低減を両立することが困難であった。本発明の目的は、有機半導体層の移動度の向上とヒステリシスの低減を両立するＦＥＴ素子を提供する。 As described above, it has been difficult for FET devices using conventional organic semiconductors as semiconductor layers to achieve both improvement in mobility and reduction in hysteresis. An object of the present invention is to provide an FET element that achieves both improvement in mobility of an organic semiconductor layer and reduction in hysteresis.

すなわち、本発明はソース電極とドレイン電極間に設けた半導体層と、絶縁層と、ゲート電極を有する電界効果型トランジスタであって、半導体層がＣＮＴと共役系重合体から形成される層であり、かつ、絶縁層と半導体層との間に一般式（１）で表される化合物から形成される薄膜を有しており、またそれを用いた画像表示装置である。 That is, the present invention is a field effect transistor having a semiconductor layer provided between a source electrode and a drain electrode, an insulating layer, and a gate electrode, wherein the semiconductor layer is a layer formed of CNT and a conjugated polymer. In addition, the thin film formed of the compound represented by the general formula (1) is provided between the insulating layer and the semiconductor layer, and an image display device using the thin film.

（一般式（１）中、Ｒは芳香族基、置換芳香族基から選ばれ、Ａはシラン残基、チタン残基、有機酸残基から選ばれ、ｎは０〜２０の範囲である。） (In general formula (1), R is selected from an aromatic group and a substituted aromatic group, A is selected from a silane residue, a titanium residue, and an organic acid residue, and n is in the range of 0-20. )

本発明によって得られた電界効果型トランジスタは、移動度増大とヒステリシス低減の両方の特性を向上させることができる。 The field effect transistor obtained by the present invention can improve both the characteristics of mobility increase and hysteresis reduction.

本発明は、ＦＥＴ素子の半導体層がＣＮＴと共役系重合体から形成され、かつ絶縁層と半導体層との間に一般式（１）で表される化合物から形成される薄膜を有するＦＥＴ素子である。本発明について以下に説明する。 The present invention is an FET element in which a semiconductor layer of an FET element is formed of CNT and a conjugated polymer, and has a thin film formed of a compound represented by the general formula (1) between an insulating layer and a semiconductor layer. is there. The present invention will be described below.

ＦＥＴ素子は、ソース電極、ドレイン電極、ゲート電極、絶縁層、半導体層等から構成されており、ソース電極とドレイン電極との間に流れる電流を、ゲート電圧を変化させることによって制御することができ、その特性から下記の（２）式を用いて移動度を算出することができる。 An FET element is composed of a source electrode, a drain electrode, a gate electrode, an insulating layer, a semiconductor layer, etc., and the current flowing between the source electrode and the drain electrode can be controlled by changing the gate voltage. From the characteristics, the mobility can be calculated using the following equation (2).

μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・ε_ｒ・ε・Ｖｓｄ）（２）
ただしＩｄはソース・ドレイン間の電流、Ｖｓｄはソース・ドレイン間の電圧、Ｖｇはゲート電圧、Ｄは絶縁層の厚み、Ｌはチャネル長、Ｗはチャネル幅、ε_ｒは絶縁層の比誘電率、εは真空の誘電率（８．８５×１０^−１２Ｆ／ｍ）である。 μ = (δId / δVg) L · D / (W · ε r · ε · Vsd) (2)
However Id is the current between the source and drain, Vsd is the voltage between the source and the drain, Vg is the thickness of the gate voltage, D is the insulating layer, L is the channel length, W is the channel width, epsilon _r is the relative permittivity of the insulating layer , Ε is the dielectric constant of vacuum (8.85 × 10 ⁻¹² F / m).

ヒステリシスについて、図１のＶｇ−Ｉｄ特性の模式図を用いて説明する。正から負の電圧をゲート電極に印加した場合のＶｓｄの電流値をＩａ、負から正の電圧をゲート電極に印加する場合のＶｓｄの電流値をＩｂ、ＩａとＩｂそれぞれの絶対値の大きい電流値をＩｃとして、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値を用いて、下記の（３）式から算出した値をヒステリシスとする。
｜Ｉａ−Ｉｂ｜／｜Ｉｃ｜（３）。 Hysteresis will be described with reference to the schematic diagram of the Vg-Id characteristic of FIG. The current value of Vsd when a positive to negative voltage is applied to the gate electrode is Ia, the current value of Vsd when a negative to positive voltage is applied to the gate electrode is Ib, and currents having large absolute values of Ib and Ia and Ib, respectively. The value calculated from the following equation (3) is defined as hysteresis using the maximum value when the absolute value of the difference between Ia and Ib is obtained for each Vg, where Ic is the value.
| Ia−Ib | / | Ic | (3)

本発明において、ＣＮＴを有する半導体層と絶縁層の間に形成される薄膜は、下記一般式（１）で表される化合物を有する。 In the present invention, the thin film formed between the semiconductor layer having CNT and the insulating layer has a compound represented by the following general formula (1).

一般式（１）中、Ｒは芳香族基、置換芳香族基から選ばれる。一般にオクタデシルトリクロロシランなどの芳香族を有さない長鎖アルキル基を有するシラン化合物で絶縁層上に単分子膜を形成したＦＥＴ素子では、有機半導体層の配向性が向上する。一方、ＣＮＴを含む高分子半導体層を用いたＦＥＴ素子では、ＣＮＴを含まない場合と比べて、半導体層の配向性が向上する。半導体層の配向性が向上すると配向間のドメインで電荷がトラップされるのでヒステリシスが生じると考えられる。本発明は、絶縁層の表面処理に一般式（１）で表される芳香族基あるいは置換芳香族基を有する化合物を用いることによって、ＣＮＴを含むことによって上がる半導体層の配向性を抑え、かつトラップされた電荷を取り除くことができるので、ヒステリシス低減に効果がある。 In general formula (1), R is selected from an aromatic group and a substituted aromatic group. In general, in an FET element in which a monomolecular film is formed on an insulating layer with a silane compound having a long-chain alkyl group having no aromatic group such as octadecyltrichlorosilane, the orientation of the organic semiconductor layer is improved. On the other hand, in the FET element using the polymer semiconductor layer containing CNT, the orientation of the semiconductor layer is improved as compared with the case of not containing CNT. When the orientation of the semiconductor layer is improved, charge is trapped in the domain between the orientations, and it is considered that hysteresis occurs. The present invention uses the compound having an aromatic group or a substituted aromatic group represented by the general formula (1) for the surface treatment of the insulating layer, thereby suppressing the orientation of the semiconductor layer that rises by including CNT, and Since trapped charges can be removed, hysteresis is effectively reduced.

一般式（１）のＲの芳香族基の具体例としては、ベンゼン環、ビフェニル環、ピレン環、ペリレン環、コロネン環、ナフタレン環、アントラセン環、テトラセン環、ペンタセン環、ヘキサセン環、ヘプタセン環、オクタセン環などの炭化水素からなる芳香族基や多環式芳香族基が挙げられる。また、窒素原子、酸素原子や硫黄原子などのヘテロ原子を有するピロール環、ピリジン環、ピリミジン環、フラン環、チオフェン環などの複素環芳香族基が挙げられる。また、芳香族基の水素原子をアルキル基、アリーレン基、カルボキシル基、アセチル基、シアノ基、ニトロ基、ハロゲン原子、アミノ基、メルカプト基、アルキルチオ基、ヒドロキシル基、またはアルコキシ基などの官能基に置換した置換芳香族基でもよい。置換基を選択することで、移動度を下げずにオフ電流を低下することや閾値電圧を制御することもできる。 Specific examples of the aromatic group of R in the general formula (1) include benzene ring, biphenyl ring, pyrene ring, perylene ring, coronene ring, naphthalene ring, anthracene ring, tetracene ring, pentacene ring, hexacene ring, heptacene ring, An aromatic group consisting of a hydrocarbon such as an octacene ring or a polycyclic aromatic group can be mentioned. In addition, heterocyclic aromatic groups such as a pyrrole ring, a pyridine ring, a pyrimidine ring, a furan ring, and a thiophene ring having a hetero atom such as a nitrogen atom, an oxygen atom, or a sulfur atom can be given. In addition, the hydrogen atom of the aromatic group is changed to a functional group such as an alkyl group, arylene group, carboxyl group, acetyl group, cyano group, nitro group, halogen atom, amino group, mercapto group, alkylthio group, hydroxyl group, or alkoxy group. It may be a substituted aromatic group. By selecting a substituent, the off-state current can be reduced and the threshold voltage can be controlled without lowering the mobility.

一般式（１）のＡはシラン残基、チタン残基、有機酸残基から選ばれる。Ａの各官能基は、絶縁層表面と反応し、化学結合をすることで薄膜を形成できる。Ａのシラン残基やチタン残基はハロゲン原子や水酸基、アルコキシ基を有していても良い。ハロゲン原子は、フッ素、塩素、臭素、ヨウ素から選ばれ、アルコキシ基は、直鎖アルキル基や分岐アルキル基、アリール基から選ばれるが、基板表面との反応性の高い、ハロゲン原子やメトキシ基、エトキシ基、プロピル基、イソプロピル基、ブチル基などの炭素数１から４で構成されるアルコキシ基が好ましい。有機酸残基とは、有機化合物で酸性を示す官能基からの残基で、基板表面と反応性の高い、例えばカルボン酸、リン酸、スルホン酸などから選ばれる。メチレン基のｎは０〜２０の範囲である。一般式（１）のＡとＲとを結ぶメチレン基がない場合（ｎ＝０）はＡに直接Ｒが結合した化合物となり、本発明の効果を発現することができるが、メチレン基が存在すると、基板表面に結合したＡとＲとの距離があるため、半導体層の配向性をより抑制できる。そのためｎは１〜１０が好ましい。 A in the general formula (1) is selected from a silane residue, a titanium residue, and an organic acid residue. Each functional group of A can form a thin film by reacting with the surface of the insulating layer and chemically bonding. The silane residue or titanium residue of A may have a halogen atom, a hydroxyl group, or an alkoxy group. The halogen atom is selected from fluorine, chlorine, bromine and iodine, and the alkoxy group is selected from a linear alkyl group, a branched alkyl group, and an aryl group, but has a high reactivity with the substrate surface, a halogen atom or a methoxy group, Alkoxy groups composed of 1 to 4 carbon atoms such as ethoxy group, propyl group, isopropyl group and butyl group are preferred. The organic acid residue is a residue from a functional group that exhibits acidity in an organic compound, and is selected from, for example, carboxylic acid, phosphoric acid, sulfonic acid, and the like that are highly reactive with the substrate surface. The n of the methylene group is in the range of 0-20. When there is no methylene group connecting A and R in the general formula (1) (n = 0), it becomes a compound in which R is directly bonded to A and can exhibit the effects of the present invention. Since there is a distance between A and R bonded to the substrate surface, the orientation of the semiconductor layer can be further suppressed. Therefore, n is preferably 1-10.

一般式（１）で表される化合物の具体例として、フェニルトリクロロシラン、ナフチルトリクロロシラン、アントラセントリクロロシラン、ピレントリクロロシラン、ペリレントリクロロシラン、コロネントリクロロシラン、チオフェントリクロロシラン、ピロールトリクロロシラン、ピリジントリクロロシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ナフチルトリメトキシシラン、ナフチルトリエトキシシラン、アントラセントリメトキシシラン、アントラセントリエトキシシラン、ピレントリメトキシシラン、ピレントリエトキシシラン、チオフェントリメトキシシラン、チオフェントリエトキシシランなどの芳香族シラン化合物、フェニルメチルトリクロロシラン、フェニルエチルトリクロロシラン、フェニルプロピルトリクロロシラン、フェニルブチルトリクロロシラン、フェニルヘキシルトリクロロシラン、フェニルオクチルトリクロロシラン、ナフチルメチルトリクロロシラン、ナフチルエチルトリクロロシラン、アントラセンメチルトリクロロシラン、アントラセンエチルトリクロロシラン、ピレンメチルトリクロロシラン、ピレンエチルトリクロロシラン、チオフェンメチルトリクロロシラン、チオフェンエチルトリクロロシランなどの芳香族アルキルシラン化合物、アミノフェニルトリクロロシラン、ヒドロキシフェニルトリクロロシラン、クロロフェニルトリクロロシラン、ジクロロフェニルトリクロロシラン、トリクロロフェニルトリクロロシラン、ブロモフェニルトリクロロシラン、フルオロフェニルトリクロロシラン、ジフルオロフェニルトリクロロシラン、トリフルオロフェニルトリクロロシラン、テトラフルオロフェニルトリクロロシラン、ペンタフルオロフェニルトリクロロシラン、ヨードフェニルトリクロロシラン、シアノフェニルトリクロロシランなどの置換芳香族シラン化合物、フェニルトリクロロチタン、ナフチルトリクロロチタン、アントラセントリクロロチタン、ピレントリクロロチタン、ペリレントリクロロチタン、コロネントリクロロチタン、チオフェントリクロロチタン、ピロールトリクロロチタン、ピリジントリクロロチタン、フェニルトリメトキシチタン、フェニルトリエトキシチタン、ナフチルトリメトキシチタン、ナフチルトリエトキシチタン、アントラセントリメトキシチタン、アントラセントリエトキシチタン、ピレントリメトキシチタン、ピレントリエトキシチタン、チオフェントリメトキシチタン、チオフェントリエトキシチタンなどの芳香族チタン化合物、フェニルメチルトリクロロチタン、フェニルエチルトリクロロチタン、フェニルプロピルトリクロロチタン、フェニルブチルトリクロロチタン、フェニルヘキシルトリクロロチタン、フェニルオクチルトリクロロチタン、ナフチルメチルトリクロロチタン、ナフチルエチルトリクロロチタン、アントラセンメチルトリクロロチタン、アントラセンエチルトリクロロチタン、ピレンメチルトリクロロチタン、ピレンエチルトリクロロチタン、チオフェンメチルトリクロロチタン、チオフェンエチルトリクロロチタンなどの芳香族アルキルチタン化合物、フェニルカルボン酸、ナフチルカルボン酸、アントラセンカルボン酸、ピレンカルボン酸、ペリレンカルボン酸、コロネンカルボン酸、チオフェンカルボン酸、ピロールカルボン酸、ピリジンカルボン酸などの芳香族カルボン酸、フェニルメチルカルボン酸、フェニルエチルカルボン酸、フェニルプロピルカルボン酸、フェニルブチルカルボン酸、フェニルヘキシルカルボン酸、フェニルオクチルカルボン酸、ナフチルメチルカルボン酸、ナフチルエチルカルボン酸、アントラセンメチルカルボン酸、アントラセンエチルカルボン酸、ピレンメチルカルボン酸、ピレンエチルカルボン酸、チオフェンメチルカルボン酸、チオフェンエチルカルボン酸などの芳香族アルキルカルボン酸などが挙げられる。 Specific examples of the compound represented by the general formula (1) include phenyltrichlorosilane, naphthyltrichlorosilane, anthracentrichlorosilane, pyrenetrichlorosilane, perylenetrichlorosilane, coronenetrichlorosilane, thiophenetrichlorosilane, pyrroletrichlorosilane, and pyridinetrichlorosilane. , Phenyltrimethoxysilane, phenyltriethoxysilane, naphthyltrimethoxysilane, naphthyltriethoxysilane, anthracentrimethoxysilane, anthracentriethoxysilane, pyrenetrimethoxysilane, pyrenetriethoxysilane, thiophenetrimethoxysilane, thiophenetriethoxysilane Aromatic silane compounds such as phenylmethyltrichlorosilane, phenylethyltrichlorosilane, phenyl Propyltrichlorosilane, phenylbutyltrichlorosilane, phenylhexyltrichlorosilane, phenyloctyltrichlorosilane, naphthylmethyltrichlorosilane, naphthylethyltrichlorosilane, anthracenemethyltrichlorosilane, anthraceneethyltrichlorosilane, pyrenemethyltrichlorosilane, pyreneethyltrichlorosilane, Aromatic alkylsilane compounds such as thiophenemethyltrichlorosilane, thiopheneethyltrichlorosilane, aminophenyltrichlorosilane, hydroxyphenyltrichlorosilane, chlorophenyltrichlorosilane, dichlorophenyltrichlorosilane, trichlorophenyltrichlorosilane, bromophenyltrichlorosilane, fluorophenyltrichlorosilane, Difluo Substituted aromatic silane compounds such as phenyltrichlorosilane, trifluorophenyltrichlorosilane, tetrafluorophenyltrichlorosilane, pentafluorophenyltrichlorosilane, iodophenyltrichlorosilane, cyanophenyltrichlorosilane, phenyltrichlorotitanium, naphthyltrichlorotitanium, anthracentrichlorotitanium , Pyrene trichloro titanium, perylene trichloro titanium, coronene trichloro titanium, thiophene trichloro titanium, pyrrole trichloro titanium, pyridine trichloro titanium, phenyl trimethoxy titanium, phenyl triethoxy titanium, naphthyl trimethoxy titanium, naphthyl triethoxy titanium, anthrac trimethoxy titanium, Anthracentriethoxytitanium, pyrenetrimethoxy Aromatic titanium compounds such as titanium, pyrenetriethoxytitanium, thiophenetrimethoxytitanium, thiophenetriethoxytitanium, phenylmethyltrichlorotitanium, phenylethyltrichlorotitanium, phenylpropyltrichlorotitanium, phenylbutyltrichlorotitanium, phenylhexyltrichlorotitanium, phenyloctyl Aromatic alkyl titanium compounds such as trichlorotitanium, naphthylmethyltrichlorotitanium, naphthylethyltrichlorotitanium, anthracenemethyltrichlorotitanium, anthraceneethyltrichlorotitanium, pyrenemethyltrichlorotitanium, pyreneethyltrichlorotitanium, thiophenemethyltrichlorotitanium, thiopheneethyltrichlorotitanium, Phenyl carboxylic acid, naphthyl carboxylic acid, anthracene Aromatic carboxylic acids such as rubonic acid, pyrenecarboxylic acid, perylenecarboxylic acid, coronenecarboxylic acid, thiophenecarboxylic acid, pyrrolecarboxylic acid, pyridinecarboxylic acid, phenylmethylcarboxylic acid, phenylethylcarboxylic acid, phenylpropylcarboxylic acid, phenylbutyl Carboxylic acid, phenylhexylcarboxylic acid, phenyloctylcarboxylic acid, naphthylmethylcarboxylic acid, naphthylethylcarboxylic acid, anthracenemethylcarboxylic acid, anthraceneethylcarboxylic acid, pyrenemethylcarboxylic acid, pyreneethylcarboxylic acid, thiophenemethylcarboxylic acid, thiophenethyl Aromatic alkyl carboxylic acids such as carboxylic acids are exemplified.

一般式（１）で表される化合物から形成される薄膜は単分子層や分子の集合体であってもよいが、一般式（１）で表される化合物の芳香族基の配向性や薄膜の抵抗を考慮すると、薄膜は１０ｎｍ以下が好ましく、さらに好ましくは単分子膜である。また、上述の薄膜は、一般式（１）で表される化合物にある官能基Ａと基板表面と縮合して形成されたものも含む。一般式（１）で表される化合物にある官能基Ａの例えばハロゲン化シリル基と、基板表面の例えば水酸基が化学的に反応することで、緻密で強固な膜が形成することができる。反応後の強固な膜の上に一般式（１）で表される化合物のみが積層している場合は、洗浄などをすることによって、一般式（１）で表される化合物のみから形成された層を除去し、一般式（１）で表される化合物の官能基Ａと基板表面と縮合して形成された単分子膜とすることができる。 Although the thin film formed from the compound represented by the general formula (1) may be a monomolecular layer or an aggregate of molecules, the orientation of the aromatic group of the compound represented by the general formula (1) and the thin film In view of the resistance, the thin film is preferably 10 nm or less, and more preferably a monomolecular film. Moreover, the above-mentioned thin film contains what was formed by condensing with the functional group A and the substrate surface which exist in the compound represented by General formula (1). A dense and strong film can be formed by chemically reacting, for example, a silyl halide group of the functional group A in the compound represented by the general formula (1) with, for example, a hydroxyl group on the substrate surface. When only the compound represented by the general formula (1) is laminated on the strong film after the reaction, it was formed only from the compound represented by the general formula (1) by washing or the like. By removing the layer, a monomolecular film formed by condensation between the functional group A of the compound represented by the general formula (1) and the substrate surface can be obtained.

本発明において、半導体層に用いられる共役系重合体の種類は特に限定されないが、ポリチオフェン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリ−ｐ−フェニレン、ポリチアゾール、ポリピロール、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリピレン、ポリカルバゾール、ポリフラン、ポリインドール系のポリマーが挙げられる。中でも半導体特性の優れたものとしてポリチオフェン系重合体、またはポリチオフェン系ユニットを含む共重合体を用いることが好ましい。ポリチオフェン系重合体とはポリチオフェン構造の骨格を持つ重合体に側鎖が付いた構造を有するポリアルキルチオフェンである。具体例としては、ポリ−３−メチルチオフェン、ポリ−３−ブチルチオフェン、ポリ−３−ヘキシルチオフェン、ポリ−３−オクチルチオフェン、ポリ−３−ドデシルチオフェン等のポリ−３−アルキルチオフェン、ポリ（３，３”−ジアルキルターチオフェン）、ポリ［５，５’−ビス（３−アルキル−２−チエニル−２，２’−ジチオフェン）、ポリ［２，５−ビス（２−チエニル）−３，４−ジアルキルチオフェン］、（アルキル基の炭素数は特に制限はないが好ましくは１〜１６）、ポリ−３−メトキシチオフェン、ポリ−３−エトキシチオフェン、ポリ−３−ドデシルオキシチオフェン等のポリ−３−アルコキシチオフェン（アルコキシ基の炭素数はとくに制限はないが好ましくは１〜１２）、ポリ−３−メトキシ−４−メチルチオフェン、ポリ−３−ドデシルオキシ−４−メチルチオフェン等のポリ−３−アルコキシ−４−アルキルチオフェン（アルコキシ基およびアルキル基の炭素数は特に制限はないが好ましくは１〜１２）、ポリ−３−チオヘキシルチオフェンやポリ−３−チオドデシルチオフェン等のポリ−３−チオアルキルチオフェン（アルキル基の炭素数は特に制限はないが好ましくは１〜１２）、ポリ−３，４−エチレンジオキシチオフェンが挙げられ、１種もしくは２種以上を用いることができる。中でも、ポリ−３−アルキルチオフェン、ポリ（３，３”−ジアルキルターチオフェン）、ポリ［５，５’−ビス（３−アルキル−２−チエニル−２，２’−ジチオフェン）、ポリ−３−アルコキシチオフェンが好ましい。またポリチオフェン系ユニットを含む共重合体とは、チオフェンユニットが並んだ間にアリーレンユニット、チエニルチアゾールユニット、チアゾールユニット、チエノチオフェンユニット、フルオレンユニット、カルバゾールユニットや、フタロシアニンユニット、または上記のユニットの誘導体をはさんだポリマー等が挙げられ、共役系の連続するものであれば好ましく用いることができる。好ましい分子量は重量平均分子量で８００〜２０００００である。また、上記重合体は必ずしも高分子量である必要はなく、オリゴマーであってもよい。なお、重量平均分子量はサイズ排除クロマトグラフィーで測定し、ポリスチレンの標準試料に換算して求めることができる。 In the present invention, the type of conjugated polymer used in the semiconductor layer is not particularly limited, but polythiophene, polythienylene vinylene, polyphenylene vinylene, poly-p-phenylene, polythiazole, polypyrrole, polyaniline, polyacetylene, polydiacetylene, polypyrene. , Polycarbazole, polyfuran, and polyindole polymers. Among them, it is preferable to use a polythiophene polymer or a copolymer containing a polythiophene unit as a semiconductor having excellent semiconductor characteristics. The polythiophene polymer is a polyalkylthiophene having a structure in which a polymer having a polythiophene structure skeleton is attached to a side chain. Specific examples include poly-3-alkylthiophene such as poly-3-methylthiophene, poly-3-butylthiophene, poly-3-hexylthiophene, poly-3-octylthiophene, poly-3-dodecylthiophene, poly ( 3,3 ″ -dialkylterthiophene), poly [5,5′-bis (3-alkyl-2-thienyl-2,2′-dithiophene), poly [2,5-bis (2-thienyl) -3, 4-dialkylthiophene], (the carbon number of the alkyl group is not particularly limited, but preferably 1 to 16), poly-3-methoxythiophene, poly-3-ethoxythiophene, poly-3-dodecyloxythiophene, etc. 3-alkoxythiophene (the number of carbon atoms of the alkoxy group is not particularly limited, but preferably 1-12), poly-3-methoxy-4-methylthio Poly-3-alkoxy-4-alkylthiophenes such as phen, poly-3-dodecyloxy-4-methylthiophene (the number of carbons of the alkoxy group and alkyl group is not particularly limited, but preferably 1-12), poly-3 -Poly-3-thioalkylthiophene such as thiohexylthiophene and poly-3-thiododecylthiophene (the number of carbons of the alkyl group is not particularly limited, but preferably 1-12), poly-3,4-ethylenedioxythiophene 1 type or 2 or more types can be used, among which poly-3-alkylthiophene, poly (3,3 ″ -dialkylterthiophene), poly [5,5′-bis (3-alkyl- 2-thienyl-2,2′-dithiophene) and poly-3-alkoxythiophene are preferred. A copolymer containing a polythiophene unit is an arylene unit, a thienyl thiazole unit, a thiazole unit, a thienothiophene unit, a fluorene unit, a carbazole unit, a phthalocyanine unit, or a derivative of the above unit while the thiophene units are arranged. Examples of the polymer include a sandwich polymer and the like. A preferred molecular weight is 800 to 200,000 in terms of weight average molecular weight. Further, the polymer need not necessarily have a high molecular weight, and may be an oligomer. The weight average molecular weight can be determined by measuring by size exclusion chromatography and converting to a polystyrene standard sample.

本発明において用いられる上記のポリチオフェン系重合体の側鎖の結合様式は、レジオレギュラーな構造を有するものが好ましく、少なくとも８０％以上のレジオレギュラリティーを有するものが好ましく用いられる。レジオレギュラリティーとは、複数並んだモノマーユニットにおいて、側鎖の方向がどれだけ一方向に規則正しく並んで連結しているかを表す指標である。レジオレギュラリティーは核磁気共鳴分光装置（ＮＭＲ）によって定量することが可能であり、レジオレギュラーの割合が高いほど良好な半導体特性を得ることができる。本発明では以上のように共役系重合体の主鎖の立体構造や側鎖置換基の配列を制御してもよい。 The side chain bonding mode of the polythiophene polymer used in the present invention preferably has a regioregular structure, and preferably has a regioregularity of at least 80%. The regioregularity is an index indicating how many side chain directions are regularly aligned in one direction in a plurality of monomer units arranged side by side. The regioregularity can be quantified by a nuclear magnetic resonance spectrometer (NMR), and the higher the regioregular ratio, the better the semiconductor properties. In the present invention, the steric structure of the main chain of the conjugated polymer and the arrangement of the side chain substituents may be controlled as described above.

本発明で用いる共役系重合体の不純物を除去する方法は特に限定されないが、基本的には合成過程で使用した原料や副生成物を除去する精製工程であり、再沈殿法、ソクスレー抽出法、濾過法、イオン交換法、キレート法等を用いることができる。中でも重合中に使用したモノマーやその副生成物、重合中に失活したダイマー等の不純物を除去する場合には再沈殿法やソクスレー抽出法が好ましく用いられ、金属成分の除去には再沈殿法やキレート法、イオン交換法が好ましく用いられる。これらの方法のうち、１種を単独で用いるか、あるいは複数を組み合わせても良い。 The method for removing impurities of the conjugated polymer used in the present invention is not particularly limited, but is basically a purification step for removing raw materials and by-products used in the synthesis process, reprecipitation method, Soxhlet extraction method, A filtration method, an ion exchange method, a chelate method, or the like can be used. Among them, the reprecipitation method or Soxhlet extraction method is preferably used for removing impurities such as monomers and by-products used during the polymerization, dimer deactivated during the polymerization, and the reprecipitation method for removing metal components. The chelate method and the ion exchange method are preferably used. Among these methods, one type may be used alone, or a plurality may be combined.

本発明において共役系重合体にＣＮＴを分散する方法は特に限定されないが、（Ｉ）溶融した共役系重合体中にＣＮＴを添加して混合させる方法、（II）共役系重合体を溶媒中に溶解させこの中にＣＮＴを添加して混合させる方法、（III）ＣＮＴを溶媒中で予め超音波等で予備分散しておいた所に共役系重合体を添加し混合させる方法、（IV）溶媒中に共役系重合体とＣＮＴを入れ、この混合系に超音波を照射して混合させる方法等が挙げられる。本発明では、何れの方法を単独で用いるか、あるいはいずれの方法を組み合わせても良い。 In the present invention, the method for dispersing CNTs in the conjugated polymer is not particularly limited, but (I) a method in which CNTs are added and mixed in a molten conjugated polymer, and (II) the conjugated polymer in a solvent. A method of dissolving and adding CNT to the mixture, (III) a method of adding and mixing a conjugated polymer in a place where CNT has been predispersed in a solvent in advance by ultrasonic waves, and the like. (IV) a solvent Examples thereof include a method in which a conjugated polymer and CNT are placed therein and the mixed system is irradiated with ultrasonic waves and mixed. In the present invention, any method may be used alone, or any method may be combined.

本発明では、分散させるＣＮＴの少なくとも一部に共役系重合体を付着させていても良い。これは重合体コンポジット中に効率よく、ＣＮＴがマトリクス（共役系重合体）内に均一に分散する作用を奏する。共役系重合体がＣＮＴの少なくとも一部に付着した状態とは、ＣＮＴ表面の一部、あるいは全部を共役系重合体が被覆した状態を意味する。共役系重合体がＣＮＴを被覆できるのはそれぞれの共役系構造に由来するπ電子雲が重なることによって相互作用が生じるためと推測される。ＣＮＴが共役系重合体で被覆されているか否かは、被覆されたＣＮＴの反射色が被覆されていないＣＮＴの色から共役系重合体の色に近づくことで判別できる。定量的には元素分析によって付着物の存在とＣＮＴに対する付着物の重量比を同定することができる。また、ＣＮＴに付着させる共役系重合体は、共役系重合体であればよく、分子量、分子量分布や構造は特に限定されない。 In the present invention, a conjugated polymer may be attached to at least a part of CNTs to be dispersed. This has the effect of dispersing CNTs uniformly in the matrix (conjugated polymer) efficiently in the polymer composite. The state in which the conjugated polymer is attached to at least a part of the CNT means a state in which a part or all of the CNT surface is covered with the conjugated polymer. The reason why the conjugated polymer can coat the CNT is presumed to be that an interaction occurs due to the overlap of π electron clouds derived from the respective conjugated structures. Whether or not the CNT is coated with the conjugated polymer can be determined by approaching the color of the conjugated polymer from the color of the uncoated CNT. Quantitatively, the presence of deposits and the weight ratio of deposits to CNTs can be identified by elemental analysis. Moreover, the conjugated polymer attached to CNT should just be a conjugated polymer, and molecular weight, molecular weight distribution, and a structure are not specifically limited.

また、フィルター（好ましくは０．１μｍ径）で上記ＣＮＴを濾過して捕集し、溶媒を用いてＣＮＴを十分に洗浄することによって、余剰の共役系重合体が除去されて共役系重合体の付着したＣＮＴのみを得ることができる。 Further, the CNT is filtered and collected with a filter (preferably 0.1 μm diameter), and the conjugated polymer is sufficiently washed with a solvent to remove excess conjugated polymer, so that the conjugated polymer Only attached CNTs can be obtained.

ＣＮＴ表面の一部、あるいは全部に被覆した共役系重合体は、前記と同様な共役系重合体であれば良い。 The conjugated polymer coated on part or all of the CNT surface may be a conjugated polymer similar to the above.

本発明は、ＣＮＴまたはＣＮＴを含む溶液と、共役系重合体、またはその重合体を有する溶液とを混合し、超音波を照射するなどして重合体コンポジットを得る。また共役系重合体が付着したＣＮＴを用いる場合は、共役系重合体が付着したＣＮＴまたは共役系重合体が付着したＣＮＴを含有する溶液と、共役系重合体、またはその溶液とを混合し、上記と同様に重合体コンポジットを得ることができる。ＣＮＴが付着した共役系重合体とマトリックスとして用いられる共役系重合体は、同一であってもよいし、異なっていてもよい。さらに、重合体コンポジットの溶媒も１種もしくは２種以上を用いることができる。 In the present invention, a polymer composite is obtained by mixing CNT or a solution containing CNT with a conjugated polymer or a solution containing the polymer and irradiating ultrasonic waves. In addition, when using CNTs to which a conjugated polymer is attached, a solution containing CNTs to which a conjugated polymer is attached or CNTs to which a conjugated polymer is attached is mixed with a conjugated polymer or a solution thereof, A polymer composite can be obtained in the same manner as described above. The conjugated polymer to which the CNTs are attached and the conjugated polymer used as the matrix may be the same or different. Furthermore, the solvent of a polymer composite can also use 1 type, or 2 or more types.

本発明で用いるＣＮＴには１枚の炭素膜（グラフェン・シート）が円筒状に巻かれた単層ＣＮＴと、２枚のグラフェン・シートが同心円状に巻かれた２層ＣＮＴと、複数のグラフェン・シートが同心円状に巻かれた多層ＣＮＴとがあり、本発明においてはどれか１種を単独で、もしくは単層、２層、多層のうちの２種類または３種類を同時に用いることができる。ＣＮＴはその製造方法として、アーク放電法、化学気相成長法（ＣＶＤ法）、レーザー・アブレーション法等、数種類あり製法によって直径や長さや直線性などの形態が少しずつ異なっている。本発明に用いられるＣＮＴはいずれの方法によって得られたものであってもよい。 The CNT used in the present invention is a single-wall CNT in which one carbon film (graphene sheet) is wound in a cylindrical shape, a two-layer CNT in which two graphene sheets are wound in a concentric shape, and a plurality of graphenes There are multilayer CNTs in which sheets are concentrically wound, and in the present invention, any one of them can be used alone, or two or three of a single layer, two layers, and multiple layers can be used simultaneously. There are several types of CNTs, such as arc discharge, chemical vapor deposition (CVD), laser ablation, etc., and their forms such as diameter, length and linearity are slightly different depending on the production method. The CNT used in the present invention may be obtained by any method.

本発明の重合体コンポジットに含まれるＣＮＴは、半導体特性を得るためには共役系重合体に対して、０．０１〜３重量％の範囲にあることが好ましい。０．０１重量％よりも小さい場合には添加の効果が小さく、３重量％より大きい重量分率ではコンポジットの導電率が過剰に増加するため半導体層として用いるには好ましくない場合がある。より好ましくは１重量％以下である。１重量％以下にすることで高移動度と高オンオフ比の両立が容易となる。 In order to obtain semiconductor characteristics, the CNT contained in the polymer composite of the present invention is preferably in the range of 0.01 to 3% by weight with respect to the conjugated polymer. When the content is less than 0.01% by weight, the effect of addition is small, and when the weight fraction is more than 3% by weight, the electrical conductivity of the composite increases excessively, which may not be preferable for use as a semiconductor layer. More preferably, it is 1% by weight or less. By making it 1% by weight or less, it is easy to achieve both high mobility and a high on / off ratio.

重合体コンポジットを半導体層として用いる場合、塗膜の形態で用いられる場合が多く、スピンコート塗布、ブレードコート塗布、スリットダイコート塗布、スクリーン印刷塗布、バーコーター塗布、鋳型塗布、印刷転写法、浸漬引き上げ法、インクジェット法など何れの方法を用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択すればよい。例えばスピンコート塗布を行う場合、厚み５〜２００ｎｍの塗膜を得るには重合体コンポジット溶液の濃度は１〜２０ｇ／Ｌが好ましい。このとき、重合体コンポジットを溶解させる溶媒としてはテトラヒドロフランやトルエン、キシレン、ジクロロメタン、ジクロロエタン、クロロホルム、クロロベンゼン、ジクロロベンゼン、トリクロロベンゼンなどが好ましく用いられる。形成した塗膜に対して、減圧下または不活性雰囲気下（窒素やアルゴン雰囲気下）でアニーリング処理を行ってもよい。 When a polymer composite is used as a semiconductor layer, it is often used in the form of a coating film. Spin coating, blade coating, slit die coating, screen printing coating, bar coater coating, mold coating, printing transfer method, dip pulling up Any method such as a method or an ink jet method can be used. What is necessary is just to select the application | coating method according to the coating-film characteristic to obtain, such as coating-film thickness control and orientation control. For example, when spin coating is performed, the concentration of the polymer composite solution is preferably 1 to 20 g / L in order to obtain a coating film having a thickness of 5 to 200 nm. At this time, tetrahydrofuran, toluene, xylene, dichloromethane, dichloroethane, chloroform, chlorobenzene, dichlorobenzene, trichlorobenzene and the like are preferably used as the solvent for dissolving the polymer composite. The formed coating film may be annealed under reduced pressure or in an inert atmosphere (nitrogen or argon atmosphere).

半導体層の膜厚は特に限定されないが、中でも好ましくは１０ｎｍ以上１００ｎｍ以下がよい。この範囲以上に膜厚が大きいとオフ電圧印加時に、ソース・ドレイン間電流が増加してしまい、ＦＥＴ素子のオンオフ比を低下させる。またこの範囲以下ではキャリア移動度が減少してしまう問題がある。 The thickness of the semiconductor layer is not particularly limited, but preferably 10 nm or more and 100 nm or less. If the film thickness is larger than this range, the source-drain current increases when an off voltage is applied, and the on / off ratio of the FET element is lowered. Further, below this range, there is a problem that the carrier mobility decreases.

本発明において、一般式（１）で表される化合物から形成される薄膜を有する基板表面上に、重合体コンポジットを塗布してＦＥＴ素子を作製する場合、当該重合体コンポジットに用いられるＣＮＴは、長さが少なくともソース電極とドレイン電極間の距離（チャネル長）よりも短いことが必要である。これよりも長い場合、電極間を短絡させる原因となり、ＦＥＴ素子作製には適さない場合がある。そのため、長さが少なくともソース電極とドレイン電極間の距離（チャネル長）よりも短いＣＮＴを用いるか、またはＣＮＴをチャネル長よりも短くする工程を経ることが好ましい。一般に市販されているＣＮＴは長さに分布があり、チャネル長よりも長いＣＮＴが含まれることがある。そこでＣＮＴをチャネル長よりも短くする工程を加えたほうがよく、電極間の短絡を確実に防ぐことができる。 In the present invention, when an FET element is produced by applying a polymer composite on a substrate surface having a thin film formed from the compound represented by the general formula (1), the CNT used in the polymer composite is: It is necessary that the length is at least shorter than the distance (channel length) between the source electrode and the drain electrode. If it is longer than this, it may cause a short circuit between the electrodes, which may not be suitable for producing an FET element. Therefore, it is preferable to use a CNT whose length is at least shorter than the distance (channel length) between the source electrode and the drain electrode, or to perform a step of making the CNT shorter than the channel length. In general, commercially available CNTs are distributed in length, and CNTs longer than the channel length may be included. Therefore, it is better to add a step of making the CNT shorter than the channel length, and it is possible to reliably prevent a short circuit between the electrodes.

本発明では、ＣＮＴを溶媒中に均一分散させ、ＣＮＴ分散液をフィルターによって濾過する工程を設けることが好ましい。フィルター孔径よりも小さいＣＮＴを濾液から得ることで、ソース電極とドレイン電極間の距離よりも小さくしたＣＮＴを効率よく得られることができる。 In the present invention, it is preferable to provide a step of uniformly dispersing CNT in a solvent and filtering the CNT dispersion with a filter. By obtaining CNT smaller than the filter pore diameter from the filtrate, it is possible to efficiently obtain CNT smaller than the distance between the source electrode and the drain electrode.

濾過に用いるフィルターは、チャネル長よりも小さい孔径を有するフィルターであれば、メンブレンフィルター、セルロース濾紙、ガラス繊維濾紙などいずれの種類のフィルターも用いることができる。中でもメンブレンフィルターは、濾紙内部で吸着されるＣＮＴの量を減らすことができるので、濾液から収率よくＣＮＴを回収できるので好ましく用いることができる。 Any type of filter such as a membrane filter, a cellulose filter paper, or a glass fiber filter paper can be used as long as the filter used for filtration has a pore size smaller than the channel length. Among them, the membrane filter can be preferably used because it can reduce the amount of CNT adsorbed inside the filter paper and can recover CNT from the filtrate with a high yield.

他にＣＮＴを短小化する方法として、酸処理によってＣＮＴそのものを短くする方法が知られており、本発明に用いることができる。この場合、ＣＮＴを硫酸と硝酸の混合酸の中に加え、超音波照射するか、１００℃以上の熱処理をすることで短小化されたＣＮＴを得ることができる。また、過酸化水素水中で加熱する方法も用いることができる。これらの方法を行った場合は、後処理として孔径０．１〜１μｍのフィルターを用いて処理されたＣＮＴを濾別し、水洗することで、ソース電極とドレイン電極間の距離よりも小さくしたＣＮＴを得ることができる。 As another method of shortening CNT, a method of shortening CNT itself by acid treatment is known and can be used in the present invention. In this case, shortened CNTs can be obtained by adding CNTs to a mixed acid of sulfuric acid and nitric acid and irradiating with ultrasonic waves or by performing a heat treatment at 100 ° C. or higher. Moreover, the method of heating in hydrogen peroxide water can also be used. When these methods are performed, the CNTs treated with a filter having a pore size of 0.1 to 1 μm as a post-treatment are filtered and washed with water, so that the CNTs are made smaller than the distance between the source electrode and the drain electrode. Can be obtained.

また、別の方法では凍結粉砕工程を経て、ソース電極とドレイン電極間の距離よりも小さくしたＣＮＴを得ることができる。本発明で用いられるＣＮＴの直径は特に限定されないが、１ｎｍ以上、１００ｎｍ以下、より好ましくは５０ｎｍ以下である。 In another method, CNTs smaller than the distance between the source electrode and the drain electrode can be obtained through a freeze pulverization step. Although the diameter of CNT used by this invention is not specifically limited, 1 nm or more and 100 nm or less, More preferably, it is 50 nm or less.

ＣＮＴを溶液中に均一分散させるには、溶媒中にＣＮＴと共にドデシルスルホン酸ナトリウムなどの界面活性剤、またはコイル状構造を有する高分子、または共役系重合体を加え、超音波照射または加熱環流する方法が好ましく用いられる。ＦＥＴ素子の特性を向上させることを考慮すれば、より半導体特性の優れた物質を用いることが好ましく、共役系重合体を用いることが特に好ましい。 To uniformly disperse CNTs in the solution, a surfactant such as sodium dodecyl sulfonate, a polymer having a coiled structure, or a conjugated polymer is added to the solvent together with CNTs, and ultrasonic irradiation or heating reflux is performed. The method is preferably used. In view of improving the characteristics of the FET element, it is preferable to use a substance having more excellent semiconductor characteristics, and it is particularly preferable to use a conjugated polymer.

絶縁層の表面上に本発明の薄膜を形成し、半導体層がカーボンナノチューブと共役系重合体から形成された半導体層を有するＦＥＴ素子の例について説明する。図２、図３は、本発明のＦＥＴ素子の例を示す模式断面図である。絶縁層３で覆われたゲート電極２を有する基板１上に本発明の薄膜を形成する。絶縁層３上に一般式（１）で示される化合物を用いて薄膜を形成する。揮発性の高い化合物を用いる場合は、ＣＶＤ法などの気相法によって薄膜を形成することができる。揮発性の低い化合物を用いる場合は、原料もしくは原料を溶媒に溶解させた溶液を塗布する、または、原料もしくは原料を溶媒に溶解させた溶液に絶縁層を有する基板を浸積して薄膜を形成することができる。また、加熱することによって、絶縁層表面と一般式（１）で表される化合物との反応を促進することもできる。また、薄膜を形成した後、必要に応じてアセトン、メタノール、エタノール、イソプロパノール、純水などを用いて一般式（１）で表される化合物を有する層の表面を洗浄し、不要な吸着物を除去してもよい。 An example of an FET element in which the thin film of the present invention is formed on the surface of an insulating layer and the semiconductor layer has a semiconductor layer formed of carbon nanotubes and a conjugated polymer will be described. 2 and 3 are schematic cross-sectional views showing examples of the FET element of the present invention. A thin film of the present invention is formed on a substrate 1 having a gate electrode 2 covered with an insulating layer 3. A thin film is formed on the insulating layer 3 using the compound represented by the general formula (1). In the case of using a highly volatile compound, a thin film can be formed by a vapor phase method such as a CVD method. When using a compound with low volatility, a thin film is formed by applying a raw material or a solution in which the raw material is dissolved in a solvent, or immersing a substrate having an insulating layer in a solution in which the raw material or the raw material is dissolved in a solvent. can do. Moreover, reaction with the compound represented by the surface of an insulating layer and General formula (1) can also be accelerated | stimulated by heating. Moreover, after forming the thin film, the surface of the layer having the compound represented by the general formula (1) is washed with acetone, methanol, ethanol, isopropanol, pure water or the like as necessary to remove unnecessary adsorbate. It may be removed.

図２では絶縁層３で覆われたゲート電極２を有する基板１上に、通常のフォトリソグラフィー技術および真空蒸着法やスパッタリング法を用いて金等のソース電極５およびドレイン電極６を形成し、上記の方法で絶縁層３上に一般式（１）で表される化合物を用いて薄膜を形成する。その後、スピンコート法によってＣＮＴが分散している有機半導体の半導体層４を形成する。また、図３では、絶縁層３上に一般式（１）で表される化合物を用いて薄膜を形成する。続いて、スピンコート法によってＣＮＴが分散している有機半導体の半導体層４が形成された後、マスク蒸着法等によって金等のソース電極５およびドレイン電極６が形成されている。 In FIG. 2, a source electrode 5 and a drain electrode 6 such as gold are formed on a substrate 1 having a gate electrode 2 covered with an insulating layer 3 by using a normal photolithography technique, a vacuum deposition method, and a sputtering method. A thin film is formed on the insulating layer 3 by using the compound represented by the general formula (1). Thereafter, an organic semiconductor semiconductor layer 4 in which CNTs are dispersed is formed by spin coating. In FIG. 3, a thin film is formed on the insulating layer 3 using the compound represented by the general formula (1). Subsequently, after a semiconductor layer 4 of an organic semiconductor in which CNTs are dispersed is formed by a spin coating method, a source electrode 5 and a drain electrode 6 such as gold are formed by a mask vapor deposition method or the like.

基板１としては、例えば、シリコンウエハー、ガラス、アルミナ焼結体等の無機材料、ポリイミド、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料が使用可能である。 As the substrate 1, for example, inorganic materials such as silicon wafer, glass, and alumina sintered body, and organic materials such as polyimide, polyester, polycarbonate, polysulfone, polyethersulfone, polyethylene, polyphenylene sulfide, and polyparaxylene can be used. .

ゲート電極２、ソース電極５およびドレイン電極６としては、金、白金、銀、銅、クロム、パラジウム、アルミニウム、インジウム、モリブデン、低抵抗ポリシリコン、低抵抗アモルファスシリコン等の金属や錫酸化物、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、白金シリサイド、インジウムシリサイド等の無機化合物、ポリ−３，４−エチレンジオキシチオフェン／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）等の有機化合物が使用できる。これらの材料を２種以上併用しても差し支えない。 As the gate electrode 2, the source electrode 5 and the drain electrode 6, metals such as gold, platinum, silver, copper, chromium, palladium, aluminum, indium, molybdenum, low resistance polysilicon, low resistance amorphous silicon, tin oxide, oxidation An inorganic compound such as indium, indium tin oxide (ITO), platinum silicide, or indium silicide, or an organic compound such as poly-3,4-ethylenedioxythiophene / polystyrene sulfonate (PEDOT / PSS) can be used. Two or more of these materials may be used in combination.

上記ゲート電極２、ソース電極５およびドレイン電極６は蒸着、スパッタリング、めっき、各種ＣＶＤ成長、スピンコート法とフォトリソグラフィー技術やエッチング等のいわゆる半導体プロセス技術、クラスタイオンビーム蒸着等により形成することができる。 The gate electrode 2, the source electrode 5 and the drain electrode 6 can be formed by vapor deposition, sputtering, plating, various CVD growth, spin coating method and so-called semiconductor process technology such as photolithography and etching, cluster ion beam vapor deposition and the like. .

前記の絶縁層３（ゲート絶縁層）に用いる材料として、具体的には酸化シリコン、アルミナ等の無機材料、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリアクリレート、ポリスチレン等の高分子材料、あるいは無機材料粉末と有機高分子材料の混合物を用いることができる。上記絶縁層は一種類でも複数種併用することもできる。上記絶縁層は、スパッタリング、蒸着、スピンコート法等により形成することができる。また、絶縁層表面にアッシング処理やＵＶオゾン処理を行うと、表面が清浄され、かつ、水酸基を生成することができ、一般式（１）で表される化合物と容易に反応し、効果的である。 Specific examples of materials used for the insulating layer 3 (gate insulating layer) include inorganic materials such as silicon oxide and alumina, polyvinylphenol, polyimide, polyvinyl alcohol, polyvinyl chloride, polyethylene terephthalate, polyvinylidene fluoride, polysiloxane, and polysiloxane. Polymer materials such as acrylate and polystyrene, or a mixture of inorganic material powder and organic polymer material can be used. The insulating layer can be used alone or in combination. The insulating layer can be formed by sputtering, vapor deposition, spin coating, or the like. Further, when the ashing treatment or UV ozone treatment is performed on the surface of the insulating layer, the surface can be cleaned and a hydroxyl group can be generated, which easily reacts with the compound represented by the general formula (1) and is effective. is there.

以上の方法によって得られるＦＥＴ素子は種々のデバイスに使用されうるが、特に液晶表示装置、エレクトロルミネッセンス表示装置等の画像表示装置の駆動素子としての利用が可能である。 Although the FET element obtained by the above method can be used for various devices, it can be used as a drive element for an image display device such as a liquid crystal display device or an electroluminescence display device.

図４は、本発明のＦＥＴ素子を用いた液晶表示装置の一例を示す模式断面図である。複数のアドレス配線８と複数のデータ配線９とからなるマトリックス表示型の液晶表示装置で、マトリックス配線の交点に本発明のＦＥＴ素子が形成されている。このＦＥＴ素子を介して前記データ配線９と接続された画素電極１０とこの電極に対向する対向電極１４とによって挟持された液晶分子１２からなる液晶層を駆動することによりマトリックス表示される。この際、ＦＥＴ素子のソース電極とドレイン電極間に設けた半導体層４の導電性を、絶縁層３を介して設けたゲート電極２によって制御し、液晶を駆動するものである。 FIG. 4 is a schematic cross-sectional view showing an example of a liquid crystal display device using the FET element of the present invention. In a matrix display type liquid crystal display device comprising a plurality of address lines 8 and a plurality of data lines 9, the FET element of the present invention is formed at the intersection of the matrix lines. A matrix display is performed by driving a liquid crystal layer composed of liquid crystal molecules 12 sandwiched between a pixel electrode 10 connected to the data line 9 and a counter electrode 14 facing the electrode through the FET element. At this time, the conductivity of the semiconductor layer 4 provided between the source electrode and the drain electrode of the FET element is controlled by the gate electrode 2 provided via the insulating layer 3 to drive the liquid crystal.

本発明によれば、液晶表示装置のように大面積の基板上に容易にＦＥＴ素子を形成することができる。ゲートに印加する電圧によってソース・ドレイン間電流を大きく変調することができ、高階調性が得られその動作も安定しているので、優れたマトリックス型の液晶表示装置を提供することができる。 According to the present invention, an FET element can be easily formed on a large-area substrate like a liquid crystal display device. Since the source-drain current can be greatly modulated by the voltage applied to the gate, high gradation is obtained, and the operation is stable, an excellent matrix type liquid crystal display device can be provided.

以下、本発明を実施例に基づいて具体的に説明する。ただし、本発明は下記実施例に限定されるものではない。 Hereinafter, the present invention will be specifically described based on examples. However, the present invention is not limited to the following examples.

実施例１
図２に基づき説明する。基板１は熱酸化膜（膜厚３００ｎｍ）付きのアンチモンドープシリコンウエハー（抵抗率０．０２Ωｃｍ以下）であり、基板であると同時に、ゲート電極２であり、熱酸化膜は絶縁層３となる。次に以下の手順に基づき、金のソース電極５およびドレイン電極６を形成した。熱酸化膜付きのシリコンウエハー上にポジ型レジスト溶液を滴下し、スピナーを用いて塗布した後、９０℃のホットプレートで乾燥し、レジスト膜を形成した。次いで露光機を用いて、フォトマスクを介した紫外線照射を行った。次いでレジスト膜の付いたウエハーをアルカリ水溶液に浸漬し、紫外線照射部を除去し、櫛形電極が抜けた形状のレジスト膜を得た。真空蒸着は、前述のレジスト膜付きのウエハー上に、クロムを厚み５ｎｍになるよう蒸着し、次いで金を厚み４５ｎｍになるように蒸着した。次いで、金／クロムとレジストの付いたウエハーをアセトン中に浸漬し、超音波洗浄機で超音波照射することによって、レジスト上の金／クロムを除去した。このようにして、ウエハー上に金の両櫛形電極を形成した。これら両電極の幅（チャネル幅）は０．５ｃｍ、両電極の間隔（チャネル長）は２０μｍ、電極高さは５０ｎｍとした。 Example 1
This will be described with reference to FIG. The substrate 1 is an antimony-doped silicon wafer (resistivity 0.02 Ωcm or less) with a thermal oxide film (film thickness 300 nm), and is a gate electrode 2 at the same time as the substrate, and the thermal oxide film becomes an insulating layer 3. Next, a gold source electrode 5 and a drain electrode 6 were formed based on the following procedure. A positive resist solution was dropped onto a silicon wafer with a thermal oxide film, applied using a spinner, and then dried on a hot plate at 90 ° C. to form a resist film. Subsequently, ultraviolet rays were irradiated through a photomask using an exposure machine. Next, the wafer with the resist film was immersed in an alkaline aqueous solution, the ultraviolet irradiation part was removed, and a resist film having a shape in which the comb-shaped electrode was removed was obtained. In vacuum deposition, chromium was deposited on the wafer with the resist film to a thickness of 5 nm, and then gold was deposited to a thickness of 45 nm. Next, the wafer with gold / chromium and resist was immersed in acetone, and the gold / chromium on the resist was removed by ultrasonic irradiation with an ultrasonic cleaner. In this manner, gold comb electrodes were formed on the wafer. The width (channel width) of both electrodes was 0.5 cm, the distance (channel length) between both electrodes was 20 μm, and the electrode height was 50 nm.

次に絶縁層上に、（フェニル）トリクロロシラン（東京化成工業（株）製、純度９８％以上、以下ＰＴＳという）を用いて薄膜を形成した。絶縁層を有する基板の表面にＵＶオゾン処理を行った後、窒素雰囲気下中で１０ｍＭに調整したＰＴＳのクロロホルム溶液に１時間浸積した。その後、基板をアセトンで１５分間、続いて純水で１５分間超音波洗浄を行い、真空オーブンによって乾燥した基板を用いた。 Next, a thin film was formed on the insulating layer using (phenyl) trichlorosilane (manufactured by Tokyo Chemical Industry Co., Ltd., purity of 98% or more, hereinafter referred to as PTS). The surface of the substrate having the insulating layer was subjected to UV ozone treatment, and then immersed in a chloroform solution of PTS adjusted to 10 mM in a nitrogen atmosphere for 1 hour. Thereafter, the substrate was subjected to ultrasonic cleaning with acetone for 15 minutes, then with pure water for 15 minutes, and the substrate dried in a vacuum oven was used.

次に、半導体層を形成するＣＮＴと共役系重合体の重合体コンポジットの調整方法を以下に示す。アルドリッチ社製（レジオレギュラー）ポリ−３−ヘキシルチオフェン（以下Ｐ３ＨＴと略す）を再沈殿によって精製し、共役系重合体として用いた。再沈殿は、Ｐ３ＨＴにクロロホルム１５ｍＬ加え溶解させ、メンブレンフィルターによって濾過を行い、濾液をメタノール３００ｍＬと０．１規定塩酸１００ｍＬの混合溶液の中に投入した。得られたポリマーを濾別捕集し、メタノールで洗浄し、真空乾燥により溶媒を除去した。この操作を２回繰り返し、Ｐ３ＨＴを精製した。 Next, a method for preparing a polymer composite of CNT and a conjugated polymer that forms a semiconductor layer is shown below. Aldrich (Resiregular) poly-3-hexylthiophene (hereinafter abbreviated as P3HT) was purified by reprecipitation and used as a conjugated polymer. For reprecipitation, 15 mL of chloroform was added to P3HT and dissolved, filtered through a membrane filter, and the filtrate was put into a mixed solution of 300 mL of methanol and 100 mL of 0.1N hydrochloric acid. The obtained polymer was collected by filtration, washed with methanol, and the solvent was removed by vacuum drying. This operation was repeated twice to purify P3HT.

つぎに、上記Ｐ３ＨＴ中に重量比で０．４％のＣＮＴを分散させて、重合体コンポジットのクロロホルム溶液を調製した。まずＣＮＴ（ＣＮＩ社製、単層ＣＮＴ、純度９５％、以下単層ＣＮＴという）１．５ｍｇと、市販品を再沈殿によって精製したＰ３ＨＴ１．５ｍｇを３０ｍＬのクロロホルム中に加え、氷冷しながら超音波ホモジナイザー（ＳＯＮＩＣＳ社製ＶＣＸ−５００）を用いて出力２５０Ｗで３０分間超音波攪拌することで単層ＣＮＴ分散液Ａを得た。さらに得られたＣＮＴ分散液Ａ４ｍＬにクロロホルム６ｍＬを加え、孔径１０μｍのポリテトラフルオロエチレン（ＰＴＦＥ）製メンブレンフィルターを用いてろ過を行い、長さ１０μｍ以上の単層ＣＮＴを除去した。得られたろ液（ＣＮＴ分散液Ｂとする）０．６ｍＬ中に上記の得られたＰ３ＨＴを３ｍｇ加え、液温を３５℃にして超音波洗浄機で３０分間超音波攪拌し、クロロホルムを０．４ｍＬ加え、重合体コンポジット溶液を得た。Ｐ３ＨＴに対するＣＮＴの含有量は０．４重量％である。 Next, 0.4% by weight of CNT was dispersed in the P3HT to prepare a chloroform solution of a polymer composite. First, 1.5 mg of CNT (manufactured by CNI, single-walled CNT, purity 95%, hereinafter referred to as single-walled CNT) and 1.5 mg of P3HT purified by reprecipitation were added to 30 mL of chloroform, and ultra-cooled with ice cooling. Single-walled CNT dispersion A was obtained by ultrasonically stirring for 30 minutes at an output of 250 W using a sonic homogenizer (VCX-500 manufactured by SONICS). Furthermore, 6 mL of chloroform was added to 4 mL of the obtained CNT dispersion A, and filtration was performed using a membrane filter made of polytetrafluoroethylene (PTFE) having a pore size of 10 μm to remove single-walled CNTs having a length of 10 μm or more. 3 mg of the above-obtained P3HT was added to 0.6 mL of the obtained filtrate (referred to as CNT dispersion B), the solution temperature was 35 ° C., and the mixture was ultrasonically stirred for 30 minutes with an ultrasonic cleaner, and chloroform was added to a concentration of 0. 4 mL was added to obtain a polymer composite solution. The content of CNT relative to P3HT is 0.4% by weight.

上述の表面処理を行った基板と重合体コンポジット溶液を用いて、図２に示すＦＥＴ素子を作製した。電極が形成された基板上に上述の重合体コンポジットの溶液を０．１ｍＬ滴下し、スピンコート塗布（１０００ｒｐｍ×０．３秒）によって厚み３０ｎｍの半導体層を形成した。電極にリード線を取り付けた後、得られた素子を真空オーブン中で１１０℃、２時間の熱処理を行い、５０℃以下になるまで徐冷してから大気開放し、ＦＥＴ素子を測定ボックスに移動させ、再び真空にして１８時間静置した。 The FET element shown in FIG. 2 was produced using the substrate subjected to the above surface treatment and the polymer composite solution. 0.1 mL of the above polymer composite solution was dropped on the substrate on which the electrode was formed, and a semiconductor layer having a thickness of 30 nm was formed by spin coating (1000 rpm × 0.3 seconds). After attaching the lead wire to the electrode, heat the obtained element in a vacuum oven at 110 ° C for 2 hours, slowly cool it to 50 ° C or less, release it to the atmosphere, and move the FET element to the measurement box And again evacuated and allowed to stand for 18 hours.

つぎに、上記ＦＥＴ素子のソース・ドレイン間電圧（Ｖｓｄ）をＶｓｄ＝−５Ｖと一定にし、ゲート電圧（Ｖｇ）を＋５０Ｖ→−５０Ｖと変えた時、または、Ｖｇを−５０Ｖ→＋５０Ｖと変えた時のソース・ドレイン間電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性を測定した。測定にはヒューレット・パッカード社製ピコアンメータ／ボルテージソース４１４０Ｂを用い、真空下で測定した。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、４．７×１０^−２ｃｍ^２／Ｖ・ｓｅｃであった。また、ゲート電圧（Ｖｇ）を＋５０Ｖ→−５０Ｖと変えた時、ソース・ドレイン間の電流をＩａ、ゲート電圧（Ｖｇ）を−５０Ｖ→＋５０Ｖと変えた時、ソース・ドレイン間の電流をＩｂとすると、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は４．１７×１０^−６であった。この時のＶｇ＝−２４Ｖ、Ｉａ＝−１．７３×１０^−５Ａ、Ｉｂ＝−１．３１×１０^−５Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．２４であった。 Next, when the source-drain voltage (Vsd) of the FET element is kept constant at Vsd = -5 V and the gate voltage (Vg) is changed from +50 V to -50 V, or Vg is changed from -50 V to +50 V. The current-source-drain current (Id) -gate voltage (Vg) characteristics were measured. The measurement was performed under vacuum using a Hewlett Packard Picoammeter / Voltage Source 4140B. When the mobility of the linear region was determined from the change in the value of Id at Vsd = −5V when Vg = + 50V → −50V, it was 4.7 × 10 ⁻² cm ² / V · sec. When the gate voltage (Vg) is changed from +50 V to −50 V, the source-drain current is changed to Ia, and when the gate voltage (Vg) is changed from −50 V to +50 V, the source-drain current is changed to Ib. Then, the maximum value when the absolute value of the difference between Ia and Ib was obtained for each Vg was 4.17 × 10 ⁻⁶ . At this time, values of Vg = −24V, Ia = −1.73 × 10 ⁻⁵ A, Ib = −1.31 × 10 ⁻⁵ A were observed, and when hysteresis was obtained from the above-described equation (3), 0 was obtained. .24.

実施例２
絶縁層上に、（フェネチル）トリクロロシラン（アルドリッチ社製、純度９５％、以下ＰＥＴＳという）を用いて薄膜を形成した以外は、実施例１と同様の操作を行った。 Example 2
The same operation as in Example 1 was performed except that a thin film was formed on the insulating layer using (phenethyl) trichlorosilane (manufactured by Aldrich, purity 95%, hereinafter referred to as PETS).

Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、７．８×１０^−２ｃｍ^２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は８．５×１０^−６であった。この時のＶｇ＝−２１Ｖ、Ｉａ＝−３．４×１０^−５Ａ、Ｉｂ＝−２．５５×１０^−５Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．２５であった。 The mobility in the linear region was determined from the change in Id value at Vsd = −5 V when Vg = + 50 V → −50 V, and found to be 7.8 × 10 ⁻² cm ² / V · sec. The maximum value when the absolute value of the difference between Ia and Ib was determined for each Vg was 8.5 × 10 ⁻⁶ . At this time, values of Vg = −21 V, Ia = −3.4 × 10 ⁻⁵ A, Ib = −2.55 × 10 ⁻⁵ A were observed, and when hysteresis was obtained from the above equation (3), 0 was obtained. .25.

比較例１
ゲート絶縁層上に薄膜を形成させないこと以外は、実施例１と同様の操作を行った。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、３．５×１０^−２ｃｍ^２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は５．７８×１０^−６であった。この時のＶｇ＝−１９Ｖ、Ｉａ＝−１．２７×１０^−５Ａ、Ｉｂ＝−６．９３×１０^−６Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．４５であった。 Comparative Example 1
The same operation as in Example 1 was performed except that no thin film was formed on the gate insulating layer. The mobility in the linear region was determined from the change in Id value at Vsd = −5 V when Vg = + 50 V → −50 V, and found to be 3.5 × 10 ⁻² cm ² / V · sec. Moreover, the maximum value when the absolute value of the difference between Ia and Ib was determined for each Vg was 5.78 × 10 ⁻⁶ . At this time, values of Vg = −19V, Ia = −1.27 × 10 ⁻⁵ A, Ib = −6.93 × 10 ⁻⁶ A were observed, and when hysteresis was obtained from the above-described equation (3), 0 was obtained. .45.

比較例２
絶縁層上に、（オクタデシル）トリクロロシラン（アルドリッチ社製、純度９０％以上、以下ＯＴＳという）を用いて薄膜を形成した以外は、実施例１と同様の操作を行った。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、４．６×１０^−２ｃｍ^２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は１．１７×１０^−５であった。この時のＶｇ＝−１７Ｖ、Ｉａ＝−２．０６×１０^−５Ａ、Ｉｂ＝−８．９×１０^−６Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．５７であった。 Comparative Example 2
The same operation as in Example 1 was performed except that a thin film was formed on the insulating layer using (octadecyl) trichlorosilane (manufactured by Aldrich, purity 90% or more, hereinafter referred to as OTS). When the mobility in the linear region was determined from the change in the value of Id at Vsd = −5V when Vg = + 50V → −50V, it was 4.6 × 10 ⁻² cm ² / V · sec. Moreover, the maximum value when the absolute value of the difference between Ia and Ib was obtained for each Vg was 1.17 × 10 ⁻⁵ . At this time, values of Vg = −17 V, Ia = −2.06 × 10 ⁻⁵ A, Ib = −8.9 × 10 ⁻⁶ A were observed, and when hysteresis was obtained from the above-described equation (3), 0 was obtained. .57.

比較例３
半導体層に実施例１で用いたＰ３ＨＴのみを用いた以外は、実施例１と同様の操作を行った。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、５．７×１０^−４ｃｍ^２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は３．５９×１０^−８であった。この時のＶｇ＝−３４Ｖ、Ｉａ＝−１．１８×１０^−７Ａ、Ｉｂ＝−８．２×１０^−８Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．３であった。 Comparative Example 3
The same operation as in Example 1 was performed except that only P3HT used in Example 1 was used for the semiconductor layer. The mobility in the linear region was determined from the change in the value of Id at Vsd = −5 V when Vg = + 50 V → −50 V, and it was 5.7 × 10 ⁻⁴ cm ² / V · sec. Moreover, the maximum value when the absolute value of the difference between Ia and Ib was determined for each Vg was 3.59 × 10 ⁻⁸ . At this time, values of Vg = −34V, Ia = −1.18 × 10 ⁻⁷ A, Ib = −8.2 × 10 ⁻⁸ A were observed, and when hysteresis was obtained from the above-described equation (3), 0 was obtained. .3.

実施例および比較例の結果を表１に示す。実施例１、２は半導体層がＣＮＴとＰ３ＨＴから形成され、絶縁層と半導体層との間にＰＴＳやＰＥＴＳから形成される薄膜を有しているので、移動度が高く、かつヒステリシスが低減できた。比較例１、２は絶縁層と半導体層との間に薄膜を形成しなかったり、薄膜がＯＴＳから形成されているので、ヒステリシスが大きい。 The results of Examples and Comparative Examples are shown in Table 1. In Examples 1 and 2, the semiconductor layer is formed of CNT and P3HT, and has a thin film formed of PTS or PETS between the insulating layer and the semiconductor layer. Therefore, the mobility is high and the hysteresis can be reduced. It was. In Comparative Examples 1 and 2, since a thin film is not formed between the insulating layer and the semiconductor layer, or the thin film is formed from OTS, the hysteresis is large.

本発明の電界効果型トランジスタは、移動度が高くヒステリシスが低減できるため、画素のスイッチング素子として画像表示装置などに用いられる。 Since the field effect transistor of the present invention has high mobility and can reduce hysteresis, it is used as a pixel switching element in an image display device or the like.

Ｖｇ−Ｉｄ特性を示した模式図。The schematic diagram which showed the Vg-Id characteristic. 本発明の一態様であるＦＥＴ素子を示した模式断面図。The schematic cross section which showed the FET element which is 1 aspect of this invention. 本発明の別の態様であるＦＥＴ素子を示した模式断面図。The schematic cross section which showed the FET element which is another aspect of this invention. 液晶表示装置を示した模式断面図。1 is a schematic cross-sectional view showing a liquid crystal display device.

Explanation of symbols

１、１５基板
２ゲート電極
３絶縁層
４半導体層
５ソース電極
６ドレイン電極
７一般式（１）で表される化合物から形成された薄膜
８アドレス配線
９データ配線
１０画素電極
１１、１３配向膜
１２液晶分子
１４対向電極 DESCRIPTION OF SYMBOLS 1, 15 Substrate 2 Gate electrode 3 Insulating layer 4 Semiconductor layer 5 Source electrode 6 Drain electrode 7 Thin film 8 formed from the compound represented by the general formula (1) Address line 9 Data line 10 Pixel electrode 11, 13 Alignment film 12 Liquid crystal molecule 14 Counter electrode

Claims

A field effect transistor having a semiconductor layer provided between a source electrode and a drain electrode, an insulating layer, and a gate electrode, wherein the semiconductor layer is a film formed of carbon nanotubes and a conjugated polymer, and is insulated A field effect transistor having a thin film formed of a compound represented by the general formula (1) between a layer and a semiconductor layer.

(In general formula (1), R is selected from an aromatic group and a substituted aromatic group, A is selected from a silane residue, a titanium residue, and an organic acid residue, and n is in the range of 0-20. )

The field effect transistor according to claim 1, wherein the thin film formed from the compound represented by the general formula (1) is a monomolecular film.

2. The field effect transistor according to claim 1, wherein the conjugated polymer is a polythiophene polymer or a copolymer containing a polythiophene unit.

The field effect transistor according to claim 1, wherein the carbon nanotube is contained in an amount of 0.01 to 3% by weight based on the conjugated polymer.

An image display device comprising the field-effect transistor according to claim 1 and a pixel.