JP2007179326A - 演算処理装置 - Google Patents

演算処理装置 Download PDF

Info

Publication number
JP2007179326A
JP2007179326A JP2005377346A JP2005377346A JP2007179326A JP 2007179326 A JP2007179326 A JP 2007179326A JP 2005377346 A JP2005377346 A JP 2005377346A JP 2005377346 A JP2005377346 A JP 2005377346A JP 2007179326 A JP2007179326 A JP 2007179326A
Authority
JP
Japan
Prior art keywords
arithmetic processing
arithmetic
execution mechanism
resources
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005377346A
Other languages
English (en)
Inventor
Kentaro Murayama
謙太朗 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005377346A priority Critical patent/JP2007179326A/ja
Publication of JP2007179326A publication Critical patent/JP2007179326A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Advance Control (AREA)

Abstract

【課題】複数の演算処理機構を搭載した演算処理装置の場合、必ずしも全ての演算処理資源が有効に使われず、無駄になることを防止する。
【解決手段】演算処理資源を、演算処理実行機構101〜103間で共有し、負荷の重い処理を実行している演算処理実行機構に優先的に演算処理資源を割り当て、一方、負荷の軽い処理を実行している演算処理実行機構には、必要以上の演算処理実行資源を割り当てない。また、演算処理資源を共有することにより、利用頻度の少ない演算処理資源を各演算処理実行機構に実装する必要が無い。これらの解決手段により、同じ演算処理資源数で、より高い演算能力を得ることができ、より効率的な演算処理資源の利用が可能になる。
【選択図】図1

Description

本発明は、複数の演算処理を行う演算処理装置であり、例えば、複数のCPU(Central Processing Unit)もしくはDSP(Digital Signal Processor)を含むシステムLSIに適用して有効な演算処理装置に関する。
近年、画像や音声のデータ圧縮技術が、向上し、同時にその処理が要求する演算量は増大する一方である。また同様に、使いやすく見栄えのするユーザインターフェースは複雑な処理と演算量の増大を招いた。そこで、複数のCPUなどの演算処理機構を搭載し、マルチプロセッサシステムを構成することにより、演算能力の増強を図ったシステムLSIがある。マルチプロセッサシステムでは、それぞれの演算処理機構の負荷が、均等に割り当てられなければ、仕事の割り当ての無いプロセッサが無駄となり能力を発揮できない。
特許文献1では、負荷状況を監視することによりそれぞれのCPUの負荷が均等になるようなマルチプロセッサシステムを構築している。
特開平5−282261号公報
しかしながら、上記従来技術では、それぞれのプロセッサにプログラムを割り振るために、実行されるプログラムはそれぞれ独立性が高いことが条件となる。あるプログラムの独立性が低く、大量の演算処理が必要であった場合、一つの演算処理機構に負荷が集中することになり、なおかつ、他のプロセッサに割り当てられるプログラムが無かった場合、他のプロセッサは無駄となる。
また、近年のプロセッサは、複雑な演算を実行するために、浮動小数点演算処理ユニットなどの演算処理資源をさらに備えていることが多い。複数のプロセッサを搭載したとしても、浮動小数点演算処理ユニットを多用するシステムではなかった場合、ほとんど使われることの無い浮動小数点演算処理ユニットのために、よけいなコストをかけていることとなり無駄である。
したがって、本発明の目的は、複数の演算処理機構を搭載した演算処理装置の場合、必ずしも全ての演算処理資源が有効に使われず、無駄になることを防止する演算処理装置を提供することである。
上記課題を解決するために、本発明の演算処理装置においては、演算処理資源を共有する。大量の演算を実行する演算処理実行機構に多くの演算処理資源を与え、さほどの演算を実行しない演算処理実行機構には少ない演算処理資源しか分け与えない。また、それぞれの演算処理実行機構の負荷が変わるにつれて分け与えられる演算処理資源の数だけでなく、種類も変わる。すなわち、例えばある演算処理実行機構において浮動小数点演算を実行する場合には、浮動小数点演算処理ユニットが割り当てられ、他の浮動小数点演算を実行しない演算処理実行機構には割り当てられない。また、共有されるのは、浮動小数点演算処理ユニットにとどまらず、算術論理演算ユニットなどほかの演算処理資源も含まれる。
すなわち本発明の請求項1記載の演算処理装置は、演算処理を実行する演算処理実行機構をそれぞれ有する複数の演算処理系統と、演算処理系統により演算処理を実行する際に利用される演算処理資源を有する演算処理資源群と、演算処理系統の実行する演算処理に応じて、演算処理資源を演算処理実行機構に割り当てる演算処理資源管理機構とを備えた。
請求項2記載の演算処理装置は、請求項1記載の演算処理装置において、演算処理実行機構が、命令に応じてプログラムを実行するプロセッサである。
請求項3記載の演算処理装置は、請求項2記載の演算処理装置において、プロセッサが、命令に応じて事前に用意された設定により演算処理内容が決定される機構を備える。
請求項4記載の演算処理装置は、請求項1記載の演算処理装置において、演算処理実行機構が、与えられるデータの形式に応じて演算処理内容が決定されるハードウェア演算器である。
請求項5記載の演算処理装置は、請求項1,2,3または4記載の演算処理装置において、演算処理資源が、算術論理演算を実行する算術論理演算処理装置である。
請求項6記載の演算処理装置は、請求項1,2,3または4記載の演算処理装置において、演算処理資源が、ユーザが定義した特定の演算を実行する特定演算処理装置である。
請求項7記載の演算処理装置は、請求項1,2,3または4記載の演算処理装置において、演算処理資源が、浮動小数点演算を実行する浮動小数点演算処理装置である。
請求項8記載の演算処理装置は、請求項1,2,3,4,5,6または7記載の演算処理装置において、演算処理資源管理機構は、演算処理系統の演算処理実行機構が実行した演算処理を監視し、事前に決定されている優先度に基づいて、それぞれの演算処理系統に必要な演算処理資源を割り当てる。
請求項9記載の演算処理装置は、請求項1,2,3,4,5,6または7記載の演算処理装置において、演算処理資源管理機構は、演算処理実行機構により利用する演算処理資源が通知され、その通知された内容にしたがってそれぞれの演算処理系統に演算処理資源を割り当てる。
請求項10記載の演算処理装置は、請求項1,2,3,4,5,6または7記載の演算処理装置において、演算処理資源管理機構は、ある演算処理系統で実行されるプログラムが、他の演算処理系統にどの演算処理資源を割り当てるかを決定し、その結果が通知されることにより演算処理資源を割り当てる。
本発明の請求項1記載の演算処理装置によれば、演算処理系統により演算処理を実行する際に利用される演算処理資源を有する演算処理資源群と、演算処理系統の実行する演算処理に応じて、演算処理資源を演算処理実行機構に割り当てる演算処理資源管理機構とを備えているので、大量の演算を実行する演算処理実行機構に多くの演算処理資源を与え、さほどの演算を実行しない演算処理実行機構には少ない演算処理資源しか分け与えないようにすることができる。
このように、大量の演算を実行する演算処理実行機構に、優先的に演算処理資源を割り当てることにより、演算処理資源の利用効率が上がり、システムとしての演算処理能力が向上する。また、あまり利用されない演算処理資源を複数の演算処理実行機構で共有することにより、実行効率が上がりまたコストも削減できる。
請求項2では、演算処理実行機構が、命令に応じてプログラムを実行するプロセッサであり、CPUの役割を果たすことができる。
請求項3では、プロセッサが、命令に応じて事前に用意された設定により演算処理内容が決定される機構を備え、DSPの役割を果たすもので、複数の命令に応じて事前に設定を行うことにより、レジスタや演算処理資源を共有して無駄を省くことができる。
請求項4では、演算処理実行機構が、与えられるデータの形式に応じて演算処理内容が決定されるハードウェア演算器であるので、与えられたデータの形式により、暗号符号や誤り訂正符号の符号化、複合化などの定型処理を実行することができる。
請求項5では、演算処理資源が、算術論理演算を実行する算術論理演算処理装置であるので、演算処理実行機構において算術論理演算を実行する場合に割り当てられる。
請求項6では、演算処理資源が、ユーザが定義した特定の演算を実行する特定演算処理装置であるので、演算処理実行機構においてユーザが定義した特定の演算を実行する場合に割り当てられる。
請求項7では、演算処理資源が、浮動小数点演算を実行する浮動小数点演算処理装置であるので、演算処理実行機構において浮動小数点演算を実行する場合に割り当てられる。
請求項8では、演算処理資源管理機構は、演算処理系統の演算処理実行機構が実行した演算処理を監視し、事前に決定されている優先度に基づいて、それぞれの演算処理系統に必要な演算処理資源を割り当てるので、演算処理資源管理機構は、演算処理実行機構の実行している処理を判断し、その処理に必要な演算処理資源および優先度を決めることで、プログラムを作成する際に、特に演算処理資源の割当について意識する必要がない。
請求項9では、演算処理資源管理機構は、演算処理実行機構により利用する演算処理資源が通知され、その通知された内容にしたがってそれぞれの演算処理系統に演算処理資源を割り当てるので、各演算処理資源の割当は、各演算処理実行機構からの要求に応じて決定される。このため、各演算処理実行機構を監視するための回路が必要がないため、回路規模を削減できる。
請求項10では、演算処理資源管理機構は、ある演算処理系統で実行されるプログラムが、他の演算処理系統にどの演算処理資源を割り当てるかを決定し、その結果が通知されることにより演算処理資源を割り当てるので、プログラムにより演算処理資源の割当を行うために、割当アルゴリズムを複数持たせ、過去の実績を基に切り替えるなど、より最適に演算処理資源の割当を決定できる。また、演算処理資源の管理が一つのプログラムで決定されるため、システムを考えるのが容易になる。
本発明の第1の実施形態を図1〜図3に基づいて説明する。
図1は、本発明の第1の実施形態を適用した演算処理装置の一例であるディジタルカメラ向けシステムLSIを示すブロック図である。なお、本発明は必ずしも、ディジタルカメラ向けシステムLSIにのみ適用できるものではなく、別の用途に適用することができる。
図1に示すように、演算処理を実行する演算処理実行機構101〜103をそれぞれ有する複数の演算処理系統と、演算処理系統により演算処理を実行する際に利用される演算処理資源を有する演算処理資源群202と、演算処理系統の実行する演算処理に応じて、演算処理資源を演算処理実行機構101〜103に割り当てる演算処理資源管理機構として演算処理監視装置201とを備えている。
この場合、演算処理資源群202に演算処理実行機構A101、演算処理実行機構B102、演算処理実行機構C103が接続されており、それぞれの演算処理実行機構101〜103はバス104に接続されている。バス104には、画像音声出力インタフェース301、CCDセンサインタフェース302、無線通信インタフェース303、有線通信インタフェース304、メモリ305、メモリカードインタフェース306が接続されている。
演算処理実行機構A101は、CPUの役割を果たすものである。演算処理実行機構A101の中には、命令フェッチ回路や、命令デコーダ、レジスタ、プログラムカウンタといった、演算処理資源を除くCPUを構成するために必要な回路が入っている。
演算処理実行機構B102はDSPの役割を果たすものである。演算処理実行機構B102には、演算処理実行機構A101の備える回路に加えて、拡張演算命令実行回路を備える。拡張演算命令は、複数の演算を同時に実行する命令である。ユーザが演算処理実行機構B102で、拡張演算命令を実行する際には、事前に実行する拡張演算命令の設定を行う必要がある。また、演算処理実行機構Bには、拡張演算命令は複数存在し、それぞれの拡張演算命令に応じて事前に設定を行うことにより、レジスタや演算処理資源を共有して、無駄を省いている。
演算処理実行機構C103は、カスタム演算処理装置である。カスタム演算処理とは、暗号符号や誤り訂正符合の符号化、複合化など、定型処理を実行する演算処理である。与えられたデータの形式によりそれぞれの定型処理が選択されて実行される。選択する手段は、データの形式にどの処理を実行するかを示す情報を含めたり、定型処理ごとにバス上のアドレスを変更するといった方法が考えられる。演算処理実行機構C103では、割り当てられた演算処理資源を管理する演算処理資源管理回路や、共有しない各カスタム演算処理固有の回路が存在する。
なお、本発明においては、各演算処理実行機構の構成は必ずしもここで示したように構成する必要は無く、必要に応じて他の構成としても良い。
また、各演算処理実行機構101〜103は、実行される処理を判断するための情報を通知するため、演算処理監視装置201へ接続されている。通知される情報には、現在実行している命令のアドレスを示すプログラムカウンタや、プロセッサにおける特殊な状態であるスーパバイザ状態であるかどうかを示したり、割り込みが入っている状態かを示す状態レジスタ情報など、現在の演算処理実行機構101〜103の状態を示す情報が送信される。さらに、現在演算処理監視装置201がどの演算処理資源を割り当てているかを示す演算処理資源割当情報が各演算処理実行機構101〜103に通知されている。また、演算処理監視装置201は、これらの情報より各演算処理実行機構101〜103の実行している処理を判断し、その処理に必要な演算処理資源およびプライオリティを決めるテーブルをもつ。このテーブルの情報に応じて、演算処理監視装置201は、演算処理資源を割り当てる。
図2は本実施形態における演算処理資源群の一例である。
図2では、演算処理資源であるALU(算術論理演算ユニット)401が6個、FPU(浮動小数点演算ユニット)402が1個、並列乗除算実行ユニット403が2個、選択回路404に接続されている。並列乗除算実行ユニット403は、ユーザが本ディジタルカメラ向けシステムLSIにおいて有用であると判断して搭載された回路であり、複数の乗除算を並列に実行するといった特定の演算処理しか実行できない。
また、本システムLSIでは、CCDセンサインタフェース302に接続されたCCDセンサの画像を処理し、メモリカードインタフェース306に接続されたメモリカードに保存するディジタルカメラ機能と、有線通信インタフェース304より、テレビ等の動画番組を受信し、そのデータを圧縮して同様にメモリカードインタフェース306に接続されたメモリカードに保存する番組録画機能と、その録画した番組データを、解凍して画像音声出力インタフェース301に接続された画像出力インタフェースに出力して番組を再生する番組再生機能と、無線通信インタフェース303を利用したインターネット接続機能とを備える。さらに、それぞれの機能を制御し、またユーザインターフェースを提供するオペレーティングシステムを実行する機能を備える。
それぞれの機能は同時に使うことができ、例えば無線通信インタフェース303を利用してインターネットから音楽をダウンロードしながら、同時に番組を録画することができる。
本実施形態におけるシステムLSIでは、この現在実行している機能によって、それぞれの演算処理実行機構101〜103に割り当てられる演算処理資源が決定される。
例えば、番組録画機能と、オペレーティングシステムが実行されている場合、オペレーティングシステムの実行には、ALU401が1つあれば十分であるために、演算処理実行機構A101には演算処理資源としてALU401が1つだけ割り当てられる。この場合は、演算処理実行機構A101は、通常のCPUとして動作する。
一方、番組録画機能は、動画圧縮処理が大量の演算を必要とするために、演算処理実行機構B102には、残りの全ての演算処理資源が必要な演算処理資源として割り当てられる。
この場合、演算処理実行機構B102では、動画圧縮処理には並列に演算する拡張演算命令が有効であるために、演算処理実行機構B102を制御するために1つだけALU401を残して、割り当てられた演算処理資源を拡張演算命令用に利用する。
演算処理実行機構C103には、この場合実行する演算処理が無いために、一切演算処理資源が割り当てられない。
また、ディジタルカメラ機能と無線通信とオペレーティングシステムが実行されている場合、演算処理実行機構A101にはオペレーティングシステムと無線通信を実行するために必要となる演算処理資源として、ALU401が2個割り当てられる。
この場合、演算処理実行機構A101はALU401を2個必要とする命令を実行できるため能力が増強される。
演算処理実行機構B102はディジタルカメラ機能を実行するために必要な演算処理資源としてALU401が3個割り当てられる。
また、無線通信による処理を高速に実行するために演算処理実行機構C103で暗号化や誤り訂正などの処理を実行するために必要となる演算処理資源として、ALU401が1個、並列乗除算実行ユニット403が2個、FPU402が1個割り当てられる。
図3は本実施形態における演算処理実行機構Cの内部を示したものである。
図3では、バスインターフェース501に暗号前処理回路502、誤り訂正前処理回路504、暗号後処理回路503、誤り訂正後処理回路505が接続され、演算処理受付回路506に暗号前処理回路502、誤り訂正前処理回路504、暗号後処理回路503、誤り訂正後処理回路505が接続されている。
暗号処理に固有の回路は、暗号前処理回路502および暗号後処理回路503に納められており、共有されている演算処理資源を利用する処理は、演算処理受付回路506を通じて演算処理資源群に存在する演算処理資源を利用して実行される。
演算処理受付回路506は、割り当てられている演算処理資源の数に応じて同時に実行する演算処理を制御し、その結果を暗号後処理回路へ転送する。
よって、割り当てられている演算処理資源が多ければ、演算処理能力が高まりより高速に処理が可能となる。また、誤り訂正も同様に、演算処理受付回路506を通じて演算処理を実行する。
このように、実行している機能に応じて、各演算処理実行機構101〜103にそれぞれ演算処理資源が割り当てられることにより、演算処理資源が有効に活用され、全体としてより少ない演算処理資源ですみコストが削減できる。また、プログラムを作成する際に、特に演算処理資源の割当について意識する必要がない。
本発明の第2の実施形態を図4に基づいて説明する。
本実施形態は第1の実施形態とほぼ同じであるが、演算処理資源管理機構として演算処理監視装置ではなく演算処理割当装置が接続されている点が異なる。
すなわち、本実施形態においては各演算処理資源の割当は、各演算処理実行機構101〜103からの要求に応じて決定する点が先の実施形態と異なり、それぞれの演算処理実行機構101〜103は、演算処理資源割当要求を実施する手段をもつ。一例として、それぞれの演算処理実行機構101〜103の命令セットに演算処理資源要求命令があれば、プログラムを実行する際に必要な演算処理資源を指定してそれぞれの演算処理実行機構101〜103に最適な演算処理資源が割り当てられる。
演算処理資源割当装置203は、その演算処理実行機構101〜103の要求に応じてそれぞれ演算処理資源を割り当てる。また、要求された演算処理資源が現在他の演算処理実行機構により、利用されていた場合に演算処理資源割当装置203は、自身の持つ優先度決定アルゴリズムにより、どちらに演算処理資源を優先的に割り当てるかを決定する。この優先度決定アルゴリズムには、例えば、それぞれの演算処理資源を利用する期限を設定しておき、期限を越えて利用している演算処理実行機構から演算処理資源を取り上げるといったことが考えられる。
以上のように構成することにより以下のことが言える。
各演算処理実行機構101〜103を監視するための回路が必要ないため、回路規模を削減できる。
本発明の第3の実施形態を図5に基づいて説明する。
本実施形態においては、第2の実施形態と比較して演算処理実行機構Aに専用のALUが接続されている点が異なる。
また、他の演算処理実行機構の状態は、演算処理実行機構A101がバス104を通して観察し、また、演算処理資源群の割当を演算処理実行機構A101が決定し、演算処理割当装置204に割当を指示する。
この演算処理資源群の割当は、演算処理実行機構A101が専有するALU401を利用して実行される演算処理資源割当プログラムが決定する。この演算処理資源割当プログラムは、各演算処理実行機構101〜103に必要な演算処理資源をプログラマが実装したアルゴリズムで決定する。このアルゴリズムは、先に述べた優先度決定アルゴリズムでもよいし、さらに複雑なアルゴリズムを考案して実装してもよい。
以上のように構成することにより以下のことがいえる。
プログラムにより演算処理資源の割当を行うために、割当アルゴリズムを複数持たせ、過去の実績をもとに切り替えるなど、より最適に演算処理資源の割当を決定できる。また、演算処理資源の管理が一つのプログラムで決定されるため、システムを考えるのが容易になる。
本発明にかかる演算処理装置は、演算処理資源最適化機構を有し、複数の演算を実行する必要のあるメディアプロセッサとして有効である。また、ネットワーク向けプロセッサ等の用途にも応用できる。
本発明の第1の実施形態におけるシステムLSIの構成図である。 本実施形態における演算処理資源群の構成図である。 本実施形態における演算処理実行機構Cの構成図である。 本発明の第2の実施形態におけるシステムLSIの構成図である。 本発明の第3の実施形態におけるシステムLSIの構成図である。
符号の説明
101 演算処理実行機構A
102 演算処理実行機構B
103 演算処理実行機構C
104 バス
201 演算処理監視装置
201 演算処理資源群
202 演算処理割当装置
203 演算処理割当装置
301 画像音声出力インタフェース
302 CCDセンサインタフェース
303 無線通信インタフェース
304 有線通信インタフェース
305 メモリ
306 メモリカードインタフェース
401 ALU
402 FPU
403 並列乗除算実行ユニット
404 選択回路
501 バスインターフェース
502 暗号前処理回路
503 暗号後処理回路
504 誤り訂正前処理回路
505 誤り訂正後処理回路
505 演算処理受付回路

Claims (10)

  1. 演算処理を実行する演算処理実行機構をそれぞれ有する複数の演算処理系統と、
    前記演算処理系統により演算処理を実行する際に利用される演算処理資源を有する演算処理資源群と、
    前記演算処理系統の実行する演算処理に応じて、前記演算処理資源を前記演算処理実行機構に割り当てる演算処理資源管理機構とを備えた演算処理装置。
  2. 前記演算処理実行機構が、命令に応じてプログラムを実行するプロセッサである請求項1記載の演算処理装置。
  3. 前記プロセッサが、前記命令に応じて事前に用意された設定により演算処理内容が決定される機構を備える請求項2記載の演算処理装置。
  4. 前記演算処理実行機構が、与えられるデータの形式に応じて演算処理内容が決定されるハードウェア演算器である請求項1記載の演算処理装置。
  5. 前記演算処理資源が、算術論理演算を実行する算術論理演算処理装置である請求項1,2,3または4記載の演算処理装置。
  6. 前記演算処理資源が、ユーザが定義した特定の演算を実行する特定演算処理装置である請求項1,2,3または4記載の演算処理装置。
  7. 前記演算処理資源が、浮動小数点演算を実行する浮動小数点演算処理装置である請求項1,2,3または4記載の演算処理装置。
  8. 前記演算処理資源管理機構は、前記演算処理系統の演算処理実行機構が実行した演算処理を監視し、事前に決定されている優先度に基づいて、それぞれの前記演算処理系統に必要な演算処理資源を割り当てる請求項1,2,3,4,5,6または7記載の演算処理装置。
  9. 前記演算処理資源管理機構は、前記演算処理実行機構により利用する演算処理資源が通知され、その通知された内容にしたがってそれぞれの前記演算処理系統に前記演算処理資源を割り当てる請求項1,2,3,4,5,6または7記載の演算処理装置。
  10. 前記演算処理資源管理機構は、ある演算処理系統で実行されるプログラムが、他の演算処理系統にどの演算処理資源を割り当てるかを決定し、その結果が通知されることにより演算処理資源を割り当てる請求項1,2,3,4,5,6または7記載の演算処理装置。
JP2005377346A 2005-12-28 2005-12-28 演算処理装置 Pending JP2007179326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005377346A JP2007179326A (ja) 2005-12-28 2005-12-28 演算処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377346A JP2007179326A (ja) 2005-12-28 2005-12-28 演算処理装置

Publications (1)

Publication Number Publication Date
JP2007179326A true JP2007179326A (ja) 2007-07-12

Family

ID=38304445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377346A Pending JP2007179326A (ja) 2005-12-28 2005-12-28 演算処理装置

Country Status (1)

Country Link
JP (1) JP2007179326A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162154A (en) * 1979-06-01 1980-12-17 Nec Corp Data processor
JPH01243123A (ja) * 1988-03-24 1989-09-27 Nec Corp 情報処理装置
JP2001167058A (ja) * 1999-12-07 2001-06-22 Matsushita Electric Ind Co Ltd 情報処理装置
JP2002312335A (ja) * 2001-04-10 2002-10-25 Toshiba Corp 非対称型マルチプロセッサ
WO2005001685A1 (en) * 2003-06-23 2005-01-06 Intel Corporation An apparatus and method for selectable hardware accelerators in a data driven architecture
JP2007108944A (ja) * 2005-10-12 2007-04-26 Renesas Technology Corp 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162154A (en) * 1979-06-01 1980-12-17 Nec Corp Data processor
JPH01243123A (ja) * 1988-03-24 1989-09-27 Nec Corp 情報処理装置
JP2001167058A (ja) * 1999-12-07 2001-06-22 Matsushita Electric Ind Co Ltd 情報処理装置
JP2002312335A (ja) * 2001-04-10 2002-10-25 Toshiba Corp 非対称型マルチプロセッサ
WO2005001685A1 (en) * 2003-06-23 2005-01-06 Intel Corporation An apparatus and method for selectable hardware accelerators in a data driven architecture
JP2007108944A (ja) * 2005-10-12 2007-04-26 Renesas Technology Corp 半導体集積回路装置

Similar Documents

Publication Publication Date Title
US20230168897A1 (en) System Having a Hybrid Threading Processor, a Hybrid Threading Fabric Having Configurable Computing Elements, and a Hybrid Interconnection Network
JP7191240B2 (ja) ビデオストリーム復号方法、装置、端末機器およびプログラム
TWI307477B (ja)
CA2849565C (en) Method, apparatus, and system for scheduling processor core in multiprocessor core system
JP4580845B2 (ja) タスク実行装置
KR100649107B1 (ko) 실시간 동작 수행방법 및 시스템
US20040015970A1 (en) Method and system for data flow control of execution nodes of an adaptive computing engine (ACE)
WO2014105169A1 (en) Apparatus and method for intelligently powering heterogeneous processor components
WO2014105145A1 (en) Heterogeneous processor apparatus and method
JP2007317171A (ja) マルチスレッド計算機システム、マルチスレッド実行制御方法
WO2014105174A1 (en) Heterogeneous processor apparatus and method
WO2009006607A1 (en) Dynamically composing processor cores to form logical processors
JP2006503385A (ja) マルチスレッド・プロセッサの高速スレッド間割込みのための方法および装置
JP2007188398A (ja) マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。
US9471387B2 (en) Scheduling in job execution
US7140026B2 (en) Message preprocessing method and device for computer network communications
US9800781B2 (en) Method, apparatus, system, and computer readable medium for image processing software module configuration
WO2014105197A1 (en) Heterogeneous processor apparatus and method
WO2012004990A1 (ja) プロセッサ
JP2021086612A (ja) フレキシブルなキャッシュ割り当て技術の優先度ベースのキャッシュラインエビクションアルゴリズム
JP2007179326A (ja) 演算処理装置
JP2006252154A (ja) 画像処理装置およびその制御方法
JP2007026184A (ja) 機能処理電子回路およびその制御手法
JP4548505B2 (ja) 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
JP2007122337A (ja) 演算装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A977 Report on retrieval

Effective date: 20100830

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100907

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

RD02 Notification of acceptance of power of attorney

Effective date: 20110124

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110228