JP2007179326A - 演算処理装置 - Google Patents
演算処理装置 Download PDFInfo
- Publication number
- JP2007179326A JP2007179326A JP2005377346A JP2005377346A JP2007179326A JP 2007179326 A JP2007179326 A JP 2007179326A JP 2005377346 A JP2005377346 A JP 2005377346A JP 2005377346 A JP2005377346 A JP 2005377346A JP 2007179326 A JP2007179326 A JP 2007179326A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- arithmetic
- execution mechanism
- resources
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Advance Control (AREA)
Abstract
【解決手段】演算処理資源を、演算処理実行機構101〜103間で共有し、負荷の重い処理を実行している演算処理実行機構に優先的に演算処理資源を割り当て、一方、負荷の軽い処理を実行している演算処理実行機構には、必要以上の演算処理実行資源を割り当てない。また、演算処理資源を共有することにより、利用頻度の少ない演算処理資源を各演算処理実行機構に実装する必要が無い。これらの解決手段により、同じ演算処理資源数で、より高い演算能力を得ることができ、より効率的な演算処理資源の利用が可能になる。
【選択図】図1
Description
102 演算処理実行機構B
103 演算処理実行機構C
104 バス
201 演算処理監視装置
201 演算処理資源群
202 演算処理割当装置
203 演算処理割当装置
301 画像音声出力インタフェース
302 CCDセンサインタフェース
303 無線通信インタフェース
304 有線通信インタフェース
305 メモリ
306 メモリカードインタフェース
401 ALU
402 FPU
403 並列乗除算実行ユニット
404 選択回路
501 バスインターフェース
502 暗号前処理回路
503 暗号後処理回路
504 誤り訂正前処理回路
505 誤り訂正後処理回路
505 演算処理受付回路
Claims (10)
- 演算処理を実行する演算処理実行機構をそれぞれ有する複数の演算処理系統と、
前記演算処理系統により演算処理を実行する際に利用される演算処理資源を有する演算処理資源群と、
前記演算処理系統の実行する演算処理に応じて、前記演算処理資源を前記演算処理実行機構に割り当てる演算処理資源管理機構とを備えた演算処理装置。 - 前記演算処理実行機構が、命令に応じてプログラムを実行するプロセッサである請求項1記載の演算処理装置。
- 前記プロセッサが、前記命令に応じて事前に用意された設定により演算処理内容が決定される機構を備える請求項2記載の演算処理装置。
- 前記演算処理実行機構が、与えられるデータの形式に応じて演算処理内容が決定されるハードウェア演算器である請求項1記載の演算処理装置。
- 前記演算処理資源が、算術論理演算を実行する算術論理演算処理装置である請求項1,2,3または4記載の演算処理装置。
- 前記演算処理資源が、ユーザが定義した特定の演算を実行する特定演算処理装置である請求項1,2,3または4記載の演算処理装置。
- 前記演算処理資源が、浮動小数点演算を実行する浮動小数点演算処理装置である請求項1,2,3または4記載の演算処理装置。
- 前記演算処理資源管理機構は、前記演算処理系統の演算処理実行機構が実行した演算処理を監視し、事前に決定されている優先度に基づいて、それぞれの前記演算処理系統に必要な演算処理資源を割り当てる請求項1,2,3,4,5,6または7記載の演算処理装置。
- 前記演算処理資源管理機構は、前記演算処理実行機構により利用する演算処理資源が通知され、その通知された内容にしたがってそれぞれの前記演算処理系統に前記演算処理資源を割り当てる請求項1,2,3,4,5,6または7記載の演算処理装置。
- 前記演算処理資源管理機構は、ある演算処理系統で実行されるプログラムが、他の演算処理系統にどの演算処理資源を割り当てるかを決定し、その結果が通知されることにより演算処理資源を割り当てる請求項1,2,3,4,5,6または7記載の演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377346A JP2007179326A (ja) | 2005-12-28 | 2005-12-28 | 演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377346A JP2007179326A (ja) | 2005-12-28 | 2005-12-28 | 演算処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007179326A true JP2007179326A (ja) | 2007-07-12 |
Family
ID=38304445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377346A Pending JP2007179326A (ja) | 2005-12-28 | 2005-12-28 | 演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007179326A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55162154A (en) * | 1979-06-01 | 1980-12-17 | Nec Corp | Data processor |
JPH01243123A (ja) * | 1988-03-24 | 1989-09-27 | Nec Corp | 情報処理装置 |
JP2001167058A (ja) * | 1999-12-07 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP2002312335A (ja) * | 2001-04-10 | 2002-10-25 | Toshiba Corp | 非対称型マルチプロセッサ |
WO2005001685A1 (en) * | 2003-06-23 | 2005-01-06 | Intel Corporation | An apparatus and method for selectable hardware accelerators in a data driven architecture |
JP2007108944A (ja) * | 2005-10-12 | 2007-04-26 | Renesas Technology Corp | 半導体集積回路装置 |
-
2005
- 2005-12-28 JP JP2005377346A patent/JP2007179326A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55162154A (en) * | 1979-06-01 | 1980-12-17 | Nec Corp | Data processor |
JPH01243123A (ja) * | 1988-03-24 | 1989-09-27 | Nec Corp | 情報処理装置 |
JP2001167058A (ja) * | 1999-12-07 | 2001-06-22 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP2002312335A (ja) * | 2001-04-10 | 2002-10-25 | Toshiba Corp | 非対称型マルチプロセッサ |
WO2005001685A1 (en) * | 2003-06-23 | 2005-01-06 | Intel Corporation | An apparatus and method for selectable hardware accelerators in a data driven architecture |
JP2007108944A (ja) * | 2005-10-12 | 2007-04-26 | Renesas Technology Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230168897A1 (en) | System Having a Hybrid Threading Processor, a Hybrid Threading Fabric Having Configurable Computing Elements, and a Hybrid Interconnection Network | |
JP7191240B2 (ja) | ビデオストリーム復号方法、装置、端末機器およびプログラム | |
TWI307477B (ja) | ||
CA2849565C (en) | Method, apparatus, and system for scheduling processor core in multiprocessor core system | |
JP4580845B2 (ja) | タスク実行装置 | |
KR100649107B1 (ko) | 실시간 동작 수행방법 및 시스템 | |
US20040015970A1 (en) | Method and system for data flow control of execution nodes of an adaptive computing engine (ACE) | |
WO2014105169A1 (en) | Apparatus and method for intelligently powering heterogeneous processor components | |
WO2014105145A1 (en) | Heterogeneous processor apparatus and method | |
JP2007317171A (ja) | マルチスレッド計算機システム、マルチスレッド実行制御方法 | |
WO2014105174A1 (en) | Heterogeneous processor apparatus and method | |
WO2009006607A1 (en) | Dynamically composing processor cores to form logical processors | |
JP2006503385A (ja) | マルチスレッド・プロセッサの高速スレッド間割込みのための方法および装置 | |
JP2007188398A (ja) | マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。 | |
US9471387B2 (en) | Scheduling in job execution | |
US7140026B2 (en) | Message preprocessing method and device for computer network communications | |
US9800781B2 (en) | Method, apparatus, system, and computer readable medium for image processing software module configuration | |
WO2014105197A1 (en) | Heterogeneous processor apparatus and method | |
WO2012004990A1 (ja) | プロセッサ | |
JP2021086612A (ja) | フレキシブルなキャッシュ割り当て技術の優先度ベースのキャッシュラインエビクションアルゴリズム | |
JP2007179326A (ja) | 演算処理装置 | |
JP2006252154A (ja) | 画像処理装置およびその制御方法 | |
JP2007026184A (ja) | 機能処理電子回路およびその制御手法 | |
JP4548505B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP2007122337A (ja) | 演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
A977 | Report on retrieval |
Effective date: 20100830 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100907 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20110124 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |