JP2007158966A

JP2007158966A - Receiver and receiving method

Info

Publication number: JP2007158966A
Application number: JP2005353977A
Authority: JP
Inventors: Yoichi Kawano; 陽一川野; Yasuhiro Nakaya; 安宏中舍; Tatsuya Hirose; 達哉廣瀬; Iku Yokoo; 郁横尾; Yasuyuki Oishi; 泰之大石
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-12-07
Filing date: 2005-12-07
Publication date: 2007-06-21

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem of reduction in size of a receiver by improving detection accuracy of receiving pulse. <P>SOLUTION: The receiver comprises a 90°-hybrid circuit (104) for dividing a receiving signal to a first receiving signal and a second receiving signal resulting in the 90°-phase difference, a first extracting circuit (105I) connected to the wire of the first receiving signal for extracting level of the first receiving signal in synchronization with a clock signal, and a second extracting circuit (105Q) connected to the wire of the second receiving signal for extracting level of the second receiving signal in synchronization with the clock signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、受信装置及び受信方法に関する。 The present invention relates to a receiving apparatus and a receiving method.

レーダは、パルス信号を無線送信し、ターゲットに反射したパルス信号を受信し、その送信パルスと受信パルスとの時間差を基に、ターゲットまでの距離を測定することができる。 The radar can wirelessly transmit the pulse signal, receive the pulse signal reflected by the target, and measure the distance to the target based on the time difference between the transmitted pulse and the received pulse.

図６はレーダの受信装置の構成例を示すブロック図であり、図７はその動作を示すタイムチャートである。増幅器６０２は、アンテナ６０１により受信した信号を増幅する。スプリッタ６０３は、増幅器６０２の出力信号を信号ＡＩ１及びＡＱ１に分配する。信号ＡＩ１及びＡＱ１は、相互に位相が同じである。テンプレート波形生成ブロック６０７は、テンプレート波形ＴＭＩ及びＴＭＱを生成する。テンプレート波形ＴＭＩは０度の位相を有し、テンプレート波形ＴＭＱは９０度の位相を有する。相関器６０４Ｉは、信号ＡＩ１及びテンプレート波形ＴＭＩを乗算する。相関器６０４Ｑは、信号ＡＱ１及びテンプレート波形ＴＭＱを乗算する。積分器６０５Ｉは、相関器６０４Ｉの出力信号を積分する。積分器６０５Ｑは、相関器６０４Ｑの出力信号を積分する。Ａ／Ｄ変換器６０６Ｉは、クロック信号ＣＫＩに同期して積分器６０５Ｉの信号をアナログからデジタルに変換し、信号ＡＩ２を出力する。Ａ／Ｄ変換器６０６Ｑは、クロック信号ＣＫＱに同期して積分器６０５Ｑの信号をアナログからデジタルに変換し、信号ＡＱ２を出力する。クロック信号ＣＫＩは０度の位相を有し、クロック信号ＣＫＱは９０度の位相を有する。信号ＡＩ２はＩチャネルの信号であり、信号ＡＱ２はＱチャネルの信号である。 FIG. 6 is a block diagram showing a configuration example of a radar receiver, and FIG. 7 is a time chart showing the operation thereof. The amplifier 602 amplifies the signal received by the antenna 601. The splitter 603 distributes the output signal of the amplifier 602 to the signals AI1 and AQ1. The signals AI1 and AQ1 are in phase with each other. The template waveform generation block 607 generates template waveforms TMI and TMQ. Template waveform TMI has a phase of 0 degrees, and template waveform TMQ has a phase of 90 degrees. Correlator 604I multiplies signal AI1 and template waveform TMI. Correlator 604Q multiplies signal AQ1 and template waveform TMQ. The integrator 605I integrates the output signal of the correlator 604I. The integrator 605Q integrates the output signal of the correlator 604Q. The A / D converter 606I converts the signal of the integrator 605I from analog to digital in synchronization with the clock signal CKI, and outputs a signal AI2. The A / D converter 606Q converts the signal of the integrator 605Q from analog to digital in synchronization with the clock signal CKQ, and outputs a signal AQ2. The clock signal CKI has a phase of 0 degrees, and the clock signal CKQ has a phase of 90 degrees. The signal AI2 is an I channel signal, and the signal AQ2 is a Q channel signal.

図８は他のレーダの受信装置の構成例を示すブロック図であり、図９はその動作を示すタイムチャートである。増幅器８０２は、アンテナ８０１により受信した信号を増幅する。バンドパスフィルタ８０３は、増幅器８０２の出力信号をフィルタリングし、信号Ｂ１を出力する。サンプルアンドホールド回路８０４は、クロック信号ＣＫの立ち下がりに同期して、信号Ｂ１のレベルをサンプルし、ホールドする。時刻ｔ１のように、信号Ｂ１のピークポイント９０１をサンプルすることができる場合がある。また、時刻ｔ２のように、ピークでないポイント９０２をサンプルしてしまうこともある。Ａ／Ｄ変換器８０５は、クロック信号ＣＫに同期して、サンプルアンドホールド回路８０４の出力信号をアナログからデジタルに変換し、信号Ｂ２を出力する。受信信号は、Ｉチャネル及びＱチャネルに分配されていない。 FIG. 8 is a block diagram showing a configuration example of another radar receiver, and FIG. 9 is a time chart showing its operation. The amplifier 802 amplifies the signal received by the antenna 801. The band pass filter 803 filters the output signal of the amplifier 802 and outputs a signal B1. The sample and hold circuit 804 samples and holds the level of the signal B1 in synchronization with the falling edge of the clock signal CK. In some cases, the peak point 901 of the signal B1 can be sampled at time t1. Further, a point 902 that is not a peak may be sampled as at time t2. The A / D converter 805 converts the output signal of the sample and hold circuit 804 from analog to digital in synchronization with the clock signal CK, and outputs a signal B2. The received signal is not distributed to the I channel and Q channel.

また、下記の特許文献１の図４には、超広帯域インパルス・レーダ信号処理装置に使用するサンプル／ホールド回路及びアナログ・デジタル変換器が記載されている。 FIG. 4 of Patent Document 1 below describes a sample / hold circuit and an analog / digital converter used in an ultra-wideband impulse radar signal processing apparatus.

また、下記の特許文献２には、スペクトラムの問題を回避するパルスにより送受信を行うウルトラワイドバンド通信システムが記載されている。 Patent Document 2 below describes an ultra-wideband communication system that performs transmission / reception using pulses that avoid spectrum problems.

また、下記の特許文献３には、直接スペクトラム拡散（ＤＳ−ＳＳ）と組み合わせて耐干渉波能力を高めたウルトラワイドバンド通信方式の通信装置が記載されている。 Patent Document 3 below describes a communication device of an ultra-wideband communication system in which interference wave capability is enhanced in combination with direct spread spectrum (DS-SS).

特表平８−５０９０６５号公報Japanese National Patent Publication No. 8-509065 特開２００４−１５９１９６号公報JP 2004-159196 A 特開２００５−２０４３４２号公報JP 2005-204342 A

受信パルスを検出するためには、図６のようにテンプレート波形と相関をとる方法と、図８のように受信パルスのピークを直接サンプルする方法がある。ＲＦ部の占めるスペースを小さくするためには、テンプレート波形生成ブロック６０７を必要とせず、受信パルスのピークを直接サンプルする方式が有効である。しかし、この場合、受信パルスのピークポイント９０１で必ずサンプルしなければならないため、サンプルのタイミング制御が困難となり、パルス検出精度が低下する。 In order to detect the received pulse, there are a method of correlating with the template waveform as shown in FIG. 6 and a method of directly sampling the peak of the received pulse as shown in FIG. In order to reduce the space occupied by the RF unit, a method of directly sampling the peak of the received pulse without using the template waveform generation block 607 is effective. However, in this case, since sampling must be performed at the peak point 901 of the received pulse, it is difficult to control the timing of the sample, and the pulse detection accuracy decreases.

本発明の目的は、受信パルスの検出精度を高くし、かつ受信装置を小型にすることである。 An object of the present invention is to increase the detection accuracy of received pulses and reduce the size of a receiving apparatus.

本発明の一観点によれば、受信信号を相互に９０度の位相差を有する第１及び第２の受信信号に分配する９０度ハイブリッド回路と、前記第１の受信信号の線に接続され、クロック信号に同期して前記第１の受信信号のレベルを抽出する第１の抽出回路と、前記第２の受信信号の線に接続され、前記クロック信号に同期して前記第２の受信信号のレベルを抽出する第２の抽出回路とを有する受信装置が提供される。 According to one aspect of the present invention, a 90-degree hybrid circuit that distributes a received signal to first and second received signals having a phase difference of 90 degrees from each other, and a line of the first received signal, A first extraction circuit that extracts a level of the first reception signal in synchronization with a clock signal and a line of the second reception signal are connected, and the second reception signal is synchronized with the clock signal. A receiving device is provided having a second extraction circuit for extracting the level.

第１及び第２の抽出回路を用いることにより、高精度で受信パルスを検出することができる。また、９０度ハイブリッド回路を用いることにより、第１及び第２の抽出回路の入力端における受信信号の反射を防止し、高精度で受信パルスを検出することができ、かつ受信装置を小型化することができる。 By using the first and second extraction circuits, the received pulse can be detected with high accuracy. Further, by using the 90-degree hybrid circuit, it is possible to prevent reflection of the received signal at the input ends of the first and second extraction circuits, detect the received pulse with high accuracy, and reduce the size of the receiving device. be able to.

図１は本発明の実施形態によるウルトラワイドバンド（ＵＷＢ：Ultra Wide Band）信号受信装置の構成例を示すブロック図であり、図２はその動作を示すタイムチャートである。ＵＷＢ信号受信装置は、近距離レーダに使用される。レーダは、パルス信号を無線送信し、ターゲットに反射したパルス信号を受信し、その送信パルスと受信パルスとの時間差を基に、ターゲットまでの距離を測定することができる。レーダが送受信するパルスは、インパルス波形のうちの所定の周波数成分からなるパルスである。例えば、レーダはＵＷＢインパルスレーダであり、インパルス通信を行う。 FIG. 1 is a block diagram showing a configuration example of an ultra wide band (UWB) signal receiving apparatus according to an embodiment of the present invention, and FIG. 2 is a time chart showing its operation. The UWB signal receiver is used for short-range radar. The radar can wirelessly transmit the pulse signal, receive the pulse signal reflected by the target, and measure the distance to the target based on the time difference between the transmitted pulse and the received pulse. The pulse transmitted and received by the radar is a pulse composed of a predetermined frequency component in the impulse waveform. For example, the radar is a UWB impulse radar and performs impulse communication.

アンテナ１０１は、ＵＷＢ無線信号を受信する。低雑音増幅器１０２は、アンテナ１０１により受信した信号を増幅する。バンドパスフィルタ１０３は、増幅器１０２により増幅された信号をフィルタリングし、入力信号のうちの所定の周波数帯域のみ通過させ、ノイズを除去する。 The antenna 101 receives a UWB wireless signal. The low noise amplifier 102 amplifies the signal received by the antenna 101. The band pass filter 103 filters the signal amplified by the amplifier 102, passes only a predetermined frequency band of the input signal, and removes noise.

９０度ハイブリッド回路１０４は、バンドパスフィルタ１０３の出力信号を相互に９０度の位相差を有する受信信号ＳＩ１及びＳＱ１に分配する。受信信号ＳＩ１の線は高速レベル抽出回路１０５Ｉの入力端に接続され、受信信号ＳＱ１１の線は高速レベル抽出回路１０５Ｑの入力端に接続される。例えば、９０度ハイブリッド回路１０４の入力端１１１から高速レベル抽出回路１０５Ｑの入力端までの距離は、前記入力端１１１から高速レベル抽出回路１０５Ｉの入力端までの距離よりも９０度の位相分長い。これにより、受信信号ＳＱ１は、受信信号ＳＩ１に対して９０度位相が遅れた信号になる。受信信号ＳＩ１は、図２に示すように、パルス信号を含む。レーダは、パルス信号を送信し、ターゲットに反射したパルス信号を受信信号ＳＩ１として受信する。パルス信号は、例えば、マイクロ波及び準ミリ波を含むＵＷＢ信号であり、２４〜２９ＧＨｚの信号である。 The 90-degree hybrid circuit 104 distributes the output signal of the bandpass filter 103 into received signals SI1 and SQ1 having a phase difference of 90 degrees. The line of the reception signal SI1 is connected to the input terminal of the high speed level extraction circuit 105I, and the line of the reception signal SQ11 is connected to the input terminal of the high speed level extraction circuit 105Q. For example, the distance from the input terminal 111 of the 90-degree hybrid circuit 104 to the input terminal of the high-speed level extraction circuit 105Q is longer than the distance from the input terminal 111 to the input terminal of the high-speed level extraction circuit 105I by a phase of 90 degrees. As a result, the reception signal SQ1 becomes a signal whose phase is delayed by 90 degrees with respect to the reception signal SI1. The reception signal SI1 includes a pulse signal as shown in FIG. The radar transmits a pulse signal and receives the pulse signal reflected by the target as a reception signal SI1. The pulse signal is, for example, a UWB signal including a microwave and a quasi-millimeter wave, and a signal of 24 to 29 GHz.

高速レベル抽出回路１０５Ｉは、入力トランジスタ１１０のゲートが受信信号ＳＩ１の線に接続され、クロック信号ＣＫに同期して受信信号ＳＩ１のレベルを抽出し、信号ＳＩ３を出力する。高速レベル抽出回路１０５Ｑは、入力トランジスタ１１０のゲートが受信信号ＳＱ１の線に接続され、クロック信号ＣＫに同期して受信信号ＳＱ１のレベルを抽出し、信号ＳＱ３を出力する。 The high speed level extraction circuit 105I has the gate of the input transistor 110 connected to the line of the reception signal SI1, extracts the level of the reception signal SI1 in synchronization with the clock signal CK, and outputs the signal SI3. The high speed level extraction circuit 105Q has the gate of the input transistor 110 connected to the line of the reception signal SQ1, extracts the level of the reception signal SQ1 in synchronization with the clock signal CK, and outputs the signal SQ3.

アナログデジタル（Ａ／Ｄ）変換器１０６Ｉは、高速レベル抽出回路１０５Ｉの出力信号ＳＩ３をアナログからデジタルに変換し、Ｉチャネル信号ＳＩ４を出力する。Ａ／Ｄ変換器１０６Ｑは、高速レベル抽出回路１０５Ｑの出力信号ＳＱ３をアナログからデジタルに変換し、Ｑチャネル信号ＳＱ４を出力する。 The analog / digital (A / D) converter 106I converts the output signal SI3 of the high-speed level extraction circuit 105I from analog to digital, and outputs an I channel signal SI4. The A / D converter 106Q converts the output signal SQ3 of the high-speed level extraction circuit 105Q from analog to digital, and outputs a Q channel signal SQ4.

図２に示すように、時刻ｔ１において、高速レベル抽出回路１０５Ｉは、クロック信号ＣＫの立ち下がりに同期して、受信信号ＳＩ１のレベル２０１を抽出する。そして、高速レベル抽出回路１０５Ｉは、クロック信号ＣＫがローレベルの間はその抽出したレベル２０１を保持して出力信号ＳＩ３を出力し、クロック信号ＣＫがハイレベルの間はレベルが０の出力信号ＳＩ３を出力する。高速レベル抽出回路１０５Ｉ及び１０５Ｑは、受信信号の周波数の２倍の周波数の入力信号に対してレベル抽出を行うことができる動作速度を有し、サンプルアンドホールド回路と同じ機能を果たす。時刻ｔ１では、Ｉチャネル信号ＳＩ４は、レベル２０１に変化して保持される。 As shown in FIG. 2, at time t1, the high speed level extraction circuit 105I extracts the level 201 of the reception signal SI1 in synchronization with the falling edge of the clock signal CK. The high-speed level extraction circuit 105I holds the extracted level 201 and outputs the output signal SI3 while the clock signal CK is at the low level, and the output signal SI3 with the level 0 while the clock signal CK is at the high level. Is output. The high-speed level extraction circuits 105I and 105Q have an operation speed capable of performing level extraction on an input signal having a frequency twice as high as that of the received signal, and perform the same function as the sample and hold circuit. At time t1, the I channel signal SI4 changes to level 201 and is held.

受信信号ＳＱ１は、受信信号ＳＩ１に対して９０度位相が遅れた信号である。時刻ｔ１において、高速レベル抽出回路１０５Ｉは受信信号ＳＩ１のレベル２０１を抽出し、高速レベル抽出回路１０５Ｑは受信信号ＳＱ１のレベル２０２を抽出する。レベル２０２のポイントは、レベル２０１の時刻ｔ１に対して位相が９０度遅れたポイントである。したがって、時刻ｔ１において、Ｉチャネル信号ＳＩ４はレベル２０１となり、Ｑチャネル信号ＳＱ４はレベル２０２となる。この場合、受信パルスは、Ｉチャネル信号ＳＩ４により検出できたことになる。このように、Ｉチャネル信号ＳＩ４及びＱチャネル信号ＳＱ４の両方を用いることにより、受信パルスを高精度で検出することができる。 The reception signal SQ1 is a signal whose phase is delayed by 90 degrees with respect to the reception signal SI1. At time t1, the high speed level extraction circuit 105I extracts the level 201 of the reception signal SI1, and the high speed level extraction circuit 105Q extracts the level 202 of the reception signal SQ1. The point of level 202 is a point whose phase is delayed by 90 degrees with respect to time t1 of level 201. Therefore, at time t1, I channel signal SI4 becomes level 201 and Q channel signal SQ4 becomes level 202. In this case, the received pulse can be detected by the I channel signal SI4. Thus, by using both the I channel signal SI4 and the Q channel signal SQ4, the received pulse can be detected with high accuracy.

Ｉチャネル信号ＳＩ４のレベル値をＩで表し、Ｑチャネル信号ＳＱ４のレベル値をＱで表すとする。ベースバンド回路は、Ｉチャネル信号ＳＩ４及びＳＱ４を入力し、√（Ｉ²＋Ｑ²）を演算することにより、受信パルスの包絡線検波を行うことができる。 It is assumed that the level value of the I channel signal SI4 is represented by I and the level value of the Q channel signal SQ4 is represented by Q. The baseband circuit can perform envelope detection of a received pulse by inputting I channel signals SI4 and SQ4 and calculating √ (I ² + Q ² ).

本実施形態では、高速レベル抽出回路１０５Ｉ及び１０５Ｑが受信パルスのレベルを抽出することにより、図６の相関器６０４Ｉ，６０４Ｑ及びテンプレート波形生成ブロック６０７を不要とし、受信装置を小型化することができる。 In this embodiment, the high-speed level extraction circuits 105I and 105Q extract the level of the received pulse, so that the correlators 604I and 604Q and the template waveform generation block 607 in FIG. 6 are not required, and the receiving apparatus can be downsized. .

受信信号ＳＩ１及びＳＱ１の周波数が高くなると、レベル抽出回路１０５Ｉ，１０５Ｑを構成するトランジスタ１１０のゲート長は短くなり、高速化される。そのため、レベル抽出回路１０５Ｉ及び１０５Ｑの入力インピーダンスが高くなり、反射波ＳＩ２及びＳＱ２が生じる。しかし、高入力インピーダンスのレベル抽出回路１０５Ｉ及び１０５Ｑの前段に９０度ハイブリッド回路１０４を配置することにより、Ｉチャネル反射波ＳＩ２及びＱチャネル反射波ＳＱ２が相互に９０度ハイブリッド回路１０４の入力端１１１で打ち消し合う。 When the frequencies of the reception signals SI1 and SQ1 are increased, the gate length of the transistor 110 constituting the level extraction circuits 105I and 105Q is shortened and the speed is increased. Therefore, the input impedances of the level extraction circuits 105I and 105Q are increased, and reflected waves SI2 and SQ2 are generated. However, by arranging the 90-degree hybrid circuit 104 in front of the high input impedance level extraction circuits 105I and 105Q, the I-channel reflected wave SI2 and the Q-channel reflected wave SQ2 are mutually connected at the input end 111 of the 90-degree hybrid circuit 104. Negate each other.

図３は、Ｉチャネル反射波ＳＩ２及びＱチャネル反射波ＳＱ２を示す波形図である。Ｑチャネル信号ＳＱ１の線は、Ｉチャネル信号ＳＩ１の線に対して９０度の位相分長い。Ｑチャネル反射波ＳＱ２は、９０度ハイブリッド回路１０４の入力端１１１からレベル抽出回路１０５Ｑの入力端に進み、そこで反射して９０度ハイブリッド回路１０４の入力端１１１に戻る。その結果、Ｑチャネル反射波ＳＱ２は、Ｉチャネル反射波ＳＩ２に対して１８０度位相が遅れる。Ｉチャネル反射波ＳＩ２及びＱチャネル反射波ＳＱ２は、１８０度の位相差が生じるので、相互に打ち消し合う。その結果、レベル抽出回路１０５Ｉ及び１０５Ｑは、反射波ＳＩ２及びＳＱ２の影響を受けず、受信信号ＳＩ１及びＳＱ１のレベルを適切に抽出することができる。すなわち、反射波ＳＩ２及びＳＱ２による受信パルス波形の劣化を防ぐことができる。 FIG. 3 is a waveform diagram showing the I-channel reflected wave SI2 and the Q-channel reflected wave SQ2. The line of the Q channel signal SQ1 is 90 degrees longer than the line of the I channel signal SI1. The Q-channel reflected wave SQ2 travels from the input terminal 111 of the 90-degree hybrid circuit 104 to the input terminal of the level extraction circuit 105Q, where it is reflected and returns to the input terminal 111 of the 90-degree hybrid circuit 104. As a result, the Q-channel reflected wave SQ2 is 180 degrees out of phase with the I-channel reflected wave SI2. The I-channel reflected wave SI2 and the Q-channel reflected wave SQ2 cancel each other because a phase difference of 180 degrees occurs. As a result, the level extraction circuits 105I and 105Q can appropriately extract the levels of the reception signals SI1 and SQ1 without being affected by the reflected waves SI2 and SQ2. That is, it is possible to prevent deterioration of the received pulse waveform due to the reflected waves SI2 and SQ2.

本実施形態は、受信装置（ＲＦ部）の省スペース化及び受信パルスの検出精度を両立するために、受信信号を９０度ハイブリッド回路１０４によりＩチャネル信号ＳＩ１及びＱチャネル信号ＳＱ１に分配する。レベル抽出回路１０５Ｉ及び１０５Ｑに与えるクロック信号ＣＫは同位相である。これにより、仮にレベル抽出回路１０５Ｉ及び１０５Ｑの入力端で反射波ＳＩ２及びＳＱ２が生じても、Ｉチャネル反射波ＳＩ２に対してＱチャネル反射波ＳＱ２は位相が１８０度遅れているために、９０度ハイブリッド回路１０４の入力端１１１では、反射波ＳＩ２及びＳＱ２が相殺される。これにより、受信パルス波形を劣化させることなく、受信信号をＩチャネル信号ＳＩ１及びＱチャネル信号ＳＱ１に分配することが可能となる。 In the present embodiment, the received signal is distributed to the I channel signal SI1 and the Q channel signal SQ1 by the 90-degree hybrid circuit 104 in order to achieve both space saving of the receiving device (RF unit) and detection accuracy of the received pulse. The clock signal CK supplied to the level extraction circuits 105I and 105Q has the same phase. Thus, even if the reflected waves SI2 and SQ2 are generated at the input ends of the level extraction circuits 105I and 105Q, the phase of the Q channel reflected wave SQ2 is delayed by 180 degrees with respect to the I channel reflected wave SI2. At the input end 111 of the hybrid circuit 104, the reflected waves SI2 and SQ2 are canceled. This makes it possible to distribute the received signal to the I channel signal SI1 and the Q channel signal SQ1 without degrading the received pulse waveform.

ここで、比較例として、９０度ハイブリッド回路１０４の代わりに図６のスプリッタ６０３を設け、レベル抽出回路１０５Ｉ及び１０５Ｑに与えるクロック信号の位相を９０度ずらした受信装置を考える。すなわち、スプリッタは、レベル抽出回路１０５Ｉ及び１０５Ｑに同じ位相の信号を供給し、レベル抽出回路１０５Ｉ及び１０５Ｑは、９０度位相が異なるタイミングでデータを抽出する。以下、この受信装置を、比較例の受信装置という。 Here, as a comparative example, consider a receiving apparatus in which the splitter 603 of FIG. 6 is provided instead of the 90-degree hybrid circuit 104 and the phase of the clock signal applied to the level extraction circuits 105I and 105Q is shifted by 90 degrees. That is, the splitter supplies the signals having the same phase to the level extraction circuits 105I and 105Q, and the level extraction circuits 105I and 105Q extract the data at a timing that is 90 degrees different in phase. Hereinafter, this receiving device is referred to as a receiving device of a comparative example.

２４ＧＨｚ帯のＵＷＢ信号等の高い周波数を超広帯域に利用する場合には、レベル抽出回路１０５Ｉ及び１０５Ｑの入力インピーダンスを全帯域にわたりマッチさせることが難しくなる。そのため、レベル抽出回路１０５Ｉ及び１０５Ｑの入力端で反射した信号ＳＩ２及びＳＱ２がスプリッタの入力端に戻ってきてしまう。そのため、受信信号ＳＩ１，ＳＱ１と反射信号ＳＩ２，ＳＱ２の重ね合わさった波形がレベル抽出回路１０５Ｉ及び１０５Ｑによって抽出されてしまい、パルス検出精度が劣化してしまう。 When a high frequency such as a 24 GHz band UWB signal is used in an ultra-wide band, it becomes difficult to match the input impedances of the level extraction circuits 105I and 105Q over the entire band. Therefore, the signals SI2 and SQ2 reflected from the input ends of the level extraction circuits 105I and 105Q return to the input end of the splitter. For this reason, the waveform obtained by superimposing the reception signals SI1, SQ1 and the reflection signals SI2, SQ2 is extracted by the level extraction circuits 105I and 105Q, and the pulse detection accuracy is deteriorated.

図４及び図５は、本実施形態の受信装置及び比較例の受信装置の反射波の影響を示すシミュレーション結果の波形図である。 4 and 5 are waveform diagrams of simulation results showing the influence of reflected waves of the receiving device of this embodiment and the receiving device of the comparative example.

図４は、５０Ωで完全にインピーダンスマッチングをとった理想状態におけるシミュレーション結果を示す波形図である。 FIG. 4 is a waveform diagram showing a simulation result in an ideal state in which impedance matching is completely performed at 50Ω.

信号４０１は、本実施形態の９０度ハイブリッド回路１０４を用いた受信装置の信号であり、９０度ハイブリッド回路１０４の入力端１１１の信号波形を示す。インピーダンスマッチングがとれているため、反射がない信号４０１となる。 A signal 401 is a signal of a receiving apparatus using the 90-degree hybrid circuit 104 of the present embodiment, and shows a signal waveform at the input terminal 111 of the 90-degree hybrid circuit 104. Since impedance matching is achieved, the signal 401 has no reflection.

信号４０２は、比較例のスプリッタを用いた受信装置の信号であり、スプリッタの入力端の信号波形を示す。インピーダンスマッチングがとれているため、反射がない信号４０２となる。 A signal 402 is a signal of a receiving device using the splitter of the comparative example, and shows a signal waveform at the input end of the splitter. Since impedance matching is achieved, the signal 402 has no reflection.

インピーダンスマッチングがとれている場合には、反射が生じないので、信号４０１及び信号４０２には差がみられない。 When impedance matching is achieved, no reflection occurs, so that there is no difference between the signal 401 and the signal 402.

図５は、レベル抽出回路１０５Ｉ及び１０５Ｑの高入力インピーダンスによる反射がある場合のシミュレーション結果を示す波形図である。 FIG. 5 is a waveform diagram showing a simulation result when there is reflection due to the high input impedance of the level extraction circuits 105I and 105Q.

信号５０１は、本実施形態の９０度ハイブリッド回路１０４を用いた受信装置の信号であり、９０度ハイブリッド回路１０４の入力端１１１の信号波形を示す。反射波ＳＩ２及びＳＱ２が相互に打ち消しあうため、反射が防止され、図４の信号４０１と同様の信号となる。 A signal 501 is a signal of a receiving apparatus using the 90-degree hybrid circuit 104 of the present embodiment, and shows a signal waveform of the input terminal 111 of the 90-degree hybrid circuit 104. Since the reflected waves SI2 and SQ2 cancel each other, reflection is prevented and the signal is similar to the signal 401 in FIG.

信号５０２は、比較例のスプリッタを用いた受信装置の信号であり、スプリッタの入力端の信号波形を示す。スプリッタの入力端で反射波ＳＩ２，ＳＱ２と入射波ＳＩ１，ＳＱ１が重なって打ち消し合い、信号５０２の振幅が大きく減少してしまっている。反射の影響により、信号５０２から受信パルスが消滅してしまし、受信パルスを検出できなくなってしまう。 A signal 502 is a signal of a receiving device using the splitter of the comparative example, and shows a signal waveform at the input end of the splitter. Reflected waves SI2, SQ2 and incident waves SI1, SQ1 overlap and cancel each other at the input end of the splitter, and the amplitude of signal 502 is greatly reduced. Due to the influence of reflection, the received pulse disappears from the signal 502, and the received pulse cannot be detected.

本実施形態のレベル抽出回路１０５Ｉ及び１０５Ｑの入力端は、インピーダンスマッチング回路を介さずに、９０度ハイブリッド回路１０４に直接接続される。レベル抽出回路１０５Ｉ及び１０５Ｑの入力インピーダンスが高い場合には、本実施形態及び比較例の受信回路の差が顕著になる。比較例の信号５０２は、反射により、受信パルスのレベルが大きく減少してしまい、受信パルスの検出が困難になる。これに対し、本実施形態の信号５０１は、反射波ＳＩ２及びＳＱ２が相互に打ち消されるので、受信パルスのレベルは減少せず（受信パルス波形は劣化せず）、高精度に受信パルスを検出することができる。 The input terminals of the level extraction circuits 105I and 105Q of this embodiment are directly connected to the 90-degree hybrid circuit 104 without going through the impedance matching circuit. When the input impedance of the level extraction circuits 105I and 105Q is high, the difference between the receiving circuits of the present embodiment and the comparative example becomes significant. The level of the received pulse of the signal 502 of the comparative example is greatly reduced due to reflection, making it difficult to detect the received pulse. On the other hand, in the signal 501 of the present embodiment, the reflected waves SI2 and SQ2 cancel each other, so the level of the received pulse does not decrease (the received pulse waveform does not deteriorate), and the received pulse is detected with high accuracy. be able to.

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。 The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

本発明の実施形態は、例えば以下のように種々の適用が可能である。 The embodiment of the present invention can be applied in various ways as follows, for example.

（付記１）
受信信号を相互に９０度の位相差を有する第１及び第２の受信信号に分配する９０度ハイブリッド回路と、
前記第１の受信信号の線に接続され、クロック信号に同期して前記第１の受信信号のレベルを抽出する第１の抽出回路と、
前記第２の受信信号の線に接続され、前記クロック信号に同期して前記第２の受信信号のレベルを抽出する第２の抽出回路と
を有することを特徴とする受信装置。
（付記２）
前記第１及び第２の抽出回路は、インピーダンスマッチング回路を介さずに、前記９０度ハイブリッド回路に直接接続されることを特徴とする付記１記載の受信装置。
（付記３）
前記第１及び第２の抽出回路は、前記受信信号の周波数の２倍の周波数の入力信号に対してレベル抽出を行うことができる動作速度を有することを特徴とする付記１記載の受信装置。
（付記４）
さらに、無線信号を受信するためのアンテナと、
前記アンテナにより受信した信号をフィルタリングするフィルタとを有し、
前記９０度ハイブリッド回路は、前記フィルタの出力信号を入力することを特徴とする付記１記載の受信装置。
（付記５）
さらに、前記アンテナにより受信した信号を増幅する増幅器を有し、
前記フィルタは、前記増幅器の出力信号を入力することを特徴とする付記４記載の受信装置。
（付記６）
さらに、前記第１の抽出回路の出力信号をアナログからデジタルに変換する第１のアナログデジタル変換器と、
前記第２の抽出回路の出力信号をアナログからデジタルに変換する第２のアナログデジタル変換器とを有することを特徴とする付記１記載の受信装置。
（付記７）
さらに、無線信号を受信するためのアンテナと、
前記アンテナにより受信した信号を増幅する増幅器と、
前記増幅器により増幅された信号をフィルタリングするフィルタと、
前記第１の抽出回路の出力信号をアナログからデジタルに変換する第１のアナログデジタル変換器と、
前記第２の抽出回路の出力信号をアナログからデジタルに変換する第２のアナログデジタル変換器とを有し、
前記９０度ハイブリッド回路は、前記フィルタの出力信号を入力することを特徴とする付記１記載の受信装置。
（付記８）
受信信号を相互に９０度の位相差を有する第１及び第２の受信信号に分配する分配ステップと、
クロック信号に同期して前記第１の受信信号のレベルを抽出する第１の抽出ステップと、
前記クロック信号に同期して前記第２の受信信号のレベルを抽出する第２の抽出ステップと
を有することを特徴とする受信方法。
（付記９）
さらに、アンテナにより受信した信号をフィルタリングするフィルタリングステップを有し、
前記分配ステップは、前記フィルタリングされた信号を分配することを特徴とする付記８記載の受信方法。
（付記１０）
さらに、前記アンテナにより受信した信号を増幅する増幅ステップを有し、
前記フィルタリングステップは、前記増幅された信号をフィルタリングすることを特徴とする付記９記載の受信方法。
（付記１１）
さらに、前記第１の抽出ステップにより抽出されたレベルをアナログからデジタルに変換する第１のアナログデジタル変換ステップと、
前記第２の抽出ステップにより抽出されたレベルをアナログからデジタルに変換する第２のアナログデジタル変換ステップとを有することを特徴とする付記８記載の受信方法。
（付記１２）
さらに、アンテナにより受信した信号を増幅する増幅ステップと、
前記増幅された信号をフィルタリングするフィルタリングステップと、
前記第１の抽出ステップにより抽出されたレベルをアナログからデジタルに変換する第１のアナログデジタル変換ステップと、
前記第２の抽出ステップにより抽出されたレベルをアナログからデジタルに変換する第２のアナログデジタル変換ステップとを有し、
前記分配ステップは、前記フィルタリングされた信号を分配することを特徴とする付記８記載の受信方法。 (Appendix 1)
A 90 degree hybrid circuit that distributes the received signal into first and second received signals having a phase difference of 90 degrees from each other;
A first extraction circuit connected to the first reception signal line and extracting a level of the first reception signal in synchronization with a clock signal;
And a second extraction circuit connected to the second reception signal line for extracting the level of the second reception signal in synchronization with the clock signal.
(Appendix 2)
The receiving apparatus according to claim 1, wherein the first and second extraction circuits are directly connected to the 90-degree hybrid circuit without passing through an impedance matching circuit.
(Appendix 3)
The receiving apparatus according to claim 1, wherein the first and second extraction circuits have an operation speed capable of performing level extraction on an input signal having a frequency twice the frequency of the reception signal.
(Appendix 4)
Furthermore, an antenna for receiving a radio signal;
A filter for filtering a signal received by the antenna;
The receiving apparatus according to appendix 1, wherein the 90-degree hybrid circuit receives an output signal of the filter.
(Appendix 5)
And an amplifier for amplifying a signal received by the antenna,
The receiving apparatus according to claim 4, wherein the filter receives an output signal of the amplifier.
(Appendix 6)
A first analog-to-digital converter that converts the output signal of the first extraction circuit from analog to digital;
The receiving apparatus according to claim 1, further comprising a second analog-digital converter that converts an output signal of the second extraction circuit from analog to digital.
(Appendix 7)
Furthermore, an antenna for receiving a radio signal;
An amplifier for amplifying a signal received by the antenna;
A filter for filtering the signal amplified by the amplifier;
A first analog-to-digital converter that converts an output signal of the first extraction circuit from analog to digital;
A second analog-to-digital converter that converts the output signal of the second extraction circuit from analog to digital;
The receiving apparatus according to appendix 1, wherein the 90-degree hybrid circuit receives an output signal of the filter.
(Appendix 8)
A distributing step of distributing the received signal into first and second received signals having a phase difference of 90 degrees from each other;
A first extracting step of extracting a level of the first received signal in synchronization with a clock signal;
And a second extraction step for extracting the level of the second reception signal in synchronization with the clock signal.
(Appendix 9)
And a filtering step for filtering the signal received by the antenna,
The receiving method according to claim 8, wherein the distributing step distributes the filtered signal.
(Appendix 10)
And amplifying the signal received by the antenna,
The receiving method according to claim 9, wherein the filtering step filters the amplified signal.
(Appendix 11)
A first analog-digital conversion step for converting the level extracted in the first extraction step from analog to digital;
9. The reception method according to claim 8, further comprising a second analog-digital conversion step for converting the level extracted in the second extraction step from analog to digital.
(Appendix 12)
An amplification step for amplifying the signal received by the antenna;
A filtering step for filtering the amplified signal;
A first analog-digital conversion step of converting the level extracted in the first extraction step from analog to digital;
A second analog-to-digital conversion step for converting the level extracted in the second extraction step from analog to digital,
The receiving method according to claim 8, wherein the distributing step distributes the filtered signal.

本発明の実施形態によるウルトラワイドバンド信号受信装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the ultra wideband signal receiver by embodiment of this invention. 本実施形態によるウルトラワイドバンド信号受信装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the ultra wideband signal receiver by this embodiment. Ｉチャネル反射波及びＱチャネル反射波を示す波形図である。It is a wave form diagram which shows an I channel reflected wave and a Q channel reflected wave. ５０Ωで完全にインピーダンスマッチングをとった理想状態におけるシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result in the ideal state which took impedance matching completely at 50 (ohm). レベル抽出回路の高入力インピーダンスによる反射がある場合のシミュレーション結果を示す波形図である。It is a wave form diagram which shows a simulation result in case there exists reflection by the high input impedance of a level extraction circuit. レーダの受信装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the receiver of a radar. 図６の受信装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the receiver of FIG. 他のレーダの受信装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the receiver of another radar. 図８の受信装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the receiver of FIG.

Explanation of symbols

１０１アンテナ
１０２増幅器
１０３バンドパスフィルタ
１０４９０度ハイブリッド回路
１０５Ｉ，１０５Ｑ高速レベル抽出回路
１０６Ｉ，１０６Ｑアナログデジタル変換器
１１０トランジスタ
１１１入力端 DESCRIPTION OF SYMBOLS 101 Antenna 102 Amplifier 103 Band pass filter 104 90 degree hybrid circuit 105I, 105Q High-speed level extraction circuit 106I, 106Q Analog-digital converter 110 Transistor 111 Input terminal

Claims

A 90 degree hybrid circuit that distributes the received signal into first and second received signals having a phase difference of 90 degrees from each other;
A first extraction circuit connected to the first reception signal line and extracting a level of the first reception signal in synchronization with a clock signal;
And a second extraction circuit connected to the second reception signal line for extracting the level of the second reception signal in synchronization with the clock signal.

The receiving apparatus according to claim 1, wherein the first and second extraction circuits are directly connected to the 90-degree hybrid circuit without using an impedance matching circuit.

2. The receiving apparatus according to claim 1, wherein the first and second extraction circuits have an operation speed capable of performing level extraction on an input signal having a frequency twice the frequency of the reception signal. .

Furthermore, an antenna for receiving a radio signal;
A filter for filtering a signal received by the antenna;
The receiving apparatus according to claim 1, wherein the 90-degree hybrid circuit receives an output signal of the filter.

A distributing step of distributing the received signal into first and second received signals having a phase difference of 90 degrees from each other;
A first extracting step of extracting a level of the first received signal in synchronization with a clock signal;
And a second extraction step for extracting the level of the second reception signal in synchronization with the clock signal.