JP2007155599A - Element test device - Google Patents

Element test device Download PDF

Info

Publication number
JP2007155599A
JP2007155599A JP2005353538A JP2005353538A JP2007155599A JP 2007155599 A JP2007155599 A JP 2007155599A JP 2005353538 A JP2005353538 A JP 2005353538A JP 2005353538 A JP2005353538 A JP 2005353538A JP 2007155599 A JP2007155599 A JP 2007155599A
Authority
JP
Japan
Prior art keywords
capacitor
bias
power supply
capacitors
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005353538A
Other languages
Japanese (ja)
Other versions
JP5062994B2 (en
Inventor
Masafumi Kasahara
政史 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NF Corp
Original Assignee
NF Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NF Corp filed Critical NF Corp
Priority to JP2005353538A priority Critical patent/JP5062994B2/en
Publication of JP2007155599A publication Critical patent/JP2007155599A/en
Application granted granted Critical
Publication of JP5062994B2 publication Critical patent/JP5062994B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve one or more problems selected from a group of the following: equalizing ripple current of an element, such as each capacitor; making the current of an alternating-current power supply into necessary minimum; making a bias voltage into necessary minimum; equalizing the bias voltage applied to an element; and removing a voltage balance resistance, regarding a test of an element, such as a capacitor using the ripple current. <P>SOLUTION: This device comprises a first power supply (alternating-current power supply 6) which applies the ripple current to the elements (for example, capacitors C1-C6), a second power supply (direct current bias power supply 8) which applies a bias voltage to the elements, and a bias element which passes a direct current and blocks an alternating current. The elements are connected in series for the first power supply, and are connected to the second power supply in parallel through the bias element. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、キャパシタ等の素子の寿命、信頼性、経年変化、故障モード等の評価に用いられる、キャパシタ等の素子の試験装置に係り、特に、リップル電流等を用いるキャパシタ等の素子の試験装置に関する。
The present invention relates to a test apparatus for an element such as a capacitor used for evaluation of the life, reliability, aging, failure mode, etc. of the element such as a capacitor, and more particularly, to a test apparatus for an element such as a capacitor using a ripple current or the like. About.

リップルを含む電圧の平滑には主としてキャパシタが用いられる。例えば、スイッチング電源の平滑回路に使用するキャパシタには、スイッチング周波数を基本波成分とするリップル電流が流れる。このリップル電流は、キャパシタの発熱等の原因となり、キャパシタの寿命に悪影響を及ぼす。   A capacitor is mainly used for smoothing a voltage including a ripple. For example, a ripple current having a switching frequency as a fundamental component flows in a capacitor used in a smoothing circuit of a switching power supply. This ripple current causes heat generation of the capacitor and adversely affects the life of the capacitor.

このため、キャパシタに対するリップル試験を行い、キャパシタの評価が必要となる。ここで、リップル試験とは、被試験素子であるキャパシタに規定電圧のバイアス電圧を所定時間印加しながら、規定の周波数及び大きさのリップル電流を流し続け、キャパシタの寿命、信頼性、経年変化、故障モード等を評価するための試験である。   For this reason, it is necessary to perform a ripple test on the capacitor and evaluate the capacitor. Here, the ripple test means that while applying a specified voltage bias voltage to the capacitor under test for a predetermined time, a ripple current having a specified frequency and magnitude continues to flow, and the life of the capacitor, reliability, aging, This is a test for evaluating failure modes and the like.

キャパシタ等の素子の試験に関し、リップル成分やバイアス電圧を付与するもの(特許文献1、2)等がある。
特開2003−264000号公報 特開2001−16798号公報
With respect to testing of an element such as a capacitor, there are devices that give a ripple component or a bias voltage (Patent Documents 1 and 2).
JP 2003-264000 A JP 2001-16798 A

このようなリップル試験は、一度の試験に長期間を要する場合があるので、試験を効率化するには多数のキャパシタに同時に試験を実施することが望まれる。リップル試験中は、キャパシタに加わるリップル電流及びバイアス電圧を規定値に維持、管理する必要がある。リップル試験を簡便に行うには、キャパシタに対する給電を抑え、複数のキャパシタを同時に試験することが要請され、同時に試験するには、複数のキャパシタを直列接続や並列接続する構成が取られる。   Since such a ripple test may require a long period of time for a single test, it is desirable to perform a test on a large number of capacitors at the same time in order to improve the efficiency of the test. During the ripple test, it is necessary to maintain and manage the ripple current and bias voltage applied to the capacitor at specified values. In order to perform the ripple test easily, it is required to suppress the power supply to the capacitor and to test the plurality of capacitors at the same time. For the simultaneous testing, a configuration in which the plurality of capacitors are connected in series or in parallel is taken.

図30は、キャパシタが直並列に接続された従来の試験装置を示している。この試験装置100では、被試験素子としてキャパシタC1、C2・・・C8、トランス102、チョークコイル104、交流電源106、直流バイアス電源108、電圧バランス抵抗R1、R2、R3、R4、接続ケーブル110等を備え、キャパシタC1、C2・・・C8は2並列2直列の2系統で構成されている。キャパシタC1、C5の並列回路、キャパシタC3、C7の並列回路の直列接続されている回路部分が1系統目の回路であり、キャパシタC2、C6の並列回路、キャパシタC4、C8の並列回路の直列接続されている回路部分が2系統目の回路である。   FIG. 30 shows a conventional test apparatus in which capacitors are connected in series and parallel. In this test apparatus 100, capacitors C1, C2... C8, transformer 102, choke coil 104, AC power supply 106, DC bias power supply 108, voltage balance resistors R1, R2, R3, R4, connection cable 110, etc. The capacitors C1, C2,... C8 are configured by two systems of two parallel two series. A circuit portion in which a parallel circuit of capacitors C1 and C5 and a parallel circuit of capacitors C3 and C7 are connected in series is a first system circuit, and a parallel connection of capacitors C2 and C6 and a parallel connection of capacitors C4 and C8 are connected in series. This is the second system circuit.

このような試験装置100において、キャパシタC1、C2・・・C8に加わる各リップル電流及び各バイアス電圧ついて、キャパシタC1、C2・・・C8が同一種類、同一容量であれば、それぞれのリップル電流、バイアス電圧も等しく設定する必要がある。各キャパシタC1、C2・・・C8には、交流電源106からトランス102を通してリップル電流が付与されるとともに、直流バイアス電源108からバイアス電圧が加えられる。キャパシタC1、C2・・・C8のインピーダンスが等しくない場合、リップル電流が流れることを阻止するためのチョークコイル104が設置されている。この場合、1系統目及び2系統目の各キャパシタには、トランス102の二次側に対しては直列接続になっているので、二つの系統には同一のリップル電流が流れることになる。   In such a test apparatus 100, for each ripple current and bias voltage applied to the capacitors C1, C2,... C8, if the capacitors C1, C2,. It is necessary to set the bias voltage equally. A ripple current is applied to each of the capacitors C1, C2,... C8 from the AC power source 106 through the transformer 102, and a bias voltage is applied from the DC bias power source 108. When the impedances of the capacitors C1, C2,... C8 are not equal, a choke coil 104 is installed to prevent a ripple current from flowing. In this case, since the capacitors in the first system and the second system are connected in series to the secondary side of the transformer 102, the same ripple current flows in the two systems.

ところで、1系統目と2系統目は、直流バイアス電源108に対してトランス102の二次巻線を介して並列に接続されている。キャパシタのリーク電流や後述の電圧バランス抵抗に流れる直流電流と、トランス102の二次巻線側の巻線抵抗による電圧降下は、通常、バイアス電圧に対して十分に小さく、さらに電圧降下のばらつきはさらに小さい。このため、1系統目及び2系統目の各回路には、同一のバイアス電圧が印加されていると見做すことができる。   Incidentally, the first system and the second system are connected in parallel to the DC bias power supply 108 via the secondary winding of the transformer 102. The voltage drop due to the leakage current of the capacitor and the direct current flowing through the voltage balance resistor described later and the winding resistance on the secondary winding side of the transformer 102 is usually sufficiently small with respect to the bias voltage, and the variation in the voltage drop is Even smaller. For this reason, it can be considered that the same bias voltage is applied to each circuit of the first system and the second system.

キャパシタを直列接続する場合、リーク電流が等しくないときには、各キャパシタにかかるバイアス電圧が異なった電圧になる。これを補正するため、電圧バランス抵抗R1〜R4が接続されており、各キャパシタC1、C2・・・C8に印加されるバイアス電圧がほぼ等しくなるように設定されている。   When the capacitors are connected in series, the bias voltage applied to each capacitor becomes a different voltage when the leak currents are not equal. In order to correct this, voltage balance resistors R1 to R4 are connected, and the bias voltages applied to the capacitors C1, C2,... C8 are set to be substantially equal.

並列接続されているキャパシタC1とキャパシタC5、キャパシタC2とキャパシタC6、キャパシタC3とキャパシタC7、キャパシタC4とキャパシタC8にインピーダンス差があった場合にはその差に応じてリップル電流に差が生じる。このため、キャパシタC1、C2・・・C8のリップル試験では、各キャパシタC1、C2・・・C8について、事前にインピーダンスとリーク電流値の選別をする必要があり、手間がかかる。また、経時変化によりキャパシタC1、C2・・・C8のインピーダンスとリーク電流が変化すると、試験条件が変わってしまい、正確な試験結果が得られないという不都合がある。   When there are impedance differences between the capacitors C1 and C5, the capacitors C2 and C6, the capacitors C3 and C7, and the capacitors C4 and C8 that are connected in parallel, a difference in the ripple current is generated according to the difference. For this reason, in the ripple test of the capacitors C1, C2,... C8, it is necessary to select the impedance and the leakage current value in advance for each of the capacitors C1, C2,. Further, when the impedance and leakage current of the capacitors C1, C2,... C8 change due to changes over time, there is a disadvantage that the test conditions change and an accurate test result cannot be obtained.

キャパシタのリップル試験に関し、同一容量、同一種類の複数のキャパシタを同時に同一条件で試験する場合には各キャパシタに加わるリップル電流及びバイアス電圧を等しくする必要がある。以下、その必要条件や課題を列挙すれば次の通りである。   Regarding the capacitor ripple test, when a plurality of capacitors of the same capacity and the same type are tested simultaneously under the same conditions, it is necessary to equalize the ripple current and bias voltage applied to each capacitor. The necessary conditions and issues are listed below.

(1) キャパシタが並列接続されているとき、キャパシタのインピーダンス、又は配線インピーダンスにばらつきがあると、各キャパシタのリップル電流にばらつきが生じるため、各キャパシタに対して同一条件で試験ができないという問題がある。この問題を解決するために、事前にキャパシタをインピーダンスで選別する方法もあるが、選別に手間がかかり、インピーダンスの経時変化が生じると、再現性の高いデータが得られない。   (1) When capacitors are connected in parallel, if there is variation in capacitor impedance or wiring impedance, the ripple current of each capacitor will vary, so there is a problem that testing cannot be performed for each capacitor under the same conditions. is there. In order to solve this problem, there is a method of selecting capacitors by impedance in advance. However, if the selection takes time and the impedance changes with time, highly reproducible data cannot be obtained.

(2) キャパシタが並列接続されているときは、並列個数分のリップル電流を供給する必要があり、交流電源電流を大きくしなければならない。交流電源の電流を大きくすると、接続ケーブル110のインピーダンスによる電圧降下が増大する。特に、交流電源106の周波数が高い場合は、接続ケーブル110のインダクタンスによる電圧降下が大きくなる。電圧降下が大きい場合は、これを補正するために、交流電源106の電圧も高くしなければならないので、大電力の交流電源が必要になり、交流電源106が大型化し、高価になる。また、試験中は、交流電源106の出力配線から交流電源106の周波数の電波や磁束が放射され、交流電源106の電流が大きい程、他の電子機器に対する妨害が大きくなるおそれがある。キャパシタは、電源の平滑用として使用されるので、リップル電流の周波数におけるインピーダンスは低いことが要求される。このため、リップル試験においては交流電源電圧は低く、電圧は一般的に問題にはならない。   (2) When capacitors are connected in parallel, it is necessary to supply as many ripple currents as the number of parallel capacitors, and the AC power supply current must be increased. When the current of the AC power supply is increased, the voltage drop due to the impedance of the connection cable 110 increases. In particular, when the frequency of the AC power supply 106 is high, the voltage drop due to the inductance of the connection cable 110 becomes large. When the voltage drop is large, the voltage of the AC power source 106 must be increased in order to correct this, so a high-power AC power source is required, and the AC power source 106 becomes larger and expensive. Further, during the test, radio waves and magnetic flux of the frequency of the AC power source 106 are radiated from the output wiring of the AC power source 106, and the larger the current of the AC power source 106, the greater the interference with other electronic devices. Since the capacitor is used for smoothing the power supply, the impedance at the frequency of the ripple current is required to be low. For this reason, the AC power supply voltage is low in the ripple test, and the voltage is generally not a problem.

(3) キャパシタが直列接続されている場合は、直流バイアス電源電圧を高くしなければならない。10直列の場合には、10倍の直流電圧が必要であるから、直列数に比例して直流バイアス電源が高価になる。また、高電圧を扱うことになるので、安全上の問題もある。キャパシタに流れる直流電流、即ち、リーク電流は小さく、直流バイアス電源108の電流は問題にはならない。   (3) When capacitors are connected in series, the DC bias power supply voltage must be increased. In the case of 10 series, 10 times the DC voltage is required, so the DC bias power supply becomes expensive in proportion to the number of series. Moreover, since a high voltage is handled, there is a safety problem. The DC current flowing through the capacitor, that is, the leakage current is small, and the current of the DC bias power supply 108 does not matter.

(4) キャパシタが直列接続されている場合、リーク電流のばらつきにより、キャパシタのバイアス電圧にばらつきを生じ、同一条件での試験ができないという問題がある。   (4) When capacitors are connected in series, there is a problem in that the bias voltage of the capacitor varies due to variations in leakage current, and testing under the same conditions is not possible.

(5) (4) を回避するには、キャパシタに並列に電圧バランス抵抗を設ければよい。この電圧バランス抵抗の抵抗値が高い場合には、バイアス電圧のばらつきを補正できないおそれがある。この電圧バランス抵抗を低くすると、直流バイアス電源108の電流容量を大きくしなければならないので、直流バイアス電源108が大型化し、高価になる。また、電圧バランス抵抗R1、R2、R3、R4での消費電力も無視できない。この消費電力が大きくなると、電圧バランス抵抗R1、R2、R3、R4の発熱がキャパシタの温度を上昇させ、キャパシタの寿命や性能に悪影響を与える場合がある。従って、電圧バランス抵抗を使用しないで、バイアス電圧のばらつきを抑制することが望まれる。   (5) To avoid (4), a voltage balance resistor may be provided in parallel with the capacitor. If the resistance value of the voltage balance resistor is high, there is a possibility that variations in bias voltage cannot be corrected. If this voltage balance resistance is lowered, the current capacity of the DC bias power supply 108 must be increased, and the DC bias power supply 108 becomes large and expensive. Further, the power consumption in the voltage balance resistors R1, R2, R3, R4 cannot be ignored. When the power consumption increases, the heat generated by the voltage balance resistors R1, R2, R3, and R4 increases the temperature of the capacitor, which may adversely affect the life and performance of the capacitor. Therefore, it is desired to suppress variations in bias voltage without using a voltage balance resistor.

斯かる課題を要約して列挙すれば、
a キャパシタ等の素子のリップル電流を等しくすること、
b 交流電源の電流を必要最小限にすること、
c バイアス電源の電圧を必要最小限にすること、
d キャパシタ等の素子に印加されるバイアス電圧を等しくすること、
e 電圧バランス抵抗を除去すること、
等である。
Summarizing such issues,
a equalizing ripple current of capacitors and other elements,
b Minimize the current of the AC power supply,
c Minimizing the voltage of the bias power supply,
d equalizing bias voltages applied to elements such as capacitors;
e removing the voltage balancing resistor;
Etc.

そこで、本発明の目的は、リップル電流を用いるキャパシタ等の素子の試験に関し、上記課題から選択される1つの課題又は2以上の課題を解決することにある。
Therefore, an object of the present invention is to solve one problem or two or more problems selected from the above-mentioned problems with respect to testing of an element such as a capacitor using a ripple current.

上記課題を解決した本発明のキャパシタ等の素子の試験装置の構成は、以下の通りである。   The configuration of a test apparatus for an element such as a capacitor according to the present invention that solves the above-described problems is as follows.

本発明の第1の側面は、被試験素子にリップル電流を流す素子の試験装置であって、前記素子にリップル電流を付与する第1の電源と、前記素子にバイアス電圧を付与する第2の電源と、直流電流を通過させ交流電流を阻止するバイアス素子とを備え、前記第1の電源に対して前記素子を直列に接続し、前記第2の電源に前記バイアス素子を介して前記素子を並列に接続した構成である。   According to a first aspect of the present invention, there is provided a device testing apparatus for supplying a ripple current to a device under test, a first power source for applying a ripple current to the device, and a second power source for applying a bias voltage to the device. A power supply and a bias element that passes a direct current and blocks an alternating current, the element is connected in series to the first power supply, and the element is connected to the second power supply via the bias element. It is the structure connected in parallel.

被試験素子は単一又は複数であってもよく、この素子に対し、第1の電源よりリップル電流が付与されるとともに、第2の電源よりバイアス電圧が付与される。素子と第2の電源との間に介在させたバイアス素子により、直流電流を通過させ交流電流が阻止される。
The element under test may be single or plural, and a ripple current is applied to the element from the first power supply and a bias voltage is applied from the second power supply. A bias element interposed between the element and the second power source allows a direct current to pass and prevents an alternating current.

本発明の第2の側面は、被試験素子にリップル電流を流す素子の試験装置であって、前記素子にリップル電流を付与する第1の電源と、直流電圧を発生する第2の電源と、前記第2の電源と前記素子との間に設けられて前記直流電圧を通過させ且つ前記リップル電流を阻止するバイアス素子とを含み、前記素子に、前記第1の電源から前記リップル電流を付与するとともに、前記第2の電源から前記直流電圧を付与する構成である。斯かる構成によれば、素子にリップル電流を付与するとともに直流電圧を付与し、素子の試験を効率的に行うことができる。   A second aspect of the present invention is a device testing apparatus for causing a ripple current to flow through an element under test, wherein the first power supply applies a ripple current to the element, a second power supply that generates a DC voltage, A biasing element provided between the second power supply and the element for passing the DC voltage and blocking the ripple current, and applying the ripple current from the first power supply to the element In addition, the DC voltage is applied from the second power source. According to such a configuration, a ripple current can be applied to the element and a DC voltage can be applied to efficiently test the element.

本発明の第3の側面は、被試験素子のキャパシタにリップル電流を流すキャパシタの試験装置であって、前記キャパシタにリップル電流を付与するとともに直流バイアス電圧を付与し、前記キャパシタに前記直流バイアス電圧を通過させ且つ前記リップル電流を阻止するバイアス素子を接続した構成である。   According to a third aspect of the present invention, there is provided a capacitor testing apparatus for causing a ripple current to flow in a capacitor of an element under test, the ripple current being applied to the capacitor, a DC bias voltage being applied thereto, and the DC bias voltage being applied to the capacitor. And a bias element that blocks the ripple current is connected.

本発明の第4の側面は、被試験素子のキャパシタにリップル電流を流すキャパシタの試験装置であって、前記キャパシタにリップル電流を付与する第1の電源と、直流電圧を発生する第2の電源と、前記第2の電源と前記キャパシタとの間に設けられて前記直流電圧を通過させ且つ前記リップル電流を阻止するバイアス素子とを含み、前記キャパシタに、前記第1の電源から前記リップル電流を付与するとともに、前記第2の電源から前記直流電圧を付与する構成である。   According to a fourth aspect of the present invention, there is provided a capacitor testing apparatus for supplying a ripple current to a capacitor of a device under test, a first power supply for applying a ripple current to the capacitor, and a second power supply for generating a DC voltage. And a bias element that is provided between the second power source and the capacitor and passes the DC voltage and blocks the ripple current, and the capacitor receives the ripple current from the first power source. And the DC voltage is applied from the second power source.

本発明の第5の側面は、被試験素子のキャパシタにリップル電流を流すキャパシタの試験装置であって、複数のキャパシタからなるキャパシタ回路と、前記キャパシタ回路又は前記キャパシタにリップル電流を付与する第1の電源と、前記キャパシタ回路又は前記キャパシタに付与すべき直流電圧を発生する第2の電源と、この第2の電源と前記キャパシタ回路又は前記キャパシタとの間に介在し、前記第2の電源の前記直流電圧を通過させて前記キャパシタ回路又は前記キャパシタに付与するとともに、前記第1の電源の前記リップル電流を阻止するバイアス素子とを備え、前記バイアス素子が巻線を備えるインダクタで構成され、該インダクタが前記キャパシタに対して同一値となる電流成分に対してはインダクタンスを小さく、前記キャパシタに対して異なる値となる電流成分に対してはインダクタンスを大きく設定するように前記キャパシタに接続された構成である。   According to a fifth aspect of the present invention, there is provided a capacitor testing apparatus for causing a ripple current to flow in a capacitor of a device under test, a capacitor circuit composed of a plurality of capacitors, and a first that applies a ripple current to the capacitor circuit or the capacitor. A second power source that generates a DC voltage to be applied to the capacitor circuit or the capacitor, and is interposed between the second power source and the capacitor circuit or the capacitor. A bias element that passes the DC voltage and applies the same to the capacitor circuit or the capacitor and blocks the ripple current of the first power supply, and the bias element is configured by an inductor including a winding, For the current component where the inductor has the same value as the capacitor, the inductance is reduced, and the key is Is a configuration that is connected to the capacitor to be greater inductance for current component as a different value for Pashita.

上記試験装置において、前記バイアス素子は、前記素子のインピーダンス値以上のインピーダンスを持つ構成としてもよい。   In the test apparatus, the bias element may have an impedance that is equal to or greater than an impedance value of the element.

上記試験装置において、前記バイアス素子がダイオードである構成としてもよい。   In the test apparatus, the bias element may be a diode.

上記試験装置において、前記バイアス素子に発生する直流電圧、又は前記バイアス素子に接続された抵抗に発生する直流電圧から前記素子のリーク電流を検出する構成としてもよい。   In the test apparatus, a leak current of the element may be detected from a DC voltage generated in the bias element or a DC voltage generated in a resistor connected to the bias element.

上記試験装置において、前記バイアス素子に発生する交流電圧、又は前記バイアス素子に接続された抵抗に発生する交流電圧から前記素子のリップル電流を検出する構成としてもよい。   The test apparatus may be configured to detect a ripple current of the element from an AC voltage generated in the bias element or an AC voltage generated in a resistor connected to the bias element.

上記試験装置において、前記バイアス素子がトランスである構成としてもよい。   In the test apparatus, the bias element may be a transformer.

上記試験装置において、前記バイアス素子は、前記第1の電源の周波数に共振する共振回路又は共振素子である構成としてもよい。   In the test apparatus, the bias element may be a resonance circuit or a resonance element that resonates with the frequency of the first power supply.

上記構成において、第1の電源に対してキャパシタ等の素子を直列に接続した構成とすれば、素子には同一のリップル電流が流れることになる。斯かる構成によれば、キャパシタ等の素子のリップル電流を等しくでき、第1の電源の電流を必要最小限にできる。また、第2の電源に対してバイアス素子を介してキャパシタ等の素子を接続すれば、素子に加えられる直流電圧を必要最小限にでき、素子に印加される直流電圧も等しくできる。また、電圧バランス抵抗を省略できる。   In the above-described configuration, if an element such as a capacitor is connected in series to the first power supply, the same ripple current flows through the element. According to such a configuration, the ripple currents of elements such as capacitors can be made equal, and the current of the first power supply can be minimized. If an element such as a capacitor is connected to the second power supply via a bias element, the direct current voltage applied to the element can be minimized, and the direct current voltage applied to the element can be made equal. Further, the voltage balance resistor can be omitted.

バイアス素子にトランス等のインダクタを用いれば、その特性を活用でき、キャパシタ等の素子のリップル電流を等しくでき、第1の電源の電流を必要最小限にできる。また、第2の電源に対してキャパシタ等の素子を並列に接続する構成とすれば、素子に加えられる直流電圧を必要最小限にでき、素子に印加される直流電圧も等しくできる。また、電圧バランス抵抗を省略できる。   If an inductor such as a transformer is used as the bias element, the characteristics can be utilized, the ripple current of the element such as a capacitor can be made equal, and the current of the first power supply can be minimized. In addition, when a device such as a capacitor is connected in parallel to the second power supply, the DC voltage applied to the device can be minimized and the DC voltage applied to the device can be made equal. Further, the voltage balance resistor can be omitted.

バイアス素子にインピーダンスの大なる素子を用いれば、キャパシタ等の素子に流れるリップル電流を等しくできるので、第1の電源の電流を必要最小限にできる。
If an element having a large impedance is used as the bias element, the ripple current flowing through the element such as a capacitor can be made equal, so that the current of the first power supply can be minimized.

本発明によれば、次の1又は2以上の効果が得られる。   According to the present invention, one or more of the following effects can be obtained.

(1) キャパシタ等の被試験素子のリップル電流を等しくすることができる。   (1) The ripple current of the device under test such as a capacitor can be made equal.

(2) キャパシタ等の被試験素子にリップル電流を付与する第1の電源の電流を必要最小限にできる。   (2) The current of the first power supply that gives ripple current to the device under test such as a capacitor can be minimized.

(3) キャパシタ等の被試験素子にバイアス電圧を付与する第2の電源の直流電圧を必要最小限にできる。   (3) The DC voltage of the second power source for applying a bias voltage to the device under test such as a capacitor can be minimized.

(4) キャパシタ等の被試験素子にバイアス電圧として付与する直流電圧を等しくすることができる。   (4) DC voltages applied as bias voltages to devices under test such as capacitors can be made equal.

(5) 電圧バランス抵抗を除くことができ、回路構成の簡略化とともに、電圧バランス抵抗に発熱を生じさせることがない。
(5) The voltage balance resistor can be eliminated, the circuit configuration is simplified, and the voltage balance resistor does not generate heat.

〔第1の実施の形態〕 [First Embodiment]

本発明の素子の試験装置の第1の実施の形態について、図1〜図10を参照して説明する。図1は、本発明の第1の実施の形態に係るキャパシタのリップル試験装置又はリップル試験方法に用いる回路の一例を示す回路図、図2は、その一例を示す回路図、図3はそのシミュレーション結果を示す図、図4は第1の実施の形態における試験装置の他の構成例を示す回路図、図5はそのシミュレーション結果を示す図、図6はバイアス素子の構成例を示す回路図、図7〜図10は第1の実施の形態における変形例を示す回路図である。各図において、共通部分には同一符号を付してある。   A first embodiment of a device testing apparatus according to the present invention will be described with reference to FIGS. 1 is a circuit diagram showing an example of a circuit used in the capacitor ripple test apparatus or ripple test method according to the first embodiment of the present invention, FIG. 2 is a circuit diagram showing an example thereof, and FIG. 3 is a simulation thereof. FIG. 4 is a circuit diagram illustrating another configuration example of the test apparatus according to the first embodiment, FIG. 5 is a diagram illustrating the simulation result, and FIG. 6 is a circuit diagram illustrating a configuration example of the bias element. 7 to 10 are circuit diagrams showing modifications of the first embodiment. In each drawing, common parts are denoted by the same reference numerals.

このリップル試験装置2には、単一又は複数の被試験素子として例えば、キャパシタC1、C2、C3、C4が接続されており、これらキャパシタC1〜C4は直列に接続され、キャパシタ回路4を構成している。このキャパシタ回路4において、この実施の形態では、キャパシタC1は接続点a側をマイナス端子、キャパシタC1、C2は接続点b側をプラス端子、キャパシタC2、C3は接続点c側をマイナス端子、キャパシタC3、C4は接続点d側をプラス端子、キャパシタC4は接続点e側をマイナス端子に設定されている。この場合、キャパシタC1〜C4は有極性素子であるか否かを問わないが、素子単体で有極性を持たない場合には電源が持つ極性に依存する。   For example, capacitors C 1, C 2, C 3, and C 4 are connected to the ripple test apparatus 2 as single or a plurality of devices under test. These capacitors C 1 to C 4 are connected in series to constitute a capacitor circuit 4. ing. In this capacitor circuit 4, in this embodiment, the capacitor C1 has a minus terminal on the connection point a side, the capacitors C1 and C2 have a plus terminal on the connection point b side, and the capacitors C2 and C3 have a minus terminal on the connection point c side. C3 and C4 are set to the plus terminal on the connection point d side, and the capacitor C4 is set to the minus terminal on the connection point e side. In this case, it does not matter whether or not the capacitors C1 to C4 are polar elements. However, when the element alone has no polarity, it depends on the polarity of the power source.

このリップル試験装置2には、第1の電源として例えば、交流電源6、第2の電源として例えば、直流バイアス電源8が設置されている。交流電源6は、キャパシタ回路4又は各キャパシタC1〜C4に付与すべきリップル電流i又はリップル電圧を発生する。その構成は電流源又は電圧源の何れであってもよく、V1は交流電源6の電圧である。ここで、リップル電流iは、周波数及び特定のレベルを備えている。また、直流バイアス電源8は、各キャパシタC1〜C4に直流バイアス電圧を付与する直流電源であり、V2はその直流電圧である。   In the ripple test apparatus 2, for example, an AC power source 6 is installed as a first power source, and a DC bias power source 8 is installed as a second power source. The AC power supply 6 generates a ripple current i or a ripple voltage to be applied to the capacitor circuit 4 or each of the capacitors C1 to C4. The configuration may be either a current source or a voltage source, and V1 is the voltage of the AC power source 6. Here, the ripple current i has a frequency and a specific level. The DC bias power supply 8 is a DC power supply that applies a DC bias voltage to each of the capacitors C1 to C4, and V2 is the DC voltage.

交流電源6には各キャパシタC1〜C4が直列に接続され、交流電源6からリップル電流iが付与される。また、キャパシタ回路4の接続点a、b、c、d、eのそれぞれにはバイアス素子Z1、Z2、Z3、Z4、Z5を介して直流バイアス電源8が接続され、直流バイアス電圧が印加されている。各バイアス素子Z1〜Z5には、直流を通過させるとともに交流を阻止する特性を備えた素子又は回路が用いられる。   Capacitors C <b> 1 to C <b> 4 are connected in series to the AC power supply 6, and a ripple current i is applied from the AC power supply 6. Further, a DC bias power supply 8 is connected to each of the connection points a, b, c, d, e of the capacitor circuit 4 via bias elements Z1, Z2, Z3, Z4, Z5, and a DC bias voltage is applied. Yes. As each of the bias elements Z1 to Z5, an element or a circuit having a characteristic of passing a direct current and blocking an alternating current is used.

このように直流通過・交流遮断性を備えたバイアス素子Z1〜Z5を設置したことにより、このリップル試験装置2では、各バイアス素子Z1〜Z5がリップル電流iを遮断する構成とすれば、各キャパシタC1〜C4に流れるリップル電流iは等しくなる。   By installing the bias elements Z1 to Z5 having direct current passing / interrupting properties in this way, in this ripple test apparatus 2, if each bias element Z1 to Z5 is configured to block the ripple current i, each capacitor The ripple current i flowing through C1 to C4 is equal.

ところで、バイアス素子Z1〜Z5がリップル電流iを通過させると仮定すると、交流電源6には、キャパシタC1〜C4とともにバイアス素子Z1〜Z5が負荷として接続されている。バイアス素子Z1、Z5の直列回路は、交流電源6に直接接続され、バイアス素子Z2、Z4の直列回路は、キャパシタC2、C3の直列回路に並列に接続されている。バイアス素子Z2、Z4にリップル電流が流れると仮定すると、キャパシタC1、C4に流れるリップル電流は、キャパシタC2、C3に流れるリップル電流よりも多くなってしまう。このようなリップル電流のばらつきはバイアス素子Z1〜Z5がリップル電流を阻止する機能を備えていれば容易に解消されることである。即ち、各バイアス素子Z1〜Z5が交流電源6の周波数fにより高インピーダンスを呈する特性を備えた素子であればよい。   Assuming that the bias elements Z1 to Z5 pass the ripple current i, the AC power supply 6 is connected to the bias elements Z1 to Z5 together with the capacitors C1 to C4 as a load. The series circuit of the bias elements Z1 and Z5 is directly connected to the AC power source 6, and the series circuit of the bias elements Z2 and Z4 is connected in parallel to the series circuit of the capacitors C2 and C3. Assuming that a ripple current flows through the bias elements Z2 and Z4, the ripple current flowing through the capacitors C1 and C4 is larger than the ripple current flowing through the capacitors C2 and C3. Such a variation in ripple current is easily eliminated if the bias elements Z1 to Z5 have a function of blocking the ripple current. In other words, each bias element Z <b> 1 to Z <b> 5 may be an element having a characteristic that exhibits a high impedance by the frequency f of the AC power supply 6.

そして、キャパシタC1〜C4のリーク電流は相対的に小さく、直流バイアス電源8の電圧V2は殆どそのまま、バイアス素子Z1〜Z5を通して各キャパシタC1〜C4に印加される。しかしながら、各キャパシタC1〜C4のリーク電流は皆無ではないので、バイアス素子Z1〜Z5は直流電流を流す素子又は回路で構成すればよい。   The leakage currents of the capacitors C1 to C4 are relatively small, and the voltage V2 of the DC bias power supply 8 is almost applied as it is to the capacitors C1 to C4 through the bias elements Z1 to Z5. However, since the leakage currents of the capacitors C1 to C4 are not completely absent, the bias elements Z1 to Z5 may be configured by elements or circuits that allow direct current to flow.

キャパシタC1〜C4のリーク電流にばらつきがある場合には、そのリーク電流によってバイアス素子Z1〜Z5に直流電圧が発生し、この電圧に起因して各キャパシタC1〜C4に加わる直流電圧にばらつきが生じることになる。これを避けるには、リーク電流によってバイアス素子Z1〜Z5に生じる電圧を無視できるレベルにすればよく、そのためには例えば、バイアス素子Z1〜Z5に直流抵抗の低いものを使用すればよい。   When the leakage currents of the capacitors C1 to C4 vary, a DC voltage is generated in the bias elements Z1 to Z5 due to the leakage current, and the DC voltages applied to the capacitors C1 to C4 vary due to this voltage. It will be. In order to avoid this, the voltage generated in the bias elements Z1 to Z5 due to the leakage current may be set to a negligible level. For this purpose, for example, a bias element having low DC resistance may be used.

各キャパシタC1〜C4に加わる直流電圧がキャパシタC1〜C4の寿命に影響を及ぼすことが知られているが、これはリップル試験においても直流電圧値を正確に管理することが要請されている。斯かる要請に対しては、バイアス素子Z1〜Z5の直流抵抗を低くすればよい。   Although it is known that the DC voltage applied to each of the capacitors C1 to C4 affects the life of the capacitors C1 to C4, it is required to accurately manage the DC voltage value even in the ripple test. In response to such a request, the DC resistance of the bias elements Z1 to Z5 may be lowered.

第1の実施の形態において、バイアス素子Z1〜Z5に抵抗を用いてもよい。抵抗の場合、直流抵抗と交流電源6の周波数におけるインピーダンスは同一であり、斯かる試験条件を設定すれば、バイアス素子Z1〜Z5に抵抗を利用することができる。   In the first embodiment, resistors may be used for the bias elements Z1 to Z5. In the case of resistance, the DC resistance and the impedance at the frequency of the AC power supply 6 are the same, and if such test conditions are set, the resistance can be used for the bias elements Z1 to Z5.

第1の実施の形態において、バイアス素子Z1〜Z5にインダクタを用いてもよい。即ち、交流電源6の周波数により大きいインピーダンス値を持つインダクタを使用すれば、バイアス素子Z1〜Z5にリップル電流が流れ難くなる。50〔Hz〕/120〔Hz〕程度の低周波数では、インダクタは大きく、高価となり、巻線数が多いために直流抵抗も大きくなりがちであるが、一般のスイッチング電源用キャパシタの試験では、数十kHz以上の周波数が用いられるので、低周波数における不都合はない。   In the first embodiment, inductors may be used for the bias elements Z1 to Z5. That is, if an inductor having a larger impedance value at the frequency of the AC power supply 6 is used, it becomes difficult for a ripple current to flow through the bias elements Z1 to Z5. At a low frequency of about 50 [Hz] / 120 [Hz], the inductor is large and expensive, and the DC resistance tends to increase due to the large number of windings. Since a frequency of 10 kHz or higher is used, there is no inconvenience at a low frequency.

キュリー点以下の温度環境であれば、バイアス素子Z1〜Z5としてコア付きインダクタを用いることができる。コア付きインダクタは、空芯インダクタと比較すると、交流に対してより高インピーダンスになり、直流に対してより低抵抗にできることから、バイアス素子として有利な性質を持っている。   In a temperature environment below the Curie point, a cored inductor can be used as the bias elements Z1 to Z5. The inductor with a core has an advantageous property as a bias element because it has a higher impedance with respect to alternating current and a lower resistance with respect to direct current than an air core inductor.

また、バイアス素子Z1〜Z5に抵抗を用いた場合には、コア付きインダクタよりも温度の影響が小さく、周囲温度の自由度が拡大する。   When resistors are used for the bias elements Z1 to Z5, the influence of temperature is smaller than that of the cored inductor, and the degree of freedom of the ambient temperature is increased.

この第1の実施の形態において、バイアス素子Z1〜Z5には図2に示すように、ダイオードを用いることができる。図2は、ダイオードD1〜D5を用いたリップル試験装置2を示す回路図(シミュレーション回路)である。   In the first embodiment, diodes can be used as the bias elements Z1 to Z5 as shown in FIG. FIG. 2 is a circuit diagram (simulation circuit) showing the ripple test apparatus 2 using the diodes D1 to D5.

この場合、交流電源6及び直流バイアス電源8を0〔V〕にし、直流バイアス電源8の電圧を0〔V〕からV2〔V〕に上昇させると、各キャパシタC1〜C4は電圧{V2−(2×Vf)}に充電される。但し、Vfはダイオードの順電圧である。   In this case, when the AC power supply 6 and the DC bias power supply 8 are set to 0 [V], and the voltage of the DC bias power supply 8 is increased from 0 [V] to V2 [V], each capacitor C1 to C4 has the voltage {V2- ( 2 × Vf)}. However, Vf is a forward voltage of a diode.

交流電源6の起動から数サイクル間では、ダイオードD1〜D5はリップル電流に対して整流作用を持ち、その後は、キャパシタC1、C4の充電が完了する。この場合、交流電源6を働かせ、瞬時電圧がピークに達し、キャパシタC1側が+、キャパシタC4側が−となったときには、交流電源6→D1→直流バイアス電源8→D4の経路によりキャパシタC4が充電される。また、キャパシタC1側が−、キャパシタC4側が+となったときには、交流電源6→D5→直流バイアス電源8→D2の経路によりキャパシタC1が充電される。   During several cycles after the AC power supply 6 is started, the diodes D1 to D5 have a rectifying action on the ripple current, and thereafter, charging of the capacitors C1 and C4 is completed. In this case, when the AC power supply 6 is operated and the instantaneous voltage reaches a peak and the capacitor C1 side becomes + and the capacitor C4 side becomes-, the capacitor C4 is charged through the path of the AC power supply 6 → D1 → DC bias power supply 8 → D4. The Further, when the capacitor C1 side becomes-and the capacitor C4 side becomes +, the capacitor C1 is charged through the path of the AC power source 6 → D5 → DC bias power source 8 → D2.

このようにダイオードD1〜D5を用いたシミュレーション回路では、キャパシタC1〜C4=1〔μF〕、直流バイアス電圧V2=100〔V〕、交流電源6の周波数f=100〔kHz〕、電圧V1=10〔Vp−p〕とすると、リップル電流i=1.6〔Ap−p〕となる。   As described above, in the simulation circuit using the diodes D1 to D5, the capacitors C1 to C4 = 1 [μF], the DC bias voltage V2 = 100 [V], the frequency f = 100 [kHz] of the AC power supply 6, and the voltage V1 = 10. If [Vp−p], the ripple current i = 1.6 [Ap−p].

斯かるシミュレーションの結果は図3に示す通りである。図3(A)は、キャパシタC1〜C4の電圧、図3(B)及び図3(C)は、ダイオードD1〜D5の電流であり、横軸は時間である。   The result of such a simulation is as shown in FIG. 3A shows the voltages of the capacitors C1 to C4, FIGS. 3B and 3C show the currents of the diodes D1 to D5, and the horizontal axis represents time.

給電開始から5〔μs〕区間でダイオードD1、D4に電流が流れ、その電流によりキャパシタC4が充電されている。次の5〔μs〕区間でダイオードD2、D5に電流が流れ、その電流によりキャパシタC1が充電されている。この場合、キャパシタC2、C3の直流電圧の平均値が100〔V〕であるのに対し、キャパシタC1、C4の直流電圧の平均値が102〔V〕となり、2〔%〕だけ当初電圧より高くなっている。   Current flows through the diodes D1 and D4 in the section of 5 [μs] from the start of power supply, and the capacitor C4 is charged by the current. In the next 5 [μs] section, current flows through the diodes D2 and D5, and the capacitor C1 is charged by the current. In this case, the average value of the DC voltage of the capacitors C2 and C3 is 100 [V], whereas the average value of the DC voltage of the capacitors C1 and C4 is 102 [V], which is 2% higher than the initial voltage. It has become.

このシミュレーションにより明らかなように、より低いバイアス電圧で試験する場合にはこの電圧の違いが顕著となるが、上記のシミュレーション条件であれば実用上無視できるレベルである。   As is apparent from this simulation, this difference in voltage becomes significant when testing at a lower bias voltage, but it is practically negligible under the above simulation conditions.

キャパシタC1〜C4のリップル電圧がダイオードD1〜D5の順電圧Vfより小さい場合には整流作用は生じない。しかしながら、ダイオードD1〜D5の順電圧VfやキャパシタC1〜C4のバイアス電圧のばらつきはキャパシタC1〜C4のリーク電流に依存し、バイアス電圧が低い場合にはバイアス電圧のばらつきが無視できなくなる。   When the ripple voltage of the capacitors C1 to C4 is smaller than the forward voltage Vf of the diodes D1 to D5, no rectification action occurs. However, variations in the forward voltage Vf of the diodes D1 to D5 and the bias voltage of the capacitors C1 to C4 depend on the leakage currents of the capacitors C1 to C4. When the bias voltage is low, variations in the bias voltage cannot be ignored.

斯かる現象は、図4に示すシミュレーション回路を以て検証することができる。キャパシタC1〜C4=1000〔μF〕、直流バイアス電圧V2=100〔V〕、交流電源6の周波数f=100〔kHz〕、電圧V1=100〔mVp−p〕とすると、リップル電流i=16〔Ap−p〕となる。キャパシタC1のリーク電流を100〔μA〕に模擬するため、抵抗R1が付加されている。   Such a phenomenon can be verified with the simulation circuit shown in FIG. When the capacitors C1 to C4 = 1000 [μF], the DC bias voltage V2 = 100 [V], the frequency f = 100 [kHz] of the AC power source 6 and the voltage V1 = 100 [mVp-p], the ripple current i = 16 [ Ap-p]. In order to simulate the leakage current of the capacitor C1 to 100 [μA], a resistor R1 is added.

斯かるシミュレーション結果を図5に示す。図5において、(A)は、キャパシタC1〜C4の瞬時電圧、(B)及び(C)は、ダイオードD1〜D5の瞬時電流であり、横軸は時間である。   Such a simulation result is shown in FIG. In FIG. 5, (A) is the instantaneous voltage of the capacitors C1 to C4, (B) and (C) are the instantaneous currents of the diodes D1 to D5, and the horizontal axis is time.

この場合、リップル電圧の発生は確認できない程度であり、直流電圧では、キャパシタC1は99〔V〕、キャパシタC2、C4は99.5〔V〕、キャパシタC3は100〔V〕となり、±0.5〔V〕(±0.5〔%〕)のばらつきが生じている。このシミュレーション結果から明らかなように、上記条件であれば無視できるレベルである。   In this case, the generation of ripple voltage cannot be confirmed. With DC voltage, capacitor C1 is 99 [V], capacitors C2 and C4 are 99.5 [V], and capacitor C3 is 100 [V]. There is a variation of 5 [V] (± 0.5 [%]). As is clear from the simulation results, the above conditions are negligible.

第1の実施の形態において、バイアス素子Z1〜Z5にインダクタとキャパシタを並列にしたものを用いてもよい。図6は、インダクタL及びキャパシタCのLC並列回路からなるバイアス素子Z1〜Z5の構成例を示す回路図である。斯かる構成において、LC並列回路の並列共振周波数をリップル周波数に一致させれば、その周波数においてインピーダンスが高くなるので、バイアス素子Z1〜Z5にはリップル電流は殆ど流れなくなる。しかも、直流抵抗は無視できる程度(殆どゼロ)であるから、直流バイアス電圧には殆ど影響しないという利点もある。   In the first embodiment, bias elements Z1 to Z5 having inductors and capacitors in parallel may be used. FIG. 6 is a circuit diagram illustrating a configuration example of bias elements Z1 to Z5 including an LC parallel circuit of an inductor L and a capacitor C. In such a configuration, if the parallel resonance frequency of the LC parallel circuit is made to coincide with the ripple frequency, the impedance becomes high at that frequency, so that the ripple current hardly flows through the bias elements Z1 to Z5. In addition, since the direct current resistance is negligible (almost zero), there is an advantage that the direct current bias voltage is hardly affected.

被試験素子であるキャパシタの個数は、1個以上のいくつでもよいが、奇数個の場合、交流電源6が直流バイアス電源8の直流バイアス電圧とほぼ等しい直流電圧の上にリップル電流を重畳することが必要になるので、偶数個が望ましい。   The number of capacitors, which are the elements under test, may be any number of one or more, but in the case of an odd number, the AC power supply 6 superimposes a ripple current on a DC voltage substantially equal to the DC bias voltage of the DC bias power supply 8. Is required, so an even number is desirable.

単一のキャパシタC1を用いた場合には、図7に示すように構成することができる。図7は、単一のキャパシタC1を用いた場合の構成例を示している。交流電源6は、リップル電流に加えて、キャパシタC1に直流バイアス電源8から与えられている直流バイアス電圧V2に相当する直流電圧(≒V2)を発生させる必要がある。斯かる構成においても、キャパシタC1のリップル試験を行うことができる。   When a single capacitor C1 is used, it can be configured as shown in FIG. FIG. 7 shows a configuration example when a single capacitor C1 is used. The AC power supply 6 needs to generate a DC voltage (≈V2) corresponding to the DC bias voltage V2 applied from the DC bias power supply 8 to the capacitor C1 in addition to the ripple current. Even in such a configuration, a ripple test of the capacitor C1 can be performed.

また、交流電源6に既述の直流電圧(≒V2)を発生させない場合には、図8に示すように、キャパシタC5を追加すればよい。   Further, when the above-described DC voltage (≈V2) is not generated in the AC power source 6, a capacitor C5 may be added as shown in FIG.

被試験素子として2つのキャパシタC1、C2を用いた場合には、図9に示す回路構成とすればよい。このように、キャパシタが偶数の場合、交流電源6には既述の直流電圧を発生させる必要はない。図1に示した回路でも同様である。   When two capacitors C1 and C2 are used as the device under test, the circuit configuration shown in FIG. As described above, when the number of capacitors is an even number, the AC power supply 6 does not need to generate the above-described DC voltage. The same applies to the circuit shown in FIG.

第1の実施の形態において、キャパシタC1〜C4に交流電源6が直接に加えられているが、図10に示すように、キャパシタ回路4に対し、トランス10を介して交流電源6を接続する構成としてもよい。キャパシタ回路4に接続される交流電源6には、比較的低電圧で大電流を取り出すことができる交流電源が必要となる。その場合、ステップダウントランスを用いることが可能であり、ステップダウントランスを用いれば、交流電源6の出力電流をより小さくできる。この結果、交流電源6とトランス10の間の接続ケーブル11を長くしても、電波の放射、磁束の漏洩や電圧降下を小さくすることができる。さらに、トランス10を用いた構成とすれば、安全性を高めたり、キャパシタ回路4と直流バイアス電源8の接地電位の相違による影響の低減や回避の効果も期待できる。   In the first embodiment, the AC power supply 6 is directly added to the capacitors C1 to C4. However, as shown in FIG. 10, the AC power supply 6 is connected to the capacitor circuit 4 via the transformer 10. It is good. The AC power supply 6 connected to the capacitor circuit 4 requires an AC power supply that can extract a large current at a relatively low voltage. In that case, a step-down transformer can be used, and if the step-down transformer is used, the output current of the AC power supply 6 can be further reduced. As a result, even if the connection cable 11 between the AC power supply 6 and the transformer 10 is lengthened, radio wave radiation, magnetic flux leakage, and voltage drop can be reduced. Furthermore, if the configuration using the transformer 10 is used, safety can be improved, and an effect of reducing or avoiding the influence due to the difference in ground potential between the capacitor circuit 4 and the DC bias power supply 8 can be expected.

以上述べた第1の実施の形態によれば、次の効果が得られる。   According to the first embodiment described above, the following effects can be obtained.

(1) 交流電源6にキャパシタC1〜C4が直列に接続された構成では、キャパシタC1〜C4のインピーダンスや配線インピーダンスに不揃い(ばらつき)があった場合でも、同一のリップル電流をキャパシタC1〜C4に与えることができる。また、複数のキャパシタC1〜C4を同時に試験する場合であっても、交流電源6からキャパシタC1〜C4に供給する電流はキャパシタC1〜C4を並列に接続したときよりも小さくてよく、配線による電圧降下も抑制できる。また、トランス10のようにステップダウントランスを併用してもよく、ステップダウントランスを併用すれば、交流電源6の出力電流をより小さくすることができる。   (1) In the configuration in which the capacitors C1 to C4 are connected in series to the AC power source 6, even when the impedance and wiring impedance of the capacitors C1 to C4 are uneven (variation), the same ripple current is supplied to the capacitors C1 to C4. Can be given. Even when a plurality of capacitors C1 to C4 are tested at the same time, the current supplied from the AC power supply 6 to the capacitors C1 to C4 may be smaller than when the capacitors C1 to C4 are connected in parallel. Descent can be suppressed. Moreover, a step-down transformer may be used together like the transformer 10, and if a step-down transformer is used together, the output current of the AC power supply 6 can be further reduced.

(2) 直流バイアス電源8に対してキャパシタC1〜C4が並列に接続された構成では、キャパシタC1〜C4は、直流バイアス電源8の電圧V2を低くできるとともに、直流バイアス電圧V2を等しくすることができる。仮に、各キャパシタC1〜C4のリーク電流にばらつきがあっても、直流バイアス電圧V2を等しくすることができ、各キャパシタC1〜C4に並列に電圧バランス抵抗を接続して電圧バランスを取る必要もない。   (2) In the configuration in which the capacitors C1 to C4 are connected in parallel to the DC bias power supply 8, the capacitors C1 to C4 can lower the voltage V2 of the DC bias power supply 8 and make the DC bias voltage V2 equal. it can. Even if there are variations in the leakage currents of the capacitors C1 to C4, the DC bias voltage V2 can be made equal, and there is no need to balance the voltages by connecting voltage balancing resistors in parallel to the capacitors C1 to C4. .

〔第2の実施の形態〕 [Second Embodiment]

次に、本発明の第2の実施の形態について、図11及び図12を参照して説明する。図11は、第2の実施の形態に係るリップル試験装置の一例を示す回路図、図12は、トランスの等価回路を示す図である。   Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 11 is a circuit diagram illustrating an example of a ripple test apparatus according to the second embodiment, and FIG. 12 is a diagram illustrating an equivalent circuit of the transformer.

この実施の形態では、複数の被試験素子として6組のキャパシタC1〜C6が用いられ、これらキャパシタC1〜C6を二分してキャパシタC1、C2、C5の並列化とともに、キャパシタC3、C4、C6を並列化し、これらを直列化してキャパシタ回路4が構成され、トランス12、14によってキャパシタC1、C2、C5に対するリップル電流を均一化し、同様に、トランス16、18によってキャパシタC3、C4、C6に対するリップル電流の均一化が図られている。なお、トランス12、14、16、18は、図12に示すように、例えば、巻線L201、L202で構成することができる。   In this embodiment, six sets of capacitors C1 to C6 are used as a plurality of elements to be tested. These capacitors C1 to C6 are divided into two, and capacitors C1, C2, and C5 are paralleled, and capacitors C3, C4, and C6 are arranged. The capacitor circuit 4 is configured by parallelizing them and serializing them, and the ripple currents for the capacitors C1, C2, and C5 are made uniform by the transformers 12 and 14, and similarly, the ripple currents for the capacitors C3, C4, and C6 by the transformers 16 and 18 Is made uniform. In addition, as shown in FIG. 12, the transformers 12, 14, 16, and 18 can be constituted by windings L201 and L202, for example.

トランス12、14、16、18には例えば、単巻きトランスが用いられ、交流電源6からのリップル電流を各トランス12、14、16、18の中間タップから注入し、中間タップを中心にした巻線の巻数比によってキャパシタC1〜C6に対するリップル電流を均一化している。キャパシタC1、C2に接続されたトランス12は中間タップを中心に同一の巻数比(1:1)である。キャパシタC3、C4に接続されたトランス16も同様である。また、トランス12の中間タップとキャパシタC5に接続されたトランス14は、中間タップを中心に巻数比(m:n)が設定されている。この場合、キャパシタC1、C2、C5の各リップル電流をiとすると、トランス14の巻数比は、トランス12側に2i、キャパシタC5側にiを供給する編成とすれば、巻数比(m:n)について、mはn側の巻線の先に並列につながるキャパシタの数、nはm側の巻線の先に並列につながるキャパシタ数とすればよい。即ち、トランス14において、m:nは例えば、1:2にすればよい。斯かる構成は、トランス18においても同様である。各キャパシタC1〜C6に流すリップル電流をiとすれば、トランス14、18の中間タップに接続された交流電源6から注入されるリップル電流は3iとなる。   For example, a single-winding transformer is used for the transformers 12, 14, 16, and 18. A ripple current from the AC power source 6 is injected from the intermediate taps of the transformers 12, 14, 16, and 18, and the windings centered on the intermediate taps are used. The ripple current for the capacitors C1 to C6 is made uniform by the turn ratio of the wires. The transformer 12 connected to the capacitors C1 and C2 has the same turn ratio (1: 1) with the intermediate tap as the center. The same applies to the transformer 16 connected to the capacitors C3 and C4. The transformer 14 connected to the intermediate tap of the transformer 12 and the capacitor C5 has a turn ratio (m: n) set around the intermediate tap. In this case, if each ripple current of the capacitors C1, C2, and C5 is i, the turns ratio of the transformer 14 is 2t on the transformer 12 side and i is supplied to the capacitor C5 side. ), M may be the number of capacitors connected in parallel to the tip of the n-side winding, and n may be the number of capacitors connected in parallel to the tip of the m-side winding. That is, in the transformer 14, m: n may be 1: 2, for example. Such a configuration is the same in the transformer 18. If the ripple current flowing through each of the capacitors C1 to C6 is i, the ripple current injected from the AC power supply 6 connected to the intermediate taps of the transformers 14 and 18 is 3i.

そして、バイアス素子としてインダクタLBが用いられ、直流バイアス電源8は、このインダクタLBを通してキャパシタ回路4のキャパシタC1、C2、C5及びキャパシタC3、C4、C6に直流バイアス電圧V2を付与している。   An inductor LB is used as a bias element, and the DC bias power supply 8 applies a DC bias voltage V2 to the capacitors C1, C2, C5 and capacitors C3, C4, C6 of the capacitor circuit 4 through the inductor LB.

ここで、トランス12の巻線L1及びキャパシタC1、C2の閉回路に流れる電流に注目すると、キャパシタC1、C2に等しく流れる電流icと、キャパシタC1、C2に逆向きに流れる電流inが存在しており、この閉回路の電流は、重ね合わせの理によりこれらの電流の和として考えられる。キャパシタC1に流れる電流は電流icと電流inとの和(ic+in)、キャパシタC2に流れる電流は電流icと電流inとの差(=ic−in)となり、各キャパシタC1、C2に流れる電流は(2×in)={(ic+in)−(ic−in)}だけ電流差が生じ、不均一になる。   Here, paying attention to the current flowing through the winding L1 of the transformer 12 and the closed circuit of the capacitors C1 and C2, there is a current ic that flows equally in the capacitors C1 and C2 and a current in that flows in the reverse direction in the capacitors C1 and C2. The current of this closed circuit can be considered as the sum of these currents by the superposition theory. The current flowing in the capacitor C1 is the sum of the current ic and the current in (ic + in), the current flowing in the capacitor C2 is the difference between the current ic and the current in (= ic-in), and the current flowing in each of the capacitors C1 and C2 is ( 2 × in) = {(ic + in) − (ic−in)}, a current difference is generated and becomes non-uniform.

巻線L1に電流が流れ、トランス12の磁気回路内に磁束が発生すると、巻線L1の自己インダクタンスにより、巻線L1には磁束を打ち消す方向の逆起電力を生じる。巻線L1における電流icの影響を考えると、キャパシタC1に向かって流れる電流による磁束と、キャパシタC2に向かって流れる電流による磁束の向きは逆であって、その大きさが同じであるから、各磁束は打ち消されることになる。この結果、電流icは巻線L1内に磁束を生じないため、巻線L1には逆起電力が生じない。従って、この電流成分が流れても、巻線L1による電圧降下は生じない。   When a current flows through the winding L1 and a magnetic flux is generated in the magnetic circuit of the transformer 12, a self-inductance of the winding L1 generates a counter electromotive force in the direction that cancels the magnetic flux. Considering the influence of the current ic in the winding L1, the direction of the magnetic flux due to the current flowing toward the capacitor C1 and the direction of the magnetic flux due to the current flowing toward the capacitor C2 are opposite and have the same magnitude. The magnetic flux will be canceled out. As a result, since the current ic does not generate a magnetic flux in the winding L1, no back electromotive force is generated in the winding L1. Therefore, even if this current component flows, a voltage drop due to the winding L1 does not occur.

しかしながら、キャパシタC1、C2のインピーダンスが異なっていると、電流icが流れたときにキャパシタC1、C2に生じる電圧降下は異なる値(差電圧)となる。キャパシタC1、C2に逆向きに流れる電流inは、巻線L1に加わる既述の差電圧に依存する。巻線L1における電流inの影響を考えると、電流inは巻線L1内に磁束を生じさせ、逆起電力を生じる。従って、巻線L1は電流inに対する抑圧効果を生じ、巻線L1のインダクタンスが十分大きければ、各キャパシタC1、C2の電流をほぼ同値にすることができる。   However, if the impedances of the capacitors C1 and C2 are different, the voltage drops generated in the capacitors C1 and C2 when the current ic flows have different values (difference voltages). The current in flowing in the capacitors C1 and C2 in the reverse direction depends on the above-described difference voltage applied to the winding L1. Considering the influence of the current in in the winding L1, the current in generates a magnetic flux in the winding L1 and generates a counter electromotive force. Accordingly, the winding L1 has a suppression effect on the current in, and if the inductance of the winding L1 is sufficiently large, the currents of the capacitors C1 and C2 can be made substantially equal.

このように、トランス12の中間タップにリップル電流を注入すると、両端からほぼ等しいリップル電流に応じた電流を得ることができるので、トランス12の両端に新たなトランスの中間タップを繋ぐことを複数段繰り返せば、ほぼ等しい2のn乗個のリップル電流が得られることになる。   In this way, when a ripple current is injected into the intermediate tap of the transformer 12, currents corresponding to substantially the same ripple current can be obtained from both ends. Therefore, connecting the intermediate tap of a new transformer to both ends of the transformer 12 in a plurality of stages. If it is repeated, approximately equal 2 n ripple currents can be obtained.

また、トランス14の巻線L2のようにm:nの巻線比を用いれば、m:nに分流できるので、キャパシタの個数は2のn乗個に限定されず自由に選択することができる。   Further, if the winding ratio of m: n is used as in the winding L2 of the transformer 14, the current can be shunted to m: n, so the number of capacitors is not limited to 2 to the nth power and can be freely selected. .

次に、トランス14の巻線L2に流れるリップル電流に注目すると、その中間タップからトランス12の巻線L1側に流れる電流をIl、中間タップからキャパシタC5側に流れる電流をIrとする。   Next, focusing on the ripple current flowing in the winding L2 of the transformer 14, the current flowing from the intermediate tap to the winding L1 side of the transformer 12 is Il, and the current flowing from the intermediate tap to the capacitor C5 side is Ir.

このとき、トランス14の巻線L2の巻数をm、nとすると、巻数m及び巻数n側の電流がm×Il=n×Irに設定すれば、巻線L2内の磁束は打ち消され、巻線L2には電圧降下は生じない。しかし、m×Il≠n×Irになると、巻線L2内には電流差に比例した磁束が発生することになるので、巻線L2にはそれに応じた電圧降下を生じ、この結果、IlとIrが調整され、m×Il≒n×Irとなる。なお、巻線L1〜L4には大きなリップル電流を流すため、巻線L1〜L4の直流抵抗値は低抵抗となる。   At this time, if the number of turns of the winding L2 of the transformer 14 is m and n, the magnetic flux in the winding L2 is canceled if the current on the turns m and turns n side is set to m × Il = n × Ir. No voltage drop occurs on the line L2. However, when m × I1 ≠ n × Ir, a magnetic flux proportional to the current difference is generated in the winding L2, so that a voltage drop corresponding to that occurs in the winding L2. As a result, I1 and Ir is adjusted so that m × Il≈n × Ir. Since a large ripple current flows through the windings L1 to L4, the DC resistance values of the windings L1 to L4 are low.

なお、交流電源6にステップダウントランスの二次側を使用すれば、その直流抵抗は低抵抗となる。   If the secondary side of the step-down transformer is used as the AC power source 6, the DC resistance becomes low.

いずれの直流抵抗も低抵抗であるため、キャパシタC1〜C6のリーク電流がばらついたとしても、全てのキャパシタC1〜C6のバイアス電圧はほぼ等しくなる。そこで、直流バイアス電源8に流れ込むリップル電流を小さくするために、バイアス素子としてインダクタLBを例示している。バイアス素子としてLC並列共振回路を使用し、共振周波数をリップル電流周波数と一致させれば、直流バイアス電源8に流れるリップル電流を小さくすることができる。   Since any DC resistance is low resistance, even if the leakage currents of the capacitors C1 to C6 vary, the bias voltages of all the capacitors C1 to C6 are almost equal. Therefore, in order to reduce the ripple current flowing into the DC bias power supply 8, an inductor LB is illustrated as a bias element. If an LC parallel resonance circuit is used as a bias element and the resonance frequency is made to coincide with the ripple current frequency, the ripple current flowing through the DC bias power supply 8 can be reduced.

以上述べた第2の実施の形態によれば、次の効果が得られる。   According to the second embodiment described above, the following effects can be obtained.

(1) キャパシタC1〜C6のインピーダンス、又は配線インピーダンスにばらつきがあっても、同一のリップル電流を各キャパシタC1〜C6に与えることができる。   (1) Even if the impedance of the capacitors C1 to C6 or the wiring impedance varies, the same ripple current can be applied to the capacitors C1 to C6.

(2) キャパシタC1〜C6は、直流バイアス電源8に対しては並列に接続されているので、バイアス電圧V2を高くする必要がない。また、各キャパシタC1〜C6のリーク電流にばらつきがあっても、バイアス電圧を等しくすることができる。このため、キャパシタC1〜C6に電圧バランス抵抗を付加する必要がない。   (2) Since the capacitors C1 to C6 are connected in parallel to the DC bias power supply 8, there is no need to increase the bias voltage V2. Further, even if the leakage currents of the capacitors C1 to C6 vary, the bias voltages can be made equal. For this reason, it is not necessary to add a voltage balance resistor to the capacitors C1 to C6.

〔第3の実施の形態〕 [Third Embodiment]

次に、本発明の第3の実施の形態について、図13を参照して説明する。図13は、第3の実施の形態に係るリップル試験装置の一例を示す回路図である。   Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 13 is a circuit diagram showing an example of a ripple test apparatus according to the third embodiment.

この実施の形態では、トランス20、30が各々4巻線のトランスで構成される。トランス20、30に付した黒丸は巻線方向を示している。4つの巻線L201、L202、L203、L204、又は、巻線L301、L302、L303、L304の巻線比は例えば、1:1:1:1に設定されている。   In this embodiment, the transformers 20 and 30 are each composed of a four-winding transformer. Black circles attached to the transformers 20 and 30 indicate the winding direction. The winding ratio of the four windings L201, L202, L203, and L204 or the windings L301, L302, L303, and L304 is set to 1: 1: 1: 1, for example.

交流電源6から供給されるリップル電流は、トランス20、30を通り、キャパシタC1〜C4に注入される。キャパシタC1、C2の間にはダンピング抵抗を構成する抵抗R1、キャパシタC3、C4の間には同様にダンピング抵抗を構成する抵抗R2が接続されている。直流バイアス電源8はバイアス素子であるインダクタLBを通して全てのキャパシタC1〜C4にバイアス電圧を供給する。インダクタLBは例えば、チョークコイルで構成される。   The ripple current supplied from the AC power supply 6 passes through the transformers 20 and 30 and is injected into the capacitors C1 to C4. A resistor R1 that constitutes a damping resistor is connected between the capacitors C1 and C2, and a resistor R2 that similarly constitutes a damping resistor is connected between the capacitors C3 and C4. The DC bias power supply 8 supplies a bias voltage to all the capacitors C1 to C4 through an inductor LB which is a bias element. The inductor LB is composed of, for example, a choke coil.

キャパシタC1、C2、C3、C4に上向きに流れるリップル電流をi1、i2、i3、i4とすると、インダクタLB、抵抗R1、R2に流れる電流を無視した場合、キャパシタC1、C2とキャパシタC3、C4とは直列に接続されているので、
i1+i2=i3+i4 ・・・(1)
の関係が成り立つ。
Assuming that the ripple currents flowing upward in the capacitors C1, C2, C3, and C4 are i1, i2, i3, and i4, and the currents flowing in the inductor LB and the resistors R1 and R2 are ignored, the capacitors C1 and C2 and the capacitors C3 and C4 Are connected in series,
i1 + i2 = i3 + i4 (1)
The relationship holds.

ところで、トランス20においては、図11に示したトランス12と同等の働きにより、黒丸側から流れ込む全ての電流の総和が0であれば逆起電力は生じない。電流の総和が0でないならば、それを打ち消す方向に逆起電力が発生し、即ち、インダクタンスが発生して電流の総和が0になる方向に働く。従って、トランス20は、
i1+i3=i2+i4 ・・・(2)
に近くなるように働く。同様に、トランス30は
i1+i4=i2+i3 ・・・(3)
に近くなるように働く。これらの結果、
(1) と(2) から、i1=i4
(1) と(3) から、i1=i3
(2) と(3) から、i1=i2
となるように動作する。つまり、斯かる接続とすることにより、トランス20、30はi1=i2=i3=i4に近くなるように働く。
By the way, in the transformer 20, the back electromotive force is not generated if the sum of all currents flowing from the black circle side is 0 by the same function as the transformer 12 shown in FIG. If the total current is not zero, back electromotive force is generated in the direction to cancel it, that is, the inductance is generated and the total current is zero. Therefore, the transformer 20
i1 + i3 = i2 + i4 (2)
Work to be close to. Similarly, the transformer 30
i1 + i4 = i2 + i3 (3)
Work to be close to. These results
From (1) and (2), i1 = i4
From (1) and (3), i1 = i3
From (2) and (3), i1 = i2
It works to be. In other words, with such a connection, the transformers 20 and 30 work so as to be close to i1 = i2 = i3 = i4.

このような電流バランス作用を得るには、交流電源6の周波数fをトランス20、30のインダクタンスとキャパシタC1〜C4との共振周波数と比べて十分に高く設定すればよい。キャパシタC1〜C4の静電容量が小さく、交流電源6の周波数が共振周波数に近い場合には、共振により電流バランスの悪化が予想されるが、これを防止するには、抵抗R1、R2を追加すればよい。交流電源6の周波数がトランス20、30のインダクタンスとキャパシタC1〜C4との共振周波数と比べて高い場合には、斯かる抵抗R1、R2は不要である。   In order to obtain such a current balance effect, the frequency f of the AC power source 6 may be set sufficiently higher than the resonance frequency of the inductances of the transformers 20 and 30 and the capacitors C1 to C4. When the capacitances of the capacitors C1 to C4 are small and the frequency of the AC power supply 6 is close to the resonance frequency, current balance is expected to deteriorate due to resonance. To prevent this, resistors R1 and R2 are added. do it. When the frequency of the AC power supply 6 is higher than the resonance frequency of the inductances of the transformers 20 and 30 and the capacitors C1 to C4, the resistors R1 and R2 are unnecessary.

この実施の形態では、2個のトランス20、30を用いてキャパシタC1〜C4の交流電流をバランスさせる構成としたが、同様により、n個のトランスを用いて、2×n個のキャパシタのリップル電流をバランスさせることが可能である。そして、この実施の形態によっても、第2の実施の形態と同様の効果が得られる。   In this embodiment, the two transformers 20 and 30 are used to balance the AC currents of the capacitors C1 to C4. Similarly, n transformers are used to ripple the 2 × n capacitors. It is possible to balance the current. Also according to this embodiment, the same effect as that of the second embodiment can be obtained.

〔第4の実施の形態〕 [Fourth Embodiment]

次に、本発明の第4の実施の形態について、図14、図15及び図16を参照して説明する。図14は、第4の実施の形態に係るリップル試験装置の一例を示す回路図、図15はインピーダンス素子の構成例を示す図、図16はリーク電流やリップル電流の検出抵抗を付加した試験装置の構成例を示す回路図である。   Next, a fourth embodiment of the present invention will be described with reference to FIG. 14, FIG. 15, and FIG. FIG. 14 is a circuit diagram showing an example of a ripple test apparatus according to the fourth embodiment, FIG. 15 is a diagram showing a configuration example of an impedance element, and FIG. 16 is a test apparatus to which a detection resistor for leakage current and ripple current is added. It is a circuit diagram which shows the example of a structure.

この実施の形態では、被試験素子であるキャパシタC1、C2、C3が用いられ、これらキャパシタC1〜C3のそれぞれに大きいインピーダンスZrを持つバイアス素子Z1、Z2、Z3が直列に接続され、キャパシタC1〜C3のリップル電流を均一化している。即ち、キャパシタC1〜C3のそれぞれに、インピーダンスが等しく、キャパシタC1〜C3の持つインピーダンスZよりも十分にインピーダンスZrが高いバイアス素子Z1、Z2、Z3が直列に接続され、これらを並列に接続している。交流電源6及び直流バイアス電源8は直列に接続されている。バイアス素子Z1〜Z3は例えば、図15に示すようにインダクタL又は抵抗Rで構成することができる。   In this embodiment, capacitors C1, C2, and C3 which are elements to be tested are used, and bias elements Z1, Z2, and Z3 having a large impedance Zr are connected in series to the capacitors C1 to C3, and capacitors C1 to C3 are connected. The ripple current of C3 is made uniform. That is, bias elements Z1, Z2, and Z3 having the same impedance and a sufficiently higher impedance Zr than the impedance Z of the capacitors C1 to C3 are connected in series to the capacitors C1 to C3, and these are connected in parallel. Yes. The AC power supply 6 and the DC bias power supply 8 are connected in series. For example, the bias elements Z1 to Z3 can be configured by an inductor L or a resistor R as shown in FIG.

斯かる構成によれば、直流バイアス電源8には交流電源6が直列に接続されているので、直流バイアス電源8にはリップル電流を流すことのできる直流電源が必要となる。その場合、直流バイアス電源8に並列に例えば、キャパシタを付加すればよい。   According to such a configuration, since the AC power supply 6 is connected in series to the DC bias power supply 8, the DC bias power supply 8 needs a DC power supply capable of flowing a ripple current. In that case, for example, a capacitor may be added in parallel with the DC bias power supply 8.

キャパシタC1、C2、C3に流れるリップル電流をそれぞれi1、i2、i3とすると、キャパシタCn(n=1、2、3)に流れるリップル電流inは、
in=V1÷{Zr−j/(ωCn)} ・・・(4)
となる。|Zr|≫|j/(ωCn)|となるようにZrの値を選べば、
in≒V1÷Zr ・・・(5)
となり、各バイアス素子Z1〜Z3のインピーダンスZrは等しいので、i1≒i2≒i3となる。
When the ripple currents flowing through the capacitors C1, C2, and C3 are i1, i2, and i3, respectively, the ripple current in that flows through the capacitor Cn (n = 1, 2, 3) is
in = V1 ÷ {Zr−j / (ωCn)} (4)
It becomes. If the value of Zr is selected so that | Zr | >> | j / (ωCn) |
in ≒ V1 ÷ Zr (5)
Since the impedances Zr of the bias elements Z1 to Z3 are equal, i1≈i2≈i3.

ここで、バイアス素子Z1〜Z3に抵抗を用いる場合を想定する。既述のように、|Zr|≫|j/(ωCn)|となるように設定すると、バイアス素子Z1〜Z3の各インピーダンスZrは比較的高抵抗となる。ところが、バイアス素子Z1〜Z3には大きなリップル電流が流れ、高抵抗のバイアス素子Z1〜Z3の電力損失が大きくなる。また、キャパシタC1〜C3のリーク電流にばらつきがある場合には、高抵抗のバイアス素子Z1〜Z3ではキャパシタC1〜C3にかかる直流バイアス電圧もそのばらつきに依存することになる。   Here, it is assumed that resistors are used for the bias elements Z1 to Z3. As described above, when setting so that | Zr | >> | j / (ωCn) |, each impedance Zr of the bias elements Z1 to Z3 has a relatively high resistance. However, a large ripple current flows through the bias elements Z1 to Z3, and the power loss of the high resistance bias elements Z1 to Z3 increases. In addition, when there are variations in the leakage currents of the capacitors C1 to C3, the DC bias voltages applied to the capacitors C1 to C3 in the high resistance bias elements Z1 to Z3 also depend on the variations.

そこで、バイアス素子Z1〜Z3にインダクタを用いれば、電力損失を低減できる。インダクタでは直流抵抗が小さいので、キャパシタC1〜C3のリーク電流にばらつきが生じても、キャパシタC1〜C3のバイアス電圧は等しくなる。交流電源6の周波数が高い場合には、キャパシタC1〜C3までの配線インピーダンスがキャパシタC1〜C3のインピーダンスより高い場合がある。斯かる場合には、配線インピーダンスが均一になるようにすれば、配線自体をバイアス素子Z1〜Z3として使用し又はバイアス素子Z1〜Z3の一部として使用することも可能であり、キャパシタC1〜C3の簡便且つ安価なリップル試験を実現できる。   Therefore, if an inductor is used for the bias elements Z1 to Z3, power loss can be reduced. Since the inductor has a small DC resistance, the bias voltages of the capacitors C1 to C3 are equal even if the leakage currents of the capacitors C1 to C3 vary. When the frequency of the AC power supply 6 is high, the wiring impedance to the capacitors C1 to C3 may be higher than the impedance of the capacitors C1 to C3. In such a case, if the wiring impedance is made uniform, the wiring itself can be used as the bias elements Z1 to Z3 or as a part of the bias elements Z1 to Z3, and the capacitors C1 to C3. A simple and inexpensive ripple test can be realized.

各バイアス素子Z1〜Z3のインピーダンスのばらつきが小さければ、キャパシタC1〜C3のインピーダンスがばらついていても、キャパシタC1〜C3に流れるリップル電流のばらつきを抑圧することができる。   If variation in impedance of each bias element Z1 to Z3 is small, variation in ripple current flowing in capacitors C1 to C3 can be suppressed even if impedance of capacitors C1 to C3 varies.

また、図16に示すように、各バイアス素子Z1〜Z3に対して直列に抵抗R1、R2、R3を接続すれば、各抵抗R1、R2、R3に発生した直流電圧とその抵抗値Rから、各キャパシタC1〜C3のリーク電流を個別に知ることができる。また、バイアス素子Z1〜Z3の抵抗値が既知であれば、このような抵抗R1〜R3を挿入することなく、バイアス素子Z1〜Z3に発生した直流電圧とその抵抗値から、同様に各キャパシタC1〜C3のリーク電流を検出することもできる。   Further, as shown in FIG. 16, if resistors R1, R2, and R3 are connected in series to the bias elements Z1 to Z3, the DC voltage generated at each resistor R1, R2, and R3 and its resistance value R The leakage current of each of the capacitors C1 to C3 can be known individually. Further, if the resistance values of the bias elements Z1 to Z3 are known, the capacitors C1 are similarly detected from the DC voltage generated in the bias elements Z1 to Z3 and the resistance values without inserting the resistors R1 to R3. It is also possible to detect a leak current of .about.C3.

同様に、各抵抗R1〜R3に発生した交流電圧とその抵抗値Rから、各キャパシタC1〜C3に流れているリップル電流を個別に知ることができる。また、バイアス素子Z1〜Z3の抵抗値が既知であれば、このような抵抗R1〜R3を挿入することなく、バイアス素子Z1〜Z3に発生した交流電圧とその抵抗値から、同様に、各キャパシタC1〜C3に流れているリップル電流を検出することもできる。   Similarly, the ripple current flowing in each of the capacitors C1 to C3 can be individually known from the AC voltage generated in each of the resistors R1 to R3 and the resistance value R thereof. In addition, if the resistance values of the bias elements Z1 to Z3 are known, the capacitors R1 to Z3 are inserted from the AC voltage generated in the bias elements Z1 to Z3 and the resistance values without inserting the resistors R1 to R3. The ripple current flowing in C1 to C3 can also be detected.

以上述べた第4の実施の形態によれば、次の効果が得られる。   According to the fourth embodiment described above, the following effects can be obtained.

(1) キャパシタC1〜C3のインピーダンスにばらつきがあった場合でも、同一のリップル電流を各キャパシタC1〜C3に与えることができる。   (1) Even when the impedances of the capacitors C1 to C3 vary, the same ripple current can be applied to the capacitors C1 to C3.

(2) バイアス素子Z1〜Z3を配線インピーダンスよりも高インピーダンスの素子で実現した場合、配線インピーダンスにばらつきがあっても、同一のリップル電流を各キャパシタC1〜C3に与えることができる。   (2) When the bias elements Z1 to Z3 are realized by elements having a higher impedance than the wiring impedance, the same ripple current can be given to the capacitors C1 to C3 even if the wiring impedance varies.

(3) 交流電源6の周波数が高い場合、各キャパシタC1〜C3に接続される配線が持つ配線インピーダンスを均一にすれば、その配線インピーダンスをバイアス素子Z1〜Z3として使用でき、試験装置を簡便且つ安価にすることができる。   (3) When the frequency of the AC power supply 6 is high, if the wiring impedance of the wiring connected to each of the capacitors C1 to C3 is made uniform, the wiring impedance can be used as the bias elements Z1 to Z3, and the test apparatus can be used easily and easily. It can be made cheap.

(4) キャパシタC1〜C3は、直流バイアス電源8に並列に接続した構成によれば、直流バイアス電圧を高くする必要がなく、また、各キャパシタC1〜C3のリーク電流にばらつきがあっても、直流バイアス電圧を等しくすることができる。このため、キャパシタC1〜C3に並列に電圧バランス抵抗を設ける必要もない。   (4) According to the configuration in which the capacitors C1 to C3 are connected in parallel to the DC bias power supply 8, there is no need to increase the DC bias voltage, and even if the leakage currents of the capacitors C1 to C3 vary, The DC bias voltage can be made equal. For this reason, it is not necessary to provide a voltage balance resistor in parallel with the capacitors C1 to C3.

〔第5の実施の形態〕 [Fifth Embodiment]

次に、本発明の第5の実施の形態について、図17〜図21を参照して説明する。図17は、第5の実施の形態に係るリップル試験装置の一例を示す回路図、図18はそのシミュレーション回路を示す回路図、図19〜図21はそのシミュレーション結果を示す図である。   Next, a fifth embodiment of the present invention will be described with reference to FIGS. FIG. 17 is a circuit diagram illustrating an example of a ripple test apparatus according to the fifth embodiment, FIG. 18 is a circuit diagram illustrating the simulation circuit, and FIGS. 19 to 21 are diagrams illustrating the simulation results.

この実施の形態では、バイアス素子としてキャパシタCr1、Cr2、Cr3及びインダクタL1、L2、L3を用いている。即ち、キャパシタC1には、キャパシタCr1を介して交流電源6が接続されているとともに、インダクタL1を介して直流バイアス電源8が接続され、キャパシタC2には、キャパシタCr2を介して交流電源6が接続されているとともに、インダクタL2を介して直流バイアス電源8が接続され、また、キャパシタC3には、キャパシタCr3を介して交流電源6が接続されているとともに、インダクタL3を介して直流バイアス電源8が接続されている。   In this embodiment, capacitors Cr1, Cr2, Cr3 and inductors L1, L2, L3 are used as bias elements. That is, the AC power source 6 is connected to the capacitor C1 via the capacitor Cr1, and the DC bias power source 8 is connected to the capacitor C1. The AC power source 6 is connected to the capacitor C2 via the capacitor Cr2. In addition, a DC bias power supply 8 is connected via the inductor L2, and an AC power supply 6 is connected to the capacitor C3 via the capacitor Cr3, and a DC bias power supply 8 is connected via the inductor L3. It is connected.

バイアス素子(インピーダンス素子)をキャパシタCr1、Cr2、Cr3のみで構成すると、これらキャパシタCr1、Cr2、Cr3が直流を遮断するので、インダクタL1〜L3を介在させることによって直流バイアス電圧V2がキャパシタC1〜C3に印加されるように構成されている。交流電源6の周波数に対し、高いインピーダンスになるインダクタL1〜L3を用いれば、直流バイアス電源8側へのリップル電流の流入を阻止できる。   If the bias element (impedance element) is composed only of the capacitors Cr1, Cr2, and Cr3, these capacitors Cr1, Cr2, and Cr3 cut off direct current. Therefore, the direct current bias voltage V2 is changed to the capacitors C1 to C3 by interposing the inductors L1 to L3. It is comprised so that it may be applied to. If inductors L1 to L3 having high impedance with respect to the frequency of the AC power supply 6 are used, it is possible to prevent the ripple current from flowing into the DC bias power supply 8 side.

インダクタL1〜L3及びキャパシタCr1〜Cr3がLC共振回路40を構成するので、その共振周波数と交流電源6の周波数を一致させて共振させれば、キャパシタC1〜C3からLC共振回路40を見たインピーダンスZoがキャパシタCr1〜Cr3のインピーダンスより高くなる。これは、第4の実施の形態(図14)のバイアス素子Z1〜Z3のインピーダンスZrが高くなった場合に相当し、キャパシタC1〜C3に対し均一なリップル電流を流すことができる。   Since the inductors L1 to L3 and the capacitors Cr1 to Cr3 constitute the LC resonance circuit 40, when the resonance frequency and the frequency of the AC power supply 6 are made to resonate with each other, the impedance when the LC resonance circuit 40 is viewed from the capacitors C1 to C3. Zo becomes higher than the impedance of the capacitors Cr1 to Cr3. This corresponds to the case where the impedance Zr of the bias elements Z1 to Z3 of the fourth embodiment (FIG. 14) is increased, and a uniform ripple current can be supplied to the capacitors C1 to C3.

そこで、この実施の形態についてのシミュレーションについて、図18、図19、図20及び図21を参照して説明する。図18は、そのシミュレーション回路を示す回路図、図19〜図21は、共振結果を示す図である。図18において、図17と同一部分には同一符号を付すとともに、シミュレーションに用いた各数値を付記している。   Therefore, a simulation for this embodiment will be described with reference to FIG. 18, FIG. 19, FIG. FIG. 18 is a circuit diagram showing the simulation circuit, and FIGS. 19 to 21 are diagrams showing resonance results. In FIG. 18, the same parts as those in FIG. 17 are denoted by the same reference numerals and the numerical values used in the simulation are appended.

図18に示すシミュレーション回路において、キャパシタCr1〜Cr3の静電容量は1〔μF〕(中心値)、インダクタL1〜L3は1〔μH〕(中心値)とした。従って、キャパシタCr1〜Cr3及びインダクタL1〜L3の共振周波数は、約159〔kHz〕となる。抵抗R1、R2、R3はインダクタL1〜L3の直流抵抗であり、その抵抗値を10〔mΩ〕とした。インダクタL4、L5、L6はキャパシタC1〜C3とキャパシタCr1〜Cr3との間の配線インダクタンスであり、その中心値を1〔μH〕とした。   In the simulation circuit shown in FIG. 18, the capacitances of the capacitors Cr1 to Cr3 are 1 [μF] (center value), and the inductors L1 to L3 are 1 [μH] (center value). Therefore, the resonance frequencies of the capacitors Cr1 to Cr3 and the inductors L1 to L3 are about 159 [kHz]. The resistors R1, R2, and R3 are direct current resistors of the inductors L1 to L3, and the resistance value is 10 [mΩ]. The inductors L4, L5, and L6 are wiring inductances between the capacitors C1 to C3 and the capacitors Cr1 to Cr3, and the center value thereof is 1 [μH].

図19〜図21において、横軸は、交流電源6の周波数f=50〔kHz〕〜800〔kHz〕を対数で表示し、縦軸は、キャパシタC1〜C3のいずれかのリップル電流値であり、同じく対数表示としている。   19 to FIG. 21, the horizontal axis represents the frequency f = 50 [kHz] to 800 [kHz] of the AC power supply 6 in logarithm, and the vertical axis represents the ripple current value of any of the capacitors C1 to C3. The logarithmic display is also used.

図19は、図18のシミュレーション結果である。キャパシタCr1〜Cr3及びインダクタL1〜L3の共振周波数、約159〔kHz〕において、パラメータの変化に関係なく、リップル電流値が一定値になっていることが判る。即ち、交流電源6の周波数が約159〔kHz〕のときには、リップル電流を一定にできる。   FIG. 19 shows the simulation result of FIG. It can be seen that, at the resonance frequency of the capacitors Cr1 to Cr3 and the inductors L1 to L3, about 159 [kHz], the ripple current value is a constant value regardless of the change of the parameters. That is, when the frequency of the AC power supply 6 is about 159 [kHz], the ripple current can be made constant.

また、図20は、キャパシタC1〜C3の容量の中心値を図18の100倍にした場合のシミュレーション結果である。図19に示すシミュレーション結果と同様に、キャパシタCr1〜Cr3とインダクタL1〜L3の共振周波数、約159〔kHz〕において、パラメータの変化に関係なく、リップル電流値が一定値になっていることが判る。   FIG. 20 is a simulation result when the center value of the capacitances of the capacitors C1 to C3 is 100 times that of FIG. Similarly to the simulation result shown in FIG. 19, at the resonance frequency of the capacitors Cr1 to Cr3 and the inductors L1 to L3, about 159 [kHz], it can be seen that the ripple current value is a constant value regardless of the change of the parameter. .

また、図21は、キャパシタC1〜C3の容量の中心値を図18の100倍にし、インダクタL1〜L3を図18の1000倍にしたときのシミュレーション結果である。キャパシタCr1〜Cr3及びインダクタL1〜L3の共振周波数は表示外にある。この結果から明らかなように、共振を使わない場合には、リップル電流値が一定値にならないことがある。   FIG. 21 shows a simulation result when the center value of the capacitance of the capacitors C1 to C3 is 100 times that of FIG. 18 and the inductors L1 to L3 are 1000 times that of FIG. The resonance frequencies of the capacitors Cr1 to Cr3 and the inductors L1 to L3 are outside the display. As is apparent from this result, when the resonance is not used, the ripple current value may not become a constant value.

以上述べた第5の実施の形態によれば、次の効果が得られる。   According to the fifth embodiment described above, the following effects can be obtained.

(1) キャパシタCr1〜Cr3及びインダクタL1〜L3の共振点を交流電源6の周波数と一致させれば、配線インダクタンスやキャパシタC1〜C3の容量にばらつきがあっても、各キャパシタC1〜C3に一定のリップル電流を供給することができる。   (1) If the resonance points of the capacitors Cr1 to Cr3 and the inductors L1 to L3 coincide with the frequency of the AC power supply 6, the capacitors C1 to C3 are constant even if the wiring inductance and the capacitance of the capacitors C1 to C3 vary. Ripple current can be supplied.

(2) キャパシタC1〜C3を直流バイアス電源8に並列に接続しているので、直流バイアス電圧V2を高くする必要はない。また、各キャパシタC1〜C3のリーク電流にばらつきがあっても、キャパシタに印加される直流バイアス電圧を等しくすることができる。このため、キャパシタC1〜C3に並列に電圧バランス抵抗を設ける必要はない。   (2) Since the capacitors C1 to C3 are connected in parallel to the DC bias power source 8, there is no need to increase the DC bias voltage V2. Further, even if the leakage currents of the capacitors C1 to C3 vary, the DC bias voltage applied to the capacitors can be made equal. For this reason, it is not necessary to provide a voltage balance resistor in parallel with the capacitors C1 to C3.

〔第6の実施の形態〕 [Sixth Embodiment]

次に、本発明の第6の実施の形態について、図22を参照して説明する。図22は、第6の実施の形態に係るリップル試験装置の一例を示す回路図である。   Next, a sixth embodiment of the present invention will be described with reference to FIG. FIG. 22 is a circuit diagram showing an example of a ripple test apparatus according to the sixth embodiment.

この実施の形態は、複数個の第2の電源として3つの直流バイアス電源81、82、83を用いてバイアス電圧を均一化したものである。被試験素子としてキャパシタC1、C2、C3、C4、C5、C6は、交流電源6に対して直列に接続され、直流バイアス電源81、82、83は直列に接続され、また、直流バイアス電圧V2〜V4がバイアス素子Z1、Z2、Z3、Z4、Z5を介してキャパシタC1〜C6に加えられている。この場合、バイアス素子Z1、Z2、Z3、Z4、Z5には、図23(A)に示す抵抗R、図23(B)に示すインダクタL、又は図23(C)に示すLC並列共振回路等で構成する。これらバイアス素子Z1〜Z5の直流抵抗値は、キャパシタC1〜C6のリーク電流が流れた際のバイアス素子Z1〜Z5の電圧降下がキャパシタC1〜C6の直流バイアス電圧に対して無視できる程度になる低抵抗値とする。このような場合、バイアス素子Z2、Z3のような接続方法であっても、バイアス素子Z4、Z5のような接続方法であっても、ほぼ同様の効果が得られる。また、交流電源6の周波数fにおけるバイアス素子Z1〜Z5のインピーダンスは、交流電源6の周波数によるキャパシタC1〜C6のインピーダンスが無視できる程度の高インピーダンスとする。   In this embodiment, three DC bias power supplies 81, 82, and 83 are used as a plurality of second power supplies to equalize the bias voltage. Capacitors C1, C2, C3, C4, C5, and C6 as elements to be tested are connected in series to the AC power supply 6, DC bias power supplies 81, 82, and 83 are connected in series, and DC bias voltages V2 to V2 are connected. V4 is applied to the capacitors C1 to C6 via the bias elements Z1, Z2, Z3, Z4, and Z5. In this case, the bias elements Z1, Z2, Z3, Z4, and Z5 include a resistor R shown in FIG. 23A, an inductor L shown in FIG. 23B, or an LC parallel resonant circuit shown in FIG. Consists of. The DC resistance values of these bias elements Z1 to Z5 are low enough that the voltage drop of the bias elements Z1 to Z5 when the leakage current of the capacitors C1 to C6 flows is negligible with respect to the DC bias voltage of the capacitors C1 to C6. Resistance value. In such a case, substantially the same effect can be obtained regardless of the connection method such as the bias elements Z2 and Z3 or the connection method such as the bias elements Z4 and Z5. Further, the impedance of the bias elements Z1 to Z5 at the frequency f of the AC power supply 6 is set to a high impedance such that the impedance of the capacitors C1 to C6 due to the frequency of the AC power supply 6 can be ignored.

斯かる構成とすれば、交流電源6に対してはキャパシタC1〜C6が直列に接続されているので、各キャパシタC1〜C6に流れるリップル電流が均一になる。直流的には、キャパシタC5及びキャパシタC6は直流バイアス電源81、キャパシタC3及びキャパシタC4は直流バイアス電源82、キャパシタC1及びキャパシタC2は直流バイアス電源83に並列に接続されている。よって、各直流バイアス電圧がV2=V3=V4とすれば、各キャパシタC1〜C6の直流バイアス電圧が均一になる。   With such a configuration, since the capacitors C1 to C6 are connected in series to the AC power source 6, the ripple currents flowing through the capacitors C1 to C6 are uniform. In terms of DC, the capacitors C5 and C6 are connected in parallel to the DC bias power supply 81, the capacitors C3 and C4 are connected to the DC bias power supply 82, and the capacitors C1 and C2 are connected to the DC bias power supply 83 in parallel. Therefore, if each DC bias voltage is V2 = V3 = V4, the DC bias voltages of the capacitors C1 to C6 become uniform.

以上述べた第6の実施の形態によれば、次の効果が得られる。   According to the sixth embodiment described above, the following effects can be obtained.

(1) 2n個のキャパシタに対し、n個の直流バイアス電源で構成できる。   (1) It can be composed of n DC bias power supplies for 2n capacitors.

(2) キャパシタC1〜C6のインピーダンス、又は配線インピーダンスにばらつきがあった場合でも、同一のリップル電流をキャパシタC1〜C6に与えることができる。   (2) Even when the impedance of the capacitors C1 to C6 or the wiring impedance varies, the same ripple current can be applied to the capacitors C1 to C6.

(3) キャパシタC1〜C6は、交流電源6に対して直列に接続されているので、複数のキャパシタC1〜C6を同時に試験する場合でも交流電源6の電流を大きくする必要がない。従って、配線による電圧降下も増大しない。   (3) Since the capacitors C1 to C6 are connected in series to the AC power supply 6, it is not necessary to increase the current of the AC power supply 6 even when a plurality of capacitors C1 to C6 are tested simultaneously. Therefore, the voltage drop due to the wiring does not increase.

(4) 直流バイアス電源1つに対してキャパシタが2つずつ並列に接続されているので、キャパシタC1〜C6のリーク電流にばらつきがあっても、直流バイアス電圧を等しくすることができる。このため、キャパシタC1〜C6に電圧バランス抵抗を接続する必要がない。   (4) Since two capacitors are connected in parallel to one DC bias power source, the DC bias voltage can be made equal even if the leakage currents of the capacitors C1 to C6 vary. For this reason, it is not necessary to connect a voltage balance resistor to the capacitors C1 to C6.

〔第7の実施の形態〕 [Seventh Embodiment]

次に、本発明の第7の実施の形態について、図24を参照して説明する。図24は、第7の実施の形態に係るリップル試験装置を示す回路図である。   Next, a seventh embodiment of the present invention will be described with reference to FIG. FIG. 24 is a circuit diagram showing a ripple test apparatus according to the seventh embodiment.

この実施の形態は、第1の実施の形態(図1)と第2の実施の形態(図11)とを組み合わせた構成である。被試験素子であるキャパシタC1〜C4は直列に接続され、同様に被試験素子であるキャパシタC5〜C8も直列に接続され、それぞれキャパシタ回路401、402を構成している。交流電源6は、トランス50の中間タップを通して、これら2組のキャパシタ回路401、402に並列に接続されている。従って、各キャパシタC1〜C8は、バイアス素子Z1〜Z6及び交流電源6、トランス50の巻線を通じて、直流バイアス電源8に並列に接続されている。   This embodiment is a combination of the first embodiment (FIG. 1) and the second embodiment (FIG. 11). Capacitors C1 to C4 that are elements to be tested are connected in series, and capacitors C5 to C8 that are elements to be tested are also connected in series to form capacitor circuits 401 and 402, respectively. The AC power supply 6 is connected in parallel to these two sets of capacitor circuits 401 and 402 through an intermediate tap of the transformer 50. Accordingly, the capacitors C1 to C8 are connected in parallel to the DC bias power supply 8 through the bias elements Z1 to Z6, the AC power supply 6, and the windings of the transformer 50.

バイアス素子Z1〜Z6及び交流電源6の直流抵抗値は、キャパシタC1〜C8のリーク電流が流れた場合の電圧降下がキャパシタC1〜C8の直流バイアス電圧に対して無視できる程度の低抵抗値に設定する。また、交流電源6の周波数におけるバイアス素子Z1〜Z6のインピーダンスは、キャパシタC1〜C8のインピーダンスが無視できる程度の大きな値となるように設定する。   The DC resistance values of the bias elements Z1 to Z6 and the AC power supply 6 are set to low resistance values such that the voltage drop when the leakage current of the capacitors C1 to C8 flows can be ignored with respect to the DC bias voltages of the capacitors C1 to C8. To do. In addition, the impedance of the bias elements Z1 to Z6 at the frequency of the AC power supply 6 is set so as to be a large value such that the impedance of the capacitors C1 to C8 can be ignored.

キャパシタC1〜C4は、交流電源6に対して直列に接続されているので、これらに流れるリップル電流は同一になり、同様に、キャパシタC5〜C8に流れるリップル電流も同一となる。これら二系統のリップル電流は、第2の実施の形態(図11)と同等の働きによって各々均一となる。この結果、キャパシタC1〜C8のリップル電流が等しくなる。また、キャパシタC1〜C8は、直流的には並列に接続されているので、全てのキャパシタC1〜C8の直流バイアス電圧も等しくなる。   Since the capacitors C1 to C4 are connected in series to the AC power supply 6, the ripple currents flowing through them are the same, and similarly, the ripple currents flowing through the capacitors C5 to C8 are also the same. The ripple currents of these two systems are made uniform by the same action as in the second embodiment (FIG. 11). As a result, the ripple currents of the capacitors C1 to C8 become equal. Further, since the capacitors C1 to C8 are connected in parallel in terms of DC, the DC bias voltages of all the capacitors C1 to C8 are also equal.

以上述べた第7の実施の形態によれば、次の効果が得られる。   According to the seventh embodiment described above, the following effects can be obtained.

(1) キャパシタC1〜C8のインピーダンス又は配線インピーダンスにばらつきがあった場合でも、同一のリップル電流を各キャパシタC1〜C8に与えることができる。キャパシタC1〜C4及びキャパシタC5〜C8は、交流電源6に対して直列に接続されているので、複数のキャパシタを同時に試験する場合でも交流電源6の電流を大きくする必要がない。従って配線による電圧降下を抑制できる。   (1) Even when the impedances or wiring impedances of the capacitors C1 to C8 vary, the same ripple current can be applied to the capacitors C1 to C8. Since the capacitors C1 to C4 and the capacitors C5 to C8 are connected in series to the AC power supply 6, it is not necessary to increase the current of the AC power supply 6 even when a plurality of capacitors are tested simultaneously. Therefore, voltage drop due to wiring can be suppressed.

(2) キャパシタC1〜C8は、直流的には並列に直流バイアス電源8に接続されているので、各キャパシタC1〜C8のリーク電流にばらつきがあっても、直流バイアス電圧を等しくすることができる。このため、キャパシタC1〜C8に並列に電圧バランス抵抗を設ける必要もない。   (2) Since the capacitors C1 to C8 are connected to the DC bias power supply 8 in parallel in DC, the DC bias voltages can be made equal even if the leakage currents of the capacitors C1 to C8 vary. . For this reason, it is not necessary to provide a voltage balance resistor in parallel with the capacitors C1 to C8.

〔第8の実施の形態〕 [Eighth Embodiment]

次に、本発明の第8の実施の形態について、図25及び図26を参照して説明する。図25は、第8の実施の形態に係るリップル試験装置を示す回路図、図26はその具体例を示す回路図である。   Next, an eighth embodiment of the present invention will be described with reference to FIGS. FIG. 25 is a circuit diagram showing a ripple test apparatus according to the eighth embodiment, and FIG. 26 is a circuit diagram showing a specific example thereof.

この実施の形態は、試験素子Z11〜Z14を直列に接続して素子回路400が構成されている。第1の電源として電流源60が接続され、この電流源60は交流、直流の何れでもよい。第2の電源として電圧源80が接続され、この電圧源80も交流、直流の何れでもよい。これら電流源60及び電圧源80を交流電源で構成した場合、その電圧V1、V2の周波数を異ならせればよい。   In this embodiment, the element circuit 400 is configured by connecting test elements Z11 to Z14 in series. A current source 60 is connected as a first power source, and the current source 60 may be either AC or DC. A voltage source 80 is connected as a second power source, and this voltage source 80 may be either AC or DC. When the current source 60 and the voltage source 80 are constituted by an AC power supply, the frequencies of the voltages V1 and V2 may be made different.

バイアス素子Za、Zb、Zc、Zd、Zeは周波数によってインピーダンスが変化し、又は直流と交流でインピーダンスが変化する素子であって、電圧源80の電圧V2が持つ周波数(又は直流)に対して、試験素子Z11〜Z14より低インピーダンス、電流源60が持つ周波数(又は直流)に対して、試験素子Z11〜Z14より高インピーダンスとなる素子を選択する。   The bias elements Za, Zb, Zc, Zd, and Ze are elements whose impedance changes depending on the frequency, or whose impedance changes between direct current and alternating current, and with respect to the frequency (or direct current) of the voltage V2 of the voltage source 80, An element having a lower impedance than the test elements Z11 to Z14 and a higher impedance than the test elements Z11 to Z14 is selected for the frequency (or direct current) of the current source 60.

斯かる構成によれば、試験素子Z11〜Z14に電流源60から等しい電流を流すことができ、電圧源80から電圧V2を加えることができる。   According to such a configuration, an equal current can be passed from the current source 60 to the test elements Z11 to Z14, and the voltage V2 can be applied from the voltage source 80.

この場合、試験素子Z11〜Z14又はバイアス素子Za〜Zeのそれぞれは、単一の素子でもよく、複数の素子からなる回路でもよい。   In this case, each of the test elements Z11 to Z14 or the bias elements Za to Ze may be a single element or a circuit composed of a plurality of elements.

そして、この第8の実施の形態における変形例として、図26に示すように、試験素子Z11〜Z14をインダクタL11〜L14、バイアス素子Za〜ZeはキャパシタCa〜Ceで構成することができる。この場合、素子回路400は、インダクタ回路を構成する。   As a modification of the eighth embodiment, as shown in FIG. 26, test elements Z11 to Z14 can be composed of inductors L11 to L14, and bias elements Za to Ze can be composed of capacitors Ca to Ce. In this case, the element circuit 400 constitutes an inductor circuit.

斯かる構成によれば、少ない電源で複数の被試験素子としてのコイル(インダクタ)に同一のバイアス電流を流し、同一の電圧波形を加える通電試験を行うことができる。   According to such a configuration, it is possible to conduct an energization test in which the same bias current is applied to a plurality of coils (inductors) as elements to be tested and the same voltage waveform is applied with a small number of power supplies.

〔第9の実施の形態〕 [Ninth Embodiment]

次に、本発明の第9の実施の形態について、図27を参照して説明する。図27は、第9の実施の形態に係るリップル試験装置を示す回路図である。   Next, a ninth embodiment of the present invention will be described with reference to FIG. FIG. 27 is a circuit diagram showing a ripple test apparatus according to the ninth embodiment.

この実施の形態では、試験素子Z21、Z22、Z23のそれぞれにインピーダンス素子からなるバイアス素子Zr1、Zr2、Zr3を直列に接続し、電源600より流れる電流を試験素子Z21、Z22、Z23に等しく流し、電源800による電圧V2を印加する構成である。この場合、電圧V1、V2は交流でも直流でも構わないが異なる周波数とすればよい。   In this embodiment, bias elements Zr1, Zr2, and Zr3, which are impedance elements, are connected in series to the test elements Z21, Z22, and Z23, respectively, and a current flowing from the power supply 600 is caused to flow equally to the test elements Z21, Z22, and Z23. In this configuration, the voltage V2 from the power source 800 is applied. In this case, the voltages V1 and V2 may be alternating current or direct current, but may be different frequencies.

試験素子Z21、Z22、Z23に直列に接続されたバイアス素子Zr1、Zr2、Zr3は、電源600の電圧V1の周波数(又は直流)において、試験素子Z21、Z22、Z23のインピーダンスより高いインピーダンスを選び、バイアス素子Zr1、Zr2、Zr3を構成するインピーダンス素子同士のばらつきを小さく抑える。また、バイアス素子Zr1、Zr2、Zr3は、電源800の電圧V2の周波数(又は直流)において、試験素子Z21、Z22、Z23よりも低いインピーダンスを設定する。   The bias elements Zr1, Zr2, Zr3 connected in series to the test elements Z21, Z22, Z23 select an impedance higher than the impedance of the test elements Z21, Z22, Z23 at the frequency (or DC) of the voltage V1 of the power supply 600, Variation in impedance elements constituting the bias elements Zr1, Zr2, and Zr3 is suppressed to a small value. The bias elements Zr1, Zr2, and Zr3 set impedance lower than that of the test elements Z21, Z22, and Z23 at the frequency (or direct current) of the voltage V2 of the power supply 800.

この場合、電源600、800は直列に接続され、これら電源600、800の直列回路に試験素子Z21、Z22、Z23がそれぞれバイアス素子Zr1、Zr2、Zr3を直列に介して並列回路を構成する。斯かる構成によれば、電源800にも電源600の電流が流れ、電源600には電源800から電流が流れる。   In this case, the power supplies 600 and 800 are connected in series, and the test elements Z21, Z22, and Z23 form a parallel circuit through the bias elements Zr1, Zr2, and Zr3 in series with the series circuit of the power supplies 600 and 800, respectively. According to such a configuration, a current from the power supply 600 flows also to the power supply 800, and a current flows from the power supply 800 to the power supply 600.

電源600が試験素子Z21、Z22、Z23に流す電流をそれぞれi21、i22、i23とすると、電源600が試験素子Z2n(n=1、2、3)に流す電流i2nは、
i2n=V1÷(Zr+Z2n) ・・・(6)
となる。Zr≫Z2nとなるようにバイアス素子Zr1、Zr2、Zr3のインピーダンスを選べば、
i2n≒V1÷Zr ・・・(7)
となり、バイアス素子Zr1、Zr2、Zr3のインピーダンスZrは等しいので、i21≒i22≒i23となる。
Assuming i21, i22, and i23 as currents that the power source 600 passes through the test elements Z21, Z22, and Z23, respectively, the current i2n that the power source 600 passes through the test elements Z2n (n = 1, 2, 3) is
i2n = V1 / (Zr + Z2n) (6)
It becomes. If the impedance of the bias elements Zr1, Zr2, Zr3 is selected so that Zr >> Z2n,
i2n ≒ V1 ÷ Zr (7)
Since the impedances Zr of the bias elements Zr1, Zr2, and Zr3 are equal, i21≈i22≈i23.

また、電源800の電圧V2の周波数においては、Zr≪Z2nなので、バイアス素子Zr1、Zr2、Zr3を短絡した場合とほぼ等しい。従って、試験素子Z21〜Z23には電源800の電圧V2が等しく印加されることになる。   Further, since the frequency V2 of the power supply 800 is Zr << Z2n, it is almost equal to the case where the bias elements Zr1, Zr2, and Zr3 are short-circuited. Therefore, the voltage V2 of the power supply 800 is equally applied to the test elements Z21 to Z23.

〔第10の実施の形態〕 [Tenth embodiment]

次に、本発明の第10の実施の形態について、図28及び図29を参照して説明する。図28は、第10の実施の形態に係るリップル試験装置を示す回路図、図29はその等価回路を示す回路図である。   Next, a tenth embodiment of the present invention will be described with reference to FIGS. FIG. 28 is a circuit diagram showing a ripple test apparatus according to the tenth embodiment, and FIG. 29 is a circuit diagram showing an equivalent circuit thereof.

この実施の形態は、第5の実施の形態(図17)において、キャパシタC1〜C3を他の素子Z1〜Z3からなる素子回路400で構成し、キャパシタCr1〜Cr3を他の素子Za1〜Za3に置き換え、インダクタL1〜L3を他の素子Zb1、Zb2、Zb3に置き換え、電源600、800で構成したものである。即ち、電源600及び素子Za1、Za2、Za3、電源800及び素子Zb1、Zb2、Zb3の並列回路は、図29に示す等価回路に置換できるので、インピーダンスZoでバイアス素子が構成されることになり、試験素子Z1〜Z3から見れば、図28の回路が図17の回路と同等であることが判る。   In this embodiment, in the fifth embodiment (FIG. 17), the capacitors C1 to C3 are configured by the element circuit 400 including the other elements Z1 to Z3, and the capacitors Cr1 to Cr3 are replaced with the other elements Za1 to Za3. The inductors L1 to L3 are replaced with other elements Zb1, Zb2, and Zb3, and power supplies 600 and 800 are used. That is, since the parallel circuit of the power supply 600 and the elements Za1, Za2, Za3, the power supply 800 and the elements Zb1, Zb2, and Zb3 can be replaced with the equivalent circuit shown in FIG. 29, the bias element is configured with the impedance Zo. From the viewpoint of the test elements Z1 to Z3, it can be seen that the circuit of FIG. 28 is equivalent to the circuit of FIG.

〔その他の実施の1態〕 [Other modes of implementation]

次に、他の実施の形態を列挙すれば、次の通りである。   Next, other embodiments are listed as follows.

(1) 第2の実施の形態(図11)において、キャパシタC1〜C6は任意の被試験素子として例えば、キャパシタ以外の素子Z1〜Z6に置き換えてもよい。   (1) In the second embodiment (FIG. 11), the capacitors C1 to C6 may be replaced with, for example, elements Z1 to Z6 other than the capacitors as arbitrary elements to be tested.

(2) 第3の実施の形態(図13)において、各キャパシタC1〜C4は任意の素子に変更して構成してもよい。   (2) In the third embodiment (FIG. 13), each of the capacitors C1 to C4 may be changed to an arbitrary element.

(3) 第6の実施の形態(図22)において、キャパシタC1〜C6を任意の素子、電源6、81〜83のそれぞれを交流電源又は直流電源に置換してもよい。   (3) In the sixth embodiment (FIG. 22), the capacitors C1 to C6 may be replaced with arbitrary elements, and the power sources 6 and 81 to 83 may be replaced with an AC power source or a DC power source.

(4) 上記実施の形態(図16)において、リーク電流の取出しに抵抗R1〜R3に生じた直流電圧を用いることを例示したが、抵抗に生じた交流電圧によってリップル電流を取り出すこともできる。また、各実施の形態において、リップル電流の取出しには、トランス等の出力回路を設置してもよい。   (4) In the above embodiment (FIG. 16), the use of the DC voltage generated in the resistors R1 to R3 for taking out the leakage current is exemplified, but the ripple current can also be extracted by the AC voltage generated in the resistor. Further, in each embodiment, an output circuit such as a transformer may be installed for extracting the ripple current.

(5) 上記リップル試験装置2から取り出されたリーク電流やリップル電流は、図示しない演算装置等に加えて被試験素子であるキャパシタ等の素子の特性や劣化状態等の試験に用いることができる。   (5) The leak current and ripple current taken out from the ripple test apparatus 2 can be used for testing the characteristics and deterioration state of elements such as capacitors, which are elements to be tested, in addition to an arithmetic unit (not shown).

(6) その他、本発明は、電源の波形を変えたり、被試験素子をキャパシタの他、任意の抵抗やコイルに置換してもよく、本発明は上記実施の形態に限定されるものではない。
(6) In addition, the present invention may change the waveform of the power source or replace the element under test with a capacitor, an arbitrary resistor or coil, and the present invention is not limited to the above embodiment. .

本発明によれば、キャパシタ等の各種素子の試験に用いることができ、素子の特性や耐久性等を知ることができ、素子の信頼性向上に寄与することができる。
According to the present invention, it can be used for testing various elements such as capacitors, and the characteristics and durability of the elements can be known, thereby contributing to the improvement of the reliability of the elements.

第1の実施の形態に係るリップル試験装置の一例を示す回路図である。It is a circuit diagram which shows an example of the ripple test apparatus which concerns on 1st Embodiment. 試験装置の一例を示す回路図である。It is a circuit diagram which shows an example of a test apparatus. シミュレーション結果を示す図である。It is a figure which shows a simulation result. 第1の実施の形態における試験装置の他の構成例を示す回路図である。It is a circuit diagram which shows the other structural example of the test apparatus in 1st Embodiment. シミュレーション結果を示す図である。It is a figure which shows a simulation result. バイアス素子の構成例を示す回路図である。It is a circuit diagram which shows the structural example of a bias element. 第1の実施の形態における変形例を示す回路図である。It is a circuit diagram which shows the modification in 1st Embodiment. 第1の実施の形態における変形例を示す回路図である。It is a circuit diagram which shows the modification in 1st Embodiment. 第1の実施の形態における変形例を示す回路図である。It is a circuit diagram which shows the modification in 1st Embodiment. 第1の実施の形態における変形例を示す回路図である。It is a circuit diagram which shows the modification in 1st Embodiment. 第2の実施の形態に係るリップル試験装置の一例を示す回路図である。It is a circuit diagram which shows an example of the ripple test apparatus which concerns on 2nd Embodiment. トランスの等価回路を示す図である。It is a figure which shows the equivalent circuit of a transformer. 第3の実施の形態に係るリップル試験装置の一例を示す回路図である。It is a circuit diagram which shows an example of the ripple test apparatus which concerns on 3rd Embodiment. 第4の実施の形態に係るリップル試験装置の一例を示す回路図である。It is a circuit diagram which shows an example of the ripple test apparatus which concerns on 4th Embodiment. インピーダンス素子の構成例を示す図である。It is a figure which shows the structural example of an impedance element. リーク電流の検出抵抗を付加した試験装置の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the test apparatus which added the detection resistance of leak current. 第5の実施の形態に係るリップル試験装置を示す回路図である。It is a circuit diagram which shows the ripple test apparatus which concerns on 5th Embodiment. シミュレーション回路を示す回路図である。It is a circuit diagram which shows a simulation circuit. シミュレーション結果を示す図である。It is a figure which shows a simulation result. シミュレーション結果を示す図である。It is a figure which shows a simulation result. シミュレーション結果を示す図である。It is a figure which shows a simulation result. 第6の実施の形態に係るリップル試験装置の一例を示す回路図である。It is a circuit diagram which shows an example of the ripple test apparatus which concerns on 6th Embodiment. バイアス素子の構成例を示す図である。It is a figure which shows the structural example of a bias element. 第7の実施の形態に係るリップル試験装置を示す回路図である。It is a circuit diagram which shows the ripple test apparatus which concerns on 7th Embodiment. 第8の実施の形態に係るリップル試験装置を示す回路図である。It is a circuit diagram which shows the ripple test apparatus which concerns on 8th Embodiment. 試験装置の具体例を示す回路図である。It is a circuit diagram which shows the specific example of a test apparatus. 第9の実施の形態に係るリップル試験装置を示す回路図である。It is a circuit diagram which shows the ripple test apparatus which concerns on 9th Embodiment. 第10の実施の形態に係るリップル試験装置を示す回路図である。It is a circuit diagram which shows the ripple test apparatus which concerns on 10th Embodiment. 試験装置の等価回路を示す回路図である。It is a circuit diagram which shows the equivalent circuit of a test apparatus. 従来のリップル試験装置を示す回路図である。It is a circuit diagram which shows the conventional ripple test apparatus.

符号の説明Explanation of symbols

2 リップル試験装置
4 キャパシタ回路
C1、C2、C3、C4、C5、C6 キャパシタ(被試験素子)
6 交流電源(第1の電源)
8 直流バイアス電源(第2の電源)
Z1、Z2、Z3、Z4、Z5 バイアス素子
2 Ripple test equipment 4 Capacitor circuit C1, C2, C3, C4, C5, C6 Capacitor (device under test)
6 AC power supply (first power supply)
8 DC bias power supply (second power supply)
Z1, Z2, Z3, Z4, Z5 Bias element

Claims (11)

被試験素子にリップル電流を流す素子の試験装置であって、
前記素子にリップル電流を付与する第1の電源と、
前記素子にバイアス電圧を付与する第2の電源と、
直流電流を通過させ交流電流を阻止するバイアス素子と、
を備え、前記第1の電源に対して前記素子を直列に接続し、前記第2の電源に前記バイアス素子を介して前記素子を並列に接続したことを特徴とする試験装置。
A device testing apparatus for supplying a ripple current to a device under test,
A first power supply for applying a ripple current to the element;
A second power supply for applying a bias voltage to the element;
A bias element that passes direct current and blocks alternating current;
The test apparatus is characterized in that the element is connected in series to the first power supply, and the element is connected in parallel to the second power supply via the bias element.
被試験素子にリップル電流を流す素子の試験装置であって、
前記素子にリップル電流を付与する第1の電源と、
直流電圧を発生する第2の電源と、
前記第2の電源と前記素子との間に設けられて前記直流電圧を通過させ且つ前記リップル電流を阻止するバイアス素子と、
を含み、前記素子に、前記第1の電源から前記リップル電流を付与するとともに、前記第2の電源から前記直流電圧を付与することを特徴とする試験装置。
A device testing apparatus for supplying a ripple current to a device under test,
A first power supply for applying a ripple current to the element;
A second power source for generating a DC voltage;
A biasing element provided between the second power source and the element to pass the DC voltage and block the ripple current;
And the device is provided with the ripple current from the first power supply and the DC voltage from the second power supply.
被試験素子のキャパシタにリップル電流を流すキャパシタの試験装置であって、
前記キャパシタにリップル電流を付与するとともに直流バイアス電圧を付与し、前記キャパシタに前記直流バイアス電圧を通過させ且つ前記リップル電流を阻止するバイアス素子を接続したことを特徴とする試験装置。
A capacitor testing apparatus for causing a ripple current to flow through a capacitor of a device under test,
A test apparatus, wherein a ripple current is applied to the capacitor and a DC bias voltage is applied, and a bias element that passes the DC bias voltage and blocks the ripple current is connected to the capacitor.
被試験素子のキャパシタにリップル電流を流すキャパシタの試験装置であって、
前記キャパシタにリップル電流を付与する第1の電源と、
直流電圧を発生する第2の電源と、
前記第2の電源と前記キャパシタとの間に設けられて前記直流電圧を通過させ且つ前記リップル電流を阻止するバイアス素子と、
を含み、前記キャパシタに、前記第1の電源から前記リップル電流を付与するとともに、前記第2の電源から前記直流電圧を付与することを特徴とする試験装置。
A capacitor testing apparatus for causing a ripple current to flow through a capacitor of a device under test,
A first power supply for applying a ripple current to the capacitor;
A second power source for generating a DC voltage;
A biasing element provided between the second power source and the capacitor for passing the DC voltage and blocking the ripple current;
And the capacitor is provided with the ripple current from the first power supply and the DC voltage from the second power supply.
被試験素子のキャパシタにリップル電流を流すキャパシタの試験装置であって、
複数のキャパシタからなるキャパシタ回路と、
前記キャパシタ回路又は前記キャパシタにリップル電流を付与する第1の電源と、
前記キャパシタ回路又は前記キャパシタに付与すべき直流電圧を発生する第2の電源と、
この第2の電源と前記キャパシタ回路又は前記キャパシタとの間に介在し、前記第2の電源の前記直流電圧を通過させて前記キャパシタ回路又は前記キャパシタに付与するとともに、前記第1の電源の前記リップル電流を阻止するバイアス素子と、
を備え、前記バイアス素子が巻線を備えるインダクタで構成され、該インダクタが前記キャパシタに対して同一値となる電流成分に対してはインダクタンスを小さく、前記キャパシタに対して異なる値となる電流成分に対してはインダクタンスを大きく設定するように前記キャパシタに接続されたことを特徴とする試験装置。
A capacitor testing apparatus for causing a ripple current to flow through a capacitor of a device under test,
A capacitor circuit composed of a plurality of capacitors;
A first power supply for applying a ripple current to the capacitor circuit or the capacitor;
A second power source for generating a DC voltage to be applied to the capacitor circuit or the capacitor;
The second power supply is interposed between the capacitor circuit or the capacitor, passes the DC voltage of the second power supply and applies the same to the capacitor circuit or the capacitor, and the first power supply A bias element for blocking ripple current;
And the bias element is composed of an inductor having a winding, and the inductor has a small inductance with respect to a current component having the same value as the capacitor, and a current component having a different value with respect to the capacitor. On the other hand, the test apparatus is connected to the capacitor so as to set an inductance large.
請求項1、2、3又は4記載の試験装置において、
前記バイアス素子は、前記素子のインピーダンス値以上のインピーダンスを持つことを特徴とする試験装置。
The test apparatus according to claim 1, 2, 3, or 4,
The test apparatus according to claim 1, wherein the bias element has an impedance equal to or higher than an impedance value of the element.
請求項1、2、3又は4記載の試験装置において、
前記バイアス素子がダイオードであることを特徴とする試験装置。
The test apparatus according to claim 1, 2, 3, or 4,
The test apparatus characterized in that the bias element is a diode.
請求項1、2、3、4又は5記載の試験装置において、
前記バイアス素子に発生する直流電圧、又は前記バイアス素子に接続された抵抗に発生する直流電圧から前記素子のリーク電流を検出することを特徴とする試験装置。
The test apparatus according to claim 1, 2, 3, 4 or 5,
A test apparatus for detecting a leak current of the element from a DC voltage generated in the bias element or a DC voltage generated in a resistor connected to the bias element.
請求項1、2、3、4又は5記載の試験装置において、
前記バイアス素子に発生する交流電圧、又は前記バイアス素子に接続された抵抗に発生する交流電圧から前記素子のリップル電流を検出することを特徴とする試験装置。
The test apparatus according to claim 1, 2, 3, 4 or 5,
A test apparatus for detecting a ripple current of the element from an AC voltage generated in the bias element or an AC voltage generated in a resistor connected to the bias element.
請求項1、2、3、4又は5記載の試験装置において、
前記バイアス素子がトランスであることを特徴とする試験装置。
The test apparatus according to claim 1, 2, 3, 4 or 5,
A test apparatus, wherein the bias element is a transformer.
請求項1、2、3、4又は5記載の試験装置において、
前記バイアス素子は、前記第1の電源の周波数に共振する共振回路又は共振素子であることを特徴とする試験装置。
The test apparatus according to claim 1, 2, 3, 4 or 5,
The test apparatus according to claim 1, wherein the bias element is a resonance circuit or a resonance element that resonates at a frequency of the first power source.
JP2005353538A 2005-12-07 2005-12-07 Element testing equipment Active JP5062994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005353538A JP5062994B2 (en) 2005-12-07 2005-12-07 Element testing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005353538A JP5062994B2 (en) 2005-12-07 2005-12-07 Element testing equipment

Publications (2)

Publication Number Publication Date
JP2007155599A true JP2007155599A (en) 2007-06-21
JP5062994B2 JP5062994B2 (en) 2012-10-31

Family

ID=38240162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353538A Active JP5062994B2 (en) 2005-12-07 2005-12-07 Element testing equipment

Country Status (1)

Country Link
JP (1) JP5062994B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008122303A (en) * 2006-11-15 2008-05-29 Nissin Electric Co Ltd Direct-current capacitor testing device
CN103065817A (en) * 2012-11-13 2013-04-24 上海思源电力电容器有限公司 Capacitor bank trimming method and trimming system thereof
CN103364670A (en) * 2013-08-01 2013-10-23 中国南方电网有限责任公司超高压输电公司广州局 Double-valve-bank voltage balance control method used in extra-high-voltage direct current transmission no-load applied pressure test process
JP2015165186A (en) * 2014-02-28 2015-09-17 株式会社村田製作所 Capacitor module testing device and capacitor module testing method
WO2019146399A1 (en) * 2018-01-25 2019-08-01 三菱電機株式会社 Capacitor testing device, electric power conversion device and capacitor testing method
JP7025813B1 (en) 2021-10-14 2022-02-25 笹田磁気計測研究所株式会社 Current supply device and magnetic sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104298A (en) * 1996-09-25 1998-04-24 Sansha Electric Mfg Co Ltd Evaluating device of ripple current carried to capacitor
JP2003130902A (en) * 2001-10-22 2003-05-08 Murata Mfg Co Ltd Method of screening capacitor and bias impressing circuit for capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104298A (en) * 1996-09-25 1998-04-24 Sansha Electric Mfg Co Ltd Evaluating device of ripple current carried to capacitor
JP2003130902A (en) * 2001-10-22 2003-05-08 Murata Mfg Co Ltd Method of screening capacitor and bias impressing circuit for capacitor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008122303A (en) * 2006-11-15 2008-05-29 Nissin Electric Co Ltd Direct-current capacitor testing device
CN103065817A (en) * 2012-11-13 2013-04-24 上海思源电力电容器有限公司 Capacitor bank trimming method and trimming system thereof
CN103364670A (en) * 2013-08-01 2013-10-23 中国南方电网有限责任公司超高压输电公司广州局 Double-valve-bank voltage balance control method used in extra-high-voltage direct current transmission no-load applied pressure test process
JP2015165186A (en) * 2014-02-28 2015-09-17 株式会社村田製作所 Capacitor module testing device and capacitor module testing method
WO2019146399A1 (en) * 2018-01-25 2019-08-01 三菱電機株式会社 Capacitor testing device, electric power conversion device and capacitor testing method
JP7025813B1 (en) 2021-10-14 2022-02-25 笹田磁気計測研究所株式会社 Current supply device and magnetic sensor
JP2023059144A (en) * 2021-10-14 2023-04-26 笹田磁気計測研究所株式会社 Current supply device and magnetic sensor

Also Published As

Publication number Publication date
JP5062994B2 (en) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5062994B2 (en) Element testing equipment
CN102299636B (en) Switching Power Supply and the image processing system comprising this Switching Power Supply
TWI431455B (en) Current sensing device, current sensing signal comparing device, current sensing method, and current sensing signal comparing method
JP5811292B2 (en) Power transmission system
JP2002280242A (en) Method and device for substantially reduced electrical ground displacement current generated by wound part
US7439689B2 (en) Lamp driving device having impedance component detecting abnormal discharge
KR101348526B1 (en) Power source circuit and earth leakage breaker using the same
TW201436441A (en) Power supply apparatus
WO2015053246A1 (en) Wireless power transmission system
EP2612427A2 (en) Circuit arrangement and method for reducing common-mode noise in a switched-mode power supply, and a switched-mode power supply
WO2019229750A1 (en) System and method for determining q factor
JP2013195303A (en) Resistance measuring apparatus
WO2021001359A1 (en) Transient surge monitoring
JP4879813B2 (en) Switching power supply
JP6145961B2 (en) High voltage inverter device
US6809912B2 (en) Inductor operable under various supply voltages
JP2010041814A (en) Power supply device
KR970011863B1 (en) Transformer
KR101337948B1 (en) Generator improving harmonics waveform
JP2001045767A (en) Inverter
CN109952623A (en) Low common-mode noise transformer device structure with external floating line supporting plate
US11218128B2 (en) Interference suppressor for a direct current circuit
US20230327546A1 (en) Switching power supply device
KR102504335B1 (en) DC-DC converter and method for controlling the same
KR200168236Y1 (en) A high frequency transformer for a boiler ignition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5062994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250