JP2007151381A - Dc-dc converter and control circuit thereof - Google Patents
Dc-dc converter and control circuit thereof Download PDFInfo
- Publication number
- JP2007151381A JP2007151381A JP2006261881A JP2006261881A JP2007151381A JP 2007151381 A JP2007151381 A JP 2007151381A JP 2006261881 A JP2006261881 A JP 2006261881A JP 2006261881 A JP2006261881 A JP 2006261881A JP 2007151381 A JP2007151381 A JP 2007151381A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- triangular wave
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチ素子のオンオフ動作によってインダクタへのエネルギーの蓄積と放出を繰り返し、直流の入力電圧を目標の出力電圧に変換するDC−DCコンバータ及びその制御回路に関する。 The present invention relates to a DC-DC converter that repeatedly stores and discharges energy to and from an inductor by an on / off operation of a switch element and converts a DC input voltage to a target output voltage, and a control circuit therefor.
入力直流電源から入力直流電圧を入力し、各種電子回路用に電源電圧となる出力直流電圧を出力する電源回路において、例えば入力直流電圧より大きい出力直流電圧を出力する場合、昇圧コンバータが用いられる。 In a power supply circuit that inputs an input DC voltage from an input DC power supply and outputs an output DC voltage serving as a power supply voltage for various electronic circuits, for example, when outputting an output DC voltage that is larger than the input DC voltage, a boost converter is used.
一般的な昇圧コンバータとその制御回路としては、図9に示すような構成のものが知られている。以下に、第1の従来の昇圧コンバータとその制御回路について図9を用いて説明する。図9において、1はバッテリー等の入力直流電源、2はインダクタ、3はMOSFETからなるスイッチ素子、4はダイオードからなる整流手段、5はコンデンサからなる平滑手段であり、30は制御回路である。インダクタ2とスイッチ素子3は直列に接続され、この直列回路は入力直流電源1と並列に接続される。インダクタ2とスイッチ素子3の接続点に整流手段4が接続され、整流手段4の出力が平滑手段5によって平滑されて出力直流電圧Voが出力される。以上のインダクタ2とスイッチ素子3と整流手段4と平滑手段5が昇圧コンバータを構成する。制御回路30は、出力直流電圧を検出し、スイッチ素子3に駆動信号DRを供給し、そのオンオフ制御を行う。
As a general boost converter and its control circuit, a configuration as shown in FIG. 9 is known. The first conventional boost converter and its control circuit will be described below with reference to FIG. In FIG. 9, 1 is an input DC power source such as a battery, 2 is an inductor, 3 is a switching element made of a MOSFET, 4 is a rectifying means made of a diode, 5 is a smoothing means made of a capacitor, and 30 is a control circuit. The
制御回路30は誤差増幅回路31、発振回路32、及び比較器33から構成される。誤差増幅回路31は、出力直流電圧Voを検出し、目標値との誤差を増幅した誤差信号Veを発生する。誤差信号Veは、出力直流電圧Voが目標値より高いと低下し、目標値より低いと上昇する。発振回路32は、所定の周期で増減する三角波信号Vtを発生する。三角波信号Vtの振動の幅をEtとする。比較器33は、三角波信号Vtと誤差信号Veを比較し、誤差信号Veが大きい時にHレベルとなる駆動信号DRを発生する。
The
図10は、制御回路30の各部動作波形図であり、三角波信号Vt、誤差信号Ve、及び駆動信号DRを示す。駆動信号DRのパルス幅、即ちスイッチ素子のオン時間は誤差信号Veの上昇とともに大きくなる。
FIG. 10 is an operation waveform diagram of each part of the
図9において、スイッチ素子3がオンの時、インダクタ2には入力直流電圧Viが印加され、入力直流電源1から、インダクタ2を介して、スイッチ素子3へと電流が流れ、インダクタ2にエネルギーが蓄積される。次にスイッチ素子3がオフの時、インダクタ2には出力直流電圧Voと入力直流電圧Viとの差電圧(Vi−Vo)が印加され、入力直流電源1から、インダクタ2を介して、整流手段4へと電流が流れ、インダクタ2に蓄えられたエネルギーが放出される。スイッチ素子3の1スイッチング周期(三角波信号Vtの周期)に占めるオン時間(駆動信号DRのパルス幅)の割合(デューティ比という)をDとすると、出力直流電圧Voは、Vo=Vi/(1−D)、で表される。デューティ比Dは誤差信号Veの上昇とともに大きくなる。即ち、出力直流電圧Voが目標値となるように制御回路30によってデューティ比Dが調整される。
In FIG. 9, when the switch element 3 is on, the input DC voltage Vi is applied to the
以上のような従来の昇圧コンバータの制御回路30の三角波信号Vtの代わりにクロック信号を用いることによって多用性を向上した制御回路として、例えば特許文献1に開示されているものがある。
以下に、第2の従来例として、特許文献1に開示されている昇圧コンバータとその制御回路を、図11を用いて説明する。図11において、入力直流電源1と、インダクタ2、スイッチ素子3、整流手段4、平滑手段5からなる昇圧コンバータの構成は図9と同様である。40は制御回路であり、出力直流電圧を検出し、スイッチ素子3に駆動信号DRを供給し、そのオンオフ制御を行う。
For example,
Hereinafter, as a second conventional example, a boost converter and its control circuit disclosed in
制御回路40は誤差増幅回路41、発振回路42、定電流源回路43、コンデンサ44、比較器45、ラッチ回路46、及びトランジスタ47から構成される。誤差増幅回路41は、出力直流電圧Voを検出し、目標値との誤差を増幅した誤差信号Veを発生する。誤差信号Veは、出力直流電圧Voが目標値より高いと低下し、目標値より低いと上昇する。発振回路42は所定の周期のクロック信号Vckを発生し、ラッチ回路46をセットする。定電流源回路43は定電流Ioを出力し、コンデンサ44を充電する。コンデンサ44の静電容量をC4とする。比較器45は、誤差信号Veとコンデンサ44の充電電圧V4を比較し、コンデンサ44の充電電圧が誤差信号Veを上回るとハイレベルを出力し、ラッチ回路46をリセットする。ラッチ回路46の出力Qは、ラッチ回路46がセットされるとハイレベルになり、リセットされるとローレベルとなる駆動信号DRを発生する。駆動信号DRはスイッチ素子3のゲートに入力され、ハイレベルの時にスイッチ素子3をオン状態し、ローレベルの時にオフ状態とする。一方、ラッチ回路46の反転出力QBはトランジスタ47を駆動し、駆動信号DRがローレベルの期間、即ちスイッチ素子3のオフ期間にコンデンサ44を短絡放電する。
The
図12は、制御回路40の各部動作波形図であり、クロック信号Vck、誤差信号Ve、コンデンサ44の充電電圧V4、ラッチ回路46へのリセット信号R、及び駆動信号DRを示す。駆動信号DRのパルス幅、即ちスイッチ素子3のオン時間は誤差信号Veの上昇とともに大きくなる。
以上のように構成された従来例の昇圧コンバータでは、誤差信号Veとデューティ比Dは線形の関係にあるが、デューティ比Dと出力直流電圧Voの関係は、Vo=Vi/(1−D)、となり、非線形である。
例えば、図9に示した第1の従来の昇圧コンバータとその制御回路30の場合、簡単化のために三角波信号Vtが0〜Etを増減するものとすると、デューティ比Dは誤差信号Veによって、D=Ve/Et、で表される。従って、出力直流電圧Voは、下記式(1)で示される。
In the conventional boost converter configured as described above, the error signal Ve and the duty ratio D have a linear relationship, but the relationship between the duty ratio D and the output DC voltage Vo is Vo = Vi / (1-D). And is non-linear.
For example, in the case of the first conventional boost converter and its
Vo=Vi/(1−D)=Vi・Et/(Et−Ve) (1) Vo = Vi / (1-D) = Vi · Et / (Et−Ve) (1)
即ち、誤差信号Veが上昇するほど出力直流電圧Voの上昇の仕方(∂Vo/∂Ve)が大きくなる。
一方、第2の従来の昇圧コンバータとその制御回路40の場合、スイッチ素子3のオン時間Tonは、誤差信号Veとコンデンサ44の静電容量C4と定電流Ioを用いて、Ton=Ve・C4/Io、と表される。クロック信号Vckの周期、即ち、スイッチング周期をTsとすると、デューティ比Dは、D=Ton/Ts、であるから、出力直流電圧Voは、下記式(2)で示される。
That is, as the error signal Ve increases, the way of increasing the output DC voltage Vo (∂Vo / 誤差 Ve) increases.
On the other hand, in the case of the second conventional step-up converter and its
Vo=Vi・Ts/(Ts−Ton)
=Vi・Ts/(Ts−Ve・C4/Io) (2)
Vo = Vi · Ts / (Ts−Ton)
= Vi · Ts / (Ts−Ve · C4 / Io) (2)
従って、誤差信号Veが上昇するほど(∂Vo/∂Ve)が大きくなる点は第1の従来例と同様である。このことは、出力直流電圧Voが入力直流電圧Viにくらべて大きくなるほど、わずかな誤差信号Veの変動に対して出力直流電圧Voが大きく変動することを示し、不安定になりやすいといった問題がある。 Therefore, the point that (∂Vo / ∂Ve) increases as the error signal Ve increases is the same as in the first conventional example. This indicates that as the output DC voltage Vo becomes larger than the input DC voltage Vi, the output DC voltage Vo greatly fluctuates with respect to slight fluctuations in the error signal Ve, and there is a problem that the output DC voltage Vo tends to become unstable. .
本発明では、例えば昇圧コンバータのようにデューティ比Dと出力直流電圧Voの関係が非線形であるDC−DCコンバータにおいて、誤差信号Veと出力直流電圧Voの関係が線形となり、帰還系の安定化設計が容易なDC−DCコンバータ及びその制御回路を提供することを目的とする。 In the present invention, for example, in a DC-DC converter in which the relationship between the duty ratio D and the output DC voltage Vo is nonlinear, such as a boost converter, the relationship between the error signal Ve and the output DC voltage Vo is linear, and the feedback system is stabilized. It is an object of the present invention to provide a DC-DC converter and a control circuit for the same.
上記の目的を達成するために、本発明に係る第1の観点のDC−DCコンバータは、オンオフを繰り返すスイッチ素子と、前記スイッチ素子のオン期間に入力からエネルギーを蓄え、前記スイッチ素子のオフ期間に出力へエネルギーを放出するインダクタを有するDC−DCコンバータであって、出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路とを有する。 In order to achieve the above object, a DC-DC converter according to a first aspect of the present invention includes a switching element that repeatedly turns on and off, stores energy from an input during an on period of the switching element, and an off period of the switching element. A DC-DC converter having an inductor for discharging energy to an output, an error amplification circuit for generating an error signal obtained by amplifying an error between the output and a target value, and a triangular wave signal having an amplitude corresponding to the error signal. An oscillation circuit to be generated, and a comparison circuit that compares a reference signal having a predetermined value with the triangular wave signal to generate a drive signal for turning on and off the switch element.
本発明に係る第2の観点のDC−DCコンバータは、上記第1の観点のDC−DCコンバータにおいて、発振回路が、前記誤差信号の大きさに比例した振幅を有する三角波信号を生成する構成を有する。 A DC-DC converter according to a second aspect of the present invention is configured such that, in the DC-DC converter according to the first aspect, the oscillation circuit generates a triangular wave signal having an amplitude proportional to the magnitude of the error signal. Have.
本発明に係る第3の観点のDC−DCコンバータは、上記第2の観点のDC−DCコンバータにおいて、発振回路が、前記誤差信号の大きさに比例した電流を出力する電流源回路と、所定の周波数を有するクロック信号を生成するクロック信号発生器と、前記クロック信号に従ってオンオフする放電スイッチと、前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサを有し、前記三角波信号が前記コンデンサの充放電電圧波形である構成を有する。 A DC-DC converter according to a third aspect of the present invention is the DC-DC converter according to the second aspect, wherein the oscillation circuit outputs a current proportional to the magnitude of the error signal; A clock signal generator that generates a clock signal having a frequency of: a discharge switch that is turned on and off according to the clock signal; a capacitor that is charged by the current source circuit and discharged by the discharge switch; It has a configuration that is a charge / discharge voltage waveform of the capacitor.
本発明に係る第4の観点のDC−DCコンバータは、上記第1の観点のDC−DCコンバータにおいて、比較回路が、入力電圧に応動した大きさを有する基準信号と前記三角波信号を比較する構成を有する。 According to a fourth aspect of the present invention, in the DC-DC converter according to the first aspect, the comparison circuit compares the reference signal having a magnitude corresponding to the input voltage with the triangular wave signal. Have
本発明に係る第5の観点のDC−DCコンバータは、上記第1の観点のDC−DCコンバータにおいて、比較回路が、起動時に前記所定値より大きなレベルから経時的に前記所定値に向かって小さくなる基準信号と前記三角波信号を比較する構成を有する。 A DC-DC converter according to a fifth aspect of the present invention is the DC-DC converter according to the first aspect, wherein the comparison circuit decreases from a level higher than the predetermined value toward the predetermined value over time from a level at the time of startup. The reference signal and the triangular wave signal are compared.
本発明に係る第6の観点のDC−DCコンバータの制御回路は、オンオフを繰り返すスイッチ素子と、前記スイッチ素子のオン期間に入力からエネルギーを蓄え、前記スイッチ素子のオフ期間に出力へエネルギーを放出するインダクタを有するDC−DCコンバータに用いられる制御回路であって、前記制御回路は、出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路とを有する。 A control circuit for a DC-DC converter according to a sixth aspect of the present invention includes a switch element that repeatedly turns on and off, stores energy from the input during the on period of the switch element, and releases energy to the output during the off period of the switch element. A control circuit for use in a DC-DC converter having an inductor that generates an error signal obtained by amplifying an error between an output and a target value; and an amplitude corresponding to the error signal. And an oscillation circuit that generates a triangular wave signal, and a comparison circuit that compares a reference signal having a predetermined value with the triangular wave signal to generate a drive signal for turning on and off the switch element.
本発明に係る第7の観点のDC−DCコンバータの制御回路は、上記第6の観点のDC−DCコンバータの制御回路において、発振回路が、前記誤差信号の大きさに比例した振幅を有する三角波信号を生成する構成を有する。 A control circuit for a DC-DC converter according to a seventh aspect of the present invention is the control circuit for a DC-DC converter according to the sixth aspect, wherein the oscillation circuit has a triangular wave having an amplitude proportional to the magnitude of the error signal. It has a configuration for generating a signal.
本発明に係る第8の観点のDC−DCコンバータの制御回路は、上記第7の観点のDC−DCコンバータの制御回路において、発振回路が、前記誤差信号の大きさに比例した電流を出力する電流源回路と、所定の周波数を有するクロック信号を生成するクロック信号発生器と、前記クロック信号に従ってオンオフする放電スイッチと、前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサを有し、前記三角波信号が前記コンデンサの充放電電圧波形である構成を有する。 A control circuit for a DC-DC converter according to an eighth aspect of the present invention is the control circuit for a DC-DC converter according to the seventh aspect, wherein the oscillation circuit outputs a current proportional to the magnitude of the error signal. A current source circuit; a clock signal generator that generates a clock signal having a predetermined frequency; a discharge switch that is turned on and off according to the clock signal; and a capacitor that is charged by the current source circuit and discharged by the discharge switch. The triangular wave signal is a charge / discharge voltage waveform of the capacitor.
本発明に係る第9の観点のDC−DCコンバータの制御回路は、上記第6の観点のDC−DCコンバータの制御回路において、比較回路が、入力電圧に応動した大きさを有する基準信号と前記三角波信号を比較する構成を有する。 A control circuit for a DC-DC converter according to a ninth aspect of the present invention is the control circuit for a DC-DC converter according to the sixth aspect, wherein the comparison circuit includes a reference signal having a magnitude corresponding to an input voltage and the reference signal. It has a configuration for comparing triangular wave signals.
本発明に係る第10の観点のDC−DCコンバータの制御回路は、上記第6の観点のDC−DCコンバータの制御回路において、比較回路が、起動時に前記所定値より大きなレベルから経時的に前記所定値に向かって小さくなる基準信号と前記三角波信号を比較する構成を有する。 A control circuit for a DC-DC converter according to a tenth aspect of the present invention is the control circuit for a DC-DC converter according to the sixth aspect, in which the comparison circuit is changed over time from a level greater than the predetermined value at startup. A reference signal that decreases toward a predetermined value is compared with the triangular wave signal.
本発明のDC−DCコンバータ及びその制御回路は、昇圧コンバータのようにデューティ比と出力直流電圧の関係が非線形なDC−DCコンバータにおいて、出力直流電圧と目標値との誤差を増幅した誤差信号と出力直流電圧の関係を線形にすることができ、高デューティ比においても動作が安定なため帰還系の安定化設計が容易になるといった効果に加え、最大デューティ比の設定や入力電圧による最大デューティ比の補正、ソフトスタートの設定も容易であるといった効果を有する。 The DC-DC converter and the control circuit thereof according to the present invention include an error signal obtained by amplifying an error between the output DC voltage and the target value in a DC-DC converter in which the relationship between the duty ratio and the output DC voltage is nonlinear, such as a boost converter. In addition to the effect that the output DC voltage relationship can be made linear and the operation is stable even at a high duty ratio, the stabilization design of the feedback system is facilitated. In addition, the maximum duty ratio is set and the maximum duty ratio is determined by the input voltage. Correction and soft start setting are also easy.
以下、本発明に係るDC−DCコンバータ及びその制御回路の好適な実施の形態について添付の図面を参照しつつ説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a DC-DC converter and a control circuit thereof according to the invention will be described with reference to the accompanying drawings.
《第1の実施の形態》
図1は、本発明に係る第1の実施の形態であるDC−DCコンバータとその制御回路の構成を示す回路図である。
図1に示すように、バッテリー等の入力直流電源1は、インダクタ2の一端に接続されており、インダクタ2の他端にMOSFETで構成されたスイッチ素子3の一端と、ダイオードで構成された整流手段4の一端が接続されている。スイッチ素子3の他端は接地されている。整流手段4の他端は、一端が接地されているコンデンサで構成された平滑手段5の他端に接続されている。また、整流手段4の他端は、出力端となるとともに、制御回路10に接続されている。上記のように、インダクタ2とスイッチ素子3は直列に接続され、この直列回路は入力直流電源1と並列に接続されている。インダクタ2とスイッチ素子3の接続点に整流手段4が接続され、整流手段4の出力が平滑手段5によって平滑されて出力直流電圧Voが出力される。以上のインダクタ2とスイッチ素子3と整流手段4と平滑手段5が昇圧コンバータを構成する。制御回路10は、出力直流電圧を検出し、スイッチ素子3に駆動信号DRを供給し、そのオンオフ制御を行う。
<< First Embodiment >>
FIG. 1 is a circuit diagram showing the configuration of a DC-DC converter and its control circuit according to the first embodiment of the present invention.
As shown in FIG. 1, an input
図1において制御回路10は、出力直流電圧Voと目標値との誤差を増幅した誤差信号Veを生成する誤差増幅回路11と、誤差信号Veのレベルを振幅とする三角波信号Vtを生成する発振回路12と、基準信号Vrを生成する電圧源回路13と、三角波信号Vtと基準信号Vrを比較して、スイッチ素子3をオンオフする駆動信号DRを出力する比較回路14とを有する。
In FIG. 1, a
図1において発振回路12は、コンデンサ120と、コンデンサ120を定電流I1で充電する定電流源回路121と、コンデンサ120を定電流I2(I2<I1とする。)で放電する定電流源回路122と、コンデンサ120の電圧を誤差信号Veと比較する比較器123と、コンデンサ120の電圧を接地電位と比較する比較器124と、比較器123と比較器124の出力が入力されるラッチ回路125と、ラッチ回路125の出力でコンデンサ120の充電電流をオンオフするスイッチ126とを有する。後述するようにコンデンサ120の電圧は三角波状となり、三角波信号Vtとして出力する。
In FIG. 1, an
以下に昇圧コンバータの動作を説明する。スイッチ素子3がオンの時、インダクタ2には入力直流電圧Viが印加され、入力直流電源1から、インダクタ2を介して、スイッチ素子3へと電流が流れ、インダクタ2にエネルギーが蓄積される。次にスイッチ素子3がオフの時、インダクタ2には入力直流電圧Viと出力直流電圧Voとの差電圧(Vi−Vo)が印加され、入力直流電源1から、インダクタ2を介して、整流手段4へと電流が流れ、インダクタ2に蓄えられたエネルギーが放出される。スイッチ素子3の1スイッチング周期(三角波信号Vtの周期)に占めるオン時間(駆動信号DRのパルス幅)の割合(デューティ比という)をDとすると、出力直流電圧Voは、Vo=Vi/(1−D)で表される。以下に図1と図2を用いて説明するように、制御回路10は出力直流電圧Voを検出し、出力直流電圧Voが目標値となるようにデューティ比Dを調整する。
The operation of the boost converter will be described below. When the switch element 3 is on, the input DC voltage Vi is applied to the
図2は、制御回路10の各部動作波形図であり、誤差信号Ve、三角波信号Vt、基準信号Vr、及び駆動信号DRを示す。図1において、誤差増幅回路11で生成された誤差信号Veは、出力直流電圧Voが目標値より低いと上昇し、出力直流電圧Voが目標値より高いと下降する。誤差信号Veは比較器123によってコンデンサ120の電圧である三角波信号Vtと比較される。ラッチ回路125の出力Qがハイレベルの時、スイッチ126はオン状態であるのでコンデンサ120は定電流(I1−I2)で充電される。コンデンサ120の電圧(三角波信号Vt)が上昇し、誤差信号Veに至ると比較器123は出力をハイレベルに反転し、ラッチ回路125をリセットする。ラッチ回路125の出力Qがローレベルになると、スイッチ126はオフ状態となるのでコンデンサ120は定電流I2で放電される。コンデンサ120の電圧(三角波信号Vt)は誤差信号Veを下回り、比較器123の出力はローレベルとなる。コンデンサ120の電圧(三角波信号Vt)が下降して接地電位に至ると、比較器124は出力をハイレベルに反転し、ラッチ回路125をセットする。ラッチ回路125の出力Qがハイレベルになると、スイッチ126はオン状態となるので、コンデンサ120は定電流(I1−I2)で充電される。以上の動作を繰り返すことにより、コンデンサ120の電圧(三角波信号Vt)は図2に示すように、接地電位から誤差信号Veの間を増減する三角波信号となる。コンデンサ120の静電容量をC1とし、簡単化のため、I1=2×I2、とすると、三角波信号Vtの周期Tsは、Ts=C1・Ve/I1、で表される。
FIG. 2 is an operation waveform diagram of each part of the
三角波信号Vtは比較回路14によって基準信号Vrと比較される。三角波信号Vtが基準信号Vrより高い時、駆動信号DRはハイレベルとなる。駆動信号DRのパルス幅、即ちスイッチ素子3のオン時間Tonは、Ton=Ts・(1−Vr/Ve)、となるので、デューティ比Dは、下記式(3)により表される。
The triangular wave signal Vt is compared with the reference signal Vr by the
D=Ton/Ts=1−Vr/Ve (3) D = Ton / Ts = 1−Vr / Ve (3)
即ち、デューティ比Dは、図2に示すように、誤差信号Veの上昇とともに大きくなる。一方、出力直流電圧Voは、Vo=Vi/(1−D)で表される。例えば、出力直流電圧Voが目標値より低いと誤差信号Veは上昇し、それに伴ってデューティ比Dが大きくなり、出力直流電圧Voが目標値となるように調整される。 That is, the duty ratio D increases as the error signal Ve increases as shown in FIG. On the other hand, the output DC voltage Vo is expressed by Vo = Vi / (1-D). For example, when the output DC voltage Vo is lower than the target value, the error signal Ve increases, and accordingly, the duty ratio D increases and the output DC voltage Vo is adjusted to the target value.
本発明に係る実施の形態1のDC−DCコンバータにおける制御回路において、出力直流電圧Voが安定化されている定常状態では、下記式(4)及び式(5)の関係が成り立つ。 In the control circuit of the DC-DC converter according to the first embodiment of the present invention, in the steady state where the output DC voltage Vo is stabilized, the relationship of the following formulas (4) and (5) is established.
Vo=Vi/(1−D)=Vi・Ve/Vr (4)
∂Vo/∂Ve=Vi/Vr (5)
Vo = Vi / (1-D) = Vi · Ve / Vr (4)
∂Vo / ∂Ve = Vi / Vr (5)
以上のように、誤差信号Veと出力直流電圧Voの関係が線形となり、誤差信号Veによる出力直流電圧Voの変化率(∂Vo/∂Ve)が誤差信号Veのレベルに依らないので、帰還系の安定化設計が容易になる。
また、式(3)に示したように、デューティ比Dは誤差信号Veと基準信号Vrから決まることより、最大デューティ比Dmaxは、誤差信号Veの最大値と基準信号Vrによって設定できる。
As described above, the relationship between the error signal Ve and the output DC voltage Vo is linear, and the rate of change (∂Vo / ∂Ve) of the output DC voltage Vo due to the error signal Ve does not depend on the level of the error signal Ve. The stabilization design of the system becomes easy.
Further, as shown in Expression (3), since the duty ratio D is determined from the error signal Ve and the reference signal Vr, the maximum duty ratio Dmax can be set by the maximum value of the error signal Ve and the reference signal Vr.
《第2の実施の形態》
図3は、本発明に係る第2の実施の形態であるDC−DCコンバータとその制御回路の構成を示す回路図である。図3において、図1に示した前述の第1の実施の形態であるDC−DCコンバータとその制御回路と同じ機能・構成のものには同一の番号を付与し、その説明は省略する。図1の第1の実施の形態の構成と異なる点は、制御回路の構成であり、図1の構成と区別するために第2の実施の形態では制御回路20とする。
<< Second Embodiment >>
FIG. 3 is a circuit diagram showing the configuration of the DC-DC converter and its control circuit according to the second embodiment of the present invention. In FIG. 3, the same reference numerals are given to the same functions and configurations as those of the DC-DC converter and its control circuit according to the first embodiment shown in FIG. 1, and the description thereof is omitted. The difference from the configuration of the first embodiment in FIG. 1 is the configuration of the control circuit. In the second embodiment, the
図3において制御回路20は、出力直流電圧Voと目標値との誤差を増幅した誤差信号Veを生成する誤差増幅回路21と、誤差信号Veを振幅とする三角波信号Vtを生成する発振回路22と、基準信号Vrを生成する電圧源回路23と、三角波信号Vtと基準信号Vrを比較して、スイッチ素子3をオンオフする駆動信号DRを出力する比較回路24を有する。
In FIG. 3, the
図3において発振回路22は、コンデンサ220と、誤差信号Veが入力されてコンデンサ220を誤差信号Veに比例した電流Ieで充電する電流源回路221と、所定の周波数でクロック信号Vckを出力するクロック回路222と、クロック信号Vckによって駆動されてコンデンサ220の電圧を接地電位に短絡放電するスイッチ223を有する。また、クロック信号Vckがハイレベルとなるオン時間Tdは、コンデンサ220を短絡放電できる程度に短く設定されているものとする。後述するようにコンデンサ220の電圧は三角波状となり、三角波信号Vtとして出力する。
In FIG. 3, the
以下に図3及び図4を用いて第2の実施の形態のDC−DCコンバータとその制御回路20の動作を説明する。図4は、制御回路20の各部動作波形図であり、クロック信号Vck、三角波信号Vt、基準信号Vr、及び駆動信号DRを示す。図3において、誤差増幅回路21で生成された誤差信号Veは、出力直流電圧Voが目標値より低いと上昇し、出力直流電圧Voが目標値より高いと下降する。電流源回路221は誤差信号Veに比例した電流Ieを出力してコンデンサ220を充電する。クロック信号Vckがハイレベルの時、スイッチ223はオン状態であり、コンデンサ220の電圧Vtは接地電位に短絡放電される。コンデンサ220の電圧Vtは基準信号Vrより低いので、比較回路24の出力、即ち駆動信号DRはローレベルである。クロック信号Vckがローレベルになると、スイッチ223はオフ状態となるのでコンデンサ220は電流Ieで充電される。コンデンサ220の電圧(三角波信号Vt)が上昇し、基準信号Vrに至ると比較回路24は駆動信号DRをハイレベルに反転し、スイッチ素子3をオン状態にする。コンデンサ220の充電はクロック信号Vckがハイレベルになるまで続く。クロック信号Vckがハイレベルになると、スイッチ223はオンしてコンデンサ220の電圧Vtを接地電位に短絡放電する。コンデンサ220の電圧Vtは基準信号Vrより低くなり、比較回路24は駆動信号DRをローレベルに反転し、スイッチ素子3をオフする。以上の動作を繰り返すことにより、コンデンサ220の電圧波形は図4に示すように、接地電位からピーク電圧Vpの間を増減する三角波信号Vtとなる。
The operation of the DC-DC converter of the second embodiment and its
クロック信号Vckの周期をTs、クロック信号Vckのオン時間Tdは周期Tsに比べて無視できるものとし、コンデンサ220の静電容量をC2とし、電流源回路221の抵抗値をReと想定して、Ie=Ve/Re、とすると、三角波信号Vtのピーク電圧Vpは、次式(6)で表される。
Assume that the cycle of the clock signal Vck is Ts, the on-time Td of the clock signal Vck is negligible compared to the cycle Ts, the capacitance of the
Vp=(Ts−Td)・Ie/C2
≒Ts・Ve/(C2・Re) (6)
Vp = (Ts−Td) · Ie / C2
≒ Ts ・ Ve / (C2 ・ Re) (6)
三角波信号Vtは比較回路24によって基準信号Vrと比較される。三角波信号Vtが基準信号Vrより高い時、駆動信号DRはハイレベルとなる。駆動信号DRのパルス幅、即ちスイッチ素子3のオン時間Tonは、次式(7)により示される。
The triangular wave signal Vt is compared with the reference signal Vr by the
Ton=(Ts−Td)・(1−Vr/Vp)
≒Ts−Vr・C2・Re/Ve (7)
Ton = (Ts−Td) · (1−Vr / Vp)
≒ Ts-Vr ・ C2 ・ Re / Ve (7)
従って、デューティ比Dは、次式(8)で表される。 Therefore, the duty ratio D is expressed by the following equation (8).
D=Ton/Ts
=1−(C2・Re/Ts)・(Vr/Ve) (8)
D = Ton / Ts
= 1− (C2 · Re / Ts) · (Vr / Ve) (8)
即ち、デューティ比Dは、図4に示したように、誤差信号Veに比例するピーク電圧Vpの上昇とともに大きくなる。一方、出力直流電圧Voは、Vo=Vi/(1−D)、で表される。例えば、出力直流電圧Voが目標値より低いと誤差信号Veは上昇し、それに伴ってデューティ比Dが大きくなり、出力直流電圧Voが目標値となるように調整される。 That is, the duty ratio D increases as the peak voltage Vp increases in proportion to the error signal Ve, as shown in FIG. On the other hand, the output DC voltage Vo is expressed by Vo = Vi / (1-D). For example, when the output DC voltage Vo is lower than the target value, the error signal Ve increases, and accordingly, the duty ratio D increases and the output DC voltage Vo is adjusted to the target value.
本発明に係る実施の形態2のDC−DCコンバータにおける制御回路において、出力直流電圧Voが安定化されている定常状態では、下記式(9)及び式(10)の関係が成り立つ。 In the control circuit in the DC-DC converter according to the second embodiment of the present invention, in the steady state where the output DC voltage Vo is stabilized, the relationship of the following formulas (9) and (10) is established.
Vo=Vi/(1−D)
=Vi・Ve・Ts/(Vr・C2・Re) (9)
∂Vo/∂Ve=Vi・Ts/(Vr・C2・Re) (10)
Vo = Vi / (1-D)
= Vi · Ve · Ts / (Vr · C2 · Re) (9)
∂Vo / ∂Ve = Vi · Ts / (Vr · C2 · Re) (10)
以上のように、誤差信号Veと出力直流電圧Voの関係が線形となり、誤差信号Veによる出力直流電圧Voの変化率(∂Vo/∂Ve)が誤差信号Veのレベルに依らないので、帰還系の安定化設計が容易になる。第2の実施の形態のDC−DCコンバータの制御回路では、クロック信号Vckに同期してスイッチングする構成も可能であることを示した。
尚、本実施の形態では、説明の簡素化のために、クロック信号Vckはスイッチング周期に対して無視できるほどの狭パルス幅であるとしたが、クロック信号Vckはこのような形状に限定されるものではない。例えば、第2の実施の形態のDC−DCコンバータを所定の大きさのパルス幅を有するクロック信号に同期して動作させたい場合には、クロック信号の立上りエッジに同期してコンデンサ220を接地電位に短絡放電すればよい。
As described above, the relationship between the error signal Ve and the output DC voltage Vo is linear, and the rate of change (∂Vo / ∂Ve) of the output DC voltage Vo due to the error signal Ve does not depend on the level of the error signal Ve. The stabilization design of the system becomes easy. It has been shown that the control circuit of the DC-DC converter of the second embodiment can be configured to switch in synchronization with the clock signal Vck.
In this embodiment, for simplicity of explanation, the clock signal Vck has a narrow pulse width that can be ignored with respect to the switching period. However, the clock signal Vck is limited to such a shape. It is not a thing. For example, when the DC-DC converter according to the second embodiment is desired to operate in synchronization with a clock signal having a predetermined pulse width, the
また、式(8)に示したように、デューティ比Dは誤差信号Veと基準信号Vrから決まることより、最大デューティ比Dmaxは、誤差信号Veの最大値と基準信号Vrによって設定できる。 Further, as shown in Expression (8), since the duty ratio D is determined from the error signal Ve and the reference signal Vr, the maximum duty ratio Dmax can be set by the maximum value of the error signal Ve and the reference signal Vr.
《第3の実施の形態》
図5は本発明に係る第3の実施の形態であるDC−DCコンバータとその制御回路の構成を示す回路図である。図5において、図3に示した前述の第2の実施の形態であるDC−DCコンバータとその制御回路と同じ機能・構成のものには同一の番号を付与し、その説明は省略する。図3の第2の実施の形態の構成と異なる点は、制御回路の構成であり、図3の構成と区別するために第3の実施の形態においては制御回路20Aとする。
<< Third Embodiment >>
FIG. 5 is a circuit diagram showing the configuration of a DC-DC converter and its control circuit according to a third embodiment of the present invention. In FIG. 5, the same functions and configurations as those of the DC-DC converter and its control circuit according to the second embodiment shown in FIG. The difference from the configuration of the second embodiment in FIG. 3 is the configuration of the control circuit. In order to distinguish it from the configuration in FIG. 3, the
図5に示す制御回路20Aにおいて、誤差増幅回路21、発振回路22、及び比較回路24は図3に示した制御回路20と同様の構成である。異なるのは、図3に示す基準信号Vrを生成する電圧源回路23の代わりに、抵抗230と抵抗231の直列回路を具備する電圧源回路23Aが用いられている点である。電圧源回路23Aにより、入力直流電圧Viを抵抗分割した電圧が基準信号Vrとして比較回路24において三角波信号Vtと比較される。抵抗230と抵抗231による抵抗分割比をαとすると、基準信号Vrと入力直流電圧Viとの関係は下記式(11)で示される。
In the
Vr=α・Vi (11) Vr = α · Vi (11)
実施の形態3のDC−DCコンバータにおいて、式(11)で示す関係を除き、昇圧コンバータ及び制御回路の動作は、前述の第2の実施の形態のDC−DCコンバータ及びその制御回路の動作と同じである。式(11)を式(8)〜(10)に代入すると、下記の関係式(12)〜(14)が得られる。 In the DC-DC converter according to the third embodiment, except for the relationship represented by the equation (11), the operation of the boost converter and the control circuit is the same as the operation of the DC-DC converter according to the second embodiment and the control circuit thereof. The same. Substituting equation (11) into equations (8) through (10) yields the following relational equations (12) through (14).
D=1−(C2・Re/Ts)・(α・Vi/Ve) (12)
Vo=Vi/(1−D)
=Ve・Ts/(α・C2・Re) (13)
∂Vo/∂Ve=Ts/(α・C2・Re) (14)
D = 1− (C2 · Re / Ts) · (α · Vi / Ve) (12)
Vo = Vi / (1-D)
= Ve · Ts / (α · C2 · Re) (13)
∂Vo / ∂Ve = Ts / (α · C2 · Re) (14)
以上のように、誤差信号Veと出力直流電圧Voの関係が線形となり、誤差信号Veによる出力直流電圧Voの変化率(∂Vo/∂Ve)が誤差信号Veのレベルに依らない。加えて、入力直流電圧Viにも依らなくなる。このことにより、通常の安定化動作において、誤差信号Veの変動がほとんど無くなる。誤差信号Veを生成する誤差増幅回路21は出力のダイナミックレンジが狭くなるので、設計の容易化が可能となる。
As described above, the relationship between the error signal Ve and the output DC voltage Vo is linear, and the rate of change of the output DC voltage Vo due to the error signal Ve (電 圧 Vo / ∂Ve) does not depend on the level of the error signal Ve. In addition, it does not depend on the input DC voltage Vi. As a result, the error signal Ve hardly fluctuates in a normal stabilization operation. The
また、式(12)に示したように、デューティ比Dは誤差信号Veと入力直流電圧Viから決まることより、最大デューティ比Dmaxは、誤差信号Veの最大値と入力直流電圧Viによって設定できる。即ち、入力直流電圧Viが高い程、最大デューティ比Dmaxは小さくなる。インダクタ2に蓄積される磁気エネルギーは印加電圧と印加時間の積に比例する。この電圧時間積が最大となるのは、最大入力投入等の過渡時にであって、Vimax×Dmax×Ts、となる。最大デューティ比Dmaxが一定であると、この値は通常動作に比べると不必要に大きく、インダクタ2の形状を大きくする要因となる。上記のように最大デューティ比Dmaxが、入力直流電圧Viが高い程小さくなるように設定されることにより、インダクタ2に蓄積される磁気エネルギーも上限値が抑えられ、インダクタ2の小型化を可能とする。
Further, as shown in Expression (12), since the duty ratio D is determined from the error signal Ve and the input DC voltage Vi, the maximum duty ratio Dmax can be set by the maximum value of the error signal Ve and the input DC voltage Vi. That is, the higher the input DC voltage Vi, the smaller the maximum duty ratio Dmax. The magnetic energy stored in the
《第4の実施の形態》
図6は、本発明に係る第4の実施の形態であるDC−DCコンバータとその制御回路の構成を示す回路図である。図6において、図5に示した前述の第3の実施の形態であるDC−DCコンバータとその制御回路と同じ機能・構成のものには同一の番号を付与し、その説明は省略する。図5の第3の実施の形態と異なる点は、制御回路の構成であり、図5の構成と区別するために第4の実施の形態においては制御回路20Bとする。
<< Fourth Embodiment >>
FIG. 6 is a circuit diagram showing the configuration of a DC-DC converter and its control circuit according to the fourth embodiment of the present invention. In FIG. 6, the same functions and configurations as those of the DC-DC converter and its control circuit according to the third embodiment shown in FIG. The difference from the third embodiment of FIG. 5 is the configuration of the control circuit. In order to distinguish it from the configuration of FIG. 5, the
図6に示す制御回路20Bにおいて、誤差増幅回路21、発振回路22、及び比較回路24は図3に示した制御回路20と同様の構成である。異なるのは、図5の電圧源回路23Aの代わりに、抵抗230と抵抗231の直列回路と、抵抗230と並列に接続されたコンデンサ232を具備する電圧源回路23Bが用いられている点である。この電圧源回路23Bにより、入力直流電圧Viを抵抗分割した電圧が基準信号Vrとして比較回路24において三角波信号Vtと比較される。通常動作時においては、抵抗230と抵抗231による抵抗分割比をαとすると、Vr=α・Vi、となり、Vo=Ve・Ts/(α・C2・Re),∂Vo/∂Ve=Ts/(α・C2・Re)、の関係式が得られ、誤差信号Veと出力直流電圧Voの関係が線形となる。誤差信号Veによる出力直流電圧Voの変化率(∂Vo/∂Ve)が誤差信号Veのレベルに依らないのは、図5に示した第3の実施の形態である昇圧コンバータと同じである。
In the
本発明に係る第4の実施の形態であるDC−DCコンバータとその制御回路が、図5に示した第3の実施の形態であるDC−DCコンバータとその制御回路と異なる動作をするのは、起動時である。図7は起動時の制御回路20Bの各部動作波形図であり、クロック信号Vck、三角波信号Vt、基準信号Vr、及び駆動信号DRを示す。起動時において、コンデンサ232には電荷が無いものとすると、入力直流電圧Viが入力された直後には抵抗231の電位、即ち基準信号Vrのレベルは大きく、入力電圧に近い電位にある。このため、三角波信号Vtとの比較結果である駆動信号DRのパルス幅は小さくなる。時間の経過と共にコンデンサ232は充電され、基準信号Vrは徐々にレベルが下がる。このため、駆動信号DRのパルス幅は徐々に広がる。
以上のように、本発明の第4の実施の形態であるDC−DCコンバータとその制御回路では、ソフトスタートを容易に設定することができるという効果もある。
The DC-DC converter and its control circuit according to the fourth embodiment of the present invention operate differently from the DC-DC converter according to the third embodiment and its control circuit shown in FIG. , At startup. FIG. 7 is an operation waveform diagram of each part of the
As described above, the DC-DC converter and its control circuit according to the fourth embodiment of the present invention also have an effect that soft start can be easily set.
《第5の実施の形態》
以上の第1〜4の実施の形態では、DC−DCコンバータとして昇圧コンバータを用いて説明してきたが、本発明はもちろん昇圧コンバータに限定されるものではない。図8は、本発明に係る第5の実施の形態によるDC−DCコンバータとその制御回路の回路構成図である。図8において、符号1は入力直流電源を示しており、バッテリーやあるいは商用交流電圧を整流平滑する等の回路により構成され、入力直流電圧Viを出力する。符号6はトランスであり、入力直流電源1に接続される1次巻線61と、2次巻線62を有する。トランス6の1次巻線61の巻数N1と2次巻線62の巻数N2の巻数比をn(=N2/N1)とする。符号7はMOSFETで構成されたスイッチ素子であり、1次巻線61に接続されて、オン時には1次巻線61に入力直流電圧を印加する。符号8はダイオードで構成された整流手段、符号9はコンデンサで構成された平滑手段であり、整流手段8と平滑手段9は2次巻線62に接続され、2次巻線62に発生する電圧を整流平滑して出力直流電圧Voを出力する。以上のトランス6とスイッチ素子7と整流手段8と平滑手段9がフライバックコンバータを構成する。符号100は制御回路であり、出力直流電圧Voを検出し、スイッチ素子7に駆動信号DRを供給し、そのオンオフ制御を行う。
<< Fifth Embodiment >>
In the first to fourth embodiments described above, the boost converter is used as the DC-DC converter. However, the present invention is not limited to the boost converter. FIG. 8 is a circuit configuration diagram of a DC-DC converter and its control circuit according to the fifth embodiment of the present invention. In FIG. 8,
図8において制御回路100は、出力直流電圧Voと目標値との誤差を増幅した誤差信号Veを生成する誤差増幅回路101と、誤差信号Veを振幅とする三角波信号Vtを生成する発振回路102と、基準信号Vrを生成する電圧源回路103と、三角波信号Vtと基準信号Vrを比較して、スイッチ素子7をオンオフする駆動信号DRを出力する比較回路104を有する。また、誤差増幅回路101は出力直流電圧Voと目標値とを比較増幅する誤差増幅器111と、誤差増幅器111の出力に接続されるフォトダイード112と、フォトダイオード112からの発光量に応じた電流を出力するフォトトランジスタ113と、フォトトランジスタ113の電流を誤差信号Veに変換する抵抗114とから構成される。出力直流電圧Voが目標値より大きくなろうとすると、誤差増幅器111はフォトダイード112に流す電流を増加してフォトダイオード112の発光量を増やす。その結果、フォトトランジスタ113の電流も増加し、誤差信号Veは大きくなる。また、図8に示す発振回路102は、図1に示した発振回路12と同じ構成を有する。
In FIG. 8, a
以下にフライバックコンバータの動作を説明する。スイッチ素子7がオンの時、トランス6の1次巻線61には入力直流電圧Viが印加され、入力直流電源1から、1次巻線61、スイッチ素子7と電流が流れ、トランス6にエネルギーが蓄積される。スイッチ素子7がターンオフすると、トランス6の1次巻線61と2次巻線62の電圧は反転し、2次巻線62から、整流手段8を介して出力へ電流が流れ、トランス6に蓄えられたエネルギーが放出される。スイッチ素子7の1スイッチング周期(三角波信号Vtの周期)に占めるオン時間(駆動信号DRのパルス幅)の割合(デューティ比という)をDとすると、出力直流電圧Voは、Vo=Vi・n・D/(1−D)で表される。制御回路100は出力直流電圧Voを検出し、出力直流電圧Voが目標値となるようにデューティ比Dを調整する。
The operation of the flyback converter will be described below. When the switch element 7 is on, the input DC voltage Vi is applied to the primary winding 61 of the transformer 6, and current flows from the input
誤差増幅回路101で生成された誤差信号Veは、出力直流電圧Voが目標値より低いと上昇し、出力直流電圧Voが目標値より高いと下降する。誤差信号Veは比較器123によってコンデンサ120の電圧(三角波信号Vt)と比較される。ラッチ回路125の出力Qがハイレベルの時、スイッチ126はオン状態であるのでコンデンサ120は定電流(I1−I2)で充電される。コンデンサ120の電圧(三角波信号Vt)が上昇し、誤差信号Veに至ると比較器123は出力をハイレベルに反転し、ラッチ回路125をリセットする。ラッチ回路125の出力Qがローレベルになると、スイッチ126はオフ状態となるのでコンデンサ120は定電流I2で放電される。コンデンサ120の電圧(三角波信号Vt)は誤差信号Veを下回り、比較器123の出力はローレベルとなる。コンデンサ120の電圧(三角波信号Vt)が下降して接地電位に至ると、比較器124は出力をハイレベルに反転し、ラッチ回路125をセットする。ラッチ回路125の出力Qがハイレベルになると、スイッチ126はオン状態となるのでコンデンサ120は定電流(I1−I2)で充電される。以上の動作を繰り返すことにより、コンデンサ120の電圧(三角波信号Vt)は、接地電位から誤差信号Veの間を増減する三角波信号となる。コンデンサ120の静電容量をC1とし、簡単化のため、I1=2×I2、とすると、三角波信号Vtの周期Tsは、Ts=C1・Ve/I1、で表される。
The error signal Ve generated by the
三角波信号Vtは比較回路104によって基準信号Vrと比較される。三角波信号Vtが基準信号Vrより高い時、駆動信号DRはハイレベルとなる。駆動信号DRのパルス幅、即ちスイッチ素子3のオン時間Tonは、Ton=Ts・(1−Vr/Ve)、となるので、デューティ比Dは、D=Ton/Ts=1−Vr/Ve、で表され、誤差信号Veの上昇とともに大きくなる。一方、出力直流電圧Voは、Vo=Vi・n・D/(1−D)、で表される。例えば、出力直流電圧Voが目標値より低いと誤差信号Veは上昇し、それに伴ってデューティ比Dと大きくなり、出力直流電圧Voが目標値となるように調整される。
出力直流電圧Voが安定化されている定常状態において、下記式(15)及び式(16)の関係が成り立つ。
The triangular wave signal Vt is compared with the reference signal Vr by the
In the steady state where the output DC voltage Vo is stabilized, the relationship of the following formulas (15) and (16) is established.
Vo=Vi・n・D/(1−D)
=n・Vi・(Ve−Vr)/Vr (15)
∂Vo/∂Ve=n・Vi/Vr (16)
Vo = Vi · n · D / (1-D)
= N · Vi · (Ve−Vr) / Vr (15)
∂Vo / ∂Ve = n · Vi / Vr (16)
以上のように、本発明は昇圧コンバータのみならず、トランスを用いたフライバックコンバータにも適用可能であり、誤差信号Veと出力直流電圧Voの関係が線形となって変化率(∂Vo/∂Ve)が誤差信号Veのレベルに依らないものとなる。また、本発明においては、最大デューティ比Dmaxが誤差信号Veの最大値と基準信号Vrとによって設定できるといった効果を奏する。また、第5の実施の形態では、本発明の第1の実施の形態のDC−DCコンバータの制御回路を絶縁型のフライバックコンバータに適用したが、第2〜4の実施の形態で説明したDC−DCコンバータの制御回路にも同様に絶縁型のフライバックコンバータに適用可能であり、同様の効果を奏する。また、フライバックコンバータ以外にも、反転コンバータやSEPIC(Single-Ended Primary Inductance Converter:シングルエンド型インダクタンスコンバータ)をはじめとする昇降圧コンバータにも、本発明のDC−DCコンバータ及びその制御回路は適用可能であり、同様の効果を奏する。 As described above, the present invention can be applied not only to a boost converter but also to a flyback converter using a transformer. The relationship between the error signal Ve and the output DC voltage Vo is linear, and the rate of change (∂Vo / ∂ Ve) does not depend on the level of the error signal Ve. In the present invention, the maximum duty ratio Dmax can be set by the maximum value of the error signal Ve and the reference signal Vr. In the fifth embodiment, the control circuit for the DC-DC converter according to the first embodiment of the present invention is applied to an insulating flyback converter. However, the second to fourth embodiments have been described. The control circuit of the DC-DC converter can be similarly applied to an insulating flyback converter, and has the same effect. In addition to the flyback converter, the DC-DC converter and its control circuit of the present invention can be applied to a buck-boost converter including an inverting converter and a SEPIC (Single-Ended Primary Inductance Converter). It is possible and has the same effect.
尚、上記の各実施の形態においては、直流の入力電圧に対し、直流の出力電圧を出力するDC−DCコンバータと、その制御回路とにより構成された装置について説明したが、各実施の形態の構成においてDC−DCコンバータが制御回路を含む構成としても良い。 In each of the above-described embodiments, a device constituted by a DC-DC converter that outputs a DC output voltage with respect to a DC input voltage and its control circuit has been described. In the configuration, the DC-DC converter may include a control circuit.
本発明は、直流の入力電圧に対し、直流の出力電圧を出力するDC−DCコンバータ及びその制御回路に有用である。 The present invention is useful for a DC-DC converter that outputs a DC output voltage with respect to a DC input voltage and a control circuit thereof.
1 入力直流電源
2 インダクタ
3 スイッチ素子
4 整流手段
5 平滑手段
10 制御回路
11 誤差増幅回路
12 発振回路
13 電圧源回路
120 コンデンサ
121 定電流源回路
122 定電流源回路
123 比較器
124 比較器
125 ラッチ回路
126 スイッチ
DESCRIPTION OF
Claims (10)
出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、
所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路と、
を有するDC−DCコンバータ。 A DC-DC converter having a switch element that repeatedly turns on and off, and an inductor that stores energy from an input during an on period of the switch element and releases energy to an output during an off period of the switch element,
An error amplification circuit for generating an error signal obtained by amplifying an error between the output and the target value;
An oscillation circuit for generating a triangular wave signal having an amplitude corresponding to the error signal;
A comparison circuit that compares a reference signal having a predetermined value with the triangular wave signal to generate a drive signal for turning on and off the switch element;
A DC-DC converter.
前記誤差信号の大きさに比例した電流を出力する電流源回路と、
所定の周波数を有するクロック信号を生成するクロック信号発生器と、
前記クロック信号に従ってオンオフする放電スイッチと、
前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサとを有し、
前記三角波信号が前記コンデンサの充放電電圧波形であることを特徴とする請求項2記載のDC−DCコンバータ。 The oscillation circuit is
A current source circuit that outputs a current proportional to the magnitude of the error signal;
A clock signal generator for generating a clock signal having a predetermined frequency;
A discharge switch that turns on and off according to the clock signal;
A capacitor charged by the current source circuit and discharged by the discharge switch;
3. The DC-DC converter according to claim 2, wherein the triangular wave signal is a charge / discharge voltage waveform of the capacitor.
出力と目標値との誤差を増幅した誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じた振幅を有する三角波信号を生成する発振回路と、
所定値を有する基準信号と前記三角波信号を比較して前記スイッチ素子をオンオフする駆動信号を生成する比較回路と、
を有するDC−DCコンバータの制御回路。 A control circuit used for a DC-DC converter having a switching element that repeatedly turns on and off, and an inductor that stores energy from an input during an on period of the switching element and releases energy to an output during an off period of the switching element. ,
An error amplification circuit for generating an error signal obtained by amplifying an error between the output and the target value;
An oscillation circuit for generating a triangular wave signal having an amplitude corresponding to the error signal;
A comparison circuit that compares a reference signal having a predetermined value with the triangular wave signal to generate a drive signal for turning on and off the switch element;
A control circuit for a DC-DC converter.
前記誤差信号の大きさに比例した電流を出力する電流源回路と、
所定の周波数を有するクロック信号を生成するクロック信号発生器と、
前記クロック信号に従ってオンオフする放電スイッチと、
前記電流源回路によって充電され、前記放電スイッチによって放電されるコンデンサとを有し、
前記三角波信号が前記コンデンサの充放電電圧波形であることを特徴とする請求項7記載のDC−DCコンバータの制御回路。 The oscillation circuit is
A current source circuit that outputs a current proportional to the magnitude of the error signal;
A clock signal generator for generating a clock signal having a predetermined frequency;
A discharge switch that turns on and off according to the clock signal;
A capacitor charged by the current source circuit and discharged by the discharge switch;
8. The DC-DC converter control circuit according to claim 7, wherein the triangular wave signal is a charge / discharge voltage waveform of the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006261881A JP2007151381A (en) | 2005-10-27 | 2006-09-27 | Dc-dc converter and control circuit thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005312530 | 2005-10-27 | ||
JP2006261881A JP2007151381A (en) | 2005-10-27 | 2006-09-27 | Dc-dc converter and control circuit thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007151381A true JP2007151381A (en) | 2007-06-14 |
Family
ID=38212103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006261881A Withdrawn JP2007151381A (en) | 2005-10-27 | 2006-09-27 | Dc-dc converter and control circuit thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007151381A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009196225A (en) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | Driving circuit of capacitive load and liquid ejector |
CN112640287A (en) * | 2019-02-01 | 2021-04-09 | 欧姆龙株式会社 | Resonant converter, control circuit and control method thereof |
-
2006
- 2006-09-27 JP JP2006261881A patent/JP2007151381A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009196225A (en) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | Driving circuit of capacitive load and liquid ejector |
CN112640287A (en) * | 2019-02-01 | 2021-04-09 | 欧姆龙株式会社 | Resonant converter, control circuit and control method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7550957B2 (en) | DC-DC converter and control circuit thereof | |
US10158289B2 (en) | DC/DC converter | |
CN100490287C (en) | Switching power supply and its control circuit, and electronic apparatus employing such switching power supply | |
US8624566B2 (en) | Current-mode control switching regulator and operations control method thereof | |
JP4631916B2 (en) | Boost DC-DC converter | |
US9374008B2 (en) | Switching mode power supply with variable switching operation frequency and the driving method thereof | |
US8350539B2 (en) | Frequency modulation control of a buck-boost power converter | |
JP2009148094A (en) | Dc-dc converter and semiconductor integrated circuit for power supply control | |
JP2010259257A (en) | Switching regulator and operation control method thereof | |
US20090231889A1 (en) | Method and apparatus for ac to dc power conversion with reduced harmonic current | |
JP2008131746A (en) | Step-up/down switching regulator | |
JP2009148111A (en) | Dc-dc converter | |
JP5710870B2 (en) | DC-DC converter | |
US8634210B2 (en) | DC-DC converter including switching frequency control circuit | |
US9739806B2 (en) | Voltage detection method and circuit and associated switching power supply | |
US20110085356A1 (en) | Switching element driving control circuit and switching power supply device | |
JP2004040856A (en) | Switching power supply | |
JP4341698B2 (en) | Switching power supply, control circuit thereof, and control method | |
US11018581B2 (en) | Methods and devices for operating converters | |
KR100982169B1 (en) | Switching control circuit for primary-side controlled power converters | |
JP5493916B2 (en) | Buck-boost DC-DC converter and switching control circuit | |
US10284087B2 (en) | Step-up/step-down DC-DC converter | |
JP2009071997A (en) | Power conversion device and vehicular lighting fixture | |
JP2007151381A (en) | Dc-dc converter and control circuit thereof | |
JP4686285B2 (en) | Switching control circuit, DC-DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20081118 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20101228 Free format text: JAPANESE INTERMEDIATE CODE: A761 |