JP2007150325A - 半導体装置 - Google Patents

Abstract

【課題】トランジスタの特性にばらつきが生じる。
【解決手段】発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、複数の画素がそれぞれ含むトランジスタは、複数の半導体を有する。複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体である。複数の半導体は、電気的に接続されている。複数の半導体のうち、少なくとも２つの半導体は、異なる画素の領域に配置されている。複数のトランジスタにおけるチャネル形成領域のレーザ光の走査方向の長さ及びチャネル長それぞれは、画素の画素ピッチよりも長い。
【選択図】図７

Description

本発明は、半導体装置及びその製造方法に関する。より詳しくは、レーザ光の照射により結晶化された多結晶半導体を用いてトランジスタを作製した半導体装置及びその作製方法に関する。また前記トランジスタを画素に用いた半導体装置及びその作製方法に関する。

近年、ＰＤＡや携帯電話、ノートＰＣなどの携帯機器が広く普及している。そのような機器には、フラットパネルディスプレイが搭載されている。フラットパネルディスプレイとしては、ＳＴＮ型液晶ディスプレイやアモルファスシリコンＴＦＴ（非晶質シリコン薄膜トランジスタ）型液晶ディスプレイなどが採用されることが多い。しかしながら、最近は、ガラス基板上に駆動回路を内蔵した低温ポリシリコン（多結晶シリコン）ＴＦＴ型液晶ディスプレイが搭載されることが多くなっている。さらに、液晶ディスプレイではなく、低温ポリシリコンＴＦＴを用いた発光ディスプレイ（ＥＬディスプレイなど）も、フラットパネルディスプレイとして搭載されることが期待されている。

図２６に、発光ディスプレイの画素回路の一例を示して、動作を簡単に説明する。図２６に示した画素回路では、駆動トランジスタ２６０１のVgs（ゲート・ソース間電圧）を制御することにより、発光素子２６０２に流れる電流（以後、発光電流と呼ぶ）を制御している。発光電流の値と発光素子の輝度とは、比例関係にある。そのため、発光電流を制御することにより、発光素子の輝度も制御できる。

発光素子は、有機材料、無機材料、バルク材料などの広汎にわたる材料により構成される。そのうち、主に有機材料により構成される有機発光ダイオード(Organic Light Emitting Diode : OLED)は代表的な発光素子として挙げられる。発光素子は、陽極及び陰極、並びに前記陽極と前記陰極との間に発光層が挟まれた構造を有する。発光層は、上記材料から選択された１つ又は複数の材料により構成される。また発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明はどちらか一方、又は両方の発光を用いた場合にも適用可能である。

図２７（Ａ）は、発光素子２６０２と駆動トランジスタ２６０１で構成される回路図を示し、図２７（Ｂ）には、駆動トランジスタ２６０１のVgs（ゲート・ソース間電圧）と、発光電流の関係を示す。図２７（Ｂ）には、２本のグラフが示してある。これらは、駆動トランジスタ２６０１の特性が同一ではない場合について示している。図２７（Ｂ）に示すように、駆動トランジスタ２６０１の特性がばらつくと、Vgsの大きさが同じであっても、発光電流はばらついてしまう。そのため、正確な階調で画像を表示させるためには、駆動トランジスタ２６０１の特性がばらつかないようにする必要がある。仮に、駆動トランジスタ２６０１の移動度、しきい値電圧などの特性がばらつけば、正確な階調で画像を表示することが出来なくなる。

一方、低温ポリシリコンＴＦＴは、ガラス基板上に形成された高性能のＴＦＴであることに特徴がある。ＴＦＴを高性能にするためには、トランジスタにおける半導体（より詳しくはチャネル形成領域）の結晶性を高める必要がある。

半導体の結晶性を高めるための手法としては、アモルファス状態（非晶質状態）の半導体にレーザ光を照射することにより、半導体を結晶化（多結晶化、ポリシリコン化）させる手法が広く用いられている。この手法を用いると、レーザ光の照射されている箇所にのみ、高いエネルギーを与えることになるので、基板全体を高い温度にさらす必要がない。この手法により形成されたＴＦＴは、低温ポリシリコンＴＦＴと呼ばれている。

それに対し、熱的なアニールにより半導体層を結晶化させる手法により形成されたＴＦＴは、高温ポリシリコンＴＦＴと呼ばれている。

ところで、低温ポリシリコンＴＦＴを形成するときに用いられるレーザとしては、エキシマレーザが多く、該レーザの照射方法としては、線状のレーザ光をガラス基板に照射する方法が用いられることが多い。線状レーザを走査させることにより、ガラス基板全体にレーザ光を照射させている。

図２８にレーザ照射の模式図を示す。線状レーザ２８０１が走査される方向をｘ方向とする。図２８では、ソースドライバと平行に線状レーザが照射されており、ゲートドライバと平行にレーザが走査されている（例えば、特許文献１参照。）。

特許第２７５６５３０号明細書

次いで、複数の画素がマトリクス状に形成された画素部における各画素の配列の仕方について述べる。図２８の画素領域２８０２には、複数の画素がマトリクス状に配置されている。モノクロ画像を表示する画素部の場合は、縦方向と横方向の両方向において、等間隔に配置されている。しかし、カラー画像を表示する画素部の場合、Ｒ、Ｇ、Ｂの各画素の配置には、様々な方法がある。

ＲＧＢの各色に対応した画素の配置の方法として、図２９を用いて説明する。
図２９（Ａ）には、同じ色の画素を縦に並べた縦ストライプ配置を示し、図２９（Ｂ）には、画素を各行で半副画素毎ずらしたデルタ配置を示す。

縦ストライプ配置は、ＲＧＢの各色に対応した画素に着目すると、横方向の長さは、縦方向の長さの３分の１となっている。そしてＲＧＢの３つの画素を１画素とすると、該画素の縦方向の長さと横方向の長さは同じであり、その形状は正方形の形状となっている。つまり１画素における縦方向と横方向の両者の画素ピッチＮは同じ長さとなる。デルタ配置は、ＲＧＢの各色に対応した画素（副画素）に着目すると、横方向の長さは、縦方向の長さと同じである。つまり、各色に対応した画素（副画素）の形状は正方形の形状となっている。

既に述べたように、低温ポリシリコンＴＦＴには、線状レーザが照射されて結晶化された半導体が用いられる。ここで、線状レーザを走査して半導体にレーザ光を照射したときにおける、レーザ光の強度分布（図３０）を用いて該線状レーザの動作について説明する。

最初に、ある位置で線状レーザを照射する。このときのレーザ光の強度分布は、図３０に示すように、山なりのような形になる場合が多い。一例として、ガウス分布のような形になる場合が多い。その後、レーザの走査ピッチＭだけ、レーザの照射位置をｘ方向に移動させて、再び線状レーザを照射する。次いで、再びレーザの照射位置をｘ方向に移動させ、レーザを照射する。以後、同様な動作を繰り返し、ガラス基板全体にレーザを照射させていく。

このとき図３０に示すように、ｘ方向（レーザの走査方向）の位置によって、半導体に多数レーザ光が照射された領域もあれば、数回しかレーザ光が照射されていない領域が存在する。つまり、半導体の領域によって、レーザの照射回数にはばらつきが存在する。

さらに、レーザが発振するレーザ光の強度は、常に一定ではなくばらつきが存在する。つまり、レーザの照射回数が同一の半導体においても、均一にレーザは照射されていない。

このように、半導体の領域によってレーザの照射回数やレーザ光の強度にばらつきが生じると、レーザによって結晶化された半導体の結晶状態にもばらつきが生じる。半導体の結晶状態が異なると、該半導体を用いたトランジスタの特性にもばらつきが生じる。

仮に、特性にばらつきがあるトランジスタを用いて、発光ディスプレイを作製すると、各画素の駆動トランジスタ２６０１の特性がばらついてしまう。このような発光ディスプレイでは、正確な階調で表現された画像を表示することが出来ない。

図３１には、駆動トランジスタ２６０１の特性ばらつきの影響により、不均一な画像を表示している図を示す。該不均一な画像は、ｘ方向（レーザの走査方向）の位置により、半導体に対するレーザの照射回数及び照射されたレーザ光の強度にばらつきがあることに起因する。その結果、ｙ方向（レーザ照射方向）に平行な縞模様が見えてしまい、レーザ照射の跡が残ったようになってしまう。以後、このような画像ムラのことを、レーザ縞と呼ぶ。

本発明は、上記の問題点を解決した半導体装置及びその作製方法を提供することを課題とする。より詳しくは、半導体に対するレーザの照射回数及び照射されたレーザ光の強度のばらつきに起因したトランジスタの特性ばらつきの影響を抑制した半導体装置及びその作製方法を提供することを課題とする。さらに本発明は、レーザ縞を減少させた半導体装置及びその作製方法を提供することを課題とする。

上記課題を解決するために、 本発明は、トランジスタを有する画素がマトリクス状に複数設けられた半導体装置であって、前記トランジスタは、レーザ光の照射により結晶化された半導体を有し、前記トランジスタのチャネル形成領域は、レーザの走査方向に対して平行に配置されていることを特徴とする。

本発明は、トランジスタを有する画素がマトリクス状に複数設けられた半導体装置であって、前記トランジスタは、レーザ光の照射により結晶化された半導体を有し、前記トランジスタのチャネル形成領域は、レーザの走査方向に対して平行に配置され、画素ピッチよりも長い領域に渡って延在していることを特徴とする。

本発明は、トランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、 前記トランジスタは、レーザ光の照射により結晶化された半導体を有し、 前記半導体は少なくとも２つの画素にまたがって配置され、且つ当該半導体の長さは前記画素の画素ピッチよりも長く、 前記レーザ光の走査ピッチがＭであり、前記画素の画素ピッチがＮであるとき、前記レーザ光が前記半導体に照射した回数は（Ｎ／Ｍ）回以上であることを特徴とする。

本発明は、半導体にレーザ光を照射して結晶化し、 前記結晶化された半導体を用いて形成されたトランジスタをマトリクス状に複数設ける半導体装置の作製方法であって、 複数の前記トランジスタの各チャネル形成領域は、第１の方向に延在するように配置され、 複数の前記トランジスタのうち、前記第１の方向と垂直な第２の方向で隣接する少なくとも２つのトランジスタは、前記第２の方向に互いにずれた位置関係を有し、 複数の前記トランジスタの特性が同じであることを特徴とする。

本発明は、半導体にレーザ光を照射して結晶化し、 前記結晶化された半導体を用いてトランジスタを形成し、 前記トランジスタを用いて形成された画素をマトリクス状に複数設ける半導体装置の作製方法であって、 前記半導体は少なくとも２つの画素にまたがって配置され、且つ当該半導体の長さは前記画素の画素ピッチよりも長く、 前記レーザ光の走査ピッチがＭであり、前記画素の画素ピッチがＮであるとき、前記レーザ光は前記半導体に（Ｎ／Ｍ）回以上照射することを特徴とする。

本発明は、ｘ方向（レーザの走査方向）の位置によるトランジスタの特性ばらつきを平均化させるために、ｘ方向（レーザの走査方向）と平行に半導体を配置する。ｘ方向（レーザの走査方向）と平行にトランジスタを配置することで、トランジスタのチャネル形成領域に対するレーザの照射回数を増やすことが出来る。その結果、レーザの照射回数のばらつきによって生じる、半導体の結晶状態のばらつきによる影響を低減できるため、前記半導体を有するトランジスタの特性ばらつきの影響を抑制することができる。

また本発明では、半導体に対するレーザの照射回数を増やすために、半導体を少なくとも２つの画素にまたがって配置する。そうすると、前記半導体の長さは、画素の画素ピッチよりも長く配置される。このようにトランジスタのサイズを大きくし、例えばチャネル幅に対してチャネル長Ｌを大きくとることで、トランジスタ自体のばらつきを低減することができる。

なお、半導体にレーザ光を照射するときには、レーザ光の幅及び長さ、並びにレーザの走査ピッチは、特に限定されない。ただし本発明では、半導体に対するレーザの照射回数が増えるので、レーザ光の幅を広くしたりすることが好ましい。こうすることによって、半導体の結晶状態のばらつきによる影響を、さらに低減することができる。また、半導体の長さが十分に長い場合は、レーザの走査ピッチを多少長くしても、半導体に対するレーザ照射回数は十分大きくできるため、トランジスタのばらつきを低減することができる。こうすることによって、画面全体に対するレーザの照射回数を増やすことなく半導体装置を作製することが出来る。その結果、半導体装置を作製するときの処理速度が早くなるため、作製費用を削減することが出来る。

本発明は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。そして複数のトランジスタの各チャネル形成領域は、第１の方向（レーザーの走査方向）に延在するように配置され、複数の前記トランジスタのうち、前記第１の方向と垂直な第２の方向で隣接する少なくとも２つのトランジスタは、前記第１の方向に互いにずれた位置関係を有する。そして複数のトランジスタが有する各半導体は、かぎ括弧の終点印である“」”と始点印である“「”とを合体させたような形状を有し、２つの画素にまたがって配置されている。このようにすると、トランジスタが有する各半導体のチャネル形成領域の長さが画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。

本発明は、ｘ方向（レーザの走査方向）の位置によるトランジスタの特性ばらつきを平均化させるために、ｘ方向（レーザの走査方向）と平行に半導体を配置する。ｘ方向（レーザの走査方向）と平行にトランジスタを配置することで、トランジスタのチャネル形成領域に対するレーザの照射回数を増やすことが出来る。その結果、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。

また本発明では、半導体に対するレーザの照射回数を増やすために、半導体を少なくとも２つの画素にまたがって配置する。そうすると、前記半導体の長さは、画素の画素ピッチよりも長く配置される。このようにトランジスタのサイズを大きくし、かつチャネル幅に対してチャネル長Ｌを大きくとることで、トランジスタ自体のばらつきを低減することができる。

また、将来的に画素ピッチが大きくなれば、半導体の長さをより大きくすることができるので、レーザーの照射回数を増やすことが可能となる。この結果、前記半導体を有するトランジスタのばらつきを抑制することができるため、本発明は絶大な効果を奏することが期待できる。

なお、半導体にレーザ光を照射するときには、レーザ光の幅及び長さ、並びにレーザの走査ピッチは、特に限定されない。ただし本発明では、半導体に対するレーザの照射回数が増えるので、レーザ光の幅を広くしたりすることが好ましい。こうすることによって、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響をさらに低減することができるので、トランジスタの特性のばらつきを、より抑制することが出来る。また、半導体の長さが十分に長い場合は、レーザーの走査ピッチを多少長くしても、半導体に対するレーザー照射回数は十分大きくできるため、トランジスタのばらつきを低減することができる。こうすることによって、画面全体に対するレーザの照射回数を増やすことなく半導体装置を作製することが出来る。その結果、半導体装置を作製するときの処理速度が早くなるため、作製費用を削減することが出来る。

[実施の形態１] 本発明の半導体装置の実施の形態について、図１〜図６を用いて説明する。図１に、画素におけるトランジスタの配置の概略図を示す。図１には、ストライプ配置されたＲＧＢの３画素分の画素が記載されている。ただし、１色で１画素と考える場合は、９画素分の画素に相当する。各々の画素を識別するため、図１において、上から１画素目のＲ色の部分を画素Ｒ(i-1)、Ｇ色の部分を画素Ｇ(i-1)、Ｂ色の部分を画素Ｂ(i-1)と呼ぶ。同様に、２画素目のＲ色の部分を画素Ｒ(i)、Ｇ色の部分を画素Ｇ(i)、Ｂ色の部分を画素Ｂ(i)、３画素目のＲ色の部分を画素Ｒ(i+1)、Ｇ色の部分を画素Ｇ(i+1)、Ｂ色の部分を画素Ｂ(i+1)と呼ぶ。

各々の画素は、トランジスタを有している。例えば、画素Ｒ(i-1)は、該画素が有する発光素子を駆動するためのトランジスタを有する。それを、画素Ｒ(i-1)用駆動トランジスタ１０１と呼ぶ。同様に、画素Ｒ(i)は画素Ｒ(i)用駆動トランジスタ１０２を、画素Ｒ(i+1)は画素Ｒ(i+1)用駆動トランジスタ１０３を有する。他の画素も、上記と同様である。

本実施の形態では、図１に示すように、各画素の駆動トランジスタが、周囲に配置された別の画素の領域にまたがって配置されている。つまり、画素Ｒ(i+1)用駆動トランジスタ１０３は、画素Ｒ(i)の領域にまたがって配置されている。
同様に、画素Ｒ(i)用駆動トランジスタ１０２は、画素Ｒ(i-1)にまたがって配置されている。このように本発明では、ある画素が有する駆動トランジスタは、周囲に配置された画素の領域にまたがって配置されている。

その結果、駆動トランジスタの長さを、画素ピッチよりも長くすることが出来る。したがって、レーザの走査方向とトランジスタのチャネル形成領域の延在方向を平行にすることが出来るので、各駆動トランジスタにレーザを照射する回数が増加する。したがって、トランジスタの特性のばらつきをおさえることが出来る。

ここで、図３０に示すように、レーザの走査ピッチをＭとする。そして、画素ピッチをＮとする。図１に示すように、トランジスタの長さ１０４をＺとする。
すると、１つのトランジスタにレーザが照射される回数は、（Ｚ／Ｍ）回となる。ここで、Ｚ＞Ｎであるので、(Ｚ／Ｍ)＞(Ｎ／Ｍ)となる。

このように本発明により、トランジスタに対するレーザの照射回数を増やすことができるので、トランジスタの特性のばらつきをおさえることが出来る。さらに、トランジスタの長さＺが十分に長い場合は、レーザの走査ピッチＭを従来よりも多少大きくすることができるので、画面全体に対するレーザの照射回数を減らすことができるようになる。ただし、図１ではトランジスタの長さＺは、２画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチＭは２倍以下にしておくことが好ましい。その結果、半導体装置を作製するときの処理速度が速くなるため、作製費用を削減することが出来る。

次に、図１に対応した画素のレイアウト図を、図２に示す。図２では、一例として、画素Ｒ(i)の部分のみを記載している。そして、図２に対応した回路図を、図３に示す。また、図２の断面図を、図４に示す。図２〜図４のうち、同一のものを示す場合には、同じ符号を用いている。

図２に示したレイアウト図の特徴としては、以下のようなことが挙げられる。

まず、ある画素の駆動トランジスタを別の画素の領域にまでまたがって配置させるため、選択ゲート線として、ソース配線の層を用いる点が挙げられる。そうすることで、選択ゲート線と駆動トランジスタを交差させることができるので、重ね合わせることができる。その結果、駆動トランジスタのレイアウトを簡単に行うことができる。

例えば図２において、(ｉ―１）行目選択ゲート線２０３と、画素Ｒ(i)用駆動トランジスタ１０２は、重ねて配置されている。そのため、駆動トランジスタを別の画素の領域までまたがって配置することが簡単になる。

また電源供給線は、選択ゲート線と交差させるため重ね合わせることが出来、その重ね合わせた部分をゲート配線の層で作製することが出来る。例えば、ｊ列目電源供給線２０５と(ｉ―１)行目選択ゲート線２０３は交差しているので、重ね合わせて配置されている。その交差部のｊ列目電源供給線２０５は、ゲート配線の層で作製されているため、電源供給線は、選択ゲート線と交差することができる。

なお、電源供給線は選択ゲート線と交差させるため、その交差部分のみをゲート配線の層で作製した。しかし、選択ゲート線と交差できるのであれば、電源供給線の交差部分は、どの配線の層で形成してもよい。

上記以外の特徴としては、駆動トランジスタが、電源供給線やソース信号線と平行に配置されている点が挙げられる。例えば、画素Ｒ(i)用駆動トランジスタ１０２は、電源供給線やソース信号線と平行に配置されている。そのため、各画素内において、効率的に長いトランジスタを配置することが出来る。

このように、選択ゲート線と電源供給線との配置を工夫することにより、駆動トランジスタの長さを画素ピッチよりも長くすることが出来る。より詳しくは、駆動トランジスタのチャネル形成領域の長さを画素ピッチよりも長くすることができる。

図２に示すように、駆動トランジスタのチャネル形成領域において、その長さが長い領域は、長いチャネル形成領域２０１で示す部分と、長いチャネル形成領域２０２で示す部分とになる。駆動トランジスタに関して、チャネル形成領域の最も長い部分というのは、長いチャネル形成領域２０１で示す部分と、長いチャネル形成領域２０２で示す部分との和になる。この和で示されるチャネル形成領域の長さは、画素ピッチよりも長く、より詳しくは画素ピッチの約２倍の長さになっている。その結果、トランジスタに対するレーザ光の照射回数が多くなり、トランジスタの特性のばらつきを低減させることができる。

最後に、図２に示したレイアウト図において、工夫している点について述べる。それは、駆動トランジスタの配置に関するものである。図２では、画素Ｒ(i)用駆動トランジスタ１０２は、画素Ｒ(i-1)の領域にまたがって配置されている。画素Ｒ(i+1)の領域には、配置されていない。これは、選択ゲート線からのノイズに対処するためである。つまり、選択ゲート線と駆動トランジスタとは交差しているため、駆動トランジスタに選択ゲート線からノイズが入る可能性がある。そこで、駆動トランジスタと交差している選択ゲート線を選択し終わった後に、画素に信号を入力するようにしておけば、ノイズの影響を小さくできる。

以上、２つの画素にまたがってトランジスタを配置した例について図１〜図４を用いて説明した。しかし、本発明はこれに限定されない。２つの画素以上にまたがって、トランジスタを配置してもよい。

そこで、２つの画素以上にまたがってトランジスタを配置した例として、３画素にわたってトランジスタを配置した場合について図５を用いて説明する。図５において、トランジスタの長さＺ５０４は、画素ピッチＮの約３倍の長さになっている。また図６には、図５に対応した画素のレイアウト図を示す。

図５や図６に示すように駆動トランジスタを配置することで、トランジスタの長さを任意に設計することが可能となる。その結果、トランジスタに対するレーザ光の照射回数が増加するため、チャネル形成領域における結晶状態のばらつきによる影響を低減することができる。

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。

また本実施の形態では、駆動トランジスタが１つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、１つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。

また本実施の形態では、図４に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図３５に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。
なぜなら、本発明はそれらの構造には依存しないからである。

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に２つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図３３や図３４に示すように、特開２００１ー３４３９３３、ＵＳ ６２２９５０６ Ｂ１、特開平１１ー２１９１４６、特開２００１ー１４７６５９などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。

また上述した以外の本発明の特徴について以下に述べる。本発明の半導体装置は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。そして、複数のトランジスタの各チャネル形成領域は、第１の方向に延在するように配置され、複数の前記トランジスタのうち、前記第１の方向と垂直な第２の方向で隣接する少なくとも２つのトランジスタは、前記第１の方向に互いにずれた位置関係を有することを特徴としている。

前記第１の方向は、レーザーの走査方向に相当する。また、チャネル長を長くするように半導体を配置する場合、レーザーの走査方向はトランジスタのチャネル形成領域における電荷の移動方向に相当する。また、本発明を実施するための一例として、図１の画素Ｒ（ｉ―１）用駆動トランジスタ１０１や、図５の画素Ｒ（ｉ―１）用駆動トランジスタ５０１に示されるような形状の半導体のように、２つまたは３つの画素にまたがって半導体を配置する。このようにすると、トランジスタが有する各半導体のチャネル長が画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。なお、半導体の形状は、上記のものに限定されるものではなく、半導体の長さが画素ピッチに対して長い形状を有するように配置するのであれば、どのような形状でもよい。また、チャネル形成領域に関して延在させるのは、チャネル長Ｌであってもよいし、チャネル幅Ｗであってもよいし、両方であってもよい。

[実施の形態２] 本実施の形態では、実施の形態１とは駆動トランジスタの配置が異なる場合について図７〜図１１を用いて説明する。図７には、画素におけるトランジスタの配置の概略図を示す。

図７には、各画素の駆動トランジスタが、周囲に配置されている別の画素の領域にまでまたがって配置された画素を示す。図７では、２つのトランジスタを直列または並列に接続することにより、１つのトランジスタと同等の働きをしている。従って、画素Ｒ(i)には、画素Ｒ(i+1)用駆動トランジスタ２７０４と、画素Ｒ(i)用駆動トランジスタ１７０１とが配置されている。そして、画素Ｒ(i)用駆動トランジスタ２７０２は、画素Ｒ(i-1)に配置されている。そして、画素Ｒ(i)用駆動トランジスタ１７０１と、画素Ｒ(i)用駆動トランジスタ２７０２とは、電気的に接続されている。このように、図７では、ある画素が有する駆動トランジスタは、上の画素の領域にも配置されており、それらは電気的に接続されている。

その結果、駆動トランジスタの長さは、電気的に接続されたトランジスタの合計に相当する。したがって、駆動トランジスタの長さを画素ピッチよりも長くすることが出来る。そのため、レーザの走査方向とトランジスタとを平行にすれば、各駆動トランジスタに対するレーザ光の照射回数が増加するので、半導体（より詳しくはチャネル形成領域）の結晶状態のばらつきによる影響を低減することができ、トランジスタの特性のばらつきをおさえることが出来る。

ここで、図３０に示すように、レーザの走査ピッチをＭとする。そして、画素ピッチをＮとする。トランジスタの長さをＺとする。すると、トランジスタにレーザ光が照射される回数は、（Ｚ／Ｍ）回となる。ここで、Ｚ＞Ｎであるので、(Ｚ／Ｍ)＞(Ｎ／Ｍ)となる。

このように、トランジスタが有する半導体に対するレーザ光の照射回数を増やすことができるので、トランジスタ自体のばらつきを低減することができる。また、トランジスタの長さＺが十分に長い場合は、レーザの走査ピッチＭを従来よりも多少大きくすることができるので、画面全体にレーザ光を照射する回数を減らすことができる。ただし、図１ではトランジスタの長さＺは、２画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチＭは２倍以下にしておくことが好ましい。その結果、半導体を作製するときの処理速度が早くなるため、短い期間で製造できるようになり、作製費用を削減することが出来る。

次に、図７に対応した画素のレイアウト図を、図８に示す。図８では、一例として、画素Ｒ(i)の部分のみについて記載している。図８に対応した回路図を、図９に示す。また、図８の断面図を、図１０に示す。なお図７〜図９において、同一のものを指す場合は、同じ符号を用いている。

図８の特徴としては、以下のことを挙げることができる。

まず、複数個の画素にまたがって配置されている駆動トランジスタと、電気的に接続させるため、選択ゲート線を交差させて配線を配置している点が挙げられる。例えば、（ｉ−１）行目選択ゲート線８０３を乗り越えて、画素Ｒ(ｉ)用駆動トランジスタ１７０１は、画素Ｒ(i-1)用駆動トランジスタと接続されている。ゲート配線の層で形成されている選択ゲート線を交差して乗り越えるため、乗り越え部分の配線はソース配線の層で形成されている。そのため、チャネル形成領域の長いトランジスタを配置することができる。

その他の特徴としては、駆動トランジスタが、電源供給線やソース信号線と平行に配置されている点が挙げられる。例えば、画素Ｒ(i)用駆動トランジスタ１７０１などは、電源供給線やソース信号線と平行に配置されている。そのため、効率的にチャネル形成領域の長いトランジスタを配置することが出来る。

このように、駆動トランジスタの接続を工夫することにより、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。なおここでは、２つのトランジスタを直列に接続している。そのため、チャネル形成領域の長さとは、２つのトランジスタのチャネル形成領域の和に相当する。

以上、２つの画素にトランジスタを配置し、接続させた例を述べてきた。しかし、本発明は、これに限定されない。２つの画素以上にわたって、トランジスタを配置しても良い。

そこで、２画素以上にわたって、トランジスタを配置した例として、３つの画素にトランジスタを配置し、接続させた場合を、図１１に示す。

図１１に示すようにトランジスタを配置することで、トランジスタの長さを任意に設計することが可能となる。その結果、トランジスタに対するレーザ光の照射回数が増える。レーザ光の照射回数が増えると、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。

また本実施の形態では、駆動トランジスタが１つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、１つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。

また本実施の形態では、図１０に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図３５に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。なぜなら、本発明はそれらの構造には依存しないからである。

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に２つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図３３や図３４に示すように、特開２００１ー３４３９３３、ＵＳ ６２２９５０６ Ｂ１、特開平１１ー２１９１４６、特開２００１ー１４７６５９などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。

また上述した以外の本発明の特徴を以下に述べる。本発明の半導体装置は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。なお、半導体にレーザ光を照射する際は、レーザ自体を移動させて照射しても良いし、基板自体を移動させて照射しても良い。そして、複数のトランジスタの各チャネル形成領域は、レーザの走査方向に延在するように配置され、複数の前記トランジスタのうち、前記レーザの走査方向と垂直な方向で隣接する少なくとも２つのトランジスタは、前記レーザの走査方向に互いにずれた位置関係を有することを特徴としている。

また複数のトランジスタが有する各半導体は、かぎ括弧の終点印である“」”と始点印である“「”とを合体させたような形状を有し、２つ又は３つの画素にまたがって配置されている。このようにすると、トランジスタが有する各半導体のチャネル長が画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。

[実施の形態３] 上述した実施形態では、トランジスタの配置を工夫した場合について説明した。本実施形態では、選択ゲート線の配置を工夫した場合について、図１２〜図１５を用いて説明する。図１２に、画素におけるトランジスタの配置の概略図を示す。図１２には、ストライプ配置された２画素分の画素が記載されている。ただし、１色で１画素と考える場合は、６画素分の画素に相当する。各々の画素を識別するため、図１２において、上から１画素目のＲ色の部分を画素Ｒ１、Ｇ色の部分を画素Ｇ１、Ｂ色の部分を画素Ｂ１と呼ぶ。同様に、２画素目のＲ色の部分を画素Ｒ２、Ｇ色の部分を画素Ｇ２、Ｂ色の部分を画素Ｂ２と呼ぶ。

各々の画素は、トランジスタを有している。例えば、画素Ｇ１は該画素が有する発光素子を駆動するためのトランジスタを有する。それを画素Ｇ１用駆動トランジスタ１２０１と呼ぶ。同様に、画素Ｇ２は画素Ｇ２用駆動トランジスタ１２０２を有する。他の画素も、上記と同様である。

図１２に示したレイアウト図では、２つの画素で１つのペアのような配置になっており、上側の画素の駆動トランジスタが、下側の画素の領域にまでまたがって配置され、下側の画素の駆動トランジスタが、上側の画素の領域にまでまたがって配置されている。つまり、画素Ｇ１用駆動トランジスタ１２０１は、画素Ｇ２の領域にまでまたがって配置されている。同様に、画素Ｇ２用駆動トランジスタ１２０２は、画素Ｇ１の領域にまでまたがって配置されている。

その結果、駆動トランジスタの長さを、画素ピッチよりも長くすることが出来る。したがって、レーザの走査方向とトランジスタの延在方向を平行にすることが出来るので、各駆動トランジスタにレーザを照射する回数が増加する。したがって、トランジスタの特性のばらつきをおさえることが出来る。

ここで、図３０に示すように、レーザの走査ピッチをＭとする。そして、画素ピッチをＮとする。トランジスタの長さをＺとする。すると、トランジスタにレーザ光が照射される回数は、（Ｚ／Ｍ）回となる。ここで、Ｚ＞Ｎであるので、(Ｚ／Ｍ)＞(Ｎ／Ｍ)となる。

このように、本発明によりトランジスタに対するレーザの照射回数を増やすことができるため、トランジスタ自体のばらつきを低減することができる。さらに、トランジスタの長さＺが十分に長い場合は、レーザの走査ピッチＭを従来よりも多少大きくすることができるので、画面全体に対するレーザの照射回数を減らすことができるようになる。ただし、図１ではトランジスタの長さＺは、２画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチＭは２倍以下にしておくことが好ましい。その結果、半導体装置を作製するときの処理速度が速くなるため、作製費用を削減することが出来る。

次に、図１２に対応した画素のレイアウト図を図１３に示す。図１３では、一例として、画素Ｒ１、画素Ｒ２、画素Ｇ１、画素Ｇ２について記載している。図１３に対応した回路図を図１４に示す。また、図１３の断面図を、図１５に示す。なお、図１３〜図１５において、同一のものを指す場合は、同じ符号を用いている。

図１３に示したレイアウト図の特徴としては、以下のようなことを挙げることができる。

まず、画素Ｒ１や画素Ｇ１のような上側の画素では、選択ゲート線や選択トランジスタが上側に配置されている点が挙げられる。例えば、ｉ行目選択ゲート線１３０３や画素Ｇ１用選択トランジスタ１３０１は、画素において上側に配置されている。一方、画素Ｒ２や画素Ｇ２のような下側の画素では、選択ゲート線や選択トランジスタが下側に配置されている。例えば、ｉ＋１行目選択ゲート線１３０５や画素Ｇ２用選択トランジスタ１３０６は、画素において下側に配置されている。

その結果、駆動トランジスタが、別の画素の中に、そのまま配置できるようになっている。すなわち、画素Ｇ１用駆動トランジスタ１２０１は、そのまま画素Ｇ２の領域にまで配置している。また、画素Ｇ２用駆動トランジスタ１２０２も、そのまま画素Ｇ１の領域にまで配置している。

したがって、行によって、選択ゲート線や選択トランジスタが、画素領域の中のどの位置に配置してあるかという点が異なってくる。さらに、駆動トランジスタの配置も、画素領域の中のどの位置に配置してあるかという点が異なってくる。その上、ＩＴＯの配置も、画素領域の中のどの位置に配置してあるかという点が異なってくる。ＩＴＯは、発光素子の陽極電極となるため、その領域（より正確には、一回り小さい領域）が、発光領域となる。したがって、発光領域の配置も、画素領域の中のどの位置に配置してあるかという点が異なってくる。

それ以外の特徴としては、駆動トランジスタ、例えば、画素Ｇ１用駆動トランジスタ１２０１などは、電源供給線やソース信号線と平行に配置されている点が挙げられる。そのため、効率的に、長いトランジスタを配置することが出来る。

このように、選択ゲート線などの配置を工夫することにより、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。

また本実施の形態では、駆動トランジスタが１つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、１つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。

また本実施の形態では、図１５に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図３５に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。なぜなら、本発明はそれらの構造には依存しないからである。

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に２つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図３３や図３４に示すように、特開２００１ー３４３９３３、ＵＳ ６２２９５０６ Ｂ１、特開平１１ー２１９１４６、特開２００１ー１４７６５９などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。

[実施の形態４] 本実施の形態では、駆動トランジスタを横方向に配置した場合について、図１６〜図１８を用いて説明する。図１６に、画素におけるトランジスタの配置の概略図を示す。図１６には、ストライプ配置された４画素分の画素が記載されている。ただし、１色で１画素と考える場合は、１２画素分の画素に相当する。各々の画素を識別するため、図１６において、左から１画素目のＲ色の部分を画素Ｒ(i)、Ｇ色の部分を画素Ｇ(i)、Ｂ色の部分を画素Ｂ(i)、と呼ぶ。同様に、左から２画素目のＲ色の部分を画素Ｒ(i+1)、Ｇ色の部分を画素Ｇ(i+1)、Ｂ色の部分を画素Ｂ(i+1)、３画素目の画素目のＲ色の部分を画素Ｒ(i+2)、Ｇ色の部分を画素Ｇ(i+2)、Ｂ色の部分を画素Ｂ(i+2)、４画素目の画素目のＲ色の部分を画素Ｒ(i+3)、Ｇ色の部分を画素Ｇ(i+3)、Ｂ色の部分を画素Ｂ(i+3)、と呼ぶ。

各々の画素は、トランジスタを有している。例えば、画素Ｒ(i+1)は、該画素が有する発光素子を駆動するためのトランジスタを有する。それを、画素Ｒ(i+1)用駆動トランジスタ１６０４と呼ぶことにする。他の画素も、上記と同様である。

本実施の形態では、図１６に示すように、各画素の駆動トランジスタが、横方向に伸びており、横に配置されている別の画素の領域にまたがって配置されている。つまり、画素Ｒ(i+1)用駆動トランジスタ１６０４は、画素Ｇ(i+1)、画素Ｂ(i+1)、画素Ｒ(i+2)、画素Ｇ(i+2)、画素Ｂ(i+2)、の領域にまたがって配置されている。このように、図１６では、ある画素が有する駆動トランジスタは、その画素の横に位置する画素にまたがって配置されている。

その結果、駆動トランジスタの長さを、画素ピッチよりも長くすることが出来る。したがって、レーザの走査方向とトランジスタの延在方向を平行にすることが出来るので、各駆動トランジスタにレーザを照射する回数が増加する。したがって、トランジスタの特性のばらつきをおさえることが出来る。

ここで、図３０に示すように、レーザの走査ピッチをＭとする。そして、画素ピッチをＮとする。トランジスタの長さをＺとする。すると、トランジスタにレーザが照射される回数は、Ｚ／Ｍとなる。ここで、Ｚ＞Ｎであるので、(Ｚ／Ｍ)＞(Ｎ／Ｍ)となる。

このように、本発明によりトランジスタに対するレーザの照射回数を増やすことができるため、トランジスタ自体のばらつきを低減することができる。さらに、トランジスタの長さＺが十分に長い場合は、レーザの走査ピッチＭを従来よりも多少大きくすることができるので、画面全体に対するレーザの照射回数を減らすことができるようになる。ただし、図１ではトランジスタの長さＺは、２画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチＭは２倍以下にしておくことが好ましい。その結果、半導体装置を作製するときの処理速度が速くなるため、作製費用を削減することが出来る。

次に、図１６に対応した画素のレイアウト図を、図１７に示す。図１７では、一例として、画素Ｒ(i+2)について記載している。このレイアウトと同様なレイアウトにして、それらを繰り返していけば、画素部全体のレイアウトが出来上がる。図１７に対応した回路図を、図１８に示す。なお、同一のものを指す場合は、同じ符号を用いている。

図１７の特徴としては、以下のことを挙げることができる。

まず、駆動トランジスタが、選択ゲート線と平行に配置されている点が挙げられる。例えば、ｊ行目選択ゲート線１７０５と平行に、各駆動トランジスタが配置されている。その結果、駆動トランジスタの長さを、容易に長くすることができる。

このように、駆動トランジスタの配置を工夫することにより、駆動トランジスタ、より正確には、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。

以上、２画素にわたってトランジスタを配置した例を述べてきた。しかし、本発明は、これに限定されない。２画素以上にわたって、トランジスタを配置しても良い。

このように配置することにより、トランジスタの長さを任意に設計することが可能となる。その結果、レーザ照射の回数を増やすことが可能となる。レーザ照射回数が増えると、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。

また本実施の形態では、駆動トランジスタが１つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、１つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。

また本実施の形態では、図４に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図３５に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。
なぜなら、本発明はそれらの構造には依存しないからである。

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に２つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図３３や図３４に示すように、特開２００１ー３４３９３３、ＵＳ ６２２９５０６ Ｂ１、特開平１１ー２１９１４６、特開２００１ー１４７６５９などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。

[実施の形態５] 本実施の形態では、画素の配置を工夫した場合について、図１９〜図２２を用いて説明する。通常のストライプ配置では、ＲＧＢと横に並んでいる。そこで、図１９では、縦にＲＧＢと並んだ場合の画素におけるトランジスタの配置の概略図を示す。図１９には、ＲＧＢが縦に並んでストライプ配置された４画素分の画素が記載されている。ただし、１色で１画素と考える場合は、１２画素分の画素に相当する。各々の画素を識別するため、図１９において、左から１画素目のＲ色の部分を画素Ｒ(i-1)、Ｇ色の部分を画素Ｇ(i-1)、Ｂ色の部分を画素Ｂ(i-1)と呼ぶ。同様に、２画素目のＲ色の部分を画素Ｒ(i)、Ｇ色の部分を画素Ｇ(i)、Ｂ色の部分を画素Ｂ(i)、３画素目の画素目のＲ色の部分を画素Ｒ(i+1)、Ｇ色の部分を画素Ｇ(i+1)、Ｂ色の部分を画素Ｂ(i+1)、４画素目の画素目のＲ色の部分を画素Ｒ(i+2)、Ｇ色の部分を画素Ｇ(i+2)、Ｂ色の部分を画素Ｂ(i+2)と呼ぶ。

各々の画素は、トランジスタを有している。例えば、画素Ｒ(i-1)は、該画素が有する発光素子を駆動するためのトランジスタを有する。それを、画素Ｒ(i-1)用駆動トランジスタ１９０１と呼ぶ。他の画素も、上記と同様である。

本実施形態では、図１９に示すように、各画素の駆動トランジスタが、横方向に伸びており、横に配置されている別の画素の領域にまたがって配置されている。つまり、画素Ｒ(i-1)用駆動トランジスタ１９０１は、画素Ｒ(i)の領域にまでまたがって配置されている。同様に、画素Ｒ(i)用駆動トランジスタ１９０２は、画素Ｒ(i+1)の領域にまたがって配置されている。このように、図１９ではある画素が有する駆動トランジスタは、その画素の横の画素の領域にまでまたがって配置されている。

ここで、図３０に示すように、レーザの走査ピッチをＭとする。そして、画素ピッチをＮとする。トランジスタの長さをＺとする。すると、トランジスタにレーザが照射される回数は、Ｚ／Ｍとなる。ここで、Ｚ＞Ｎであるので、(Ｚ／Ｍ)＞(Ｎ／Ｍ)となる。

このように、レーザ照射回数を増やすことができるため、トランジスタ自体のばらつきを低減することができる。逆に、トランジスタの長さＺが十分に長い場合は、レーザの走査ピッチＭを従来よりも多少大きくすることができるので、画面全体に対するレーザを照射する回数を減らすことができる。ただし、図１ではトランジスタの長さＺは、２画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチＭは２倍以下にしておくことが好ましい。その結果、処理速度が早くなり、短い期間で製造できるようになり、コストダウンにつながる。

次に、図１９に対応した画素のレイアウト図を、図２０に示す。図２０では、一例として、画素Ｒ(i)のみについて記載している。図２０に対応した回路図を、図２１に示す。なお図１９〜図２１において、同一のものを指す場合は、同じ符号を用いている。

図２０の特徴としては、以下のことを挙げることができる。

まず、駆動トランジスタが、選択ゲート線と平行に配置されている点が挙げられる。例えば、ｊ行目選択ゲート線２００１と平行に、各駆動トランジスタが配置されている。その結果、駆動トランジスタの長さを、容易に長くすることができる。

また、画素の色は、縦方向にＲＧＢと並んでいる。その結果、横方向に駆動トランジスタを配置した場合、駆動トランジスタの長さを、容易に長くすることができる。

このように、駆動トランジスタの配置を工夫することにより、駆動トランジスタ、より正確には、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。

以上、２画素にわたってトランジスタを配置した例を述べてきた。しかし、本発明は、これに限定されない。２画素以上にわたって、トランジスタを配置しても良い。

そこで、２画素以上にわたって、トランジスタを配置した例として、３画素にわたってトランジスタを配置した場合を、図２２に示す。

このように配置することにより、トランジスタの長さを任意に長く設計することができる。その結果、レーザ照射の回数が増える。レーザが照射される回数が増えると、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。

また本実施の形態では、駆動トランジスタが１つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、１つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。

また本実施の形態では、図１５に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図３５に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。なぜなら、本発明はそれらの構造には依存しないからである。

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に２つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図３３や図３４に示すように、特開２００１ー３４３９３３、ＵＳ ６２２９５０６ Ｂ１、特開平１１ー２１９１４６、特開２００１ー１４７６５９などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。

また上述した以外の本発明の特徴を以下に述べる。本発明の半導体装置は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。そして、複数のトランジスタの各チャネル形成領域は、第１の方向に延在するように配置され、複数の前記トランジスタのうち、前記第１の方向と垂直な第２の方向で隣接する少なくとも２つのトランジスタは、前記第１の方向に互いにずれた位置関係を有することを特徴としている。

前記第１の方向は、レーザーの走査方向に相当する。また、チャネル長を長くするように半導体を配置する場合、レーザーの走査方向はトランジスタのチャネル形成領域における電荷の移動方向に相当する。また、本発明を実施するための一例として、図１の画素Ｒ（ｉ―１）用駆動トランジスタ１０１や、図５の画素Ｒ（ｉ―１）用駆動トランジスタ５０１に示されるような形状の半導体のように、２つまたは３つの画素にまたがって半導体を配置する。このようにすると、トランジスタが有する各半導体のチャネル長が画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。なお、半導体の形状は、上記のものに限定されるものではなく、半導体の長さが画素ピッチに対して長い形状を有するように配置するのであれば、どのような形状でもよい。また、チャネル形成領域に関して延在させるのは、チャネル長Ｌであってもよいし、チャネル幅Ｗであってもよいし、両方であってもよい。

これまでの断面図では、ＩＴＯの層までのみ示してきた。そこで次に、発光素子の部分まで含めた断面図を示す。図２３では、下の方へ、つまりガラスの方に光が出射する場合の断面図を示す。図２４では、上の方へ光が出射する場合の断面図を示す。

図２３では、ＩＴＯの上に発光層２３０１が成膜されている。その上に、陰極２３０２が成膜されている。発光層２３０１には、公知の技術により作製された材料が成膜されている。

発光層２３０１の一例としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、などが積層されたものが良く用いられる。

図２４では、陽極配線の上に発光層が成膜されている。その上に、光が透過できる陰極、すなわち、光透過性陰極２４０１を用いているが、陽極と陰極を逆にして、この層に陽極を形成してもよい。

なおこの断面構造は、公知の技術を用いて作製することができる。また、上述した実施の形態１〜実施の形態５に対して、本実施例を適用することが出来る。
それにより本発明の半導体装置は画像を表示することが可能となる。

発光ディスプレイのように、発光素子を用いた発光装置は、自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。

本発明を適用した発光ディスプレイを用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２５に示す。

図２５(Ａ)は表示装置であり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明を適用した発光ディスプレイは表示部３００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図２５(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本発明を適用した半導体装置は表示部３１０２に用いることができる。

図２５(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。本発明を適用した半導体装置は表示部３２０３に用いることができる。

図２５(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明を適用した半導体装置は表示部３３０２に用いることができる。

図２５(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であり、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示するが、本発明を適用した半導体装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

図２５(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５０１、表示部３５０２、アーム部３５０３を含む。本発明を適用した半導体装置は表示部３５０２に用いることができる。

図２５(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７、音声入力部３６０８、操作キー３６０９等を含む。本発明を適用した半導体装置は表示部３６０２に用いることができる。

図２５(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アンテナ３７０８等を含む。本発明を適用した半導体装置は表示部３７０３に用いることができる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、該発光材料を用いた発光装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

本発明のトランジスタの配置の概略図 本発明の回路のレイアウト図 本発明の回路の回路図 本発明の回路の上面図と断面図 本発明のトランジスタの配置の概略図 本発明の回路のレイアウト図 本発明のトランジスタの配置の概略図 本発明の回路のレイアウト図 本発明の回路の回路図 本発明の回路の上面図と断面図 本発明のトランジスタの配置の概略図 本発明のトランジスタの配置の概略図 本発明の回路のレイアウト図 本発明の回路の回路図 本発明の回路の上面図と断面図 本発明のトランジスタの配置の概略図 本発明の回路のレイアウト図 本発明の回路の回路図 本発明のトランジスタの配置の概略図 本発明の回路のレイアウト図 本発明の回路の回路図 本発明のトランジスタの配置の概略図 本発明の半導体装置の断面図 本発明の半導体装置の断面図 本発明の半導体装置を用いた電子機器の図 従来の画素の回路図 従来の画素の動作図 従来のレーザ照射の概略図 従来の画素の配置図 従来のレーザ光の強度の分布図 従来の半導体装置の表示画面を説明する図 従来のトランジスタの配置の概略図 従来の画素の配置図 従来の画素の配置図 本発明の回路の上面図と断面図。

Claims (6)

1. 発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、
   前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
   前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、
   前記複数の半導体は、電気的に接続されており、
   前記複数の半導体のうち、少なくとも２つの半導体は、異なる画素の領域に配置され、
   前記複数のトランジスタにおけるチャネル形成領域の前記レーザ光の走査方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長いことを特徴とする半導体装置。
2. 発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、
   前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
   前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、且つ前記レーザ光の走査方向である第１の方向に延在するように配置され、
   前記複数の半導体は、電気的に接続されており、
   前記複数の半導体のうち、少なくとも２つの半導体は、異なる画素の領域に配置され、
   前記複数のトランジスタにおけるチャネル形成領域の前記第１の方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長く、
   前記複数のトランジスタのうち、前記第１の方向と垂直な第２の方向で隣接する少なくとも２つのトランジスタは、前記第２の方向に互いにずれた位置関係を有することを特徴とする半導体装置。
3. 発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、
   前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
   前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、
   前記複数の半導体は、電気的に接続されており、
   前記複数の半導体のうち、少なくとも２つの半導体は、異なる画素の領域に配置され、
   前記複数のトランジスタにおけるチャネル形成領域の前記レーザ光の走査方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長く、
   前記レーザ光の走査ピッチがＭであり、前記画素の画素ピッチがＮであるとき、前記レーザ光が前記複数のトランジスタがそれぞれ含む半導体に照射された回数は（Ｎ／Ｍ）回以上であることを特徴とする半導体装置。
4. 発光素子を駆動するトランジスタを有する画素と配線とがマトリクス状に複数設けられた半導体装置において、
   前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
   前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、
   前記複数の半導体は、電気的に接続されており、
   前記複数の半導体のうち、少なくとも２つの半導体は、異なる画素の領域に配置され、
   前記複数の半導体は前記複数の配線と平行な方向に且つ前記レーザ光の走査方向に延在し、
   前記複数のトランジスタにおけるチャネル形成領域の前記レーザ光の走査方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長く、
   前記レーザ光の走査ピッチがＭであり、前記画素の画素ピッチがＮであるとき、前記レーザ光が前記複数の半導体に照射された回数は（Ｎ／Ｍ）回以上であることを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一項において、前記複数のトランジスタのチャネル形成領域にける電荷移動方向が前記レーザ光の走査方向と平行である領域の長さは、前記画素の画素ピッチよりも長いことを特徴とする半導体装置。
6. 請求項１乃至５のいずれか一項において、前記複数のトランジスタのチャネル形成領域は前記画素内に折り曲げられた領域を有することを特徴とする半導体装置。

Images