JP2007149376A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2007149376A
JP2007149376A JP2005338716A JP2005338716A JP2007149376A JP 2007149376 A JP2007149376 A JP 2007149376A JP 2005338716 A JP2005338716 A JP 2005338716A JP 2005338716 A JP2005338716 A JP 2005338716A JP 2007149376 A JP2007149376 A JP 2007149376A
Authority
JP
Japan
Prior art keywords
electrode
substrate
plasma display
display panel
phosphor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005338716A
Other languages
Japanese (ja)
Inventor
Yukitaka Yamada
幸香 山田
Yoshitaka Terao
芳孝 寺尾
Takashi Miyama
貴司 三山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Priority to JP2005338716A priority Critical patent/JP2007149376A/en
Priority to KR1020060113283A priority patent/KR20070055342A/en
Publication of JP2007149376A publication Critical patent/JP2007149376A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/225Material of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma display panel with high luminous efficiency. <P>SOLUTION: An X electrode 6 and a Y electrode 7 are alternately installed on the upper face of a glass substrate 5 in the rear substrate 2 of a PDP. Then, a bridge part which mutually connects the X electrode 6 and the Y electrode 7 is installed, and a parallel cross-like barrier rib is formed by the X electrode 6, the Y electrode 7, and bridge part. A white dielectric layer 11 is formed on the inner face of this barrier rib, and a phosphor layer 12 is formed on the upper face of the glass substrate 5 and on the side face of the bridge part on the dielectric layer 11. The phosphor layer 12 is not formed on the side face of the X electrode 6 and the Y electrode 7. Thereby, a discharge passage having no phosphor layer interposed is formed between the X electrode 6 and the Y electrode 7. On the other hand, an address electrode is installed on the lower face of the glass substrate 15 in the front substrate 3. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、プラズマディスプレイパネルに関し、特に、維持電極が相互に対向している対向電極型のAC(交流)型のプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel, and more particularly to a counter electrode type AC (alternating current) type plasma display panel in which sustain electrodes are opposed to each other.

プラズマディスプレイパネル(Plasma Display Panel:以下、PDPともいう)においては、表示面側(視聴者側)に配置された前面基板と、この前面基板に対向するように配置された背面基板とが設けられており、両基板の間には、希ガス等の放電ガスが封入されている。そして、前面基板においては、ガラス基板等の透明基板上に、例えば画面の水平方向に延びるX電極及びY電極が延設されている。X電極及びY電極を総称して「維持電極」ともいう。一方、背面基板においては、ガラス基板等の絶縁基板上に、例えば画面の垂直方向に延びるアドレス電極が延設されており、このアドレス電極を覆うように白色誘電体層が形成されている。また、白色誘電体層上には井桁状又はストライプ状の隔壁が形成されており、この隔壁によって放電セルが区画されている。更に、隔壁の側面及び白色誘電体層の表面には蛍光体層が塗布されている。そして、X電極とY電極との間に放電を発生させると、この放電により発生した紫外線が蛍光体層に照射され、蛍光体層が可視光を発光するようになっている。   In a plasma display panel (hereinafter also referred to as PDP), a front substrate arranged on the display surface side (viewer side) and a rear substrate arranged to face the front substrate are provided. A discharge gas such as a rare gas is sealed between the two substrates. In the front substrate, for example, an X electrode and a Y electrode extending in the horizontal direction of the screen are provided on a transparent substrate such as a glass substrate. The X electrode and the Y electrode are also collectively referred to as “sustain electrode”. On the other hand, in the rear substrate, an address electrode extending in the vertical direction of the screen, for example, is extended on an insulating substrate such as a glass substrate, and a white dielectric layer is formed so as to cover the address electrode. Moreover, a grid-like or striped barrier rib is formed on the white dielectric layer, and discharge cells are partitioned by the barrier rib. Furthermore, a phosphor layer is applied to the side surfaces of the barrier ribs and the surface of the white dielectric layer. When a discharge is generated between the X electrode and the Y electrode, the phosphor layer is irradiated with ultraviolet rays generated by the discharge, and the phosphor layer emits visible light.

従来、維持電極は透明基板上に平面状に形成されており、この維持電極を覆うように、透明誘電体層が形成されていた。これに対して、近年、発光効率を向上させるために、維持電極を相互に対向させて配置する対向電極型のPDPが提案されている(例えば、特許文献1参照)。
図14は、特許文献1に記載された対向電極型のPDPを示す部分断面図である。
この従来のPDP101においては、前面基板102及び背面基板103が相互に対向するように配置されており、その間の空間には放電ガスが封入されている。
Conventionally, the sustain electrode is formed in a planar shape on a transparent substrate, and a transparent dielectric layer is formed so as to cover the sustain electrode. On the other hand, recently, in order to improve the light emission efficiency, a counter electrode type PDP in which sustain electrodes are arranged to face each other has been proposed (for example, see Patent Document 1).
FIG. 14 is a partial cross-sectional view showing a counter electrode type PDP described in Patent Document 1. As shown in FIG.
In this conventional PDP 101, a front substrate 102 and a rear substrate 103 are arranged so as to face each other, and a discharge gas is sealed in a space between them.

前面基板102においては、ガラス基板105が設けられており、このガラス基板105における背面基板103に対向する側の表面上には、X電極106及びY電極107が交互に且つ相互に平行に設けられている。X電極106においては、ガラス基板105に接するように導電体からなるバス電極106aが設けられており、このバス電極106aにおけるガラス基板105と接していない面を覆うように、誘電体層106bが設けられている。同様に、Y電極107においては、導電体からなるバス電極107aと、このバス電極107aを覆う誘電体層107bとが設けられている。   The front substrate 102 is provided with a glass substrate 105, and X electrodes 106 and Y electrodes 107 are alternately provided in parallel with each other on the surface of the glass substrate 105 facing the rear substrate 103. ing. In the X electrode 106, a bus electrode 106a made of a conductor is provided so as to be in contact with the glass substrate 105, and a dielectric layer 106b is provided so as to cover a surface of the bus electrode 106a that is not in contact with the glass substrate 105. It has been. Similarly, the Y electrode 107 is provided with a bus electrode 107a made of a conductor and a dielectric layer 107b covering the bus electrode 107a.

また、X電極106とY電極107との間には、両電極を相互に連結するブリッジ部(図示せず)が設けられており、このブリッジ部並びにX電極106及びY電極107により、井桁状の隔壁が形成されている。この隔壁により、複数の放電セル110が区画されている。そして、ガラス基板105及び隔壁を覆うように、酸化マグネシウム(MgO)からなる保護膜108が設けられている。各放電セル110において、X電極106とY電極107との間には保護膜108以外の構成物は配置されておらず、放電セル110中に放電ガスを介した放電経路が形成されるようになっている。   In addition, a bridge portion (not shown) is provided between the X electrode 106 and the Y electrode 107 so as to connect the two electrodes to each other. A partition wall is formed. A plurality of discharge cells 110 are partitioned by the barrier ribs. A protective film 108 made of magnesium oxide (MgO) is provided so as to cover the glass substrate 105 and the partition walls. In each discharge cell 110, no components other than the protective film 108 are disposed between the X electrode 106 and the Y electrode 107, so that a discharge path via the discharge gas is formed in the discharge cell 110. It has become.

一方、背面基板103においては、ガラス基板111が設けられており、このガラス基板111における前面基板102に対向する側の表面上に、アドレス電極112が設けられている。アドレス電極112は、X電極106及びY電極107が延びる方向に直交する方向に延びている。また、ガラス基板111上には、アドレス電極112を覆うように白色誘電体層113が設けられている。そして、白色誘電体層113上には井桁状の隔壁114が設けられている。この隔壁114は、前面基板102に形成された隔壁に対応する位置に配置されている。更に、隔壁114の側面及び白色誘電体層113の表面には、蛍光体層115が塗布されている。   On the other hand, the rear substrate 103 is provided with a glass substrate 111, and address electrodes 112 are provided on the surface of the glass substrate 111 on the side facing the front substrate 102. The address electrode 112 extends in a direction orthogonal to the direction in which the X electrode 106 and the Y electrode 107 extend. A white dielectric layer 113 is provided on the glass substrate 111 so as to cover the address electrodes 112. A grid-like partition wall 114 is provided on the white dielectric layer 113. The partition 114 is disposed at a position corresponding to the partition formed on the front substrate 102. Further, a phosphor layer 115 is applied to the side surfaces of the barrier ribs 114 and the surface of the white dielectric layer 113.

このように構成された従来のPDP101においては、X電極106のバス電極106aとY電極107のバス電極107aとの間に電圧が印加されることにより、X電極106とY電極107との間に放電ガスを介した放電が発生する。この放電により紫外線が発生し、この紫外線が蛍光体層115に照射されると、蛍光体層115が可視光を発光する。この可視光が、前面基板102のガラス基板105を透過して、PDP101の表示面から出射する。そして、1画面を表示する1フィールド内で各放電セル110における放電回数を制御することにより、PDP101全体で画像を表示することができる。   In the conventional PDP 101 configured as described above, a voltage is applied between the bus electrode 106 a of the X electrode 106 and the bus electrode 107 a of the Y electrode 107, whereby the X electrode 106 and the Y electrode 107 are interposed. Discharge occurs through the discharge gas. Ultraviolet rays are generated by this discharge, and when the ultraviolet rays are irradiated onto the phosphor layer 115, the phosphor layer 115 emits visible light. This visible light passes through the glass substrate 105 of the front substrate 102 and is emitted from the display surface of the PDP 101. An image can be displayed on the entire PDP 101 by controlling the number of discharges in each discharge cell 110 within one field for displaying one screen.

特開2003−151449号公報(図6、図7)JP2003-151449A (FIGS. 6 and 7)

しかしながら、図14に示す従来のPDP101には、以下に示すような問題点がある。即ち、このPDP101においても、発光効率がまだ不十分である。   However, the conventional PDP 101 shown in FIG. 14 has the following problems. That is, even in this PDP 101, the light emission efficiency is still insufficient.

本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、発光効率が高いプラズマディスプレイパネルを提供することである。   The present invention has been made based on the recognition of such a problem, and an object thereof is to provide a plasma display panel having high luminous efficiency.

本発明に係るプラズマディスプレイパネルは、背面基板と、この背面基板に対向して配置された前面基板と、前記背面基板と前記前面基板との間に封入された放電ガスと、を備え、前記背面基板は、絶縁基板と、この絶縁基板における前記前面基板に対向する表面上に離間して交互に配設され第1の方向に延びるそれぞれ複数のX電極及びY電極と、前記X電極と前記Y電極とを連結し前記X電極及び前記Y電極と共に放電セルを区画する井桁状の隔壁を構成するブリッジ部と、前記絶縁基板の前記表面上及び前記ブリッジ部の側面上に形成され紫外線が入射されたときに可視光を出射する蛍光体層と、を有し、前記前面基板は、透明基板と、この透明基板における前記背面基板に対向する表面上に形成され前記第1の方向に交差する第2の方向に延びるアドレス電極と、を有し、前記X電極と前記Y電極との間に、前記蛍光体層が介在しない放電経路が形成されることを特徴とする。   A plasma display panel according to the present invention includes a rear substrate, a front substrate disposed to face the rear substrate, and a discharge gas sealed between the rear substrate and the front substrate, The substrate includes an insulating substrate, a plurality of X electrodes and Y electrodes that are alternately arranged on the surface of the insulating substrate that faces the front substrate and that are alternately disposed and extend in the first direction, and the X electrode and the Y electrode. A bridge portion that forms a grid-like partition wall that connects electrodes and partitions discharge cells together with the X electrode and the Y electrode, and is formed on the surface of the insulating substrate and on the side surface of the bridge portion, and receives ultraviolet rays. A phosphor layer that emits visible light when the front substrate is formed on a transparent substrate and a surface of the transparent substrate that faces the back substrate, and intersects the first direction. 2 Has address electrodes extending direction, and between the X electrode and the Y electrode, the phosphor layer, characterized in that the discharge pathway without intervention is formed.

本発明においては、X電極とY電極とが相互に対向しており、両電極間で放電が発生するため、放電開始電圧が低く、発光効率が高い。そして、背面基板に、X電極及びY電極と蛍光体層の双方が設けられているため、X電極とY電極との間に発生する放電の経路と、蛍光体層との間の距離が短い。従って、この放電に伴って発生する紫外線の発生位置と蛍光体層との間の距離が短い。このため、紫外線を可視光に変換する効率が高い。また、X電極とY電極との間に蛍光体層が介在しない放電経路が形成されるため、放電によって蛍光体層が劣化することがない。   In the present invention, the X electrode and the Y electrode face each other, and a discharge is generated between the two electrodes, so that the discharge start voltage is low and the light emission efficiency is high. Since both the X electrode and the Y electrode and the phosphor layer are provided on the back substrate, the distance between the discharge path generated between the X electrode and the Y electrode and the phosphor layer is short. . Therefore, the distance between the generation position of the ultraviolet rays generated by this discharge and the phosphor layer is short. For this reason, the efficiency which converts an ultraviolet-ray into visible light is high. In addition, since a discharge path in which no phosphor layer is interposed is formed between the X electrode and the Y electrode, the phosphor layer is not deteriorated by discharge.

本発明によれば、発光効率が高いプラズマディスプレイパネルを得ることができる。   According to the present invention, a plasma display panel with high luminous efficiency can be obtained.

以下、本発明の実施形態について、添付の図面を参照して詳細に説明する。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係るPDPを示す部分平面図であり、図2は、図1に示すA−A’線による部分断面図であり、図3は、図1に示すB−B’線による部分断面図である。なお、図を簡略化するため、図1には、背面基板及びアドレス電極のみを示している。本実施形態に係るプラズマディスプレイパネルは、交流型のPDPである。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
First, a first embodiment of the present invention will be described.
FIG. 1 is a partial plan view showing the PDP according to the present embodiment, FIG. 2 is a partial cross-sectional view taken along line AA ′ shown in FIG. 1, and FIG. 3 is BB ′ shown in FIG. It is a fragmentary sectional view by a line. In order to simplify the drawing, only the rear substrate and the address electrodes are shown in FIG. The plasma display panel according to the present embodiment is an AC type PDP.

図1乃至図3に示すように、本実施形態に係るPDP1においては、背面基板2及び前面基板3が相互に対向するように且つ相互に平行に配置されており、その間の空間には放電ガスが封入されている。放電ガスは例えば希ガスであり、例えば、キセノン(Xe)を7乃至15体積%含有し、残部がネオン(Ne)からなるNe−Xe混合ガスである。   As shown in FIGS. 1 to 3, in the PDP 1 according to the present embodiment, the back substrate 2 and the front substrate 3 are disposed so as to face each other and in parallel to each other, and a discharge gas is disposed in the space therebetween. Is enclosed. The discharge gas is, for example, a rare gas, for example, a Ne—Xe mixed gas containing 7 to 15% by volume of xenon (Xe) and the balance being neon (Ne).

背面基板2においては、絶縁基板としてガラス基板5が設けられており、このガラス基板5における前面基板3に対向する側の表面(以下、ガラス基板5の上面という)上には、X電極6及びY電極7が離間して交互に且つ相互に平行に設けられている。X電極6及びY電極7を総称して「維持電極」ともいう。また、X電極6及びY電極7は相互に対向している。維持電極が延びる方向は、例えば、画面の水平方向である。   In the rear substrate 2, a glass substrate 5 is provided as an insulating substrate. On the surface of the glass substrate 5 facing the front substrate 3 (hereinafter referred to as the upper surface of the glass substrate 5), the X electrode 6 and Y electrodes 7 are provided alternately and in parallel with each other. The X electrode 6 and the Y electrode 7 are also collectively referred to as “sustain electrodes”. Further, the X electrode 6 and the Y electrode 7 face each other. The direction in which the sustain electrodes extend is, for example, the horizontal direction of the screen.

X電極6においては、導電体からなり例えば画面の水平方向に延びるバス電極6aが設けられており、このバス電極6aの周囲を覆うように、誘電体層6bが設けられている。同様に、Y電極7においては、導電体からなるバス電極7aと、このバス電極7aを覆う誘電体層7bとが設けられている。このため、バス電極6a及び7aはガラス基板5には接触しておらず、ガラス基板5とバス電極6a及び7aとの間には、誘電体層6bの一部及び誘電体層7bの一部がそれぞれ配置されている。バス電極6a及び7aは、例えば、銀ペーストを焼結させて形成されたものであり、銀(Ag)及び無機バインダーを含む材料により形成されている。また、誘電体層6b及び7bは、例えば、鉛ガラス等の低融点ガラスにより形成されている。   The X electrode 6 is provided with a bus electrode 6a made of a conductor and extending in the horizontal direction of the screen, for example, and a dielectric layer 6b is provided so as to cover the periphery of the bus electrode 6a. Similarly, the Y electrode 7 is provided with a bus electrode 7a made of a conductor and a dielectric layer 7b covering the bus electrode 7a. Therefore, the bus electrodes 6a and 7a are not in contact with the glass substrate 5, and a part of the dielectric layer 6b and a part of the dielectric layer 7b are provided between the glass substrate 5 and the bus electrodes 6a and 7a. Are arranged respectively. The bus electrodes 6a and 7a are formed, for example, by sintering a silver paste, and are formed of a material containing silver (Ag) and an inorganic binder. The dielectric layers 6b and 7b are made of low melting point glass such as lead glass, for example.

X電極6とY電極7との間には、両電極が延びる方向に直交する方向、例えば、画面の垂直方向に延び、両電極を相互に連結するブリッジ部8が設けられており、このブリッジ部8並びにX電極6及びY電極7により、井桁状(格子状)の隔壁4が形成されている。ブリッジ部8は、例えば誘電体層6b及び7bと同じ材料により形成されており、例えば、鉛ガラス等の低融点ガラスにより形成されている。この隔壁4により、背面基板2と前面基板3との間の空間が複数の放電セル10に区画されている。   Between the X electrode 6 and the Y electrode 7, there is provided a bridge portion 8 that extends in a direction orthogonal to the direction in which both electrodes extend, for example, in the vertical direction of the screen and connects the two electrodes to each other. The section 8, the X electrode 6 and the Y electrode 7 form a grid-like (lattice-like) partition 4. The bridge portion 8 is made of, for example, the same material as the dielectric layers 6b and 7b, and is made of, for example, low melting point glass such as lead glass. With the partition walls 4, the space between the back substrate 2 and the front substrate 3 is partitioned into a plurality of discharge cells 10.

また、ガラス基板5の上面上及び隔壁4の側面上には、白色誘電体層11が設けられている。即ち、白色誘電体層11は、放電セル10の背面基板2側の5つの内面上に形成されている。そして、白色誘電体層11上におけるガラス基板5の上面上及びブリッジ部8の側面上に相当する部分には、蛍光体層12が設けられている。即ち、蛍光体層12は、ガラス基板5の上面上に形成された底部12aと、ブリッジ部8の側面上に形成された側部12bとから構成されている。このように、蛍光体層12は、放電セル10の3つの内面上に形成されており、X電極6及びY電極7の側面上には形成されていない。   A white dielectric layer 11 is provided on the upper surface of the glass substrate 5 and the side surfaces of the partition walls 4. That is, the white dielectric layer 11 is formed on the five inner surfaces of the discharge cell 10 on the back substrate 2 side. A phosphor layer 12 is provided on portions corresponding to the upper surface of the glass substrate 5 and the side surface of the bridge portion 8 on the white dielectric layer 11. That is, the phosphor layer 12 includes a bottom portion 12 a formed on the upper surface of the glass substrate 5 and a side portion 12 b formed on the side surface of the bridge portion 8. As described above, the phosphor layer 12 is formed on the three inner surfaces of the discharge cell 10 and is not formed on the side surfaces of the X electrode 6 and the Y electrode 7.

蛍光体層12は、紫外線が入射されたときに可視光、例えば、赤色(R)、緑色(G)及び青色(B)のうちいずれかの色の光を出射するものである。そして、維持電極が延びる方向に直交する方向に配列された複数の放電セル10には、同色の蛍光体層12が形成されており、維持電極が延びる方向に配列された複数の放電セル10には、赤色、緑色、青色の蛍光体層12が繰り返し配列されている。これにより、各色の放電セル10がストライプ状に配列されている。また、白色誘電体層11は、蛍光体層12が出射した光を前面基板3に向けて反射する反射層として機能するものである。   The phosphor layer 12 emits visible light, for example, red (R), green (G), or blue (B) light when ultraviolet rays are incident. The plurality of discharge cells 10 arranged in the direction orthogonal to the direction in which the sustain electrodes extend are formed with the same color phosphor layer 12, and the plurality of discharge cells 10 arranged in the direction in which the sustain electrodes extend are arranged in the plurality of discharge cells 10. The red, green and blue phosphor layers 12 are repeatedly arranged. Thereby, the discharge cells 10 of the respective colors are arranged in a stripe shape. The white dielectric layer 11 functions as a reflective layer that reflects the light emitted from the phosphor layer 12 toward the front substrate 3.

上述の如く、蛍光体層12は、ガラス基板5の上面上及びブリッジ部8の側面上に形成されており、X電極6の側面上及びY電極7の側面上には形成されていない。また、誘電体層6bにおけるガラス基板5とバス電極6aとの間に配置された部分の厚さ、及び誘電体層7bにおけるガラス基板5とバス電極7aとの間に配置された部分の厚さは、蛍光体層12におけるガラス基板5上に形成された部分の厚さよりも厚い。このため、蛍光体層12におけるガラス基板5上に形成された部分の上面は、バス電極6a及び7aの下面よりも低い位置にある。従って、蛍光体層12は、X電極6の側面上におけるバス電極6aの下面以上の高さの領域の一部、及びY電極7の側面上におけるバス電極7aの下面以上の高さの領域の一部には形成されていない。これにより、バス電極6aとバス電極7aとの間に所定の電圧が印加されると、X電極6とY電極7との間に、蛍光体層12が介在しない放電経路が形成されるようになっている。   As described above, the phosphor layer 12 is formed on the upper surface of the glass substrate 5 and the side surface of the bridge portion 8, and is not formed on the side surface of the X electrode 6 and the side surface of the Y electrode 7. Further, the thickness of the portion disposed between the glass substrate 5 and the bus electrode 6a in the dielectric layer 6b and the thickness of the portion disposed between the glass substrate 5 and the bus electrode 7a in the dielectric layer 7b. Is thicker than the thickness of the portion of the phosphor layer 12 formed on the glass substrate 5. For this reason, the upper surface of the part formed on the glass substrate 5 in the phosphor layer 12 is positioned lower than the lower surfaces of the bus electrodes 6a and 7a. Therefore, the phosphor layer 12 has a part of a region on the side surface of the X electrode 6 that is higher than the lower surface of the bus electrode 6a and a region on the side surface of the Y electrode 7 that is higher than the lower surface of the bus electrode 7a. Some are not formed. Thus, when a predetermined voltage is applied between the bus electrode 6a and the bus electrode 7a, a discharge path in which the phosphor layer 12 is not interposed is formed between the X electrode 6 and the Y electrode 7. It has become.

そして、隔壁4、白色誘電体層11及び蛍光体層12を覆うように、酸化マグネシウム(MgO)からなる保護膜(図示せず)が設けられている。この保護膜は、放電によって白色誘電体層11等がスパッタリングされることを防止すると共に、放電セル10内に二次電子を供給するものである。   A protective film (not shown) made of magnesium oxide (MgO) is provided so as to cover the partition walls 4, the white dielectric layer 11, and the phosphor layer 12. The protective film prevents the white dielectric layer 11 and the like from being sputtered by discharge and supplies secondary electrons into the discharge cell 10.

一方、前面基板3においては、透明基板としてガラス基板15が設けられており、このガラス基板15における背面基板2に対向する側の表面上に、アドレス電極16が設けられている。アドレス電極16は、X電極6及びY電極7が延びる方向に直交する方向、例えば、画面の垂直方向に延びている。そして、ガラス基板15の表面に垂直な方向から見て(以下、平面視で、という)、アドレス電極16はブリッジ部8と重なる位置に配置されており、アドレス電極16の中心線はブリッジ部8の中心線と一致している。アドレス電極16は、例えば、銀ペーストを焼結させて形成されたものであり、銀(Ag)及び無機バインダーを含む材料により形成されている。アドレス電極16の幅は例えば50μmであり、ブリッジ部8の幅は例えば70μmである。また、アドレス電極16の色は例えば黒色である。
なお、アドレス電極16の中心線とブリッジ部8の中心線8とをずらして配置してもよい。アドレス線16をその左右の放電セルのいずれか一方に近づけて配置すると、その近接させた放電セルにおいてより確実に放電を開始させ、一方、遠ざけた放電セルにおいてクロストークが生ずることを抑制できる。
On the other hand, in the front substrate 3, a glass substrate 15 is provided as a transparent substrate, and address electrodes 16 are provided on the surface of the glass substrate 15 on the side facing the back substrate 2. The address electrode 16 extends in a direction orthogonal to the direction in which the X electrode 6 and the Y electrode 7 extend, for example, in the vertical direction of the screen. When viewed from a direction perpendicular to the surface of the glass substrate 15 (hereinafter referred to as a plan view), the address electrode 16 is disposed at a position overlapping the bridge portion 8, and the center line of the address electrode 16 is the bridge portion 8. Coincides with the centerline. The address electrode 16 is formed, for example, by sintering a silver paste, and is formed of a material containing silver (Ag) and an inorganic binder. The width of the address electrode 16 is, for example, 50 μm, and the width of the bridge portion 8 is, for example, 70 μm. The color of the address electrode 16 is, for example, black.
The center line of the address electrode 16 and the center line 8 of the bridge portion 8 may be shifted from each other. If the address line 16 is arranged close to one of the left and right discharge cells, the discharge can be started more reliably in the adjacent discharge cells, and the occurrence of crosstalk in the distant discharge cells can be suppressed.

ガラス基板15上には、アドレス電極16を覆うように、全面に透明誘電体層17が設けられている。設計上、透明誘電体層17と隔壁4との間には、例えば10μm程度のプロセスマージンを持たせてあるため、透明誘電体層17と隔壁4との間には、10μm程度の隙間が形成されている。但し、隔壁4の高さのばらつきにより、隔壁4の一部が透明誘電体層17に当接していることもある。隔壁4と透明誘電体層17との間に形成される隙間は、PDPの製造時に、各放電セルに放電ガスを充填するためのガス流路となる。
なお、本明細書において、「X電極」、「Y電極」とは、それぞれを構成する導電性のバス電極6a、7aのみならず、これらバス電極を覆うように設けられた誘電体層6b、7bも含めたものとする。
A transparent dielectric layer 17 is provided on the entire surface of the glass substrate 15 so as to cover the address electrodes 16. By design, a process margin of, for example, about 10 μm is provided between the transparent dielectric layer 17 and the partition 4, so that a gap of about 10 μm is formed between the transparent dielectric layer 17 and the partition 4. Has been. However, part of the partition 4 may be in contact with the transparent dielectric layer 17 due to variations in the height of the partition 4. A gap formed between the barrier rib 4 and the transparent dielectric layer 17 serves as a gas flow path for filling each discharge cell with a discharge gas when the PDP is manufactured.
In this specification, “X electrode” and “Y electrode” are not only the conductive bus electrodes 6a and 7a constituting the respective electrodes, but also the dielectric layer 6b provided to cover these bus electrodes, 7b is also included.

次に、本実施形態に係るPDP1の製造方法について説明する。
先ず、背面基板2の作製方法について説明する。
図4(a)乃至(c)、図5(a)乃至(c)、図6(a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図である。
Next, a method for manufacturing the PDP 1 according to the present embodiment will be described.
First, a method for manufacturing the back substrate 2 will be described.
4A to 4C, FIGS. 5A to 5C, and FIGS. 6A to 6C are cross-sectional views showing a method of manufacturing the back substrate of the PDP according to this embodiment in the order of the steps. It is.

先ず、図4(a)に示すように、ガラス基板5を用意する。そして、例えばコーティング装置を使用して、このガラス基板5の上面上に誘電体ペーストを塗布した後、この誘電体ペースト中の溶剤が蒸発するような温度まで加熱して誘電体ペーストを乾燥させ、隔壁材料層4aを形成する。誘電体ペーストには、例えば、溶剤及び低融点ガラスを含むペースト材料を使用する。
次に、図4(b)に示すように、ラミネーターを使用して隔壁材料層4a上にドライフィルムレジスト(DFR:Dry Film Resist)9を貼付する。そして、DFR9に対して露光及び現像を行って、バス電極6a及び7a(図2参照)が形成される予定の領域に、開口部9aを形成する。
次に、図4(c)に示すように、このDFR9をマスクとしてサンドブラスト処理を行い、開口部9aの直下域に位置する隔壁材料層4aの上部を選択的に除去して、隔壁材料層4aの上面に、一方向に延びる溝4bを形成する。このとき、溝4bの底部には、隔壁材料層4aを20乃至40μm程度残す。その後、DFR剥離液を使用してDFR9を剥離し、隔壁材料層4aを純水により洗浄し、乾燥させる。
First, as shown in FIG. 4A, a glass substrate 5 is prepared. Then, for example, using a coating apparatus, after applying the dielectric paste on the upper surface of the glass substrate 5, the dielectric paste is dried by heating to a temperature at which the solvent in the dielectric paste evaporates, A partition wall material layer 4a is formed. For the dielectric paste, for example, a paste material containing a solvent and low-melting glass is used.
Next, as shown in FIG. 4B, a dry film resist (DFR) 9 is stuck on the partition wall material layer 4a using a laminator. Then, the DFR 9 is exposed and developed to form an opening 9a in a region where the bus electrodes 6a and 7a (see FIG. 2) are to be formed.
Next, as shown in FIG. 4C, sandblasting is performed using the DFR 9 as a mask, and the upper portion of the partition wall material layer 4a located immediately below the opening 9a is selectively removed to form the partition wall material layer 4a. A groove 4b extending in one direction is formed on the upper surface of the substrate. At this time, about 20 to 40 μm of the partition wall material layer 4a is left at the bottom of the groove 4b. Thereafter, the DFR 9 is peeled off using a DFR stripping solution, and the partition wall material layer 4a is washed with pure water and dried.

次に、図5(a)に示すように、スクリーン印刷法又はディスペンサー法等により、溝4b内に銀ペースト等の導電性ペーストを充填させる。そして、この導電性ペースト中の溶剤が蒸発するような温度に加熱して、導電性ペーストを乾燥させる。これにより、導電材料体13を形成する。導電材料体13は、後の工程において焼成されて維持電極となるものである。
次に、図5(b)に示すように、コーティング法等により、全面に誘電体ペーストを塗布した後、この誘電体ペースト中の溶剤が蒸発するような温度に加熱して誘電体ペーストを乾燥させ、隔壁材料層4cを形成する。このとき、誘電体ペーストとして、図4(a)に示す工程において使用した誘電体ペーストと同じペーストを使用してもよく、異なるペーストを使用してもよい。以後、隔壁材料層4a及び4cを合わせて、隔壁材料層4dという。
次に、図5(c)に示すように、ラミネーターを用いて隔壁材料層4d上にDFR14を貼付する。そして、DFR14に対して露光及び現像を行って、隔壁4(図1参照)が形成される予定の領域を残し、それ以外の領域を除去して、開口部14aを形成する。
Next, as shown in FIG. 5A, the groove 4b is filled with a conductive paste such as a silver paste by a screen printing method or a dispenser method. Then, the conductive paste is dried by heating to a temperature at which the solvent in the conductive paste evaporates. Thereby, the conductive material body 13 is formed. The conductive material body 13 is fired in a later step to become a sustain electrode.
Next, as shown in FIG. 5B, after applying the dielectric paste on the entire surface by a coating method or the like, the dielectric paste is dried by heating to a temperature at which the solvent in the dielectric paste evaporates. The partition wall material layer 4c is formed. At this time, the same paste as the dielectric paste used in the step shown in FIG. 4A may be used as the dielectric paste, or a different paste may be used. Hereinafter, the partition wall material layers 4a and 4c are collectively referred to as a partition wall material layer 4d.
Next, as shown in FIG.5 (c), DFR14 is affixed on the partition material layer 4d using a laminator. Then, exposure and development are performed on the DFR 14, leaving an area where the partition 4 (see FIG. 1) is to be formed, and removing the other area to form the opening 14a.

次に、図6(a)に示すように、DFR14(図5(c)参照)をマスクとしてサンドブラスト処理を行い、隔壁材料層14dにおける開口部14aに相当する部分を除去する。これにより、隔壁材料層14dを隔壁形状に加工する。そして、DFR洗浄液を使用してDFR14を剥離し、加工後の隔壁材料層4dを純水により洗浄し、乾燥させる。
次に、図6(b)に示すように、スクリーン印刷法又はディスペンサー法等により、加工された隔壁材料層4dにより囲まれた空間に白色誘電体ペーストを充填させる。そして、この白色誘電体ペーストを、このペースト中に含まれる溶剤が蒸発するような温度まで加熱して乾燥させる。このとき、白色誘電体ペースト中の溶剤含有量を多くすることにより、乾燥後の層厚を薄くすることができる。そして、ガラス基板5及びその上に形成された構成物を、隔壁材料層4d、導電材料体13及び白色誘電体ペーストが焼結し、ガラス基板5が軟化しないような温度、例えば520乃至600℃の温度に加熱して、焼成する。これにより、隔壁材料層4dが焼結して隔壁4となり、導電材料体13が焼結してバス電極6a及び7aとなり、白色誘電体ペーストが焼結して白色誘電体層11となる。このとき、隔壁4のうちバス電極6a及び7aを内包する部分はそれぞれX電極6及びY電極7となり、X電極6及びY電極7を相互に連結する部分はブリッジ部8(図1参照)となる。
Next, as shown in FIG. 6A, sand blasting is performed using the DFR 14 (see FIG. 5C) as a mask to remove a portion corresponding to the opening 14a in the partition wall material layer 14d. Thereby, the partition material layer 14d is processed into a partition shape. Then, the DFR 14 is peeled off using the DFR cleaning solution, and the processed partition wall material layer 4d is cleaned with pure water and dried.
Next, as shown in FIG. 6B, a white dielectric paste is filled in the space surrounded by the processed partition wall material layer 4d by a screen printing method or a dispenser method. Then, the white dielectric paste is dried by heating to a temperature at which the solvent contained in the paste evaporates. At this time, the layer thickness after drying can be reduced by increasing the solvent content in the white dielectric paste. The glass substrate 5 and the components formed thereon are heated to a temperature at which the partition wall material layer 4d, the conductive material body 13 and the white dielectric paste are sintered and the glass substrate 5 is not softened, for example, 520 to 600 ° C. It heats to the temperature of and fires. As a result, the partition wall material layer 4d is sintered to form the partition wall 4, the conductive material body 13 is sintered to the bus electrodes 6a and 7a, and the white dielectric paste is sintered to the white dielectric layer 11. At this time, the part including the bus electrodes 6a and 7a in the partition wall 4 becomes the X electrode 6 and the Y electrode 7, respectively, and the part connecting the X electrode 6 and the Y electrode 7 to each other is the bridge part 8 (see FIG. 1). Become.

次に、図6(c)に示すように、スクリーン印刷法等により、隔壁4により囲まれた空間内にペースト状の感光性蛍光体(フォト蛍光体)12cを被着させ、乾燥させる。次に、感光性蛍光体12c上にマスク51(図12(a)参照)を配置する。このマスクは、感光性蛍光体12cのうち、X電極6及びY電極7の側面上に位置する部分を覆い、ガラス基板5の上面上及びブリッジ部8の側面上に位置する部分を露出するようにパターニングされたものである。そして、このマスクを使用して感光性蛍光体12cを露光し、現像する。このとき、感光性蛍光体12cのうち露光された部分は硬化して現像後に残留し、露光されなかった部分は現像により除去される。これにより、図2に示す背面基板2が作製される。   Next, as shown in FIG. 6C, a paste-like photosensitive phosphor (photophosphor) 12c is deposited in the space surrounded by the partition walls 4 by a screen printing method or the like and dried. Next, a mask 51 (see FIG. 12A) is disposed on the photosensitive phosphor 12c. This mask covers portions of the photosensitive phosphor 12c located on the side surfaces of the X electrode 6 and the Y electrode 7, and exposes portions located on the upper surface of the glass substrate 5 and the side surfaces of the bridge portion 8. Are patterned. Then, using this mask, the photosensitive phosphor 12c is exposed and developed. At this time, the exposed portion of the photosensitive phosphor 12c is cured and remains after development, and the unexposed portion is removed by development. Thereby, the back substrate 2 shown in FIG. 2 is produced.

次に、前面基板3の作製方法について説明する。
図3に示すように、先ず、ガラス基板15を用意する。そして、ガラス基板15上に、スクリーン印刷法等により、感光性銀ペーストを全面に印刷する。そして、この感光性銀ペーストに対して露光及び現像を行ってパターニングし、感光性銀ペーストのうち、アドレス電極16が形成される予定の部分のみを残し、残部を除去する。次に、ガラス基板15及び感光性銀ペーストを、感光性銀ペーストが焼結し、ガラス基板15が軟化しないような温度、例えば、520乃至600℃の温度に加熱して、焼成する。これにより、感光性銀ペーストが焼結され、アドレス電極16が形成される。
Next, a method for manufacturing the front substrate 3 will be described.
As shown in FIG. 3, first, a glass substrate 15 is prepared. Then, a photosensitive silver paste is printed on the entire surface of the glass substrate 15 by a screen printing method or the like. Then, the photosensitive silver paste is exposed and developed for patterning, leaving only the portion of the photosensitive silver paste where the address electrode 16 is to be formed, and removing the remaining portion. Next, the glass substrate 15 and the photosensitive silver paste are baked by heating to a temperature at which the photosensitive silver paste is sintered and the glass substrate 15 is not softened, for example, a temperature of 520 to 600 ° C. Thereby, the photosensitive silver paste is sintered and the address electrode 16 is formed.

次に、ガラス基板15上の全面に、コーティング法又はスクリーン印刷法により、アドレス電極16を覆うように透明誘電体を塗布する。そして、ガラス基板15、アドレス電極16及び透明誘電体を、透明誘電体が焼結し、ガラス基板15が軟化しないような温度に加熱して、焼成する。これにより、透明誘電体が焼結され、透明誘電体層17が形成される。このようにして、前面基板3が作製される。   Next, a transparent dielectric is applied to the entire surface of the glass substrate 15 by a coating method or a screen printing method so as to cover the address electrodes 16. Then, the glass substrate 15, the address electrode 16, and the transparent dielectric are heated to a temperature at which the transparent dielectric sinters and the glass substrate 15 does not soften and is fired. As a result, the transparent dielectric is sintered and the transparent dielectric layer 17 is formed. In this way, the front substrate 3 is manufactured.

次に、背面基板2又は前面基板3の表面に、隔壁4が形成された領域を囲むようにシーリングフリットを形成する。そして、背面基板2と前面基板3とを重ね合わせる。このとき、X電極6及びY電極7が延びる方向と、アドレス電極16が延びる方向とが、相互に直交するようにし、平面視で、アドレス電極16と隔壁4のブリッジ部8が重なるようにする。その後、シーリングフリットを例えば450℃の温度で焼成する。次に、背面基板2、前面基板3及びシーリングフリットにより囲まれた空間内を排気し、この空間内に放電ガスを封入する。これにより、PDP1が製造される。   Next, a sealing frit is formed on the surface of the back substrate 2 or the front substrate 3 so as to surround the region where the partition walls 4 are formed. Then, the back substrate 2 and the front substrate 3 are overlapped. At this time, the direction in which the X electrode 6 and the Y electrode 7 extend and the direction in which the address electrode 16 extends are orthogonal to each other so that the address electrode 16 and the bridge portion 8 of the partition wall 4 overlap in plan view. . Thereafter, the sealing frit is fired at a temperature of 450 ° C., for example. Next, the space surrounded by the back substrate 2, the front substrate 3, and the sealing frit is evacuated, and a discharge gas is sealed in this space. Thereby, PDP1 is manufactured.

次に、本実施形態に係るPDPの動作について説明する。
PDP1においては、1画面を表示する1フィールドを複数のサブフィールドに分け、各サブフィールドに初期化期間、書込期間及び維持期間を設ける。そして、初期化期間において全ての放電セル10を強制的に放電させて放電セル10内の電荷分布を初期化した後、書込期間においてX電極6又はY電極7を走査しながらアドレス電極16に選択的に電圧を印加することにより、そのサブフィールドにおいて発光させたい放電セル10内に書込放電を発生させ、壁電荷を形成する。
次に、維持期間においてX電極6のバス電極6aとY電極7のバス電極7aとの間に交流電圧を印加すると、壁電荷が形成された放電セル10においてのみ、印加された交流電圧に壁電荷の電圧が重畳され、X電極6とY電極7との間で放電ガスを介した維持放電が発生する。そして、この維持放電に伴って、波長が例えば1.47nmの紫外線が発生し、この紫外線が蛍光体層12に入射されると、蛍光体層12が可視光を出射する。この可視光が、前面基板3の透明誘電体層17及びガラス基板15を透過して、PDP1の表示面から出射される。
Next, the operation of the PDP according to the present embodiment will be described.
In PDP 1, one field for displaying one screen is divided into a plurality of subfields, and an initializing period, a writing period, and a sustaining period are provided in each subfield. Then, after all the discharge cells 10 are forcibly discharged in the initialization period to initialize the charge distribution in the discharge cells 10, the X electrode 6 or the Y electrode 7 is scanned in the address period while scanning the X electrode 6 or the Y electrode 7. By selectively applying a voltage, a write discharge is generated in the discharge cell 10 to emit light in the subfield, and a wall charge is formed.
Next, when an AC voltage is applied between the bus electrode 6a of the X electrode 6 and the bus electrode 7a of the Y electrode 7 in the sustain period, the wall voltage is applied to the applied AC voltage only in the discharge cell 10 in which wall charges are formed. The charge voltage is superimposed, and a sustain discharge is generated between the X electrode 6 and the Y electrode 7 via the discharge gas. With this sustain discharge, ultraviolet light having a wavelength of, for example, 1.47 nm is generated. When this ultraviolet light is incident on the phosphor layer 12, the phosphor layer 12 emits visible light. This visible light passes through the transparent dielectric layer 17 and the glass substrate 15 of the front substrate 3 and is emitted from the display surface of the PDP 1.

このとき、放電セル10内においては、バス電極6a及び誘電体層6bが一体的にX電極6として機能し、バス電極7a及び誘電体層7bが一体的にY電極7として機能して、X電極6とY電極7との間に放電経路が形成される。このため、X電極6とY電極7との間で紫外線が発生する。そして、本実施形態に係るPDP1においては、一方の基板、即ち、背面基板2に、維持電極及び蛍光体層12の双方が配置されているため、放電経路と蛍光体層12との間の距離を短くし、紫外線の発生源と蛍光体層12との間の距離を短くすることができる。このため、発生した紫外線を効率よく可視光に変換することができる。   At this time, in the discharge cell 10, the bus electrode 6a and the dielectric layer 6b integrally function as the X electrode 6, and the bus electrode 7a and the dielectric layer 7b integrally function as the Y electrode 7, A discharge path is formed between the electrode 6 and the Y electrode 7. For this reason, ultraviolet rays are generated between the X electrode 6 and the Y electrode 7. In the PDP 1 according to the present embodiment, since both the sustain electrode and the phosphor layer 12 are arranged on one substrate, that is, the back substrate 2, the distance between the discharge path and the phosphor layer 12. The distance between the ultraviolet light source and the phosphor layer 12 can be shortened. For this reason, the generated ultraviolet rays can be efficiently converted into visible light.

また、PDP1においては、X電極6の側面上におけるバス電極6aの下面以上の高さの領域の一部、及びY電極7の側面上におけるバス電極7aの下面以上の高さの領域の一部には、蛍光体層12が形成されていない。このため、維持放電の放電経路に蛍光体層12が介在することがなく、放電によって蛍光体層12が劣化することがなく、PDP1の信頼性が高い。なお、X電極6及びY電極7の側面上の全面に蛍光体層12が形成されていると、放電経路に蛍光体層12が介在することになるため、放電に伴って蛍光体層12が劣化してしまう。この結果、この劣化部分は発光しなくなり、暗く見えてしまう。   Further, in the PDP 1, a part of the region above the lower surface of the bus electrode 6 a on the side surface of the X electrode 6 and a part of the region above the lower surface of the bus electrode 7 a on the side surface of the Y electrode 7. The phosphor layer 12 is not formed. For this reason, the phosphor layer 12 is not interposed in the discharge path of the sustain discharge, the phosphor layer 12 is not deteriorated by the discharge, and the reliability of the PDP 1 is high. If the phosphor layer 12 is formed on the entire surface of the side surfaces of the X electrode 6 and the Y electrode 7, the phosphor layer 12 is interposed in the discharge path. It will deteriorate. As a result, the deteriorated portion does not emit light and looks dark.

そして、1フィールドを構成する複数のサブフィールド間で維持放電の回数を相互に異ならせ、各放電セル10について発光させるサブフィールドの組み合わせを選択することにより、放電セル10毎に1フィールド内で発生させる放電回数を選択することができ、階調を表現することができる。これにより、PDP1全体で画像を表示することができる。   Then, the number of sustain discharges is made different among a plurality of subfields constituting one field, and a combination of subfields to emit light for each discharge cell 10 is selected, so that each discharge cell 10 generates within one field. The number of discharges to be performed can be selected, and gradation can be expressed. Thereby, an image can be displayed on the whole PDP1.

次に、本実施形態の効果について説明する。
本実施形態においては、背面基板に維持電極と蛍光体層の双方が配置されているため、従来よりも紫外線の発生源と蛍光体層との間の距離を短縮することができ、紫外線の利用効率を高めることができる。この結果、発光効率が高いPDPを得ることができる。
即ち、図14に示す従来のPDPの場合、維持電極(X電極106及びY電極107)は前面基板102に設けられており、蛍光体層115は背面基板103に設けられている。このため、X電極106とY電極107との間で形成される放電により生じる紫外線から見て、蛍光体層115までの距離が遠い。このために、放電により生じる紫外線の利用効率が必ずしも十分に高くなかった。これに対して、本実施形態によれば、維持電極(X電極6及びY電極7)並びに蛍光体層12がいずれも背面基板2に設けられているため、紫外線の発生源から蛍光体層12までの距離を大幅に短縮することができる。
Next, the effect of this embodiment will be described.
In this embodiment, since both the sustain electrode and the phosphor layer are arranged on the back substrate, the distance between the ultraviolet light source and the phosphor layer can be shortened compared to the conventional case. Efficiency can be increased. As a result, a PDP with high luminous efficiency can be obtained.
That is, in the conventional PDP shown in FIG. 14, the sustain electrodes (X electrode 106 and Y electrode 107) are provided on the front substrate 102, and the phosphor layer 115 is provided on the back substrate 103. For this reason, the distance to the phosphor layer 115 is long when viewed from the ultraviolet rays generated by the discharge formed between the X electrode 106 and the Y electrode 107. For this reason, the utilization efficiency of ultraviolet rays generated by discharge is not always sufficiently high. On the other hand, according to the present embodiment, since both the sustain electrodes (X electrode 6 and Y electrode 7) and the phosphor layer 12 are provided on the back substrate 2, the phosphor layer 12 from the source of ultraviolet rays is provided. Can be greatly shortened.

また、本実施形態においては、蛍光体層がガラス基板の上面上及びブリッジ部の側面上のみに設けられていると共に、バス電極を覆う誘電体層の一部がガラス基板とバス電極との間に配置されており、その厚さが蛍光体層におけるガラス基板上に配置された部分の厚さよりも厚い。このため、蛍光体層は、X電極の側面上におけるバス電極の下面以上の高さの領域の一部及びY電極の側面上におけるバス電極の下面以上の高さの領域の一部には形成されず、X電極とY電極との間に電圧を印加すると、蛍光体層が介在しないような経路で放電を発生させることができる。即ち、X電極とY電極との間に、蛍光体層が介在しない放電経路が形成される。これにより、放電に伴って蛍光体層が劣化することがない。更に、本実施形態においては、蛍光体層を感光性蛍光体により形成しているため、蛍光体層を加工することができ、蛍光体層を上述の如く配置することができる。   Further, in the present embodiment, the phosphor layer is provided only on the upper surface of the glass substrate and on the side surface of the bridge portion, and a part of the dielectric layer covering the bus electrode is between the glass substrate and the bus electrode. The thickness of the phosphor layer is larger than the thickness of the portion of the phosphor layer disposed on the glass substrate. For this reason, the phosphor layer is formed on a part of the region above the lower surface of the bus electrode on the side surface of the X electrode and a part of the region above the lower surface of the bus electrode on the side surface of the Y electrode. If a voltage is applied between the X electrode and the Y electrode, a discharge can be generated along a route that does not interpose the phosphor layer. That is, a discharge path in which no phosphor layer is interposed is formed between the X electrode and the Y electrode. Thereby, a fluorescent substance layer does not deteriorate with discharge. Furthermore, in this embodiment, since the phosphor layer is formed of a photosensitive phosphor, the phosphor layer can be processed, and the phosphor layer can be arranged as described above.

更にまた、平面視で、アドレス電極がブリッジ部と重なっているため、蛍光体層により発光された光をアドレス電極が遮ることがない。このため、開口率が高く、光の利用効率が高い。更にまた、X電極及びY電極を相互に対向させた対向電極構造を採用しているため、面電極構造を採用した場合と比較して、放電開始電圧を低減して発光効率を高めることができる。更にまた、アドレスで電極の色が黒色であるため、表示される画像のコントラストを向上させることができる。   Furthermore, since the address electrode overlaps the bridge portion in plan view, the address electrode does not block the light emitted by the phosphor layer. For this reason, an aperture ratio is high and the utilization efficiency of light is high. Furthermore, since the counter electrode structure in which the X electrode and the Y electrode are opposed to each other is employed, the discharge start voltage can be reduced and the light emission efficiency can be increased as compared with the case where the surface electrode structure is employed. . Furthermore, since the color of the electrode at the address is black, the contrast of the displayed image can be improved.

なお、前面基板3において、平面視でアドレス電極16から放電セル10内に延出するように、ITO(Indium tin oxide film:インジウム錫酸化)等からなりアドレス電極16に接続された透明電極(図示せず)が設けられていてもよい。これにより、書込放電の放電開始電圧を低下させると共に、書込放電を発生させる放電セルをより確実に選択することができる。   In the front substrate 3, a transparent electrode made of ITO (Indium Tin Oxide) or the like and connected to the address electrode 16 so as to extend from the address electrode 16 into the discharge cell 10 in a plan view (see FIG. (Not shown) may be provided. As a result, it is possible to reduce the discharge start voltage of the write discharge and more reliably select the discharge cell that generates the write discharge.

次に、本発明の第2の実施形態について説明する。
図7及び図8は、本実施形態に係るPDPを示す部分断面図である。なお、本実施形態に係るPDPを示す平面図は、図1と同様な図であり、図7が示す断面は、図1に示すA−A’線による断面に相当し、図8が示す断面は、図1に示すB−B’線による断面に相当する。
Next, a second embodiment of the present invention will be described.
7 and 8 are partial cross-sectional views showing the PDP according to the present embodiment. The plan view of the PDP according to the present embodiment is the same as FIG. 1, and the cross section shown in FIG. 7 corresponds to the cross section taken along line AA ′ shown in FIG. 1, and the cross section shown in FIG. Corresponds to a cross section taken along line BB ′ shown in FIG.

図7及び図8に示すように、本実施形態に係るPDP21においては、背面基板22と前面基板3とが張り合わされており、両基板間に放電ガスが封入されている。前面基板3の構成は、前述の第1の実施形態における前面基板3と同様である。   As shown in FIGS. 7 and 8, in the PDP 21 according to the present embodiment, the back substrate 22 and the front substrate 3 are bonded to each other, and a discharge gas is sealed between the substrates. The configuration of the front substrate 3 is the same as that of the front substrate 3 in the first embodiment described above.

背面基板22においては、ガラス基板25が設けられており、ガラス基板25の上面上に、X電極26及びY電極27が交互に且つ相互に平行に設けられている。X電極26においては、ガラス基板25に接するようにバス電極26aが設けられており、このバス電極26aにおけるガラス基板25に接していない表面を覆うように、誘電体層26bが設けられている。同様に、Y電極27においては、ガラス基板25に接するようにバス電極27aが設けられており、このバス電極27aにおけるガラス基板25に接していない表面を覆うように、誘電体層27bが設けられている。即ち、ガラス基板25とバス電極26a及び27aとの間には、誘電体層26b及び27bは設けられていない。X電極26とY電極27との間には、両電極が延びる方向に直交する方向、例えば、画面の垂直方向に延び、両電極を相互に連結するブリッジ部28が設けられており、このブリッジ部28並びにX電極26及びY電極27により、井桁状の隔壁24が形成されている。   In the rear substrate 22, a glass substrate 25 is provided. On the upper surface of the glass substrate 25, X electrodes 26 and Y electrodes 27 are provided alternately and in parallel with each other. In the X electrode 26, a bus electrode 26a is provided so as to be in contact with the glass substrate 25, and a dielectric layer 26b is provided so as to cover a surface of the bus electrode 26a that is not in contact with the glass substrate 25. Similarly, the Y electrode 27 is provided with a bus electrode 27a so as to be in contact with the glass substrate 25, and a dielectric layer 27b is provided so as to cover the surface of the bus electrode 27a that is not in contact with the glass substrate 25. ing. That is, the dielectric layers 26b and 27b are not provided between the glass substrate 25 and the bus electrodes 26a and 27a. Between the X electrode 26 and the Y electrode 27, there is provided a bridge portion 28 that extends in a direction orthogonal to the direction in which both electrodes extend, for example, in the vertical direction of the screen and connects the two electrodes to each other. The section 28, the X electrode 26, and the Y electrode 27 form a cross-shaped partition wall 24.

ガラス基板25の上面における隔壁24により囲まれている領域、即ち、放電セル10に相当する領域のそれぞれには、1つの凹部25aが形成されている。平面視で、凹部25aの外形は放電セル10の外形と等しく、凹部25aの外縁は隔壁24の根元に接している。そして、凹部25aは、隔壁24から遠ざかるほど連続的に深くなっており、放電セル10の中央部において最も深くなっている。即ち、凹部25aの内面はなだらかに連続した曲面をなしている。凹部25aの内面上及び隔壁24の側面上には、白色誘電体層29が設けられている。即ち、白色誘電体層29は、放電セル10における背面基板22側の5つの内面上に形成されている。そして、白色誘電体層29上における凹部25aの内面上及びブリッジ部28の側面上に相当する部分には、蛍光体層30が設けられている。蛍光体層30は、X電極26及びY電極27の側面上には形成されていない。即ち、蛍光体層30は、放電セル10の3つの内面上に形成されている。   One recess 25 a is formed in each of the regions surrounded by the barrier ribs 24 on the upper surface of the glass substrate 25, that is, the regions corresponding to the discharge cells 10. In plan view, the outer shape of the recess 25 a is equal to the outer shape of the discharge cell 10, and the outer edge of the recess 25 a is in contact with the root of the partition wall 24. The concave portion 25 a is continuously deeper as it is farther from the barrier rib 24, and is deepest in the central portion of the discharge cell 10. That is, the inner surface of the recess 25a has a gently continuous curved surface. A white dielectric layer 29 is provided on the inner surface of the recess 25 a and the side surface of the partition wall 24. That is, the white dielectric layer 29 is formed on the five inner surfaces of the discharge cell 10 on the back substrate 22 side. A phosphor layer 30 is provided on portions corresponding to the inner surface of the recess 25 a and the side surface of the bridge portion 28 on the white dielectric layer 29. The phosphor layer 30 is not formed on the side surfaces of the X electrode 26 and the Y electrode 27. That is, the phosphor layer 30 is formed on the three inner surfaces of the discharge cell 10.

上述の如く、蛍光体層30は、ブリッジ部28の側面上に形成された部分を除けば、ガラス基板25の凹部25a内に設けられているため、X電極26の側面上におけるバス電極26aの下面以上の高さの領域の一部及びY電極27の側面上におけるバス電極27aの下面以上の高さの領域の一部には形成されていない。このため、バス電極26aとバス電極27bとの間に所定の電圧が印加されると、X電極26とY電極27との間に蛍光体層30が介在しない放電経路が形成される。   As described above, since the phosphor layer 30 is provided in the concave portion 25a of the glass substrate 25 except for a portion formed on the side surface of the bridge portion 28, the phosphor layer 30 of the bus electrode 26a on the side surface of the X electrode 26 is provided. It is not formed in a part of the region higher than the lower surface and a part of the region higher than the lower surface of the bus electrode 27 a on the side surface of the Y electrode 27. For this reason, when a predetermined voltage is applied between the bus electrode 26a and the bus electrode 27b, a discharge path in which the phosphor layer 30 is not interposed is formed between the X electrode 26 and the Y electrode 27.

また、隔壁24、白色誘電体層29及び蛍光体層30を覆うように、酸化マグネシウムからなる保護膜(図示せず)が設けられている。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。   Further, a protective film (not shown) made of magnesium oxide is provided so as to cover the partition wall 24, the white dielectric layer 29, and the phosphor layer 30. Other configurations in the present embodiment are the same as those in the first embodiment.

次に、本実施形態に係るPDP21の製造方法について説明する。先ず、背面基板22の作製方法について説明する。
図9(a)乃至(c)、図10(a)乃至(c)、図11(a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図である。
Next, a method for manufacturing the PDP 21 according to the present embodiment will be described. First, a method for manufacturing the back substrate 22 will be described.
9A to 9C, FIGS. 10A to 10C, and FIGS. 11A to 11C are cross-sectional views showing a method of manufacturing the back substrate of the PDP according to this embodiment in the order of the steps. It is.

先ず、図9(a)に示すように、ガラス基板25を用意する。そして、ラミネーターを用いて、このガラス基板25の上面にDFR31を貼付する。そして、このDFR31を露光し現像することにより、後の工程で隔壁24(図7参照)を形成する予定の領域のみにDFR31を残し、それ以外の領域においてはDFR31を除去する。
次に、図9(b)に示すように、DFR31をマスクとしてサンドブラスト処理を行い、ガラス基板25の上面に凹部25aを形成する。このとき、凹部25aは、その内面がDFR31により覆われた領域から遠ざかるに従って深くなる曲面をなすように加工される。そして、DFR31を除去する。
次に、図9(c)に示すように、ガラス基板25上の全面に、誘電体ペースト(図示せず)を塗布する。そして、この誘電体ペースト中の溶剤が蒸発するような温度に加熱して、誘電体ペーストを乾燥させる。これにより、隔壁材料層32を形成する。
First, as shown in FIG. 9A, a glass substrate 25 is prepared. And DFR31 is stuck on the upper surface of this glass substrate 25 using a laminator. Then, the DFR 31 is exposed and developed to leave the DFR 31 only in a region where the partition wall 24 (see FIG. 7) is to be formed in a later process, and remove the DFR 31 in the other regions.
Next, as shown in FIG. 9B, a sand blast process is performed using the DFR 31 as a mask to form a recess 25 a on the upper surface of the glass substrate 25. At this time, the recess 25a is processed so as to form a curved surface whose inner surface becomes deeper as the distance from the region covered with the DFR 31 increases. Then, the DFR 31 is removed.
Next, as shown in FIG. 9C, a dielectric paste (not shown) is applied to the entire surface of the glass substrate 25. Then, the dielectric paste is dried by heating to a temperature at which the solvent in the dielectric paste evaporates. Thereby, the partition wall material layer 32 is formed.

次に、図10(a)に示すように、ラミネーターを用いて、隔壁材料層32の上面にDFR33を貼付する。そして、このDFR33を露光し現像することにより、後の工程で隔壁24(図7参照)を形成する予定の領域であって、バス電極26a及び27aを形成する予定の領域を除く領域のみにDFR33を残し、それ以外の領域においてはDFR33を除去する。
次に、図10(b)に示すように、DFR33(図10(a)参照)をマスクとしてサンドブラスト処理を行い、隔壁材料層32を選択的に除去して、隔壁材料層32を、バス電極を埋め込むための溝32aが形成された隔壁形状に加工する。そして、DFR剥離液を使用して、DFR33を除去し、隔壁材料層32を純水により洗浄し、乾燥させる。
次に、図10(c)に示すように、例えばスクリーン印刷法等により、隔壁材料層32の溝32a内の下部に銀ペーストを充填させる。そして、この銀ペーストを乾燥させることにより、溝32a内の下部に導電材料体34を形成する。
Next, as shown in FIG. 10A, a DFR 33 is attached to the upper surface of the partition wall material layer 32 using a laminator. Then, by exposing and developing the DFR 33, only the region where the partition wall 24 (see FIG. 7) is to be formed in a later process and excluding the region where the bus electrodes 26a and 27a are to be formed is included. And DFR 33 is removed in other areas.
Next, as shown in FIG. 10B, sand blasting is performed using the DFR 33 (see FIG. 10A) as a mask to selectively remove the partition wall material layer 32. Is processed into a partition wall shape in which a groove 32a for embedding is formed. Then, the DFR stripping solution is used to remove the DFR 33, and the partition wall material layer 32 is washed with pure water and dried.
Next, as shown in FIG. 10C, a silver paste is filled in the lower part of the groove 32a of the partition wall material layer 32 by, for example, a screen printing method or the like. Then, by drying the silver paste, a conductive material body 34 is formed in the lower portion in the groove 32a.

次に、図11(a)に示すように、スクリーン印刷法又はディスペンサー法等により、溝32a内の上部、即ち、導電材料体34上に、誘電体ペーストを充填させる。この誘電体ペーストには、図9(c)に示す工程において使用した誘電体ペーストと同じものを使用してもよく、異なるものを使用してもよい。そして、この誘電体ペースト中の溶剤が蒸発するような温度に加熱して、誘電体ペーストを乾燥させる。これにより、溝32a内の上部に、隔壁材料層32bが形成される。   Next, as shown in FIG. 11A, a dielectric paste is filled in the upper portion of the groove 32a, that is, on the conductive material body 34 by a screen printing method or a dispenser method. As this dielectric paste, the same dielectric paste used in the step shown in FIG. 9C may be used, or a different one may be used. Then, the dielectric paste is dried by heating to a temperature at which the solvent in the dielectric paste evaporates. Thereby, the partition material layer 32b is formed in the upper part in the groove 32a.

次に、図11(b)に示すように、スクリーン印刷法又はディスペンサー法等により、隔壁材料層32により囲まれた空間に白色誘電体ペーストを充填させる。そして、この白色誘電体ペーストを、このペースト中に含まれる溶剤が蒸発するような温度まで加熱して乾燥させる。このとき、白色誘電体ペースト中の溶剤含有量を多くすることにより、乾燥後の層厚を薄くすることができる。次に、ガラス基板25及びその上に形成された構成物を、隔壁材料層32及び32b、導電材料体34並びに白色誘電体ペーストが焼結し、ガラス基板25が軟化しないような温度、例えば520乃至600℃の温度に加熱して、焼成する。これにより、隔壁材料層32及び32bが焼結して隔壁24となり、導電材料体34が焼結してバス電極26a及び27aとなり、白色誘電体ペーストが焼結して白色誘電体層29となる。このとき、隔壁24のうちバス電極26a及び27aを内包する部分はそれぞれX電極26及びY電極27となり、X電極26及びY電極27を相互に連結する部分はブリッジ部28(図8参照)となる。   Next, as shown in FIG. 11B, the white dielectric paste is filled into the space surrounded by the partition wall material layer 32 by a screen printing method or a dispenser method. Then, the white dielectric paste is dried by heating to a temperature at which the solvent contained in the paste evaporates. At this time, the layer thickness after drying can be reduced by increasing the solvent content in the white dielectric paste. Next, the glass substrate 25 and the components formed thereon are heated to a temperature at which the partition wall material layers 32 and 32b, the conductive material body 34, and the white dielectric paste are sintered and the glass substrate 25 is not softened, for example, 520 Bake by heating to a temperature of 600 ° C. As a result, the partition wall material layers 32 and 32b are sintered to form the partition wall 24, the conductive material body 34 is sintered to the bus electrodes 26a and 27a, and the white dielectric paste is sintered to the white dielectric layer 29. . At this time, the part including the bus electrodes 26a and 27a in the partition wall 24 becomes the X electrode 26 and the Y electrode 27, respectively, and the part connecting the X electrode 26 and the Y electrode 27 to each other is a bridge part 28 (see FIG. 8). Become.

次に、図11(c)に示すように、スクリーン印刷法等により、隔壁24により囲まれた空間内にペースト状の感光性蛍光体30aを被着させ、乾燥させる。次に、感光性蛍光体30aの上方にマスク(図示せず)を配置する。このマスクには、感光性蛍光体30aのうち、X電極26及びY電極27の側面上に位置する部分を覆い、ガラス基板25の上面上及びブリッジ部28の側面上に位置する部分を露出するようにパターニングされたものを使用する。そして、このマスクを使用して感光性蛍光体30aを露光し、現像する。これにより、感光性蛍光体30aのうち露光された部分は硬化して現像後に残留し、露光されなかった部分は現像により除去される。この結果、図7に示すように、X電極26の側面上及びY電極27の側面上には蛍光体層30が形成されず、ブリッジ部28(図8参照)の側面上及び凹部25a内にのみ蛍光体層30が形成される。このようにして、背面基板22が作製される。   Next, as shown in FIG. 11C, a paste-like photosensitive phosphor 30a is deposited in the space surrounded by the partition walls 24 by a screen printing method or the like and dried. Next, a mask (not shown) is disposed above the photosensitive phosphor 30a. This mask covers a portion of the photosensitive phosphor 30 a located on the side surfaces of the X electrode 26 and the Y electrode 27, and exposes portions located on the upper surface of the glass substrate 25 and the side surfaces of the bridge portion 28. The one patterned in this way is used. Then, using this mask, the photosensitive phosphor 30a is exposed and developed. As a result, the exposed portion of the photosensitive phosphor 30a is cured and remains after development, and the unexposed portion is removed by development. As a result, as shown in FIG. 7, the phosphor layer 30 is not formed on the side surface of the X electrode 26 and the side surface of the Y electrode 27, but on the side surface of the bridge portion 28 (see FIG. 8) and in the recess 25a. Only the phosphor layer 30 is formed. In this way, the back substrate 22 is manufactured.

一方、上述の背面基板22の作製とは別に、前面基板3を作製する。そして、背面基板22と前面基板3とを貼り合わせて、両基板間に放電ガスを封入する。前面基板3の作製方法及び両基板を貼り合わせて放電ガスを封入する方法は、前述の第1の実施形態と同様である。   On the other hand, the front substrate 3 is produced separately from the production of the back substrate 22 described above. Then, the back substrate 22 and the front substrate 3 are bonded together, and a discharge gas is sealed between the substrates. The method for producing the front substrate 3 and the method for enclosing the discharge gas by bonding the two substrates are the same as in the first embodiment.

本実施形態においては、ガラス基板の上面に凹部を形成して、この凹部内に蛍光体層を設けることにより、X電極及びY電極のバス電極とガラス基板との間に誘電体層を設けることなく、蛍光体層におけるガラス基板上に形成された部分の上面をバス電極の下面よりも低い位置に位置させて、X電極の側面上及びY電極の側面上におけるバス電極の下面よりも高い領域に、蛍光体層が形成されていない領域を設けることができる。X電極とY電極との間に、蛍光体層が介在しない放電経路を形成することができる。このように、本実施形態においては、ガラス基板とバス電極との間に誘電体層を形成する必要がないため、背面基板の製造が容易である。本実施形態における上記以外の動作及び効果は、前述の第1の実施形態と同様である。   In the present embodiment, a recess is formed on the upper surface of the glass substrate, and a phosphor layer is provided in the recess, thereby providing a dielectric layer between the X electrode and Y electrode bus electrodes and the glass substrate. The upper surface of the portion formed on the glass substrate in the phosphor layer is positioned lower than the lower surface of the bus electrode, and is higher than the lower surface of the bus electrode on the side surface of the X electrode and the side surface of the Y electrode. A region where the phosphor layer is not formed can be provided. A discharge path in which no phosphor layer is interposed can be formed between the X electrode and the Y electrode. Thus, in this embodiment, since it is not necessary to form a dielectric layer between a glass substrate and a bus electrode, manufacture of a back substrate is easy. Operations and effects other than those described above in the present embodiment are the same as those in the first embodiment described above.

次に、本発明の第3の実施形態について説明する。
図12(a)は、第1の実施形態における蛍光体層の加工方法を示す断面図であり、(b)は、第3の実施形態における蛍光体層の加工方法を示す断面図である。
図12(b)に示すように、本実施形態に係るPDPにおいては、隔壁44の長手方向に直交する断面の形状が、上辺が下辺よりも短い台形状となっており、隔壁44の側面がテーパー状になっている。
Next, a third embodiment of the present invention will be described.
FIG. 12A is a cross-sectional view showing a method for processing a phosphor layer in the first embodiment, and FIG. 12B is a cross-sectional view showing a method for processing a phosphor layer in the third embodiment.
As shown in FIG. 12B, in the PDP according to the present embodiment, the shape of the cross section perpendicular to the longitudinal direction of the partition wall 44 is a trapezoid whose upper side is shorter than the lower side, and the side surface of the partition wall 44 is Tapered.

図12(a)は、前述の第1の実施形態におけるPDPの製造方法のうち、図6(c)に示す工程を示している。図12(a)に示すように、第1の実施形態においては、X電極6及びY電極7の側面がガラス基板5の上面に対して垂直になっている。このため、感光性蛍光体12cのうち、X電極6及びY電極7の側面上に形成された部分の表面も垂直となっており、図12(a)に示す工程においては、この垂直部分12dを除去しなくてはならない。一方、感光性蛍光体12cのうち、ガラス基板25の上面上に形成された部分、即ち、その表面がガラス基板25の上面に対して平行となっている水平部分12eは、図12(a)に示す工程において、除去せずに残留させなくてはならない。   FIG. 12A shows the process shown in FIG. 6C in the method for manufacturing the PDP in the first embodiment described above. As shown in FIG. 12A, in the first embodiment, the side surfaces of the X electrode 6 and the Y electrode 7 are perpendicular to the upper surface of the glass substrate 5. For this reason, the surface of the portion formed on the side surfaces of the X electrode 6 and the Y electrode 7 in the photosensitive phosphor 12c is also vertical. In the process shown in FIG. Must be removed. On the other hand, a portion of the photosensitive phosphor 12c formed on the upper surface of the glass substrate 25, that is, a horizontal portion 12e whose surface is parallel to the upper surface of the glass substrate 25 is shown in FIG. In the process shown in (1), it must be left without being removed.

感光性蛍光体12cをパターニングするためには、例えば除去するべき部分をマスク51により覆い、残留させるべき部分のみを露出させた上で、上方からレーザ光等の光53を照射して露光し、その後現像する。このとき、感光性蛍光体12cの垂直部分12dは、マスク51のエッジ部により覆うことになるが、光53の照射方向が垂直部分12dの表面と平行になるため、マスク51による遮光に際して、極めて高い位置精度が要求される。   In order to pattern the photosensitive phosphor 12c, for example, a portion to be removed is covered with a mask 51, and only a portion to be left is exposed, and then exposed by irradiating light 53 such as a laser beam from above, and exposing, Then develop. At this time, the vertical portion 12d of the photosensitive phosphor 12c is covered by the edge portion of the mask 51, but the irradiation direction of the light 53 is parallel to the surface of the vertical portion 12d. High positional accuracy is required.

これに対して、本実施形態においては、図12(b)に示すように、隔壁44の長手方向直交断面の形状が台形状となっており、X電極46及びY電極47の側面がテーパー状になっている。このため、感光性蛍光体12cのうち、X電極46及びY電極47の側面上に形成された部分の表面が、光43の照射方向に対して傾斜する。従って、光53の照射方向から見て、感光性蛍光体12cにおけるX電極46及びY電極47の側面上に形成された部分の面積が大きく、遮光の位置精度に関して許容される誤差が大きい。このため、感光性蛍光体12cの加工が容易である。
感光性蛍光体を使わず、エッチングやサンドブラストなどによって蛍光体をパターニングするような場合にも、同様の作用効果が得られる。
On the other hand, in the present embodiment, as shown in FIG. 12B, the shape of the cross section in the longitudinal direction of the partition wall 44 is a trapezoid, and the side surfaces of the X electrode 46 and the Y electrode 47 are tapered. It has become. For this reason, the surface of the part formed on the side surface of the X electrode 46 and the Y electrode 47 in the photosensitive phosphor 12 c is inclined with respect to the irradiation direction of the light 43. Therefore, when viewed from the irradiation direction of the light 53, the area of the portion formed on the side surfaces of the X electrode 46 and the Y electrode 47 in the photosensitive phosphor 12c is large, and the allowable error with respect to the light shielding position accuracy is large. For this reason, the processing of the photosensitive phosphor 12c is easy.
The same effect can be obtained when the phosphor is patterned by etching or sandblasting without using the photosensitive phosphor.

隔壁の長手方向直交断面の形状を台形状にするためには、図4(a)に示す工程において、ガラス基板5上に塗布する誘電体ペーストとして、焼成収縮率が高い誘電体ペースト、例えば、焼成収縮率が80%以上の誘電体ペーストを使用すればよい。これにより、図6(b)に示す工程において、この誘電体ペーストを乾燥させて形成された隔壁材料層4dを焼成するときに、隔壁材料層4dがガラス基板5並びにバス電極6a及び7aによって拘束されながら収縮するため、焼成後には、隔壁4の断面形状は上辺が下辺よりも短い台形状となる。または、図6(a)に示す工程において、隔壁材料層4dに対してサンドブラスト処理を施す際に、処理時間を短めに設定すればよい。これにより、隔壁4の上部が下部よりも優先的に除去されるため、隔壁4の断面形状は、上辺が下辺よりも短い台形状となる。又は、上述の焼成収縮率が高い誘電体ペーストを使用する方法、及びサンドブラスト処理の処理時間を短くする方法を併用してもよい。   In order to make the shape of the cross section perpendicular to the longitudinal direction of the partition wall into a trapezoidal shape, a dielectric paste having a high firing shrinkage rate as a dielectric paste applied on the glass substrate 5 in the step shown in FIG. A dielectric paste having a firing shrinkage of 80% or more may be used. 6B, when the partition wall material layer 4d formed by drying this dielectric paste is fired, the partition wall material layer 4d is restrained by the glass substrate 5 and the bus electrodes 6a and 7a. Since it shrinks, the cross-sectional shape of the partition wall 4 becomes a trapezoid whose upper side is shorter than the lower side after firing. Or what is necessary is just to set processing time short when performing the sandblasting process with respect to the partition material layer 4d in the process shown to Fig.6 (a). Thereby, since the upper part of the partition 4 is removed preferentially over the lower part, the sectional shape of the partition 4 is a trapezoid whose upper side is shorter than the lower side. Or you may use together the method of using the dielectric paste with the above-mentioned high baking shrinkage rate, and the method of shortening the processing time of a sandblasting process.

このように、本実施形態においては、前述の第1の実施形態と比較して、PDPの製造に際して蛍光体層の加工が容易であり、製造コストが低い。本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第1の実施形態と同様である。   As described above, in the present embodiment, the phosphor layer can be easily processed in manufacturing the PDP, and the manufacturing cost is low, as compared with the first embodiment described above. Other configurations, manufacturing methods, operations, and effects in the present embodiment are the same as those in the first embodiment described above.

なお、本実施形態は、前述の第2の実施形態と組み合わせることもできる。この場合、隔壁の断面形状を台形状にして、隔壁の側面をテーパー状にするためには、図9(c)に示す工程において、ガラス基板25上に塗布する誘電体ペーストとして、焼成収縮率が高い誘電体ペースト、例えば、焼成収縮率が80%以上である誘電体ペーストを使用すればよい。これにより、図11(b)に示す工程において、この誘電体ペーストを乾燥させて形成された隔壁材料層32を焼成する際に、隔壁材料層32がガラス基板25並びにバス電極26a及び27aによって拘束されながら収縮するため、焼成後には、隔壁24の断面形状は、上辺が下辺よりも短い台形状となる。この結果、X電極及びY電極の側面上に形成される蛍光体層の表面が光の入射方向に対して傾斜するため、蛍光体層を容易に加工することができる。   Note that this embodiment can be combined with the second embodiment described above. In this case, in order to make the cross-sectional shape of the partition wall trapezoidal and to taper the side surface of the partition wall, a firing shrinkage rate is used as a dielectric paste applied on the glass substrate 25 in the step shown in FIG. May be used, for example, a dielectric paste having a firing shrinkage rate of 80% or more. Thus, in the step shown in FIG. 11B, when the partition wall material layer 32 formed by drying this dielectric paste is fired, the partition wall material layer 32 is restrained by the glass substrate 25 and the bus electrodes 26a and 27a. However, after firing, the cross-sectional shape of the partition wall 24 becomes a trapezoid whose upper side is shorter than the lower side. As a result, since the surface of the phosphor layer formed on the side surfaces of the X electrode and the Y electrode is inclined with respect to the incident direction of light, the phosphor layer can be easily processed.

次に、本発明の第4の実施形態について説明する。
図13は、本実施形態に係るPDPを示す部分平面図である。なお、図13においては、図を簡略化するために、前面基板のアドレス電極及び延出部、並びに背面基板のガラス基板及び隔壁のみを示している。
本実施形態に係るPDP61においては、前面基板において、アドレス電極16に接続された延出部62が設けられている。平面視で、延出部62は、アドレス電極16から、アドレス電極16が延びる方向に直交する方向(以下、延出方向という)に沿って、隔壁4によって囲まれた領域、即ち、放電セル10に相当する領域内に延出している。
Next, a fourth embodiment of the present invention will be described.
FIG. 13 is a partial plan view showing the PDP according to the present embodiment. In FIG. 13, only the address electrodes and extending portions of the front substrate and the glass substrate and partition walls of the rear substrate are shown for the sake of simplicity.
In the PDP 61 according to the present embodiment, an extending portion 62 connected to the address electrode 16 is provided on the front substrate. In plan view, the extension 62 extends from the address electrode 16 along a direction orthogonal to the direction in which the address electrode 16 extends (hereinafter referred to as the extension direction), that is, a region surrounded by the barrier ribs 4, that is, the discharge cell 10. It extends into the area corresponding to.

延出部62の形状は、例えば、アドレス電極16に接する辺が底辺であり、延出方向先端部が頂点である鈍角二等辺三角形である。ただし、延出部62に形状はこの具体例には限定されず、その他にも例えば、アドレス電極16に対してほぼ垂直な方向に突出したストライプ状のパターンなどでもよい。また、延出部62は、導電材料、例えば、銀及び無機バインダーを含む材料からなるメッシュにより形成されている。メッシュを構成する各線材の幅は可及的に細い方が好ましく、例えば数μm以下であることが好ましい。更に、平面視で、延出部62における放電セル10内に延出した部分の延出方向における長さをLとし、延出方向における放電セル10全体の長さをLとするとき、長さLは長さLの3分の1未満、即ち、L>3×Lである。延出部62は、アドレス電極16と同時に形成されたものである。本実施形態における上記以外の構成及び製造方法は、前述の第1の実施形態と同様である。 The shape of the extending part 62 is, for example, an obtuse isosceles triangle with the base in contact with the address electrode 16 and the apex at the tip in the extending direction. However, the shape of the extended portion 62 is not limited to this specific example, and for example, a stripe pattern protruding in a direction substantially perpendicular to the address electrode 16 may be used. The extending part 62 is formed of a mesh made of a conductive material, for example, a material containing silver and an inorganic binder. The width of each wire constituting the mesh is preferably as thin as possible, for example, preferably several μm or less. Furthermore, in plan view, when the length in the extending direction of the portion extending into the discharge cell 10 in the extending portion 62 is L A and the length of the entire discharge cell 10 in the extending direction is L B , 1/3 less than the length L a is the length L B, i.e., L B> is a 3 × L a. The extension 62 is formed at the same time as the address electrode 16. The configuration and manufacturing method other than those described above in the present embodiment are the same as those in the first embodiment described above.

前述の第1の実施形態においては、放電セルの開口率を高くするために、平面視で、アドレス電極を隔壁と重なる位置に配置している。一方、書込放電の放電開始電圧を低下させ、また書込放電を発生させる放電セルをより確実に選択するためには、アドレス電極から放電セル内に相当する領域内に電極を引き出せばよいが、そうすると、引き出した電極の分だけ開口率が低下してしまう。そこで、従来より、アドレス電極から放電セルに相当する領域内に引き出す延出部を、ITO等の透明導電材料により形成している。しかし、この方法では、高価なITOを使用する必要があるため、PDPのコストが増大してしまうという問題点がある。   In the first embodiment described above, in order to increase the aperture ratio of the discharge cells, the address electrodes are arranged at positions overlapping the barrier ribs in plan view. On the other hand, in order to lower the discharge start voltage of the write discharge and more reliably select the discharge cell that generates the write discharge, the electrode may be drawn from the address electrode into a region corresponding to the discharge cell. Then, the aperture ratio is lowered by the amount of the extracted electrode. Therefore, conventionally, an extending portion that is drawn from the address electrode into a region corresponding to the discharge cell is formed of a transparent conductive material such as ITO. However, this method has the problem that the cost of the PDP increases because it is necessary to use expensive ITO.

そこで、本実施形態においては、延出部62をメッシュ状とし、導電材料、例えば、アドレス電極16を形成する材料により形成する。これにより、延出部62に、ある程度の透光性と高い導電性とを併せ持たせることができる。この結果、高価なITOを使用することなく、高い開口率を維持したまま、書込放電の放電開始電圧を低減すると共に、書込放電を発生させる放電セルをより確実に選択することができる。また、本実施形態においては、図13に示す長さLを、長さLの3分の1未満とすることにより、開口率を高く維持することができる。これにより、駆動電圧が低いためコストが低く、放電セルを確実に選択できるため動作が安定し、開口率が高いため表示が明るいPDPを得ることができる。本実施形態における上記以外の動作及び効果は、前述の第1の実施形態と同様である。 Therefore, in the present embodiment, the extending portion 62 is formed in a mesh shape and is formed of a conductive material, for example, a material for forming the address electrode 16. Thereby, the extension part 62 can have a certain amount of translucency and high conductivity. As a result, the discharge start voltage of the write discharge can be reduced while maintaining a high aperture ratio without using expensive ITO, and a discharge cell that generates the write discharge can be selected more reliably. In the present embodiment, the length L A of FIG. 13, by a third less than a length L B, it is possible to maintain a high aperture ratio. As a result, the driving voltage is low, the cost is low, the discharge cells can be reliably selected, the operation is stable, and the PDP having a bright display due to the high aperture ratio can be obtained. Operations and effects other than those described above in the present embodiment are the same as those in the first embodiment described above.

なお、本実施形態においては、延出部62を形成する材料が、アドレス電極を形成する材料と同じものである例を示したが、本発明はこれに限定されず、アドレス電極を形成する材料とは異なる材料であってもよい。但し、延出部62を形成する材料は、抵抗率が低く、薄く形成できる材料であることが好ましい。また、本実施形態は、前述の第2の実施形態と組み合わせてもよい。更に、延出部の形状を、アドレス電極が延びる方向と直交する方向を長手方向とする枝状としてもよい。更にまた、延出部を設けずに、アドレス電極の中心線を、このアドレス電極と重なるブリッジ部の中心線に対してずらしてもよい。これにより、開口率を全く低下させずに、アドレス電極を対応する放電セルに近づけて、書込放電開始電圧を低減すると共に、維持放電を発生させる放電セルをより確実に選択することができる。   In the present embodiment, the example in which the material for forming the extension portion 62 is the same as the material for forming the address electrode has been described. However, the present invention is not limited to this, and the material for forming the address electrode is used. Different materials may be used. However, the material forming the extension 62 is preferably a material that has a low resistivity and can be formed thin. In addition, this embodiment may be combined with the second embodiment described above. Furthermore, the shape of the extending portion may be a branch shape whose longitudinal direction is a direction orthogonal to the direction in which the address electrodes extend. Furthermore, the center line of the address electrode may be shifted with respect to the center line of the bridge portion overlapping with the address electrode without providing the extension portion. As a result, the address electrode can be brought close to the corresponding discharge cell without reducing the aperture ratio at all, thereby reducing the write discharge start voltage and more reliably selecting the discharge cell that generates the sustain discharge.

以上、図面を参照しつつ本発明の実施形態について説明した。しかし、本発明はこれら実施形態には限定されない。例えば、電極の形状、隔壁の形状、誘電体層の形状、使用する材料及び駆動方法等に関して、当業者が各種の設計変更を加えたものであっても、本発明の特徴を有する限り、本発明の範囲に包含される。   The embodiments of the present invention have been described above with reference to the drawings. However, the present invention is not limited to these embodiments. For example, even if the person skilled in the art has made various design changes regarding the shape of the electrode, the shape of the partition, the shape of the dielectric layer, the material used and the driving method, etc. It is included in the scope of the invention.

本発明の第1の実施形態に係るPDPを示す部分平面図である。It is a partial top view which shows PDP which concerns on the 1st Embodiment of this invention. 図1に示すA−A’線による部分断面図である。It is a fragmentary sectional view by the A-A 'line shown in FIG. 図1に示すB−B’線による部分断面図である。It is a fragmentary sectional view by the B-B 'line shown in FIG. (a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図である。(A) thru | or (c) is sectional drawing which shows the preparation methods of the back substrate of PDP which concerns on this embodiment in the order of the process. (a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図であり、図4(c)に示す工程に続く工程を示す。(A) thru | or (c) are sectional drawings which show the preparation methods of the back substrate of PDP which concerns on this embodiment in the order of the process, and show the process following the process shown in FIG.4 (c). (a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図であり、図5(c)に示す工程に続く工程を示す。(A) thru | or (c) are sectional drawings which show the preparation methods of the back substrate of PDP which concerns on this embodiment in the order of the process, and show the process following the process shown in FIG.5 (c). 本発明の第2の実施形態に係るPDPを示す部分断面図である。It is a fragmentary sectional view showing PDP concerning a 2nd embodiment of the present invention. 本実施形態に係るPDPを示す部分断面図である。It is a fragmentary sectional view showing PDP concerning this embodiment. (a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図である。(A) thru | or (c) is sectional drawing which shows the preparation methods of the back substrate of PDP which concerns on this embodiment in the order of the process. (a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図であり、図9(c)に示す工程に続く工程を示す。(A) thru | or (c) are sectional drawings which show the preparation methods of the back substrate of PDP which concerns on this embodiment in the order of the process, and show the process following the process shown in FIG.9 (c). (a)乃至(c)は、本実施形態に係るPDPの背面基板の作製方法をその工程順に示す断面図であり、図10(c)に示す工程に続く工程を示す。(A) thru | or (c) is sectional drawing which shows the preparation methods of the back substrate of PDP which concerns on this embodiment in the order of the process, and shows the process following the process shown in FIG.10 (c). (a)は、本発明の第1の実施形態における蛍光体層の加工方法を示す断面図であり、(b)は、本発明の第3の実施形態における蛍光体層の加工方法を示す断面図である。(A) is sectional drawing which shows the processing method of the fluorescent substance layer in the 1st Embodiment of this invention, (b) is a cross section which shows the processing method of the fluorescent substance layer in the 3rd Embodiment of this invention. FIG. 本発明の第4の実施形態に係るPDPを示す部分平面図である。It is a partial top view which shows PDP which concerns on the 4th Embodiment of this invention. 特許文献1に記載された対向電極型のPDPを示す部分断面図である。10 is a partial cross-sectional view showing a counter electrode type PDP described in Patent Document 1. FIG.

符号の説明Explanation of symbols

1、21、61 PDP
2、22 背面基板
3 前面基板
4、24、44 隔壁
4a、4c、4d、32、32b 隔壁材料層
4b、32a 溝
5、15、25 ガラス基板
6、26、46 X電極
6a、7a、26a、27a バス電極
6b、7b、26b、27b 誘電体層
7、27、47 Y電極
8、28 ブリッジ部
9、14、31、33 DFR
9a、14a 開口部
10 放電セル
11、29 白色誘電体層
12、30 蛍光体層
12a 底部
12b 側部
12c、30a 感光性蛍光体
12d 垂直部
12e 水平部
13、34 導電材料体
16 アドレス電極
17 透明誘電体層
25a 凹部
51 マスク
53 光
62 延出部
101 PDP
102 前面基板
103 背面基板
105、111 ガラス基板
106 X電極
106a、107a バス電極
106b、107b 誘電体層
107 Y電極
108 保護膜
110 放電セル
112 アドレス電極
113 白色誘電体層
114 隔壁
115 蛍光体層
1, 21, 61 PDP
2, 22 Rear substrate 3 Front substrate 4, 24, 44 Partition walls 4a, 4c, 4d, 32, 32b Partition material layer 4b, 32a Grooves 5, 15, 25 Glass substrates 6, 26, 46 X electrodes 6a, 7a, 26a, 27a Bus electrodes 6b, 7b, 26b, 27b Dielectric layers 7, 27, 47 Y electrodes 8, 28 Bridge portions 9, 14, 31, 33 DFR
9a, 14a Opening 10 Discharge cell 11, 29 White dielectric layer 12, 30 Phosphor layer 12a Bottom 12b Side 12c, 30a Photosensitive phosphor 12d Vertical portion 12e Horizontal portion 13, 34 Conductive material body 16 Address electrode 17 Transparent Dielectric layer 25a Recessed portion 51 Mask 53 Light 62 Extending portion 101 PDP
102 Front substrate 103 Rear substrate 105, 111 Glass substrate 106 X electrode 106a, 107a Bus electrode 106b, 107b Dielectric layer 107 Y electrode 108 Protective film 110 Discharge cell 112 Address electrode 113 White dielectric layer 114 Bulkhead 115 Phosphor layer

Claims (10)

背面基板と、
この背面基板に対向して配置された前面基板と、
前記背面基板と前記前面基板との間に封入された放電ガスと、
を備え、
前記背面基板は、
絶縁基板と、
この絶縁基板における前記前面基板に対向する表面上に離間して交互に配設され第1の方向に延びるそれぞれ複数のX電極及びY電極と、
前記X電極と前記Y電極とを連結し前記X電極及び前記Y電極と共に放電セルを区画する井桁状の隔壁を構成するブリッジ部と、
前記絶縁基板の前記表面上及び前記ブリッジ部の側面上に形成され紫外線が入射されたときに可視光を出射する蛍光体層と、
を有し、
前記前面基板は、
透明基板と、
この透明基板における前記背面基板に対向する表面上に形成され前記第1の方向に交差する第2の方向に延びるアドレス電極と、
を有し、
前記X電極と前記Y電極との間に、前記蛍光体層が介在しない放電経路が形成されることを特徴とするプラズマディスプレイパネル。
A back substrate;
A front substrate disposed opposite to the rear substrate;
A discharge gas sealed between the back substrate and the front substrate;
With
The back substrate is
An insulating substrate;
A plurality of X electrodes and Y electrodes, which are alternately arranged on the surface of the insulating substrate facing the front substrate and spaced apart from each other and extending in the first direction,
A bridge portion connecting the X electrode and the Y electrode to form a grid-like partition wall that partitions the discharge cell together with the X electrode and the Y electrode;
A phosphor layer that is formed on the surface of the insulating substrate and on the side surface of the bridge portion and emits visible light when ultraviolet rays are incident thereon;
Have
The front substrate is
A transparent substrate;
An address electrode formed on a surface of the transparent substrate facing the back substrate and extending in a second direction intersecting the first direction;
Have
A plasma display panel, wherein a discharge path in which the phosphor layer is not interposed is formed between the X electrode and the Y electrode.
前記X電極及び前記Y電極はそれぞれ、
導電体からなるバス電極と、
このバス電極の周囲を覆う誘電体層と、
を有し、
前記蛍光体層は、前記X電極の側面上における前記バス電極の下面以上の高さの領域及び前記Y電極の側面上における前記バス電極の下面以上の高さの領域には実質的に形成されていないことを特徴とする請求項1記載のプラズマディスプレイパネル。
The X electrode and the Y electrode are respectively
A bus electrode made of a conductor;
A dielectric layer covering the periphery of the bus electrode;
Have
The phosphor layer is substantially formed in a region that is higher than the lower surface of the bus electrode on the side surface of the X electrode and a region that is higher than the lower surface of the bus electrode on the side surface of the Y electrode. The plasma display panel according to claim 1, wherein the plasma display panel is not provided.
前記誘電体層の一部は、前記絶縁基板と前記バス電極との間に配置されており、その厚さは、前記蛍光体層における前記絶縁基板上に配置された部分の厚さよりも厚いことを特徴とする請求項2記載のプラズマディスプレイパネル。   A part of the dielectric layer is disposed between the insulating substrate and the bus electrode, and the thickness thereof is thicker than the thickness of the portion of the phosphor layer disposed on the insulating substrate. The plasma display panel according to claim 2. 前記絶縁基板の前記表面における前記隔壁により囲まれた領域には凹部が形成されており、前記蛍光体層は前記凹部内及び前記ブリッジ部の側面上に配置されていることを特徴とする請求項2記載のプラズマディスプレイパネル。   A recess is formed in a region surrounded by the partition wall on the surface of the insulating substrate, and the phosphor layer is disposed in the recess and on a side surface of the bridge portion. 2. The plasma display panel according to 2. 前記X電極及び前記Y電極における前記第1の方向に対して直交する断面の形状は、上辺が下辺よりも短い台形状であることを特徴とする請求項1〜4のいずれか1つに記載のプラズマディスプレイパネル。   The shape of the cross section orthogonal to the first direction in the X electrode and the Y electrode is a trapezoidal shape whose upper side is shorter than the lower side. Plasma display panel. 前記蛍光体層は、感光性蛍光体により形成されていることを特徴とする請求項1〜5のいずれか1つに記載のプラズマディスプレイパネル。   The plasma display panel according to claim 1, wherein the phosphor layer is formed of a photosensitive phosphor. 前記透明基板の表面に対して垂直な方向から見て、前記アドレス電極は前記ブリッジ部と重なる位置に配置されていることを特徴とする請求項1〜6のいずれか1つに記載のプラズマディスプレイパネル。   The plasma display according to any one of claims 1 to 6, wherein the address electrode is disposed at a position overlapping the bridge portion when viewed from a direction perpendicular to the surface of the transparent substrate. panel. 前記前面基板は、前記アドレス電極に接続された延出部を有し、前記延出部は、導電体からなるメッシュにより形成されており、前記透明基板の表面に垂直な方向から見て、前記アドレス電極から前記隔壁により囲まれた領域内に延出していることを特徴とする請求項7記載のプラズマディスプレイパネル。   The front substrate has an extending portion connected to the address electrode, and the extending portion is formed of a mesh made of a conductor, and is seen from a direction perpendicular to the surface of the transparent substrate. 8. The plasma display panel according to claim 7, wherein the plasma display panel extends from an address electrode into a region surrounded by the partition wall. 前記透明基板の表面に垂直な方向から見て、前記延出部における前記隔壁により囲まれた領域内に延出した部分の前記第1の方向における長さは、前記隔壁により囲まれた領域全体の前記第1の方向における長さの3分の1未満であることを特徴とする請求項8記載のプラズマディスプレイパネル。   When viewed from the direction perpendicular to the surface of the transparent substrate, the length in the first direction of the portion extending in the region surrounded by the partition wall in the extension portion is the entire region surrounded by the partition wall. 9. The plasma display panel according to claim 8, wherein the plasma display panel is less than one third of the length in the first direction. 前記アドレス電極の色は黒色であることを特徴とする請求項1〜9のいずれか1つに記載のプラズマディスプレイパネル。   The plasma display panel according to claim 1, wherein a color of the address electrode is black.
JP2005338716A 2005-11-24 2005-11-24 Plasma display panel Withdrawn JP2007149376A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005338716A JP2007149376A (en) 2005-11-24 2005-11-24 Plasma display panel
KR1020060113283A KR20070055342A (en) 2005-11-24 2006-11-16 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005338716A JP2007149376A (en) 2005-11-24 2005-11-24 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2007149376A true JP2007149376A (en) 2007-06-14

Family

ID=38210557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005338716A Withdrawn JP2007149376A (en) 2005-11-24 2005-11-24 Plasma display panel

Country Status (2)

Country Link
JP (1) JP2007149376A (en)
KR (1) KR20070055342A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016689A1 (en) * 2007-08-02 2009-02-05 Hitachi, Ltd. Plasma display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016689A1 (en) * 2007-08-02 2009-02-05 Hitachi, Ltd. Plasma display panel
JPWO2009016689A1 (en) * 2007-08-02 2010-10-07 株式会社日立製作所 Plasma display panel
JP4577452B2 (en) * 2007-08-02 2010-11-10 株式会社日立製作所 Plasma display panel

Also Published As

Publication number Publication date
KR20070055342A (en) 2007-05-30

Similar Documents

Publication Publication Date Title
JP2003288847A (en) Plasma display device
JP2000077002A (en) Plasma display panel and manufacture thereof
JP2006216525A (en) Plasma display device, plasma display panel, and method for production thereof
JP2003338246A (en) Plasma display device and its manufacturing method
JP2003331734A (en) Plasma display device
JP2007149376A (en) Plasma display panel
JP2007128781A (en) Plasma display panel
JP3718095B2 (en) Plasma display panel and manufacturing method thereof
JP4375113B2 (en) Plasma display panel
KR100477604B1 (en) Plasma display panel and method for fabrication the same
JP4179345B2 (en) Method for manufacturing plasma display panel
JP4307101B2 (en) Method for manufacturing plasma display panel
KR100726643B1 (en) Plasma Display Panel and Manufacturing Method Thereof
JP2005116349A (en) Plasma display device
JP2006236975A (en) Gas discharge display device and its manufacturing method
JP2004103249A (en) Plasma display panel
KR100759448B1 (en) Plasma display device and manufacturing method thereof
JP2005026138A (en) Manufacturing method of plasma display panel
KR100705278B1 (en) The Plasma Display Panel and Method of Manufacturing thereof
JP4314983B2 (en) Plasma display panel
JP2007165090A (en) Plasma display panel and its manufacturing method
KR100705288B1 (en) Plasma Display Panel and Manufacturing Method Thereof
KR20060104525A (en) Method of manufacturing plasma display panel
KR20060109010A (en) Plasma display panel and manufacturing method thereof
JP2007165049A (en) Plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091030