JP2007141884A - Electronic component and its manufacturing method - Google Patents
Electronic component and its manufacturing method Download PDFInfo
- Publication number
- JP2007141884A JP2007141884A JP2005329212A JP2005329212A JP2007141884A JP 2007141884 A JP2007141884 A JP 2007141884A JP 2005329212 A JP2005329212 A JP 2005329212A JP 2005329212 A JP2005329212 A JP 2005329212A JP 2007141884 A JP2007141884 A JP 2007141884A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- insulator
- electronic component
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、静電気等による高電圧から電子機器を保護するための電子部品及びその製造方法に関する。 The present invention relates to an electronic component for protecting an electronic device from a high voltage due to static electricity or the like, and a manufacturing method thereof.
この種の電子部品として、インダクタ及びバリスタがセラミック焼結体の内部に形成されている電子部品が知られている(例えば、特許文献1参照)。このような従来の電子部品は、導体パターン及びバリスタ電極パターンがそれぞれ形成されたセラミック層が複数積層され、圧着及び焼成されることで製造される。すなわち、従来の電子部品では、インダクタを含むインダクタ部分とバリスタを含むバリスタ部分とが同時焼成されて形成されている。
ところで、インダクタ自身による容量成分を低減して高速信号の劣化を防ぐため、一般的に、インダクタを含んでいるインダクタ部分の誘電率がバリスタを含んでいるバリスタ部分の誘電率よりも低いことが好ましい。 By the way, in order to reduce the capacitance component due to the inductor itself and prevent high-speed signal deterioration, it is generally preferable that the dielectric constant of the inductor portion including the inductor is lower than the dielectric constant of the varistor portion including the varistor. .
しかしながら、インダクタ部分とバリスタ部分との特性が近似していない場合に、インダクタ部分及びバリスタ部分が上述のように同時焼成されると、インダクタ部分とバリスタ部分との界面の近傍で相互拡散が生じてしまう。このように相互拡散が生じた領域では組成が変化して誘電率が高くなってしまうので、その領域にインダクタを配置することができない。従って、従来の電子部品では、相互拡散を考慮してインダクタ部とバリスタ部との界面の近傍においてインダクタ部分を厚めに形成する必要があり、小型化することが困難であるという問題があった。 However, when the characteristics of the inductor part and the varistor part are not approximate, if the inductor part and the varistor part are simultaneously fired as described above, mutual diffusion occurs near the interface between the inductor part and the varistor part. End up. In such a region where mutual diffusion occurs, the composition changes and the dielectric constant becomes high, so that the inductor cannot be disposed in that region. Therefore, the conventional electronic component has a problem that it is difficult to reduce the size because it is necessary to form the inductor portion thicker in the vicinity of the interface between the inductor portion and the varistor portion in consideration of mutual diffusion.
本発明は、上記事情に鑑み、相互拡散の発生を抑制することができると共に、従来よりも小型化を図ることが可能な電子部品及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION In view of the above circumstances, an object of the present invention is to provide an electronic component that can suppress the occurrence of mutual diffusion and can be made smaller than before and a method for manufacturing the same.
本発明に係る電子部品は、電圧非直線性を発現するバリスタ層と、そのバリスタ層を挟むように位置する一対のバリスタ電極とを含むバリスタを有するバリスタ素体と、そのバリスタ素体と固着し、インダクタが設けられた絶縁体とを備え、絶縁体を構成する材料の焼結温度が、バリスタ層を構成する材料の焼結温度よりも低いことを特徴とする。 An electronic component according to the present invention includes a varistor element including a varistor layer including a varistor layer that expresses voltage nonlinearity and a pair of varistor electrodes positioned so as to sandwich the varistor layer, and the varistor element is fixed to the varistor element. And an insulator provided with an inductor, wherein a sintering temperature of a material constituting the insulator is lower than a sintering temperature of a material constituting the varistor layer.
本発明に係る電子部品では、絶縁体を構成する材料の焼結温度が、バリスタ層を構成する材料の焼結温度よりも低くなっている。そのため、バリスタ素体を形成し、続いてバリスタ素体を構成する材料の焼結温度よりも低い温度で絶縁体を構成する材料を焼成することで、絶縁体とバリスタ素体との界面の近傍において相互拡散がほとんど生じない。その結果、相互拡散を考慮して絶縁体を厚めに形成する必要がなくなるから、従来よりも電子部品の小型化を図ることができる。 In the electronic component according to the present invention, the sintering temperature of the material constituting the insulator is lower than the sintering temperature of the material constituting the varistor layer. Therefore, by forming the varistor element body and subsequently firing the material constituting the insulator at a temperature lower than the sintering temperature of the material constituting the varistor element body, the vicinity of the interface between the insulator and the varistor element body Almost no interdiffusion occurs. As a result, since it is not necessary to form a thick insulator in consideration of mutual diffusion, it is possible to reduce the size of the electronic component as compared with the related art.
また、絶縁体とバリスタ素体との側面にそれぞれ形成された第1の端子電極、第2の端子電極及び第3の端子電極を更に備え、絶縁体が、相互に極性反転結合され、それぞれインダクタとして機能する第1の内部導体及び第2の内部導体を有し、第1の内部導体の一端が第1の端子電極に接続され、第2の内部導体の一端が第2の端子電極に接続され、第1の内部導体の他端と第2の内部導体の他端とが接続され、一対のバリスタ電極の一方が第1の内部導体と第2の内部導体との接続点に接続され、一対のバリスタ電極の他方が第3の端子電極に接続されていることが好ましい。このようにすると、バリスタが有する浮遊容量成分に対してインダクタの誘導係数を適切に設定することにより、浮遊容量成分の影響をキャンセルすることが可能となる。その結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。 Further, the device further includes a first terminal electrode, a second terminal electrode, and a third terminal electrode respectively formed on the side surfaces of the insulator and the varistor element body, and the insulators are coupled to each other by polarity inversion, Having a first inner conductor and a second inner conductor, one end of the first inner conductor is connected to the first terminal electrode, and one end of the second inner conductor is connected to the second terminal electrode The other end of the first inner conductor and the other end of the second inner conductor are connected, and one of the pair of varistor electrodes is connected to a connection point between the first inner conductor and the second inner conductor, The other of the pair of varistor electrodes is preferably connected to the third terminal electrode. In this way, it is possible to cancel the influence of the stray capacitance component by appropriately setting the induction coefficient of the inductor with respect to the stray capacitance component of the varistor. As a result, an input impedance with a flat frequency characteristic can be realized over a wide band.
また、絶縁体が、バリスタ層を構成する材料よりも誘電率が低い材料で構成されていることが好ましい。このようにすると、インダクタの周囲の誘電率を低くすることができ、インダクタ自身による容量成分が小さくなるので、インダクタの特性を向上させることができる。 The insulator is preferably made of a material having a lower dielectric constant than the material constituting the varistor layer. In this way, the dielectric constant around the inductor can be lowered, and the capacitance component by the inductor itself can be reduced, so that the characteristics of the inductor can be improved.
また、絶縁体がガラスを主成分として含み、インダクタが銀を主成分として含むことが好ましい。このようにすると、絶縁体がガラスを主成分として含んでいるため、絶縁体の誘電率を極めて低くすることができると共に、焼結の際にバリスタ素子とよくなじんで固着するのでバリスタ素子との相互拡散を極めて抑制することができる。また、インダクタが銀を主成分として含んでいるため、直流抵抗を小さくすることができ、伝送特性の向上を図ることができる。 Further, it is preferable that the insulator includes glass as a main component and the inductor includes silver as a main component. In this case, since the insulator contains glass as a main component, the dielectric constant of the insulator can be made extremely low, and the varistor element adheres well to the varistor element during sintering. Interdiffusion can be extremely suppressed. In addition, since the inductor contains silver as a main component, the direct current resistance can be reduced, and transmission characteristics can be improved.
また、絶縁体及びバリスタ層がそれぞれZnOを含むことが好ましい。このようにすると、絶縁体とバリスタ素体との特性が近似するため、絶縁体とバリスタ素体との界面の近傍において相互拡散がより生じにくくなる。 The insulator and the varistor layer preferably each contain ZnO. In this case, since the characteristics of the insulator and the varistor element body are approximated, mutual diffusion is less likely to occur near the interface between the insulator and the varistor element body.
一方、本発明に係る電子部品の製造方法は、電圧非直線性を発現するバリスタ層となるバリスタグリーンシートを挟むようにバリスタ電極となる一対の電極パターンを配置して、バリスタグリーンシートと電極パターンとを共に積層して焼成することで、バリスタを有するバリスタ素体を生成する工程と、絶縁体グリーン層とインダクタとなる導体パターンとをバリスタ素体に交互に印刷して積層する工程と、絶縁体グリーン層及び導体パターンを、バリスタグリーンシートを構成する材料の焼結温度よりも低い温度で焼成して、インダクタを有する絶縁体を生成する工程とを備えることを特徴とする。 On the other hand, in the method for manufacturing an electronic component according to the present invention, a pair of electrode patterns serving as varistor electrodes are arranged so as to sandwich a varistor green sheet serving as a varistor layer that exhibits voltage nonlinearity, and the varistor green sheet and the electrode pattern are arranged. Are laminated together and fired to produce a varistor element body having a varistor, a step of alternately printing and laminating an insulator green layer and a conductor pattern serving as an inductor on the varistor element body, insulation Firing the body green layer and the conductor pattern at a temperature lower than the sintering temperature of the material constituting the varistor green sheet to produce an insulator having an inductor.
本発明に係る電子部品の製造方法では、バリスタグリーンシートが焼結して生成されたバリスタ素体に、絶縁体グリーン層と導体パターンとを交互に印刷積層している。そして、これらの絶縁体グリーン層及び導体パターンを、バリスタグリーンシートを構成する材料の焼結温度よりも低い温度で焼成して絶縁体を生成している。そのため、絶縁体とバリスタ素体とが別々に焼成されることとなるから、絶縁体とバリスタ素体との界面の近傍において相互拡散がほとんど生じない。その結果、相互拡散を考慮して絶縁層を余計に印刷する必要がなくなり、従来よりも電子部品の小型化を図ることができる。 In the method for manufacturing an electronic component according to the present invention, an insulator green layer and a conductor pattern are alternately printed and laminated on a varistor element body produced by sintering a varistor green sheet. Then, the insulator green layer and the conductor pattern are baked at a temperature lower than the sintering temperature of the material constituting the varistor green sheet to generate an insulator. Therefore, since the insulator and the varistor element body are separately fired, mutual diffusion hardly occurs in the vicinity of the interface between the insulator and the varistor element body. As a result, it is not necessary to print an extra insulating layer in consideration of mutual diffusion, and the electronic component can be made smaller than before.
また、絶縁体グリーン層が、バリスタグリーンシートを構成する材料よりも誘電率が低い材料で構成されていることが好ましい。このようにすると、インダクタの周囲の誘電率を低くすることができ、インダクタ自身による容量成分が小さくなるので、インダクタの特性を向上させることができる。 The insulator green layer is preferably made of a material having a lower dielectric constant than the material constituting the varistor green sheet. In this way, the dielectric constant around the inductor can be lowered, and the capacitance component by the inductor itself can be reduced, so that the characteristics of the inductor can be improved.
また、絶縁体グリーン層がガラス成分を主成分として含み、導体パターンが銀を主成分として含むことが好ましい。このようにすると、絶縁体グリーンシートがガラス成分を含んでいるため、絶縁体グリーン層が焼結して生成された絶縁体の誘電率を低くすることができると共に、絶縁体グリーン層が焼結する際にバリスタ素子とよくなじんで絶縁体とバリスタ素体とが十分に固着することとなる。また、導体パターンが銀を主成分として含んでいるため、インダクタの直流抵抗を小さくすることができ、伝送特性の向上を図ることができる。 Moreover, it is preferable that an insulator green layer contains a glass component as a main component, and a conductor pattern contains silver as a main component. In this way, since the insulator green sheet contains a glass component, the dielectric constant of the insulator formed by sintering the insulator green layer can be lowered, and the insulator green layer is sintered. In this case, the insulator and the varistor element body are sufficiently fixed by being familiar with the varistor element. Moreover, since the conductor pattern contains silver as a main component, the direct current resistance of the inductor can be reduced, and the transmission characteristics can be improved.
また、絶縁体グリーン層及びバリスタグリーンシートがそれぞれZnOを含むことが好ましい。このようにすると、絶縁体グリーン層が焼結して生成された絶縁体と、バリスタグリーンシートが焼結して生成されたバリスタ素体との特性が近似するため、絶縁体とバリスタ素体との界面の近傍において相互拡散がより生じにくくなる。 The insulator green layer and the varistor green sheet preferably each contain ZnO. In this case, since the characteristics of the insulator formed by sintering the insulator green layer and the varistor element body generated by sintering the varistor green sheet approximate, the insulator and varistor element Interdiffusion is less likely to occur in the vicinity of the interface.
本発明によれば、相互拡散の発生を抑制することができると共に、従来よりも小型化を図ることが可能な電子部品及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, while being able to suppress generation | occurrence | production of mutual diffusion, the electronic component which can aim at size reduction compared with the past, and its manufacturing method can be provided.
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。 Preferred embodiments of the present invention will be described with reference to the drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and a duplicate description is omitted.
(第1実施形態)
図1〜図3を参照して、第1実施形態に係る電子部品E1の構成について説明する。図1は、第1実施形態に係る電子部品の内部を示す透視斜視図である。図2は、第1実施形態に係る電子部品が備えるバリスタ素体の構成を説明するための分解斜視図である。
(First embodiment)
With reference to FIGS. 1-3, the structure of the electronic component E1 which concerns on 1st Embodiment is demonstrated. FIG. 1 is a perspective view showing the inside of the electronic component according to the first embodiment. FIG. 2 is an exploded perspective view for explaining the configuration of the varistor element body included in the electronic component according to the first embodiment.
電子部品E1は、静電気等による高電圧から電子機器を保護するためのものである。電子部品E1は、絶縁体10、バリスタ素体20、第1の端子電極30、第2の端子電極32、第3の端子電極34及び外部導体36を備えており、絶縁体10とバリスタ素体20とが別々に焼成されて生成されている(詳しくは後述する)。
The electronic component E1 is for protecting the electronic device from a high voltage due to static electricity or the like. The electronic component E1 includes an
絶縁体10は、ガラスによって構成されており、後述するようにガラスペーストがスクリーン印刷されて順次積層される印刷積層工法によって形成されている。そのため、絶縁体10は、低誘電率で電気絶縁性を有するという特性を発現することとなる。
The
絶縁体10は、相互に極性反転結合される第1の内部導体12及び第2の内部導体14を有している。第1及び第2の内部導体12,14は、絶縁体10によって覆われて互いに電気的に絶縁されており、それぞれインダクタを構成している。第1の内部導体12の一端は、絶縁体10の一方の端面(第1の端子電極30が形成された端面)まで引き出され、第1の端子電極30と接続されている。第2の内部導体14の一端は、絶縁体10の他方の端面(第2の端子電極32が形成された端面)まで引き出され、第2の端子電極32と接続されている。第1及び第2の端子電極12,14の他端は、共に絶縁体10の同じ側面(外部導体36が形成された側面)まで引き出され、それぞれ外部導体36と接続されている。すなわち、第1の端子電極12と第2の端子電極14とは、外部導体36を介して電気的に接続されることとなる。
The
第1の内部導体12と第2の内部導体14とは、絶縁体10の積層方向から見て相互に重なり合う領域12a,14aをそれぞれ含んでいる。第1の内部導体12と第2の内部導体14とは、領域12a,14aにおいて容量結合している。なお、第1及び第2の内部導体12,14としては、ガラスからなる絶縁体10が生成される際の焼結温度(800℃〜900℃程度)と略等しい温度で焼結し且つ抵抗率が低いAgを主成分として用いると好ましい。
The first
バリスタ素体20は、図2に示されるように、第1バリスタ電極22及び第2バリスタ電極24がそれぞれ形成されたバリスタグリーンシートA2,A3を含む複数(本第1実施形態では4枚)のバリスタグリーンシートA1〜A4が積層されることにより構成される。実際のバリスタ素体20は、バリスタグリーンシートA1〜A4間の境界が視認できない程度に一体化されている。バリスタグリーンシートA1〜A4は、焼成されることにより、電圧非直線性を発現するバリスタ層として機能する。
As shown in FIG. 2, the
バリスタグリーンシートA1〜A4は、ZnOを主成分とするセラミック材料から構成されている。このセラミック材料中には、添加物として、希土類及びBiからなる群より選ばれる少なくとも一種の元素、Coが更に含まれている。ここで、バリスタグリーンシートA1〜A4は、希土類に加えてCoを含むことから、優れた電圧非直線特性、すなわちバリスタ特性を有するものとなるほか、高い誘電率を有するものとなる。バリスタグリーンシートA1〜A4を構成するセラミック材料は、添加物としてAlを更に含んでいてもよい。Alを含む場合、バリスタグリーンシートA1〜A4は低抵抗となる。添加物として含まれる希土類は、Prが好ましい。 The varistor green sheets A1 to A4 are made of a ceramic material mainly composed of ZnO. This ceramic material further contains, as an additive, at least one element selected from the group consisting of rare earths and Bi, Co. Here, since the varistor green sheets A1 to A4 contain Co in addition to the rare earth, the varistor green sheets A1 to A4 have excellent voltage nonlinear characteristics, that is, varistor characteristics, and also have a high dielectric constant. The ceramic material constituting the varistor green sheets A1 to A4 may further contain Al as an additive. When Al is included, the varistor green sheets A1 to A4 have low resistance. The rare earth contained as an additive is preferably Pr.
これらの金属元素は、バリスタグリーンシートA1〜A4において金属単体や酸化物等の形態で存在することができる。なお、バリスタグリーンシートA1〜A4は、更なる特性の向上を目的として、添加物として上述したのも以外の金属元素等(例えば、Cr、Ca,Si、K等)を更に有していてもよい。 These metal elements can exist in the form of simple metals or oxides in the varistor green sheets A1 to A4. The varistor green sheets A1 to A4 may further include metal elements other than those described above as additives (for example, Cr, Ca, Si, K, etc.) for the purpose of further improving the characteristics. Good.
バリスタグリーンシートA2の表面には、第1バリスタ電極22が形成されている。第1バリスタ電極22は、ストレートライン型のパターンとなっており、バリスタグリーンシートA2の短手方向に沿って伸びている。第1バリスタ電極22の一端は、素体1の側面(外部導体36が形成された側面)に露出するように、バリスタグリーンシートA2の一辺に引き出されている。第1バリスタ電極22の他端は、バリスタ素体20の側面(第3の端子電極34が形成された側面)に露出しておらず、その側面から引き込まれた位置にある。第1バリスタ電極22の一端は、バリスタ素体20の側面に形成された外部導体36に接続されている。従って、第1の内部導体12の他端、第2の内部導体14の他端及び第1バリスタ電極22の一端は、外部導体36を介して電気的に接続されることとなる。
A
バリスタグリーンシートA3の表面には、第2バリスタ電極24が形成されている。第2バリスタ電極24は、ストレートライン型のパターンとなっており、バリスタグリーンシートA3の短手方向に沿って伸びている。第2バリスタ電極24の一端は、バリスタ素体20の側面(第3の端子電極34が形成された側面)に露出するように、バリスタグリーンシートA3の一辺に引き出されている。第2バリスタ電極24の他端は、バリスタ素体20の側面(外部導体36が形成された側面)に露出しておらず、その側面から引き込まれた位置にある。第2バリスタ電極24の一端は、バリスタ素体20の側面に形成された第3の端子電極34に接続されている。
A
第1バリスタ電極22と第2バリスタ電極24とは、バリスタグリーンシートA1〜A4の積層方向から見て相互に重なり合う領域22a,24aをそれぞれ含んでいる。従って、第1バリスタ電極22の領域22aと、第2バリスタ電極24の領域24aと、バリスタグリーンシートA2における第1バリスタ電極22の領域22a及び第2バリスタ電極24の領域24aが重なる領域とにより、1つのバリスタ62が構成されることとなる。なお、第1バリスタ電極22及び第2バリスタ電極24は、Pd又はAg−Pd合金からなることが好ましい。
The
第1の端子電極30、第2の端子電極32、第3の端子電極34及び外部導体36は、Agからなる第1及び第2の内部導体12,14が溶融しないように、第1及び第2の内部導体12,14の融点よりも低い温度で形成できる金属材料であると好ましい。この金属材料としては、第1及び第2の内部導体12,14や第1及び第2バリスタ電極22,24を構成しているAg,Pd等の金属との電気的な接続性が良好であり、しかも絶縁体10やバリスタ素体20の端面に対する接着性が良好なAgが好適である。なお、第1の端子電極30は電子部品E1の入力端子電極として機能し、第2の端子電極32は電子部品E1の出力端子電極として機能し、第3の端子電極34は電子部品E1のグランド端子電極として機能する。
The first
第1の端子電極30、第2の端子電極32、第3の端子電極34及び外部導体36の表面には、Niめっき層(図示省略)及びSnめっき層(図示省略)等が順に形成されている。これらのめっき層は、主として電子部品E1をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。
On the surfaces of the first
次に、図3及び図4に基づいて、上述した構成を有する電子部品E1の回路構成を説明する。図3は、第1実施形態に係る電子部品の回路構成を説明するための図である。図4は、図3に示された回路構成の等価回路を示す図である。 Next, based on FIG.3 and FIG.4, the circuit structure of the electronic component E1 which has the structure mentioned above is demonstrated. FIG. 3 is a diagram for explaining a circuit configuration of the electronic component according to the first embodiment. FIG. 4 is a diagram showing an equivalent circuit of the circuit configuration shown in FIG.
第1及び第2の内部導体12,14は、上述したように、絶縁体10の積層方向から見て相互に重なり合う領域12a,14aをそれぞれ含んでおり、その領域12a,14aにおいて容量結合している。このため、電子部品E1は、図3に示されるように、第1の内部導体12と第2の内部導体14とにより形成される容量成分60を有する。容量成分60は、第1の端子電極30と第2の端子電極32との間に接続されることとなる。
As described above, the first and second
ここで、「極性反転結合」とは、図3に示されるように、第1の内部導体12に相当するインダクタンス成分の巻き始めを第1の端子電極30側とし、第2の内部導体14に相当するインダクタンス成分の巻き始めを第1の内部導体12と接続する側(本第1実施形態においては、外部導体36側)とした場合に、第1の内部導体12と第2の内部導体14との結合が「正」であることを意味する。すなわち、「極性反転結合」とは、第1の内部導体12に第1の端子電極30側から電流が流れ込み、第2の内部導体14に第1の内部導体12と接続する側(本実施形態においては、外部導体36側)から電流が流れ込み、第1の内部導体12に生じる磁束と第2の内部導体14に生じる磁束を互いに強めあうことを意味する。
Here, “polarity reversal coupling” means that the winding start of the inductance component corresponding to the first
電子部品E1においては、第1バリスタ電極22と、第2バリスタ電極24と、バリスタグリーンシートA2における第1及び第2バリスタ電極22,24の各領域22a,24aに挟まれる部分とにより、一つのバリスタ62が構成されることとなる。バリスタ62は、図3に示されるように、第1の内部導体12と第2の内部導体14との接続点(外部導体36)と第3の端子電極34との間に接続される。
In the electronic component E1, the
相互に極性反転結合される第1及び第2の内部導体12,14は、図4に示されるように、第1のインダクタンス成分64、第2のインダクタンス成分66及び第3のインダクタンス成分68に変換することができる。第1のインダクタンス成分64と第2のインダクタンス成分66とは、第1の端子電極30と第2の端子電極32との間に直列に接続される。第3のインダクタンス成分68は、直列に接続された第1のインダクタンス成分64と第2のインダクタンス成分66との接続点とバリスタ62との間に接続される。第1及び第2の内部導体12,14の誘導係数をLzとし、第1及び第2の内部導体12,14間の結合係数をKzとすると、第1のインダクタンス成分64及び第2のインダクタンス成分66の誘導係数は(1+Kz)Lzとなり、第3のインダクタンス成分68の誘導係数は−KzLzとなる。
The first and second
バリスタ62は、図4に示されるように、第3のインダクタンス成分68と第3の端子電極36との間に並列接続される可変抵抗70及び浮遊容量成分72に変換することができる。可変抵抗70は、通常抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。バリスタ62において、小振幅の高速信号に対しては、浮遊容量成分72のみで近似することができる。
As shown in FIG. 4, the
図4に示された電子部品E1の入力インピーダンスZinは、下記(1)式にて表される。ここで、容量成分60の容量をCsとし、バリスタ62の浮遊容量成分72の容量をCzとしている。
The input impedance Zin of the electronic component E1 shown in FIG. 4 is expressed by the following equation (1). Here, the capacitance of the
(1)式において、下記(2)式を満たすように容量成分60の容量Csを設定すれば、入力インピーダンスZinは周波数特性に依存しなくなる。容量成分60の容量Csを下記(2)式に設定した上で、下記(3)式に示すように各内部導体の誘導係数Lzを設定すれば、入力インピーダンスZinは特性インピーダンスZoに整合させることができる。
上記(2)式及び(3)式からも分かるように、第1及び第2の内部導体12,14間の結合係数Kzを任意に選べるため、柔軟性の高い回路設計が可能となる。
In the equation (1), if the capacitance Cs of the
As can be seen from the above equations (2) and (3), the coupling coefficient Kz between the first and second
したがって、本実施形態によれば、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもインピーダンス整合に優れた電子部品E1とすることができる。 Therefore, according to the present embodiment, it is possible to provide an electronic component E1 that is excellent in impedance matching even for high-speed signals while protecting a semiconductor device or the like from high-voltage static electricity.
ところで、バリスタ62は、図5に示されるように、浮遊インダクタンス成分74も含んでいる。通常は、可変抵抗70の抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。しかし、浮遊容量成分72及び浮遊インダクタンス成分74が存在する。このために、入力信号として高速信号を扱う半導体デバイスの入力側に電子部品E1を付加すると、高速信号の劣化の原因となる。高速信号を扱う回路に電子部品E1を適用するためには、浮遊容量成分72だけでなく浮遊インダクタンス成分74の影響も小さくする方が好ましい。
Incidentally, the
図4に示される等価回路からも分かるように、負性誘導係数を持つ第3のインダクタンス成分68を利用すると、バリスタ62の浮遊インダクタンス成分74をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、結合係数Kzと誘導係数Lzはそのままで、容量成分60の容量Csを下記(4)式とする。ここで、浮遊インダクタンス成分74の誘導係数をLeとしている。
ただし、KzLz≧Leである。このように設計すると、電子部品E1に浮遊容量成分72と浮遊インダクタンス成分74が含まれていても、入力インピーダンスZinを特性インピーダンスZoに整合させることができる。
As can be seen from the equivalent circuit shown in FIG. 4, the floating
However, KzLz ≧ Le. With this design, the input impedance Zin can be matched to the characteristic impedance Zo even if the electronic component E1 includes the
次に、図6〜図12を参照して第1実施形態に係る電子部品E1を製造する方法について説明する。図6は、第1実施形態に係る電子部品を製造する工程を説明するためのフロー図である。図7〜図12は、第1実施形態に係る電子部品の製造工程の一工程を示す斜視図である。なお、図6に示されるフローチャートでは、ステップをSと略記している。 Next, a method for manufacturing the electronic component E1 according to the first embodiment will be described with reference to FIGS. FIG. 6 is a flowchart for explaining a process of manufacturing the electronic component according to the first embodiment. 7 to 12 are perspective views showing one process of the manufacturing process of the electronic component according to the first embodiment. In the flowchart shown in FIG. 6, step is abbreviated as S.
まず、ステップ1では、絶縁体10及びバリスタ素体20の原料となるセラミック材料を含むペーストと、第1及び第2の内部導体12,14となる導体ペーストと、第1及び第2バリスタ電極22,24となる電極ペーストとを製造する。具体的には、絶縁層10形成用のペーストは、ホウケイ酸ガラス粉末に微量のZnOを加え、これにバインダ等を添加して混練することで得られる。バリスタ素体20形成用のペーストは、主成分であるZnOに対し、添加物として、希土類(例えば、Pr)及びBiからなる群より選ばれる少なくとも一種の元素、Coのほか、必要に応じてAl、Cr、Ca、Si、K等を、焼成後に所望の含有量となるように加え、これらにバインダ等を添加して混練することにより得られる。この場合の金属元素は、例えば、酸化物として添加することができる。導体ペーストとしてはAgを主成分として含んでおり、電極ペーストとしてはPd又はPd−Ag合金を主成分として含んでいるものを用意する。
First, in Step 1, a paste containing a ceramic material as a raw material for the
続いて、ステップ2では、バリスタ素体20形成用のペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、バリスタグリーンシートA1〜A4を形成する。これらのバリスタグリーンシートA1〜A4を形成する際、ペーストの塗布・乾燥後すぐにプラスチックフィルム等を各バリスタグリーンシートA1〜A4から剥離してもよく、後述する積層の直前に各バリスタグリーンシートA1〜A4を剥離してもよい。
Subsequently, in Step 2, the paste for forming the
続いて、ステップ3では、バリスタグリーンシートA2,A3の上に、第1及び第2バリスタ電極22,24を形成するための電極ペーストを、それぞれのシートに対して所望の電極パターンとなるようにスクリーン印刷する。そして、ステップ4では、第1及び第2バリスタ電極22,24にそれぞれ対応する電極パターンが形成されたバリスタグリーンシートA2,A3を含む各バリスタグリーンシートA1〜A4を図2に示される順序で順次積層し、積層方向に圧力を加えて各バリスタグリーンシートA1〜A4の間に隙間が生じないよう圧着する。
Subsequently, in step 3, the electrode paste for forming the first and
続いて、ステップ5では、この圧着したバリスタグリーンシートA1〜A4をチップ単位に切断した後に、所定温度(例えば、1000℃〜1400℃程度)にて焼成し、バリスタ素体20を生成する(図7参照)。バリスタ素体20は、例えば、焼成後における長手方向の長さが1.4mm程度、幅が1.0mm程度、高さが0.4mm程度となるようにする。
Subsequently, in Step 5, the varistor green sheets A1 to A4 that have been press-bonded are cut into chips, and then baked at a predetermined temperature (for example, about 1000 ° C. to 1400 ° C.) to generate the varistor element body 20 (FIG. 7). The
続いて、ステップ6では、チップ単位に切断された各バリスタ素体20の表面(第1〜第3の端子電極30,32,34及び外部導体36が形成されない側面)を覆うように、ガラスペーストをシート状にスクリーン印刷して、ガラスグリーンシートB1を形成する(図8参照)。そして、一端がガラスグリーンシートB1の一方の短辺側に引き出され、他端がガラスグリーンシートB1の一方の長辺側に引き出されるように、導体ペーストをガラスグリーンシートB1の表面にスクリーン印刷して、第2の内部導体14となる導体パターンC1を形成する(図9参照)。さらに、ガラスグリーンシートB1及び導体パターンC1の表面の覆うように、ガラスペーストをシート状にスクリーン印刷して、ガラスグリーンシートB2を形成する(図10参照)。このとき、導体パターンC1と後の工程で形成される第2の端子電極32及び外部導体36との接続を確実にするため、図10に示されるように、導体パターンC1の各端部が露出するようガラスグリーンシートB2を形成すると好ましい。そして、一端がガラスグリーンシートB2の一方の短辺側に引き出され、他端がガラスグリーンシートB2の一方の長辺側に引き出されるように、導体ペーストをガラスグリーンシートB2及び導体パターンC1の表面にスクリーン印刷して、第1の内部導体12となる導体パターンC2を形成する(図11参照)。さらに、ガラスグリーンシートB2及び導体パターンC2の表面を覆うように、ガラスペーストをシート状にスクリーン印刷して、ガラスグリーンシートB3を形成する(図12参照)。このときも、導体パターンC2と後の工程で形成される第1の端子電極30及び外部導体36との接続を確実にするため、図12に示されるように、導体パターンC2の各端部が露出するようガラスグリーンシートB2を形成すると好ましい。なお、各ガラスグリーンシートB1〜B3は、例えば10μm程度の厚さでそれぞれ印刷される。
Subsequently, in step 6, glass paste is applied so as to cover the surface of each
続いて、ステップ7では、脱バインダ工程の後に、所定温度(例えば、800℃〜900℃程度)にて導体パターンC1,C2と共にガラスグリーンシートB1〜B3を焼成し、絶縁体10を生成する。絶縁体10は、例えば、焼成後における長手方向の長さが1.3mm程度、幅が0.9mm程度、高さが0.1mm程度となるようにする。なお、ガラスグリーンシートB1〜B3は、焼成されることにより、絶縁性を発現する絶縁層として機能する。
Subsequently, in Step 7, after the binder removal process, the glass green sheets B1 to B3 are fired together with the conductor patterns C1 and C2 at a predetermined temperature (for example, about 800 ° C. to 900 ° C.) to generate the
そして、ステップ8では、Agを主成分とするペーストを各内部導体12,14及び各バリスタ電極22,24の各端部と接続するようにそれぞれ転写した後に、所定温度(例えば、800℃〜900℃程度)で焼付けを行い、さらに電気めっきを施すことにより、第1〜第3の端子電極30,32,34及び外部導体36を形成する。めっきは、例えば、CuとNiとSn、NiとSn、NiとAu、NiとPdとAu、NiとPdとAg、又は、NiとAg等を用いることができる。
In step 8, the paste containing Ag as a main component is transferred so as to be connected to the end portions of the
ところで、インダクタ及びバリスタを有する電子部品を製造する際、従来は、インダクタを含むインダクタ部分とバリスタを含むバリスタ部分とを同時焼成していた。ここで、インダクタ部分は、インダクタ自身による容量成分を低減するために、誘電率が低いものであると好ましい。また、バリスタ部分は、優れた電圧非直線性を発現するバリスタとするために、ZnOを主成分とするものであると好ましい。しかしながら、このようにインダクタ部分とバリスタ部分とで異なる物性の材料を同時焼成すると、インダクタ部分とバリスタ部分との界面の近傍において相互拡散が生じてしまう。このように相互拡散が生じた領域では組成が変化してしまうので、その領域にインダクタを配置することができない。従って、従来の電子部品では、相互拡散を考慮してインダクタ部分を厚めに形成する必要があり、電子部品を小型化することが困難であるという問題があった。また、上記のようにインダクタ部分とバリスタ部分とで物性が異なる場合には、縮率が異なり体積変化の差が大きいために、インダクタ部分とバリスタ部分とを同時焼成すると両者の間にひずみや応力等が発生してしまうという問題があった。一方、インダクタ部分とバリスタ部分とで近似した物性の材料を用いた場合には、インダクタ自身による容量成分が増大し、良好なインダクタ特性が得られないという問題があった。 By the way, when manufacturing an electronic component having an inductor and a varistor, conventionally, an inductor portion including the inductor and a varistor portion including the varistor are simultaneously fired. Here, the inductor portion preferably has a low dielectric constant in order to reduce the capacitance component due to the inductor itself. The varistor portion is preferably composed mainly of ZnO in order to obtain a varistor that exhibits excellent voltage nonlinearity. However, when materials having different physical properties are simultaneously fired in the inductor portion and the varistor portion, mutual diffusion occurs in the vicinity of the interface between the inductor portion and the varistor portion. Since the composition changes in a region where mutual diffusion occurs in this way, an inductor cannot be disposed in that region. Therefore, in the conventional electronic component, it is necessary to form a thicker inductor portion in consideration of mutual diffusion, and there is a problem that it is difficult to reduce the size of the electronic component. In addition, when the physical properties of the inductor part and the varistor part are different as described above, the shrinkage is different and the difference in volume change is large. Etc. would occur. On the other hand, when materials having physical properties approximate to the inductor portion and the varistor portion are used, there is a problem in that the capacitance component due to the inductor itself increases and good inductor characteristics cannot be obtained.
また、従来のように同時焼成により電子部品を製造する場合には、インダクタを構成する材料もバリスタ部分が生成される際の焼結温度(1000℃〜1400℃程度)で焼成される。そのため、その焼結温度よりも融点が高く、抵抗が高い材料(例えば、Pd)を使用せざるをえなかった。従って、従来の電子部品では信号が減衰してしまい、高速伝送に不向きなものであった。 Further, when an electronic component is manufactured by simultaneous firing as in the prior art, the material constituting the inductor is also fired at the sintering temperature (about 1000 ° C. to 1400 ° C.) when the varistor portion is generated. For this reason, a material having a higher melting point and higher resistance than the sintering temperature (for example, Pd) has to be used. Therefore, the conventional electronic component attenuates the signal, and is not suitable for high-speed transmission.
しかしながら、本第1実施形態においては、第1及び第2バリスタ電極22,24にそれぞれ対応する電極ペーストが形成されたバリスタグリーンシートA2,A3を含む各バリスタグリーンシートA1〜A4を積層した後に焼成して、バリスタ素体20を生成している。そして、バリスタ素体20にガラスグリーンシート及び導体パターンを交互に印刷積層した後に焼成して、絶縁体10を生成している。そのため、絶縁体10と、バリスタ素体20とがそれぞれ別々に焼成されて生成されるので、絶縁体10とバリスタ素体20との界面の近傍において相互拡散がほとんど生じない。その結果、相互拡散のために絶縁体10の特性が変化することで生じるインダクタが配置不可能な領域がほとんどなく、相互拡散を配慮してガラスグリーンシートを余計に印刷する必要がなくなり、従来よりも電子部品E1の小型化を図ることができる。
However, in the first embodiment, the varistor green sheets A1 to A4 including the varistor green sheets A2 and A3 on which the electrode pastes corresponding to the first and
また、本第1実施形態においては絶縁体10とバリスタ素体20とがそれぞれ別々に焼成されて生成されるので、絶縁体10とバリスタ素体20とで物性が異なっていても、電子部品E1にひずみや応力等が発生し難くなっている。
In the first embodiment, since the
また、本第1実施形態においては、ガラスグリーンシートと導体パターンとを交互に印刷積層することで絶縁体10を形成している。そのため、導体パターンが潰れて断線すること等がなく、導体パターンの形状が印刷された状態のまま保たれる。その結果、第1及び第2の内部導体12,14を高密度に形成することができ、電子部品E1をより小型化することができる。
In the first embodiment, the
また、本第1実施形態においては、絶縁体10が相互に極性反転結合される第1及び第2の内部導体12,14を有している。そのため、バリスタ62の浮遊容量成分72に対して第1及び第2の内部導体12,14が有する第3のインダクタンス成分68を利用することにより、浮遊容量成分72の影響をキャンセルすることが可能となる。その結果、広域帯にわたって周波数特性の平坦な入力インピーダンスを実現することができる。
Further, in the first embodiment, the
また、本第1実施形態においては、絶縁体10がガラスによって構成されており、バリスタ素体20を構成する材料の焼結温度よりも絶縁体10を構成する材料の焼結温度が低くなっている。そのため、融点が960℃程度と比較的低く、低抵抗であるAgにより第1及び第2の内部導体12,14を構成することができ、伝送特性の向上を図ることができる。また、ガラスグリーンシートB1〜B3の焼結に伴い、ガラスグリーンシートB1がバリスタ素体20になじむので、絶縁体10とバリスタ素体20とが十分に固着される。
Further, in the first embodiment, the
(第2実施形態)
次に、図13及び図14を参照して、第2実施形態に係る電子部品E2の構成について説明する。図13は、第2実施形態に係る電子部品の内部を示す透視斜視図である。図14は、第2実施形態に係る電子部品が備えるバリスタ素体の構成を説明するための分解斜視図である。第2実施形態に係る電子部品E2は、第1の内部導体12、第2の内部導体14、第1バリスタ電極22、第2バリスタ電極24、第1の端子電極30、第2の端子電極32、第3の端子電極34及び外部導体36の数に関して、第1実施形態に係る電子部品E1と相違する。
(Second Embodiment)
Next, the configuration of the electronic component E2 according to the second embodiment will be described with reference to FIGS. FIG. 13 is a perspective view showing the inside of the electronic component according to the second embodiment. FIG. 14 is an exploded perspective view for explaining the configuration of the varistor element body included in the electronic component according to the second embodiment. The electronic component E2 according to the second embodiment includes a first
電子部品E2は、絶縁体10及びバリスタ素体20を備えている。また、電子部品E2は、第1の端子電極30、第2の端子電極32、第3の端子電極34及び外部導体36をそれぞれ複数(本第2実施形態では2つ)備えている。第1の端子電極30と第2の端子電極32、及び第3の端子電極34同士は、絶縁体10及びバリスタ素体20の側面に互いに対向するようにそれぞれ形成されている。外部導体36同士は、絶縁体10及びバリスタ素体20の長手方向の端部にそれぞれ形成されている。
The electronic component E <b> 2 includes an
絶縁体10は、図13に示されるように、相互に極性反転結合される第1の内部導体12及び第2の内部導体14をそれぞれ複数(本実施形態においては2つ)有している。第1の内部導体12同士及び第2の内部電極14同士は、絶縁体10の内部において、互いに電気的に絶縁されるようにそれぞれ所定の間隔を有している。
As shown in FIG. 13, the
バリスタ素体20は、図14に示されるように、複数(本第2実施形態では2つ)の第1バリスタ22と、第2バリスタ24とがそれぞれ形成されたバリスタグリーンシートA2,A3を含む複数(本題2実施形態では4枚)のバリスタグリーンシートA1〜A4が積層されることにより構成される。
As shown in FIG. 14, the
バリスタグリーンシートA2の表面には、互いに電気的に絶縁されるように所定の間隔を有するように、第1バリスタ電極22が形成されている。各第1バリスタ電極22は、第1の電極部分22aと第2の電極部分22bとを含んでいる。第1の電極部分22aは、バリスタグリーンシートA1〜A4の積層方向から見て、後述する第2バリスタ電極24の第1の電極部分24aと互いに重なり合っている。第1の電極部分22aは、略矩形状を呈している。第2の電極部分22bは、第1の電極部分22aからバリスタ素体20の側面(外部導体36が形成された側面)に露出するように引き出されており、引き出し導体として機能する。各第1の電極部分22aは、第2の電極部分22bを通して外部導体36に電気的に接続されている。第2の電極部分22bは、第1の電極部分22aと一体的に形成されている。
A
バリスタグリーンシートA3の表面には、第2バリスタ電極24が形成されている。第2バリスタ電極24は、第1の電極部分24aと第2の電極部分24bとを含んでいる。第1の電極部分24aは、バリスタグリーンシートA1〜A4の積層方向から見て、第1バリスタ電極22の第1の電極部分22aと互いに重なり合っている。第1の電極部分24aは、それぞれ略矩形状を呈している。第2の電極部分24bは、各第1の電極部分24aからバリスタ素体20の両側面(第3の端子電極34が形成された両側面)に露出するようにそれぞれ引き出されており、引き出し導体として機能する。各第1の電極部分24aは、第2の電極部分24bを通して第3の端子電極34に電気的に接続している。第2の電極部分24bは、第1の電極部分24aと一体的に形成されている。
A
バリスタ素子20においては、各第1の電極部分22aと、各第1の電極部分24aと、バリスタグリーンシートA2における第1の電極部分22a及び第2の電極部分24aが重なる各領域とにより、2つのバリスタがそれぞれ構成されることとなる。
In the
以上のように、本第2実施形態においても、第1実施形態と同様に、相互拡散の発生を抑制することができると共に、従来よりも小型化を図ることが可能なアレイ状の電子部品E2を実現することができる。 As described above, also in the second embodiment, similarly to the first embodiment, the occurrence of interdiffusion can be suppressed, and an array-shaped electronic component E2 that can be reduced in size compared to the conventional one. Can be realized.
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、本第1及び第2実施形態では第1及び第2の内部導体12,14をそれぞれ備えていたが、どちらか一方のみ備えていてもよい。また、本第1及び第2実施形態では第1及び第2の内部導体12,14がインダクタとして機能するように導体パターンを形成したが、第1及び第2の内部導体12,14が抵抗として機能するように導体パターンを形成してもよい。さらに、第1及び第2の内部導体12,14がインダクタと抵抗との組み合わせとなるように導体パターンを形成してもよい。
Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments. For example, in the first and second embodiments, the first and second
また、本第1及び第2実施形態ではガラスにより絶縁体10を構成したが、これに限られず、バリスタ素体20を構成する材料の焼結温度よりも低い材料であればよい。また、本第1及び第2実施形態ではAgにより第1及び第2の内部導体12,14を形成したが、これに限られず、Agを主成分とする合金や、絶縁層と共に焼結する材料であれば用いることができる。
In the first and second embodiments, the
また、絶縁体10がZnOを含有していると、絶縁体10とバリスタ素体20との特性が近似することとなり、絶縁体10とバリスタ素体20との界面の近傍で相互拡散が極めて生じにくくなるので好ましい。
Further, when the
10…絶縁体、12…第1の内部導体、14…第2の内部導体、20…バリスタ素体、
22…第1バリスタ電極、24…第2バリスタ電極、30…第1の端子電極、32…第2の端子電極、34…第3の端子電極、36…外部導体、62…バリスタ、A1〜A4…バリスタグリーンシート、B1〜B3…ガラスグリーンシート、C1,C2…導体パターン、E1,E2…電子部品。
DESCRIPTION OF
DESCRIPTION OF
Claims (9)
該バリスタ素体と固着し、インダクタが設けられた絶縁体とを備え、
前記絶縁体を構成する材料の焼結温度が、前記バリスタ層を構成する材料の焼結温度よりも低いことを特徴とする電子部品。 A varistor element body having a varistor including a varistor layer expressing voltage nonlinearity and a pair of varistor electrodes positioned so as to sandwich the varistor layer;
An insulator provided with an inductor, fixed to the varistor element body;
An electronic component, wherein a sintering temperature of a material constituting the insulator is lower than a sintering temperature of a material constituting the varistor layer.
前記絶縁体が、相互に極性反転結合され、それぞれ前記インダクタとして機能する第1の内部導体及び第2の内部導体を有し、
前記第1の内部導体の一端が前記第1の端子電極に接続され、前記第2の内部導体の一端が前記第2の端子電極に接続され、前記第1の内部導体の他端と前記第2の内部導体の他端とが接続され、
前記一対のバリスタ電極の一方が前記第1の内部導体と前記第2の内部導体との接続点に接続され、前記一対のバリスタ電極の他方が前記第3の端子電極に接続されていることを特徴とする請求項1に記載された電子部品。 A first terminal electrode, a second terminal electrode, and a third terminal electrode formed on side surfaces of the insulator and the varistor element body, respectively.
The insulator has a first inner conductor and a second inner conductor that are coupled to each other in the opposite polarity and each function as the inductor;
One end of the first inner conductor is connected to the first terminal electrode, one end of the second inner conductor is connected to the second terminal electrode, and the other end of the first inner conductor and the first 2 is connected to the other end of the inner conductor,
One of the pair of varistor electrodes is connected to a connection point between the first inner conductor and the second inner conductor, and the other of the pair of varistor electrodes is connected to the third terminal electrode. The electronic component according to claim 1, wherein the electronic component is an electronic component.
絶縁体グリーン層とインダクタとなる導体パターンとを前記バリスタ素体に交互に印刷して積層する工程と、
前記絶縁体グリーン層及び前記導体パターンを、前記バリスタグリーンシートを構成する材料の焼結温度よりも低い温度で焼成して、前記インダクタを有する絶縁体を生成する工程とを備えることを特徴とする電子部品の製造方法。 By arranging a pair of electrode patterns to be varistor electrodes so as to sandwich a varistor green sheet to be a varistor layer that expresses voltage nonlinearity, and laminating and firing the varistor green sheet and the electrode pattern together, Producing a varistor element body having varistors;
A step of alternately printing and laminating an insulator green layer and a conductor pattern to be an inductor on the varistor element body;
Firing the insulator green layer and the conductor pattern at a temperature lower than the sintering temperature of the material constituting the varistor green sheet to produce an insulator having the inductor. Manufacturing method of electronic components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005329212A JP4470864B2 (en) | 2005-11-14 | 2005-11-14 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005329212A JP4470864B2 (en) | 2005-11-14 | 2005-11-14 | Electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007141884A true JP2007141884A (en) | 2007-06-07 |
JP4470864B2 JP4470864B2 (en) | 2010-06-02 |
Family
ID=38204451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005329212A Active JP4470864B2 (en) | 2005-11-14 | 2005-11-14 | Electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4470864B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152399A (en) * | 2007-12-20 | 2009-07-09 | Tdk Corp | Varistor |
JP2009152397A (en) * | 2007-12-20 | 2009-07-09 | Tdk Corp | Varistor |
-
2005
- 2005-11-14 JP JP2005329212A patent/JP4470864B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152399A (en) * | 2007-12-20 | 2009-07-09 | Tdk Corp | Varistor |
JP2009152397A (en) * | 2007-12-20 | 2009-07-09 | Tdk Corp | Varistor |
Also Published As
Publication number | Publication date |
---|---|
JP4470864B2 (en) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4246716B2 (en) | Multilayer filter | |
KR100799475B1 (en) | Surge absorption circuitry | |
JP4715371B2 (en) | Surge absorbing element and surge absorbing circuit | |
JP4736526B2 (en) | Common mode noise filter | |
US7283032B2 (en) | Static electricity countermeasure component | |
WO2013058144A1 (en) | Composite electronic component | |
JP2009027033A (en) | Laminated type compound electronic component | |
KR20160106511A (en) | Electronic component and manufacturing method therefor | |
JP2004180032A (en) | Dielectric filter | |
JP4830674B2 (en) | Surge absorber | |
JP2006269876A (en) | Anti-electrrostatic component | |
JP4470864B2 (en) | Electronic component and manufacturing method thereof | |
JP2006041081A (en) | Composite common mode choke coil and manufacturing method therefor | |
JP2007214509A (en) | Laminated electronic component | |
JP4839762B2 (en) | Surge absorber | |
JP4343889B2 (en) | Surge absorber | |
JP2006066848A (en) | Compound common mode choke coil | |
JP5014856B2 (en) | Multilayer filter | |
KR101207663B1 (en) | Method of manufacturing a common mode filter for HDMI | |
JP2005142331A (en) | Composite common mode choke coil | |
JP4706694B2 (en) | Surge absorbing element | |
JP4302683B2 (en) | Surge absorber | |
JPH09153752A (en) | Filter | |
JP4252950B2 (en) | Multilayer filter | |
JP2010268130A (en) | Multilayer filter array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4470864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |