JP2007116114A - Group iii nitride semiconductor light-emitting element - Google Patents
Group iii nitride semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2007116114A JP2007116114A JP2006253013A JP2006253013A JP2007116114A JP 2007116114 A JP2007116114 A JP 2007116114A JP 2006253013 A JP2006253013 A JP 2006253013A JP 2006253013 A JP2006253013 A JP 2006253013A JP 2007116114 A JP2007116114 A JP 2007116114A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- group iii
- iii nitride
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、ＩＩＩ族窒化物半導体発光素子、特に光の取り出し効率を向上させたＩＩＩ族窒化物半導体発光素子に関する。 The present invention relates to a group III nitride semiconductor light emitting device, and more particularly to a group III nitride semiconductor light emitting device with improved light extraction efficiency.
ＩＩＩ族窒化物半導体（本発明では窒化物半導体と略す）は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち高効率な発光が可能であるため、発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）としての製品化が成されている。特に蛍光体との組み合わせによる白色発光ダイオードの実現は発光ダイオード応用の新しい分野として期待されている。 A group III nitride semiconductor (abbreviated as a nitride semiconductor in the present invention) has a direct transition type band gap of energy corresponding to the visible light to ultraviolet light region, and can emit light with high efficiency. ) And laser diodes (LD). In particular, the realization of white light emitting diodes in combination with phosphors is expected as a new field of light emitting diode applications.
発光ダイオードの出力はエピ構造、結晶性などが関係する内部量子効率と素子内での再吸収や素子形状が関係する光取出し効率との積で決まる。このうち光取出し効率に影響を与える素子内での再吸収は発光に対して不透明な基板や或いは発光層の中を再通過する際に発生する。また光取出し効率に大きな影響を与える要因として素子表面での全反射がある。よく知られているように屈折率の大きな層から小さな層に光が向かうとき、臨界角（θｃ）以上の光は界面で全反射を起こし屈折率の小さな層へ光は取り出されない。 The output of the light emitting diode is determined by the product of the internal quantum efficiency related to the epi structure and crystallinity and the light extraction efficiency related to reabsorption and device shape in the device. Among these, reabsorption in the element which affects the light extraction efficiency occurs when the light re-passes through a substrate opaque to light emission or a light emitting layer. Another factor that greatly affects the light extraction efficiency is total reflection on the element surface. As is well known, when light travels from a layer having a large refractive index to a layer having a small refractive index, light having a critical angle (θc) or more causes total reflection at the interface, and the light is not extracted to the layer having a small refractive index.
例えば窒化ガリウム（ＧａＮ）の場合、屈折率は２．４であり表面への垂直方向に対して２４°の頂角を持つＥｓｃａｐｅ Ｃｏｎｅの中に入る光だけが外部に取り出される。
この割合は２７％でありこの効果により光取出し効率は大きく制限される。
界面での全反射による光取出しの制限を回避するには、界面を粗面化する方法（例えば特許文献１参照）や素子形状を加工して別の面のＥｓｃａｐｅ Ｃｏｎｅを利用する方法が知られている（例えば特許文献２参照）。
For example, in the case of gallium nitride (GaN), the refractive index is 2.4, and only light entering the Escape Cone having an apex angle of 24 ° with respect to the direction perpendicular to the surface is extracted to the outside.
This ratio is 27%, and the light extraction efficiency is greatly limited by this effect.
In order to avoid the limitation of light extraction due to total reflection at the interface, a method of roughening the interface (see, for example, Patent Document 1) and a method of processing an element shape and using Escape Cone on another surface are known. (For example, refer to Patent Document 2).
窒化物半導体の成長はＭＯＣＶＤ（有機金属気相法）が多く用いられている。ＭＯＣＶＤは基板上で有機金属と窒素源とを反応させ、窒化物半導体を成長させる方法である。しかし窒化物半導体の単結晶は未だ工業的には得られておらず、またＳｉやＧａＡｓ基板上にＨＶＰＥ（ハイドライド気相エピタキシャル法）により厚膜エピ成長を行った擬似単結晶基板も市販されているが非常に高価であり発光ダイオード用の基板として、一般的には高温で安定なサファイア（Ａｌ2Ｏ3）や炭化珪素（ＳｉＣ）、珪素（Ｓｉ）等の異種基板が用いられる。 For growth of nitride semiconductors, MOCVD (metal organic chemical vapor deposition) is often used. MOCVD is a method for growing a nitride semiconductor by reacting an organic metal and a nitrogen source on a substrate. However, single crystals of nitride semiconductors have not yet been obtained industrially, and quasi-single crystal substrates obtained by thick film epi-growth by HVPE (hydride vapor phase epitaxy) on Si or GaAs substrates are also commercially available. However, as a substrate for a light emitting diode, it is generally a heterogeneous substrate such as sapphire (Al 2 O 3 ), silicon carbide (SiC), or silicon (Si) that is stable at high temperatures.
しかし安定な物質としてのサファイアやＳｉＣは同時に硬く加工しにくい物質としても知られており、光取出し効率を上げる目的での各素子にするための分割加工が困難である問題がある。ダイシングによる機械的な方法による場合、素子の欠けや割れが多発し収率の向上をはかることが難しい。また機械的方法によらないドライエッチングなどの手段でも加工に長時間要するため生産性が著しく低下する問題がある。 However, sapphire and SiC as stable materials are also known as materials that are hard and difficult to process at the same time, and there is a problem that it is difficult to perform division processing to make each element for the purpose of increasing the light extraction efficiency. In the case of the mechanical method by dicing, chipping and cracking of the element occur frequently, and it is difficult to improve the yield. Further, there is a problem that productivity is remarkably lowered because means such as dry etching which does not depend on a mechanical method requires a long time for processing.
また、ダイシングによる機械的加工法では加工表面に破砕層と呼ばれる層ができ光取出しを妨げ、ドライエッチングでもプラズマの高エネルギー粒子に曝されることにより電気的特性・光学的特性に影響を受けることが知られている。
ダメージの少ない加工法としてのウェットエッチングについても知られているが（例えば特許文献３および４参照）、これらの各素子の分割切断面は垂直となっている。
In addition, the mechanical processing method by dicing creates a layer called a crushed layer on the processing surface, which prevents light extraction, and is affected by electrical and optical characteristics when exposed to high-energy plasma particles even in dry etching. It has been known.
Although wet etching as a processing method with little damage is also known (see, for example,
ところで、窒化物半導体よりなる発光素子においては、多くの場合透光性の電極が用いられる（例えば特許文献５参照）。これは、ｎ型層に比較して、ｐ型層における横方向の電流の拡散が悪いためである。 By the way, in a light emitting element made of a nitride semiconductor, a translucent electrode is often used (see, for example, Patent Document 5). This is because lateral current diffusion in the p-type layer is worse than that in the n-type layer.
また、特に一辺を５００μｍ程度以上とするような大きなチップに対して、くし型電極と呼ばれる、負極と正極が交互に入り組んだようなパターンが採用されることもある（例えば特許文献６参照）。更に、格子状、ドット状とすることも可能である。櫛形パターンとした正極を透光性の材料で作製する技術も公開されている（例えば特許文献７参照）。 In particular, for a large chip having a side of about 500 μm or more, a pattern called a comb-shaped electrode in which negative and positive electrodes are alternately interlaced may be employed (see, for example, Patent Document 6). Furthermore, a lattice shape or a dot shape may be used. A technique for manufacturing a positive electrode having a comb pattern with a light-transmitting material is also disclosed (see, for example, Patent Document 7).
本発明は、上述したような窒化物半導体発光素子の光の全反射による光の取り出し効率低下に鑑み、窒化物半導体発光素子の光の取り出し効率を上げることを目的とする。
また、これを半導体層のほぼ全面に形成された透光性の電極を用いた場合だけではなく、櫛型や格子、ドット状の電極においても効果を発揮できるようにすることを目的とする。
An object of the present invention is to increase the light extraction efficiency of a nitride semiconductor light-emitting element in view of the reduction in light extraction efficiency due to the total reflection of light of the nitride semiconductor light-emitting element as described above.
It is another object of the present invention to be effective not only in the case of using a translucent electrode formed on almost the entire surface of a semiconductor layer but also in a comb-shaped, lattice, or dot-shaped electrode.
本発明は、窒化物半導体発光素子を構成する窒化物半導体層の側面が基板に対して斜めになった形状であると、光取り出し効率に優れた発光素子が得られることに基づきなされたものである。 The present invention was made based on the fact that a light-emitting element having excellent light extraction efficiency can be obtained when the side surface of the nitride semiconductor layer constituting the nitride semiconductor light-emitting element is inclined with respect to the substrate. is there.
また、本発明は、光取り出し効率を向上させるための、基板に対して側面が斜めになった形状の溝を、発光素子の電極以外の領域に形成することで、光取り出し効率に優れた発光素子が得られることに基づきなされたものである。 In addition, the present invention provides a light emission excellent in light extraction efficiency by forming a groove having a side surface inclined with respect to the substrate to improve the light extraction efficiency in a region other than the electrode of the light emitting element. This is based on the fact that an element is obtained.
さらに、本発明は、加工方法としてウェットエッチングを利用し、窒化物半導体素子における半導体層の側面を傾斜させる場合、半導体層内の転位密度の分布とウェットエッチングによる半導体層の除去速度は関連があり、転位密度が高いほど除去速度が速くなることを見出し、これを利用してダメージを与えないで半導体層に傾斜面を形成することが可能であり、しかも転位密度の分布を変えることにより、傾斜角度を制御することができ、この角度を最適化して光の取り出し効率を高めたものである。 Furthermore, in the present invention, when wet etching is used as a processing method and the side surface of the semiconductor layer in the nitride semiconductor element is inclined, the dislocation density distribution in the semiconductor layer and the removal rate of the semiconductor layer by wet etching are related. The higher the dislocation density, the faster the removal rate, and it is possible to form an inclined surface in the semiconductor layer without damaging it, and by changing the dislocation density distribution, The angle can be controlled, and this angle is optimized to increase the light extraction efficiency.
即ち、本発明は以下の各項の発明からなる。
（１）基板と、基板上に積層された発光層を含む窒化物半導体層とを含む窒化物半導体発光素子であって、該窒化物半導体層の側面が基板主面の法線に対して傾斜していることを特徴とする窒化物半導体発光素子。
That is, the present invention comprises the inventions of the following items.
(1) A nitride semiconductor light emitting device including a substrate and a nitride semiconductor layer including a light emitting layer stacked on the substrate, wherein a side surface of the nitride semiconductor layer is inclined with respect to a normal line of the substrate main surface A nitride semiconductor light emitting device characterized by comprising:
（２）発光素子表面の電極が形成されていない領域の窒化物半導体層に溝が形成されており、該溝の側面の法線が基板主面の法線に対して垂直でない形状を持つことを特徴とする上記（１）に記載の窒化物半導体発光素子。 (2) A groove is formed in the nitride semiconductor layer in a region where no electrode is formed on the surface of the light emitting element, and the normal of the side surface of the groove is not perpendicular to the normal of the main surface of the substrate. The nitride semiconductor light-emitting device according to (1) above, characterized by:
（３）窒化物半導体層の断面形状が基板側に向けて狭くなるように傾斜していることを特徴とする上記（１）または（２）に記載の窒化物半導体発光素子。 (3) The nitride semiconductor light-emitting element according to (1) or (2) above, wherein the cross-sectional shape of the nitride semiconductor layer is inclined so as to become narrower toward the substrate side.
（４）窒化物半導体層の側面の法線と基板主面の法線とのなす角度θ１が１００度以上１７５度以下であることを特徴とする上記（３）に記載の窒化物半導体発光素子。 (4) The nitride semiconductor light emitting device according to (3) above, wherein an angle θ1 formed between a normal line on the side surface of the nitride semiconductor layer and a normal line on the main surface of the substrate is not less than 100 degrees and not more than 175 degrees. .
（５）窒化物半導体層の側面の法線と基板主面の法線とのなす角度θ１が１１０度以上１７０度以下であることを特徴とする上記（４）に記載の窒化物半導体発光素子。 (5) The nitride semiconductor light emitting device according to (4) above, wherein an angle θ1 formed between a normal line on the side surface of the nitride semiconductor layer and a normal line on the main surface of the substrate is 110 degrees or greater and 170 degrees or less. .
（６）窒化物半導体層の側面の法線と基板主面の法線とのなす角度θ１が１２０度以上１６０度以下であることを特徴とする上記（５）に記載の窒化物半導体発光素子。 (6) The nitride semiconductor light emitting device according to (5) above, wherein an angle θ1 formed between a normal line on the side surface of the nitride semiconductor layer and a normal line on the main surface of the substrate is not less than 120 degrees and not more than 160 degrees. .
（７）窒化物半導体層内の転位密度が、基板から半導体層の成長方向に向けて減少していることを特徴とする上記（３）〜（６）のいずれかに記載の窒化物半導体発光素子。 (7) The nitride semiconductor light emitting device according to any one of (3) to (6) above, wherein the dislocation density in the nitride semiconductor layer decreases from the substrate toward the growth direction of the semiconductor layer. element.
（８）窒化物半導体層内の転位密度が、基板に対して垂直方向において、基板から半導体層の成長方向に向けて厚さ１．０μｍ当たり１０ｃｍ-2〜１００００ｃｍ-2の割合で減少していることを特徴とする上記（７）に記載の窒化物半導体発光素子。 (8) the dislocation density of the nitride semiconductor layer is, in the direction perpendicular to the substrate, toward the substrate in the growth direction of the semiconductor layer decreases at the rate of thickness 1.0μm per 10cm -2 ~10000cm -2 The nitride semiconductor light-emitting device according to (7) above, wherein
（９）窒化物半導体層内の転位密度が、基板に対して垂直方向において、基板から半導体層の成長方向に向けて厚さ１．０μｍ当たり１００ｃｍ-2〜１０００ｃｍ-2の割合で減少していることを特徴とする上記（８）に記載の窒化物半導体発光素子。 (9) the dislocation density of the nitride semiconductor layer is, in the direction perpendicular to the substrate, toward the substrate in the growth direction of the semiconductor layer decreases at the rate of thickness 1.0μm per 100cm -2 ~1000cm -2 The nitride semiconductor light-emitting device according to (8) above, wherein
（１０）窒化物半導体層の断面形状が基板側に向けて広くなるように傾斜していることを特徴とする上記（１）または（２）に記載の窒化物半導体発光素子。 (10) The nitride semiconductor light-emitting element according to (1) or (2) above, wherein the nitride semiconductor layer is inclined so that a cross-sectional shape becomes wider toward the substrate side.
（１１）窒化物半導体層の側面の法線と基板主面の法線とのなす角度θ２が５度以上８０度以下であることを特徴とする上記（１０）に記載の窒化物半導体発光素子。 (11) The nitride semiconductor light-emitting element according to (10) above, wherein an angle θ2 formed between a normal line on the side surface of the nitride semiconductor layer and a normal line on the main surface of the substrate is not less than 5 degrees and not more than 80 degrees .
（１２）窒化物半導体層の側面の法線と基板主面の法線とのなす角度θ２が１０度以上７０度以下であることを特徴とする上記（１１）に記載の窒化物半導体発光素子。 (12) The nitride semiconductor light-emitting element according to (11) above, wherein an angle θ2 formed between a normal line on the side surface of the nitride semiconductor layer and a normal line on the main surface of the substrate is not less than 10 degrees and not more than 70 degrees .
（１３）窒化物半導体層の側面の法線と基板主面の法線とのなす角度θ２が２０度以上６０度以下であることを特徴とする上記（１２）に記載の窒化物半導体発光素子。 (13) The nitride semiconductor light-emitting element according to (12), wherein an angle θ2 formed by a normal line on the side surface of the nitride semiconductor layer and a normal line on the main surface of the substrate is 20 degrees or greater and 60 degrees or less. .
（１４）窒化物半導体層内の転位密度が、基板から半導体層の成長方向に向けて増加していることを特徴とする上記（１０）〜（１３）のいずれかに記載の窒化物半導体発光素子。 (14) The nitride semiconductor light emitting device according to any one of (10) to (13), wherein a dislocation density in the nitride semiconductor layer increases from a substrate toward a growth direction of the semiconductor layer. element.
（１５）窒化物半導体層内の転位密度が、基板に対して垂直方向において、基板から半導体層の成長方向に向けて厚さ１．０μｍ当たり１０ｃｍ-2〜１００００ｃｍ-2の割合で増加していることを特徴とする上記（１４）に記載の窒化物半導体発光素子。 (15) the dislocation density of the nitride semiconductor layer is, in the direction perpendicular to the substrate, increased from the substrate at the rate of the semiconductor layer growth 10cm per thickness 1.0μm in the direction -2 ~10000cm -2 The nitride semiconductor light-emitting device according to (14) above, wherein
（１６）窒化物半導体層内の転位密度が、基板に対して垂直方向において、基板から半導体層の成長方向に向けて厚さ１．０μｍ当たり１００ｃｍ-2〜１０００ｃｍ-2の割合で増加していることを特徴とする上記（１５）に記載の窒化物半導体発光素子。 (16) the dislocation density of the nitride semiconductor layer is, in the direction perpendicular to the substrate, increased from the substrate at the rate of the semiconductor layer in the growth direction 100 cm -2 per thickness 1.0μm toward ～1000Cm -2 The nitride semiconductor light emitting device as described in (15) above, wherein
（１７）上記溝が、２箇所以上であることを特徴とする上記（２）〜（１６）のいずれかに記載の窒化物半導体発光素子。 (17) The nitride semiconductor light emitting device according to any one of (2) to (16), wherein the groove has two or more locations.
（１８）上記溝の深さが、発光層を横切る深さであることを特徴とする上記（２）〜（１７）のいずれかに記載の窒化物半導体発光素子。 (18) The nitride semiconductor light-emitting element according to any one of (2) to (17), wherein the groove has a depth that crosses the light-emitting layer.
（１９）上記溝の表面における面積が、電極面を含めた発光素子の表面の面積に対し３〜５０％であることを特徴とする上記（２）〜（１８）のいずれかに記載の窒化物半導体発光素子。 (19) The nitriding as described in any one of (2) to (18) above, wherein the area of the groove surface is 3 to 50% with respect to the surface area of the light emitting element including the electrode surface. Semiconductor light emitting device.
（２０）上記溝を挟んで、同じ極性の電極が形成されていることを特徴とする上記（２）〜（１９）のいずれかに記載の窒化物半導体発光素子。 (20) The nitride semiconductor light emitting device according to any one of (2) to (19), wherein electrodes having the same polarity are formed across the groove.
（２１）上記溝を挟んで形成された同じ極性の電極の更に外側には、溝に近い電極とは反対の極性の電極が形成されていることを特徴とする上記（２）〜（２０）のいずれかに記載の窒化物半導体発光素子。 (21) The electrodes (2) to (20) above, wherein an electrode having a polarity opposite to the electrode close to the groove is formed on the outer side of the electrode having the same polarity formed across the groove. The nitride semiconductor light-emitting device according to any one of the above.
（２２）発光素子の表面での一辺の長さが、５００μｍ以上であることを特徴とする上記（１）〜（２１）のいずれかに記載の窒化物半導体発光素子。 (22) The nitride semiconductor light-emitting element according to any one of (1) to (21), wherein a length of one side on the surface of the light-emitting element is 500 μm or more.
（２３）基板がサファイア（Ａｌ2Ｏ3）であることを特徴とする上記（１）〜（２２）のいずれかに記載の窒化物半導体発光素子。 (23) The nitride semiconductor light emitting device according to any one of (1) to (22) above, wherein the substrate is sapphire (Al 2 O 3 ).
（２４）基板が炭化珪素（ＳｉＣ）であることを特徴とする上記（１）〜（２２）のいずれかに記載の窒化物半導体発光素子。 (24) The nitride semiconductor light-emitting element according to any one of (1) to (22), wherein the substrate is silicon carbide (SiC).
（２５）基板が珪素（Ｓｉ）であることを特徴とする上記（１）〜（２２）のいずれかに記載の窒化物半導体発光素子。 (25) The nitride semiconductor light-emitting element according to any one of (1) to (22), wherein the substrate is silicon (Si).
（２６）基板と、基板上に積層された発光層を含む窒化物半導体層とを含む窒化物半導体発光素子の製造方法において、基板上に窒化物半導体層を積層する工程、次いで窒化物半導体層の表面側を所定のパターンをもったマスクで覆う工程と、各素子に分割する部位の窒化物半導体層を基板に達するまで除去する工程と、 除去後に窒化物半導体層をウェットエッチング処理する工程と、各素子に分割する工程とを含み、該窒化物半導体積層工程が、その後のウェットエッチング処理工程におけるエッチング速度に分布を持たせるように、窒化物半導体層内に基板に対して垂直方向に転位密度分布を持たせたことを特徴とする窒化物半導体発光素子の製造方法。 (26) In a method for manufacturing a nitride semiconductor light emitting device including a substrate and a nitride semiconductor layer including a light emitting layer stacked on the substrate, a step of stacking the nitride semiconductor layer on the substrate, and then the nitride semiconductor layer A step of covering the surface side of the substrate with a mask having a predetermined pattern, a step of removing the nitride semiconductor layer at a portion divided into each element until reaching the substrate, a step of performing a wet etching process on the nitride semiconductor layer after the removal, A step of dividing each element into a vertical direction with respect to the substrate in the nitride semiconductor layer so that the nitride semiconductor stacking process has a distribution in the etching rate in the subsequent wet etching process. A method for manufacturing a nitride semiconductor light emitting device, characterized by having a density distribution.
（２７）窒化物半導体積層工程が、基板から半導体層の成長方向に向けて転位密度を減少又は増加させるようにすることを特徴とする上記（２６）に記載の窒化物半導体発光素子の製造方法。 (27) The method for producing a nitride semiconductor light-emitting element according to (26), wherein the nitride semiconductor lamination step decreases or increases the dislocation density from the substrate toward the growth direction of the semiconductor layer. .
（２８）マスクがフォトレジストであることを特徴とする上記（２６）または（２７）に記載の窒化物半導体発光素子の製造方法。 (28) The method for manufacturing a nitride semiconductor light-emitting element according to the above (26) or (27), wherein the mask is a photoresist.
（２９）窒化物半導体層を除去する工程がレーザーによってなされることを特徴とする上記（２６）〜（２８）のいずれかに記載の窒化物半導体発光素子の製造方法。 (29) The method for manufacturing a nitride semiconductor light-emitting element according to any one of (26) to (28), wherein the step of removing the nitride semiconductor layer is performed by a laser.
（３０）窒化物半導体層を除去する工程がダイサーによってなされることを特徴とする上記（２６）〜（２８）のいずれかに記載の窒化物半導体発光素子の製造方法。 (30) The method for manufacturing a nitride semiconductor light-emitting element according to any one of (26) to (28), wherein the step of removing the nitride semiconductor layer is performed by a dicer.
（３１）ウェットエッチング処理がオルトリン酸を用いて行なわれることを特徴とする上記（２６）〜（３０）のいずれかに記載の窒化物半導体発光素子の製造方法。 (31) The method for producing a nitride semiconductor light-emitting element according to any one of (26) to (30), wherein the wet etching process is performed using orthophosphoric acid.
本発明によれば、窒化物半導体発光素子の半導体層の側面を傾斜させることにより、側面での光の透過あるいは側面で反射した光が窒化物半導体素子層を通って外部に取り出されるのが多くなり、光の取り出し効率が向上する。 According to the present invention, by inclining the side surface of the semiconductor layer of the nitride semiconductor light emitting device, light transmitted through the side surface or light reflected by the side surface is often extracted outside through the nitride semiconductor device layer. Thus, the light extraction efficiency is improved.
また、本発明によれば、窒化物半導体発光素子の表面に溝を形成し、その溝の側面を傾斜させることにより、側面での光の透過あるいは側面で反射した光が窒化物半導体素子層を通って外部に取り出されるのが多くなり、光の取り出し効率が向上する。このとき、溝の周囲に電極が形成されていないことにより、ｐｎ接合の側面が露出してしまうことによる電流のリークを防ぐことができる。また、溝の両側を同じ極性の電極とすることで、溝によって電流の広がりを阻害することなく、大面積で均一な発光を得ることができる。 Further, according to the present invention, a groove is formed on the surface of the nitride semiconductor light emitting device, and the side surface of the groove is inclined, so that light transmitted on the side surface or reflected by the side surface is formed on the nitride semiconductor device layer. More light is taken out and the light extraction efficiency is improved. At this time, since no electrode is formed around the groove, current leakage due to exposure of the side surface of the pn junction can be prevented. In addition, by using electrodes of the same polarity on both sides of the groove, uniform light emission can be obtained in a large area without inhibiting the spread of current by the groove.
さらに、本発明によれば、窒化物半導体発光素子において、窒化物半導体層内の基板に対して垂直方向の転位密度の分布を制御することにより、上記傾斜面の基板に対する角度が制御可能になり、前記光取り出し効率の最適化が容易になる。また、難加工基板上に形成された窒化物半導体層の側面加工をウェットエッチングで行うことにより、ダメージの少ない発光素子が得られる。 Furthermore, according to the present invention, in the nitride semiconductor light emitting device, the angle of the inclined surface with respect to the substrate can be controlled by controlling the distribution of dislocation density in the direction perpendicular to the substrate in the nitride semiconductor layer. The light extraction efficiency can be easily optimized. Moreover, a light-emitting element with less damage can be obtained by wet etching the side surface processing of the nitride semiconductor layer formed on the difficult-to-process substrate.
本発明は、基板上に積層された発光層を含む窒化物半導体発光素子において、窒化物半導体層の側面が傾斜している（窒化物半導体層の側面の法線が基板の主面の法線に対して垂直でない）ことを特徴とする。 The present invention provides a nitride semiconductor light emitting device including a light emitting layer stacked on a substrate, wherein the side surface of the nitride semiconductor layer is inclined (the normal of the side surface of the nitride semiconductor layer is the normal of the main surface of the substrate). Is not perpendicular to).
以下図面を参考にして具体的に説明する。
図１は本発明の窒化物半導体発光素子における光の進行の一例を模式的に示す断面図で、窒化物半導体層の側面が基板の主面に対して外側に傾斜している（窒化物半導体層の断面形状が基板側に向けて狭くなるように傾斜している）場合である。図２は本発明の別の態様の窒化物半導体発光素子における光の進行の一例を模式的に示す断面図で、窒化物半導体層の側面が基板の主面に対して内側に傾斜している（窒化物半導体層の断面形状が基板側に向けて広くなるように傾斜している）場合である。図３は従来の窒化物半導体発光素子における光の進行の一例を模式的に示す断面図で、半導体層の側面が基板の主面に対して垂直となっている場合である。
Hereinafter, specific description will be given with reference to the drawings.
FIG. 1 is a cross-sectional view schematically showing an example of light travel in the nitride semiconductor light emitting device of the present invention. The side surface of the nitride semiconductor layer is inclined outward with respect to the main surface of the substrate (nitride semiconductor). This is a case where the cross-sectional shape of the layer is inclined so as to become narrower toward the substrate side). FIG. 2 is a cross-sectional view schematically showing an example of light travel in a nitride semiconductor light emitting device according to another embodiment of the present invention, in which the side surface of the nitride semiconductor layer is inclined inward with respect to the main surface of the substrate. This is a case where the cross-sectional shape of the nitride semiconductor layer is inclined so as to become wider toward the substrate side. FIG. 3 is a cross-sectional view schematically showing an example of light travel in the conventional nitride semiconductor light emitting device, in which the side surface of the semiconductor layer is perpendicular to the main surface of the substrate.
これらの図において、２０１が基板、２０２が窒化物半導体層、２０３が光の進行線、２０４が窒化物半導体層の側面２０７の法線、２０５が基板主面の法線、２０６が窒化物半導体層の側面２０８の法線である。図１における角度θ１が法線２０４と２０５とのなす角度（傾斜角度）であり、図２における角度θ２が法線２０６と２０５とのなす角度（傾斜角度）である。
In these drawings, 201 is a substrate, 202 is a nitride semiconductor layer, 203 is a light traveling line, 204 is a normal to a
本発明のように窒化物半導体層の側面が基板の主面に対して傾斜していることにより、光の取り出し効率が上がる理由については定かでないが、次のように考えられる。
図３は従来の窒化物半導体発光素子であるが、例えばＡ点で発光した光が矢線のように進行した場合、半導体層の側面に入射した光が臨界角以上であると光はそこで反射し、さらに半導体層と基板の界面でも反射する。その結果、光は何度も反射を繰り返して半導体層内を進行し、吸収されて減衰する。この結果、光の取り出し効率は下がる。
Although the reason why the light extraction efficiency is increased by the fact that the side surface of the nitride semiconductor layer is inclined with respect to the main surface of the substrate as in the present invention is not clear, it can be considered as follows.
FIG. 3 shows a conventional nitride semiconductor light emitting device. For example, when light emitted at point A travels as indicated by an arrow, if the light incident on the side surface of the semiconductor layer exceeds the critical angle, the light is reflected there. In addition, it is also reflected at the interface between the semiconductor layer and the substrate. As a result, light is repeatedly reflected and travels in the semiconductor layer, and is absorbed and attenuated. As a result, the light extraction efficiency decreases.
これに対し図１の場合、Ａ点からの光は半導体層の側面２０７では反射するが、半導体層の表面では臨界角以内となるので、光の全反射が抑えられ、半導体層から取り出すことができる。図１において傾斜角θ１は１８０度より小さく、９０度より大きい。好ましくは、θ１は１００度以上１７５度以下、さらに好ましくは１１０度以上１７０度以下、特に好ましくは１２０度以上１６０度以下である。
On the other hand, in the case of FIG. 1, the light from the point A is reflected on the
また、図２の場合、窒化物半導体層の側面で入射光が臨界角以内となるので、光は半導体層を透過する。傾斜角度θ２は５〜８０度が好ましく、さらに好ましくは１０〜７０度、特に好ましくは２０〜６０度である。 In the case of FIG. 2, the incident light is within the critical angle on the side surface of the nitride semiconductor layer, so that the light passes through the semiconductor layer. The inclination angle θ2 is preferably 5 to 80 degrees, more preferably 10 to 70 degrees, and particularly preferably 20 to 60 degrees.
これらのことから図１、２のいずれの場合も光の取り出し効率が向上するが、図１のように窒化物半導体層の断面形状が基板側に向けて狭くなるように傾斜していることが好ましい。 As a result, the light extraction efficiency is improved in both cases of FIGS. 1 and 2, but the nitride semiconductor layer is inclined so that the cross-sectional shape becomes narrower toward the substrate as shown in FIG. preferable.
さらに、本発明の窒化物半導体発光素子は、該発光素子表面の電極が形成されていない領域の窒化物半導体層の表面に溝が形成されており、該溝の側面が基板主面に垂直でなく、傾斜している形状であってもよい。このような溝を設けることにより、基板主面の法線に対して傾斜している窒化物半導体層の側面が形成される。 Further, in the nitride semiconductor light emitting device of the present invention, a groove is formed on the surface of the nitride semiconductor layer in a region where the electrode on the surface of the light emitting device is not formed, and the side surface of the groove is perpendicular to the main surface of the substrate. Alternatively, the shape may be inclined. By providing such a groove, the side surface of the nitride semiconductor layer inclined with respect to the normal line of the substrate main surface is formed.
図４は発光素子の溝の一つの形状を示す断面図である。この図の溝は断面形状が基板方向（図で下面方向）に向けて広くなるように（窒化物半導体層の断面形状が基板側に向けて狭くなるように）側面が傾斜している。図４において、２１０が溝であり、２２０が窒化物半導体層である。２０１は基板である。窒化物半導体層２２０は、図１における窒化物半導体層２０２と同様の形状をしており、図１の場合と同様の理由で光取り出し効率が向上する。
FIG. 4 is a cross-sectional view showing one shape of the groove of the light emitting element. The side surface of the groove in this figure is inclined so that the cross-sectional shape becomes wider toward the substrate (the lower surface in the figure) (so that the cross-sectional shape of the nitride semiconductor layer becomes narrower toward the substrate). In FIG. 4, 210 is a groove, and 220 is a nitride semiconductor layer. 201 is a substrate. The
図５は溝の別の形状を示すもので、溝の断面形状が基板方向に狭くなるように（窒化物半導体層の断面形状が基板側に向けて広くなるように）側面が傾斜している。図５において、２１１が溝であり、２２１が窒化物半導体層である。２０１は基板である。窒化物半導体層２２１は、図２における窒化物半導体層２０２と同様の形状をしており、図２の場合と同様の理由で光取り出し効率が向上する。
FIG. 5 shows another shape of the groove, and the side surface is inclined so that the cross-sectional shape of the groove becomes narrower in the substrate direction (so that the cross-sectional shape of the nitride semiconductor layer becomes wider toward the substrate side). . In FIG. 5, 211 is a groove and 221 is a nitride semiconductor layer. 201 is a substrate. The
本発明において形成される溝は、半導体層の発光層を横切る深さで形成されることが望ましい。窒化物半導体を用いた発光素子においては、ｐ層（ｐ型層）は０．１μｍから１μｍ程度と比較的薄く形成することが多いので、光取り出しの効果を充分に得るためには発光層を横切って形成されることで、深い溝とする。 The groove formed in the present invention is desirably formed at a depth that crosses the light emitting layer of the semiconductor layer. In light-emitting elements using nitride semiconductors, the p layer (p-type layer) is often formed to be relatively thin, about 0.1 μm to 1 μm. Therefore, in order to obtain the light extraction effect sufficiently, the light-emitting layer is provided. By forming across, it becomes a deep groove.
しかしながら、露出したｐｎ接合に導電性のあるものが付着すると、リークの原因となる。最も特性低下の原因となる可能性の高いものは、電極材料である。電極材料は導電性であり、小片化した電極材料が付着する場合が最も考えうる可能性である。また、バリ状にはみ出した電極が垂れ下がることでｐｎ接合をリークさせる場合も考えられる。
そこで、溝の位置を電極が形成されている領域としないことが望ましい。これにより、電極材料によるリークを防ぐことができる。
However, if conductive material adheres to the exposed pn junction, it causes leakage. An electrode material is most likely to cause the characteristic deterioration. The electrode material is electrically conductive, and the most conceivable possibility is that a fragmented electrode material adheres. In addition, the pn junction may be leaked due to the electrode that protrudes in the burr hangs down.
Therefore, it is desirable not to set the position of the groove as a region where an electrode is formed. Thereby, the leak by an electrode material can be prevented.
発光素子表面に溝を設けると、ｐ型層およびｎ型層の平面的な形状が分断され、電流の平面方向の広がりが阻害されるために駆動電圧の上昇が懸念される。このような弊害を回避するためには、電極のパターンとして、櫛型と呼ばれる、負極と正極が交互に入り組んだパターンを採用することができる。櫛型電極を採用することで、電流の拡散を良好とし、駆動電圧を低減して均一な発光とすることが可能である。また、電極の合間に溝を入れることができ、電流の供給を妨げることがないので好都合である。この櫛型の電極は、負極だけではなく、透光性正極に電流をいきわたらせるためにも有効であるため、正極パッドから延びる形状のものを作ることも望ましい。櫛型電極パターンを採用した場合でも、正極、負極のどちらか、または両方を透光性とすることができる。 If a groove is provided on the surface of the light emitting element, the planar shape of the p-type layer and the n-type layer is divided, and the spread of the current in the planar direction is hindered, so there is a concern that the drive voltage will increase. In order to avoid such a harmful effect, a pattern called an interdigital pattern in which negative and positive electrodes are alternately arranged can be adopted as an electrode pattern. By adopting the comb-shaped electrode, it is possible to achieve good light diffusion and uniform light emission by reducing the driving voltage. Further, it is advantageous because a groove can be formed between the electrodes, and the current supply is not hindered. Since the comb-shaped electrode is effective not only for the negative electrode but also for passing a current to the translucent positive electrode, it is desirable to make a shape extending from the positive electrode pad. Even when the comb-shaped electrode pattern is employed, either the positive electrode, the negative electrode, or both can be made translucent.
その他に、格子電極と呼ばれる、負極または正極のどちらかの電極を格子状に配置したパターンを採用しても良い。格子状としなかった方の電極は、格子状となった領域の周囲に配置してもよいし、格子の隙間の部分に配置しても良いが、周囲に配置した方が簡便である。この場合には、格子の隙間に当たる部分に、点または円形状の溝を形成することができる。 In addition, you may employ | adopt the pattern called the grid electrode which has arrange | positioned either the negative electrode or the positive electrode in a grid | lattice form. The electrode that is not in the lattice shape may be disposed around the lattice-shaped region or may be disposed in the gap portion of the lattice, but it is easier to arrange the electrode in the periphery. In this case, a point or circular groove can be formed in a portion corresponding to the gap of the lattice.
溝を挟んで、同じ極性の電極を配置することが望ましい。光取り出し性を考慮すると、溝を深く形成することが望ましい。このとき、溝を挟んで異なる極性の電極を配置すると、電極間を流れる電流を溝が阻害するため、電流の流通が悪くなり、均一な発光を妨げる。
特に、発光している領域が溝の近くにあることで、光の取出しが良くなるため、溝の周囲には正極を配置することが望ましい。
It is desirable to arrange electrodes having the same polarity across the groove. Considering the light extraction property, it is desirable to form the groove deeply. At this time, if electrodes having different polarities are arranged across the groove, since the groove inhibits the current flowing between the electrodes, the current flow deteriorates and uniform light emission is prevented.
In particular, since the light emission region is close to the groove to improve light extraction, it is desirable to dispose a positive electrode around the groove.
本発明の溝加工は、一辺が５００μｍ程度以上などの所謂大型のチップに採用すると、駆動電圧の低減の効果と発光出力の増大の効果を得ることができる。電流の拡散が小さいという問題はｎ型層でも発生していて、小さいサイズのチップでは顕著でないが、大型のチップになるとｎ型層の電流拡散の問題が顕著となる。特に、一辺が５００μｍ程度以上のチップにおいて顕著である。
その場合に、櫛型電極や格子電極を採用することで、駆動電圧の低減を実現できるため、本発明の溝加工を組み合わせることで、光の取り出しの効率をも増大させることが可能となる。
When the groove processing of the present invention is applied to a so-called large chip having a side of about 500 μm or more, the effect of reducing the driving voltage and the effect of increasing the light emission output can be obtained. The problem of small current diffusion also occurs in the n-type layer, which is not significant in a small-sized chip, but the problem of current diffusion in the n-type layer becomes significant in a large chip. This is particularly remarkable in a chip having a side of about 500 μm or more.
In that case, by adopting a comb-shaped electrode or a grid electrode, it is possible to reduce the driving voltage. Therefore, by combining the groove processing of the present invention, it is possible to increase the light extraction efficiency.
溝の形状は特に制限なく、四角、円形等のドット状、長方形、細長いスリット状などが用いられる。
溝は、複数箇所あることが望ましいことは言うまでもない。溝の密度が上がることで、光の取り出しの効果を増大することができる。しかし、溝を余りにもたくさん作製してしまうことは、電極の面積を圧迫し、発光それ自体を低下させてしまう可能性を持つ。
また溝の合計の面積で表すと、溝の面積（層表面での面積の合計）は、電極を含めた半導体層の表面積の３〜５０％程度が好ましい。
The shape of the groove is not particularly limited, and a dot shape such as a square or a circle, a rectangle, or an elongated slit shape may be used.
Needless to say, a plurality of grooves are desirable. Increasing the density of the grooves can increase the light extraction effect. However, if too many grooves are formed, the area of the electrode may be pressed and light emission itself may be reduced.
In terms of the total area of the groove, the area of the groove (the total area on the layer surface) is preferably about 3 to 50% of the surface area of the semiconductor layer including the electrode.
溝の形成は、酸やアルカリを用いた湿式のエッチングや、レーザースクライブ、ダイシングなどの方法で行うことができる。この場合溝の形状を図４のようにするには例えば、レーザスクライバによって溝を形成しておき、その後リン酸を用いた湿式エッチングの方法で３００℃などの高温で処理する条件を採用することで、一方、図５のようにするには例えば角度を持った回転刃を用いたダイシングなどの方法を用いることができる。 The groove can be formed by wet etching using acid or alkali, laser scribing, dicing, or the like. In this case, in order to make the groove shape as shown in FIG. 4, for example, a groove is formed by a laser scriber, and then a condition of processing at a high temperature such as 300 ° C. by a wet etching method using phosphoric acid is adopted. On the other hand, for example as shown in FIG. 5, a method such as dicing using a rotary blade having an angle can be used.
上記のような傾斜角度を有する窒化物半導体層の側面とするためには、転位密度が制御された窒化物半導体層を形成し、それをエッチング加工することによって、窒化物半導体層の側面角度を種々変えることが好ましい。 In order to obtain the side surface of the nitride semiconductor layer having the tilt angle as described above, a nitride semiconductor layer having a controlled dislocation density is formed, and the side surface angle of the nitride semiconductor layer is adjusted by etching the nitride semiconductor layer. Various changes are preferred.
図６に示すように、一般に窒化物半導体層内には転位が数多く存在している。図中、３０１は基板、３０２は窒化物半導体層、３０３は転位である。上記の好ましい傾斜の度合いを表す角度θ１またはθ２は、前記窒化物半導体層内の転位密度を基板に対して垂直方向に厚さ１．０μｍあたり１０ｃｍ-2以上１００００ｃｍ-2以下の割合で基板から半導体層の成長方向に向けて減少、又は増加させることにより制御よく実現可能である。
好ましくは窒化物半導体層内の転位密度を基板に対して垂直方向に厚さ１．０μｍあたり１００ｃｍ-2以上１０００ｃｍ-2以下の割合で基板から半導体層の成長方向にむけて減少、又は増加させることで実現可能である。
As shown in FIG. 6, there are generally many dislocations in the nitride semiconductor layer. In the figure, 301 is a substrate, 302 is a nitride semiconductor layer, and 303 is a dislocation. Angle θ1 or θ2 represents the degree of the preferred inclination, the dislocation density of the nitride semiconductor layer from the substrate at a rate of less thickness 10cm per 1.0 .mu.m -2 least 10000 cm -2 in the direction perpendicular to the substrate It can be realized with good control by decreasing or increasing in the growth direction of the semiconductor layer.
Preferably decreases toward the dislocation density of the nitride semiconductor layer from the substrate at a rate of 100 cm -2 or more 1000 cm -2 or less per thickness of 1.0μm in the vertical direction with respect to the substrate in the growth direction of the semiconductor layer, or increasing This is possible.
半導体層の転位密度が半導体の成長方向に向けて減少している場合は、これをエッチング加工すると、転位密度が大きいほどエッチング速度が速いので、図４のような形状の側面となる。転位密度が半導体の成長方向に向けて増加している場合は図５のような側面形状となる。これらの場合において、転位密度の増加あるいは減少の度合いを変えることにより、傾斜角度を制御することができる。 When the dislocation density of the semiconductor layer decreases in the growth direction of the semiconductor, the etching rate increases as the dislocation density increases, so that the side surface is shaped as shown in FIG. When the dislocation density increases in the growth direction of the semiconductor, the side shape is as shown in FIG. In these cases, the tilt angle can be controlled by changing the degree of increase or decrease of the dislocation density.
窒化物半導体内に存在する転位密度は、窒化物半導体成長時の成長温度、成長速度、成長圧力、原料供給量比など成長の諸条件を変化することで基板に垂直方向に変化させることが出来る。また、基板に形成された凹凸の形状などの基板の性質によっても、窒化物半導体内に存在する転位密度を基板に垂直方向に変化させることが出来る。同様に、基板上もしくは窒化物半導体層上に例えばＳｉＯ2などのストライプ状のマスクを形成することにより、窒化物半導体の成長時の横方向成長速度を制御して窒化物半導体内に存在する転位密度を基板に垂直方向に変化させることが出来る。 The dislocation density existing in the nitride semiconductor can be changed in the direction perpendicular to the substrate by changing the growth conditions such as the growth temperature, growth rate, growth pressure, and raw material supply ratio during the growth of the nitride semiconductor. . Further, the dislocation density existing in the nitride semiconductor can be changed in the direction perpendicular to the substrate depending on the properties of the substrate such as the shape of the irregularities formed on the substrate. Similarly, by forming a striped mask such as SiO 2 on the substrate or the nitride semiconductor layer, the lateral growth rate during the growth of the nitride semiconductor is controlled and the dislocations existing in the nitride semiconductor are present. The density can be changed in the direction perpendicular to the substrate.
また、例えばＳｉ原子などのアンチサーファクタントで基板もしくは窒化物半導体上を覆うことにより、その被覆率を制御して窒化物半導体内に存在する転位密度を基板に垂直方向に変化させることが出来る。更に、窒化物半導体層中に複数のバッファ層を挿入し、その膜厚や組成や成長温度などを制御することにより、窒化物半導体内に存在する転位密度を基板に垂直方向に変化させることが出来る。 Further, for example, by covering the substrate or nitride semiconductor with an anti-surfactant such as Si atom, the coverage can be controlled and the dislocation density existing in the nitride semiconductor can be changed in the direction perpendicular to the substrate. Furthermore, by disposing a plurality of buffer layers in the nitride semiconductor layer and controlling the film thickness, composition, growth temperature, etc., the dislocation density existing in the nitride semiconductor can be changed in the direction perpendicular to the substrate. I can do it.
転位密度を成長方向に向けて、減少させたり、増加させるには、成長温度、成長速度、成長圧力、原料供給量比など成長の諸条件を変化させることで可能である。
このようにして窒化物半導体層の成長諸条件を任意に制御することにより、前記窒化物半導体層内に存在する転位の密度を任意に制御することが可能である。前記手法を用いれば、基板面から成長方向に沿って転位密度の変化率を任意に変えることも可能であり、基板面から窒化物半導体層成長方向に転位密度を減らすことも増やすことも可能である。後述する通り、転位密度が高い場合面方向へのエッチングレートが高くなり、転位密度が低い場合面方向へのエッチングレートが低くなるので、従って本発明を用いることにより、成長方向に沿って窒化物半導体層内の転位密度を一旦減らしてから増やすことで窒化物半導体の側面を真ん中が外側に膨らんだような傾斜加工したり、逆に成長方向に沿って窒化物半導体層内の転位密度を一旦増やしてから減らすことで真ん中が内側にへこんだような傾斜加工したりすることが可能になる。更に前記手法を繰り返し用いれば、容易に窒化物半導体側面を複数段の凹凸斜面形状となるように加工出来ることは言うまでもない。
In order to decrease or increase the dislocation density in the growth direction, it is possible to change various growth conditions such as growth temperature, growth rate, growth pressure, and raw material supply ratio.
In this way, by arbitrarily controlling the growth conditions of the nitride semiconductor layer, the density of dislocations existing in the nitride semiconductor layer can be arbitrarily controlled. Using the above method, it is possible to arbitrarily change the change rate of the dislocation density from the substrate surface along the growth direction, and it is possible to reduce or increase the dislocation density from the substrate surface to the nitride semiconductor layer growth direction. is there. As will be described later, when the dislocation density is high, the etching rate in the plane direction is high, and when the dislocation density is low, the etching rate in the plane direction is low. Therefore, by using the present invention, the nitride is grown along the growth direction. By reducing the dislocation density in the semiconductor layer once and increasing it, the side surface of the nitride semiconductor is inclined so that the middle swells outward, or conversely, the dislocation density in the nitride semiconductor layer is temporarily increased along the growth direction. By increasing and then decreasing, it becomes possible to carry out inclined processing such that the middle is recessed inward. Furthermore, it goes without saying that if the above method is repeatedly used, the side surface of the nitride semiconductor can be easily processed to have a plurality of uneven slope shapes.
窒化物半導体としては、例えば一般式ＡｌXＧａYＩｎZＮ1-AＭA（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化物半導体が多数知られており、本発明においても、それら周知の窒化物半導体を含めて一般式ＡｌXＧａYＩｎZＮ1-AＭA（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化物半導体を何ら制限なく用いることができる。 As the nitride semiconductor, for example, and by the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1, X + Y + Z = 1. Symbol M nitrogen (N) represents another group V element, and 0 ≦ A <1.) Many nitride semiconductors are known, and the present invention also includes these known nitride semiconductors. formula Al X Ga Y in Z N 1 -a M a ( and in 0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1, X + Y + Z = 1. symbol M another is nitrogen (N) A nitride semiconductor represented by a group V element and 0 ≦ A <1) can be used without any limitation.
本発明の窒化物半導体発光素子の基板には、サファイア単結晶（Ａｌ2Ｏ3；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ2Ｏ4）等の酸化物単結晶、ＳｉＣ単結晶、Ｓｉなどの公知の基板材料を何ら制限なく用いることができる。これらの中でもサファイア単結晶またはＳｉＣ単結晶が好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。 The substrate of the nitride semiconductor light emitting device of the present invention includes oxide single crystals such as sapphire single crystals (Al 2 O 3 ; A plane, C plane, M plane, R plane) and spinel single crystals (MgAl 2 O 4 ). A known substrate material such as SiC single crystal or Si can be used without any limitation. Among these, sapphire single crystal or SiC single crystal is preferable. The plane orientation of the substrate is not particularly limited. Moreover, a just board | substrate may be sufficient and the board | substrate which provided the off angle may be sufficient.
上記の基板上に窒化物半導体を積層するために、特許第３０２６０８７号公報や特開平４−２９７０２３号公報に開示されている低温バッファ法や特開２００３−２４３３０２号公報などに開示されているSeeding Process（ＳＰ）法と呼ばれる格子不整合結晶エピタキシャル成長技術を用いることができる。 In order to laminate a nitride semiconductor on the substrate, the low temperature buffer method disclosed in Japanese Patent No. 3026087 and Japanese Patent Laid-Open No. 4-297030, Seeding disclosed in Japanese Patent Laid-Open No. 2003-243302, etc. A lattice mismatch crystal epitaxial growth technique called a Process (SP) method can be used.
低温バッファやＳＰ法などの格子不整合結晶エピタキシャル成長技術を用いた場合、その上に積層する下地としてのＩＩＩ族窒化物半導体は、アンドープかもしくは５×１０17ｃｍ-3程度の低ドープのＧａＮであることが望ましい。下地層の膜厚は、１〜２０μｍであることが望ましく、５〜１５μｍであることが更に好適である。 When a lattice mismatched crystal epitaxial growth technique such as a low-temperature buffer or SP method is used, the group III nitride semiconductor as a base layer to be stacked thereon is undoped or lightly doped GaN of about 5 × 10 17 cm −3. It is desirable to be. The film thickness of the underlayer is desirably 1 to 20 μm, and more preferably 5 to 15 μm.
下地層の上に電極と接触し、電流を供給するためｎ型ＧａＮコンタクト層を成長させる。ｎ型ＧａＮコンタクト層には１×１０18ｃｍ-3〜１×１０19ｃｍ-3になる様にｎ型ドーパントを供給しながら成長させる。ｎ型ドーパントとしては一般的にはＳｉやＧｅが選ばれる。ドーピングに関して一様にドープする場合や周期的に低ドープ層と高ドープ層を繰り返す構造をとる場合がある。特に後者の間歇ドープでは結晶成長中に発生するピットの抑制に有効である。 An n-type GaN contact layer is grown on the underlying layer to contact the electrode and supply current. The n-type GaN contact layer is grown while supplying an n-type dopant so as to be 1 × 10 18 cm −3 to 1 × 10 19 cm −3 . Generally, Si or Ge is selected as the n-type dopant. There may be a case where the doping is uniformly performed or a structure in which a lightly doped layer and a highly doped layer are periodically repeated. In particular, the latter intermittent doping is effective in suppressing pits generated during crystal growth.
ｎ型コンタクト層と発光層との間に、ｎ型クラッド層を設けることが好ましい。ｎ型クラッド層は、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮなどで形成することが可能であるが、ＩｎＧａＮとする場合には発光層のＩｎＧａＮのバンドギャップよりも大きい組成とすることが望ましいことは言うまでもない。ｎ型クラッド層のキャリア濃度は、ｎ型コンタクト層と同じでも良いし、大きくても小さくても良い。 It is preferable to provide an n-type cladding layer between the n-type contact layer and the light emitting layer. The n-type cladding layer can be formed of AlGaN, GaN, InGaN or the like. Needless to say, however, it is desirable that the composition be larger than the band gap of InGaN in the light emitting layer when using InGaN. The carrier concentration of the n-type cladding layer may be the same as that of the n-type contact layer, or may be large or small.
ｎ型クラッド層上の発光層としては量子井戸構造とするのが好適である。井戸層が１つしかない単一量子井戸構造でも良いし、複数の井戸層を有する多重量子井戸構造でも良い。中でも、多重量子井戸構造は、ＩＩＩ族窒化物半導体を用いた素子の構造としては高出力と低駆動電圧を兼ね備えることができるので、好適である。なお、多重量子井戸構造の場合、井戸層（活性層）と障壁層を併わせた全体を本明細では発光層と呼ぶ。 The light emitting layer on the n-type cladding layer preferably has a quantum well structure. A single quantum well structure having only one well layer or a multiple quantum well structure having a plurality of well layers may be used. In particular, the multiple quantum well structure is suitable as a device structure using a group III nitride semiconductor because it can have both high output and low driving voltage. In the case of a multiple quantum well structure, the whole of the well layer (active layer) and the barrier layer together is referred to as a light emitting layer in this specification.
ｐ型層は通常０．０１〜１μｍの厚さで、発光層に接しているｐ型クラッド層と正極を形成するためのｐ型コンタクト層からなる。ｐ型クラッド層とｐ型コンタクト層は兼ねることができる。ｐ型クラッド層は、ＧａＮ、ＡｌＧａＮなどを用いて形成し、ｐ型ドーパントとしてＭｇをドープする。 The p-type layer is usually 0.01 to 1 μm thick, and is composed of a p-type cladding layer in contact with the light emitting layer and a p-type contact layer for forming a positive electrode. The p-type cladding layer and the p-type contact layer can be combined. The p-type cladding layer is formed using GaN, AlGaN, or the like, and doped with Mg as a p-type dopant.
負極は、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限なく用いることができる。ｎ型コンタクト層と接する負極用のコンタクト材料としては、Ａｌ、Ｔｉ、Ｎｉ、Ａｕなどのほか、Ｃｒ、Ｗ、Ｖなどを用いることができる。負極全体を多層構造としてボンディング性などを付与することができることは言うまでもない。特に、最表面をＡｕで覆うことは、ボンディングをしやすくするためには好ましい。 As the negative electrode, negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation. As a contact material for the negative electrode that contacts the n-type contact layer, in addition to Al, Ti, Ni, Au and the like, Cr, W, V, and the like can be used. Needless to say, the entire negative electrode can have a multilayer structure to provide bonding properties and the like. In particular, it is preferable to cover the outermost surface with Au in order to facilitate bonding.
正極も、各種組成および構造の正極が周知であり、これら周知の正極を何ら制限なく用いることができる。
透光性の正極材料としては、Ｐｔ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、Ｃｏなどを含んでも良い。また、その一部が酸化されている構造とすることで、透光性が向上することが知られている。反射型の正極材料としては、上記の材料の他に、Ｒｈ、Ａｇ、Ａｌなどを用いることができる。
また、金属を一切含まず、導電性の酸化物で電極を形成することも可能である。ＩＴＯなどの導電性の酸化物による透明電極などは、接触抵抗を下げることが可能で、望ましい。
As the positive electrode, positive electrodes having various compositions and structures are well known, and these known positive electrodes can be used without any limitation.
The translucent positive electrode material may include Pt, Pd, Au, Cr, Ni, Cu, Co, and the like. Further, it is known that the translucency is improved by using a structure in which a part thereof is oxidized. In addition to the above materials, Rh, Ag, Al, or the like can be used as the reflective positive electrode material.
It is also possible to form an electrode with a conductive oxide that does not contain any metal. A transparent electrode made of a conductive oxide such as ITO is desirable because it can reduce the contact resistance.
基板上に積層した窒化物半導体（ウェハ）を各発光素子に分割し、その半導体層の側面を基板主面の法線に対して傾斜させるため、先ず、正極、負極、及び露出したｐ型層を覆う様に先ずレジストパターンを形成する。レジストはポジ型でもネガ型でもよい。正極および負極を含む個々の発光素子の境界が露出されるように適当なパターンを持ったフォトマスクを用いて一般的な手続きに従ってリソグラフを行う。或いはレジストが上述した電極およびｐ型層を覆って個々の素子が判別できればリソグラフは必ずしも必要ではない。膜厚は０．１μｍ〜２０μｍであるのが好ましい。膜厚が薄いとウェットエッチングの際に膜が剥がれやすく、厚いとリソグラフの解像の問題が生じたり、下のパターンの認識が困難になる。好適には０．５μｍ〜１０μｍであり、更には１μｍ〜５μｍであるのが望ましい。 In order to divide a nitride semiconductor (wafer) stacked on a substrate into light emitting elements and to incline the side surface of the semiconductor layer with respect to the normal line of the main surface of the substrate, first, a positive electrode, a negative electrode, and an exposed p-type layer First, a resist pattern is formed so as to cover. The resist may be positive or negative. Lithography is performed according to a general procedure using a photomask having an appropriate pattern so that the boundaries between individual light emitting elements including the positive electrode and the negative electrode are exposed. Alternatively, the lithograph is not necessarily required if the resist covers the electrodes and p-type layer described above and individual elements can be identified. The film thickness is preferably 0.1 μm to 20 μm. If the film thickness is thin, the film is likely to be peeled off during wet etching, and if it is thick, a problem of lithographic resolution occurs and it is difficult to recognize the lower pattern. The thickness is preferably 0.5 μm to 10 μm, more preferably 1 μm to 5 μm.
次に、各発光素子の外形に沿って窒化物半導体層の基板に達するまでの除去を行なう。除去は、レーザーによって行うのが望ましい。窒化物半導体の吸収端より短い波長のレーザーを選ぶことにより窒化物半導体の１０5ｃｍ-1に及ぶ高い吸収係数の為、被加工位置がレーザー照射位置に限定される。レーザーの光学系を適当に選ぶことにより１０μｍより狭い幅での加工も可能であり、素子収率の向上が図れる。基板のレーザー加工深さは１μｍ以上の範囲で任意に選べるが、加工深さが小さいと後の分割処理の形状不良が発生しやすい。１０μｍ以上であれば不良発生は抑制されるが、２０μｍ以上であれば更に望ましい。 Next, the nitride semiconductor layer is removed along the outer shape of each light emitting element until it reaches the substrate. The removal is preferably performed by a laser. By selecting a laser having a shorter wavelength than the absorption edge of the nitride semiconductor, the processing position is limited to the laser irradiation position because of the high absorption coefficient of 10 5 cm −1 of the nitride semiconductor. By appropriately selecting a laser optical system, processing with a width narrower than 10 μm is possible, and the device yield can be improved. The laser processing depth of the substrate can be arbitrarily selected within a range of 1 μm or more. However, if the processing depth is small, a shape defect in the subsequent division process tends to occur. If it is 10 μm or more, the occurrence of defects is suppressed, but if it is 20 μm or more, it is more desirable.
或は、機械的方法であるダイサーによる方法も可能である。この場合、切断に用いるブレードの選定を好適なものとし、基板への食い込み量をできるだけ小さくとどめることで素子の欠け、割れの発生を抑制することができる。基板への食い込み量は１μｍ〜５０μｍの範囲が適しており、１μｍ〜２０μｍが好ましく、１μｍ〜１０μｍがさらに好ましい。 Or the method by the dicer which is a mechanical method is also possible. In this case, the selection of the blade used for cutting is made suitable, and the chipping and cracking of the element can be suppressed by keeping the amount of biting into the substrate as small as possible. The amount of biting into the substrate is suitably in the range of 1 μm to 50 μm, preferably 1 μm to 20 μm, more preferably 1 μm to 10 μm.
次に形成され溝部にウェットエッチングを施し、凹部（割溝）を形成する。ウェットエッチングはオルトリン酸を用いて行われる。所定の加熱装置に納められたビーカーにオルトリン酸を加え、１００℃〜４００℃に加熱する。加熱温度が低いとエッチング速度が遅く、高すぎるとマスクに剥がれが生ずる。望ましくは１５０℃〜３００℃、さらに望ましくは１８０℃〜２４０℃で、十分なエッチング速度とマスクの耐性の両立が得られる。 Next, wet etching is performed on the formed groove to form a recess (split groove). Wet etching is performed using orthophosphoric acid. Orthophosphoric acid is added to a beaker placed in a predetermined heating device, and heated to 100 ° C to 400 ° C. If the heating temperature is low, the etching rate is slow, and if it is too high, the mask peels off. Desirably 150 ° C. to 300 ° C., more desirably 180 ° C. to 240 ° C., a sufficient balance between etching speed and mask resistance can be obtained.
このとき、エッチングした側面の角度は、窒化物半導体層内に存在する転位密度により変化する。転位密度が高い場合、面方向へのエッチングレートが高くなり、転位密度が低い場合、面方向へのエッチングレートが低くなる。したがって、窒化物半導体層内に存在する転位密度を基板面から漸進的に減少させた場合、エッチングにより形成される傾斜面を容易に図１に示すように基板側に傾斜させることが出来る。逆に、窒化物半導体層内に存在する転位密度を基板面から漸進的に増加させた場合、エッチングにより形成される傾斜面を容易に図２に示すように窒化物半導体層表面側に傾斜させることが出来る。更に、窒化物半導体層内の転位密度の分布の基板に対して垂直方向の変化の割合を変化させることにより、傾斜面が複数の傾斜角度を持つように制御することも可能である。
最後に、形成した凹部（割溝）に沿ってウェハを各発光素子に分割する。
At this time, the angle of the etched side surface varies depending on the dislocation density existing in the nitride semiconductor layer. When the dislocation density is high, the etching rate in the plane direction is high, and when the dislocation density is low, the etching rate in the plane direction is low. Therefore, when the dislocation density existing in the nitride semiconductor layer is gradually decreased from the substrate surface, the inclined surface formed by etching can be easily inclined toward the substrate side as shown in FIG. On the other hand, when the dislocation density existing in the nitride semiconductor layer is gradually increased from the substrate surface, the inclined surface formed by etching is easily inclined to the nitride semiconductor layer surface side as shown in FIG. I can do it. Furthermore, it is possible to control the inclined surface to have a plurality of inclination angles by changing the rate of change of the dislocation density distribution in the nitride semiconductor layer in the direction perpendicular to the substrate.
Finally, the wafer is divided into light emitting elements along the formed recesses (split grooves).
また、各発光素子表面の電極が形成されていない領域の窒化物半導体層の表面に前記溝を形成する場合は、レーザー等による窒化物半導体層の上記除去工程において、所望の位置に所望の深さまで除去した後、次のウェットエッチング工程に移ればよい。勿論、割溝と同等の深さおよび幅にしてもよい。 In addition, when the groove is formed on the surface of the nitride semiconductor layer in the region where the electrode of each light emitting element is not formed, a desired depth is formed at a desired position in the above-described removal process of the nitride semiconductor layer by a laser or the like. After the removal, the next wet etching process may be performed. Of course, it may be the same depth and width as the split groove.
（実施例１）
本発明による実施例を以下に示す。本実施例で作製した発光素子のウェハの平面模式図を図７に示す。図中、１０は発光素子の集合体（ウェハ）、１０１は正極パッド、１０２は透光性の正極、１０３は負極、１０４は個々の発光素子の境界、１０５は窒化物半導体層を除去するラインである。
Example 1
Examples according to the present invention are shown below. FIG. 7 shows a schematic plan view of a wafer of a light-emitting element manufactured in this example. In the figure, 10 is an assembly (wafer) of light emitting elements, 101 is a positive electrode pad, 102 is a translucent positive electrode, 103 is a negative electrode, 104 is a boundary between individual light emitting elements, and 105 is a line for removing the nitride semiconductor layer. It is.
基板としてサファイア（Ａｌ2Ｏ3）Ｃ面基板を用い、その上に特開２００３−２４３３０２号公報にある方法に従って形成されたＡｌＮバッファ層を介してアンドープのＧａＮ層を６μｍ、Ｇｅを周期的にドープして平均のキャリア濃度が１×１０19ｃｍ-3となるようにしたｎ型コンタクト層を４μｍ、Ｉｎ0.1Ｇａ0.9Ｎからなる厚さ１２．５ｎｍのｎ型クラッド層、ＧａＮからなる厚さ１６ｎｍの障壁層とＩｎ0.2Ｇａ0.8Ｎからなる厚さ２．５ｎｍの井戸層を交互に５回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Ｍｇドープ（濃度８×１０19／ｃｍ3）Ａｌ0.03Ｇａ0.97Ｎからなる厚さ０．１５μｍのｐ型コンタクト層を順次積層して基板上の窒化物半導体層とした。 A sapphire (Al 2 O 3 ) C-plane substrate is used as the substrate, and an undoped GaN layer is 6 μm and Ge is periodically passed through an AlN buffer layer formed thereon according to the method disclosed in Japanese Patent Laid-Open No. 2003-243302. An n-type contact layer doped to have an average carrier concentration of 1 × 10 19 cm −3 is 4 μm, an n-type cladding layer made of In 0.1 Ga 0.9 N with a thickness of 12.5 nm, and a thickness made of GaN. A 16 nm barrier layer and a 2.5 nm thick well layer made of In 0.2 Ga 0.8 N were alternately stacked five times, and finally a light emitting layer having a multiple quantum well structure provided with a barrier layer, Mg doped (concentration 8) A p-type contact layer made of × 10 19 / cm 3 ) Al 0.03 Ga 0.97 N and having a thickness of 0.15 μm was sequentially laminated to form a nitride semiconductor layer on the substrate.
以上のように積層した窒化物半導体層を縦方向に薄膜状に加工し、透過電子顕微鏡にて観察した結果、窒化物半導体層内の転位密度は、基板に対して垂直方向に厚さ１．０μｍあたり１００ｃｍ-2の割合で半導体層の成長方向に向けて減少していた。 As a result of processing the nitride semiconductor layer laminated as described above into a thin film shape in the vertical direction and observing with a transmission electron microscope, the dislocation density in the nitride semiconductor layer has a thickness of 1. It decreased toward the growth direction of the semiconductor layer at a rate of 100 cm −2 per 0 μm.
窒化物半導体層の表面に公知のリソグラフとＲＩＥを用いて、個々の素子の境界部分および負極形成部分のｎ型コンタクト層を露出させた。 Using the known lithograph and RIE, the n-type contact layer of the boundary portion of each element and the negative electrode forming portion was exposed on the surface of the nitride semiconductor layer.
この窒化物半導体層のｐ型コンタクト層上の所定の位置に公知のリソグラフおよびリフトオフ法を用いて、ｐ型コンタクト層側から順にＰｔおよびＡｕよりなる透光性の正極を形成した。続いて公知のリソグラフとリフトオフにより、透光性の正極上にボンディング用正極パッドを形成した。次に、露出したｎ型コンタクト層の負極形成部分にコンタクト層側から順にＣｒ、ＴｉおよびＡｕからなる負極を形成した。 A translucent positive electrode made of Pt and Au was formed in this order from the p-type contact layer side at a predetermined position on the p-type contact layer of the nitride semiconductor layer using a known lithograph and lift-off method. Subsequently, a positive electrode pad for bonding was formed on the translucent positive electrode by a known lithograph and lift-off. Next, a negative electrode composed of Cr, Ti, and Au was formed in order from the contact layer side on the negative electrode forming portion of the exposed n-type contact layer.
個々の素子への電極作製工程が終了した図７に示すウェハにリソグラフに用いたフォトレジストを塗布した。再度リソグラフにより発光素子の境界部分のみを露出させた。 The photoresist used for the lithograph was applied to the wafer shown in FIG. 7 in which the electrode fabrication process for each element was completed. Again, only the boundary portion of the light emitting element was exposed by lithography.
窒化物半導体層を基板に達するまで除去する手段としてはレーザーを用いた。レーザーの波長は２６６ｎｍ、周波数は５０ｋＨｚ、出力は１．６Ｗ、加工スピードは７０ｍｍ／秒で基板に２０μｍに達する割溝を作製した。ステージを９０°回転させ、Ｙ軸方向に同様にして割溝を形成した。 A laser was used as means for removing the nitride semiconductor layer until it reached the substrate. A slit having a laser wavelength of 266 nm, a frequency of 50 kHz, an output of 1.6 W, a processing speed of 70 mm / second, and a substrate reaching 20 μm was produced. The stage was rotated 90 °, and split grooves were formed in the same manner in the Y-axis direction.
割溝作製後の基板を、加熱装置を用いて１８０℃に熱したオルトリン酸の入った石英ビーカー中に２０分間浸漬してウェットエッチングを行った。窒化物半導体層のエッチング量は５．２μｍであった。ウェットエッチングの終了した基板及び窒化物半導体層は超音波中で水洗を行い、更に有機洗浄によりレジストからなるエッチングマスクの除去を行った。 The substrate after the production of the split groove was immersed in a quartz beaker containing orthophosphoric acid heated to 180 ° C. using a heating device for 20 minutes to perform wet etching. The etching amount of the nitride semiconductor layer was 5.2 μm. The substrate and the nitride semiconductor layer after the wet etching were washed with water in an ultrasonic wave, and the etching mask made of resist was removed by organic washing.
エッチング処理後の基板と窒化物半導体層（ウェハ）はさらに基板側の研磨により、８０μｍになるまで薄くし、その後ブレーキング装置により個々の発光素子に分離した。このようにして、３５０μｍ角のサイズの発光素子を作製した。 The substrate and nitride semiconductor layer (wafer) after the etching treatment were further thinned to 80 μm by polishing the substrate side, and then separated into individual light emitting elements by a braking device. In this manner, a light emitting element having a size of 350 μm square was manufactured.
分離した発光素子の出力を積分球で評価したところ、２０ｍＡの電流を流した時に８．０ｍＷであった。また素子側面をＳＥＭにより観察したところ、窒化物半導体層の側面は垂直に割れたサファイア基板側面に対して図１に示すように傾いており、窒化物半導体層側面の法線の基板主面の法線に対する傾き角度（θ１）は１３０度であった。 When the output of the separated light emitting element was evaluated with an integrating sphere, it was 8.0 mW when a current of 20 mA was passed. Further, when the device side surface was observed by SEM, the side surface of the nitride semiconductor layer was inclined as shown in FIG. 1 with respect to the side surface of the sapphire substrate that was vertically cracked. The inclination angle (θ1) with respect to the normal was 130 degrees.
（実施例２）
条件を変更した本発明の実施例について示す。
基板上の窒化物半導体層の成長においてｎ型層の成長温度を実施例１より５０℃高くする事で、窒化物半導体層内の転位密度を基板に対して垂直方向に厚さ１．０μｍあたり１０ｃｍ-2の割合で半導体の成長方向に向けて減少させた。その他の成長条件は実施例１と同じである。尚、本実施例では成長温度を変化させる事で、転位密度分布を制御したが、原料供給量比や成長速度、成長圧力など成長に関する諸条件を変化させることで、同様に転位密度分布を制御することが出来る。その後の電極の形成と窒化物半導体層の除去と素子分離と評価は実施例１と同様に行った。
分離した素子の出力を評価したところ７．０ｍＷであった。形成された窒化物半導体層側面の法線の基板主面の法線に対する傾き角度（θ１）は１００度であった。
(Example 2)
An embodiment of the present invention in which the conditions are changed will be described.
In the growth of the nitride semiconductor layer on the substrate, the growth temperature of the n-type layer is set to 50 ° C. higher than that in Example 1, so that the dislocation density in the nitride semiconductor layer is about 1.0 μm thick in the direction perpendicular to the substrate. It decreased toward the growth direction of the semiconductor at a rate of 10 cm −2 . Other growth conditions are the same as those in Example 1. In this example, the dislocation density distribution was controlled by changing the growth temperature, but the dislocation density distribution was similarly controlled by changing various conditions related to growth such as the raw material supply ratio, growth rate, and growth pressure. I can do it. Subsequent electrode formation, nitride semiconductor layer removal, element isolation, and evaluation were performed in the same manner as in Example 1.
When the output of the separated element was evaluated, it was 7.0 mW. The inclination angle (θ1) of the normal line on the side surface of the formed nitride semiconductor layer with respect to the normal line of the main surface of the substrate was 100 degrees.
（比較例１）
比較のためにウェットエッチングを実施しない場合の例を示す。
実施例１と同じ条件で窒化物半導体層の成長と窒化物半導体層の除去を行った。割溝作成後、ウェットエッチングを実施しないで素子分離を行った。分離した発光素子の基板側面は基板主面に対し垂直であった。
分離した発光素子の出力を評価したところ５．１ｍＷであった。また素子の窒化物半導体層側面の角度は垂直に割れた基板側面と略同じ法線を持っていた。
(Comparative Example 1)
For comparison, an example in which wet etching is not performed is shown.
The growth of the nitride semiconductor layer and the removal of the nitride semiconductor layer were performed under the same conditions as in Example 1. After creating the split groove, element isolation was performed without performing wet etching. The substrate side surface of the separated light emitting element was perpendicular to the substrate main surface.
The output of the separated light emitting device was evaluated and found to be 5.1 mW. Further, the angle of the side surface of the nitride semiconductor layer of the device had substantially the same normal as the side surface of the substrate that was vertically broken.
（実施例３）
本発明による実施例を以下に示す。本実施例においては、図８に示す１ｍｍ角の平面に４本の溝を有する発光素子を作製した。図中、２１０が溝であり、２１２は負極、２１４は正極透明電極、２１５は正極パッドである。
基板としてサファイア（Ａｌ2Ｏ3）Ｃ面基板を用い、実施例２と同一条件で窒化物半導体層を形成した。
(Example 3)
Examples according to the present invention are shown below. In this example, a light emitting element having four grooves on a 1 mm square plane shown in FIG. 8 was produced. In the figure, 210 is a groove, 212 is a negative electrode, 214 is a positive electrode transparent electrode, and 215 is a positive electrode pad.
A sapphire (Al 2 O 3 ) C-plane substrate was used as a substrate, and a nitride semiconductor layer was formed under the same conditions as in Example 2.
窒化物半導体層の表面に公知のリソグラフとＲＩＥを用いて、発光素子表面の４本の溝部分、個々の発光素子の境界部分および負極形成部分のｎ型コンタクト層を露出させた。 Using the known lithograph and RIE, the surface of the nitride semiconductor layer was exposed to the four groove portions on the surface of the light emitting device, the boundary portions of the individual light emitting devices, and the n-type contact layer of the negative electrode forming portion.
この窒化物半導体層のｐ型コンタクト層上の所定の位置に公知のリソグラフおよびリフトオフ法を用いて、ＩＴＯよりなる透光性の正極を形成した。続いて公知のリソグラフとリフトオフにより、透光性の正極上にボンディング用正極パッドを形成した。次に、露出したｎ型コンタクト層の負極形成部分にｎ型コンタクト層側から順にＣｒ、ＴｉおよびＡｕからなる負極を形成した。 A translucent positive electrode made of ITO was formed at a predetermined position on the p-type contact layer of the nitride semiconductor layer by using a known lithograph and a lift-off method. Subsequently, a positive electrode pad for bonding was formed on the translucent positive electrode by a known lithograph and lift-off. Next, a negative electrode composed of Cr, Ti, and Au was formed in this order from the n-type contact layer side on the negative electrode forming portion of the exposed n-type contact layer.
個々の発光素子への電極作製工程が終了した図８に示す発光素子が多数形成されているウェハにリソグラフに用いたフォトレジストを塗布した。再度リソグラフにより、発光素子表面の溝を形成する部分と各発光素子の境界部分を露出させた。 A photoresist used for lithography was applied to a wafer on which a large number of light-emitting elements shown in FIG. 8 were formed after the electrode manufacturing process for each light-emitting element was completed. The portion for forming the groove on the surface of the light emitting element and the boundary portion of each light emitting element were exposed by lithograph again.
窒化物半導体層を除去して溝および割溝を形成する手段としてはレーザーを用いた。レーザーの波長は２６６ｎｍ、周波数は５０ｋＨｚ、出力は１．６Ｗ、加工スピードは７０ｍｍ／秒で基板に２０μｍに達する溝および割溝を作製した。レーザーの点滅と、ステージの移動速度を制御することで、発光素子表面の溝と各発光素子境界部分の割溝を望む位置に形成することができた。 A laser was used as means for removing the nitride semiconductor layer to form grooves and split grooves. The laser wavelength was 266 nm, the frequency was 50 kHz, the output was 1.6 W, the processing speed was 70 mm / second, and grooves and split grooves reaching 20 μm were produced on the substrate. By controlling the blinking of the laser and the moving speed of the stage, the groove on the surface of the light emitting element and the dividing groove at the boundary of each light emitting element could be formed at a desired position.
溝および割溝作製後の基板を、溝および割溝の側面を傾斜させるため、加熱装置を用いて１８０℃に熱したオルトリン酸の入った石英ビーカー中に２０分間浸漬してウェットエッチングを行った。窒化物半導体層のエッチング量は５．２μｍであった。ウェットエッチングの終了した基板及び窒化物半導体層は超音波中で水洗を行い、更に有機洗浄によりレジストからなるエッチングマスクの除去を行った。 In order to incline the side surfaces of the grooves and the split grooves, wet etching was performed by immersing the substrate after the grooves and the split grooves in a quartz beaker containing orthophosphoric acid heated to 180 ° C. using a heating device for 20 minutes. . The etching amount of the nitride semiconductor layer was 5.2 μm. The substrate and the nitride semiconductor layer after the wet etching were washed with water in an ultrasonic wave, and the etching mask made of resist was removed by organic washing.
エッチング処理後の基板と窒化物半導体層はさらに基板側の研磨により、８０μｍになるまで薄くし、その後ブレーキング装置により個々の発光素子として分離した。 The substrate and nitride semiconductor layer after the etching treatment were further thinned to 80 μm by polishing the substrate side, and then separated as individual light emitting elements by a braking device.
分離した発光素子の出力を積分球で評価したところ３５０ｍＡの通電に対して２００ｍＷであった。また断面を形成して、溝および割溝側面をＳＥＭにより観察したところ、窒化物半導体層の側面の法線と基板主面の法線との図１に示す傾き角度（θ１）は１００度であった。 When the output of the separated light emitting element was evaluated with an integrating sphere, it was 200 mW with respect to 350 mA. Further, when the cross section was formed and the side surfaces of the groove and the split groove were observed by SEM, the inclination angle (θ1) shown in FIG. 1 between the normal line of the side surface of the nitride semiconductor layer and the normal line of the substrate main surface was 100 degrees. there were.
（実施例４）
発光素子の平面形状を図９に示したようなパターンとしたほかは、実施例３と同様にして発光素子を作製した。図中、２１０が溝であり、２１２は負極、２１４は正極透明電極、２１５は正極パッドである。
個々に分離した発光素子の出力を積分球で評価したところ３５０ｍＡの通電に対して２２０ｍＷであった。また断面を形成して、溝および割溝側面をＳＥＭにより観察したところ、窒化物半導体層の側面の法線と基板主面の法線との図１に示す傾き角度（θ１）は１１０度であった。
Example 4
A light emitting device was fabricated in the same manner as in Example 3 except that the planar shape of the light emitting device was changed to the pattern shown in FIG. In the figure, 210 is a groove, 212 is a negative electrode, 214 is a positive electrode transparent electrode, and 215 is a positive electrode pad.
When the output of the individually separated light emitting elements was evaluated with an integrating sphere, it was 220 mW with respect to 350 mA energization. Further, when the cross section was formed and the side surfaces of the groove and the split groove were observed by SEM, the inclination angle (θ1) shown in FIG. 1 between the normal line of the side surface of the nitride semiconductor layer and the normal line of the substrate main surface was 110 degrees. there were.
（比較例２）
比較のためにウェットエッチングを実施しない場合の例を示す。
実施例３と同じ条件で窒化物半導体層の成長と窒化物半導体層の除去を行った。
溝および割溝作製後、ウェットエッチングを実施しないで素子分離を行った。分離した素子の溝および割溝の側面は基板主面に対し垂直であった。
分離した素子の出力を評価したところ実施例３と同じ電流量の通電で、１２０ｍＷであった。また窒化物半導体層側面の角度は垂直に割れた基板側面と略同じ法線を持っていた。
(Comparative Example 2)
For comparison, an example in which wet etching is not performed is shown.
The nitride semiconductor layer was grown and the nitride semiconductor layer was removed under the same conditions as in Example 3.
After the grooves and split grooves were fabricated, element isolation was performed without performing wet etching. The side surfaces of the separated element grooves and split grooves were perpendicular to the main surface of the substrate.
When the output of the separated element was evaluated, it was 120 mW with the same amount of current as Example 3. In addition, the angle of the side surface of the nitride semiconductor layer had substantially the same normal as that of the side surface of the substrate that was vertically broken.
（実施例５〜１０）
これらの実施例ではさらに色々な形状の窒化物半導体発光素子を作製して特性を比較した。これらのチップデザインは、３５０μｍ角のチップの４倍の面積のチップを狙った。図１０、１１および１２は、それぞれ実施例５、７および９で作製した発光素子の平面模式図である。図中、２１０が溝であり、２１２は負極、２１４は正極透明電極、２１５は正極パッドである。実施例６、８および１０は溝２１０を形成しなかったことを除いて、それぞれ実施例５、７および９と同一である。
(Examples 5 to 10)
In these examples, nitride semiconductor light emitting devices having various shapes were produced and the characteristics were compared. These chip designs aimed at a chip having an area four times that of a 350 μm square chip. 10, 11 and 12 are schematic plan views of the light emitting devices fabricated in Examples 5, 7 and 9, respectively. In the figure, 210 is a groove, 212 is a negative electrode, 214 is a positive electrode transparent electrode, and 215 is a positive electrode pad. Examples 6, 8, and 10 are the same as Examples 5, 7, and 9, respectively, except that the
窒化物半導体層構造は以下のとおりである。基板としてサファイア（Ａｌ2Ｏ3）Ｃ面基板を用い、その上に特開２００３−２４３３０２号公報にある方法に従って形成されたＡｌＮバッファ層を介してアンドープのＧａＮ層を６μｍ、Ｓｉをドープして平均のキャリア濃度が１×１０19ｃｍ-3となるようにしたｎ型コンタクト層を２μｍ、Ｉｎ0.1Ｇａ0.9ＮからなりＳｉをドープした厚さ１２．５ｎｍのｎ型クラッド層、ＧａＮからなる厚さ１６ｎｍの障壁層とＩｎ0.2Ｇａ0.8Ｎからなる厚さ２．５ｎｍの井戸層を交互に５回積層させた後、最後に障壁層を設けた多重量子井戸構造の発光層、Ｍｇドープ（濃度１×１０20／ｃｍ3）Ａｌ0.08Ｇａ0.92Ｎからなる厚さ２０ｎｍのｐ型クラッド層およびＭｇドープ（濃度８×１０19／ｃｍ3）Ａｌ0.03Ｇａ0.97Ｎからなる厚さ０．２μｍのｐ型コンタクト層を順次積層して基板上の窒化物半導体層とした。 The nitride semiconductor layer structure is as follows. A sapphire (Al 2 O 3 ) C-plane substrate is used as the substrate, and an undoped GaN layer is doped with 6 μm and Si through an AlN buffer layer formed according to the method disclosed in Japanese Patent Laid-Open No. 2003-243302. An n-type contact layer having an average carrier concentration of 1 × 10 19 cm −3 is 2 μm, a Si-doped n2.5 clad layer made of In 0.1 Ga 0.9 N, and a thickness of GaN. A 16 nm thick barrier layer and a 2.5 nm thick well layer made of In 0.2 Ga 0.8 N were alternately stacked five times, and finally a light emitting layer having a multiple quantum well structure provided with a barrier layer, Mg doped (concentration) 1 × 10 20 / cm 3) Al 0.08 Ga 0.92 p -type cladding layer and Mg-doped thick 20nm consisting N (concentration 8 × 10 19 / cm 3) thickness 0.2μm consisting Al 0.03 Ga 0.97 N And the nitride semiconductor layer on the substrate by sequentially stacking a p-type contact layer.
得られた窒化物半導体積層構造体を用いて、実施例３と同様の手順により、正極、負極、溝および割溝を作製した後、各発光素子に分割した。
得られた発光素子を実施例３と同様に評価し、結果を表１に示した。実施例５と６、実施例７と８および実施例９と１０をそれぞれ比較すると、いずれの場合も、発光素子表面に溝を形成することによって、発光出力が５％前後も増加していることが判る。
Using the obtained nitride semiconductor multilayer structure, a positive electrode, a negative electrode, a groove and a split groove were produced in the same procedure as in Example 3, and then divided into light emitting elements.
The obtained light emitting device was evaluated in the same manner as in Example 3, and the results are shown in Table 1. Comparing Examples 5 and 6, Example 7 and 8, and Examples 9 and 10, respectively, the light output increased by about 5% by forming a groove on the surface of the light emitting element in any case. I understand.
本発明の窒化物半導体発光素子は割溝加工におけるダメージが少なく、光の取り出し効率が高いので、高輝度の発光ダイオードとして利用することができる。 Since the nitride semiconductor light emitting device of the present invention has little damage in the split groove processing and high light extraction efficiency, it can be used as a light emitting diode with high brightness.
１０ 発光素子の集合体（ウェハ）
１０１ 正極パッド
１０２ 透光性の正極
１０３ 負極
１０４ 個々の素子の境界
１０５ 窒化物半導体層を除去するライン
２０１ 基板
２０２ 窒化物半導体層
２０３ 光の進行矢線
２０４、２０６ 窒化物半導体層の側面の法線
２０５ 基板主面の法線
２０７、２０８ 窒化物半導体層の側面
２１０、２１１ 溝
２１２ 負極
２１４ 正極透明電極
２１５ 正極パッド
３０１ 基板
３０２ 窒化物半導体層
３０３ 転位
10 Assembly of light emitting elements (wafer)
DESCRIPTION OF
Claims (31)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006253013A JP5025199B2 (en) | 2005-09-20 | 2006-09-19 | Group III nitride semiconductor light emitting device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005271356 | 2005-09-20 | ||
| JP2005271356 | 2005-09-20 | ||
| JP2005273711 | 2005-09-21 | ||
| JP2005273711 | 2005-09-21 | ||
| JP2006253013A JP5025199B2 (en) | 2005-09-20 | 2006-09-19 | Group III nitride semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007116114A true JP2007116114A (en) | 2007-05-10 |
| JP5025199B2 JP5025199B2 (en) | 2012-09-12 |
Family
ID=38097986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006253013A Active JP5025199B2 (en) | 2005-09-20 | 2006-09-19 | Group III nitride semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5025199B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004569A (en) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | Group iii nitride-based semiconductor light emitting element |
| JP2010171376A (en) * | 2008-12-26 | 2010-08-05 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor light-emitting device |
| WO2010150809A1 (en) * | 2009-06-24 | 2010-12-29 | 日亜化学工業株式会社 | Nitride semiconductor light emitting diode |
| JP2013055186A (en) * | 2011-09-02 | 2013-03-21 | Stanley Electric Co Ltd | Semiconductor light emitting element array and lighting fixture for vehicle |
| US9276170B2 (en) | 2012-10-23 | 2016-03-01 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308532A (en) * | 1997-05-06 | 1998-11-17 | Sony Corp | Semiconductor light-emitting element |
| JP2004503114A (en) * | 2000-07-10 | 2004-01-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip |
| JP2004087930A (en) * | 2002-08-28 | 2004-03-18 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting device |
-
2006
- 2006-09-19 JP JP2006253013A patent/JP5025199B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308532A (en) * | 1997-05-06 | 1998-11-17 | Sony Corp | Semiconductor light-emitting element |
| JP2004503114A (en) * | 2000-07-10 | 2004-01-29 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip |
| JP2004087930A (en) * | 2002-08-28 | 2004-03-18 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004569A (en) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | Group iii nitride-based semiconductor light emitting element |
| US8829545B2 (en) | 2007-06-21 | 2014-09-09 | Sumitomo Electric Industries, Ltd. | Group III nitride semiconductor light-emitting device |
| JP2010171376A (en) * | 2008-12-26 | 2010-08-05 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor light-emitting device |
| WO2010150809A1 (en) * | 2009-06-24 | 2010-12-29 | 日亜化学工業株式会社 | Nitride semiconductor light emitting diode |
| US9048385B2 (en) | 2009-06-24 | 2015-06-02 | Nichia Corporation | Nitride semiconductor light emitting diode |
| JP2013055186A (en) * | 2011-09-02 | 2013-03-21 | Stanley Electric Co Ltd | Semiconductor light emitting element array and lighting fixture for vehicle |
| US9276170B2 (en) | 2012-10-23 | 2016-03-01 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5025199B2 (en) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8866186B2 (en) | Group III nitride semiconductor light-emitting device | |
| JP5556657B2 (en) | Group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor light emitting device, and lamp | |
| JP5250856B2 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device | |
| KR100649769B1 (en) | Semiconductor light emitting diode and method for fabricating the same | |
| US7947995B2 (en) | Gallium nitride-based compound semiconductor light emitting device | |
| KR101006139B1 (en) | Process for fabrication of nitride semiconductor light emitting device | |
| US7652299B2 (en) | Nitride semiconductor light-emitting device and method for fabrication thereof | |
| US20110204412A1 (en) | Method for manufacturing semiconductor light emitting element | |
| KR101000311B1 (en) | Semiconductor light emitting device and manufacturing method of the same | |
| JP4937599B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP5025199B2 (en) | Group III nitride semiconductor light emitting device | |
| KR20070044099A (en) | Nitride-based light emitting diode and manufacturing method of the same | |
| KR101018106B1 (en) | METHOD FOR MANUFACTURING GaN LIGHT EMITTING DIODE HAVING INVERSED MESA STRUCTURE | |
| KR101909437B1 (en) | Semiconductor Light Emitting Device and Method Manufacturing Thereof | |
| KR100674486B1 (en) | Nitride semiconductor light-emitting device and method for fabrication thereof | |
| JP4282743B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP5123331B2 (en) | Nitride semiconductor chip manufacturing method and nitride semiconductor chip | |
| JP6755230B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
| JP6259286B2 (en) | Nitride semiconductor light emitting device | |
| JP2008306225A (en) | Gallium nitride based compound semiconductor light-emitting device | |
| JP2008306224A (en) | Gallium nitride based compound semiconductor light-emitting device | |
| JP2015002239A (en) | Nitride semiconductor light-emitting element, and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5025199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |