JP2007104482A - Signal transmission circuit - Google Patents

Signal transmission circuit Download PDF

Info

Publication number
JP2007104482A
JP2007104482A JP2005293714A JP2005293714A JP2007104482A JP 2007104482 A JP2007104482 A JP 2007104482A JP 2005293714 A JP2005293714 A JP 2005293714A JP 2005293714 A JP2005293714 A JP 2005293714A JP 2007104482 A JP2007104482 A JP 2007104482A
Authority
JP
Japan
Prior art keywords
transmission
signal
circuit
driver
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005293714A
Other languages
Japanese (ja)
Inventor
Kenji Fujita
憲司 藤田
Hidetoshi Kaida
英俊 海田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005293714A priority Critical patent/JP2007104482A/en
Publication of JP2007104482A publication Critical patent/JP2007104482A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To continue transmission without affecting an entire transmission system even if a circuit fault or the like occurs. <P>SOLUTION: The signal transmission circuit comprises a pair of transmission cables 6, a termination circuit having impedance equal with these cables 6 and transmission/reception circuits 1, 2, 3, ..., N-1, N, each of the transmission/reception circuits comprises two or more driver circuits 11, 16, 21, 26 connected in series or the like. Thus, even if a short-circuit fault occurs in one driver circuit, an entire transmission system is not affected by the fault. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、複数の送受信回路の相互間で送受信を行なう信号伝送回路において、回路故障が発生した場合においても他の回路に影響を及ぼさないようにした信号伝送回路に関する。   The present invention relates to a signal transmission circuit that performs transmission / reception among a plurality of transmission / reception circuits so that other circuits are not affected even when a circuit failure occurs.

図５に特許文献１，２に記載の伝送回路を示す。
図５において、１，２，３，…，Ｎ−１，Ｎは送受信回路、６は電線４と５からなる１対の伝送ケーブル、７は伝送ケーブル６のシールド線（シールド電極）、８と９は伝送ケーブル６と等しいインピーダンスを持つ終端抵抗を示す。送受信回路１，２，３，…，Ｎ−１，Ｎはおのおの伝送ケーブル６に並列に接続され、相互に信号をやり取りする。終端抵抗８，９は伝送ケーブル６の終端に並列に接続され、伝送ケーブル６の終端での信号の反射を防止する。
送受信回路１，２，３，…，Ｎ−１，Ｎのいずれかから送信された信号は、伝送ケーブル６を経由しすべての送受信回路に伝達される。送受信回路１は、パルストランス１２とドライバ１３からなるドライバ回路１１とレシーバ１４から構成される。送受信回路２，３，…，Ｎ−１，Ｎも同様である。 FIG. 5 shows a transmission circuit described in Patent Documents 1 and 2.
In FIG. 5, 1, 2, 3,..., N-1, N are transmission / reception circuits, 6 is a pair of transmission cables composed of electric wires 4 and 5, 7 is a shield wire (shield electrode) of the transmission cable 6, and Reference numeral 9 denotes a terminating resistor having an impedance equal to that of the transmission cable 6. The transmission / reception circuits 1, 2, 3,..., N-1, N are connected in parallel to the transmission cable 6 and exchange signals with each other. Termination resistors 8 and 9 are connected in parallel to the end of the transmission cable 6 to prevent signal reflection at the end of the transmission cable 6.
Signals transmitted from any of the transmission / reception circuits 1, 2, 3,..., N-1, N are transmitted to all the transmission / reception circuits via the transmission cable 6. The transmission / reception circuit 1 includes a driver circuit 11 including a pulse transformer 12 and a driver 13 and a receiver 14. The same applies to the transmission / reception circuits 2, 3,..., N-1, N.

ここで、送受信回路１からの送信信号を、送受信回路２が受信する場合を例に動作を説明する。送受信回路１のドライバ１３のイネーブル信号（ＥＮｉｎ１）にＨ（ハイ）レベルが入力されている間、ドライバ１３は送信データ信号（Ｄｉｎ１）に基づく送信信号をパルストランス１２に印加する。パルストランス１２は伝送ケーブル６を介し、送受信回路２，３，…，Ｎ−１，Ｎに送信信号を伝達する。   Here, the operation will be described by taking as an example a case where the transmission / reception circuit 2 receives a transmission signal from the transmission / reception circuit 1. While the H (high) level is input to the enable signal (ENin1) of the driver 13 of the transmission / reception circuit 1, the driver 13 applies a transmission signal based on the transmission data signal (Din1) to the pulse transformer 12. The pulse transformer 12 transmits a transmission signal to the transmission / reception circuits 2, 3,..., N−1, N via the transmission cable 6.

送受信回路２に伝送された信号は、送受信回路２内部のパルストランス２２を介しレシーバ２４に伝達される。レシーバ２４は伝達されてきた信号に基き、受信信号（Ｄｏｕｔ２）を出力する。送受信回路１，３，…，Ｎ−１，Ｎの内部ドライバも同様の動作により、受信信号（Ｄｏｕｔ１，…）を出力する。また、送受信回路２，３，…，Ｎ−１，Ｎの内部ドライバも同様の動作により、伝送信号（Ｄｉｎ２，…）に基づく送信信号を出力可能である。
図５の信号伝送回路により、送受信回路１，２，３，…，Ｎ−１，Ｎの相互間で信号伝送が可能である。信号を送信する際には、信号を送信するタイミングを他の送受信回路とずらし信号の衝突を防止する（時分割方式）。 The signal transmitted to the transmission / reception circuit 2 is transmitted to the receiver 24 via the pulse transformer 22 inside the transmission / reception circuit 2. The receiver 24 outputs a received signal (Dout2) based on the transmitted signal. The internal drivers of the transmission / reception circuits 1, 3,..., N-1, N also output reception signals (Dout1,...) By the same operation. Also, the internal drivers of the transmission / reception circuits 2, 3,..., N-1, N can output a transmission signal based on the transmission signal (Din2,...) By the same operation.
The signal transmission circuit shown in FIG. 5 enables signal transmission between the transmission / reception circuits 1, 2, 3,..., N-1, N. When transmitting a signal, the signal transmission timing is shifted from other transmission / reception circuits to prevent signal collision (time division method).

信号を送信するタイミングが複数の送受信回路で一致すると、伝送ケーブル６を複数のドライバで駆動することになる。複数のドライバが互いに異なるレベルの信号を送信しようとすると、ドライバに大きな電流が流れドライバが焼損に至ることがある。ドライバ１３の出力が短絡故障すると、パルストランス１２を介し伝送ケーブル６も短絡状態となる。伝送ケーブル６が短絡状態となると、送受信回路１，２，３，…，Ｎ−１，Ｎの相互間で信号伝送ができなくなり、信号伝送システム全体が動作不能となる。また、その他の原因によっても信号伝送回路の部品が故障することがあり、信号伝送システムの動作に影響を与える。   When the signal transmission timings coincide in a plurality of transmission / reception circuits, the transmission cable 6 is driven by a plurality of drivers. When a plurality of drivers try to transmit signals of different levels, a large current may flow through the driver, causing the driver to burn out. When the output of the driver 13 is short-circuited, the transmission cable 6 is also short-circuited via the pulse transformer 12. When the transmission cable 6 is short-circuited, signal transmission between the transmission / reception circuits 1, 2, 3,..., N−1, N becomes impossible and the entire signal transmission system becomes inoperable. In addition, other causes may cause failure of the components of the signal transmission circuit, affecting the operation of the signal transmission system.

特開昭５０−０２９１１７号公報Japanese Patent Laid-Open No. 50-029117 特開平０８−０９７８６４号公報JP 08-097864 A

上記のように、図５に示すものでは、ドライバ出力の短絡故障などの回路故障が、システム全体に悪影響を与えるという問題がある。
したがって、この発明の課題は、回路故障がシステム全体に悪影響を与えないようにすることにある。 As described above, the circuit shown in FIG. 5 has a problem that a circuit fault such as a short circuit fault of the driver output adversely affects the entire system.
Accordingly, an object of the present invention is to prevent a circuit failure from adversely affecting the entire system.

このような課題を解決するため、請求項１の発明では、一対の伝送ケーブルと、この伝送ケーブルと等しいインピーダンスを持つ終端回路と、複数の送受信回路とを備えた信号伝送回路において、
前記終端回路は前記伝送ケーブルの両端にそれぞれ接続され、前記送受信回路は直列接続された２個以上のドライバ回路から構成することを特徴とする。 In order to solve such problems, in the invention of claim 1, in a signal transmission circuit comprising a pair of transmission cables, a termination circuit having an impedance equal to that of the transmission cable, and a plurality of transmission / reception circuits,
The termination circuit is connected to both ends of the transmission cable, and the transmission / reception circuit is composed of two or more driver circuits connected in series.

上記請求項１の発明においては、前記ドライバ回路の直列接続点のいずれかを、インピーダンス素子を介して前記伝送ケーブルのシ−ルド電極に接続することができ（請求項２の発明）、これら請求項１または２の発明においては、前記ドライバ回路は、パルストランスを介してドライバを前記伝送ケーブルに接続することができる（請求項３の発明）。また、この請求項３の発明においては、前記パルストランスを介して直列接続されたドライバのそれぞれにレシーバを並列に接続し、各レシーバの出力信号波形の違いを検出することができる（請求項４の発明）。   In the first aspect of the invention, any one of the series connection points of the driver circuits can be connected to the shield electrode of the transmission cable via an impedance element (the second aspect of the invention). In the invention of item 1 or 2, the driver circuit can connect the driver to the transmission cable via a pulse transformer (invention of claim 3). In the invention of claim 3, a receiver is connected in parallel to each of the drivers connected in series via the pulse transformer, and the difference in the output signal waveform of each receiver can be detected. Invention).

この発明によれば、ドライバ短絡故障，レシーバ故障，伝送ケーブル故障等があった場合にも、信号伝送システム全体に悪影響を与えることなく信号伝送を継続できるだけでなく、各故障の発生箇所を正確に検出することが可能となる。   According to the present invention, even when there is a driver short-circuit failure, receiver failure, transmission cable failure, etc., not only can signal transmission continue without adversely affecting the entire signal transmission system, but also the location where each failure occurs can be accurately determined. It becomes possible to detect.

図１はこの発明の実施の形態を示す回路図である。同図からも明らかなように、これは図５に示す送受信回路１，２，３，…，Ｎ−１，Ｎの内部構成を変更したものである。すなわち、送受信回路１は、ドライバ回路１１とドライバ回路１６との直列接続回路に、レシーバ１４を並列接続して構成される。ドライバ回路１１はドライバ１３からなり、ドライバ回路１６はドライバ１８からなっており、この構成は他の送受信回路２，３，…，Ｎ−１，Ｎも同様である。   FIG. 1 is a circuit diagram showing an embodiment of the present invention. As can be seen from the figure, this is a modification of the internal configuration of the transmission / reception circuits 1, 2, 3,..., N-1, N shown in FIG. That is, the transmission / reception circuit 1 is configured by connecting a receiver 14 in parallel to a series connection circuit of a driver circuit 11 and a driver circuit 16. The driver circuit 11 is composed of a driver 13, and the driver circuit 16 is composed of a driver 18. This configuration is the same for the other transmission / reception circuits 2, 3,..., N-1, N.

先ず、図１の正常時の動作について説明する。
送受信回路１のドライバ１３のイネーブル信号（ＥＮｉｎ１）にＨレベルが入力されている間、ドライバ１３は送信データ信号（Ｄｉｎ１）に基づく送信信号を出力する。ドライバ１８も同様に、イネーブル信号（ＥＮｉｎ１）にＨレベルが入力されている間、送信データ信号（Ｄｉｎ１）に基づく送信信号を出力する。ドライバ１３の出力信号は、ドライバ１３とドライバ１８の接続点電位に対してプラス電圧とし、ドライバ１８の出力信号は接続点電位に対してマイナス電圧とする。ドライバ１３とドライバ１８は直列接続されているので、ドライバ１３，１８の送信信号を加え合わせた信号が伝送ケーブル６に印加される。 First, the normal operation of FIG. 1 will be described.
While the H level is input to the enable signal (ENin1) of the driver 13 of the transmission / reception circuit 1, the driver 13 outputs a transmission signal based on the transmission data signal (Din1). Similarly, the driver 18 outputs a transmission signal based on the transmission data signal (Din1) while the H level is input to the enable signal (ENin1). The output signal of the driver 13 is a positive voltage with respect to the connection point potential between the driver 13 and the driver 18, and the output signal of the driver 18 is a negative voltage with respect to the connection point potential. Since the driver 13 and the driver 18 are connected in series, a signal obtained by adding the transmission signals of the drivers 13 and 18 is applied to the transmission cable 6.

伝送ケーブル６に印加されて伝送されてきた信号は、送受信回路２内部のレシーバ２４に伝達される。レシーバ２４は、伝達されてきた信号に基き受信信号（Ｄｏｕｔ２）を出力する。このように、送受信回路１から送受信回路２に信号が伝送される。全てのドライバのイネーブル信号（ＥＮｉｎ）がＬ（ロー）レベルとなり、伝送ケーブル６に信号が伝送されていない場合、各レシーバはＨレベルを出力する。送受信回路１，３，…，Ｎ−１，Ｎ内部のレシーバも、同様に受信信号を出力する。また、送受信回路２，３，…，Ｎ−１，Ｎ内部のドライバも、同様に送信信号を出力可能である。   The signal applied to the transmission cable 6 and transmitted is transmitted to the receiver 24 in the transmission / reception circuit 2. The receiver 24 outputs a reception signal (Dout2) based on the transmitted signal. In this way, a signal is transmitted from the transmission / reception circuit 1 to the transmission / reception circuit 2. When the enable signals (ENin) of all the drivers become L (low) level and no signal is transmitted to the transmission cable 6, each receiver outputs an H level. Similarly, the receivers in the transmission / reception circuits 1, 3,..., N-1, N also output reception signals. Further, the drivers in the transmission / reception circuits 2, 3,..., N-1, N can similarly output transmission signals.

次に、ドライバ故障の例として、ドライバ１８の短絡故障時の動作について説明する。
ドライバ１３はイネーブル信号（ＥＮｉｎ１）にＨレベルが入力されている間、送信データ信号（Ｄｉｎ１）に基づく送信信号を出力する。しかし、ここではドライバ１８は故障しているので、イネーブル信号（ＥＮｉｎ１）にＨレベルが入力されても出力電圧は０のままである。よって、送受信回路１の送信時に伝送ケーブル６に印加される信号電圧は、正常動作時の半分となる。また、伝送ケーブル６により送受信回路２，３，…，Ｎ−１，Ｎに印加される信号電圧も正常動作時の半分となる。レシーバの入力感度を信号電圧が正常動作時の半分になっても受信可能としておくことにより、ドライバの短絡故障時においても伝送動作を継続することができる。 Next, as an example of a driver failure, an operation when the driver 18 is short-circuited will be described.
The driver 13 outputs a transmission signal based on the transmission data signal (Din1) while the H level is input to the enable signal (ENin1). However, since the driver 18 is malfunctioning here, the output voltage remains 0 even when the H level is input to the enable signal (ENin1). Therefore, the signal voltage applied to the transmission cable 6 at the time of transmission by the transmission / reception circuit 1 is half that during normal operation. Further, the signal voltage applied to the transmission / reception circuits 2, 3,..., N-1, N by the transmission cable 6 is also half that of the normal operation. By making the input sensitivity of the receiver receivable even when the signal voltage is half that during normal operation, the transmission operation can be continued even in the event of a short circuit failure of the driver.

図２にこの発明の他の実施の形態を示す。
これは、図５に示す送受信回路１，２，３，…，Ｎ−１，Ｎの内部構成を変更するとともに、ＡＮＤ（論理積）ゲート３１，３２，…、ＥＸＯＲ（排他的論理和）ゲート４１，４２，…を追加したものである。
図示のように、送受信回路１はドライバ回路１１とドライバ回路１６との直列接続回路から構成され、ドライバ回路１１とドライバ回路１６との接続点は、インピーダンス素子１５を介して伝送ケーブル６のシールド線７に接続される。 FIG. 2 shows another embodiment of the present invention.
This changes the internal structure of the transmission / reception circuits 1, 2, 3,..., N-1, N shown in FIG. 5 and AND (logical product) gates 31, 32, ..., EXOR (exclusive OR) gates. 41, 42,... Are added.
As shown in the figure, the transmission / reception circuit 1 is constituted by a series connection circuit of a driver circuit 11 and a driver circuit 16, and a connection point between the driver circuit 11 and the driver circuit 16 is a shielded wire of the transmission cable 6 via an impedance element 15. 7 is connected.

ドライバ回路１１はパルストランス１２とドライバ１３とレシーバ１４から構成され、ドライバ回路１６はパルストランス１７とドライバ１８とレシーバ１９から構成される。ＡＮＤゲート３１はレシーバ１４の出力（Ｄｏｕｔ１１）とレシーバ１９の出力（Ｄｏｕｔ１２）の論理積から受信信号（Ｄｏｕｔ１）を、ＥＸＯＲゲート４１はレシーバ１４の出力（Ｄｏｕｔ１１）とレシーバ１９の出力（Ｄｏｕｔ１２）の排他的論理和から故障信号１を作成する。他の送受信回路２，３，…，Ｎ−１，Ｎも同様であり、受信信号（Ｄｏｕｔ２，…）と故障信号２，…を作成する。   The driver circuit 11 includes a pulse transformer 12, a driver 13, and a receiver 14, and the driver circuit 16 includes a pulse transformer 17, a driver 18, and a receiver 19. The AND gate 31 receives the reception signal (Dout1) from the logical product of the output (Dout11) of the receiver 14 and the output (Dout12) of the receiver 19, and the EXOR gate 41 outputs the output (Dout11) of the receiver 14 and the output (Dout12) of the receiver 19 A fault signal 1 is created from the exclusive OR. The other transmission / reception circuits 2, 3,..., N-1, N are the same, and generate reception signals (Dout2,...) And failure signals 2,.

ここで、送受信回路１からの伝送信号を送受信回路２で受信する場合と、送受信回路２からの伝送信号を送受信回路１で受信する場合について、図３を参照して説明する。なお、図３の（ａ）は正常動作時を、同（ｂ）はドライバ１８故障時を、同（ｃ）はレシーバ１９の故障時をそれぞれ示す。また、ＥＮｉｎは送受信回路１のイネーブル信号、Ｄｉｎは送信データ信号、Ｌｉｎｅは伝送ケーブル６の電圧、Ｄｏｕｔ１１，Ｄｏｕｔ１２は送受信回路１の受信信号、Ｄｏｕｔ１はＡＮＤゲート３１の出力、故障信号１はＥＸＯＲゲート４１の出力、Ｄｏｕｔ２１，Ｄｏｕｔ２２は送受信回路２の受信信号、Ｄｏｕｔ２はＡＮＤゲート３２の出力、故障信号２はＥＸＯＲゲート４２の出力をそれぞれ示す。   Here, a case where the transmission signal from the transmission / reception circuit 1 is received by the transmission / reception circuit 2 and a case where the transmission signal from the transmission / reception circuit 2 is received by the transmission / reception circuit 1 will be described with reference to FIG. 3A shows the normal operation, FIG. 3B shows the time when the driver 18 fails, and FIG. 3C shows the time when the receiver 19 fails. ENin is an enable signal of the transmission / reception circuit 1, Din is a transmission data signal, Line is a voltage of the transmission cable 6, Dout11 and Dout12 are reception signals of the transmission / reception circuit 1, Dout1 is an output of the AND gate 31, and a failure signal 1 is an EXOR gate. 41, Dout21 and Dout22 are received signals of the transmission / reception circuit 2, Dout2 is an output of the AND gate 32, and a failure signal 2 is an output of the EXOR gate 42.

図３（ａ）に正常時の動作波形を示す。
送受信回路１のドライバ１３のイネーブル信号（ＥＮｉｎ１）にＨレベルが入力されている間、ドライバ１３は送信データ信号（Ｄｉｎ１）に基づく送信信号をパルストランス１２に印加する。ドライバ１８も同様に、イネーブル信号（ＥＮｉｎ１）にＨレベルが入力されている間、送信データ信号（Ｄｉｎ１）に基づく送信信号をパルストランス１７に印加する。パルストランス１２と１７は直列接続されているので、ドライバ１３からの送信信号とドライバ１８からの送信信号とを加え合わせたものが伝送ケーブル６に印加される。 FIG. 3A shows an operation waveform in a normal state.
While the H level is input to the enable signal (ENin1) of the driver 13 of the transmission / reception circuit 1, the driver 13 applies a transmission signal based on the transmission data signal (Din1) to the pulse transformer 12. Similarly, the driver 18 applies a transmission signal based on the transmission data signal (Din1) to the pulse transformer 17 while the H level is input to the enable signal (ENin1). Since the pulse transformers 12 and 17 are connected in series, a combination of the transmission signal from the driver 13 and the transmission signal from the driver 18 is applied to the transmission cable 6.

伝送ケーブル６に印加され伝送されてきた信号は、送受信回路２のパルストランス２２と２７を介し、レシーバ２４と２９にそれぞれ伝達される。レシーバ２４は伝達されてきた信号に基づき受信信号１（Ｄｏｕｔ２１）を、同様にレシーバ２９は受信信号２（Ｄｏｕｔ２２）をそれぞれ出力する。このように、送受信回路１から送受信回路２に信号が伝送される。すべてのドライバのイネーブル信号（ＥＮｉｎ）がＬレベルとなり、伝送ケーブル６に信号が伝送されていない場合、各レシーバはＨレベルを出力する。   Signals applied and transmitted to the transmission cable 6 are transmitted to the receivers 24 and 29 via the pulse transformers 22 and 27 of the transmission / reception circuit 2, respectively. The receiver 24 outputs the received signal 1 (Dout21) based on the transmitted signal, and similarly the receiver 29 outputs the received signal 2 (Dout22). In this way, a signal is transmitted from the transmission / reception circuit 1 to the transmission / reception circuit 2. When the enable signals (ENin) of all the drivers are at the L level and no signal is transmitted to the transmission cable 6, each receiver outputs an H level.

正常動作時は、レシーバ２４に入力される信号とレシーバ２９に入力される信号とは同じなので、受信信号（Ｄｏｕｔ２）は受信信号１（Ｄｏｕｔ２１）や受信信号２（Ｄｏｕｔ２２）と同一の波形となり、故障信号２は常にＬレベルとなる。送受信回路１，３，Ｎ−１，Ｎ内部のレシーバも、上記と同様に受信信号を出力する。また、送受信回路２，３，Ｎ−１，Ｎ内部のドライバも、上記と同様に送信信号を出力可能である。   During normal operation, since the signal input to the receiver 24 and the signal input to the receiver 29 are the same, the received signal (Dout2) has the same waveform as the received signal 1 (Dout21) and the received signal 2 (Dout22). The failure signal 2 is always at L level. The receivers in the transmission / reception circuits 1, 3, N-1, and N also output reception signals in the same manner as described above. Further, the drivers in the transmission / reception circuits 2, 3, N-1, and N can output transmission signals in the same manner as described above.

図３（ｂ）に、ドライバ１８の短絡故障時の動作波形を示す。
ドライバ１３は送受信回路１のイネーブル信号（ＥＮｉｎ１）にＨレベルが入力されている間、送信データ信号（Ｄｉｎ１）に基づく送信信号をパルストランス１２に印加する。しかし、ドライバ１８はイネーブル信号（ＥＮｉｎ１）にＨレベルが入力されても、出力電圧は０のままである。よって、送受信回路１の送信時に伝送ケーブル６に印加される信号電圧は、正常動作時の半分となる。レシーバの入力感度を、信号電圧が正常動作時の半分になっても受信可能な程度とすることで、ドライバの短絡故障時においても伝送動作を継続することができる。 FIG. 3B shows an operation waveform when the driver 18 is short-circuited.
The driver 13 applies a transmission signal based on the transmission data signal (Din1) to the pulse transformer 12 while the H level is input to the enable signal (ENin1) of the transmission / reception circuit 1. However, the output voltage of the driver 18 remains 0 even when the H level is input to the enable signal (ENin1). Therefore, the signal voltage applied to the transmission cable 6 at the time of transmission by the transmission / reception circuit 1 is half that during normal operation. By setting the input sensitivity of the receiver so that it can be received even when the signal voltage is half that during normal operation, the transmission operation can be continued even in the event of a short circuit failure of the driver.

この条件において、送受信回路２の受信信号１，２（Ｄｏｕｔ２１，２２）と送受信回路１の受信信号１（Ｄｏｕｔ１１）は、正常動作時の受信信号と同様な信号となる。送受信回路２の受信信号２（Ｄｏｕｔ１２）は、送受信回路１の送信時にＨレベルとなる。よって、ＥＸＯＲゲート４１の出力信号（故障信号１）は、ドライバ１３がＬレベルを出力するタイミングにおいてＨレベルを出力し、送受信回路１のドライバが短絡故障していることを検出する。   Under this condition, the reception signals 1 and 2 (Dout 21 and 22) of the transmission / reception circuit 2 and the reception signal 1 (Dout 11) of the transmission and reception circuit 1 are the same signals as the reception signals during normal operation. The reception signal 2 (Dout12) of the transmission / reception circuit 2 becomes H level during transmission of the transmission / reception circuit 1. Therefore, the output signal (failure signal 1) of the EXOR gate 41 outputs the H level at the timing when the driver 13 outputs the L level, and detects that the driver of the transmission / reception circuit 1 is short-circuited.

図３（ｃ）に、レシーバ１９の故障時の動作波形を示す。
送受信回路１の送信時には、レシーバ１９の故障とは関係なく正常動作となる。送受信回路１の送信時において、受信信号１（Ｄｏｕｔ１１）は正常動作時の受信信号と同様な信号となるが、レシーバ１９の出力である受信信号２（Ｄｏｕｔ１２）は常にＨレベルを出力する。ＡＮＤゲート３１の出力である受信信号（Ｄｏｕｔ１）は、受信信号１（Ｄｏｕｔ１１）と同様な信号波形となり、正常動作時と同様な受信信号が得られる。ＥＸＯＲゲート４１の出力信号（故障信号１）は、伝送ケーブルに接続されているいずれかのドライバがＬレベルを出力するタイミングにおいてＨレベルを出力し、送受信回路１のレシーバが故障していることを検出する。 FIG. 3C shows an operation waveform at the time of failure of the receiver 19.
At the time of transmission by the transmission / reception circuit 1, normal operation is performed regardless of the failure of the receiver 19. At the time of transmission by the transmission / reception circuit 1, the reception signal 1 (Dout11) is the same signal as the reception signal during normal operation, but the reception signal 2 (Dout12), which is the output of the receiver 19, always outputs an H level. The reception signal (Dout1) that is the output of the AND gate 31 has a signal waveform similar to that of the reception signal 1 (Dout11), and a reception signal similar to that during normal operation is obtained. The output signal (failure signal 1) of the EXOR gate 41 outputs an H level at a timing when any driver connected to the transmission cable outputs an L level, indicating that the receiver of the transmission / reception circuit 1 has failed. To detect.

図４（ａ）に、伝送ケーブル１線の地絡故障の例として、電線５とシールド線の短絡故障時の動作波形を示す。
電線５が地絡すると、電線５に接続されるドライバ回路１６，２６，…は出力短絡状態となる。ドライバ回路１６，２６，…に接続されるレシーバ１９，２９，…の出力である受信信号２（Ｄｏｕｔ１２，２２，…）は常にＨレベルを出力する。このとき、送信側の送受信回路から伝送ケーブルに印加される信号電圧は、正常動作時の半分になる。受信側では、電線４に接続されるドライバ回路１１，２１，…だけに信号電圧が印加されるため、ドライバ回路１１，２１，…に接続されるレシーバ１４，２４，…に印加される電圧は正常動作時と同じになる。 FIG. 4A shows an operation waveform at the time of a short-circuit failure between the electric wire 5 and the shield wire as an example of a ground fault in the transmission cable.
When the electric wire 5 is grounded, the driver circuits 16, 26,... Connected to the electric wire 5 are in an output short-circuit state. The reception signal 2 (Dout12, 22,...) That is the output of the receivers 19, 29,... Connected to the driver circuits 16, 26,. At this time, the signal voltage applied to the transmission cable from the transmission / reception circuit on the transmission side is half that during normal operation. On the receiving side, since the signal voltage is applied only to the driver circuits 11, 21,... Connected to the electric wire 4, the voltage applied to the receivers 14, 24,. Same as normal operation.

よって、レシーバ１４，２４，…の出力である受信信号１（Ｄｏｕｔ１１，２１，…）は、正常動作時と同様の信号となる。ＡＮＤゲート３１，３２，…の出力である受信信号（Ｄｏｕｔ１，２，…）は、受信信号１（Ｄｏｕｔ１１，２１，…）と同様な信号波形となり、正常動作時と同様な受信信号が得られる。ＥＸＯＲゲート４１，４２，…の出力信号（故障信号１，２，…）は、伝送ケーブルに接続されているいずれかのドライバがＬレベルを出力するタイミングにおいてＨレベルを出力し、伝送ケーブルで１線短絡故障が発生していることを検出する。   Therefore, the reception signal 1 (Dout 11, 21,...) That is the output of the receivers 14, 24,... Is the same signal as in normal operation. The reception signals (Dout1, 2,...) That are the outputs of the AND gates 31, 32,... Have the same signal waveform as the reception signal 1 (Dout11, 21,...), And the same reception signals as in normal operation can be obtained. . The output signals (failure signals 1, 2,...) Of the EXOR gates 41, 42,... Output H level at the timing when any driver connected to the transmission cable outputs L level. Detects that a wire short-circuit fault has occurred.

図４（ｂ）に、伝送ケーブル１線の開放故障の例として、電線５の開放故障時の動作波形を示す。
電線５の開放故障時において、送信側のドライバやレシーバは正常に動作する。よって、送受信回路１の送信時において、送受信回路１のレシーバ出力である受信信号１，２（Ｄｏｕｔ１１，１２）には、正常動作時と同様な受信信号が得られる。しかし、電線５に接続されているドライバ１６，２６，…には受信時に信号電圧が印加されない。ドライバ回路１６，２６，…に接続されたレシーバ１９，２９，…の出力である受信信号２（Ｄｏｕｔ１２，２２，…）は、送信時以外ではＨレベルを出力する。 FIG. 4B shows an operation waveform at the time of the open failure of the electric wire 5 as an example of the open failure of the transmission cable.
When the electric wire 5 is broken open, the transmission side driver and receiver operate normally. Therefore, at the time of transmission by the transmission / reception circuit 1, reception signals 1 and 2 (Dout11, 12), which are receiver outputs of the transmission / reception circuit 1, are obtained as in the normal operation. However, no signal voltage is applied to the drivers 16, 26,. The reception signal 2 (Dout12, 22,...) Output from the receivers 19, 29,... Connected to the driver circuits 16, 26,.

電線４に接続されている受信側のドライバ回路１１，２１，…内部のレシーバ１４，２４，…には、インピーダンス素子１５，２５，…と電線４とシールド線７を介して信号電圧が印加される。受信側のレシーバ１４，２４，…に印加される電圧は、インピーダンス素子１５，２５，…と受信側レシーバ１４，２４，…の入力インピーダンスから求められる分圧比に、送信側ドライバの出力電圧を乗じたものとなる。インピーダンス素子１５，２５，…を調整することで、伝送ケーブル１線が開放状態になっても伝送動作を継続することができる。   The signal voltage is applied to the receiver side driver circuits 11, 21,... Connected to the wire 4 via the impedance elements 15, 25,. The The voltages applied to the receivers 14, 24,... On the reception side are multiplied by the output voltage of the transmission side driver by the voltage division ratio obtained from the input impedances of the impedance elements 15, 25,. It will be. By adjusting the impedance elements 15, 25,..., The transmission operation can be continued even if the transmission cable 1 is opened.

よって、レシーバ１４，２４，…の出力である受信信号１（Ｄｏｕｔ１１，２１，…）や受信信号（Ｄｏｕｔ１，２，…）には、正常動作時と同様な受信信号が得られる。ＥＸＯＲゲート４１，４２，…の出力信号（故障信号１，２，…）は、送受信回路の受信時において、伝送ケーブルに接続されているいずれかのドライバがＬレベルを出力するタイミングにおいてＨレベルを出力し、伝送ケーブル６が開放故障していることを検出する。
故障信号が出力されるタイミングは、故障種類により異なる。各送受信回路の故障信号１，２，…の発生タイミングを保持し、集計することで、発生している故障の種類と発生場所を正確に検出することができる。 Therefore, the reception signals 1 (Dout11, 21,...) And the reception signals (Dout1, 2,...) That are the outputs of the receivers 14, 24,. The output signals (failure signals 1, 2,...) Of the EXOR gates 41, 42,... Have the H level at the timing when any driver connected to the transmission cable outputs the L level at the time of reception by the transmission / reception circuit. Output, and detects that the transmission cable 6 is broken open.
The timing at which the failure signal is output varies depending on the failure type. By holding and counting the occurrence timings of the failure signals 1, 2,... Of each transmission / reception circuit, it is possible to accurately detect the type and location of the failure that has occurred.

この発明の実施の形態を示す回路図Circuit diagram showing an embodiment of the present invention この発明の他の実施の形態を示す回路図Circuit diagram showing another embodiment of the present invention 図２の動作説明図Operation explanatory diagram of FIG. 図２の別の動作説明図Another operation explanatory diagram of FIG. 従来例を示す回路図Circuit diagram showing a conventional example

符号の説明Explanation of symbols

１，２，３〜Ｎ−１，Ｎ…送受信回路、４，５…伝送ケーブルの電線、６…伝送ケーブル、７…伝送ケーブルのシールド線、８，９…終端抵抗、１１，１６，２１，２６…ドライバ回路、１２，１７，２２，２７…パルストランス、１３，１８，２３，２８…ドライバ、１４，１９，２４，２９…レシーバ、１５，２５…インピーダンス素子、３１，３２…ＡＮＤゲート、４１，４２…ＥＸＯＲゲート。

1, 2, 3 to N-1, N ... transmission / reception circuit, 4, 5 ... transmission cable, 6 ... transmission cable, 7 ... transmission cable shield wire, 8, 9 ... termination resistor, 11, 16, 21, 26 ... driver circuit, 12, 17, 22, 27 ... pulse transformer, 13, 18, 23, 28 ... driver, 14, 19, 24, 29 ... receiver, 15, 25 ... impedance element, 31, 32 ... AND gate, 41, 42 ... EXOR gate.

Claims (4)

一対の伝送ケーブルと、この伝送ケーブルと等しいインピーダンスを持つ終端回路と、複数の送受信回路とを備えた信号伝送回路において、
前記終端回路は前記伝送ケーブルの両端にそれぞれ接続され、前記送受信回路は直列接続された２個以上のドライバ回路から構成することを特徴とする信号伝送回路。 In a signal transmission circuit comprising a pair of transmission cables, a termination circuit having the same impedance as the transmission cable, and a plurality of transmission / reception circuits,
The termination circuit is connected to both ends of the transmission cable, and the transmission / reception circuit is composed of two or more driver circuits connected in series. 前記ドライバ回路の直列接続点のいずれかを、インピーダンス素子を介して前記伝送ケーブルのシ−ルド電極に接続することを特徴とする請求項１に記載の信号伝送回路。   2. The signal transmission circuit according to claim 1, wherein any one of the series connection points of the driver circuits is connected to a shield electrode of the transmission cable through an impedance element. 前記ドライバ回路は、パルストランスを介してドライバを前記伝送ケーブルに接続することを特徴とする請求項１または２に記載の信号伝送回路。   The signal transmission circuit according to claim 1, wherein the driver circuit connects a driver to the transmission cable via a pulse transformer. 前記パルストランスを介して直列接続されたドライバのそれぞれにレシーバを並列に接続し、各レシーバの出力信号波形の違いを検出することを特徴とする請求項３に記載の信号伝送回路。

4. The signal transmission circuit according to claim 3, wherein a receiver is connected in parallel to each of the drivers connected in series via the pulse transformer, and a difference in output signal waveform of each receiver is detected.

JP2005293714A 2005-10-06 2005-10-06 Signal transmission circuit Pending JP2007104482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005293714A JP2007104482A (en) 2005-10-06 2005-10-06 Signal transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293714A JP2007104482A (en) 2005-10-06 2005-10-06 Signal transmission circuit

Publications (1)

Publication Number Publication Date
JP2007104482A true JP2007104482A (en) 2007-04-19

Family

ID=38030951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293714A Pending JP2007104482A (en) 2005-10-06 2005-10-06 Signal transmission circuit

Country Status (1)

Country Link
JP (1) JP2007104482A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017181250A (en) * 2016-03-30 2017-10-05 三菱電機株式会社 Resistance value measuring system and resistance value measuring method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897942A (en) * 1981-12-07 1983-06-10 Toshiba Corp Oscillating device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897942A (en) * 1981-12-07 1983-06-10 Toshiba Corp Oscillating device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017181250A (en) * 2016-03-30 2017-10-05 三菱電機株式会社 Resistance value measuring system and resistance value measuring method

Similar Documents

Publication Publication Date Title
US8598918B2 (en) Differential communication device
US9678919B2 (en) Collision detection in EIA-485 bus systems
WO2007091332A1 (en) Connection detecting circuit
KR100959846B1 (en) Differential signal transmitting apparatus and differential signal receiving apparatus
JP2007104482A (en) Signal transmission circuit
KR101791373B1 (en) Fault tolerant transceiver
US10437690B2 (en) Fault tolerant communication system
TWI598600B (en) Method for performing cable diagnostics in a network system, and associated apparatus
US6374374B1 (en) Error processing circuit for a receiving location of a data transmission system
JP3036991B2 (en) Balanced transmission line disconnection detection circuit
JPH0396144A (en) Data transmission apparatus
JP2005244351A (en) Signal transmission apparatus
US9712344B2 (en) Receiving device with error detection circuit
JP3506508B2 (en) Data transmission method and data transmission system
US9742695B2 (en) Relay device and connector
CN112763935B (en) Test system, transmitter and receiver for performing multiple tests
US11592495B2 (en) Test system, transmitter, and receiver capable of executing multiple tests based on DC coupling configuration
US20150304203A1 (en) Resistance arranging system and method based on rs-485 network
JP5085382B2 (en) Transmission device and duplex transmission system
JP2002051088A (en) Transmitting/receiving unit for two-wire bus
JPH11341082A (en) Transmitter
JPH11341080A (en) Transmission system
JP2713437B2 (en) Diagnostic equipment for communication systems
JP5667441B2 (en) Transmission system
JPH023342B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830