JP2007094318A - Driver ic for liquid crystal display device - Google Patents
Driver ic for liquid crystal display device Download PDFInfo
- Publication number
- JP2007094318A JP2007094318A JP2005286895A JP2005286895A JP2007094318A JP 2007094318 A JP2007094318 A JP 2007094318A JP 2005286895 A JP2005286895 A JP 2005286895A JP 2005286895 A JP2005286895 A JP 2005286895A JP 2007094318 A JP2007094318 A JP 2007094318A
- Authority
- JP
- Japan
- Prior art keywords
- seg
- com
- terminal
- voltage
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
本発明は、液晶表示装置用ドライバICに関し、特に複数のコモン電極および複数のセグメント電極間に液晶を挟持した液晶表示装置に用いられる1チップの液晶表示装置用ドライバICに関する。 The present invention relates to a driver IC for a liquid crystal display device, and more particularly to a one-chip driver IC for a liquid crystal display device used in a liquid crystal display device in which liquid crystal is sandwiched between a plurality of common electrodes and a plurality of segment electrodes.
従来の1チップの液晶表示装置用ドライバICが、例えば、特許文献1に記載されている。従来の1チップの液晶表示装置用ドライバICは、特許文献1に記載されているように、チップの一辺の中央にセグメントドライバを配置し、その外側にコモンドライバを配置している。
A conventional one-chip driver IC for a liquid crystal display device is described in
また、液晶表示装置の駆動方法として、IAPT(Improved Alto-Pleshko Technique )が知られている。IAPTでは、6種類の電圧レベルを用い、周期的に正極性駆動と負極性駆動とを切り替える。なお、正極性駆動とは、選択したコモン電極の電位がセグメント電極の電位よりも高くなるように駆動することである。負極性駆動とは、選択したコモン電極の電位がセグメント電極の電位より低くなるように駆動することである。 As a method for driving a liquid crystal display device, IAPT (Improved Alto-Pleshko Technique) is known. In IAPT, six types of voltage levels are used and periodically switched between positive polarity driving and negative polarity driving. In addition, the positive polarity driving is driving so that the potential of the selected common electrode is higher than the potential of the segment electrode. The negative polarity driving is driving so that the potential of the selected common electrode is lower than the potential of the segment electrode.
以下、IAPTで用いられる6種類の電圧レベルをV0〜V5として説明する。また、V5<V4<V3<V2<V1<V0であるものとして説明する。図20(a)は、IAPTにおける正極性駆動時の駆動波形の例を示す説明図である。また、図20(b)は、IAPTにおける負極性駆動時の駆動波形の例を示す説明図である。図20において、実線で示した駆動波形は、一本のコモン電極に印加される電圧の変化を示し、破線で示した駆動波形は、一本のセグメント電極に印加される電圧の変化を示している。 Hereinafter, describing the six voltage levels used in IAPT as V 0 ~V 5. The description will be made assuming that V 5 <V 4 <V 3 <V 2 <V 1 <V 0 . FIG. 20A is an explanatory diagram illustrating an example of a driving waveform at the time of positive polarity driving in IAPT. FIG. 20B is an explanatory diagram showing an example of a driving waveform at the time of negative polarity driving in IAPT. In FIG. 20, the driving waveform indicated by a solid line indicates a change in voltage applied to one common electrode, and the driving waveform indicated by a broken line indicates a change in voltage applied to one segment electrode. Yes.
図20(a)に示すように、正極性駆動時の場合、コモン電極には、選択期間中、電圧V0が印加される。また、選択されていないコモン電極には、電圧V4が印加される。また、あるコモン電極の選択期間中において、オン(光透過状態)にすべき画素が存在する列のセグメント電極には電圧V5が印加され、オフ(光散乱状態)にすべき画素が存在する列のセグメント電極には電圧V3が印加される。 As shown in FIG. 20A, in the case of positive polarity driving, the voltage V 0 is applied to the common electrode during the selection period. Further, the common electrode is not selected, the voltage V 4 is applied. Further, during the selection period of a common electrode, the segment electrodes of the column in which the pixel to be there on (light transmission state) the voltage V 5 is applied, there is a pixel should be turned off (light scattering state) the voltage V 3 is applied to the segment electrode of the column.
また、図20(b)に示すように、負極性駆動時の場合、コモン電極には、選択期間中、電圧V5が印加される。また、選択されていないコモン電極には、電圧V1が印加される。また、あるコモン電極の選択期間中において、オン(光透過状態)にすべき画素が存在する列のセグメント電極には電圧V0が印加され、オフ(光散乱状態)にすべき画素が存在する列のセグメント電極には電圧V2が印加される。 Further, as shown in FIG. 20 (b), when the negative polarity driving, the common electrode during the selection period, the voltage V 5 is applied. Further, the common electrode is not selected, the voltages V 1 is applied. In addition, during the selection period of a certain common electrode, the voltage V 0 is applied to the segment electrode of the column where the pixel to be turned on (light transmission state) exists, and there is a pixel to be turned off (light scattering state). the voltage V 2 is applied to the segment electrode of the column.
すなわち、電圧V0は、正極性駆動時に選択されたコモン電極に印加され、また、負極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧V1は、負極性駆動時に選択されていないコモン電極に印加される電圧である。電圧V2は、負極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧V3は、正極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧V4は、正極性駆動時に選択されていないコモン電極に印加される電圧である。電圧V5は、負極性駆動時に選択されたコモン電極に印加され、また、正極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。このようなIAPTで用いられる電圧レベルの説明は、例えば、特許文献2に記載されている。ただし、特許文献2では、V0<V1<V2<V3<V4<V5であるものとして説明している。
That is, the voltage V 0 is a voltage that is applied to the common electrode selected during the positive polarity driving, and is applied to the segment electrode in the column where the pixel to be turned on exists during the negative polarity driving. Voltages V 1 is the voltage applied to the common electrode that is not selected during a negative polarity driving. Voltage V 2 is the voltage applied to the segment electrodes of the column in which the pixel to be turned off when a negative polarity driving is present. Voltage V 3 is the voltage pixels to be turned off during the positive drive is applied to the segment electrodes of columns that exist. Voltage V 4 is the voltage applied to the common electrode that is not selected during positive drive. Voltage V 5 is applied to the common electrode selected at a negative polarity driving, also the voltage applied to the segment electrodes of the column in which the pixel to be turned on during the positive drive is present. The description of the voltage level used in such IAPT is described in
特許文献1に記載されたような1チップの液晶表示装置用ドライバICの場合、そのドライバICを使用できる液晶表示装置が限定されてしまうという問題がある。例えば、特許文献1に記載された液晶表示装置用ドライバICにおいて、チップの一辺の中央に配置されたセグメントドライバの端子(セグメント電極との接続端子)の数がM個であり、その外側に配置されたコモン電極ドライバの端子(コモン電極との接続端子)の数がN個であるとする。すると、その液晶表示装置用ドライバICは、セグメント電極がM本以下であり、コモン電極がN本以下である液晶表示装置にしか使用できない。すなわち、セグメント電極がM本を超えていたり、あるいは、コモン電極がN本を超えている液晶表示装置には、セグメントドライバの端子あるいはコモン電極ドライバの端子が足りないため、使用できない。
In the case of a one-chip driver IC for a liquid crystal display device as described in
例えば、特許文献1に記載された液晶表示装置用ドライバICにおいて、セグメント電極の端子数が128個であり、その外側に、それぞれ64個のコモン電極の端子が配置されているとする。すると、そのドライバICは、図21(a)に示す解像度128×128(セグメント電極、コモン電極がともに128本)の液晶表示装置には適用可能である。しかし、図21(b)に示す解像度160×96(セグメント電極が160本、コモン電極が96本)の液晶表示装置には適用できない。セグメント電極数160に対し、ドライバICのセグメント電極の端子数が不足しているからである。
For example, in the driver IC for a liquid crystal display device described in
このように、従来の液晶表示装置用ドライバICは、使用可能な液晶表示装置が限定されていた。そのため、液晶表示装置の解像度が異なれば、液晶表示装置に適用できるように、新たに液晶表示装置用ドライバICを開発しなければならなかった。例えば、携帯電話機のサブディスプレイとして用いられる液晶表示装置は、携帯電話機のデザイン性を重視して採用されるため、携帯電話機の機種毎に解像度がそれぞれ異なっていることが多い。そのため、各種携帯電話機のサブディスプレイ毎に、新たに液晶表示装置用ドライバICを開発しなければならなかった。また、液晶表示装置用ドライバIC毎にICの評価やソフトウェア開発も行わなければならず、液晶表示装置用ドライバICの開発コストが高くなってしまっていた。 As described above, the conventional driver ICs for liquid crystal display devices are limited in usable liquid crystal display devices. Therefore, if the resolution of the liquid crystal display device is different, a new driver IC for the liquid crystal display device has to be developed so that it can be applied to the liquid crystal display device. For example, since a liquid crystal display device used as a sub-display of a mobile phone is adopted with emphasis on the design of the mobile phone, the resolution is often different for each type of mobile phone. Therefore, a new driver IC for a liquid crystal display device has to be developed for each sub-display of various mobile phones. In addition, IC evaluation and software development must be performed for each driver IC for liquid crystal display devices, and the development cost of driver ICs for liquid crystal display devices has increased.
また、使用可能な液晶表示装置が限定されているため、要求される解像度に合わせて液晶表示装置用ドライバICを開発しても、その液晶表示装置用ドライバICの生産数を増やすことが困難であるという問題もあった。 In addition, since the liquid crystal display devices that can be used are limited, it is difficult to increase the number of driver ICs for liquid crystal display devices even if a driver IC for liquid crystal display devices is developed in accordance with the required resolution. There was also a problem.
そこで、本発明は、様々な解像度の液晶表示装置に適用可能な液晶表示装置用ドライバICを提供することを目的とする。 Accordingly, an object of the present invention is to provide a driver IC for a liquid crystal display device that can be applied to liquid crystal display devices having various resolutions.
本発明の態様1は、複数の走査電極と複数の信号電極との間に液晶を挟持する液晶表示装置を駆動する液晶表示装置用ドライバICであって、信号電極のみに接続される複数の信号電極専用端子と、走査電極のみに接続される複数の走査電極専用端子と、信号電極と走査電極のいずれにも接続可能な複数の兼用端子とを備えたことを特徴とする液晶表示装置用ドライバICを提供する。
本発明の態様2は、態様1において、兼用端子が信号電極に接続される場合に使用される電圧、あるいは 兼用端子が走査電極に接続される場合に使用される電圧を選択して、選択した電圧を兼用端子に接続された電極に印加可能とする電圧選択スイッチを備えた液晶表示装置用ドライバICを提供する。
本発明の態様3は、態様2において、所定個数の兼用端子の組毎に、電圧選択スイッチを備え、各電圧選択スイッチが、対応する兼用端子が信号電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が信号電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とし、対応する兼用端子が走査電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が走査電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とする液晶表示装置用ドライバICを提供する。
Aspect 3 of the present invention is the operation instruction signal according to
本発明の態様4は、態様3において、所定個数の兼用端子の組毎に動作指示信号を予め記憶するレジスタを備え、各電圧選択スイッチが、レジスタから動作指示信号を入力する液晶表示装置用ドライバICを提供する。
本発明の態様5は、態様3において、所定個数の兼用端子の組毎に、外部から動作指示信号を入力する外部設定端子を備え、各電圧選択スイッチが、外部設定端子を介して外部から動作指示信号を入力する液晶表示装置用ドライバICを提供する。
本発明によれば、信号電極と走査電極のいずれにも接続可能な複数の兼用端子を備えた構成であるので、様々な解像度の液晶表示装置に適用することができる。また、その結果、各種解像度の液晶表示装置毎に液晶表示装置用ドライバICを開発する必要がなくなり、液晶表示装置用ドライバICの開発コストを削減することができる。 According to the present invention, since the configuration includes a plurality of dual-purpose terminals that can be connected to either the signal electrode or the scan electrode, it can be applied to liquid crystal display devices having various resolutions. As a result, it is not necessary to develop a driver IC for a liquid crystal display device for each liquid crystal display device having various resolutions, and the development cost of the driver IC for a liquid crystal display device can be reduced.
以下、本発明の実施の形態を図面を参照して説明する。
まず、本発明の液晶表示装置用ドライバIC(以下、ドライバICと記す。)が適用される液晶表示装置について説明する。液晶表示装置は、一対の基板のうちの一方の基板上に複数のコモン電極(走査電極)を備え、もう一方の基板上に複数のセグメント電極(信号電極)を備える。一対の基板は、複数のコモン電極と複数のセグメント電極とが互いに直交するように配置される。そして、複数のコモン電極と、複数のセグメント電極との間にSTN(Super Twisted Nematic )液晶を挟持する。コモン電極とセグメント電極との交差部分が画素となる。この液晶表示装置は、ドライバICによって線順次駆動される。液晶表示装置は、ドライバICによって駆動され、中間調を含まない2値画像、あるいは中間調を含むグレースケールの画像を表示する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, a liquid crystal display device to which a driver IC for a liquid crystal display device of the present invention (hereinafter referred to as a driver IC) is applied will be described. The liquid crystal display device includes a plurality of common electrodes (scanning electrodes) on one of a pair of substrates, and a plurality of segment electrodes (signal electrodes) on the other substrate. The pair of substrates are arranged such that a plurality of common electrodes and a plurality of segment electrodes are orthogonal to each other. Then, STN (Super Twisted Nematic) liquid crystal is sandwiched between the plurality of common electrodes and the plurality of segment electrodes. The intersection between the common electrode and the segment electrode is a pixel. This liquid crystal display device is line-sequentially driven by a driver IC. The liquid crystal display device is driven by a driver IC and displays a binary image that does not include halftones or a grayscale image that includes halftones.
次に、本発明のドライバICの出力端子(電極に接続される端子)について説明する。なお、出力端子は、PADと呼ばれることもある。図1は、本発明の液晶表示装置用ドライバICの出力端子の配置例を示す説明図である。液晶表示装置用ドライバICは、矩形のチップ1上にセグメント電極専用出力端子群11と、セグメント電極/コモン電極兼用出力端子群12と、コモン電極専用出力端子群13とを備える。セグメント電極専用出力端子は、セグメント電極にのみ接続される端子であり、以下、SEG専用端子と記す。セグメント電極/コモン電極兼用出力端子は、セグメント電極またはコモン電極のいずれにも接続可能な端子であり、以下、SEG/COM兼用端子と記す。コモン電極専用出力端子は、コモン電極にのみ接続される端子であり、以下、COM専用端子と記す。
Next, output terminals (terminals connected to the electrodes) of the driver IC of the present invention will be described. The output terminal is sometimes called a PAD. FIG. 1 is an explanatory view showing an arrangement example of output terminals of a driver IC for a liquid crystal display device of the present invention. The driver IC for a liquid crystal display device includes a segment electrode dedicated
図1に示すように、SEG専用端子群11は、チップ1の一辺の中央に配置される。そして、SEG専用端子群11の両側にそれぞれSEG/COM兼用端子群12が配置される。SEG専用端子群11の両側に配置される各SEG/COM兼用端子群12に属するSEG/COM兼用端子の数は同数である。また、それぞれのSEG/COM兼用端子群12の隣には、COM専用端子群13が配置される。COM専用端子群13は、それぞれのSEG/COM兼用端子群12を基準としてSEG専用端子群11の反対側に配置される。すなわち、図1に示す例では、COM専用端子群13がチップ1の一辺の外側に配置され、COM専用端子群13に挟まれるようにして、SEG/COM兼用端子群12およびSEG専用端子群11が配置される。チップ1の一辺の外側に配置されるそれぞれのCOM専用端子群13に属するCOM専用端子の数は同数である。
As shown in FIG. 1, the SEG dedicated
SEG専用端子群11および各SEG/COM兼用端子群12は、チップ1の一辺(同じ辺)に配置される。ただし、COM専用端子群13は、SEG専用端子群11および各SEG/COM兼用端子群12と異なる辺に配置されてもよい。図2は、COM専用端子群13を、SEG専用端子群11および各SEG/COM兼用端子群12とは異なる辺に配置した場合の例を示す説明図である。図2に示す例では、SEG専用端子群11および各SEG/COM兼用端子群12が配置される辺の両隣の辺に、それぞれCOM専用端子群13を配置している。
The SEG dedicated
SEG専用端子群11および各SEG/COM兼用端子群12をチップ1の一つの辺に配置する理由は、SEG専用端子群11および各SEG/COM兼用端子群12をチップの異なる辺に配置すると、SEG/COM兼用端子群12からセグメント電極への配線の引き回しが困難になるためである。セグメント電極への配線の引き回しが困難になる第1の態様として、液晶パネル(液晶表示装置)とドライバICの大きさの関係により、SEG/COM兼用端子群12からセグメント電極への配線の引き回しができないという態様が挙げられる。セグメント電極への配線の引き回しが困難になる第2の態様として、SEG/COM兼用端子群12からセグメント電極に配線を引き回すことができたとしても、図3に示すように、SEG専用端子群11からセグメント電極への引き回し配線と、SEG/COM兼用端子群12からセグメント電極への引き回し配線との長さが異なることとなり、引き回し配線の抵抗値を揃えることができずに表示が不均一になってしまうという態様が挙げられる。SEG専用端子群11および各SEG/COM兼用端子群12をチップ1の一つの辺に配置することで、上記のような配線の引き回しの困難性をなくすことができる。
The reason why the SEG dedicated
なお、図1や図2に示すように、SEG専用端子群11および各SEG/COM兼用端子群12が配置される辺の対辺には、外部のMPU(マイクロプロセッサ)とのインタフェース端子15等が配置される。
As shown in FIG. 1 and FIG. 2, an
本実施の形態では、SEG専用端子群11に属するSEG専用端子の数は、8の倍数であるものとする。また、SEG/COM兼用端子群12に属するSEG/COM兼用端子の総数は、16の倍数であるものとする。16の倍数の数のSEG/COM兼用端子が半分に分けられ、それぞれSEG専用端子群11の両側にSEG/COM兼用端子群12として配置される。
In the present embodiment, it is assumed that the number of SEG dedicated terminals belonging to the SEG dedicated
SEG専用端子群11の両側の各SEG/COM兼用端子群12に属するSEG/COM兼用端子は、8個ずつグループ化される。SEG/COM兼用端子のグループ同士は、所定の間隔以上離すようににして配置される。なお、この所定の間隔は、例えば100μmである。図4は、SEG/COM兼用端子のグループ同士の間隔を示す説明図である。図4に示すように、SEG/COM件用端子のグループ同士は、例えば100μm以上間隔を空けて配置する。
Eight SEG / COM shared terminals belonging to each SEG / COM shared
SEG/COM兼用端子は、セグメント電極に接続される端子としても、コモン電極に接続される端子としても使用可能である。セグメント電極に接続される端子として使用されるか、コモン電極に接続される端子として使用されるかの設定は、グループ毎に行われる。従って、ある一つのグループに属する一部のSEG/COM兼用端子がセグメント電極に接続され、そのグループに属する他のSEG/COM兼用端子がコモン電極に接続されるということはない。 The SEG / COM combined terminal can be used as a terminal connected to the segment electrode or a terminal connected to the common electrode. Whether to use as a terminal connected to the segment electrode or as a terminal connected to the common electrode is set for each group. Therefore, some SEG / COM shared terminals belonging to a certain group are not connected to the segment electrode, and other SEG / COM shared terminals belonging to the group are not connected to the common electrode.
グループ間の間隔を所定の間隔以上空けるのは、パネル検査時にセグメント電極およびコモン電極に異なる電圧を印加できるようにするためにである。同一グループに属する各SEG/COM兼用端子は、セグメント電極とコモン電極のいずれかに接続されるので、パネル検査時には共通の電圧を電極に印加する。従って、同一グループに属する各SEG/COM兼用端子の間隔は、グループ同士の間隔よりも狭くてよい。 The reason why the interval between the groups is more than the predetermined interval is to allow different voltages to be applied to the segment electrode and the common electrode during panel inspection. Since each SEG / COM shared terminal belonging to the same group is connected to either the segment electrode or the common electrode, a common voltage is applied to the electrode during panel inspection. Therefore, the interval between the SEG / COM shared terminals belonging to the same group may be narrower than the interval between the groups.
また、SEG専用端子に隣接するSEG/COM兼用端子がコモン電極に接続される端子として設定されることもある。その場合にも、パネル検査時にセグメント電極およびコモン電極に異なる電圧を印加できるようにしなければならない。従って、図4に示すように、一番端のSEG専用端子と、そのSEG専用端子に隣接するSEG/COM兼用端子との間隔も所定の間隔(例えば100μm)以上空ける。 Further, the SEG / COM combined terminal adjacent to the SEG dedicated terminal may be set as a terminal connected to the common electrode. Even in such a case, it is necessary to be able to apply different voltages to the segment electrode and the common electrode during panel inspection. Therefore, as shown in FIG. 4, the distance between the SEG-dedicated terminal at the end and the SEG / COM combined terminal adjacent to the SEG-dedicated terminal is also a predetermined distance (for example, 100 μm) or more.
また、図1に示すようにSEG/COM兼用端子群12とCOM専用端子群13とを隣接させて配置する場合、COM専用端子に隣接するSEG/COM兼用端子がセグメント電極に接続される端子として設定されることもある。よって、SEG/COM兼用端子群12とCOM専用端子群13とを隣接させて配置する場合、一番端のCOM専用端子と、そのCOM専用端子に隣接するSEG/COM兼用端子との間隔も所定の間隔(例えば100μm)以上空ける。
As shown in FIG. 1, when the SEG / COM combined
次に、本発明のドライバICが採用する液晶表示装置の駆動方法について説明する。本発明のドライバICは、液晶表示装置の駆動方法としてIAPTを採用する。 Next, a driving method of the liquid crystal display device employed by the driver IC of the present invention will be described. The driver IC of the present invention employs IAPT as a driving method of the liquid crystal display device.
既に説明したように、IAPTでは6種類の電圧レベルV0〜V5を使用する。ここで、V5<V4<V3<V2<V1<V0であるものとする。このとき、電圧V0は、正極性駆動時に選択されたコモン電極に印加され、また、負極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧V1は、負極性駆動時に選択されていないコモン電極に印加される電圧である。電圧V2は、負極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧V3は、正極性駆動時にオフとすべき画素が存在する列のセグメント電極に印加される電圧である。電圧V4は、正極性駆動時に選択されていないコモン電極に印加される電圧である。電圧V5は、負極性駆動時に選択されたコモン電極に印加され、また、正極性駆動時にオンとすべき画素が存在する列のセグメント電極に印加される電圧である。 As already described, six voltage levels V 0 to V 5 are used in IAPT. Here, it is assumed that V 5 <V 4 <V 3 <V 2 <V 1 <V 0 . At this time, the voltage V 0 is applied to the common electrode selected at the time of positive polarity driving and also applied to the segment electrode of the column where the pixel to be turned on at the time of negative polarity driving exists. Voltages V 1 is the voltage applied to the common electrode that is not selected during a negative polarity driving. Voltage V 2 is the voltage applied to the segment electrodes of the column in which the pixel to be turned off when a negative polarity driving is present. Voltage V 3 is the voltage pixels to be turned off during the positive drive is applied to the segment electrodes of columns that exist. Voltage V 4 is the voltage applied to the common electrode that is not selected during positive drive. Voltage V 5 is applied to the common electrode selected at a negative polarity driving, also the voltage applied to the segment electrodes of the column in which the pixel to be turned on during the positive drive is present.
V0〜V5の各電圧レベルが、どの電極に対して印加されるのかをまとめると、図5に示すようになる。図5に示すようにコモン電極に印加される電圧とセグメント電極に印加される電圧の差は小さく、V0やV5のようにコモン電極およびセグメント電極の双方に印加される電圧もある。よって、各SEG/COM兼用端子群12に属する端子がセグメント電極に接続される場合であっても、コモン電極に接続される場合であっても、耐圧がほぼ変化しない。また、コモン電極に印加される電圧の種類も、セグメント電極に印加される電圧の種類も4種類である。よって、各SEG/COM兼用端子群12に属する端子がセグメント電極に接続される場合であっても、コモン電極に接続される場合であっても、出力レベル数は変わらない。以上の点から、コモン電極またはセグメント電極のどちらにも接続可能なSEG/COM兼用端子を有する本発明では、液晶表示装置の駆動方法としてIAPTを採用することが好ましい。
The electrodes to which the voltage levels V 0 to V 5 are applied are summarized as shown in FIG. As shown in FIG. 5, the difference between the voltage applied to the common electrode and the voltage applied to the segment electrode is small, and there are also voltages applied to both the common electrode and the segment electrode, such as V 0 and V 5 . Therefore, the withstand voltage hardly changes even when the terminals belonging to each SEG / COM combined
次に、メモリについて説明する。図1や図2では、図示を省略しているが、本発明のドライバICは、液晶表示装置に表示させる画像の表示データを記憶するメモリ(以下、内蔵メモリと記す。)を備える。図6は、内蔵メモリの構成を示す説明図である。ドライバICは、内蔵メモリとして、(P/2)2×nビットの容量のメモリを備える。ただし、Pは、総出力端子数(SEG専用端子数、SEG/COM兼用端子数、およびCOM専用端子数の和)である。なお、Pは偶数であるので、P/2は必ず整数になる。 Next, the memory will be described. Although not shown in FIGS. 1 and 2, the driver IC of the present invention includes a memory (hereinafter referred to as a built-in memory) that stores display data of an image to be displayed on the liquid crystal display device. FIG. 6 is an explanatory diagram showing the configuration of the built-in memory. The driver IC includes a memory having a capacity of (P / 2) 2 × n bits as a built-in memory. Here, P is the total number of output terminals (the sum of the number of SEG dedicated terminals, the number of SEG / COM combined terminals, and the number of COM dedicated terminals). Since P is an even number, P / 2 is always an integer.
nは、グレースケールで画像表示を行う場合に必要な1画素当りのビット数である。1画素あたりnビットのビット数を用いれば2n階調で表示を行うことができる。n=1の場合は、2値画像を表示することになる。(P/2)2は、総出力端子数をPとしたときの、最大画素数を表している。総出力端子数が決まっている場合、セグメント電極に接続される端子数と、コモン電極に接続される端子数が同数であるときに、画素数が最大となる。SEG/COM兼用端子がセグメント電極とコモン電極のどちらに接続されるのかによって画素数は変化することになるが、画素数が最大となるときであっても表示データの格納領域が不足しないように、ドライバICは、(P/2)2×nビットの内蔵メモリを備える。このような容量の内蔵メモリを備えておけば、SEG/COM兼用端子の設定によらず、表示データの格納領域が不足することはない。 n is the number of bits per pixel necessary for displaying an image in gray scale. If n bits are used per pixel, display can be performed with 2 n gradations. When n = 1, a binary image is displayed. (P / 2) 2 represents the maximum number of pixels when the total number of output terminals is P. When the total number of output terminals is determined, the number of pixels is maximized when the number of terminals connected to the segment electrode is the same as the number of terminals connected to the common electrode. The number of pixels varies depending on whether the SEG / COM shared terminal is connected to the segment electrode or the common electrode. However, even when the number of pixels is maximized, the display data storage area is not short. The driver IC includes a (P / 2) 2 × n-bit internal memory. If the built-in memory having such a capacity is provided, the display data storage area will not be insufficient regardless of the setting of the SEG / COM shared terminal.
また、図6に示すように、内蔵メモリにおけるビット幅は、8×nビットとする。ワード長(内蔵メモリの記憶容量をビット幅で除算した値)は、(P/2)2/8である。 Also, as shown in FIG. 6, the bit width in the built-in memory is 8 × n bits. Word length (value storage capacity divided by the bit width of the internal memory) is (P / 2) 2/8 .
液晶表示装置が備えるセグメント電極の数をMとすると、1ライン分の表示データは、M×nビットで表現される。本発明では、内蔵メモリから表示データを読み出すときには、1ライン分の表示データを一度に読み出すのではなく、8×nビット毎に読み出しを行う。図7は、各ラインの表示データを読み出すタイミングを示す説明図である。図7において、COM1,COM2は、それぞれ第1行コモン電極、第2行コモン電極の駆動波形を表している。一つのラインが選択されている期間(選択期間)の間に、後に選択されるラインの表示データが読み出される。例えば、第1行の選択期間中に、第2行の表示データが読み出される。そして、1ライン分の表示データはM×nビットであり、8×nビット毎に内蔵メモリからのデータ読み出しが行われるので、1ラインの選択期間内では、(M×n)/(8×n)=M/8回に分けて1ライン分の表示データの読み出しが行われる。第2行以降の各ラインの選択期間でも同様に、M/8に分けて表示データの読み出しが行われる。 When the number of segment electrodes included in the liquid crystal display device is M, display data for one line is expressed by M × n bits. In the present invention, when the display data is read from the built-in memory, the display data for one line is not read at a time, but is read every 8 × n bits. FIG. 7 is an explanatory diagram showing the timing of reading the display data of each line. In FIG. 7, COM 1 and COM 2 represent driving waveforms of the first row common electrode and the second row common electrode, respectively. During a period in which one line is selected (selection period), display data of a line selected later is read out. For example, the display data of the second row is read during the selection period of the first row. The display data for one line is M × n bits, and the data is read from the built-in memory every 8 × n bits. Therefore, within the selection period of one line, (M × n) / (8 × n) = The display data for one line is read in M / 8 times. Similarly, in the selection period of each line after the second row, the display data is read out divided into M / 8.
図8は、1ライン当たりのメモリ読み出し回数および最大メモリサイクルの具体例を示す説明図である。1ライン当たりのメモリ読み出し回数は、上記のようにM/8回である。従って、セグメント電極数Mが、96本、128本、224本の場合、1ライン当たりのメモリ読み出し回数は、それぞれ、12回、16回、28回となる。 FIG. 8 is an explanatory diagram showing a specific example of the number of memory reads per line and the maximum memory cycle. The number of memory reads per line is M / 8 times as described above. Therefore, when the number M of segment electrodes is 96, 128, and 224, the number of memory readings per line is 12, 16, and 28, respectively.
最大メモリサイクルは、内蔵メモリから表示データを1回読み出す速度(時間)である。内蔵メモリから表示データを1回読み出す時間が、最大メモリサイクルより遅ければ、所望のフレーム周波数での駆動を実現できない。最大メモリサイクルをS[μs]、所望のフレーム周波数をF[Hz]、コモン電極の数をN本とすると、S=106/{F×N×(M/8)}となる。よって、例えば、セグメント電極数が96本、コモン電極数が160本、所望のフレーム周波数が60Hzである場合、図8に示すように最大メモリサイクルは、106/{60×160×(96/8)}=8.7μsとなる。他の場合も同様である。 The maximum memory cycle is a speed (time) for reading display data from the built-in memory once. If the time for reading display data once from the built-in memory is slower than the maximum memory cycle, driving at a desired frame frequency cannot be realized. When the maximum memory cycle is S [μs], the desired frame frequency is F [Hz], and the number of common electrodes is N, S = 10 6 / {F × N × (M / 8)}. Thus, for example, when the number of segment electrodes is 96, the number of common electrodes is 160, and the desired frame frequency is 60 Hz, the maximum memory cycle is 10 6 / {60 × 160 × (96 / 8)} = 8.7 μs. The same applies to other cases.
現在(2005年9月)の時点で実現されているメモリアクセス速度は、100〜300ns程度である。従って、内蔵メモリから表示データを1回読み出す時間を、図8に例示するような最大メモリサイクルより速くすることが現在既に可能である。すなわち、M/8回に分けて1ライン分の表示データの読み出しても何ら問題はない。 The memory access speed realized at the present time (September 2005) is about 100 to 300 ns. Therefore, it is now possible to make the time for reading display data once from the built-in memory faster than the maximum memory cycle illustrated in FIG. That is, there is no problem even if the display data for one line is read in M / 8 times.
次に、SEG/COM兼用端子群12に属する各SEG/COM兼用端子に対して、セグメント電極用の端子として使用するのか、コモン電極として使用するのかを設定する態様について説明する。図9は、この設定態様の一例を示す説明図である。
Next, an aspect of setting whether to use each of the SEG / COM shared terminals belonging to the SEG / COM shared
既に説明したように、SEG専用端子群11の両側の各SEG/COM兼用端子群12に属するSEG/COM兼用端子は、8個ずつグループ化される。図9に示す例では、SEG専用端子群11の左側に配置されたSEG/COM兼用端子群12に属する64個のSEG/COM兼用端子は、第1から第8までの8個のグループにグループ化される。同様に、SEG専用端子群11の右側に配置されたSEG/COM兼用端子群12に属する64個のSEG/COM兼用端子は、第9から第16までの8個のグループにグループ化される。
As already described, eight SEG / COM terminals belonging to each SEG /
ドライバICは、各グループに属するSEG/COM兼用端子に対して、セグメント電極用の端子として使用するのか、コモン電極として使用するのかを指示する情報(以下、動作指示信号と記す。)を記憶する1ビットの領域(以下、ビット領域と記す。)を複数有するレジスタ21を備える。ビット領域22の数は、SEG専用端子群11の両側の各SEG/COM兼用端子群12に属するSEG/COM兼用端子の総数をA個とした場合、A/16となる。図9に示す例では、SEG専用端子群11の両側の各SEG/COM兼用端子群12に属するSEG/COM兼用端子の総数は、64+64=128である。従って、ビット領域22の数は、図9に示すように、8(=128/16)となる。一つのビット領域に記憶される動作指示信号は、SEG専用端子群11の片側のSEG/COM兼用端子群12に属する一つのグループと、SEG専用端子群11のもう一方の側のSEG/COM兼用端子群12に属する一つのグループとに送られる。すなわち、SEG専用端子群11の片側のSEG/COM兼用端子群12に属する一つのグループと、SEG専用端子群11のもう一方の側のSEG/COM兼用端子群12に属する一つのグループとが対になり、対になる二つのグループ(8×2=16個のSEG/COM兼用端子)に対して、同一のビット領域から同一の動作指示信号が送られる。よって、対になる二つのグループに属する各SEG/COM兼用端子の設定は、全て共通になる。なお、より具体的には、後述のV1V2選択スイッチ64およびV3V4選択スイッチ65(図13参照。)に対して、一つのビット領域から動作指示信号が送られる。V1V2選択スイッチ64およびV3V4選択スイッチ65はそれぞれ、例えば、対になる二つのグループに属する各SEG/COM兼用端子の組に対して1つ設けられる。
The driver IC stores information (hereinafter referred to as an operation instruction signal) indicating whether to use as a segment electrode terminal or a common electrode for SEG / COM combined terminals belonging to each group. A
SEG専用端子群11の片側のSEG/COM兼用端子群12に属する各グループは、SEG専用端子群11のもう一方の側のSEG/COM兼用端子群12に属する各グループと一対一になるようにして対にされる。このとき、各グループは、SEG専用端子群11に近い位置に配置されたグループ同士から順番に対にされる。例えば、図9に示す例では、SEG専用端子群11に最も近い位置に配置される第8グループと第9グループとが対にされる。そして、第8グループと第9グループには、レジスタ21内の8番目のビット領域から動作指示信号(図9ではSEL_SEG8として示している。)が送られる。同様に、SEG専用端子群11に2番目に近い位置に配置される第7グループ(図示略。)と第10グループとが対にされ、この二つのグループには、レジスタ21内の7番目のビット領域(図示略。)から動作指示信号(図9ではSEL_SEG7として示している。)が送られる。他のグループも同様に対にされ、一つのビット領域から共通の動作指示信号が送られる。そして、SEG専用端子群11から最も遠い位置に配置される第1グループと第16グループとが対にされ、この二つのグループには、レジスタ内の1番目のビット領域から動作指示信号(図9ではSEL_SEG1として示している。)が送られる。
Each group belonging to the SEG / COM shared
セグメント電極用の端子とする設定は、SEG専用端子群11に近い位置に配置されたグループから順番に行うように、各ビット領域22に動作指示信号が格納される。その結果、図10(a)に示すように、セグメント電極用の端子に設定されるグループは、SEG専用端子群11から連続的に並ぶ。SEG専用端子群11に近い位置に配置されたグループ同士から順番に各グループを対にする理由は、セグメント電極用の端子とする設定を、SEG専用端子群11に近い位置に配置されたグループから順番に行えるようにするためにである。例えば、SEG専用端子群11の両側に配置されたSEG/COM兼用端子の各グループを、左側から順番に対にしていくようにすると、図10(b)に示すように、セグメント電極に接続される端子の間に、コモン電極に接続される端子が存在する場合が生じてしまう。すると、コモン電極とSEG/COM兼用端子とを接続する配線と、セグメント電極とSEG/COM兼用端子とを接続する配線とが交差してしまうことになり、配線の引き回しができなくなってしまう(図10(b)参照。)。そのため、SEG専用端子群11に近い位置に配置されたグループ同士から順番に各グループを対にする。
The operation instruction signal is stored in each
レジスタ21内の各ビット領域に動作指示信号を記憶させる動作は、例えば、外部のMPUが、インタフェース端子15(図1または図2参照。)を介して行えばよい。また、ドライバICが液晶表示装置に接続され、ドライバICが液晶表示装置を駆動しているときに、各グループの設定の変更は禁止され、設定変更がなされることはない。レジスタ21の各ビット領域から各SEG/COM兼用端子のグループに動作指示信号を送り、各グループの設定を行う動作は、ドライバICの初期化時に行えばよく、その後、設定を変更する必要はない。
The operation of storing the operation instruction signal in each bit area in the
また、図9では、ビット領域22を有するレジスタ21によって各グループの設定を行う場合を示した。ドライバICがレジスタ21を備えず、外部から各グループに対する動作指示信号が入力され、その動作指示信号を各グループに送って設定を行ってもよい。この場合、ドライバICは、外部(例えば、ドライバICの外部に設けられたマイクロプロセッサ)から動作指示信号が入力される外部設定端子(図示せず。)を複数備える。外部設定端子の数は、上記のビット領域22の数と同様に、A/16とすればよい(Aは、SEG専用端子群11の両側の各SEG/COM兼用端子群12に属するSEG/COM兼用端子の総数)。そして、各外部設定端子から各グループへ動作指示信号を送る態様は、ビット領域11から各グループへ動作指示信号を送る態様と同様である。すなわち、SEG専用端子群11の片側のSEG/COM兼用端子群12に属する一つのグループと、SEG専用端子群11のもう一方の側のSEG/COM兼用端子群12に属する一つのグループとが対になり、対になる二つのグループ(8×2=16個のSEG/COM兼用端子)に対して、一つの外部設定端子から動作指示信号が送られる。
FIG. 9 shows a case where each group is set by the
次に、IAPTで用いられる各電圧の出力部と、本発明のドライバICが備える各種端子とを接続させるアナログスイッチ(以下、単にスイッチと記す。)について説明する。なお、IAPTで用いられる各電圧(V0〜V5)は、電源回路(図示せず。)からドライバICに供給される。
Next, an analog switch (hereinafter simply referred to as a switch) for connecting each voltage output unit used in IAPT and various terminals included in the driver IC of the present invention will be described. Each voltage used in
図11は、COM専用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図である。COM専用端子群13には、電圧V0,V5,V4,V1が供給される。そして、COM専用端子群13には、V0V5選択スイッチ42、およびV4V1選択スイッチ43が設けられ、個々のCOM専用端子毎に選択/非選択切替スイッチ41が設けられる。
FIG. 11 is an explanatory diagram illustrating a configuration example of a switch that connects a COM dedicated terminal and an output unit of each voltage. Voltages V 0 , V 5 , V 4 , and V 1 are supplied to the COM dedicated
選択/非選択切替スイッチ41には、COM専用端子に接続されるコモン電極を選択するか否かを指示する制御情報(以下、SELと記す。)が入力される。なお、SELは各コモン電極に対応するラッチから選択/非選択切替スイッチ41に入力される。ラッチを含むドライバICの構成については、図15を用いて後述する。SELが、コモン電極を選択することを指示しているときには、選択/非選択切替スイッチ41は、COM専用端子とV0V5選択スイッチ42とを接続させる。また、SELが、コモン電極を選択しないことを指示しているときには、選択/非選択切替スイッチ41は、COM専用端子とV4V1選択スイッチ43とを接続させる。
The selection /
V0V5選択スイッチ42およびV4V1選択スイッチ43には、極性を指示する制御信号(以下、POLと記す。)が入力される。POLが正極性駆動を指示しているときには、V0V5選択スイッチ42は、自身に接続されている選択/非選択切替スイッチ41と、電圧V0の出力部とを接続させる。この場合、選択されたコモン電極に電圧V0が印加される。POLが負極性駆動を指示しているときには、V0V5選択スイッチ42は、自身に接続されている選択/非選択切替スイッチ41と、電圧V5の出力部とを接続させる。この場合、選択されたコモン電極に電圧V5が印加される。
The V 0 V 5 selection switch 42 and the V 4 V 1 selection switch 43 are input with a control signal (hereinafter referred to as POL) indicating polarity. When POL instructs positive polarity driving, the V 0 V 5 selection switch 42 connects the selection / non-selection change-over
また、POLが正極性駆動を指示しているときには、V4V1選択スイッチ43は、自身に接続されている選択/非選択切替スイッチ41と、電圧V4の出力部とを接続させる。この場合、選択されていないコモン電極に電圧V4が印加される。POLが負極性駆動を指示しているときには、V4V1選択スイッチ43は、自身に接続されている選択/非選択切替スイッチ41と、電圧V1の出力部とを接続させる。この場合、選択されていないコモン電極に電圧V1が印加される。
Further, when the POL instructs positive polarity driving, the V 4 V 1 selection switch 43 connects the selection /
この結果、各コモン電極にはそれぞれ、選択されているか否か、および、正極性駆動時か負極性駆動時かに応じた電圧(V0,V5,V4,V1のいずれか)が印加される。 As a result, each common electrode has a voltage (any one of V 0 , V 5 , V 4 , and V 1 ) depending on whether it is selected and whether it is positive polarity driving or negative polarity driving. Applied.
図12は、SEG専用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図である。SEG専用端子群11には、電圧V5,V3,V0,V2が供給される。そして、SEG専用端子群11には、V5V0選択スイッチ52、およびV3V2選択スイッチ53が設けられ、個々のSEG専用端子毎にデータスイッチ51が設けられる。
FIG. 12 is an explanatory diagram illustrating a configuration example of a switch that connects the SEG dedicated terminal and the output unit of each voltage. Voltages V 5 , V 3 , V 0 and V 2 are supplied to the SEG dedicated
データスイッチ51には、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうち、どちらを選択するのかを示すデータ(図12ではDATAと表記する。)が入力される。DATAは、各セグメント電極に対応するラッチ(後述する図15参照。)からデータスイッチ51に入力される。なお、2値表示を行う場合、各画素のデータは、1ビットのデータ“1”または“0”で表され、この1ビットのデータがDATAとしてラッチからデータスイッチ51に入力される。以下の説明では、“1”が、画素をオンとすべき場合の印加電圧の選択指示を表し、“0”が、画素をオフとすべき場合の印加電圧の選択指示を表す場合を例にして説明する。 The data switch 51 is input with data (denoted as DATA in FIG. 12) indicating which of the applied voltage when the pixel is to be turned on and the applied voltage when the pixel is to be turned off. Is done. DATA is input to the data switch 51 from a latch (see FIG. 15 described later) corresponding to each segment electrode. When performing binary display, the data of each pixel is represented by 1-bit data “1” or “0”, and this 1-bit data is input from the latch to the data switch 51 as DATA. In the following description, “1” represents an application voltage selection instruction when the pixel should be turned on, and “0” represents an application voltage selection instruction when the pixel should be turned off. I will explain.
また、中間調表示を行う場合、各画素のデータはそれぞれ2ビット以上のデータで表されるが、この2ビット以上のデータは、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうちのどちらを選択するのかを示す1ビットのデータに変換される。この変換は、後述する階調制御回路(図17、図18参照。)が選択期間内におけるタイミング、あるいはフレームに応じて行う。階調制御回路によって1ビットのデータに変換されたデータは、ラッチに入力され、ラッチからDATAとしてデータスイッチ51に入力される。 When halftone display is performed, the data of each pixel is represented by data of 2 bits or more. The data of 2 bits or more turns off the applied voltage and the pixel when the pixel should be turned on. It is converted into 1-bit data indicating which of the applied voltages to be selected is to be selected. This conversion is performed by a gradation control circuit (see FIGS. 17 and 18), which will be described later, in accordance with the timing or frame within the selection period. The data converted into 1-bit data by the gradation control circuit is input to the latch, and is input from the latch to the data switch 51 as DATA.
DATAが、画素をオンとすべき場合の印加電圧の選択を指示しているときには、データスイッチ51は、SEG専用端子とV5V0選択スイッチ52とを接続させる。また、DATAが、画素をオフとすべき場合の印加電圧の選択を指示しているときには、データスイッチ51は、SEG専用端子とV3V2選択スイッチ53とを接続させる。 When the DATA instructs selection of an applied voltage when the pixel is to be turned on, the data switch 51 connects the SEG dedicated terminal and the V 5 V 0 selection switch 52. Further, when the DATA instructs selection of an applied voltage when the pixel is to be turned off, the data switch 51 connects the SEG dedicated terminal and the V 3 V 2 selection switch 53.
V5V0選択スイッチ52およびV3V2選択スイッチ53には、極性を指示する制御信号(POL)が入力される。POLが正極性駆動を指示しているときには、V5V0選択スイッチ52は、自身に接続されているデータスイッチ51と、電圧V5の出力部とを接続させる。この場合、オンとすべき画素を含む列のセグメント電極に電圧V5が印加される。POLが負極性駆動を指示しているときには、V5V0選択スイッチ52は、自身に接続されているデータスイッチ51と、電圧V0の出力部とを接続させる。この場合、オンとすべき画素を含む列のセグメント電極に電圧V0が印加される。 A control signal (POL) indicating polarity is input to the V 5 V 0 selection switch 52 and the V 3 V 2 selection switch 53. When the POL instructs positive polarity driving, the V 5 V 0 selection switch 52 connects the data switch 51 connected to the V 5 V 0 selection switch to the output unit of the voltage V 5 . In this case, the voltage V 5 to the segment electrode of the column containing the pixel to be turned on is applied. When POL instructs negative polarity driving, the V 5 V 0 selection switch 52 connects the data switch 51 connected to itself and the output unit of the voltage V 0 . In this case, the voltage V 0 is applied to the segment electrode of the column including the pixel to be turned on.
また、POLが正極性駆動を指示しているときには、V3V2選択スイッチ53は、自身に接続されているデータスイッチ51と、電圧V3の出力部とを接続させる。この場合、オフとすべき画素を含む列のセグメント電極に電圧V3が印加される。POLが負極性駆動を指示しているときには、V3V2選択スイッチ53は、自身に接続されているデータスイッチ51と、電圧V2の出力部とを接続させる。この場合、オフとすべき画素を含む列のセグメント電極に電圧V2が印加される。 Further, when the POL instructs the positive drive, the V 3 V 2 selection switch 53 connects the data switch 51 connected to the V 3 V 2 selection switch to the output unit of the voltage V 3 . In this case, the voltage V 3 is applied to the segment electrode of the column containing the pixel to be turned off. When POL instructs negative polarity driving, the V 3 V 2 selection switch 53 connects the data switch 51 connected to itself and the output portion of the voltage V 2 . In this case, the voltage V 2 is applied to the segment electrode of the column containing the pixel to be turned off.
この結果、各セグメント電極にはそれぞれ、画素をオンとすべき場合の印加電圧の選択指示が入力されたか、画素をオフとすべき場合の印加電圧の選択指示が入力されたか、および、正極性駆動時か負極性駆動時かに応じた電圧(V5,V0,V3,V2のいずれか)が印加される。 As a result, each segment electrode is input with an instruction for selecting an applied voltage when the pixel is to be turned on, an instruction for selecting an applied voltage when the pixel is to be turned off, and the positive polarity. A voltage (any one of V 5 , V 0 , V 3 , V 2 ) according to whether driving or negative polarity driving is applied.
図13は、SEG/COM兼用端子と各電圧の出力部とを接続させるスイッチの構成例を示す説明図である。SEG/COM兼用端子群12には、電圧V0,V1,V2,V3,V4,V5が供給される。
FIG. 13 is an explanatory diagram illustrating a configuration example of a switch that connects the SEG / COM shared terminal and the output unit of each voltage. Voltages V 0 , V 1 , V 2 , V 3 , V 4 and V 5 are supplied to the SEG / COM combined
この電圧V0〜V5のうち、電圧V1,V2は、SEG/COM兼用端子がコモン電極用の端子として指定されるかセグメント電極用の端子として指定されるかによって、選択的に用いられる。すなわち、電圧V1は、SEG/COM兼用端子がコモン電極用の端子として指定される場合に用いられ、電圧V2は、SEG/COM兼用端子がセグメント電極用の端子として指定される場合に用いられる。そして、SEG/COM兼用端子群12には、電圧V1,V2のどちらかを選択するためのV1V2選択スイッチ64が設けられる。
Of these voltages V 0 to V 5 , the voltages V 1 and V 2 are selectively used depending on whether the SEG / COM combined terminal is designated as a common electrode terminal or a segment electrode terminal. It is done. That is, the voltage V 1 is used when the SEG / COM combined terminal is designated as a common electrode terminal, and the voltage V 2 is used when the SEG / COM combined terminal is designated as a segment electrode terminal. It is done. Then, the SEG / COM shared
V1V2選択スイッチ64は、SEG/COM兼用端子をコモン電極用端子とする旨の動作指示信号が入力された場合、電圧V1の出力部を選択する。すなわち、V1V2選択スイッチ64は、自身に接続されている第1極性切替スイッチ62と電圧V1の出力部とを接続させて、電圧V1の出力部と、対応するSEG/COM兼用端子とを接続可能な状態とする。
The V 1 V 2 selection switch 64 selects the output unit of the voltage V 1 when an operation instruction signal indicating that the SEG / COM combined terminal is a common electrode terminal is input. That,
また、V1V2選択スイッチ64は、SEG/COM兼用端子をセグメント電極用端子とする旨の動作指示信号が入力された場合、電圧V2の出力部を選択する。すなわち、V1V2選択スイッチ64は、自身に接続されている第1極性切替スイッチ62と電圧V2の出力部とを接続させて、電圧V2の出力部と、対応するSEG/COM兼用端子とを接続可能な状態とする。
Further, the V 1 V 2 selection switch 64 selects the output part of the voltage V 2 when an operation instruction signal indicating that the SEG / COM combined terminal is used as the segment electrode terminal is input. That,
同様に、電圧V0〜V5のうち、電圧V3,V4も、SEG/COM兼用端子がコモン電極用の端子として指定されるかセグメント電極用の端子として指定されるかによって、選択的に用いられる。すなわち、電圧V3は、SEG/COM兼用端子がセグメント電極用の端子として指定される場合に用いられ、電圧V4は、SEG/COM兼用端子がコモン電極用の端子として指定される場合に用いられる。そして、SEG/COM兼用端子群12には、電圧V3,V4のどちらかを選択するためのV3V4選択スイッチ65が設けられる。
Similarly, among the voltages V 0 to V 5 , the voltages V 3 and V 4 are also selected depending on whether the SEG / COM combined terminal is designated as a common electrode terminal or a segment electrode terminal. Used for. That is, used when the voltage V 3 is used when SEG / COM shared pins are designated as terminals for the segment electrodes, the voltage V 4 is the SEG / COM shared pins are designated as terminals for the common electrode It is done. Then, the SEG / COM shared
V3V4選択スイッチ65は、SEG/COM兼用端子をコモン電極用端子とする旨の動作指示信号が入力された場合、電圧V4の出力部を選択する。すなわち、V3V4選択スイッチ65は、自身に接続されている第1極性切替スイッチ62と電圧V4の出力部とを接続させて、電圧V4の出力部と、対応するSEG/COM兼用端子とを接続可能な状態とする。
The V 3 V 4 selection switch 65 selects the output unit of the voltage V 4 when an operation instruction signal indicating that the SEG / COM combined terminal is a common electrode terminal is input. That, V 3 V 4
また、V3V4選択スイッチ65は、SEG/COM兼用端子をセグメント電極用端子とする旨の動作指示信号が入力された場合、電圧V3の出力部を選択する。すなわち、V3V4選択スイッチ65は、自身に接続されている第1極性切替スイッチ62と電圧V3の出力部とを接続させて、電圧V3の出力部と、対応するSEG/COM兼用端子とを接続可能な状態とする。
Further, the V 3 V 4 selection switch 65 selects the output part of the voltage V 3 when the operation instruction signal indicating that the SEG / COM combined terminal is used as the segment electrode terminal is input. That, V 3 V 4
既に説明したように、SEG/COM兼用端子は8個ずつグループ化され、SEG専用端子群11の両側に配置される各グループのうち、対になる二つのグループに属する各SEG/COM兼用端子の設定は、全て共通になる。従って、一つのグループには8個のSEG/COM兼用端子が属するので、対になる二つのグループに属する16個のSEG/COM兼用端子は、共通の設定になる。従って、V1V2選択スイッチ64およびV3V4選択スイッチ65は、16個のSEG/COM兼用端子毎に一つずつ設ければよい。ここでは、16個のSEG/COM兼用端子毎にV1V2選択スイッチ64およびV3V4選択スイッチ65を一つ設けるものとして説明する。なお、8個のSEG/COM兼用端子毎にV1V2選択スイッチ64およびV3V4選択スイッチ65を一つずつ設けてもよい。ただし、V1V2選択スイッチ64およびV3V4選択スイッチ65の数をできるだけ少なくするため、16個のSEG/COM兼用端子毎にV1V2選択スイッチ64およびV3V4選択スイッチ65を一つずつ設けることが好ましい。
As already described, eight SEG / COM shared terminals are grouped, and each of the SEG / COM shared terminals belonging to two pairs of the groups arranged on both sides of the SEG dedicated
V1V2選択スイッチ64およびV3V4選択スイッチ65には、例えば、ドライバICの初期化時に動作指示信号がレジスタ21(図9参照。)または外部設定端子(図示せず。)から入力される。その後、V1V2選択スイッチ64およびV3V4選択スイッチ65を切り替える必要はない。 For example, an operation instruction signal is input to the V 1 V 2 selection switch 64 and the V 3 V 4 selection switch 65 from the register 21 (see FIG. 9) or an external setting terminal (not shown) when the driver IC is initialized. Is done. After that, it is not necessary to switch the V 1 V 2 selection switch 64 and the V 3 V 4 selection switch 65.
電圧V0〜V5のうち、電圧V0,V5は、SEG/COM兼用端子がコモン電極用の端子として指定される場合であっても、セグメント電極用の端子として指定される場合であっても用いられる。
Of the
また、個々のSEG/COM兼用端子には、データスイッチ61と、第1極性切替スイッチ62と、第2極性切替スイッチ63との組み合わせが一組ずつ設けられる。
Each SEG / COM combined terminal is provided with one combination of the data switch 61, the first
SEG/COM兼用端子がコモン電極に接続される端子として用いられる場合、データスイッチ61には、コモン電極を選択するか否かを示す制御情報(SEL)がラッチから入力される。また、SEG/COM兼用端子がセグメント電極に接続される端子として用いられる場合、データスイッチ61には、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうちどちらを選択するのかを示すデータがラッチから入力される。データスイッチ61は、入力される制御情報(SEL)またはデータに応じて、SEG/COM兼用端子を、第1極性切替スイッチ62または第2極性切替スイッチ63のいずれかに接続させる。
When the SEG / COM combined terminal is used as a terminal connected to the common electrode, the data switch 61 receives control information (SEL) indicating whether or not to select the common electrode from the latch. When the SEG / COM combined terminal is used as a terminal connected to the segment electrode, the data switch 61 has either an applied voltage when the pixel is to be turned on or an applied voltage when the pixel is to be turned off. Data indicating whether to select is input from the latch. The data switch 61 connects the SEG / COM combined terminal to either the first
第1極性切替スイッチ62および第2極性切替スイッチ63には、極性を指示する制御信号(POL)が入力される。第1極性切替スイッチ62は、POLが正極性駆動を指示しているのか負極性駆動を指示しているのかに応じて、データスイッチ61を、V1V2選択スイッチ64またはV3V4選択スイッチ65のいずれかに接続させる。第2極性切替スイッチ63は、POLが正極性駆動を指示しているのか負極性駆動を指示しているのかに応じて、データスイッチを電圧V0の出力部または電圧V5の出力部のいずれかに接続させる。
The first
データスイッチ61、第1極性切替スイッチ62、第2極性切替スイッチ63、V1V2選択スイッチ64、およびV3V4選択スイッチ65に入力されるデータや制御信号等によって、SEG/COM兼用端子に接続された電極に印加される電圧が決定される。図14は、各スイッチへの入力に応じて、SEG/COM兼用端子に接続された電極に印加される電圧を示す説明図である。図14では、セグメント電極用の端子として使用することを指示する動作指示信号を“0”としている。また、コモン電極用の端子として使用することを指示する動作指示信号を“1”としている。また、正極性駆動を指示するPOLを“0”とし、負極性駆動を指示するPOLを“1”としている。
The SEG / COM dual-purpose terminal according to data and control signals input to the data switch 61, the first
V1V2選択スイッチ64およびV3V4選択スイッチ65に動作信号として“0(セグメント電極用の端子とする指示)”が入力された場合について説明する。この場合、V1V2選択スイッチ64はV2の出力部を選択し、V3V4選択スイッチ65はV3の出力部を選択する。また、この場合、データスイッチ61には、画素をオンとすべき場合の印加電圧と画素をオフとすべき場合の印加電圧のうち、どちらを選択するのかを示すデータ(図13、図14ではDATAと表記する。)が入力される。 A case where “0 (instruction to use as segment electrode terminal)” is input as an operation signal to the V 1 V 2 selection switch 64 and the V 3 V 4 selection switch 65 will be described. In this case, the V 1 V 2 selection switch 64 selects the V 2 output section, and the V 3 V 4 selection switch 65 selects the V 3 output section. In this case, the data switch 61 has data indicating which one of the applied voltage when the pixel is to be turned on and the applied voltage when the pixel is to be turned off (in FIGS. 13 and 14). DATA.) Is input.
データスイッチ61に、DATAとして“0(オフとすべき場合の電圧指示)”が入力された場合、データスイッチ61は、SEG/COM兼用端子を第1極性切替スイッチ62に接続させる。このとき、第1極性切替スイッチ62に、POLとして“0(正極性指示)”が入力されているとする。すると、第1極性切替スイッチ62は、データスイッチ61をV3V4選択スイッチ65に接続させる。V3V4選択スイッチ65は電圧V3の出力部を選択している状態であるので、この結果、SEG/COM兼用端子に接続されたセグメント電極にはV3が印加される(図14に示す態様1)。また、第1極性切替スイッチ62に、POLとして“1(負極性指示)”が入力されているとする。すると、第1極性切替スイッチ62は、データスイッチ61をV1V2選択スイッチ64に接続させる。V1V2選択スイッチ64は電圧V2の出力部を選択している状態であるので、この結果、SEG/COM兼用端子に接続されたセグメント電極にはV2が印加される(図14に示す態様3)。
When “0 (voltage instruction when turned off)” is input to the data switch 61 as the DATA, the data switch 61 connects the SEG / COM combined terminal to the
データスイッチ61に、DATAとして“1(オンとすべき場合の電圧指示)”が入力された場合、データスイッチ61は、SEG/COM兼用端子を第2極性切替スイッチ63に接続させる。このとき、第2極性切替スイッチ63に、POLとして“0(正極性指示)”が入力されているとする。すると、第2極性切替スイッチ63は、データスイッチ61を電圧V5の出力部に接続させる。この結果、SEG/COM兼用端子に接続されたセグメント電極にはV5が印加される(図14に示す態様5)。また、第2極性切替スイッチ63に、POLとして“1(負極性指示)”が入力されているとする。すると、第2極性切替スイッチ63は、データスイッチ61を電圧V0の出力部に接続させる。この結果、SEG/COM兼用端子に接続されたセグメント電極にはV0が印加される(図14に示す態様7)。
When “1 (voltage instruction when ON)” is input to the data switch 61, the data switch 61 connects the SEG / COM shared terminal to the
次に、V1V2選択スイッチ64およびV3V4選択スイッチ65に動作信号として“1(コモン電極用の端子とする指示)”が入力された場合について説明する。この場合、V1V2選択スイッチ64はV1の出力部を選択し、V3V4選択スイッチ65はV4の出力部を選択する。また、この場合、データスイッチ61には、コモン電極を選択するか否かを示す制御情報(SEL)が入力される。ここでは、SEG/COM兼用端子に接続されたコモン電極を選択しないことを指示するSELを“0”とし、SEG/COM兼用端子に接続されたコモン電極の選択を指示するSELを“1”とする。 Next, a case where “1 (instruction to use as a common electrode terminal)” is input as an operation signal to the V 1 V 2 selection switch 64 and the V 3 V 4 selection switch 65 will be described. In this case, the V 1 V 2 selection switch 64 selects the V 1 output section, and the V 3 V 4 selection switch 65 selects the V 4 output section. In this case, control information (SEL) indicating whether or not to select the common electrode is input to the data switch 61. Here, SEL for not selecting the common electrode connected to the SEG / COM shared terminal is set to “0”, and SEL for selecting the common electrode connected to the SEG / COM shared terminal is set to “1”. To do.
データスイッチ61に、SELとして“0(端子に接続されているコモン電極を選択しない指示)”が入力された場合、データスイッチ61は、SEG/COM兼用端子を第1極性切替スイッチ62に接続させる。このとき、第1極性切替スイッチ62に、POLとして“0(正極性指示)”が入力されているとする。すると、第1極性切替スイッチ62は、データスイッチ61をV3V4選択スイッチ65に接続させる。V3V4選択スイッチ65は電圧V4の出力部を選択している状態であるので、この結果、SEG/COM兼用端子に接続されたコモン電極にはV4が印加される(図14に示す態様2)。また、第1極性切替スイッチ62に、POLとして“1(負極性指示)”が入力されているとする。すると、第1極性切替スイッチ62は、データスイッチ61をV1V2選択スイッチ65に接続させる。V1V2選択スイッチは電圧V1の出力部を選択している状態であるので、この結果、SEG/COM兼用端子に接続されたコモン電極にはV1が印加される(図14に示す態様4)。
When “0 (instruction not to select the common electrode connected to the terminal)” is input to the data switch 61 as the SEL, the data switch 61 connects the SEG / COM combined terminal to the
データスイッチ61に、SELとして“1(端子に接続されているコモン電極を選択する指示)”が入力された場合、データスイッチ61は、SEG/COM兼用端子を第2極性切替スイッチ63に接続させる。このとき、このとき、第2極性切替スイッチ63に、POLとして“0(正極性指示)”が入力されているとする。すると、第2極性切替スイッチ63は、データスイッチ61を電圧V0の出力部に接続させる。この結果、SEG/COM兼用端子に接続されたコモン電極には、V0が印加される(図14に示す態様6)。また、第2極性切替スイッチ63に、POLとして“1(負極性指示)”が入力されているとする。すると、第2極性切替スイッチ63は、データスイッチ61を電圧V5の出力部に接続させる。この結果、SEG/COM兼用端子に接続されたコモン電極には、V5が印加される(図14に示す態様8)。
When “1 (instruction to select a common electrode connected to a terminal)” is input to the data switch 61 as the SEL, the data switch 61 connects the SEG / COM combined terminal to the
次に、ドライバIC全体の構成について説明する。ここでは、説明を簡単にするため、まず、内蔵メモリが2値画像の表示データを記憶する場合を例にして説明する。図15は、ドライバICの構成例を示すブロック図である。ドライバICは、図1で示したSEG専用端子群11、SEG/COM兼用端子群12、COM専用端子群13の他に、アナログスイッチ群71と、アナログスイッチ群72と、アナログスイッチ群73と、ラッチ75と、マルチプレクサ76と、ラインバッファ78と、第1COMバッファ81と、第2COMバッファ82と、内蔵メモリ83とを備える。また、図15では、図示を省略しているが、POL、ラッチ信号、ライト信号等の制御信号を出力する制御部を備える。また、動作指示信号の送信元(例えば、図9に示したレジスタ21)についても図15では、図示を省略している。
Next, the configuration of the entire driver IC will be described. Here, in order to simplify the description, first, the case where the built-in memory stores the display data of the binary image will be described as an example. FIG. 15 is a block diagram illustrating a configuration example of the driver IC. The driver IC includes an
なお、V0V5選択スイッチ42、V4V1選択スイッチ43、および個々のCOM専用端子毎に設けられる選択/非選択切替スイッチ41(図11参照。)が、アナログスイッチ群71に相当する。また、V1V2選択スイッチ64、V3V4選択スイッチ65、および個々のSEG/COM兼用端子毎に設けられるデータスイッチ61、第1極性切替スイッチ62、第2極性切替スイッチ63(図13参照。)が、アナログスイッチ群72に相当する。また、V5V0選択スイッチ52、V3V2選択スイッチ53、および個々のSEG専用端子毎に設けられるデータスイッチ51(図12参照。)が、アナログスイッチ群73に相当する。
The V 0 V 5 selection switch 42, the V 4 V 1 selection switch 43, and the selection / non-selection changeover switch 41 (see FIG. 11) provided for each individual COM terminal correspond to the
ラインバッファ78は、SEG専用端子群11に属する端子および、SEG専用端子群11の両側に配置された各SEG/COM兼用端子群12に属する端子の総数(この総数をQ個とする。)分のビット数のレジスタによって実現される。ラインバッファ78がQビット分のレジスタを含んでいれば、SEG/COM兼用端子群12に属する全ての端子がセグメント電極用の端子として設定された場合であっても、ラインバッファ78は1ライン分の表示データを格納することができる。
The
また、既に説明したように、内蔵メモリ83から1ライン分の表示データを読み出す場合、1ライン分の表示データを一度に読み出すのではなく、8×nビット毎に読み出しを行う。本例では、2値画像の表示データを読み出すので、8ビット毎に読み出しを行う。ラインバッファ78と制御部(図示せず。)とは、Q/8本の専用ライト信号の信号配線で接続される。例えば、SEG専用端子群11に属する端子が96個であり、SEG専用端子群11の両側に配置された各SEG/COM兼用端子群がそれぞれ64個の端子を含んでいる場合、Q=96+64×2=224個となる。よって、専用ライト信号の信号配線の本数は、224/8=28本となる。
Further, as described above, when the display data for one line is read from the built-in
制御部からどの信号配線を介して専用ライト信号が送信されたかによって、内蔵メモリから読み出す8ビットの表示データがラインバッファ78のどの領域に格納されるのかが決定される。制御部は、内蔵メモリ83の読み出しに同期して、ラインバッファ78に8ビット分のデータずつ書き込むように、その書き込み領域に応じた信号配線を介して専用ライト信号を送信する。また、内蔵メモリ83からの表示データの読み出しおよびラインバッファ78への表示データの格納は、制御部が行う。
Depending on which signal wiring is transmitted from the control unit via the dedicated write signal, it is determined in which area of the
図16は、ラインバッファ78への表示データの格納を示す説明図である。に対応するビットに表示データを格納する際に、例えば、図16における左側の端子(セグメント電極用の端子)のグループから順に格納していくとする。この場合、制御部(図示せず。)は、図16に示すビットのグループ“No.1”に応じた配線信号を介して専用ライト信号を送信し、内蔵メモリ83から読み出した表示データを“No.1”のグループに対して書き込む。次に、図16に示すビットのグループ“No.2”に応じた配線信号を介して専用ライト信号を送信し、“No.2”のグループに表示データを書き込む。同様の動作を繰り返し、選択期間内に1ライン分のデータをラインバッファに書き込む。
FIG. 16 is an explanatory diagram showing storage of display data in the
第1COMバッファ81は、COM専用端子群13に属する端子分のビット数のレジスタによって実現される。第1COMバッファ81に含まれる個々のビットは、それぞれCOM専用端子に対応する。そして、第1COMバッファ81に含まれる個々のビットには、対応するコモン電極を選択するか否かを示す制御情報(SEL)が格納される。
The
第2COMバッファ82は、SEG/COM兼用端子群12に属する端子分のビット数のレジスタによって実現される。第2COMバッファ82が、SEG/COM兼用端子群12に属する端子分のビット数のレジスタを含んでいれば、SEG/COM兼用端子群12に属する全ての端子がコモン電極用の端子として設定された場合であっても、全コモン電極それぞれについて、選択するか否かを示す制御情報を第1COMバッファ81および第2COMバッファ82に格納することができる。
The
なお、第1COMバッファ81および第2COMバッファを実現するためのレジスタは、シフトレジスタでもよいし、汎用レジスタでもよい。
Note that a register for realizing the
ドライバICは、SEG/COM兼用端子群12に属する端子数と同数のマルチプレクサ76を備える。各マルチプレクサ76は、各SEG/COM兼用端子と一対一に対応する。そして、各マルチプレクサ76には、対応する各SEG/COM兼用端子のデータとして第2COMバッファ82およびラインバッファ78からそれぞれ1ビットのデータが入力される。マルチプレクサ76は、入力された2種類のデータのうち、一方のみを選択して出力するセレクタとして機能する。マルチプレクサ76に対して、対応するSEG/COM兼用端子をセグメント電極用の端子とする旨の動作指示信号(SEL_SEG)が入力された場合、そのマルチプレクサ76は、ラインバッファ78からのデータを選択してラッチに出力する。また、マルチプレクサ76に対して、対応するSEG/COM兼用端子をコモン電極用の端子とする旨の動作指示信号(SEL_SEG)が入力された場合、そのマルチプレクサ76は、第2コモンバッファ82からのデータを選択してラッチに出力する。
The driver IC includes the same number of
なお、マルチプレクサ76は、対応するSEG/COM兼用端子と同様にグループ化される。そして、対応するSEG/COM兼用端子のグループに応じたマルチプレクサ76のグループに対して、そのSEG/COM兼用端子のグループへの動作指示信号を送るビット領域22(図9参照。)と同じビット領域から動作指示信号が送られる。例えば、図9に示す第8グループおよび第9グループのSEG/COM兼用端子に対応するマルチプレクサ76のグループに対しては、図9に示す第8グループおよび第9グループに対して動作指示信号を送っている8番目のビット領域から動作指示信号を送る。なお、マルチプレクサ76に対して、外部設定端子(図示せず。)を介して外部から動作指示信号を送信する場合も同様である。
The
動作指示信号を各マルチプレクサ76に送信して各マルチプレクサ76の設定を行う動作は、ドライバICの初期化時に行えばよく、その後、設定を変更する必要はない。
The operation of transmitting the operation instruction signal to each
ラインバッファ78、第1COMバッファ81および第2COMバッファ82に格納された情報(表示データやSEL)は、選択期間終了時にラッチ75に送られる。そして、ラインバッファ78、第1COMバッファ81および第2COMバッファ82に格納された情報は、更新される。
Information (display data and SEL) stored in the
また、ラインバッファ78に格納された表示データのうち、SEG専用端子に対応する表示データは、ラッチ75に含まれるラッチ75cに送られる。ラッチ75cは、SEG専用端子と同数のビット数の記憶領域を有する。制御部からラッチ75にラッチ信号が送信されると、ラッチ75cは、各SEG専用端子に対応する表示データを、アナログスイッチ群73内のデータスイッチ51(図12参照。)に出力する。また、制御部は、ラッチ75からのデータ出力に同期させて、POLを出力する。この結果、アナログスイッチ群73内の各スイッチの設定が行われ、個々のSEG専用端子に対して、表示データおよびPOLに応じた電圧が出力される。
Also, among the display data stored in the
ラインバッファ78に格納された表示データであって、セグメント電極用の端子に設定された各SEG/COM兼用端子に対応する表示データは、その各SEG/COM兼用端子に応じた各マルチプレクサ76に送られる。この各マルチプレクサ76には、ドライバICの初期化時に、対応するSEG/COM兼用端子をセグメント電極用の端子とする旨の動作指示信号が入力されている。従って、上記の各マルチプレクサ76には、第2COMバッファ82からもデータが入力されるが、ラインバッファ78から入力された表示データのみをラッチ75bに出力する。ラッチ75bは、各SEG/COM兼用端子と同数のビット数の記憶領域を有する。上記の各マルチプレクサ76は、ラインバッファ78から入力された表示データを、ラッチ75b内の対応するビットに出力する。制御部からラッチ75にラッチ信号が送信されると、ラッチ75bは、このビットに格納されたデータを、アナログスイッチ群72内の対応するデータスイッチ61(図13参照。)に出力する。また、制御部は、ラッチ75からのデータ出力に同期させて、POLを出力する。そして、V1V2選択スイッチ64およびV3V4選択スイッチ65には、予め動作指示信号(SEL_SEG)が入力されている。この結果、アナログスイッチ群73内の各スイッチの設定が行われ、セグメント電極用の端子に設定された各SEG/COM兼用端子に対して、表示データおよびPOLに応じた電圧が出力される。
Display data stored in the
第2COMバッファ82に格納された制御情報(SEL)であって、コモン電極用の端子に設定された各SEG/COM兼用端子に対応するSELは、その各SEG/COM兼用端子に応じた各マルチプレクサ76に送られる。この各マルチプレクサ76には、ドライバICの初期化時に、対応するSEG/COM兼用端子をコモン電極用の端子とする旨の動作指示信号が入力されている。従って、上記の各マルチプレクサ76には、ラインバッファ78からもデータが入力されるが、第2COMバッファ82から入力された表示データのみをラッチ75bに出力する。上記の各マルチプレクサ76は、第2COMバッファ82から入力されたSELを、ラッチ75b内の対応するビットに出力する。制御部からラッチ75にラッチ信号が送信されると、ラッチ75bは、このビットに格納されたSELを、アナログスイッチ群72内の対応するデータスイッチ61(図13参照。)に出力する。また、制御部は、ラッチ75からのデータ出力に同期させて、POLを出力する。そして、V1V2選択スイッチ64およびV3V4選択スイッチ65には、予め動作指示信号が入力されている。この結果、アナログスイッチ群73内の各スイッチの設定が行われ、コモン電極用の端子に設定された各SEG/COM兼用端子に対して、SELおよびPOLに応じた電圧が出力される。
The control information (SEL) stored in the
また、第1COMバッファ81に格納されたSELは、ラッチ75に含まれるラッチ75aに送られる。ラッチ75aは、COM専用端子と同数のビット数の記憶領域を有する。制御部からラッチ75にラッチ信号が送信されると、ラッチ75aは、各COM専用端子に対応するSELを、アナログスイッチ群71内の選択/非選択切替スイッチ41(図11参照。)に出力する。また、制御部は、ラッチ75からのデータ出力に同期させて、POLを出力する。この結果、アナログスイッチ群71内の各スイッチの設定が行われ、個々のCOM専用端子に対して、SELおよびPOLに応じた電圧が出力される。
The SEL stored in the
次に、内蔵メモリがグレースケールの表示データを記憶する場合を例にして説明する。グレースケールで画像を表示する方法として、例えば、FRC(Frame Rate Control)やPWM(Pulse Width Modulation)がある。 Next, the case where the built-in memory stores grayscale display data will be described as an example. As a method of displaying an image in gray scale, for example, there are FRC (Frame Rate Control) and PWM (Pulse Width Modulation).
図17は、FRCを採用する場合のドライバICの構成例を示すブロック図である。図15に示す構成部と同様の構成部については、同一の符号を付し、説明を省略する。FRCを採用する場合のドライバICは、階調制御回路91を備える点で、図15に示すドライバICと異なる。
FIG. 17 is a block diagram illustrating a configuration example of a driver IC when the FRC is employed. Constituent parts similar to the constituent parts shown in FIG. A driver IC in the case of employing FRC is different from the driver IC shown in FIG. 15 in that it includes a
図17に示す内蔵メモリ83は、1画素当たりnビットの表示データを記憶する。階調制御回路91は、制御部(図示せず。)からの命令に応じて、内蔵メモリ83からの表示データを8×nビット毎に格納する。FRCでは、選択期間中では、セグメント電極への印加電圧を変化させない。FRCにおけるセグメント電極への印加電圧の変更は、フレーム期間の開始時に行われる。階調制御回路91は、フレーム期間毎に、個々の画素について、オンとするための電圧をセグメント電極に印加するのか、オフとするための電圧をセグメント電極に印加するのかを決定する。オンとするための電圧を印加するのか、オフとするための電圧を印加するのかという情報は、“0”または“1”で表すことができる。すなわち、一つのフレーム期間に着目した場合、一つの画素のデータ量は、nビットから1ビットに減少させることができる。階調制御回路91は、表示データに含まれる各画素のデータをnビットから1ビットに変換する処理を行う。そして、変換後のデータを記憶する。ただし、同一の画素であっても、フレーム期間によって、“0”と“1”のどちらに変換されるのか異なる。
The built-in
ラインバッファ78は、図15に示す場合と同様に、Q個のビットのレジスタによって実現される。そして、階調制御回路91によって変換された1ライン分の表示データを格納する。階調制御回路91が記憶する変換後のデータをラインバッファ78に格納させる動作は、図15に示す構成において、内蔵メモリ83が記憶する1ライン分のデータをラインバッファ78に格納させる動作と同様である。
The
他の動作に関しては、図15に示す構成の場合と同様であるので、説明を省略する。 Other operations are the same as those in the configuration shown in FIG.
図18は、PWMを採用する場合のドライバICの構成例を示すブロック図である。図15に示す構成部と同様の構成部については、同一の符号を付し、説明を省略する。PWMを採用する場合のドライバICは、階調制御回路93を備える点で、図15に示すドライバICと異なる。また、図18に示す階調制御回路93は、図17に示す階調制御回路91とは異なる処理を行う。
FIG. 18 is a block diagram illustrating a configuration example of a driver IC when the PWM is employed. Constituent parts similar to the constituent parts shown in FIG. A driver IC in the case of employing PWM is different from the driver IC shown in FIG. Further, the
図18に示す内蔵メモリ83は、1画素当たりnビットの表示データを記憶する。また、図18に示すラインバッファ78は、図15に示す構成の場合とは異なり、Q×nビットのレジスタによって実現される。内蔵メモリ83から1ライン分の表示データを読み出す場合、8×nビット毎に読み出す。そして、その8×nビットのデータは、専用ライト信号によって指定されるラインバッファ78内の領域に格納される。一回のデータ読み出しおよびラインバッファへの格納におけるデータ量は、図15に示す場合と異なるが、ラインバッファ78への表示データ格納に関するその他の点は、図15で説明した動作と同様である。
The
階調制御回路93は、ラインバッファ78に記憶された1ライン分の表示データを読み込む。PWMでは、セグメント電極に対する印加電圧の変更は、選択期間の開始時だけでなく、選択期間の途中においても行われる。1画素の表示データがnビットで表される場合、例えば、選択期間をn等分した期間毎にセグメント電極への印加電圧は変更され得る。階調制御回路93は、選択期間開始時に、1ラインに含まれる各画素の最上位のビットのデータを、その各画素に対応する各マルチプレクサ76およびラッチ75cに出力する。1ビットのデータを階調制御回路93から受信したマルチプレクサ76の動作は、図15を用いて説明した場合と同様である。以降、一本のコモン電極の選択期間中、階調制御回路93は、選択期間の1/nの期間が経過する毎に、1ラインに含まれる各画素の1ビットのデータを上位ビットから順番に、各画素に対応する各マルチプレクサ76およびラッチ75cに出力する。マルチプレクサ76は、階調制御回路76から入力された1ビットのデータをラッチ75bに出力する。
The
また、制御部(図示せず。)は、ラッチ75b,75cに対しては、選択期間をn等分した期間毎にラッチ信号を出力する。この結果、ラッチ75b,75cは、選択期間をn等分した期間毎に1ビットの表示データ(“0”または“1”)を出力する。なお、制御部は、ラッチ75aに対しては選択期間の開始時にラッチ信号を出力すればよい。
In addition, the control unit (not shown) outputs a latch signal to the
他の動作に関しては、図15に示す構成の場合と同様である。このような動作により、選択期間の途中でセグメント電極への印加電圧が表示データに応じて変更され、PWMによる表示データのグレースケール表示が行われる。 Other operations are the same as those in the configuration shown in FIG. By such an operation, the voltage applied to the segment electrode is changed according to the display data during the selection period, and the gray scale display of the display data by PWM is performed.
本発明のドライバICは、SEG専用端子群およびCOM専用端子群だけでなく、SEG/COM兼用端子群を備える。従って、SEG/COM兼用端子群に含まれる端子をセグメント電極用端子に設定するのか、コモン電極用端子に設定するのかによって、様々な解像度の液晶表示装置に適用可能となる。 The driver IC of the present invention includes not only a SEG dedicated terminal group and a COM dedicated terminal group but also a SEG / COM combined terminal group. Therefore, the present invention can be applied to liquid crystal display devices with various resolutions depending on whether the terminals included in the SEG / COM combined terminal group are set as segment electrode terminals or common electrode terminals.
例えば、図19は、本発明のドライバICが適用可能な液晶表示装置の例を示す説明図である。ドライバICは、SEG専用端子群11として96個の端子を有し、SEG/COM兼用端子群12として合計128個(64×2個)の端子を有し、COM専用端子群13として合計32個(16×2個)の端子を有しているとする。128個のSEG/COM兼用端子を全てコモン電極用の端子に設定した場合、図19(a)に示すように、解像度96×160のSTN液晶を用いた液晶表示装置に対してドライバICを適用することができる。また、128個のSEG/COM兼用端子を全てセグメント電極用の端子に設定した場合、図19(b)に示すように、解像度224×32のSTN液晶を用いた液晶表示装置に対してドライバICを適用することができる。また、128個のSEG/COM兼用端子の一部をセグメント電極用端子に設定し、残りをコモン電極用端子に設定することで、例えば、解像度128×128の液晶表示装置にもドライバICを適用することができる。このように、本発明のドライバICは、様々な解像度の液晶表示装置に適用することができる。また、その結果、各種解像度の液晶表示装置毎にドライバICを開発する必要がなくなり、ドライバICの評価やソフトウェア開発等のドライバIC開発に要するコストを削減することができる。
For example, FIG. 19 is an explanatory diagram showing an example of a liquid crystal display device to which the driver IC of the present invention can be applied. The driver IC has 96 terminals as the SEG dedicated
本発明のドライバICは、様々な解像度の液晶表示装置に適用することができるため、生産数を増加させることができる。 Since the driver IC of the present invention can be applied to liquid crystal display devices with various resolutions, the number of production can be increased.
また、本発明では、SEG/COM兼用端子と、コモン電極用端子とするかセグメント電極用端子とするかの設定は、V1V2選択スイッチ64およびV3V4選択スイッチ65(図13参照。)に対して動作指示信号を送信することによって行う。そして、V1V2選択スイッチ64およびV3V4選択スイッチ65は、例えば16個からなるSEG/COM兼用端子の組毎に一つずつ設ければよいので、スイッチ数が著しく増加させなくてもよい。 In the present invention, the setting of the SEG / COM dual-purpose terminal and the common electrode terminal or the segment electrode terminal is set to the V 1 V 2 selection switch 64 and the V 3 V 4 selection switch 65 (see FIG. 13). .)) By transmitting an operation instruction signal. The V 1 V 2 selection switch 64 and the V 3 V 4 selection switch 65 may be provided, for example, for each set of 16 SEG / COM combined terminals, so that the number of switches does not increase remarkably. Also good.
なお、特許請求の範囲に記載された信号電極専用端子は、SEG専用端子によって実現される。走査電極専用端子は、COM専用端子によって実現される。兼用端子は、SEG/COM兼用端子によって実現される。電圧選択スイッチは、V1V2選択スイッチ64およびV3V4選択スイッチ65によって実現される。 The signal electrode dedicated terminal described in the claims is realized by an SEG dedicated terminal. The scanning electrode dedicated terminal is realized by a COM dedicated terminal. The shared terminal is realized by an SEG / COM shared terminal. The voltage selection switch is realized by a V 1 V 2 selection switch 64 and a V 3 V 4 selection switch 65.
本発明は、液晶表示装置を駆動する1チップのドライバICに適用可能である。 The present invention can be applied to a one-chip driver IC for driving a liquid crystal display device.
1 チップ
11 SEG専用端子群
12 SEG/COM兼用端子群
13 COM専用端子群
71〜73 アナログスイッチ群
75 ラッチ
76 マルチプレクサ
78 ラインバッファ
81 第1COMバッファ
82 第2COMバッファ
83 内蔵メモリ
1
Claims (5)
信号電極のみに接続される複数の信号電極専用端子と、
走査電極のみに接続される複数の走査電極専用端子と、
信号電極と走査電極のいずれにも接続可能な複数の兼用端子とを備えた
ことを特徴とする液晶表示装置用ドライバIC。 A driver IC for a liquid crystal display device that drives a liquid crystal display device that sandwiches liquid crystal between a plurality of scanning electrodes and a plurality of signal electrodes,
A plurality of signal electrode dedicated terminals connected only to the signal electrodes;
A plurality of scan electrode dedicated terminals connected only to the scan electrodes;
A driver IC for a liquid crystal display device comprising a plurality of dual-purpose terminals that can be connected to either a signal electrode or a scanning electrode.
請求項1に記載の液晶表示装置用ドライバIC。 Select the voltage used when the dual-purpose terminal is connected to the signal electrode, or the voltage used when the dual-purpose terminal is connected to the scan electrode, and apply the selected voltage to the electrode connected to the dual-purpose terminal The driver IC for a liquid crystal display device according to claim 1, further comprising a voltage selection switch that enables the liquid crystal display device.
各電圧選択スイッチは、
対応する兼用端子が信号電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が信号電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とし、
対応する兼用端子が走査電極に接続されることを示す動作指示信号を入力した場合には、兼用端子が走査電極に接続される場合に使用される電圧の出力部と、対応する兼用端子とを接続可能な状態とする
請求項2に記載の液晶表示装置用ドライバIC。 A voltage selection switch is provided for each set of a predetermined number of dual-purpose terminals,
Each voltage selection switch
When an operation instruction signal indicating that the corresponding shared terminal is connected to the signal electrode is input, a voltage output unit used when the shared terminal is connected to the signal electrode and the corresponding shared terminal are connected. It is possible to connect,
When an operation instruction signal indicating that the corresponding dual-purpose terminal is connected to the scan electrode is input, a voltage output unit used when the dual-purpose terminal is connected to the scan electrode and the corresponding dual-purpose terminal are connected. The driver IC for a liquid crystal display device according to claim 2, wherein the driver IC is in a connectable state.
各電圧選択スイッチは、レジスタから動作指示信号を入力する
請求項3に記載の液晶表示装置用ドライバIC。 A register for storing an operation instruction signal in advance for each set of a predetermined number of dual-purpose terminals is provided,
The liquid crystal display driver IC according to claim 3, wherein each voltage selection switch receives an operation instruction signal from a register.
各電圧選択スイッチは、外部設定端子を介して外部から動作指示信号を入力する
請求項3に記載の液晶表示装置用ドライバIC。 An external setting terminal for inputting an operation instruction signal from the outside is provided for each set of a predetermined number of dual-purpose terminals,
The liquid crystal display driver IC according to claim 3, wherein each voltage selection switch receives an operation instruction signal from the outside via an external setting terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286895A JP2007094318A (en) | 2005-09-30 | 2005-09-30 | Driver ic for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286895A JP2007094318A (en) | 2005-09-30 | 2005-09-30 | Driver ic for liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007094318A true JP2007094318A (en) | 2007-04-12 |
Family
ID=37980067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286895A Pending JP2007094318A (en) | 2005-09-30 | 2005-09-30 | Driver ic for liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007094318A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254512A (en) * | 2011-07-08 | 2011-11-23 | 中颖电子股份有限公司 | Organic light emitting diode (OLED) display driving chip and display |
-
2005
- 2005-09-30 JP JP2005286895A patent/JP2007094318A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254512A (en) * | 2011-07-08 | 2011-11-23 | 中颖电子股份有限公司 | Organic light emitting diode (OLED) display driving chip and display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7369124B2 (en) | Display device and method for driving the same | |
US7176947B2 (en) | Device for driving a display apparatus | |
KR101388588B1 (en) | Liquid crystal display apparatus | |
US6496174B2 (en) | Method of driving display device, display device and electronic apparatus | |
CN101299324B (en) | Data drive device and method for liquid crystal display device | |
KR101385225B1 (en) | Liquid crystal display and method for driving the same | |
JP3750734B2 (en) | Scan line driving circuit, electro-optical device, electronic apparatus, and semiconductor device | |
JP4501525B2 (en) | Display device and drive control method thereof | |
JPH09114420A (en) | Liquid crystal display device and data line driver | |
US6784868B2 (en) | Liquid crystal driving devices | |
WO2013047363A1 (en) | Scanning signal line drive circuit and display device equipped with same | |
JP2003058119A (en) | Active matrix type display device, its driving method and driving control circuit being provided to the device | |
JP5432149B2 (en) | Driving method and driving device for bistable nematic dot matrix liquid crystal display | |
JP3836721B2 (en) | Display device, information processing device, display method, program, and recording medium | |
KR100774895B1 (en) | Liquid crystal display device | |
JP4321502B2 (en) | Drive circuit, electro-optical device, and electronic apparatus | |
JP4991127B2 (en) | Display signal processing device and liquid crystal display device | |
JPH0876091A (en) | Method and device for driving liquid crystal panel | |
JP2007094318A (en) | Driver ic for liquid crystal display device | |
CN101042480B (en) | Scanning signal line driving device, liquid crystal display device, and liquid crystal display method | |
JP3750722B2 (en) | Liquid crystal device, driving device and driving method thereof, and electronic apparatus | |
KR100750918B1 (en) | Liquid crystal display device and apparatus for driving therefor | |
JP2009134055A (en) | Display device | |
JP2002149119A (en) | Method and circuit for driving liquid crystal display device | |
JP2013114019A (en) | Electro-optic device, electronic equipment, and control method |