JP2007072288A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2007072288A
JP2007072288A JP2005260857A JP2005260857A JP2007072288A JP 2007072288 A JP2007072288 A JP 2007072288A JP 2005260857 A JP2005260857 A JP 2005260857A JP 2005260857 A JP2005260857 A JP 2005260857A JP 2007072288 A JP2007072288 A JP 2007072288A
Authority
JP
Japan
Prior art keywords
cathode electrodes
voltage
electrodes
cathode
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005260857A
Other languages
Japanese (ja)
Inventor
Shigeyuki Nishitani
茂之 西谷
Hideo Sato
秀夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005260857A priority Critical patent/JP2007072288A/en
Publication of JP2007072288A publication Critical patent/JP2007072288A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce dispersion and change with time of characteristics of an emission current to a drive voltage for each electron source, in a display device in which a plurality of electron sources utilizing field emission or the like is arranged in a matrix form and the electrons from the electron sources are made to radiate against a fluorescent material to emit light. <P>SOLUTION: In a first period of two periods obtained by dividing one horizontal period, a cathode electrode is driven for a predetermined period via a voltage driving circuit which outputs a voltage corresponding to a display gray scale data, and then in the latter period, the cathode electrode is driven via a constant current driving circuit which outputs a current corresponding to the display gray scale data. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電界放出(Field Emission)等を利用した複数の電子源をマトリクス状に配列し、該電子源からの電子を蛍光体に射突させて発光させる表示装置に関し、特に、その駆動電圧対エミッション電流特性の電子源毎のばらつき及び経時変化を低減した表示装置に関するものである。   The present invention relates to a display device in which a plurality of electron sources using field emission or the like are arranged in a matrix, and the electrons from the electron sources are projected onto a phosphor to emit light, and in particular, the driving voltage thereof. The present invention relates to a display device in which variations in emission current characteristics among electron sources and changes with time are reduced.

第1の従来技術として、表示パネルを構成する電子放出素子の経時変化等による特性の変化を自動的に調整する従来技術としては、表示画素マトリクスの行または列にダミー画素を設け、その特性を測定することで表示画素の駆動電圧もしくはパルス幅変調のパルス幅を微調整して発光特性の変化を補正するものがある(例えば、特許文献1参照)。この従来技術においては、ダミー画素を設置して、その特性の変化を見て表示パネル全体の特性の変化であるとする考え方である。表示パネル内の表示特性ばらつきの変動や経時変化はほぼ均一的であることを前提としている場合において、ダミー画素の特性を測定して表示画素の駆動に対して微調整することは効果がある方法である。しかし、例えば、電子源としてカーボンナノチューブ(carbon nanotube)を使用した電界放出(field emission)ディスプレイ装置(以下CNT−FEDと称す)における、電子源の駆動電圧対エミッション電流の特性は、表示パネル面内で大きくばらつき、更にそれが隣接画素間であってもばらつきがある。従ってこの従来技術では、CNT−FEDの表示パネル内の個々の画素特性ばらつきや経時変化に対しては対応できない。   As a first prior art, as a prior art for automatically adjusting a change in characteristics due to a change with time of an electron-emitting device constituting a display panel, dummy pixels are provided in a row or a column of a display pixel matrix, and the characteristics are set. There is a technique that corrects a change in light emission characteristics by finely adjusting a driving voltage of a display pixel or a pulse width of pulse width modulation by measuring (see, for example, Patent Document 1). In this prior art, dummy pixels are installed, and the change in the characteristics of the entire display panel is observed by looking at the change in the characteristics. It is effective to measure the characteristics of the dummy pixels and fine-tune the display pixel drive when it is assumed that variations in display characteristics within the display panel and changes over time are almost uniform. It is. However, for example, in a field emission display device (hereinafter referred to as CNT-FED) using carbon nanotubes as an electron source, the characteristics of the driving voltage of the electron source versus the emission current are within the surface of the display panel. Greatly varies, and even if it is between adjacent pixels. Therefore, this conventional technique cannot cope with variations in individual pixel characteristics and changes with time in the CNT-FED display panel.

第2の従来技術として、電界放出ディスプレイ装置(以下FEDと称す)のアノード電流をリアルタイムで測定して、階調駆動(電圧振幅変調と電圧パルス幅変調の組み合わせ)に対して補正することで表示ムラや経時変化に対応するものがある(例えば、特許文献2参照)。この従来技術においては、アノード電流の変化でもって、表示パネルの特性の変化を測定する。アノード電流は、各画素から放出されたエミッション電流の総和であるから、表示パネル全体の明るさの変化に対して補正することが可能である。しかし、アノード電流の測定では個々の画素の特性変化やばらつきに対しては測定できないので、表示ムラやその経時変化に対しては効果が無い。   As a second prior art, the anode current of a field emission display device (hereinafter referred to as FED) is measured in real time and corrected for gradation driving (combination of voltage amplitude modulation and voltage pulse width modulation). Some of them correspond to unevenness and changes with time (for example, see Patent Document 2). In this prior art, the change in the characteristics of the display panel is measured by the change in the anode current. Since the anode current is the sum of the emission currents emitted from the respective pixels, it can be corrected for a change in brightness of the entire display panel. However, the measurement of the anode current cannot measure the change or variation in the characteristics of individual pixels, and thus has no effect on display unevenness and its change over time.

第3の従来技術として、カソード電極、ゲート電極及びこれらの間に存在する絶縁層とから各画素を構成したFEDにおいて、該画素の選択期間の始めの期間に該画素を、前記絶縁層厚に対応した電位(最小輝度を表示するの必要な電位)に設定し、次に続く期間においては該画素に、表示輝度に対応した電荷注入を行う駆動方法がある(例えば、特許文献3参照)。この従来技術においては、はじめに最小輝度を表示する電位になるよう電圧駆動し、次に表示輝度に対応した電流にて駆動する方法である。しかし、この方式では、CNT−FEDを用いた大型で高精細パネルのようなカソード電極容量負荷の大きい表示パネルの場合、最小輝度から最大輝度の電圧レンジが50Vにもなる。特に最大輝度で発光するエミッション電流10μAを与えても1msの時間がかかることになり、1水平期間内では駆動が完結しない。   As a third conventional technique, in an FED in which each pixel is configured by a cathode electrode, a gate electrode, and an insulating layer existing between the cathode electrode, the gate electrode, and the insulating layer thickness in the initial period of the pixel selection period. There is a driving method in which a corresponding potential (a potential necessary to display the minimum luminance) is set, and charge injection corresponding to the display luminance is performed on the pixel in the subsequent period (see, for example, Patent Document 3). In this prior art, first, voltage driving is performed so that the minimum luminance is displayed, and then driving is performed with a current corresponding to the display luminance. However, in this method, in the case of a large-sized display panel using a CNT-FED and having a large cathode electrode capacity load, the voltage range from the minimum luminance to the maximum luminance is 50V. In particular, even if an emission current of 10 μA that emits light at the maximum luminance is applied, it takes 1 ms, and driving is not completed within one horizontal period.

第3の従来技術として、プラズマディスプレイパネルにおいて一般的な階調駆動方式である時分割サブフィールド駆動方式がある。この駆動方式においては、動画表示のときに映像の一部分に擬似輪郭が生じるという問題がある。これは1フィールド内で異なる階調を表示する画素がある場合、発光開始の時間と停止の時間とが異なり、加えて、被写体が移動したとき映像は刻々と変化していることにより、発光のタイミングのずれと時分割サブフィールド駆動による発光のタイミングに干渉が発生するため表示上のノイズとなって現れる現象である。   As a third prior art, there is a time-division subfield driving method which is a general gradation driving method in a plasma display panel. In this driving method, there is a problem that a pseudo contour is generated in a part of an image when displaying a moving image. This is because when there are pixels that display different gradations within one field, the light emission start time and the light emission stop time are different, and in addition, when the subject moves, the image changes every moment. This is a phenomenon that appears as noise on the display because interference occurs between the timing shift and the light emission timing by the time-division subfield drive.

特開平2001−195026号公報JP-A-2001-195026 特開平2001−350442号公報JP-A-2001-350442 特開平2002−055652号公報Japanese Patent Laid-Open No. 2002-055652

本発明は、上記問題点を解消し、主として、駆動電圧対エミッション電流特性の電子源毎のばらつき及び経時変化を低減した表示装置を提供することを目的とするものである。   An object of the present invention is to provide a display device that eliminates the above-described problems and mainly reduces variations in driving voltage versus emission current characteristics among electron sources and changes with time.

本発明の前記及びその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。   The above and other objects and novel features of the present invention will become apparent from the description of this specification and attached drawings.

本書において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して所定の期間駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、前記表示階調データに応じた電流を出力する定電流駆動回路を介して駆動することを特徴とする表示装置。
(2) (1)に記載の表示装置において、前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、前記電圧駆動回路と前記定電流駆動回路の何れか一方の出力を、切り替えスイッチにより選択して前記複数のカソード電極に出力することを特徴とする表示装置。
(3) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達する迄、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、表示階調データに応じた電流を出力する定電流駆動回路を介して駆動することを特徴とする表示装置。
(4) (3)に記載の表示装置において、前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、前記電圧駆動回路と前記定電流駆動回路の何れか一方の出力を、切り替えスイッチにより選択して前記複数のカソード電極に出力することを特徴とする表示装置。
(5) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた電流を出力する定電流駆動回路の双方で駆動し、前記1水平期間内であって、所定の期間経過後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動することを特徴とする表示装置。
(6) (5)に記載の表示装置において、前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、切り替えスイッチにより、前記電圧駆動回路の出力を前記複数のカソード電極から切断できることを特徴とする表示装置。
(7) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた定電流を出力する電流駆動回路の双方で駆動し、前記1水平期間内であって、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達した後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動することを特徴とする表示装置。
(8) (7)に記載の表示装置において、前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、切り替えスイッチにより、前記電圧駆動回路の出力を前記複数のカソード電極から切断できることを特徴とする表示装置。
(9) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数のカソード電極を、電圧を出力する電圧駆動回路を介して所定の期間駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、表示階調データに応じた電流を出力する定電流駆動回路を介して駆動し、かつ前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
(10) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達する迄、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、表示階調データに応じた電流を出力する定電流駆動回路を介して駆動し、かつ前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
(11) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた電流を出力する定電流駆動回路の双方で駆動し、前記1水平期間内であって、所定の期間経過後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動し、かつ前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
(12) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた定電流を出力する電流駆動回路の双方で駆動し、前記1水平期間内であって、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達した後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動し、かつ前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
(13) (1)に記載の表示装置において、前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする表示装置。
(14) (3)に記載の表示装置において、前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする表示装置。
(15) (5)に記載の表示装置において、前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする表示装置。
(16) (7)に記載の表示装置において、前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする表示装置。
(17) 少なくとも一部に透光部を備えた真空外囲器と、第1の方向に延在する複数のカソード電極と、前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して所定の期間駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、前記表示階調データに応じた電流を出力する定電流駆動回路を介して駆動し、前記2つの期間の内の始めの方の期間において前記複数のカソード電極を前記電圧駆動回路を介して駆動したときの表示階調データと、前記2つの期間の内の後の方の期間において前記複数のカソード電極を前記表示階調データに応じて前記定電流駆動回路を介して駆動したときの該複数のカソード電極の電圧を測定して得たサンプル値を表示階調データに換算した値との差をデータ補正値として算出したものを記憶する補正メモリを備え、次のフレームにおいて、前記1水平期間に対応する1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、供給される表示階調データを上記データ補正値で補正したものを表示階調データとして使って、前記複数のカソード電極を前記電圧駆動回路を介して駆動することを特徴とする表示装置。
(18) (17)に記載の表示装置において、前記データ補正値は、前記複数の電子源の各々に対し算出され、前記補正メモリは、前記複数の電子源の数に対応した数のアドレスを備えることを特徴とする表示装置。
(19) (17)に記載の表示装置において、前記データ補正値が、前記複数の電子源の各々の、前記表示階調データが表現する階調レベルの少なくとも一部に対して算出されて、前記補正メモリに記憶されることを特徴とする表示装置。
(20) (1), (3), (5), (7), (9), (10), (11), (12) 及び(17)の内の何れか1項に記載の表示装置において、前記電圧駆動回路及び前記定電流駆動回路は、前記複数のカソード電極の各々の一方の端部近傍に配設されていることを特徴とする表示装置。
(21) (1), (3), (5), (7), (9), (10), (11), (12) 及び(17)の内の何れか1項に記載の表示装置において、前記電圧駆動回路は、前記複数のカソード電極の各々の一方の端部近傍に配設され、前記定電流回路は前記複数のカソード電極の各々の他方の端部近傍に配設されていることを特徴とする表示装置。
(22) (1), (3), (5), (7), (9), (10), (11), (12) 及び(17)の内の何れか1項に記載の表示装置において、前記複数の電子源は、カーボンナノチューブから構成されていることを特徴とする表示装置。
(23) (1), (3), (5), (7), (9), (10), (11), (12) 及び(17)の内の何れか1項に記載の表示装置において、前記複数の電子源は、コーン状のスピント型電界放出カソードから構成されていることを特徴とする表示装置。
Of the inventions disclosed in this document, the outline of typical ones will be briefly described as follows.
(1) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Driven by signals corresponding to In the display device, the voltage drive circuit that outputs the voltage corresponding to the display gradation data to the plurality of cathode electrodes in the first period of two periods obtained by dividing one horizontal period. After driving for a predetermined period of time, in the latter period of the two periods, the plurality of cathode electrodes are connected via a constant current driving circuit that outputs a current corresponding to the display gradation data. A display device that is driven.
(2) In the display device according to (1), each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit. A display device, wherein an output of any one of the constant current drive circuits is selected by a changeover switch and output to the plurality of cathode electrodes.
(3) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Driven by signals corresponding to In the display device, the emission current from the corresponding electron source among the plurality of electron sources reaches a predetermined value in the first of the two periods obtained by dividing one horizontal period. Until the plurality of cathode electrodes are driven through a voltage driving circuit that outputs a voltage corresponding to display grayscale data, and in the latter period of the two periods, the plurality of cathode electrodes Is driven through a constant current driving circuit that outputs a current corresponding to display gradation data.
(4) In the display device according to (3), each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit. A display device, wherein an output of any one of the constant current drive circuits is selected by a changeover switch and output to the plurality of cathode electrodes.
(5) A vacuum envelope provided with at least a light transmitting part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Driven by signals corresponding to In the display device, at the start of one horizontal period, a voltage driving circuit that outputs a voltage corresponding to display gradation data to the plurality of cathode electrodes, and a constant current driving circuit that outputs a current corresponding to the display gradation data The display device is characterized in that the plurality of cathode electrodes are driven only by the constant current drive circuit within the one horizontal period and after a predetermined period has elapsed.
(6) In the display device according to (5), each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit. A display device, wherein an output of a drive circuit can be disconnected from the plurality of cathode electrodes.
(7) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Driven by signals corresponding to In the display device, at the start of one horizontal period, a voltage driving circuit that outputs a voltage corresponding to display gradation data to the plurality of cathode electrodes, and a current driving circuit that outputs a constant current corresponding to the display gradation data After the emission current from the corresponding electron source in the plurality of electron sources reaches a predetermined value within the one horizontal period, the plurality of cathode electrodes are connected to the fixed electrode. A display device that is driven only by a current driving circuit.
(8) In the display device according to (7), each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit. A display device, wherein an output of a drive circuit can be disconnected from the plurality of cathode electrodes.
(9) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Driven by signals corresponding to In the display device, in the first period of two periods obtained by dividing one horizontal period, the plurality of cathode electrodes are driven for a predetermined period via a voltage driving circuit that outputs a voltage. Thereafter, in the latter period of the two periods, the plurality of cathode electrodes are driven via a constant current driving circuit that outputs a current corresponding to display gradation data, and the cathode electrodes are driven. The display scale used in the voltage drive circuit is such that the emission current of the electron source when driven by the voltage drive circuit approaches the emission current of the electron source when the cathode electrode is driven by the constant current drive circuit. A display device, comprising: a conversion table for converting tone data in advance on the basis of an average characteristic of the driving voltage versus emission current of the electron source.
(10) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Drive with signals compatible with In a moving display device, in the first period of two periods obtained by dividing one horizontal period, the emission current from the corresponding electron source among the plurality of electron sources becomes a predetermined value. The plurality of cathode electrodes are driven through a voltage driving circuit that outputs a voltage corresponding to display grayscale data until reaching a predetermined period, and then the plurality of cathode electrodes are used in a later period of the two periods. The emission current of the electron source when the electrode is driven through a constant current drive circuit that outputs a current corresponding to display grayscale data and the cathode electrode is driven by the voltage drive circuit causes the cathode electrode to The display gradation data used in the voltage drive circuit is set so as to approach the emission current of the electron source when driven by the constant current drive circuit. Based on the average characteristics of the flow, the display device characterized by comprising a conversion table for converting in advance.
(11) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Drive with signals compatible with In a moving display device, at the start of one horizontal period, a voltage drive circuit that outputs a voltage corresponding to display gradation data and a constant current drive that outputs a current corresponding to the display gradation data at the plurality of cathode electrodes Both the circuits are driven, and within the one horizontal period and after a predetermined period, the plurality of cathode electrodes are driven only by the constant current driving circuit, and the cathode electrodes are driven by the voltage driving circuit. Display gradation data used in the voltage drive circuit is such that the emission current of the electron source when driven approaches the emission current of the electron source when the cathode electrode is driven by the constant current drive circuit. A display device comprising a conversion table for converting in advance based on an average characteristic of driving voltage versus emission current of an electron source.
(12) A vacuum envelope provided with at least a part of a light transmitting part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Drive with signals compatible with In a moving display device, at the start of one horizontal period, a voltage driving circuit that outputs a voltage according to display gradation data and a current drive that outputs a constant current according to the display gradation data at the plurality of cathode electrodes Driven by both of the circuits, and after the emission current from the corresponding electron source in the plurality of electron sources reaches a predetermined value within the one horizontal period, the plurality of cathode electrodes are The emission current of the electron source when driven by only the constant current drive circuit and the cathode electrode is driven by the voltage drive circuit is the emission current of the electron source when the cathode electrode is driven by the constant current drive circuit Display gradation data used in the voltage driving circuit is converted in advance based on an average characteristic of the driving voltage versus emission current of the electron source so as to approach the current. Display apparatus comprising the conversion table.
(13) In the display device according to (1), in the first period of the two periods, the gate drive signal for selecting a corresponding gate electrode of the plurality of gate electrodes is: A display device, which starts after a predetermined period with respect to a driving voltage for driving the plurality of cathode electrodes.
(14) In the display device according to (3), in the first period of the two periods, the gate drive signal for selecting a corresponding gate electrode of the plurality of gate electrodes is: A display device, which starts after a predetermined period with respect to a driving voltage for driving the plurality of cathode electrodes.
(15) In the display device according to (5), in the first period of the two periods, the gate drive signal for selecting a corresponding gate electrode of the plurality of gate electrodes is: A display device, which starts after a predetermined period with respect to a driving voltage for driving the plurality of cathode electrodes.
(16) In the display device according to (7), in the first period of the two periods, the gate drive signal for selecting a corresponding gate electrode of the plurality of gate electrodes is: A display device, which starts after a predetermined period with respect to a driving voltage for driving the plurality of cathode electrodes.
(17) A vacuum envelope provided with a translucent part at least in part, a plurality of cathode electrodes extending in a first direction, and extending in a second direction intersecting the first direction, A plurality of gate electrodes spaced apart from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, each having an opening at each of the intersections with the plurality of cathode electrodes; and each of the openings A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each other; and an anode electrode including a phosphor irradiated with electrons from the plurality of electron sources; and the plurality of gate electrodes. Is supplied with a gate drive signal for sequentially selecting the plurality of gate electrodes, and each of the plurality of cathode electrodes is subjected to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected. Drive with signals compatible with In a moving display device, a voltage driving circuit that outputs a voltage corresponding to display gradation data to the plurality of cathode electrodes in the first period of two periods obtained by dividing one horizontal period After driving for a predetermined period of time, in a later period of the two periods, the plurality of cathode electrodes are connected via a constant current driving circuit that outputs current corresponding to the display gradation data. Display gradation data when the plurality of cathode electrodes are driven through the voltage driving circuit in the first period of the two periods, and the latter of the two periods. In the period, the sample values obtained by measuring the voltages of the plurality of cathode electrodes when the plurality of cathode electrodes are driven through the constant current driving circuit according to the display gradation data are displayed gradation data. Converted value And a correction memory for storing the difference calculated as a data correction value, and in the next frame, the first period of two periods obtained by dividing one horizontal period corresponding to the one horizontal period In the display device, the plurality of cathode electrodes are driven via the voltage driving circuit using the display gradation data supplied with the data correction value corrected as display gradation data. .
(18) In the display device according to (17), the data correction value is calculated for each of the plurality of electron sources, and the correction memory has a number of addresses corresponding to the number of the plurality of electron sources. A display device comprising:
(19) In the display device according to (17), the data correction value is calculated for at least a part of gradation levels represented by the display gradation data of each of the plurality of electron sources, A display device stored in the correction memory.
(20) The display device according to any one of (1), (3), (5), (7), (9), (10), (11), (12) and (17) The display device is characterized in that the voltage driving circuit and the constant current driving circuit are arranged in the vicinity of one end of each of the plurality of cathode electrodes.
(21) The display device according to any one of (1), (3), (5), (7), (9), (10), (11), (12) and (17) The voltage driving circuit is disposed in the vicinity of one end of each of the plurality of cathode electrodes, and the constant current circuit is disposed in the vicinity of the other end of each of the plurality of cathode electrodes. A display device characterized by that.
(22) The display device according to any one of (1), (3), (5), (7), (9), (10), (11), (12) and (17) The display device according to claim 1, wherein the plurality of electron sources are composed of carbon nanotubes.
(23) The display device according to any one of (1), (3), (5), (7), (9), (10), (11), (12) and (17) The display device according to claim 1, wherein the plurality of electron sources comprises a cone-shaped Spindt field emission cathode.

本発明の構成によれば、駆動電圧対エミッション電流特性の電子源毎のばらつき及び経時変化を低減することができる。   According to the configuration of the present invention, it is possible to reduce the variation of the drive voltage versus emission current characteristic for each electron source and the change with time.

以下、本発明の実施例を図面を参照して詳細に説明する。なお、実施例を説明する全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for explaining the embodiments, parts having the same function are given the same reference numerals, and repeated explanation thereof is omitted.

本発明は、電界放出等を利用した複数の電子源をマトリクス状に配列し、該電子源からの電子を蛍光体に射突させて蛍光体を発光させる表示装置に適用可能である。即ち、例えば、特開平11−162383号公報、特開2002−55652号公報等に開示されている、その電子源がカーボンナノチューブから構成されている表示装置(以下CNT−FEDと称す)、或いは、同じく特開平11−162383号公報、特開2002−55652号公報等に開示されている、その電子源がコーン状のスピント(Spindt)型電界放出カソードから構成されている表示装置に適用可能である。従って、以下の説明においては、CNT−FEDを例に採って実施例を説明するが、本発明が、CNT−FED、スピント型カソードを使用した表示装置以外の、電界放出等を利用した電子源をマトリクス状に配列し、該電子源からの電子を蛍光体に射突させて蛍光体を発光させる表示装置に適用可能であることは言うまでもない。   The present invention can be applied to a display device in which a plurality of electron sources using field emission or the like are arranged in a matrix, and the phosphors emit light by projecting electrons from the electron sources onto the phosphors. That is, for example, as disclosed in JP-A-11-162383, JP-A-2002-55652 and the like, a display device whose electron source is composed of carbon nanotubes (hereinafter referred to as CNT-FED), or Similarly, it can be applied to display devices disclosed in JP-A-11-162383, JP-A-2002-55652, etc., in which the electron source is composed of a cone-shaped Spindt field emission cathode. . Accordingly, in the following description, examples will be described by taking CNT-FED as an example, but the present invention is an electron source using field emission or the like other than a display device using CNT-FED and Spindt-type cathode. Needless to say, the present invention can be applied to a display device in which the phosphors are emitted by projecting the electrons from the electron source onto the phosphor.

図1は本発明の第1の実施例の構成を示す図である。参照符号1は、本ディスプレイパネルの制御信号や表示データを処理するためのコントローラ、2は水平駆動回路、3は垂直駆動回路、4はカソード電極、5はゲート電極、6は電子源を示す。コントローラ1から出力された表示データは、順次水平駆動回路2に取り込まれ、垂直駆動回路3からゲート電極5に出力されるライン選択信号のタイミングに応じて、表示データに対応した信号がカソード電極4に出力される。これにより、選択されたゲート電極5に関連付けられた電子源6から、カソード電極4に出力された信号に応じて電子が放出される。   FIG. 1 is a diagram showing the configuration of the first embodiment of the present invention. Reference numeral 1 is a controller for processing control signals and display data of the display panel, 2 is a horizontal drive circuit, 3 is a vertical drive circuit, 4 is a cathode electrode, 5 is a gate electrode, and 6 is an electron source. Display data output from the controller 1 is sequentially taken into the horizontal drive circuit 2, and a signal corresponding to the display data is output from the cathode electrode 4 in accordance with the timing of the line selection signal output from the vertical drive circuit 3 to the gate electrode 5. Is output. As a result, electrons are emitted from the electron source 6 associated with the selected gate electrode 5 in accordance with the signal output to the cathode electrode 4.

コントローラ1は、コンピュータやテレビジョンの信号処理回路など図示せぬ表示信号源から出力される水平同期信号14、垂直同期信号15、ドットクロック16、表示データ17を入力信号としている。また表示データ17はRGB信号やコンポジット信号などのカラー表示データを含む。コントローラ1は、これら入力信号から、水平スタート信号18、水平クロック19、水平表示データ20、ラインラッチクロック21、切り替え信号22を水平駆動回路2に対して出力する一方、垂直駆動回路3には垂直スタート信号23と垂直クロック24を出力する。   The controller 1 uses as input signals a horizontal synchronizing signal 14, a vertical synchronizing signal 15, a dot clock 16, and display data 17 output from a display signal source (not shown) such as a signal processing circuit of a computer or a television. The display data 17 includes color display data such as RGB signals and composite signals. From these input signals, the controller 1 outputs a horizontal start signal 18, a horizontal clock 19, horizontal display data 20, a line latch clock 21, and a switching signal 22 to the horizontal drive circuit 2, while the vertical drive circuit 3 has a vertical signal. A start signal 23 and a vertical clock 24 are output.

水平駆動回路2は、シフトレジスタ回路7、データラッチ回路8、ラインラッチ回路9、カソード駆動回路10で構成されている。ここで、カソード駆動回路10は、表示データに応じた電圧を出力する電圧駆動回路11と、表示データに応じた電流を出力する電流駆動回路12と、電圧駆動回路11から出力される電圧と電流駆動回路12から出力される電流を切り替え信号22により切り替えるスイッチ13、スイッチ13で選択された電圧信号もしくは電流信号をカソード電極4に出力する信号出力線25で構成されている。   The horizontal drive circuit 2 includes a shift register circuit 7, a data latch circuit 8, a line latch circuit 9, and a cathode drive circuit 10. Here, the cathode drive circuit 10 includes a voltage drive circuit 11 that outputs a voltage according to display data, a current drive circuit 12 that outputs a current according to display data, and a voltage and current output from the voltage drive circuit 11. The switch 13 switches the current output from the drive circuit 12 by the switching signal 22, and the signal output line 25 outputs the voltage signal or current signal selected by the switch 13 to the cathode electrode 4.

垂直駆動回路3は、コントローラ1から入力された垂直スタート信号23と垂直クロック24から、ゲート電極5を駆動するための信号を出力するゲート信号線26を備え、ゲート電極5を順次走査することで線順次駆動を実現している。   The vertical drive circuit 3 includes a gate signal line 26 that outputs a signal for driving the gate electrode 5 from the vertical start signal 23 and the vertical clock 24 input from the controller 1, and sequentially scans the gate electrode 5. Line sequential driving is realized.

なお図1は、カソード電極4は5本、ゲート電極は4本で記載してあるが、これは説明のための一例であって、コンピュータディスプレイに応用するならばXGA(1024(RGB)×768)、SXGA(1280(RGB)×1024)、UXGA(1600(RGB)×1200)といった数のカソード電極とゲート電極を配置する。またテレビジョンに応用するならば1280(RGB)×720といった数のカソード電極とゲート電極を配置する。さらに図1では、各画素をマトリクスに配置しているが各画素をいわゆるデルタ配置としても良い。   Although FIG. 1 shows five cathode electrodes 4 and four gate electrodes, this is an example for explanation, and if applied to a computer display, XGA (1024 (RGB) × 768). ), SXGA (1280 (RGB) × 1024), UXGA (1600 (RGB) × 1200) and the like cathode electrodes and gate electrodes are arranged. For application to television, a number of cathode electrodes and gate electrodes such as 1280 (RGB) × 720 are arranged. Further, in FIG. 1, each pixel is arranged in a matrix, but each pixel may be in a so-called delta arrangement.

次に図20により、カソード電極4とゲート電極5の交差点上に配置される画素の断面構造を説明する。カソード電極4とゲート電極5、電子源6は基板65上に形成されている。一方、該基板65に対向する基板68上にアノード電極67と蛍光体66が形成されている。各基板65,68間の空間を高い真空状態(超低圧状態)とし、ゲート電極5とアノード電極67間に数キロボルトから数十キロボルトの電圧を高電圧電源69で印加することで、電子源6からアノード電極67に向かって電子が放出され、エミッション電流が流れる。放出された電子は蛍光体66に到達しこのエネルギーにより蛍光体66が発光しアノード電極67および基板68越しに光が放出される。1つ1つの画素はこのようにして発光することで全体としてディスプレイが構成される。   Next, a cross-sectional structure of a pixel disposed on the intersection of the cathode electrode 4 and the gate electrode 5 will be described with reference to FIG. The cathode electrode 4, the gate electrode 5, and the electron source 6 are formed on the substrate 65. On the other hand, an anode electrode 67 and a phosphor 66 are formed on a substrate 68 facing the substrate 65. The space between the substrates 65 and 68 is set to a high vacuum state (ultra-low pressure state), and a voltage of several kilovolts to several tens of kilovolts is applied between the gate electrode 5 and the anode electrode 67 by the high voltage power source 69, whereby the electron source 6 Electrons are emitted from the anode toward the anode electrode 67, and an emission current flows. The emitted electrons reach the phosphor 66, and this energy causes the phosphor 66 to emit light, and light is emitted through the anode electrode 67 and the substrate 68. Each pixel emits light in this manner, thereby forming a display as a whole.

また、図20に示した電子源6のエミッション電流の特性を図21に示す。カソード電極4に印加した電圧とゲート電極5に印加した電圧の電位差を駆動電圧と定義すると、図21のように駆動電圧の上昇とともにエミッション電流も増加する。従ってこの駆動電圧を制御することでエミッション電流を増減させることが出来る。また、蛍光体66はエミッション電流の増加とともに発光量も増加するため、駆動電圧の制御で発光輝度を制御することが出来る。しかしながら駆動電圧とエミッション電流の特性には大きくばらつきが発生する。例えばエミッション電流が流れ始める最小輝度を表示するための駆動電圧を、しきい値電圧Vthと定義すると、しきい値電圧Vthは画素毎に大きくばらつきが生じる。また同一の駆動電圧を与えたときのエミッション電流もばらつきがある。さらに駆動電圧対エミッション電流の特性曲線の傾きや曲線の形状にも画素毎に差異がある。   FIG. 21 shows the emission current characteristics of the electron source 6 shown in FIG. If the potential difference between the voltage applied to the cathode electrode 4 and the voltage applied to the gate electrode 5 is defined as a drive voltage, the emission current increases as the drive voltage increases as shown in FIG. Therefore, the emission current can be increased or decreased by controlling this drive voltage. Further, since the amount of light emission of the phosphor 66 increases as the emission current increases, the light emission luminance can be controlled by controlling the drive voltage. However, large variations occur in the characteristics of the drive voltage and emission current. For example, if the drive voltage for displaying the minimum luminance at which the emission current starts flowing is defined as the threshold voltage Vth, the threshold voltage Vth varies greatly from pixel to pixel. Also, the emission current varies when the same drive voltage is applied. Further, the slope of the characteristic curve of drive voltage vs. emission current and the shape of the curve also vary from pixel to pixel.

本発明の第1の実施例では、このような特性の電子源に対して安定的にエミッション電流を流し、以って輝度ばらつきを低減したディスプレイを提供するものである。以下詳細にその構成と動作を図1から図3を用いて説明する。   The first embodiment of the present invention provides a display in which an emission current is stably supplied to an electron source having such characteristics, thereby reducing variations in luminance. The configuration and operation will be described below in detail with reference to FIGS.

図2は、水平駆動回路2に内蔵されているカソード駆動回路10の詳細な構成を示す。図1と同じ部分には同じ符号を付与してある。カソード駆動回路10は、DA変換器27と電圧駆動のためのバッファアンプ28、電流駆動のためのバッファアンプ29、トランジスタ30、抵抗器31で構成されている。電流駆動のための回路は、バッファアンプ29とトランジスタ30と抵抗器31で構成されている。この構成によりDA変換器27からバッファアンプ29のプラス極性入力端子に入力された電圧がトランジスタ30と抵抗31により電流に変換されてトランジスタ30のコレクタ端子に現れる。なおカソード駆動回路10は、図1にも示されているようにカソード電極4の数に対応して水平駆動回路2に配置されている。   FIG. 2 shows a detailed configuration of the cathode drive circuit 10 built in the horizontal drive circuit 2. The same parts as those in FIG. 1 are given the same reference numerals. The cathode drive circuit 10 includes a DA converter 27, a buffer amplifier 28 for voltage drive, a buffer amplifier 29 for current drive, a transistor 30, and a resistor 31. A circuit for current driving is composed of a buffer amplifier 29, a transistor 30, and a resistor 31. With this configuration, the voltage input from the DA converter 27 to the positive polarity input terminal of the buffer amplifier 29 is converted into a current by the transistor 30 and the resistor 31 and appears at the collector terminal of the transistor 30. The cathode drive circuit 10 is arranged in the horizontal drive circuit 2 corresponding to the number of cathode electrodes 4 as shown in FIG.

次に、水平駆動回路2の動作について説明する。水平駆動回路2は、コントローラ1から水平スタート信号18を受け、水平クロック19によりシフトレジスタ回路7を駆動し、シフトレジスタ回路7はデータラッチ回路8に対して順次選択信号を出力する。データラッチ回路8は、シフトレジスタ回路7からの選択信号によりコントローラ1から出力された水平表示データ20を内部に取り込みそのデータを一時保持するとともにラインラッチ回路9に出力する。そしてシフトレジスタ回路7により順次データラッチ回路8は選択されることにより水平表示データ20が順次データラッチ回路8に取り込まれる。そして1水平分の表示データ全てがデータラッチ回路8に取り込まれた後、コントローラ1はラインラッチクロック21を出力し、ラインラッチ回路9を駆動し一斉にカソード駆動回路10に対してラインラッチ回路9に保持された表示データを出力する。   Next, the operation of the horizontal drive circuit 2 will be described. The horizontal drive circuit 2 receives the horizontal start signal 18 from the controller 1 and drives the shift register circuit 7 by the horizontal clock 19, and the shift register circuit 7 sequentially outputs a selection signal to the data latch circuit 8. The data latch circuit 8 takes in the horizontal display data 20 output from the controller 1 in response to a selection signal from the shift register circuit 7 and temporarily holds the data and outputs it to the line latch circuit 9. When the data latch circuit 8 is sequentially selected by the shift register circuit 7, the horizontal display data 20 is sequentially taken into the data latch circuit 8. After all the display data for one horizontal is taken into the data latch circuit 8, the controller 1 outputs the line latch clock 21 to drive the line latch circuit 9 and simultaneously to the cathode drive circuit 10, the line latch circuit 9. The display data held in is output.

更に、カソード駆動回路10の動作を図2を用いて説明する。カソード駆動回路10は、ラインラッチ回路9から出力された表示データを、DA変換器27により、表示データに従ったアナログの電圧に変換する。このアナログ電圧は、バッファアンプ28を介して電圧としてスイッチ13の端子aに導かれる。一方、DA変換器27から出力されたアナログ電圧はもう一方のバッファアンプ29にも入力される。バッファアンプ29がトランジスタ30のベースを駆動することで、トランジスタ30のエミッタに接続された抵抗31の値Rに応じた電流Iが、トランジスタ30のコレクタからスイッチ13の端子bに導かれる。このときの電流Iと,DA変換器27から出力された電圧Vと,抵抗Rとの間には、I=V/Rの関係が有る。このことから、バッファアンプ29とトランジスタ30、抵抗31からなる構成は、DA変換器27から出力されたアナログ電圧を、対応する電流に変換する電圧電流変換器として動作する。   Further, the operation of the cathode drive circuit 10 will be described with reference to FIG. The cathode drive circuit 10 converts the display data output from the line latch circuit 9 into an analog voltage according to the display data by the DA converter 27. This analog voltage is guided to the terminal a of the switch 13 as a voltage via the buffer amplifier 28. On the other hand, the analog voltage output from the DA converter 27 is also input to the other buffer amplifier 29. When the buffer amplifier 29 drives the base of the transistor 30, a current I corresponding to the value R of the resistor 31 connected to the emitter of the transistor 30 is guided from the collector of the transistor 30 to the terminal b of the switch 13. Between the current I at this time, the voltage V output from the DA converter 27, and the resistor R, there is a relationship of I = V / R. Therefore, the configuration including the buffer amplifier 29, the transistor 30, and the resistor 31 operates as a voltage-current converter that converts the analog voltage output from the DA converter 27 into a corresponding current.

次に、このカソード駆動回路10を用いてカソード電極4に出力されるカソード駆動波形と、ゲート電極5を駆動するゲート駆動波形との関係を図3を用いて説明する。図3は複数本あるゲート電極5のうちのある1つを選択して当該ゲート電極を駆動したときの駆動波形である。1つのゲート電極を選択して駆動する期間を、1水平期間と定義する。そして本実施例においては、この1水平駆動期間を2つの期間すなわちそれぞれステップA,ステップBの2つに分けて、カソード電極4およびゲート電極5を駆動する。   Next, the relationship between the cathode drive waveform output to the cathode electrode 4 using the cathode drive circuit 10 and the gate drive waveform for driving the gate electrode 5 will be described with reference to FIG. FIG. 3 shows drive waveforms when one of the plurality of gate electrodes 5 is selected and the gate electrode is driven. A period for selecting and driving one gate electrode is defined as one horizontal period. In this embodiment, the one horizontal driving period is divided into two periods, that is, step A and step B, respectively, and the cathode electrode 4 and the gate electrode 5 are driven.

まず初めにステップAでは、カソード駆動回路10からは、バッファアンプ28から出力されるアナログ電圧を信号出力線25に出力してカソード電極4を電圧駆動する。すなわちステップAにおいて当該ゲート電極5を選択するために、当該ゲート電極5を、これまで非選択レベルであった0Vの電圧レベルから、選択レベルである50Vの電圧レベルへと変化させる。それとともに、スイッチ13を端子aと接続して、バッファアンプ28から出力されたアナログ電圧を信号出力線25に出力してカソード電極4に与える。このときカソード駆動回路10は電圧駆動回路として動作するため低出力インピーダンス状態となり、カソード電極がDA変換器27から出力されたアナログ電圧で駆動されるため、カソード電極が急速に黒レベル+50Vから白レベル0Vに向かって駆動される。   First, in Step A, the cathode drive circuit 10 outputs the analog voltage output from the buffer amplifier 28 to the signal output line 25 to drive the cathode electrode 4 with voltage. That is, in order to select the gate electrode 5 in step A, the gate electrode 5 is changed from a voltage level of 0 V, which has been a non-selection level, to a voltage level of 50 V, which is a selection level. At the same time, the switch 13 is connected to the terminal a, and the analog voltage output from the buffer amplifier 28 is output to the signal output line 25 and applied to the cathode electrode 4. At this time, since the cathode driving circuit 10 operates as a voltage driving circuit, the cathode driving circuit 10 is in a low output impedance state, and the cathode electrode is driven by the analog voltage output from the DA converter 27, so the cathode electrode is rapidly changed from the black level + 50V to the white level. Driven toward 0V.

次にステップBでは、ゲート駆動波形は選択レベル50Vの状態を保ちながら、スイッチ13を端子aから端子bに接続することで、信号出力線25をトランジスタ30のコレクタと接続する。トランジスタ30のコレクタには、上記説明したように、DA変換器27から出力されたアナログ電圧に対応した電流が現れているので、信号出力線25には定電流が流れ、カソード電極4は定電流駆動状態となる。   Next, in step B, the signal output line 25 is connected to the collector of the transistor 30 by connecting the switch 13 from the terminal a to the terminal b while maintaining the gate drive waveform at the selection level of 50V. Since the current corresponding to the analog voltage output from the DA converter 27 appears at the collector of the transistor 30 as described above, a constant current flows through the signal output line 25, and the cathode electrode 4 has a constant current. Driven.

以上のように、1水平期間を2つの期間に分けて上記ゲート電極を駆動したが、次のゲート電極を駆動する期間は、上記説明におけるゲート電極をN行目のゲート電極とすると、N+1行目のゲート電極を駆動する期間である。このN+1行目のゲート電極を駆動する1水平期間も、上記同様にステップA及びステップBの2つの期間に分け、同様に駆動する。なお、上記N行目のゲート電極を選択レベルから非選択レベルにするためには、N+1行目の1水平期間中のステップA期間を用いる。すなわち、N行目の当該ゲート電極5を、これまで選択レベルであった50Vから非選択レベルの0Vにするとともに、各カソード駆動回路10のスイッチ13を端子aと接続して、バッファアンプ28によりカソード駆動電圧を次のN+1行目の表示に必要な駆動電圧に設定する。なお、第3図では黒レベル+50V、白レベル0Vの2値を示してあるが、階調表示の場合には0Vから50Vの間の電圧がバッファアンプ28から出力される。以上のステップA,ステップBの一連の動作により、ゲート電極5を選択してカソード電極4を駆動する。   As described above, the gate electrode is driven by dividing one horizontal period into two periods. However, when the next gate electrode is driven, if the gate electrode in the above description is the Nth gate electrode, N + 1 rows This is a period for driving the gate electrode of the eye. The one horizontal period for driving the gate electrode of the (N + 1) th row is also divided into two periods of Step A and Step B as described above and driven in the same manner. In order to change the gate electrode of the Nth row from the selection level to the non-selection level, a step A period in one horizontal period of the (N + 1) th row is used. That is, the gate electrode 5 in the Nth row is changed from 50 V, which has been the selected level, to 0 V, which is the non-selected level, and the switch 13 of each cathode driving circuit 10 is connected to the terminal a, and the buffer amplifier 28 The cathode drive voltage is set to a drive voltage necessary for the display of the next N + 1th row. In FIG. 3, two values of black level + 50V and white level 0V are shown. In the case of gradation display, a voltage between 0V and 50V is output from the buffer amplifier 28. The gate electrode 5 is selected and the cathode electrode 4 is driven by the series of operations of Step A and Step B described above.

以上のような駆動により当該選択されたゲート電極5とカソード電極4のマトリクス上にある電子源6から放出された電子が、アノード電極に流れ込む様子、即ちエミッション電流について、以下説明する。   The state in which electrons emitted from the electron source 6 on the matrix of the selected gate electrode 5 and cathode electrode 4 by the above driving flow into the anode electrode, that is, the emission current will be described below.

ステップAでは、ゲート駆動波形が、非選択レベルから選択レベルに遷移する過程であり、一方で、カソード駆動波形も、電圧駆動により黒レベルから白レベルに向かって電圧が遷移する過程である。そのためカソード駆動電圧とゲート駆動電圧の電圧差によりエミッション電流が徐々に流れ始める。次にステップBでは、ゲート駆動電圧は選択レベルにあり、またカソード駆動電圧もエミッション電流を流すに十分な電圧となっているため、定電流駆動した場合において、当該定電流がエミッション電流として流れ、すなわちアノード電極67に対して電子が放出される。これにより蛍光体66が発光する。この電流は定電流のため発光に必要な電子量は一定となり安定した発光、すなわち表示ムラを低減する発光が可能となる。   In step A, the gate drive waveform is a process of transition from the non-selection level to the selection level, while the cathode drive waveform is also a process of voltage transition from the black level to the white level by voltage drive. Therefore, the emission current gradually starts to flow due to the voltage difference between the cathode drive voltage and the gate drive voltage. Next, in Step B, since the gate drive voltage is at a selection level and the cathode drive voltage is also a voltage sufficient to flow an emission current, when the constant current drive is performed, the constant current flows as an emission current, That is, electrons are emitted to the anode electrode 67. Thereby, the phosphor 66 emits light. Since this current is a constant current, the amount of electrons required for light emission is constant, and stable light emission, that is, light emission that reduces display unevenness is possible.

以上のように、本発明の第1の実施例において、特に大画面、高精細なCNT−FEDパネルのような電子源を持ちこれにより蛍光体を発光させるディスプレイパネルにおいて定電流発光させる事が可能になり、電子源の印加電圧対エミッション電流などの特性ばらつきを低減する事が出来るので表示ムラを大幅に低減する効果がある。   As described above, in the first embodiment of the present invention, it is possible to emit light at a constant current particularly in a display panel having an electron source such as a CNT-FED panel having a large screen and a high definition, thereby emitting phosphors. Thus, it is possible to reduce the variation in characteristics such as the applied voltage of the electron source versus the emission current, so that the display unevenness can be greatly reduced.

次に図4および図5を用いて第2の実施例を説明する。図4は本発明の第2の実施例を実現するカソード駆動回路10の変形例であり、第1の実施例と同じ部分には同じ符号を付与してある。参照符号32はバッファアンプで、DA変換器27から出力されたアナログ電圧を出力するとともに、切り替え信号22によりバッファアンプ32自身の消費電力を制御、すなわち電圧駆動状態と低消費電力待機状態にする事の出来る回路である。バッファアンプ32の出力はスイッチ33に接続され、切り替え信号22によりバッファアンプ32の出力を信号出力線25に接続するか切断するかどうかを制御する。一方、定電流駆動回路を形成するバッファアンプ29とトランジスタ30、抵抗31は第1の実施例と同じ構成であるが、トランジスタ30のコレクタ出力はそのまま信号出力線25に接続されている点が異なる。   Next, a second embodiment will be described with reference to FIGS. FIG. 4 shows a modification of the cathode drive circuit 10 for realizing the second embodiment of the present invention. The same reference numerals are given to the same parts as those in the first embodiment. Reference numeral 32 denotes a buffer amplifier that outputs the analog voltage output from the DA converter 27 and controls the power consumption of the buffer amplifier 32 by the switching signal 22, that is, the voltage drive state and the low power consumption standby state. It is a circuit that can. The output of the buffer amplifier 32 is connected to the switch 33, and the switching signal 22 controls whether the output of the buffer amplifier 32 is connected to the signal output line 25 or disconnected. On the other hand, the buffer amplifier 29, the transistor 30, and the resistor 31 forming the constant current drive circuit have the same configuration as in the first embodiment, except that the collector output of the transistor 30 is connected to the signal output line 25 as it is. .

また図5は、第2の実施例の動作を示す駆動波形図である。図5は、第1の実施例の場合と同様に複数本あるゲート電極5のうちのある1つを選択して当該ゲート電極を駆動したときの駆動波形である。1つのゲート電極を選択して駆動する期間を1水平期間と定義する。そして第1の実施例と同様に1水平駆動期間を2つの期間すなわちそれぞれステップA,ステップBの2つに分けてカソード電極4およびゲート電極5を駆動する。   FIG. 5 is a drive waveform diagram showing the operation of the second embodiment. FIG. 5 shows drive waveforms when one of a plurality of gate electrodes 5 is selected and the gate electrode is driven as in the case of the first embodiment. A period for selecting and driving one gate electrode is defined as one horizontal period. Similarly to the first embodiment, the cathode electrode 4 and the gate electrode 5 are driven by dividing one horizontal drive period into two periods, that is, step A and step B, respectively.

このような構成の第2の実施例の動作を図4および図5を用いて説明する。ラインラッチ回路9から出力されたデジタル表示データは、カソード駆動回路10内のDA変換器27に入力され、デジタル表示データに対応したアナログの電圧に変換されて、バッファアンプ32およびバッファアンプ29に出力される。そしてステップAにおいてバッファアンプ32はDA変換器27から出力されたアナログ電圧をスイッチ33に伝える。またステップAの期間は、コントローラ1により、切り替え信号22はスイッチ33がオンとなる状態に制御されるため、バッファアンプ32の出力電圧はそのまま信号出力線25に出力され、カソード電極4に伝わる。それとともにステップAの期間は、バッファアンプ29およびトランジスタ30、抵抗31からなる電圧電流変換回路も動作する。すなわちDA変換器27から出力された表示データに対応したアナログ電圧はバッファアンプ29に入力され、当該電圧電流変換回路によりトランジスタ30のコレクタ端子に変換された定電流が信号出力線25に出力される。一般に電圧駆動回路の出力インピーダンスは電流駆動回路の出力インピーダンスよりも低いためカソード電極4のカソード駆動波形は電圧駆動の信号が支配的となり、その波形は図5のカソード駆動波形のようになる。またこのステップAの期間においてゲート駆動波形を非選択レベルから選択レベルに遷移させて当該ゲート電極5を選択する。   The operation of the second embodiment having such a configuration will be described with reference to FIGS. The digital display data output from the line latch circuit 9 is input to the DA converter 27 in the cathode drive circuit 10, converted into an analog voltage corresponding to the digital display data, and output to the buffer amplifier 32 and the buffer amplifier 29. Is done. In step A, the buffer amplifier 32 transmits the analog voltage output from the DA converter 27 to the switch 33. During the period of step A, the switching signal 22 is controlled by the controller 1 so that the switch 33 is turned on, so that the output voltage of the buffer amplifier 32 is output as it is to the signal output line 25 and is transmitted to the cathode electrode 4. At the same time, during the period of step A, the voltage-current conversion circuit including the buffer amplifier 29, the transistor 30, and the resistor 31 also operates. That is, the analog voltage corresponding to the display data output from the DA converter 27 is input to the buffer amplifier 29, and the constant current converted to the collector terminal of the transistor 30 by the voltage-current conversion circuit is output to the signal output line 25. . In general, since the output impedance of the voltage drive circuit is lower than the output impedance of the current drive circuit, the voltage drive signal is dominant in the cathode drive waveform of the cathode electrode 4, and the waveform is the cathode drive waveform of FIG. Further, during the period of step A, the gate drive waveform is changed from the non-selection level to the selection level to select the gate electrode 5.

つぎにステップBにおいては、バッファアンプ29とトランジスタ30、抵抗31からなる定電流駆動回路の定電流出力動作はそのままに、切り替え信号22によりスイッチ33をオフとする。これによりバッファアンプ32の電圧出力は、信号出力線25から電気的に切り離され、ステップBの期間は、定電流駆動で信号出力線25が駆動され、カソード電極4に定電流が流れる。また一方で、切り替え信号22はバッファアンプ32の消費電力の制御を行う。すなわちステップBの期間は、バッファアンプ32の出力は、スイッチ33により信号出力線25と電気的に切り離されるので、バッファアンプ32の動作は不要である。したがって切り替え信号22がスイッチ33をオフ状態とする信号レベルの時にはバッファアンプ32の動作を停止させることによりカソード駆動回路10全体の消費電力を低減させることができる。   Next, in step B, the switch 33 is turned off by the switching signal 22 while keeping the constant current output operation of the constant current drive circuit composed of the buffer amplifier 29, the transistor 30, and the resistor 31 as it is. As a result, the voltage output of the buffer amplifier 32 is electrically disconnected from the signal output line 25, and during the period of step B, the signal output line 25 is driven by constant current driving, and a constant current flows through the cathode electrode 4. On the other hand, the switching signal 22 controls the power consumption of the buffer amplifier 32. That is, during the period of step B, the output of the buffer amplifier 32 is electrically disconnected from the signal output line 25 by the switch 33, so that the operation of the buffer amplifier 32 is unnecessary. Therefore, when the switching signal 22 is at a signal level that turns off the switch 33, the operation of the buffer amplifier 32 is stopped to reduce the power consumption of the entire cathode drive circuit 10.

以上のような駆動により当該選択されたゲート電極5とカソード電極4のマトリクス上にある電子源6から、アノード電極に電子が放出される様子、すなわち電流エミッションは、ステップAではゲート駆動波形が非選択レベルから選択レベルに遷移する過程であり、一方でカソード駆動波形も電圧駆動および定電流駆動により黒レベルから白レベルに向かって電圧が遷移する過程である。そのためカソード駆動電圧とゲート駆動電圧の電圧差によりエミッション電流が徐々に流れ始める。次にステップBではゲート駆動電圧は選択レベルにあり、またカソード駆動電圧もエミッション電流を流すに十分な電圧となっているため、電圧駆動バッファアンプを電気的に切り離した状態でも定電流駆動となり当該定電流がエミッション電流として流れ、すなわちアノード電極に対して電子が放出される。これにより蛍光体66が発光する。この電流は定電流のため発光に必要な電子量は一定となり安定した発光、すなわち表示ムラを低減する発光が可能となる。   As a result of the above driving, electrons are emitted from the electron source 6 on the matrix of the selected gate electrode 5 and cathode electrode 4 to the anode electrode, that is, current emission has a non-gate driving waveform in step A. This is a process of transition from the selection level to the selection level, while the cathode drive waveform is also a process of voltage transition from the black level to the white level by voltage driving and constant current driving. Therefore, the emission current gradually starts to flow due to the voltage difference between the cathode drive voltage and the gate drive voltage. Next, in Step B, the gate drive voltage is at the selected level, and the cathode drive voltage is also sufficient to allow the emission current to flow. Therefore, even if the voltage drive buffer amplifier is electrically disconnected, constant current drive is performed. A constant current flows as an emission current, that is, electrons are emitted to the anode electrode. Thereby, the phosphor 66 emits light. Since this current is a constant current, the amount of electrons required for light emission is constant, and stable light emission, that is, light emission that reduces display unevenness is possible.

以上のように本発明の第2の実施例において、特に大画面、高精細なCNT−FEDパネルのような電子源を持ち、これにより蛍光体を発光させるディスプレイパネルにおいて定電流発光させる事が可能になり、電子源の印加電圧対エミッション電流などの特性ばらつきを低減する事が出来るので表示ムラを大幅に低減する効果がある。さらにまた定電流駆動時のステップBの期間においては低電圧駆動のバッファアンプを停止状態とすることができるのでカソード駆動回路10全体の消費電力を低減させることができる。なお、このようなバッファアンプの動作を停止状態にすることは、第1の実施例においても適用可能であり、その効果も同様にカソード駆動回路10全体の消費電力を低減させることが可能である。低電圧バッファアンプ自体の動作は同様であるのでその説明は省略する。   As described above, the second embodiment of the present invention has an electron source such as a CNT-FED panel having a particularly large screen and a high definition, and can thereby emit constant current in a display panel that emits phosphors. Thus, it is possible to reduce the variation in characteristics such as the applied voltage of the electron source versus the emission current, so that the display unevenness can be greatly reduced. Furthermore, since the low-voltage driven buffer amplifier can be stopped during the period of step B during constant current driving, the power consumption of the entire cathode driving circuit 10 can be reduced. It is to be noted that such an operation of the buffer amplifier can be stopped in the first embodiment as well, and the effect thereof can similarly reduce the power consumption of the cathode drive circuit 10 as a whole. . Since the operation of the low voltage buffer amplifier itself is the same, its description is omitted.

次に本発明の第3の実施例を、図6および図7、図21を用いて説明する。図6は、本発明の第3の実施例を実現するコントローラ1および水平駆動回路2の変形例であり、第1の実施例および第2の実施例と同じ部分には同じ符号を付与してある。   Next, a third embodiment of the present invention will be described with reference to FIG. 6, FIG. 7, and FIG. FIG. 6 shows a modified example of the controller 1 and the horizontal drive circuit 2 that realize the third embodiment of the present invention. The same reference numerals are given to the same parts as those in the first embodiment and the second embodiment. is there.

図6において、コントローラ1は、電圧駆動する時に使われる表示データを予め、補正変換するデータ変換テーブル37を備えている。また水平駆動回路2においては、第1の実施例および第2の実施例におけると同様の表示データをそのままラッチして一時、表示データを保持するデータラッチ回路8bと、上記データ変換テーブル37で変換された表示データをラッチして、一時、表示データを保持するデータラッチ回路8aからなる。またラインラッチ回路9は、データラッチ回路8aとデータラッチ回路8bの出力を一括して1ライン分保持するラッチ回路である。ラインラッチ回路9は、DA変換器34aおよびDA変換器34bにそれぞれ表示データを出力する。表示データの対応関係は、データラッチ回路8bに保持された表示データは、ラインラッチ回路9を介してDA変換器34bに出力され、データ変換テーブル37により変換された後データラッチ回路8aに保持された表示データはラインラッチ回路9を介してDA変換器34aに出力される。   In FIG. 6, the controller 1 is provided with a data conversion table 37 for correcting and converting display data used for voltage driving in advance. In the horizontal drive circuit 2, the same display data as in the first embodiment and the second embodiment is latched as it is, and the data conversion circuit 37 converts the display data temporarily and holds the display data temporarily. The data latch circuit 8a latches the displayed display data and temporarily holds the display data. The line latch circuit 9 is a latch circuit that collectively holds the outputs of the data latch circuit 8a and the data latch circuit 8b for one line. The line latch circuit 9 outputs display data to the DA converter 34a and the DA converter 34b, respectively. The display data held in the data latch circuit 8b is output to the DA converter 34b via the line latch circuit 9, converted by the data conversion table 37, and then held in the data latch circuit 8a. The displayed data is output to the DA converter 34a via the line latch circuit 9.

ここでデータ変換テーブル37の目的について説明する。データ変換テーブル37は、入力された表示データを、電圧駆動時に適した表示データに補正変換するためのものである。すなわち図21に示すように、一般的に、CNT−FEDの電子源の、駆動電圧対エミッション電流特性はリニアではなく曲線である。またCNT−FEDにおいては、蛍光体が電流に依存した発光を行うため、本発明の第1および第2の実施例では、定電流をカソード電極4に流すことで発光のムラを低減させようとするものであった。そこで、予め、図21に示す駆動電圧対エミッション電流の平均的な特性をデータ変換テーブル37に組み込んでおき、当該テーブル37にて表示データを予め補正変換しておき、当該補正変換された表示データを用いて電圧駆動を行うことで、電圧駆動時において既に、所望の発光のための電流に近い電流を流し得る電圧にすることができ、定電流駆動時の精度を向上させることができ、以ってさらに表示ムラを低減したパネルを実現することができる。   Here, the purpose of the data conversion table 37 will be described. The data conversion table 37 is for correcting and converting the input display data into display data suitable for voltage driving. That is, as shown in FIG. 21, in general, the drive voltage versus emission current characteristics of the electron source of the CNT-FED are not linear but a curve. Further, in the CNT-FED, since the phosphor emits light depending on the current, in the first and second embodiments of the present invention, an attempt is made to reduce unevenness in light emission by flowing a constant current through the cathode electrode 4. It was something to do. Therefore, the average characteristic of the drive voltage versus the emission current shown in FIG. 21 is incorporated in the data conversion table 37 in advance, and the display data is corrected and converted in advance in the table 37, and the corrected and converted display data is displayed. By performing voltage driving using the voltage, it is possible to obtain a voltage that can pass a current close to a desired current for light emission during voltage driving, and improve the accuracy during constant current driving. Thus, a panel with reduced display unevenness can be realized.

つぎに第3の実施例の動作について説明する。コントローラ1は、入力された表示データを、水平駆動回路2にそのまま出力するとともに、当該入力された表示データをデータ変換テーブル37を用いてデータ変換したものを水平駆動回路2に出力する。水平駆動回路2では、上記表示データをそれぞれデータラッチ回路8bとデータラッチ回路8aにラッチする。表示データの対応関係は、データ変換テーブル37で変換された表示データをデータラッチ回路8aにラッチする。そして、第1および第2の実施例と同様に1水平分の表示データ全てがデータラッチ回路8aおよび8bに取り込まれた後、コントローラ1はラインラッチクロック21を出力し、ラインラッチ回路9を駆動し一斉にカソード駆動回路10に対してラインラッチ回路9に保持された表示データを出力する。   Next, the operation of the third embodiment will be described. The controller 1 outputs the input display data to the horizontal drive circuit 2 as it is, and outputs to the horizontal drive circuit 2 data converted from the input display data using the data conversion table 37. In the horizontal drive circuit 2, the display data is latched in the data latch circuit 8b and the data latch circuit 8a, respectively. As for the correspondence relationship between the display data, the display data converted by the data conversion table 37 is latched in the data latch circuit 8a. As in the first and second embodiments, after all the display data for one horizontal is taken into the data latch circuits 8a and 8b, the controller 1 outputs the line latch clock 21 and drives the line latch circuit 9. The display data held in the line latch circuit 9 is output to the cathode drive circuit 10 all at once.

つぎにカソード駆動回路10は、データラッチ回路8aからラインラッチ回路9を介して出力された表示データをDA変換器34aの表示データ入力とし、データラッチ回路8bからラインラッチ回路9を介して出力された表示データをDA変換器34bの表示データ入力とする。DA変換器34aは、入力された表示データをアナログ電圧に変換しバッファアンプ35に出力する。同様にDA変換器34bは、入力された表示データをアナログ電圧に変換しバッファアンプ29に出力する。なおバッファアンプ29および35以降のトランジスタ30、抵抗器31、スイッチ36等の動作については第2の実施例と同様なので、それらについての説明は省略する。   Next, the cathode drive circuit 10 uses the display data output from the data latch circuit 8a via the line latch circuit 9 as the display data input of the DA converter 34a, and outputs it from the data latch circuit 8b via the line latch circuit 9. The displayed data is used as display data input for the DA converter 34b. The DA converter 34 a converts the input display data into an analog voltage and outputs the analog voltage to the buffer amplifier 35. Similarly, the DA converter 34 b converts the input display data into an analog voltage and outputs it to the buffer amplifier 29. The operations of the transistors 30, the resistor 31, the switch 36, and the like after the buffer amplifiers 29 and 35 are the same as those in the second embodiment, and thus the description thereof is omitted.

以上のように動作する第3の実施例の駆動波形について、図7を用いて説明する。第3の実施例の駆動波形の特徴は、第1および第2の実施例における駆動波形に比べて、カソード駆動波形のステップAの期間の電圧駆動時において、所定のエミッション電流を流しうる電圧に達する収束の精度が向上する点にある。カソード電極4の負荷容量はおよそ200pF程度あるが、これを、最大輝度で発光させるためのエミッション電流10μAで定電流駆動するときの単位時間当たりの電圧変化は50mV/1μsである。   The drive waveform of the third embodiment operating as described above will be described with reference to FIG. The characteristic of the drive waveform of the third embodiment is a voltage that allows a predetermined emission current to flow during voltage drive during the step A of the cathode drive waveform as compared with the drive waveforms in the first and second embodiments. It is in the point which the accuracy of convergence to reach improves. The load capacity of the cathode electrode 4 is about 200 pF, and the voltage change per unit time when this is driven at a constant current with an emission current of 10 μA for emitting light at the maximum luminance is 50 mV / 1 μs.

大画面で高精細なテレビジョンへの応用を考えたとき、その画素数は、例えば1280×720画素となり、ステップA、B合計の1水平期間にかけられる時間は、フレーム周波数を60Hzとしたとき最大で23μsである。それぞれのステップA、Bに割り当てる期間にも依存するが、ステップAの電圧駆動時において、駆動電圧対エミッション電流特性における所定の電圧に到達する精度が悪い場合(図7におけるΔVが大きい場合に相当)には、ステップBの期間においても所定のエミッション電流に到達することが出来ないままでステップBの期間が終了する可能性がある。すなわち所定の発光輝度が得られないということである。しかしながら本第3の実施例においては、電圧駆動時に、駆動電圧対エミッション電流特性に対応させて、予め、表示データをデータ変換テーブル37で補正変換しているので、ステップAでの所定電圧に到達する精度を向上させることが出来るので、ステップBの期間において所定のエミッション電流に到達することが可能となり、さらに精度が高く、かつ表示ムラの少ない表示パネルを実現することが可能となる。   When considering application to a high-definition television with a large screen, the number of pixels is, for example, 1280 × 720 pixels, and the time taken for one horizontal period of steps A and B is maximum when the frame frequency is 60 Hz. 23 μs. Although depending on the period assigned to each of steps A and B, when the voltage is driven in step A, the accuracy of reaching a predetermined voltage in the drive voltage vs. emission current characteristics is poor (corresponding to the case where ΔV in FIG. 7 is large). ), The step B period may end without reaching the predetermined emission current in the step B period. That is, a predetermined light emission luminance cannot be obtained. However, in the third embodiment, when the voltage is driven, the display data is corrected and converted in advance by the data conversion table 37 so as to correspond to the drive voltage vs. emission current characteristics, so that the predetermined voltage in step A is reached. Therefore, it is possible to reach a predetermined emission current during the period of step B, and it is possible to realize a display panel with higher accuracy and less display unevenness.

以上のように本発明第3の実施例においては、駆動電圧対エミッション電流特性に対応させて、表示データをカソード駆動回路10へ入力する前に、予めデータ変換するためのデータ変換テーブル37を設けることにより、表示ムラを大幅に低減した表示パネルを実現することが出来る。   As described above, in the third embodiment of the present invention, the data conversion table 37 for converting data in advance is provided before inputting display data to the cathode drive circuit 10 in correspondence with the drive voltage vs. emission current characteristics. Thus, it is possible to realize a display panel in which display unevenness is greatly reduced.

つぎに図8を用いて第4の実施例を説明する。第4の実施例は、第1もしくは第2の実施例に対する変形例であり、その回路構成についてもそれぞれの実施例と同様である。ここでは第1の実施例を示す図1および図2を用いて説明する。   Next, a fourth embodiment will be described with reference to FIG. The fourth embodiment is a modification of the first or second embodiment, and the circuit configuration is the same as that of each embodiment. Here, description will be made with reference to FIGS. 1 and 2 showing the first embodiment.

第4の実施例の特徴は、図8におけるゲート駆動波形にある。すなわちステップAをステップA1とステップA2の2つの期間にさらに細分した点である。これは第1の実施例の動作の説明にも述べたが、ステップAの期間は、ゲート駆動波形が非選択レベルから選択レベルに遷移する過程であり、一方でカソード駆動波形も電圧駆動により黒レベルから白レベルに向かって電圧が遷移する過程である。そのためカソード駆動電圧とゲート駆動電圧の電圧差によりエミッション電流が徐々に流れ始める。このことは、すなわち第1の実施例におけるステップAの期間から徐々にエミッション電流が流れ始めるということであり、それに伴い徐々に発光が開始されるということである。この微発光は所定のエミッション電流による発光ではないため、その量によっては、1フレームで平均化したときの表示輝度に誤差を生じさせる可能性がある。そのため第4の実施例では、ステップAの期間での徐々に発光することを低減することで表示輝度の誤差をも低減することが可能となる表示パネルを提供する。   The feature of the fourth embodiment is the gate drive waveform in FIG. That is, step A is further subdivided into two periods, step A1 and step A2. As described in the description of the operation of the first embodiment, the period of step A is a process in which the gate drive waveform transitions from the non-selected level to the selected level, while the cathode drive waveform is also blackened by voltage drive. This is the process of voltage transition from level to white level. Therefore, the emission current gradually starts to flow due to the voltage difference between the cathode drive voltage and the gate drive voltage. This means that the emission current starts to flow gradually from the period of step A in the first embodiment, and light emission is gradually started accordingly. Since this slight light emission is not light emission by a predetermined emission current, an error may occur in display luminance when averaged in one frame depending on the amount. For this reason, the fourth embodiment provides a display panel that can reduce display luminance errors by reducing the gradual emission of light during the period of step A.

図8とともに図1および図2を用いて駆動の詳細を説明する。図8に示すように1水平期間をステップA、ステップBの2つの期間に区分する。さらにステップA期間を、ステップA1期間とステップA2期間に細分する。ステップAの期間において、信号出力線25は端子aに接続されるのでバッファアンプ28の出力がカソード電極4に与えられる。そのためステップA1の期間ではバッファアンプ28の出力がカソード電極4に与えられるので、黒レベルから白レベルに向かって駆動電圧が変化する。一方、このステップA1の期間はゲート駆動波形は非選択レベルのままで保持する。そのため第1の実施例の場合とは異なり、ステップAの期間に徐々にエミッション電流が流れはじめることはなく、したがってこの期間の微発光はほとんど発生しない。次にステップA2の期間にゲート駆動電圧を非選択から選択レベルに遷移させるため、この期間から発光が開始される。なおステップB以降の動作については第1の実施例の場合と同様なので説明は省略する。   Details of driving will be described with reference to FIGS. 1 and 2 together with FIG. As shown in FIG. 8, one horizontal period is divided into two periods, step A and step B. Further, the step A period is subdivided into a step A1 period and a step A2 period. In the period of step A, the signal output line 25 is connected to the terminal a, so that the output of the buffer amplifier 28 is given to the cathode electrode 4. Therefore, since the output of the buffer amplifier 28 is given to the cathode electrode 4 during the period of step A1, the drive voltage changes from the black level toward the white level. On the other hand, during the period of step A1, the gate drive waveform is held at the non-selected level. For this reason, unlike the case of the first embodiment, the emission current does not gradually start to flow during the period of step A, and therefore slight light emission during this period hardly occurs. Next, in order to make the gate drive voltage transition from the non-selected state to the selected level in the period of step A2, light emission is started from this period. Since the operation after Step B is the same as that in the first embodiment, the description thereof is omitted.

以上により第4の実施例においてはステップA期間においての微発光を低減することができるので、1フレーム期間で平均化したときの表示輝度の誤差を低減することができ、高画質な表示パネルを実現できる。また、本実施例は、第1の実施例のみならず第2および第3の実施例にも適用可能であることは言うまでもない。さらに以降説明する実施例にも同様に適用可能である。   As described above, in the fourth embodiment, since the slight light emission in the step A period can be reduced, an error in display luminance when averaged over one frame period can be reduced, and a display panel with high image quality can be obtained. realizable. Needless to say, this embodiment is applicable not only to the first embodiment but also to the second and third embodiments. Further, the present invention can be similarly applied to the embodiments described below.

次に第5の実施例を、図9、図10、図11、図12、図13を用いて説明する。第5の実施例の各図において、第1の実施例と同じ部分には同じ符号を付与してある。第5の実施例の主な特徴は、図9に示すように水平駆動回路2の出力である,信号出力線25の電圧を測定する電圧測定回路38を表示パネルに内蔵した点にある。また図11に示すようなデータ補正回路52をコントローラ1に内蔵した点にある。   Next, a fifth embodiment will be described with reference to FIGS. 9, 10, 11, 12, and 13. FIG. In each drawing of the fifth embodiment, the same reference numerals are given to the same portions as those in the first embodiment. The main feature of the fifth embodiment is that a voltage measurement circuit 38 for measuring the voltage of the signal output line 25, which is the output of the horizontal drive circuit 2, is built in the display panel as shown in FIG. Further, the data correction circuit 52 as shown in FIG.

図9において、電圧測定回路38には、信号出力線25の電圧をサンプリングして一時ホールドするサンプルホールド回路39と、サンプルホールド回路39でホールドされた電圧を順次デジタルデータに変換するAD変換器40とが内蔵されている。また、電圧測定回路38は、信号出力線25の電圧をサンプリングして,それをホールドするようサンプルホールド回路39に対し指示するサンプルホールド制御信号41と、ホールドされたアナログ電圧を順次読み出すための読み出しクロック42と、サンプルホールド回路39にホールドされているアナログ電圧の読み出し開始を指示する読み出しスタート信号44と、その読み出しスタート信号44を次段のサンプルホールド回路39に伝える次段スタート信号45により制御される。AD変換器40により変換されたデジタル信号は、デジタルサンプリングデータ43によってコントローラ1に転送される。これらの信号は、コントローラ1から出力されるか、またはコントローラ1に入力される。   In FIG. 9, a voltage measurement circuit 38 includes a sample hold circuit 39 that samples and temporarily holds the voltage of the signal output line 25, and an AD converter 40 that sequentially converts the voltage held by the sample hold circuit 39 into digital data. And built-in. Further, the voltage measuring circuit 38 samples the voltage of the signal output line 25 and reads a sample hold control signal 41 for instructing the sample hold circuit 39 to hold the sampled voltage and the analog voltage held in order. It is controlled by a clock 42, a read start signal 44 for instructing the start of reading of the analog voltage held in the sample hold circuit 39, and a next stage start signal 45 for transmitting the read start signal 44 to the next sample hold circuit 39. The The digital signal converted by the AD converter 40 is transferred to the controller 1 by the digital sampling data 43. These signals are output from the controller 1 or input to the controller 1.

次にサンプルホールド回路39の詳細な構成について、図10を用いて説明する。サンプルホールド回路39は、信号出力線25の電圧を取り込みバッファリングするバッファアンプ46と、サンプルホールド制御信号41によりバッファアンプ46の出力を開閉するスイッチ47と、スイッチ47がオン状態のときにバッファアンプ46の出力電圧を取り込み、オフ状態のときに電圧をホールドするコンデンサ48と、コンデンサ48にホールドされた電圧をバッファリングして出力するバッファアンプ49と、バッファアンプ49の出力をAD変換器40のアナログ入力に接続するスイッチ51と、読み出しクロック42とスタート信号44の入力によりスイッチ51のオンオフを制御するフリップフロップ50で構成されている。   Next, a detailed configuration of the sample hold circuit 39 will be described with reference to FIG. The sample and hold circuit 39 includes a buffer amplifier 46 for taking in and buffering the voltage of the signal output line 25, a switch 47 for opening and closing the output of the buffer amplifier 46 by the sample and hold control signal 41, and a buffer amplifier when the switch 47 is on. 46, the capacitor 48 that holds the voltage in the off state, the buffer amplifier 49 that buffers and outputs the voltage held in the capacitor 48, and the output of the buffer amplifier 49 is output to the AD converter 40. The switch 51 is connected to an analog input, and a flip-flop 50 that controls on / off of the switch 51 by inputting a read clock 42 and a start signal 44.

次にデータ補正回路52の詳細な構成について、図11を用いて説明する。データ補正回路52は、AD変換器40により変換された,信号出力線25のアナログ電圧に相当するデジタルデータを元に、次のフレームにおける電圧駆動時に書き込む表示データに対してあらかじめ補正値を記憶しておき、当該補正値により電圧駆動のための表示データに対してデータ補正を行い、電圧駆動時においてあらかじめ所望するものに近い輝度を得るためのエミッション電流を放出させるようにするためのものである。   Next, a detailed configuration of the data correction circuit 52 will be described with reference to FIG. The data correction circuit 52 stores a correction value in advance for display data to be written at the time of voltage driving in the next frame based on digital data corresponding to the analog voltage of the signal output line 25 converted by the AD converter 40. In addition, data correction is performed on display data for voltage driving using the correction value so that an emission current for obtaining a brightness close to a desired one is discharged in advance during voltage driving. .

図11において、データ補正回路52は、コントローラ1に入力された表示データを一時記憶するためのラインメモリ53と、デジタルサンプリングデータ43とラインメモリ53に記憶された表示データとから補正値をあらかじめ演算する補正値演算回路54と、補正値を記憶し少なくともディスプレイパネルの持つ画素数に相当するアドレスを持つ電圧補正メモリ57と、補正値演算回路54から出力された補正データを電圧補正メモリ57に書き込むための制御を行うメモリ書き込み回路55と、ディスプレイパネルのゲート電極5のアドレスに対応したメモリアドレスを生成する垂直アドレス生成回路56と、電圧補正メモリ57に記憶された補正データを読み出すメモリ読み出し回路58と、入力された表示データとメモリ読み出し回路58から読み出された補正データとの間で演算処理する演算器59とで構成されている。   In FIG. 11, a data correction circuit 52 calculates a correction value in advance from a line memory 53 for temporarily storing display data input to the controller 1, digital sampling data 43, and display data stored in the line memory 53. The correction value calculation circuit 54 for storing the correction value, the voltage correction memory 57 having an address corresponding to at least the number of pixels of the display panel, and the correction data output from the correction value calculation circuit 54 are written in the voltage correction memory 57. A memory write circuit 55 that performs control, a vertical address generation circuit 56 that generates a memory address corresponding to the address of the gate electrode 5 of the display panel, and a memory read circuit 58 that reads correction data stored in the voltage correction memory 57. Read the input display data and memory It is composed of an arithmetic unit 59 for calculating processing with the correction data read out from the circuit 58.

次に第5の実施例の動作を、図12および図13を用いて説明する。図12において、カソード駆動波形、ゲート駆動波形、選択信号については第1の実施例と同様である。すなわち、既に説明したように1水平期間をステップA、ステップBの2つの期間に区分して、それぞれの期間において電圧駆動、定電流駆動を行う。そして本実施例ではステップBの定電流駆動期間において、カソード電極4の電圧が十分安定した状態で、その電圧を測定する動作を行う点が特徴の1つである。これはサンプルホールド制御信号41によりカソード電極4の電圧をバッファアンプ46およびスイッチ47をオンとして、カソード電極4の電圧をコンデンサ48にサンプルする。次にスイッチ47をオフとしてカソード電極4の電圧をコンデンサ48にホールドする。このコンデンサ48にホールドされた電圧はバッファアンプ49でバッファリングされてスイッチ51に導かれる。   Next, the operation of the fifth embodiment will be described with reference to FIGS. In FIG. 12, the cathode drive waveform, the gate drive waveform, and the selection signal are the same as in the first embodiment. That is, as already described, one horizontal period is divided into two periods of step A and step B, and voltage driving and constant current driving are performed in each period. In the present embodiment, one of the features is that the operation of measuring the voltage is performed in the constant current driving period of Step B while the voltage of the cathode electrode 4 is sufficiently stable. In response to the sample hold control signal 41, the voltage of the cathode electrode 4 is turned on by the buffer amplifier 46 and the switch 47, and the voltage of the cathode electrode 4 is sampled in the capacitor 48. Next, the switch 47 is turned off and the voltage of the cathode electrode 4 is held in the capacitor 48. The voltage held in the capacitor 48 is buffered by the buffer amplifier 49 and guided to the switch 51.

一方、読み出しクロック42の1クロックの入力とスタート信号44の入力によりフリップフロップ50が作動することでスイッチ51はオンとなる。そしてバッファアンプ49の出力がAD変換器40のアナログ入力となり、当該AD変換器40によりデジタルサンプリングデータ43としてコントローラ1に入力される。   On the other hand, when the flip-flop 50 is activated by the input of one clock of the read clock 42 and the input of the start signal 44, the switch 51 is turned on. The output of the buffer amplifier 49 becomes an analog input of the AD converter 40 and is input to the controller 1 as the digital sampling data 43 by the AD converter 40.

またフリップフロップ50の出力は、上記スイッチ51をオンするとともに次の段のサンプルホールド回路39のスタート信号となり出力される。そして読み出しクロック42が次に入力されると、現在の段のサンプルホールド回路39のスイッチ51はオフとなるとともに、次の段のフリップフロップ50が作動することでスイッチ51がオンとなる。このように順次、読み出しクロック42を入力していくことで、各サンプルホールド回路39でホールドされたカソード電極4の電圧が順次AD変換器40のアナログ入力となり、加えてAD変換器40は順次アナログ入力をデジタルサンプリングデータ43としてコントローラ1に出力する。   The output of the flip-flop 50 is output as a start signal for the sample hold circuit 39 in the next stage while the switch 51 is turned on. When the read clock 42 is next input, the switch 51 of the sample-and-hold circuit 39 at the current stage is turned off, and the switch 51 is turned on when the flip-flop 50 at the next stage is activated. By sequentially inputting the read clock 42 in this way, the voltage of the cathode electrode 4 held by each sample and hold circuit 39 becomes the analog input of the AD converter 40 in addition to the analog input of the AD converter 40 in addition. The input is output as digital sampling data 43 to the controller 1.

また図11に示す、コントローラ1に内蔵されたデータ補正回路52は、当該サンプリングデータ43を補正値演算回路54の入力とする。補正値演算回路54は入力されたサンプリングデータ43とラインメモリ53に記憶された電圧駆動時の表示データとの間の差異すなわちデータ補正値を演算する。ラインメモリ53に記憶された電圧駆動時の表示データは、今現在、定電流駆動(ステップB)しているカソード電圧に対応したサンプリングデータ43に対して、その直前に電圧駆動(ステップA)したときの表示データが記憶されている。従って当該サンプリングデータ43と、ラインメモリ53に記憶されている電圧駆動時の表示データの差を計算することにより、後述する演算器59を用いて次のフレームでの電圧駆動時の表示データに対してこの差分を補正演算することで、電圧駆動時に所望のエミッション電流が得られるような状態にすることが可能となる。   Also, the data correction circuit 52 built in the controller 1 shown in FIG. 11 uses the sampling data 43 as an input to the correction value calculation circuit 54. The correction value calculation circuit 54 calculates a difference, that is, a data correction value, between the input sampling data 43 and the display data at the time of voltage driving stored in the line memory 53. The display data at the time of voltage driving stored in the line memory 53 is voltage driven (step A) immediately before the sampling data 43 corresponding to the cathode voltage currently driven at constant current (step B). Display data is stored. Therefore, by calculating the difference between the sampling data 43 and the display data at the time of voltage driving stored in the line memory 53, the arithmetic unit 59 described later is used to calculate the display data at the time of voltage driving in the next frame. By calculating the difference between the levers, it is possible to obtain a desired emission current during voltage driving.

補正値演算回路54により計算されたデータ補正値は、メモリ書込み回路55および垂直アドレス生成回路56により電圧補正メモリ57の所定のアドレスに書き込まれる。この電圧補正メモリ57は表示パネルの水平画素数と垂直画素数に対応したものである。これは各画素の電子源の印加電圧対エミッション電流特性がそれぞればらつきを持つため、それぞれに対応したデータ補正値を持つ必要があるためである。従って、例えば表示パネルの水平および垂直の画素数がそれぞれ1280画素、720画素の場合にはそれに対応したアドレスビットを持ち、各表示画素の1つ1つに対応したメモリ領域を電圧補正メモリ57は備えている。更に表示パネルがカラー表示の場合には1つの画素に対して赤(R)、緑(G)、青(B)の3原色を発光させることになるため、それぞれRGBの各画素が例えば縦ストライプに配置されるならば、これに対応した本数のカソード電極4を備える。すなわち水平の画素数が1280画素ならば、カソード電極4はその3倍の3840本を備えることになり、これに伴い電圧補正メモリ57のメモリ容量も上記の3倍の容量が必要となる。   The data correction value calculated by the correction value calculation circuit 54 is written to a predetermined address in the voltage correction memory 57 by the memory writing circuit 55 and the vertical address generation circuit 56. This voltage correction memory 57 corresponds to the number of horizontal pixels and the number of vertical pixels of the display panel. This is because the applied voltage vs. emission current characteristics of the electron source of each pixel vary, and it is necessary to have a data correction value corresponding to each. Therefore, for example, when the number of horizontal and vertical pixels of the display panel is 1280 pixels and 720 pixels, respectively, the corresponding address bits are provided, and the voltage correction memory 57 has a memory area corresponding to each display pixel. I have. Furthermore, when the display panel is in color display, each pixel of RGB is, for example, a vertical stripe because each pixel emits three primary colors of red (R), green (G), and blue (B). The number of cathode electrodes 4 corresponding to this is provided. In other words, if the number of horizontal pixels is 1280 pixels, the cathode electrode 4 is provided with 3840 times that number, and accordingly, the memory capacity of the voltage correction memory 57 is also required to be 3 times the above capacity.

次に電圧補正メモリ57に記憶されたデータ補正値は、メモリ読出し回路58と垂直アドレス生成回路56により、所定のアドレスに記憶されているデータ補正値を読み出し演算器59に出力する。演算器59は、入力された表示データに対して、電圧補正メモリ57から読み出されたデータ補正値を用いて電圧駆動時の表示データに対して補正演算を行う。そして、当該補正演算された表示データを用いることで、電圧駆動時に既に所望値に近いエミッション電流が得られるような駆動電圧をカソード電極4に与えることが可能となる。   Next, the data correction value stored in the voltage correction memory 57 is read by the memory reading circuit 58 and the vertical address generation circuit 56 and the data correction value stored at a predetermined address is read and output to the computing unit 59. The computing unit 59 performs a correction operation on the display data at the time of voltage driving using the data correction value read from the voltage correction memory 57 with respect to the input display data. Then, by using the display data that has been subjected to the correction calculation, it is possible to apply a driving voltage to the cathode electrode 4 so that an emission current close to a desired value can be obtained during voltage driving.

この様子を図13を用いて説明する。図13は、既に説明した図12に対して、上記表示データを演算補正することにより電圧駆動期間すなわちステップAの期間における、カソード電極4に印加される駆動波形の、補正前と補正後の違いを示した図である。同図に示すように、補正前のカソード電極4の駆動波形で定電流駆動時のカソード電極の駆動電圧を測定しておくことにより、次のフレームにおいてカソード電極4の電圧駆動時すなわちステップAの期間には既に補正演算された表示データにて電圧駆動されるために、この段階で既にほぼ所定のエミッション電流を放出することの出来る駆動電圧を得ることが出来る。   This will be described with reference to FIG. FIG. 13 is different from FIG. 12 described above in the drive waveform applied to the cathode electrode 4 before and after correction in the voltage drive period, that is, the period of step A by calculating and correcting the display data. FIG. As shown in the figure, by measuring the driving voltage of the cathode electrode at the time of constant current driving with the driving waveform of the cathode electrode 4 before correction, the voltage of the cathode electrode 4 is driven in the next frame, that is, at step A. Since the voltage is driven by the display data that has already been corrected and calculated during the period, it is possible to obtain a driving voltage that can release a substantially predetermined emission current at this stage.

以上のように本発明第5の実施例によると、水平駆動回路2の出力である信号出力線25の電圧すなわちカソード電極4に印加された電圧を測定する電圧測定回路38を表示パネルに内蔵し、さらに、これを基に、電圧駆動時の表示電圧を補正するデータ補正回路52をコントローラ1に内蔵したことにより、電圧駆動時すなわちステップAの期間において既にほぼ所定のエミッション電流を放出することの出来る駆動電圧を得ることが出来るので、電子源6の駆動電圧対エミッション電流特性が、画素毎に異なったとしてもその特性を補正することが可能となり表示ムラの無い高画質な表示パネルを実現することが出来る。   As described above, according to the fifth embodiment of the present invention, the display panel includes the voltage measurement circuit 38 that measures the voltage of the signal output line 25 that is the output of the horizontal drive circuit 2, that is, the voltage applied to the cathode electrode 4. Furthermore, based on this, the controller 1 has a built-in data correction circuit 52 that corrects the display voltage at the time of voltage driving, so that a substantially predetermined emission current can already be released during voltage driving, that is, during the period of step A. Since a drive voltage that can be obtained can be obtained, even if the drive voltage vs. emission current characteristic of the electron source 6 is different for each pixel, the characteristic can be corrected, and a high-quality display panel without display unevenness can be realized. I can do it.

次に第6の実施例を図14および図15を用いて説明する。第6の実施例は、第5の実施例におけるデータ補正回路52に対して更に高精度に表示データの補正を行うことの出来るコントローラ1の構成の実施例である。なお第5の実施例と同じ部分には同じ符号を付与してあるのでその説明は省略する。   Next, a sixth embodiment will be described with reference to FIGS. The sixth embodiment is an embodiment of the configuration of the controller 1 that can correct the display data with higher accuracy with respect to the data correction circuit 52 in the fifth embodiment. Note that the same reference numerals are given to the same parts as those in the fifth embodiment, and a description thereof will be omitted.

第6の実施例の大きな特徴は、電圧補正メモリの容量を所望の階調数に対応して増加させることにより、表示データのデータ補正の精度をより向上させることにある。本実施例では、階調ビット数を10ビットすなわち1024階調の表示パネルであると仮定して以下説明する。なお階調ビット数はこれに限ることなく、表示パネルの利用目的やコストなどを総合的に勘案して自由に定めることが出来る。なお表示パネルの画素数は第5の実施例と同様に1280×720画素のRGBカラー表示と仮定した。   A major feature of the sixth embodiment is that the accuracy of data correction of display data is further improved by increasing the capacity of the voltage correction memory corresponding to the desired number of gradations. In this embodiment, the following description will be made on the assumption that the display panel has a gradation bit number of 10 bits, that is, 1024 gradations. The number of gradation bits is not limited to this, and can be freely determined by comprehensively considering the purpose of use and cost of the display panel. It is assumed that the number of pixels of the display panel is 1280 × 720 pixels RGB color display as in the fifth embodiment.

本実施例の解決課題は、図21に示すような駆動電圧対エミッション電流特性がそれぞれ画素毎にばらつきを持ち、尚且つその曲線の形状もばらついていることに対するものである。さらに言うならば、駆動電圧を各階調データに対応させたとき、階調データに対するエミッション電流は一定増加でなく曲線的に増加する特性を持つ。これは第5の実施例で説明した電圧補正メモリにより、表示データを補正して電圧駆動する場合、補正前の表示電圧に対してその補正量は常に一定ではないことを表している。この点に鑑み、本第6の実施例においては、各階調データに一つ一つ対応した補正データを電圧補正メモリに持たせることにより、更なる精度の高い階調駆動を行うことを狙うものである。   The problem to be solved by the present embodiment is that the drive voltage vs. emission current characteristics as shown in FIG. 21 vary from pixel to pixel, and the shape of the curve varies. In other words, when the driving voltage is associated with each gradation data, the emission current with respect to the gradation data has a characteristic of increasing in a curve rather than a constant increase. This means that when the display data is corrected and driven by the voltage correction memory described in the fifth embodiment, the correction amount is not always constant with respect to the display voltage before correction. In view of this point, in the sixth embodiment, the voltage correction memory is provided with correction data corresponding to each gradation data one by one, thereby aiming at further highly accurate gradation driving. It is.

図14は電圧補正メモリの論理的な構成図であり、X軸方向はカソード電極4の数に対応させて1280画素×3(RGB)の3840のアドレスをもち、Y軸方向はゲート電極5の数に対応させて720のアドレスを持つ。またZ軸方向は10ビットの階調数に対応させて1024のアドレスを持つようなメモリ論理構造である。このように本実施例ではメモリの論理構造は、第5の実施例に対して、階調ビットに対応するZ軸方向のアドレスを持つ3次元的な論理構造をもつ。   FIG. 14 is a logical configuration diagram of the voltage correction memory. The X-axis direction has 3840 addresses of 1280 pixels × 3 (RGB) corresponding to the number of cathode electrodes 4, and the Y-axis direction indicates the gate electrode 5. It has 720 addresses corresponding to the number. The Z-axis direction is a memory logic structure having 1024 addresses corresponding to the number of gradations of 10 bits. Thus, in this embodiment, the logical structure of the memory has a three-dimensional logical structure having addresses in the Z-axis direction corresponding to the gradation bits, as compared with the fifth embodiment.

図15は、コントローラ1に内蔵されているデータ補正回路52の、本実施例に対応した構成例である。図15において、階調ビットアドレス生成回路60は、入力された表示データのビット数に対応して電圧補正メモリ61のZ軸方向のアドレスに対応したメモリアドレスを生成する回路である。このような構成により、入力された表示データの各階調にそれぞれ対応したデータ補正量を電圧補正メモリ61に持つ事が出来る。   FIG. 15 is a configuration example corresponding to the present embodiment of the data correction circuit 52 incorporated in the controller 1. In FIG. 15, a gradation bit address generation circuit 60 is a circuit that generates a memory address corresponding to an address in the Z-axis direction of the voltage correction memory 61 corresponding to the number of bits of input display data. With such a configuration, the voltage correction memory 61 can have a data correction amount corresponding to each gradation of the input display data.

入力された表示データは、階調ビットアドレス生成回路60に入力される。階調ビットアドレス生成回路60は、入力された表示データに対応して電圧補正メモリ61のZ軸方向に相当するアドレスを生成する。そして、階調ビットアドレス生成回路60は、メモリ読出し回路58および垂直アドレス生成回路56とともに、電圧補正メモリ61の中から入力された表示データに対応する補正データを読出し、読み出された補正データとともに入力された表示データは、演算器59にて補正演算される。そして補正演算された表示データにより、ステップAの期間に電圧駆動を行う。このとき本実施例においては、各階調にも対応した補正データを電圧補正メモリ61に持っているために、各階調それぞれに精度の高い階調駆動が可能となる。   The input display data is input to the gradation bit address generation circuit 60. The gradation bit address generation circuit 60 generates an address corresponding to the Z-axis direction of the voltage correction memory 61 corresponding to the input display data. The gradation bit address generation circuit 60 reads the correction data corresponding to the display data input from the voltage correction memory 61 together with the memory read circuit 58 and the vertical address generation circuit 56, and together with the read correction data. The input display data is corrected and calculated by the calculator 59. Then, voltage driving is performed during the period of step A based on the display data subjected to the correction calculation. At this time, in the present embodiment, since the voltage correction memory 61 has correction data corresponding to each gradation, it is possible to perform highly accurate gradation driving for each gradation.

一方、電圧補正メモリ61に対する補正データの書込みに関しては、ラインメモリ53に一時記憶されている表示データを順次読出し、補正値演算回路54に出力して補正データを演算するとともに、メモリ書込み回路55に対しても表示データを出力する。メモリ書込み回路55は、この表示データにより、図14のZ軸方向に相当するアドレスを生成して、電圧補正メモリ61の対応するアドレスに、補正値演算回路54から演算された補正データを書き込む。これによりカソード電極4およびゲート電極5の交差点上にある各電子源の駆動電圧対エミッション電流特性を補正する補正データを電圧補正メモリ61に記憶することが出来る。   On the other hand, regarding the writing of the correction data to the voltage correction memory 61, the display data temporarily stored in the line memory 53 is sequentially read out and output to the correction value calculation circuit 54 to calculate the correction data and to the memory writing circuit 55. The display data is also output. The memory writing circuit 55 generates an address corresponding to the Z-axis direction in FIG. 14 based on this display data, and writes the correction data calculated from the correction value calculation circuit 54 to the corresponding address in the voltage correction memory 61. As a result, correction data for correcting the drive voltage versus emission current characteristics of each electron source on the intersection of the cathode electrode 4 and the gate electrode 5 can be stored in the voltage correction memory 61.

以上のように、本発明の第6の実施例に拠れば、各画素の、それぞれ異なる特性をもった階調データに一つ一つ対応した補正データを電圧補正メモリ61に持たせることにより、更なる精度の高い階調駆動を行うことが出来るようになり、高画質な表示を得ることが可能となる。   As described above, according to the sixth embodiment of the present invention, the voltage correction memory 61 has correction data corresponding to each gradation data having different characteristics of each pixel. It becomes possible to perform gradation driving with higher accuracy, and display with high image quality can be obtained.

次に第7の実施例を、図16、図17、図18、図19を用いて説明する。本実施例は、第6の実施例の電圧補正メモリ61の記憶容量を低減しつつ、高画質な表示を得るためのものである。図16に示すように、X軸方向およびY軸方向のアドレスはそのままに、Z軸方向を、第6の実施例における1024のアドレスに対して64のアドレスに低減した。   Next, a seventh embodiment will be described with reference to FIGS. 16, 17, 18, and 19. FIG. This embodiment is for obtaining a high-quality display while reducing the storage capacity of the voltage correction memory 61 of the sixth embodiment. As shown in FIG. 16, the addresses in the X-axis direction and the Y-axis direction are left unchanged, and the Z-axis direction is reduced to 64 addresses with respect to the 1024 addresses in the sixth embodiment.

図17は、電圧補正メモリ63内の1つのX軸方向アドレスと、1つのY軸方向アドレスに対して、Z軸方向の各アドレスに対応した電圧補正メモリ63を抜き出したものである。また第6の実施例の図15に示した階調ビットアドレス生成回路60には、電圧補正メモリ63の読出しアドレスを生成する隣接基準アドレスビット生成回路62が含まれ、また当該アドレス数を64とした電圧補正メモリ63、同様に図15のメモリ読出し回路58には、補正データ補間回路64が含まれて構成されている。   FIG. 17 shows the voltage correction memory 63 extracted for each address in the Z-axis direction with respect to one X-axis direction address and one Y-axis direction address in the voltage correction memory 63. Further, the gradation bit address generation circuit 60 shown in FIG. 15 of the sixth embodiment includes an adjacent reference address bit generation circuit 62 that generates a read address of the voltage correction memory 63, and the number of addresses is 64. The voltage correction memory 63, and similarly the memory read circuit 58 of FIG. 15, includes a correction data interpolation circuit 64.

隣接基準アドレスビット生成回路62は、入力された表示データから、電圧補正メモリ63に記憶されている補正データを2つ読み出すためのアドレスを生成するための回路である。本実施例では補正データのアドレス数として64の数しかもたないため、例えば第6の実施例と同様に1024階調の表示データを表示する場合には、補正データとして不足している。そのため1024階調の1つに対して、2つの読出しアドレスを電圧補正メモリ63に対して生成し、読み出された2つの補正データから、入力されたの表示データとともに補正データ補間回路64にて補正値を補間演算して演算器59に出力する。   The adjacent reference address bit generation circuit 62 is a circuit for generating an address for reading two correction data stored in the voltage correction memory 63 from the input display data. In this embodiment, since the number of addresses of correction data is only 64, for example, when displaying 1024 gradation display data as in the sixth embodiment, the correction data is insufficient. Therefore, two read addresses are generated for the voltage correction memory 63 for one of the 1024 gradations, and the correction data interpolation circuit 64 together with the input display data is input from the two read correction data. The correction value is interpolated and output to the calculator 59.

隣接基準アドレスビット生成回路62の動作としては、図18に示すように、入力された階調データを16段階ずつに等区分して、1つの階調データから2つの電圧補正メモリ63のZ軸方向に対する読出しアドレスを生成する。電圧補正メモリ63はこの2つの読出しアドレスから2つの補正データ1および2を出力する。   As shown in FIG. 18, the operation of the adjacent reference address bit generation circuit 62 is performed by equally dividing the input gradation data into 16 stages, and from one gradation data, the Z-axis of the two voltage correction memories 63 is obtained. Generate a read address for the direction. The voltage correction memory 63 outputs two correction data 1 and 2 from these two read addresses.

補正データ補間回路64は当該読み出された補正データ1および2と、先に入力された表示データから、電圧駆動時に表示データを補正すべき量を補間演算した上で、演算器59に出力する。   The correction data interpolation circuit 64 interpolates the amount of display data to be corrected during voltage driving from the read correction data 1 and 2 and the previously input display data, and outputs the result to the calculator 59. .

また、隣接基準アドレスビット生成回路62の出力する読出しアドレスとして、図19に示すように階調データを不等間隔に区分して1つの階調データから2つの電圧補正メモリ63のZ軸方向に対する読出しアドレスを生成してもよい。これは図21に示すように電子源の駆動電圧対エミッション電流はリニアではなく、特性の傾斜の大きな領域と小さな領域があるために、それに対応して階調データを不等間隔に区分することで特性の傾斜の違いによる演算誤差等を緩和することが出来る。   Further, as the read address output from the adjacent reference address bit generation circuit 62, as shown in FIG. 19, the gradation data is divided at unequal intervals, and one gradation data is used for the Z-axis direction of the two voltage correction memories 63. A read address may be generated. This is because, as shown in FIG. 21, the drive voltage versus emission current of the electron source is not linear, and there are a region with a large characteristic gradient and a region with a small gradient, so that the gradation data is divided at unequal intervals accordingly. Thus, it is possible to alleviate calculation errors caused by differences in the slope of characteristics.

以上のように、本発明の第7の実施例に拠れば、各画素の、それぞれ異なる特性をもった階調データに対応した補正データを少ない容量の電圧補正メモリ63に持たせることにより、更なる精度の高い階調駆動を行うことが出来るようになり、また少ない容量のメモリで実現できるので、低価格で高画質な表示を得ることが可能となる。   As described above, according to the seventh embodiment of the present invention, the correction data corresponding to the gradation data having different characteristics of each pixel is provided in the voltage correction memory 63 having a small capacity, thereby further improving the correction. Therefore, it is possible to perform gradation driving with high accuracy, and it can be realized with a memory with a small capacity, so that high-quality display can be obtained at a low price.

次に図22を用いて、本発明の第8の実施例を説明する。第8の実施例は、本発明で説明した各実施例の表示パネルをテレビジョン71に応用した例である。各実施例で説明した表示パネル70は、コントローラ1と水平駆動回路2、垂直駆動回路3、カソード電極4、ゲート電極5、電子源6が主な構成要素である。また各実施例で説明したようにコントローラ1や水平駆動回路2には本発明の特徴的な回路が内蔵されている。   Next, an eighth embodiment of the present invention will be described with reference to FIG. The eighth embodiment is an example in which the display panel of each embodiment described in the present invention is applied to a television 71. The display panel 70 described in each embodiment includes a controller 1, a horizontal drive circuit 2, a vertical drive circuit 3, a cathode electrode 4, a gate electrode 5, and an electron source 6 as main components. As described in the embodiments, the controller 1 and the horizontal drive circuit 2 incorporate the characteristic circuit of the present invention.

テレビジョン71として構成するため、地上波電波や衛星電波を受信するためのアンテナ端子72と、受信した放送電波から輝度信号とカラー信号に分離するチューナ73、輝度信号とカラー信号から表示パネル70に入力するための赤(R)、緑(G)、青(B)信号に変換したり、インタレース信号をプログレッシブ信号に変換する回路、ビデオ端子75から直接映像信号を入力して処理するなどテレビジョンとして必要な映像信号を処理するための信号処理回路74で構成されている。   Since it is configured as a television 71, an antenna terminal 72 for receiving terrestrial and satellite radio waves, a tuner 73 for separating the received broadcast radio waves into luminance signals and color signals, and the luminance signals and color signals to the display panel 70. TVs that convert red (R), green (G), and blue (B) signals for input, circuits that convert interlace signals into progressive signals, and video signals that are directly input from the video terminal 75 for processing The signal processing circuit 74 is used to process a video signal necessary for John.

このような構成をとることで、電子源を用いた表示パネルを用いてテレビジョン装置を実現することが可能となる。   With such a configuration, a television device can be realized using a display panel using an electron source.

図23は、水平駆動回路2に内蔵されている電圧駆動回路11と定電流駆動回路12を表示パネルの上下に分離配置した応用例である。上述した各実施例で説明した水平駆動回路2のうち、電圧駆動回路11を水平駆動回路Aとし、定電流駆動回路12を水平駆動回路Bに分離した。また同様の回路には同じ符号を付与して、水平駆動回路Aに適用した回賂には接尾記号としてaを、また水平駆動回路Bに適用した回路には接尾記号としてbを付した。これまで説明した各実施例と同様に1水平期間をステップAおよびステップBの2つの期間に分け、ステップAでは電圧駆動とし、ステップBでは定電流駆動とする。   FIG. 23 shows an application example in which the voltage driving circuit 11 and the constant current driving circuit 12 incorporated in the horizontal driving circuit 2 are separately arranged above and below the display panel. Among the horizontal drive circuits 2 described in the above embodiments, the voltage drive circuit 11 is a horizontal drive circuit A and the constant current drive circuit 12 is separated into a horizontal drive circuit B. The same reference numerals are assigned to similar circuits, and a suffix applied to the circuit applied to the horizontal drive circuit A is a, and b applied to the circuit applied to the horizontal drive circuit B. As in each of the embodiments described so far, one horizontal period is divided into two periods, Step A and Step B. In Step A, voltage driving is performed, and in Step B, constant current driving is performed.

ステップAでは、カソード駆動回路10aから出力されるアナログ電圧を信号出力線25aに出力してカソード電極4を電圧駆動する。すなわちステップAにおいて当該ゲート電極5を選択するために、当該ゲート電極5を、これまで非選択レベルであった0Vの電圧レベルから、選択レベルである50Vの電圧レベルとする。それとともにスィッチ13aをオンとしてカソード駆動回路10aから出力されたアナログ電圧を信号出力線25に出力してカノード電極4に与える。このときカソード駆動回略10aは電圧駆動回路として動作するため低出力インピーダンス状態となって、カソード電極4がDA変換器から出力されたアナログ電圧で駆動されるため、カソード電極4は急速に黒レべル+50Vから白レベル0Vに向かって駆動される。   In step A, an analog voltage output from the cathode drive circuit 10a is output to the signal output line 25a to drive the cathode electrode 4 with a voltage. That is, in order to select the gate electrode 5 in step A, the gate electrode 5 is changed from a voltage level of 0 V, which has been a non-selection level, to a voltage level of 50 V, which is a selection level. At the same time, the switch 13 a is turned on, and the analog voltage output from the cathode drive circuit 10 a is output to the signal output line 25 and applied to the canode electrode 4. At this time, the cathode driving circuit 10a operates as a voltage driving circuit, so that it is in a low output impedance state, and the cathode electrode 4 is driven by the analog voltage output from the DA converter. Driven from a bell + 50V toward a white level 0V.

次にステップBでは、ゲート駆動波形は選択レベル50Vの状態を保ちながら、スイッチ13bをオンとすることで、信号出力線25bはトランジスタ30のコレクタに接続される。トランジスタ30のコレクタには、上記説明したようにDA変換器から出力されたアナログ電圧に対応した電流が現れているので、信号出力線25には定電流が流れ、カソード電極4は定電流駆動状態となる。   Next, in step B, the signal output line 25b is connected to the collector of the transistor 30 by turning on the switch 13b while maintaining the gate drive waveform at the selection level of 50V. Since the current corresponding to the analog voltage output from the DA converter appears at the collector of the transistor 30 as described above, a constant current flows through the signal output line 25, and the cathode electrode 4 is in a constant current drive state. It becomes.

以上のように、本発明の第9の実施例においては、1水平期間の始めの期間に電圧駆動をして表示階調に応じた所定のエミッション電流が取り出せるような電圧までカソード電極を駆動し、次に階調表示に応じたエミッション電流を定電流駆動にて与えることで発光を安定に行うことが可能となる。そのため電子源の、印加電圧対エミッション電流などの特性ばらつきを低減する事が出来るので表示ムラを大幅に低減する効果がある。   As described above, in the ninth embodiment of the present invention, the cathode electrode is driven to a voltage at which a predetermined emission current corresponding to the display gradation can be taken out by driving the voltage in the first period of one horizontal period. Then, it is possible to stably emit light by applying an emission current corresponding to gradation display by constant current driving. For this reason, it is possible to reduce variations in characteristics of the electron source, such as applied voltage versus emission current, so that there is an effect of greatly reducing display unevenness.

更に本実施例では電圧駆動回路と定電流駆動回路を上下に分離配置したことにより、各回路の実装を容易にすることが出来る。本発明では電圧駆動回路と定電流駆動回路が1つのカソード電極に接続されているため比較的回路規模が大きくなるが、それぞれを上下に分割することにより水平駆動回路の実装を容易にする効果がある。   Further, in this embodiment, the voltage driving circuit and the constant current driving circuit are separately arranged in the upper and lower directions, so that each circuit can be easily mounted. In the present invention, since the voltage driving circuit and the constant current driving circuit are connected to one cathode electrode, the circuit scale becomes relatively large. However, the effect of facilitating the mounting of the horizontal driving circuit by dividing each of them vertically is provided. is there.

本発明の実施例1による表示装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the display apparatus by Example 1 of this invention. 本発明の実施例1による表示装置の水平駆動回路に内蔵されているカソード駆動回路の構成図である。It is a block diagram of the cathode drive circuit built in the horizontal drive circuit of the display apparatus by Example 1 of this invention. 本発明の実施例1におけるカソード駆動波形とゲート駆動波形との関係を示すタイムチャートである。It is a time chart which shows the relationship between the cathode drive waveform and gate drive waveform in Example 1 of this invention. 本発明の実施例2による表示装置の水平駆動回路に内蔵されているカソード駆動回路の構成図である。It is a block diagram of the cathode drive circuit incorporated in the horizontal drive circuit of the display apparatus by Example 2 of this invention. 本発明の実施例2におけるカソード駆動波形とゲート駆動波形との関係を示すタイムチャートである。It is a time chart which shows the relationship between the cathode drive waveform and gate drive waveform in Example 2 of this invention. 本発明の実施例3による表示装置のコントローラ及び水平駆動回路の概略構成図である。It is a schematic block diagram of the controller and horizontal drive circuit of the display apparatus by Example 3 of this invention. 本発明の実施例3におけるカソード駆動波形とゲート駆動波形との関係を示すタイムチャートである。It is a time chart which shows the relationship between the cathode drive waveform and gate drive waveform in Example 3 of this invention. 本発明の実施例4におけるカソード駆動波形とゲート駆動波形との関係を示すタイムチャートである。It is a time chart which shows the relationship between the cathode drive waveform and gate drive waveform in Example 4 of this invention. 本発明の実施例5による表示装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the display apparatus by Example 5 of this invention. 本発明の実施例5における電圧測定回路に内蔵されているサンプルホールド回路の構成図である。It is a block diagram of the sample hold circuit incorporated in the voltage measurement circuit in Example 5 of this invention. 本発明の実施例5におけるコントローラに内蔵されているデータ補正回路の構成図である。It is a block diagram of the data correction circuit incorporated in the controller in Example 5 of this invention. 本発明の実施例5におけるカソード駆動波形、ゲート駆動波形及びカソード電圧サンプルホールド波形の関係を示すタイムチャートである。It is a time chart which shows the relationship of the cathode drive waveform in Example 5 of this invention, a gate drive waveform, and a cathode voltage sample hold waveform. 本発明の実施例5におけるカソード駆動波形の補正の効果を説明するタイムチャートである。It is a time chart explaining the effect of correction | amendment of the cathode drive waveform in Example 5 of this invention. 本発明の実施例6における電圧補正メモリの論理的な構成図である。It is a logical block diagram of the voltage correction memory in Example 6 of this invention. 本発明の実施例6におけるコントローラに内蔵されているデータ補正回路の構成例である。It is a structural example of the data correction circuit built in the controller in Example 6 of this invention. 本発明の実施例7における電圧補正メモリの構成図である。It is a block diagram of the voltage correction memory in Example 7 of this invention. 本発明の実施例7における電圧補正メモリの、ある一つのX軸方向アドレス、Y軸方向アドレスの組み合わせに対する、Z軸方向の各アドレスに対応した電圧補正メモリを説明する図である。It is a figure explaining the voltage correction memory corresponding to each address of a Z-axis direction with respect to a certain combination of an X-axis direction address and a Y-axis direction address of the voltage correction memory in Example 7 of this invention. 本発明の実施例7における隣接基準アドレスビット生成回路の一例の動作を説明する図である。It is a figure explaining operation | movement of an example of the adjacent reference address bit generation circuit in Example 7 of this invention. 本発明の実施例7における隣接基準アドレスビット生成回路の他の例の動作を説明する図である。It is a figure explaining operation | movement of the other example of the adjacent reference address bit generation circuit in Example 7 of this invention. 本発明の実施例1による表示装置における画素の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the pixel in the display apparatus by Example 1 of this invention. 本発明の実施例1による表示装置における電子源の駆動電圧対エミッション電流特性の一例を説明するグラフである。It is a graph explaining an example of the drive voltage versus emission current characteristic of the electron source in the display apparatus by Example 1 of this invention. 本発明の各実施例による表示パネルをテレビジョンに応用した、本発明の実施例8の概略を説明する図である。It is a figure explaining the outline of Example 8 of this invention which applied the display panel by each Example of this invention to the television. 本発明による水平駆動回路に内蔵されている、電圧駆動回路と定電流駆動回路を表示パネルの上下に分離配置した本発明の実施例9による表示装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the display apparatus by Example 9 of this invention which incorporated the voltage drive circuit and the constant current drive circuit which were incorporated in the horizontal drive circuit by this invention separately on the upper and lower sides of the display panel.

符号の説明Explanation of symbols

1...コントローラ、 2...水平駆動回路、3...垂直駆動回路、4...カソード電極、5...ゲート電極、6...電子源、7...シフトレジスタ回路、8,8a,8b...データラッチ回路、9...ラインラッチ回路、10,10a...カソード駆動回路、11...電圧駆動回路、12...電流駆動回路、13,13a,13b...スイッチ、14...水平同期信号、15...垂直同期信号、16...ドットクロック、17...表示データ、18...水平スタート信号、19...水平クロック、20...水平表示データ、21...ラインラッチクロック、22...切り替え信号、23...垂直スタート信号、24...垂直クロック、25,25a,25b...信号出力線、26...ゲート信号線、27...DA変換器、28...バッファアンプ、29...バッファアンプ、30...トランジスタ、31...抵抗器、32...バッファアンプ、33...スイッチ、34a,34b...DA変換器、35...バッファアンプ、36...スイッチ、37...データ変換テーブル、38...電圧測定回路、39...サンプルホールド回路、40...AD変換器、41...サンプルホールド制御信号、42...読み出しクロック、43...デジタルサンプリングデータ、44...スタート信号、45...次段スタート信号、46...バッファアンプ、47...スイッチ、48...コンデンサ、49...バッファアンプ、50...フリップフロップ、51...スイッチ、52...データ補正回路、53...ラインメモリ、54...補正値演算回路、55...メモリ書き込み回路、56...垂直アドレス生成回路、57...電圧補正メモリ、58...メモリ読み出し回路、59...演算器、60...階調ビットアドレス生成回路、61...電圧補正メモリ、62...隣接基準アドレスビット生成回路、63...電圧補正メモリ、64...補正データ補間回路、65...基板、66...蛍光体、67...アノード電極、68...基板、69...高電圧電源、70...表示パネル、71...テレビジョン、72...アンテナ端子、73...チューナ、74...信号処理回路、75...ビデオ端子。   DESCRIPTION OF SYMBOLS 1 ... Controller, 2 ... Horizontal drive circuit, 3 ... Vertical drive circuit, 4 ... Cathode electrode, 5 ... Gate electrode, 6 ... Electron source, 7 ... Shift register circuit 8, 8a, 8b ... data latch circuit, 9 ... line latch circuit, 10, 10a ... cathode drive circuit, 11 ... voltage drive circuit, 12 ... current drive circuit, 13, 13a , 13b ... switch, 14 ... horizontal sync signal, 15 ... vertical sync signal, 16 ... dot clock, 17 ... display data, 18 ... horizontal start signal, 19 ... horizontal Clock, 20 ... Horizontal display data, 21 ... Line latch clock, 22 ... Switching signal, 23 ... Vertical start signal, 24 ... Vertical clock, 25, 25a, 25b ... Signal output 26 ... Gate signal line, 27 ... DA converter, 28 ... Buffer amplifier, 29 ... Buffer amplifier, 30 ... Transistor, 31 ... Resistor 32, buffer amplifier, 33 ... switch, 34a, 34b ... DA converter, 35 ... buffer amplifier, 36 ... switch, 37 ... data conversion table, 38 ... Voltage measurement circuit 39 ... Sample hold circuit 40 ... AD converter 41 ... Sample hold control signal 42 ... Reading clock 43 ... Digital sampling data 44 ... Start Signal, 45 ... Next stage start signal, 46 ... Buffer amplifier, 47 ... Switch, 48 ... Capacitor, 49 ... Buffer amplifier, 50 ... Flip-flop, 51 ... Switch, 52 ... Data correction circuit, 53 ... Line memory, 54 ... Correction value calculation circuit, 55 ... Memory write circuit, 56 ... Vertical address generation circuit, 57 ... Voltage correction memory, 58 ... Memory readout circuit, 59 ... Calculator, 60 ... Gradation bit address generation circuit 61 ... Voltage correction memory, 62 ... Adjacent reference address bit generation circuit, 63 ... Voltage correction memory, 64 ... Correction data interpolation circuit, 65 ... Substrate, 66 ... Phosphor, 67 ... Anode electrode, 68 ... Substrate, 69 ... High voltage power supply, 70 ... Display panel, 71 ... Television, 72 ... Antenna terminal, 73 ... Tuner, 74 .. .Signal processing circuit, 75 ... Video terminal.

Claims (23)

少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して所定の期間駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、前記表示階調データに応じた電流を出力する定電流駆動回路を介して駆動することを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
In the first period of two periods obtained by dividing one horizontal period, the plurality of cathode electrodes are connected to a predetermined period via a voltage driving circuit that outputs a voltage corresponding to display gradation data. After driving, in the latter period of the two periods, the plurality of cathode electrodes are driven via a constant current driving circuit that outputs a current corresponding to the display gradation data. A display device.
前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、前記電圧駆動回路と前記定電流駆動回路の何れか一方の出力を、切り替えスイッチにより選択して前記複数のカソード電極に出力することを特徴とする請求項1記載の表示装置。   Each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit, and the output of either the voltage driving circuit or the constant current driving circuit is switched. The display device according to claim 1, wherein the display device is selected by a switch and outputs to the plurality of cathode electrodes. 少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達する迄、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、表示階調データに応じた電流を出力する定電流駆動回路を介して駆動することを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
In the first of the two periods obtained by dividing one horizontal period, the plurality of the plurality of electron sources until the emission current from the corresponding electron source reaches a predetermined value. After driving the cathode electrode through a voltage driving circuit that outputs a voltage corresponding to display gradation data, the plurality of cathode electrodes are connected to the display gradation in the later period of the two periods. A display device that is driven through a constant current drive circuit that outputs a current according to data.
前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、前記電圧駆動回路と前記定電流駆動回路の何れか一方の出力を、切り替えスイッチにより選択して前記複数のカソード電極に出力することを特徴とする請求項3記載の表示装置。   Each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit, and the output of either the voltage driving circuit or the constant current driving circuit is switched. 4. The display device according to claim 3, wherein the display device is selected by a switch and outputs to the plurality of cathode electrodes. 少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた電流を出力する定電流駆動回路の双方で駆動し、前記1水平期間内であって、所定の期間経過後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動することを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
At the start of one horizontal period, the plurality of cathode electrodes are driven by both a voltage driving circuit that outputs a voltage corresponding to display gradation data and a constant current driving circuit that outputs a current corresponding to the display gradation data. In the display device, the plurality of cathode electrodes are driven only by the constant current driving circuit within the one horizontal period and after a predetermined period.
前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、切り替えスイッチにより、前記電圧駆動回路の出力を前記複数のカソード電極から切断できることを特徴とする請求項5記載の表示装置。   Each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit, and an output of the voltage driving circuit can be disconnected from the plurality of cathode electrodes by a changeover switch. The display device according to claim 5. 少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた定電流を出力する電流駆動回路の双方で駆動し、前記1水平期間内であって、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達した後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動することを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
At the start of one horizontal period, the plurality of cathode electrodes are driven by both a voltage driving circuit that outputs a voltage corresponding to display gradation data and a current driving circuit that outputs a constant current corresponding to the display gradation data. After the emission current from the corresponding electron source in the plurality of electron sources reaches a predetermined value within the one horizontal period, the plurality of cathode electrodes are connected only by the constant current driving circuit. A display device that is driven.
前記複数のカソード電極の各々には、前記電圧駆動回路と前記定電流駆動回路とが対になって設けられており、切り替えスイッチにより、前記電圧駆動回路の出力を前記複数のカソード電極から切断できることを特徴とする請求項7記載の表示装置。   Each of the plurality of cathode electrodes is provided with a pair of the voltage driving circuit and the constant current driving circuit, and an output of the voltage driving circuit can be disconnected from the plurality of cathode electrodes by a changeover switch. The display device according to claim 7. 少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数のカソード電極を、電圧を出力する電圧駆動回路を介して所定の期間駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、表示階調データに応じた電流を出力する定電流駆動回路を介して駆動し、かつ
前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
In a first period of two periods obtained by dividing one horizontal period, the plurality of cathode electrodes are driven for a predetermined period via a voltage driving circuit that outputs a voltage, and then the two In a later period of the period, the plurality of cathode electrodes are driven through a constant current driving circuit that outputs a current corresponding to display gradation data, and the cathode electrodes are driven by the voltage driving circuit. Display gradation data used in the voltage drive circuit is such that the emission current of the electron source when driven approaches the emission current of the electron source when the cathode electrode is driven by the constant current drive circuit. A display device comprising a conversion table for converting in advance based on an average characteristic of driving voltage versus emission current of an electron source.
少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達する迄、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、表示階調データに応じた電流を出力する定電流駆動回路を介して駆動し、かつ
前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
In the first of the two periods obtained by dividing one horizontal period, the plurality of the plurality of electron sources until the emission current from the corresponding electron source reaches a predetermined value. After driving the cathode electrode through a voltage driving circuit that outputs a voltage corresponding to display gradation data, the plurality of cathode electrodes are connected to the display gradation in the later period of the two periods. The emission current of the electron source when the cathode electrode is driven by the voltage drive circuit is driven by a constant current drive circuit that outputs a current according to data, and the cathode electrode is driven by the constant current drive circuit. Display gradation data used in the voltage driving circuit is based on an average characteristic of the driving voltage versus the emission current of the electron source so as to approach the emission current of the electron source when driven. And a conversion table for conversion in advance.
少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた電流を出力する定電流駆動回路の双方で駆動し、前記1水平期間内であって、所定の期間経過後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動し、かつ
前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
At the start of one horizontal period, the plurality of cathode electrodes are driven by both a voltage driving circuit that outputs a voltage corresponding to display gradation data and a constant current driving circuit that outputs a current corresponding to the display gradation data. The electrons when the plurality of cathode electrodes are driven only by the constant current driving circuit and the cathode electrodes are driven by the voltage driving circuit within the one horizontal period and after a predetermined period elapses. The display gradation data used in the voltage drive circuit is compared with the drive voltage of the electron source so that the emission current of the source approaches the emission current of the electron source when the cathode electrode is driven by the constant current drive circuit. A display device comprising a conversion table for converting in advance based on an average characteristic of emission current.
少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間の開始時には、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路及び前記表示階調データに応じた定電流を出力する電流駆動回路の双方で駆動し、前記1水平期間内であって、前記複数の電子源の中の対応する電子源からのエミッション電流が所定の値に達した後は、前記複数のカソード電極を、前記定電流駆動回路のみで駆動し、かつ
前記カソード電極を前記電圧駆動回路により駆動した時の前記電子源のエミッション電流が、前記カソード電極を前記定電流駆動回路により駆動した時の前記電子源のエミッション電流により近づく様、前記電圧駆動回路に使われる表示階調データを、前記電子源の駆動電圧対エミッション電流の平均的な特性に基づき、予め変換する変換テーブルを備えたことを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
At the start of one horizontal period, the plurality of cathode electrodes are driven by both a voltage driving circuit that outputs a voltage corresponding to display gradation data and a current driving circuit that outputs a constant current corresponding to the display gradation data. After the emission current from the corresponding electron source in the plurality of electron sources reaches a predetermined value within the one horizontal period, the plurality of cathode electrodes are connected only by the constant current driving circuit. Driving and the emission current of the electron source when the cathode electrode is driven by the voltage driving circuit approaches the emission current of the electron source when the cathode electrode is driven by the constant current driving circuit, A conversion table for converting display gradation data used in the voltage driving circuit in advance based on an average characteristic of the driving voltage of the electron source versus the emission current is provided. A display device.
前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする請求項1記載の表示装置。   In the first period of the two periods, the gate driving signal for selecting a corresponding gate electrode of the plurality of gate electrodes is in response to a driving voltage for driving the plurality of cathode electrodes. The display device according to claim 1, wherein the display device starts after a predetermined period of time. 前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする請求項3記載の表示装置。   In the first period of the two periods, the gate driving signal for selecting a corresponding gate electrode of the plurality of gate electrodes is in response to a driving voltage for driving the plurality of cathode electrodes. The display device according to claim 3, wherein the display device starts after a predetermined period of time. 前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする請求項5記載の表示装置。   In the first period of the two periods, the gate driving signal for selecting a corresponding gate electrode of the plurality of gate electrodes is in response to a driving voltage for driving the plurality of cathode electrodes. The display device according to claim 5, wherein the display device starts after a predetermined period of time. 前記2つの期間の内の始めの方の期間において、前記複数のゲート電極の内の該当するゲート電極を選択するための前記ゲート駆動信号が、前記複数のカソード電極を駆動する駆動電圧に対し、所定の期間遅れて開始することを特徴とする請求項7記載の表示装置。   In the first period of the two periods, the gate driving signal for selecting a corresponding gate electrode of the plurality of gate electrodes is in response to a driving voltage for driving the plurality of cathode electrodes. The display device according to claim 7, wherein the display device starts after a predetermined period of time. 少なくとも一部に透光部を備えた真空外囲器と、
第1の方向に延在する複数のカソード電極と、
前記第1の方向と交差する第2の方向に延在し、前記複数のカソード電極から離間されて該複数のカソード電極に対向するよう配設され、前記複数のカソード電極との交差点の各々に開口部を備えた複数のゲート電極と、
前記開口部の各々に対向するように、前記複数のカソード電極上に配設された複数の電子源と、
前記複数の電子源からの電子によって照射される蛍光体を備えたアノード電極とを備え、
前記複数のゲート電極には、該複数のゲート電極を順次選択するためのゲート駆動信号が供給され、
該複数のゲート電極が順次選択されるのに対応させて、前記複数のカソード電極のそれぞれを、表示階調データに対応した信号で駆動する表示装置において、
1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、前記複数のカソード電極を、表示階調データに応じた電圧を出力する電圧駆動回路を介して所定の期間駆動した後、前記2つの期間の内の後の方の期間においては、前記複数のカソード電極を、前記表示階調データに応じた電流を出力する定電流駆動回路を介して駆動し、
前記2つの期間の内の始めの方の期間において前記複数のカソード電極を前記電圧駆動回路を介して駆動したときの表示階調データと、前記2つの期間の内の後の方の期間において前記複数のカソード電極を前記表示階調データに応じて前記定電流駆動回路を介して駆動したときの該複数のカソード電極の電圧を測定して得たサンプル値を表示階調データに換算した値との差をデータ補正値として算出したものを記憶する補正メモリを備え、
次のフレームにおいて、前記1水平期間に対応する1水平期間を分けて得られた2つの期間の内の始めの方の期間においては、供給される表示階調データを上記データ補正値で補正したものを表示階調データとして使って、前記複数のカソード電極を前記電圧駆動回路を介して駆動することを特徴とする表示装置。
A vacuum envelope provided with a translucent part at least in part;
A plurality of cathode electrodes extending in a first direction;
Extending in a second direction intersecting with the first direction, spaced from the plurality of cathode electrodes and arranged to face the plurality of cathode electrodes, at each of the intersections with the plurality of cathode electrodes A plurality of gate electrodes with openings;
A plurality of electron sources disposed on the plurality of cathode electrodes so as to face each of the openings;
An anode electrode including a phosphor irradiated with electrons from the plurality of electron sources,
A gate drive signal for sequentially selecting the plurality of gate electrodes is supplied to the plurality of gate electrodes,
In a display device that drives each of the plurality of cathode electrodes with a signal corresponding to display gradation data in correspondence with the plurality of gate electrodes being sequentially selected,
In the first period of two periods obtained by dividing one horizontal period, the plurality of cathode electrodes are connected to a predetermined period via a voltage driving circuit that outputs a voltage corresponding to display gradation data. After driving, in the latter period of the two periods, the plurality of cathode electrodes are driven via a constant current driving circuit that outputs a current corresponding to the display gradation data,
Display gradation data when the plurality of cathode electrodes are driven via the voltage driving circuit in the first period of the two periods, and the latter in the latter period. A value obtained by converting sample values obtained by measuring voltages of the plurality of cathode electrodes when the plurality of cathode electrodes are driven through the constant current driving circuit according to the display gradation data into display gradation data; A correction memory for storing the difference calculated as a data correction value,
In the next frame, in the first of the two periods obtained by dividing one horizontal period corresponding to the one horizontal period, the supplied display gradation data is corrected with the data correction value. A display device characterized in that the plurality of cathode electrodes are driven through the voltage drive circuit using a display gradation data.
前記データ補正値は、前記複数の電子源の各々に対し算出され、前記補正メモリは、前記複数の電子源の数に対応した数のアドレスを備えることを特徴とする請求項17記載の表示装置。   18. The display device according to claim 17, wherein the data correction value is calculated for each of the plurality of electron sources, and the correction memory includes a number of addresses corresponding to the number of the plurality of electron sources. . 前記データ補正値が、前記複数の電子源の各々の、前記表示階調データが表現する階調レベルの少なくとも一部に対して算出されて、前記補正メモリに記憶されることを特徴とする請求項17記載の表示装置。   The data correction value is calculated for at least a part of the gradation level represented by the display gradation data of each of the plurality of electron sources, and stored in the correction memory. Item 18. A display device according to Item 17. 前記電圧駆動回路及び前記定電流駆動回路は、前記複数のカソード電極の各々の一方の端部近傍に配設されていることを特徴とする請求項1,3,5,7,9,10,11,12及び17の内の何れ1項に記載の表示装置。   The voltage driving circuit and the constant current driving circuit are disposed in the vicinity of one end of each of the plurality of cathode electrodes. The display device according to any one of 11, 12, and 17. 前記電圧駆動回路は、前記複数のカソード電極の各々の一方の端部近傍に配設され、前記定電流回路は前記複数のカソード電極の各々の他方の端部近傍に配設されていることを特徴とする請求項1,3,5,7,9,10,11,12及び17の内の何れか1項に記載の表示装置。   The voltage driving circuit is disposed in the vicinity of one end of each of the plurality of cathode electrodes, and the constant current circuit is disposed in the vicinity of the other end of each of the plurality of cathode electrodes. The display device according to any one of claims 1, 3, 5, 7, 9, 10, 11, 12, and 17. 前記複数の電子源は、カーボンナノチューブから構成されていることを特徴とする請求項1,3,5,7,9,10,11,12及び17の内の何れか1項に記載の表示装置。   The display device according to any one of claims 1, 3, 5, 7, 9, 10, 11, 12, and 17, wherein the plurality of electron sources are composed of carbon nanotubes. . 前記複数の電子源は、コーン状のスピント型電界放出カソードから構成されていることを特徴とする請求項1,3,5,7,9,10,11,12及び17の内の何れか1項に記載の表示装置。   18. The electron source according to any one of claims 1, 3, 5, 7, 9, 10, 11, 12, and 17, wherein the plurality of electron sources are constituted by cone-shaped Spindt-type field emission cathodes. The display device according to item.
JP2005260857A 2005-09-08 2005-09-08 Display device Pending JP2007072288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260857A JP2007072288A (en) 2005-09-08 2005-09-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260857A JP2007072288A (en) 2005-09-08 2005-09-08 Display device

Publications (1)

Publication Number Publication Date
JP2007072288A true JP2007072288A (en) 2007-03-22

Family

ID=37933764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260857A Pending JP2007072288A (en) 2005-09-08 2005-09-08 Display device

Country Status (1)

Country Link
JP (1) JP2007072288A (en)

Similar Documents

Publication Publication Date Title
JP4804711B2 (en) Image display device
CN111354313B (en) Organic light emitting display device and pixel sensing method thereof
WO2001026085A1 (en) Method of driving display panel, and display panel luminance correction device and display panel driving device
US6329759B1 (en) Field emission image display
JP2000310969A (en) Picture display device and its driving method
KR100559266B1 (en) Display device
US20050280612A1 (en) Matrix type display unit and method of driving the same
US20050099367A1 (en) Electron emission device and driving method thereof
JP4560445B2 (en) Display device and driving method
US6369783B1 (en) Cell Driving apparatus of a field emission display
US20060066523A1 (en) Display device and display method
KR20060104222A (en) Driving device for electron emission display device and the method thereof
US7307606B1 (en) Image forming apparatus
US11514864B2 (en) Display device and driving method thereof
JP2007072288A (en) Display device
JP2000214820A (en) Image displaying method and drive circuit for display device
JP2005257791A (en) Image display apparatus and driving method for same
JP2011158804A (en) Image display apparatus and method of controlling the same
KR20060104223A (en) Driving device for electron emission device and the method thereof
JP2012073362A (en) Display device and control method thereof
JP2009258223A (en) Image display device
JP3507356B2 (en) Column wiring drive circuit and image display device
JP2008129083A (en) Image display device
JP4838431B2 (en) Image display device
JP2001092406A (en) Display driving device