JP2007067253A - Film forming apparatus and method of manufacturing semiconductor device - Google Patents

Film forming apparatus and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2007067253A
JP2007067253A JP2005253118A JP2005253118A JP2007067253A JP 2007067253 A JP2007067253 A JP 2007067253A JP 2005253118 A JP2005253118 A JP 2005253118A JP 2005253118 A JP2005253118 A JP 2005253118A JP 2007067253 A JP2007067253 A JP 2007067253A
Authority
JP
Japan
Prior art keywords
film
chamber
sputtering
target
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005253118A
Other languages
Japanese (ja)
Inventor
Toshio Nukui
利男 貫井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005253118A priority Critical patent/JP2007067253A/en
Publication of JP2007067253A publication Critical patent/JP2007067253A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To enable to highly accurately execute composition control of a multiple system film while suppressing temperature rise in film forming. <P>SOLUTION: A deposition source 7 is heated with a heater 6 while performing vacuation of the inside of a chamber 1 to perform film forming processing of a semiconductor wafer W by evaporation. At the same time, a sputter gas G1 and a reaction gas G2 are supplied to the chamber 1, and a high-frequency voltage is applied to a target 2. In this way, plasma PZ is generated into the chamber 1, and film forming processing of the semiconductor wafer W is performed by sputtering while performing film forming processing of the wafer W by evaporation. Thus, the multiple system film is formed on the semiconductor wafer W. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は成膜装置および半導体装置の製造方法に関し、特に、多元系膜の成膜方法に適用して好適なものである。   The present invention relates to a film forming apparatus and a method for manufacturing a semiconductor device, and is particularly suitable for application to a method for forming a multi-element film.

従来の半導体装置では、金属膜や絶縁膜などの薄膜を半導体ウェハ上に形成するために、スパッタや蒸着などの方法が用いられている。
また、例えば、特許文献1には、原子層蒸着法にて膜密度が高くて優秀な化学量論的な薄膜を得られるようにするために、基板がローディングされたチャンバに第1反応物を注入して基板上に第1反応物を化学吸着させ、チャンバをパージしたりポンピングしたりして、化学吸着された第1反応物上に物理吸着された第1反応物を取り除き、チャンバに第1反応物を再び注入して基板上に第1反応物を稠密するように化学吸着させる方法が開示されている。
特開2000−54134号公報
In a conventional semiconductor device, a method such as sputtering or vapor deposition is used to form a thin film such as a metal film or an insulating film on a semiconductor wafer.
For example, in Patent Document 1, in order to obtain an excellent stoichiometric thin film having a high film density by atomic layer deposition, a first reactant is introduced into a chamber loaded with a substrate. The first reactant is chemisorbed onto the substrate and purged or pumped into the chamber to remove the first reactant physically adsorbed on the chemisorbed first reactant and into the chamber. A method is disclosed in which one reactant is injected again and the first reactant is chemisorbed onto the substrate so as to be dense.
JP 2000-54134 A

しかしながら、スパッタにて多元系膜を半導体ウェハ上に形成する方法では、スパッタ収量が元素ごとに異なるため、多元系膜の組成制御ができないという問題があった。例えば、不揮発性メモリの水素バリア膜や酸素バリア膜に用いられるTi−Al−N系膜を例に取ると、スパッタ収量がTiとAlで異なるため、Ti−Al−N系膜の組成制御ができない。また、TiとAlでは融点が大幅に異なるため均一な組成の合金ターゲットを得ることができない。この結果、スパッタではTi−Al−N系膜の組成を最適化することができないため、Ti−Al−N系膜の水素バリア性や酸素バリア性が劣化するという問題があった。   However, the method of forming a multi-element film on a semiconductor wafer by sputtering has a problem in that the composition of the multi-element film cannot be controlled because the sputter yield varies from element to element. For example, in the case of a Ti—Al—N-based film used for a hydrogen barrier film or an oxygen barrier film of a nonvolatile memory, the sputter yield differs between Ti and Al, so the composition control of the Ti—Al—N-based film can be controlled. Can not. In addition, since Ti and Al have significantly different melting points, an alloy target having a uniform composition cannot be obtained. As a result, since the composition of the Ti—Al—N film cannot be optimized by sputtering, there is a problem that the hydrogen barrier property and the oxygen barrier property of the Ti—Al—N film deteriorate.

一方、蒸着にて多元系膜を半導体ウェハ上に形成する方法では、高融点金属を成膜するためには高温が必要となり、成膜に高エネルギーが要求される。さらに、高温の物質が半導体ウェハの表面に付着することから、素子や下地材の耐熱性によって適用することができないという問題があった。
そこで、本発明の目的は、成膜時の温度上昇を抑制しつつ、多元系膜の組成制御を精度よく行うことが可能な成膜装置および半導体装置の製造方法を提供することである。
On the other hand, in the method of forming a multi-element film on a semiconductor wafer by vapor deposition, high temperature is required to form a refractory metal, and high energy is required for film formation. Furthermore, since a high temperature substance adheres to the surface of the semiconductor wafer, there is a problem that it cannot be applied due to the heat resistance of the element and the base material.
Accordingly, an object of the present invention is to provide a film forming apparatus and a semiconductor device manufacturing method capable of accurately controlling the composition of a multi-component film while suppressing a temperature rise during film formation.

上述した課題を解決するために、本発明の一態様に係る成膜装置によれば、成膜対象を大気から隔離するチャンバと、前記チャンバ内に載置された成膜対象の成膜処理を蒸着にて行う蒸着手段と、前記蒸着手段による成膜処理中に前記成膜対象の成膜処理をスパッタにて行うスパッタ手段とを備えることを特徴とする。
これにより、蒸着条件およびスパッタ条件をそれぞれ個別に制御することで多元系膜の組成比を変化させることが可能となるとともに、多元系膜に高融点物質が含まれている場合においても、高融点物質を蒸発させるための高温に加熱する必要がなくなる。このため、成膜時の温度上昇を抑制しつつ、多元系膜の組成制御を精度よく行うことが可能となり、多元系膜の組成を最適化することができる。
In order to solve the above-described problem, according to a film formation apparatus according to one embodiment of the present invention, a chamber for isolating a film formation target from the atmosphere, and a film formation process for the film formation target placed in the chamber are performed. Vapor deposition means for performing vapor deposition, and sputtering means for performing film formation processing of the film formation target by sputtering during film formation processing by the vapor deposition means.
This makes it possible to change the composition ratio of the multi-component film by individually controlling the deposition conditions and the sputtering conditions, and has a high melting point even when the multi-component film contains a high melting point material. There is no need to heat to a high temperature to evaporate the material. For this reason, it is possible to accurately control the composition of the multi-component film while suppressing the temperature rise during the film formation, and the composition of the multi-component film can be optimized.

また、本発明の一態様に係る成膜装置によれば、成膜対象を大気から隔離するチャンバと、前記チャンバ内の真空引きを行う排気手段と、前記チャンバ内に蒸着源を保持する保持手段と、前記蒸着源の加熱を行うことにより前記蒸着源を蒸発させる加熱手段と、前記チャンバ内に設置されたターゲットと、前記チャンバ内にガスを供給する供給手段と、前記ガスを放電させることにより前記ターゲットをスパッタするスパッタ手段とを備えることを特徴とする。   In addition, according to the film forming apparatus of one embodiment of the present invention, a chamber for isolating a film formation target from the atmosphere, an exhaust unit for evacuating the chamber, and a holding unit for holding a vapor deposition source in the chamber Heating means for evaporating the vapor deposition source by heating the vapor deposition source, a target installed in the chamber, a supply means for supplying gas into the chamber, and discharging the gas Sputtering means for sputtering the target.

これにより、同一のチャンバ内で蒸着とスパッタを同時に行うことが可能となり、蒸着条件およびスパッタ条件をそれぞれ個別に制御することで多元系膜の組成比を変化させることができる。このため、スパッタ収量が元素ごとに異なる場合においても、多元系膜の組成制御を精度よく行うことが可能となり、多元系膜の組成を最適化することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、蒸着源およびターゲットが設置されたチャンバ内に半導体ウェハを載置する工程と、前記蒸着源を加熱することにより、前記半導体ウェハの成膜処理を蒸着にて行う工程と、前記蒸着による成膜処理中に前記ターゲットのスパッタを行うことにより、成膜対象の成膜処理をスパッタにて行う工程とを備えることを特徴とする。
Thereby, it becomes possible to perform vapor deposition and sputtering simultaneously in the same chamber, and the composition ratio of the multi-component film can be changed by individually controlling the vapor deposition conditions and the sputtering conditions. For this reason, even when the sputter yield varies from element to element, the composition control of the multi-element film can be performed with high accuracy, and the composition of the multi-element film can be optimized.
In addition, according to the method for manufacturing a semiconductor device according to one aspect of the present invention, a step of placing a semiconductor wafer in a chamber in which a deposition source and a target are installed, and heating the deposition source, the semiconductor wafer And a step of performing a film forming process of a film formation target by sputtering by performing sputtering of the target during the film forming process by vapor deposition. .

これにより、同一のチャンバ内で蒸着とスパッタを同時に行うことが可能となり、蒸着条件およびスパッタ条件をそれぞれ個別に制御することで多元系膜の組成比を変化させることができる。このため、スパッタ収量が元素ごとに異なる場合においても、多元系膜の組成制御を精度よく行うことが可能となり、多元系膜の組成を最適化することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体ウェハに素子分離絶縁膜を形成する工程と、前記素子分離絶縁膜にて素子分離されたアクティブ領域に電界効果型トランジスタを形成する工程と、前記電界効果型トランジスタ上に第1層間絶縁膜を形成する工程と、前記層間絶縁膜上に下部電極を形成する工程と、前記下部電極上に強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極を形成する工程と、前記上部電極上に第2層間絶縁膜を形成する工程と、蒸着およびスパッタを併用することにより、水素バリア性または酸素バリア性を持つ多元系膜を第2層間絶縁膜上に形成する工程とを備えることを特徴とする。
Thereby, it becomes possible to perform vapor deposition and sputtering simultaneously in the same chamber, and the composition ratio of the multi-component film can be changed by individually controlling the vapor deposition conditions and the sputtering conditions. For this reason, even when the sputter yield varies from element to element, the composition control of the multi-element film can be performed with high accuracy, and the composition of the multi-element film can be optimized.
According to the method for manufacturing a semiconductor device of one embodiment of the present invention, a step of forming an element isolation insulating film on the semiconductor wafer, and a field effect transistor in an active region isolated by the element isolation insulating film Forming a first interlayer insulating film on the field effect transistor, forming a lower electrode on the interlayer insulating film, and forming a ferroelectric film on the lower electrode A hydrogen barrier property or an oxygen barrier property by combining a step, a step of forming an upper electrode on the ferroelectric film, a step of forming a second interlayer insulating film on the upper electrode, and vapor deposition and sputtering. And a step of forming a multi-element film having a thickness on the second interlayer insulating film.

これにより、同一のチャンバ内で蒸着とスパッタを同時に行うことが可能となり、蒸着条件およびスパッタ条件をそれぞれ個別に制御することで水素バリア性または酸素バリア性を持つ多元系膜の組成比を変化させることができる。このため、スパッタ収量が元素ごとに異なる場合においても、水素バリア性または酸素バリア性を持つ多元系膜の組成制御を精度よく行うことが可能となり、強誘電体膜を用いた不揮発性メモリの水素バリア性または酸素バリア性を確保することができる。   This makes it possible to perform vapor deposition and sputtering simultaneously in the same chamber, and change the composition ratio of the multi-component film having hydrogen barrier properties or oxygen barrier properties by individually controlling the vapor deposition conditions and the sputtering conditions. be able to. For this reason, even when the sputter yield varies from element to element, it is possible to accurately control the composition of a multi-element film having hydrogen barrier properties or oxygen barrier properties, and hydrogen in a nonvolatile memory using a ferroelectric film can be obtained. A barrier property or an oxygen barrier property can be secured.

以下、本発明の実施形態に係る成膜装置および半導体装置の製造方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係る成膜装置の概略構成を示す断面図である。
図1において、チャンバ1には、チャンバ1内を排気する排気管11が設けられるとともに、スパッタガスG1および反応ガスG2をチャンバ1内にそれぞれ供給する供給管12、13が設けられている。また、チャンバ1内には、半導体ウェハWを保持する静電チャック4が設けられている。また、チャンバ1内には、蒸着源7が入れられた坩堝5が設置されるとともに、蒸着源7を加熱するヒータ6が設けられている。さらに、チャンバ1内には、スパッタ用のターゲット2が配置されるとともに、ターゲット2には高周波電圧を印加する高周波電源3が接続されている。
Hereinafter, a film forming apparatus and a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a schematic configuration of a film forming apparatus according to an embodiment of the present invention.
In FIG. 1, the chamber 1 is provided with an exhaust pipe 11 that exhausts the inside of the chamber 1, and supply pipes 12 and 13 that supply the sputtering gas G <b> 1 and the reaction gas G <b> 2 into the chamber 1, respectively. An electrostatic chuck 4 that holds the semiconductor wafer W is provided in the chamber 1. In the chamber 1, a crucible 5 in which a vapor deposition source 7 is placed is installed, and a heater 6 for heating the vapor deposition source 7 is provided. Further, a sputtering target 2 is disposed in the chamber 1, and a high frequency power source 3 for applying a high frequency voltage is connected to the target 2.

そして、半導体ウェハW上に多元系膜を成膜する場合、半導体ウェハWをチャンバ1に搬入し、静電チャック4を介して半導体ウェハWをチャンバ1内に固定する。そして、チャンバ1内の真空引きを行いながら、ヒータ6にて蒸着源7を加熱し、半導体ウェハWの成膜処理を蒸着にて行う。さらに、スパッタガスG1および反応ガスG2をチャンバ1内にそれぞれ供給する。なお、スパッタガスG1としては、例えば、アルゴンガスを用いることができる。そして、ターゲット2に高周波電圧を印加することにより、チャンバ1内にプラズマPZを発生させ、半導体ウェハWの成膜処理を蒸着にて行いながら、半導体ウェハWの成膜処理をスパッタにて行うことにより、半導体ウェハW上に多元系膜を成膜する。   When a multi-element film is formed on the semiconductor wafer W, the semiconductor wafer W is carried into the chamber 1 and the semiconductor wafer W is fixed in the chamber 1 via the electrostatic chuck 4. Then, while evacuating the chamber 1, the vapor deposition source 7 is heated by the heater 6, and the film forming process of the semiconductor wafer W is performed by vapor deposition. Further, a sputtering gas G1 and a reactive gas G2 are supplied into the chamber 1, respectively. For example, argon gas can be used as the sputtering gas G1. Then, a plasma PZ is generated in the chamber 1 by applying a high-frequency voltage to the target 2, and the semiconductor wafer W film forming process is performed by sputtering while the semiconductor wafer W film forming process is performed by vapor deposition. Thus, a multi-element film is formed on the semiconductor wafer W.

これにより、蒸着源7の加熱温度、ターゲット2への印加電力および反応ガスG2の流量をそれぞれ個別に制御することで多元系膜の組成比を変化させることが可能となるとともに、多元系膜に高融点物質が含まれている場合においても、高融点物質を蒸発させるための高温に加熱する必要がなくなる。このため、成膜時の温度上昇を抑制しつつ、多元系膜の組成制御を精度よく行うことが可能となり、組成が最適化された多元系膜を半導体ウェハW上に成膜することができる。   This makes it possible to change the composition ratio of the multi-component film by individually controlling the heating temperature of the vapor deposition source 7, the power applied to the target 2, and the flow rate of the reaction gas G2, and the multi-component film Even when a high melting point substance is contained, it is not necessary to heat to a high temperature for evaporating the high melting point substance. Therefore, it is possible to accurately control the composition of the multi-component film while suppressing the temperature rise during the film formation, and the multi-component film having the optimized composition can be formed on the semiconductor wafer W. .

例えば、蒸着源7としてAl、ターゲット2としてTi、反応ガスG2としてN2を用いることにより、TiとAlとNとの組成比を任意に制御しつつ、半導体ウェハW上にTi−Al−N膜を成膜することができ、水素バリア膜または酸素バリア膜としてTi−Al−N系膜を用いることができる。具体的には、x、yを任意に設定することを可能としつつ、Tixy−TiAl−AlN膜を成膜することができる。 For example, by using Al as the vapor deposition source 7, Ti as the target 2, and N 2 as the reaction gas G 2 , Ti—Al—N is formed on the semiconductor wafer W while arbitrarily controlling the composition ratio of Ti, Al, and N. A film can be formed, and a Ti—Al—N-based film can be used as the hydrogen barrier film or the oxygen barrier film. Specifically, a Ti x N y —TiAl—AlN film can be formed while x and y can be arbitrarily set.

また、蒸着源7としてB、ターゲット2としてW、反応ガスG2としてN2を用いることにより、BとWとNとの組成比を任意に制御しつつ、半導体ウェハW上にBN−WN系膜を成膜することができ、タングステンプラブのバリア膜としてBN−WN膜を用いることができる。
さらに、蒸着源7としてSi、ターゲット2としてTa、反応ガスG2としてN2を用いることにより、TaとSiとNとの組成比を任意に制御しつつ、半導体ウェハW上にTa−Si−N系膜を成膜することができ、ゲート電極としてTa−Si−N系膜を用いることができる。
Further, by using B as the vapor deposition source 7, W as the target 2, and N 2 as the reaction gas G2, the BN—WN film is formed on the semiconductor wafer W while arbitrarily controlling the composition ratio of B, W, and N. And a BN-WN film can be used as the barrier film of the tungsten plug.
Further, by using Si as the vapor deposition source 7, Ta as the target 2, and N 2 as the reaction gas G2, the composition ratio of Ta, Si, and N is arbitrarily controlled, and Ta—Si—N is formed on the semiconductor wafer W. A system film can be formed, and a Ta—Si—N system film can be used as the gate electrode.

また、反応ガスG2としてN2+O2やN2Oなどを用いることにより、酸窒化膜を成膜することもできる。
なお、蒸着と併用するスパッタ方法としては、高周波スパッタの他、直流スパッタ、マグネトロンスパッタ、バイアススパッタなどを用いるようにしてもよい。ここで、装置構成としては、半導体ウェハWとターゲット2との位置関係は平行平板型でサイドスパッタ方式が好ましい。これにより、パーティクルの発生を抑制することが可能となるとともに、成膜効率を向上させることができる。
Further, an oxynitride film can be formed by using N 2 + O 2 or N 2 O as the reactive gas G2.
As a sputtering method used in combination with vapor deposition, DC sputtering, magnetron sputtering, bias sputtering, or the like may be used in addition to high-frequency sputtering. Here, as a device configuration, the positional relationship between the semiconductor wafer W and the target 2 is a parallel plate type, and a side sputtering method is preferable. Thereby, the generation of particles can be suppressed, and the film formation efficiency can be improved.

図2は、本発明の一実施形態に係る不揮発性半導体記憶装置の概略構成を示す断面図である。
図2において、半導体基板101には素子分離絶縁膜102が形成されている。そして、素子分離絶縁膜102にて素子分離されたアクティブ領域には、ゲート絶縁膜103を介してゲート電極104が形成されるとともに、ゲート電極104を挟み込むように配置されたソース層105aおよびドレイン層105bが半導体基板101に形成されている。
FIG. 2 is a cross-sectional view showing a schematic configuration of the nonvolatile semiconductor memory device according to the embodiment of the present invention.
In FIG. 2, an element isolation insulating film 102 is formed on a semiconductor substrate 101. A gate electrode 104 is formed in the active region isolated by the element isolation insulating film 102 via the gate insulating film 103, and a source layer 105a and a drain layer arranged so as to sandwich the gate electrode 104 therebetween. 105 b is formed on the semiconductor substrate 101.

そして、ゲート電極104上には層間絶縁膜106が形成され、層間絶縁膜106上には、強誘電体膜108の上下が上部電極109および下部電極107にて挟み込まれたキャパシタが形成されている。さらに、上部電極109上には層間絶縁膜110を介してバリア膜111が形成され、バリア膜111上には層間絶縁膜112が形成されている。そして、層間絶縁膜106、112にはドレイン層105bを露出させる開口部P1が形成されるとともに、層間絶縁膜110、112および強誘電体膜108には上部電極109の一端および他端をそれぞれ露出させる開口部P2、P3が形成されている。   An interlayer insulating film 106 is formed on the gate electrode 104, and a capacitor in which the upper and lower sides of the ferroelectric film 108 are sandwiched between the upper electrode 109 and the lower electrode 107 is formed on the interlayer insulating film 106. . Further, a barrier film 111 is formed on the upper electrode 109 via an interlayer insulating film 110, and an interlayer insulating film 112 is formed on the barrier film 111. An opening P1 exposing the drain layer 105b is formed in the interlayer insulating films 106 and 112, and one end and the other end of the upper electrode 109 are exposed in the interlayer insulating films 110 and 112 and the ferroelectric film 108, respectively. Opening portions P2 and P3 are formed.

さらに、層間絶縁膜112上には配線層H1、H2が形成され、配線層H1は開口部P1を介してドレイン層105bに接続されるとともに、開口部P2を介して上部電極109の一端に接続されている。また、配線層H2は開口部P3を介して上部電極109の他端に接続されている。そして、配線層H1、H2上には層間絶縁膜113が形成され、層間絶縁膜113上にはバリア膜114が形成されている。   Further, wiring layers H1 and H2 are formed on the interlayer insulating film 112. The wiring layer H1 is connected to the drain layer 105b through the opening P1 and is connected to one end of the upper electrode 109 through the opening P2. Has been. The wiring layer H2 is connected to the other end of the upper electrode 109 through the opening P3. An interlayer insulating film 113 is formed on the wiring layers H 1 and H 2, and a barrier film 114 is formed on the interlayer insulating film 113.

ここで、バリア膜111、114としてはTi−Al−N系膜を用いることができ、水素バリア性または酸素バリア性をバリア膜111、114に持たせることができる。また、バリア膜111、114を形成する場合、蒸着条件およびスパッタ条件をそれぞれ個別に制御しながら同一のチャンバ内で蒸着とスパッタを同時に行うことにより、Ti−Al−N系膜の組成比を任意に変化させることができる。このため、スパッタ収量がTiとAlで異なる場合においても、Ti−Al−N系膜の組成制御を精度よく行うことが可能となり、強誘電体膜108を用いた不揮発性メモリの水素バリア性または酸素バリア性を確保することができる。   Here, as the barrier films 111 and 114, Ti—Al—N-based films can be used, and the barrier films 111 and 114 can have a hydrogen barrier property or an oxygen barrier property. Further, when forming the barrier films 111 and 114, the composition ratio of the Ti-Al-N-based film can be arbitrarily determined by simultaneously performing deposition and sputtering in the same chamber while individually controlling the deposition conditions and the sputtering conditions. Can be changed. For this reason, even when the sputtering yield is different between Ti and Al, the composition control of the Ti—Al—N film can be performed with high accuracy, and the hydrogen barrier property of the nonvolatile memory using the ferroelectric film 108 or Oxygen barrier properties can be ensured.

本発明の一実施形態に係る成膜装置の概略構成を示す断面図。1 is a cross-sectional view showing a schematic configuration of a film forming apparatus according to an embodiment of the present invention. 本発明の一実施形態に係る不揮発性半導体記憶装置の構成を示す断面図。1 is a cross-sectional view illustrating a configuration of a nonvolatile semiconductor memory device according to an embodiment of the present invention.

符号の説明Explanation of symbols

1 チャンバ、2 ターゲット、3 高周波電源、4 静電チャック、5 坩堝、6 ヒータ、7 蒸着源、11 排気管、12、13 供給管、W 半導体ウェハ、101 半導体基板、102 素子分離絶縁膜、103 ゲート絶縁膜、104 ゲート電極、105a ソース層、105b ドレイン層、106、110、112、113 層間絶縁膜、107 下部電極、108 強誘電体膜、109 上部電極、111、114 バリア膜、H1、H2 配線層、P1、P2、P3 開口部   1 chamber, 2 target, 3 high frequency power supply, 4 electrostatic chuck, 5 crucible, 6 heater, 7 evaporation source, 11 exhaust pipe, 12, 13 supply pipe, W semiconductor wafer, 101 semiconductor substrate, 102 element isolation insulating film, 103 Gate insulating film, 104 gate electrode, 105a source layer, 105b drain layer, 106, 110, 112, 113 interlayer insulating film, 107 lower electrode, 108 ferroelectric film, 109 upper electrode, 111, 114 barrier film, H1, H2 Wiring layer, P1, P2, P3 opening

Claims (4)

成膜対象を大気から隔離するチャンバと、
前記チャンバ内に載置された成膜対象の成膜処理を蒸着にて行う蒸着手段と、
前記蒸着手段による成膜処理中に前記成膜対象の成膜処理をスパッタにて行うスパッタ手段とを備えることを特徴とする成膜装置。
A chamber for isolating the deposition target from the atmosphere;
Vapor deposition means for performing a film formation process of a film formation target placed in the chamber by vapor deposition;
A film forming apparatus comprising: sputtering means for performing film forming processing of the film forming target by sputtering during film forming processing by the vapor deposition means.
成膜対象を大気から隔離するチャンバと、
前記チャンバ内の真空引きを行う排気手段と、
前記チャンバ内に蒸着源を保持する保持手段と、
前記蒸着源の加熱を行うことにより前記蒸着源を蒸発させる加熱手段と、
前記チャンバ内に設置されたターゲットと、
前記チャンバ内にガスを供給する供給手段と、
前記ガスを放電させることにより前記ターゲットをスパッタするスパッタ手段とを備えることを特徴とする成膜装置。
A chamber for isolating the deposition target from the atmosphere;
Exhaust means for evacuating the chamber;
Holding means for holding a vapor deposition source in the chamber;
Heating means for evaporating the deposition source by heating the deposition source;
A target installed in the chamber;
Supply means for supplying gas into the chamber;
A film forming apparatus comprising: sputtering means for sputtering the target by discharging the gas.
蒸着源およびターゲットが設置されたチャンバ内に半導体ウェハを載置する工程と、
前記蒸着源を加熱することにより、前記半導体ウェハの成膜処理を蒸着にて行う工程と、
前記蒸着による成膜処理中に前記ターゲットのスパッタを行うことにより、成膜対象の成膜処理をスパッタにて行う工程とを備えることを特徴とする半導体装置の製造方法。
Placing a semiconductor wafer in a chamber in which a deposition source and a target are installed;
Heating the vapor deposition source to perform deposition of the semiconductor wafer by vapor deposition;
A method of manufacturing a semiconductor device, comprising: performing sputtering on the target during film formation by vapor deposition to perform film formation on the target of film formation by sputtering.
前記半導体ウェハに素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜にて素子分離されたアクティブ領域に電界効果型トランジスタを形成する工程と、
前記電界効果型トランジスタ上に第1層間絶縁膜を形成する工程と、
前記層間絶縁膜上に下部電極を形成する工程と、
前記下部電極上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極を形成する工程と、
前記上部電極上に第2層間絶縁膜を形成する工程と、
蒸着およびスパッタを併用することにより、水素バリア性または酸素バリア性を持つ多元系膜を第2層間絶縁膜上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
Forming an element isolation insulating film on the semiconductor wafer;
Forming a field effect transistor in an active region isolated by the element isolation insulating film;
Forming a first interlayer insulating film on the field effect transistor;
Forming a lower electrode on the interlayer insulating film;
Forming a ferroelectric film on the lower electrode;
Forming an upper electrode on the ferroelectric film;
Forming a second interlayer insulating film on the upper electrode;
And a step of forming a multi-element film having a hydrogen barrier property or an oxygen barrier property on the second interlayer insulating film by using vapor deposition and sputtering together.
JP2005253118A 2005-09-01 2005-09-01 Film forming apparatus and method of manufacturing semiconductor device Withdrawn JP2007067253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005253118A JP2007067253A (en) 2005-09-01 2005-09-01 Film forming apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005253118A JP2007067253A (en) 2005-09-01 2005-09-01 Film forming apparatus and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2007067253A true JP2007067253A (en) 2007-03-15

Family

ID=37929074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005253118A Withdrawn JP2007067253A (en) 2005-09-01 2005-09-01 Film forming apparatus and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2007067253A (en)

Similar Documents

Publication Publication Date Title
JP6222880B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, semiconductor device, and program
US8110491B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5207615B2 (en) Film forming method and substrate processing apparatus
US10043670B2 (en) Systems and methods for low resistivity physical vapor deposition of a tungsten film
US10381236B2 (en) Method of processing target object
JP6336866B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, and program
TW201425638A (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
EP2200073A1 (en) Method for forming silicide and apparatus for forming the silicide
US11139175B2 (en) Method of processing target object
JP2006245089A (en) Method for forming thin film
KR20110086083A (en) Semiconductor storage element manufacturing method and sputter device
US20070251445A1 (en) Method for Depositing a Barrier Layer on a Low Dielectric Constant Material
JP2017073535A (en) Method for processing workpiece
US10553442B2 (en) Etching method
JPH11200035A (en) Sputtering-chemical vapor deposition composite device
TWI761039B (en) Method of processing substrate, substrate boat and thermal processing system
JPH088232A (en) Plasma treatment method
JP2009209434A (en) Thin film forming apparatus
JP2007080898A (en) Electrostatic chuck, thin-film manufacturing apparatus provided therewith, thin-film manufacturing method, and substrate surface treatment method
JP2008192835A (en) Film formation method, substrate processing equipment and semiconductor device
KR101941766B1 (en) Substrate processing method and recording medium
JP2007067253A (en) Film forming apparatus and method of manufacturing semiconductor device
JP2007067255A (en) Film forming apparatus and method of manufacturing semiconductor device
JP2009266967A (en) Ferroelectric film, semiconductor device having ferroelectric film, and method of manufacturing the same
JP2007221171A (en) Apparatus for forming different types of thin films

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104