JP2007067030A - Method of manufacturing wiring board - Google Patents
Method of manufacturing wiring board Download PDFInfo
- Publication number
- JP2007067030A JP2007067030A JP2005248781A JP2005248781A JP2007067030A JP 2007067030 A JP2007067030 A JP 2007067030A JP 2005248781 A JP2005248781 A JP 2005248781A JP 2005248781 A JP2005248781 A JP 2005248781A JP 2007067030 A JP2007067030 A JP 2007067030A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- substrate
- film
- hole
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、配線基板の製造方法に関するものであり、とくに、はんだバンプを有する貫通導体配線を有する配線基板を、効率よく、製造することができる方法に関する。 The present invention relates to a method for manufacturing a wiring board, and more particularly, to a method for efficiently manufacturing a wiring board having a through conductor wiring having solder bumps.
従来、半導体システムの研究開発においては、高速実装化を実現できる技術が注目されている。半導体システムの高速実装化を図る技術の一つとして、半導体回路が形成された複数の基板を重ねて、三次元方向で、接続するようにした三次元実装技術が知られている。そして、この三次元実装技術を用いて、半導体システムを作製することによって、配線設計の自由度が広がるだけでなく、従来の平面型システムLSIよりも、配線の長さを短縮することができ、高周波化対応が可能となる。 Conventionally, in research and development of semiconductor systems, a technology that can realize high-speed mounting has attracted attention. As a technique for achieving high-speed mounting of a semiconductor system, a three-dimensional mounting technique is known in which a plurality of substrates on which semiconductor circuits are formed are stacked and connected in a three-dimensional direction. And by using this three-dimensional mounting technology to produce a semiconductor system, not only the degree of freedom of wiring design is expanded, but also the length of wiring can be shortened compared to the conventional planar system LSI, High frequency response is possible.
このような貫通導体配線を有する基板を作製するには、以下の概略説明のごとく、貫通孔を形成したのち、導体基板に貼り付けてスルーマスクめっき法により行なう方法が知られている。すなわち、貫通孔を設けた基板と銅箔を準備した後、真空ラミネーターを用い接着剤で銅箔を貫通孔を設けた基板に接着する。その後、貫通孔部分の接着剤をドライエッチングで選択除去する。 In order to fabricate a substrate having such a through conductor wiring, a method is known in which through holes are formed and then attached to a conductor substrate by a through mask plating method as described below. That is, after preparing a substrate provided with a through hole and a copper foil, the copper foil is bonded to the substrate provided with the through hole with an adhesive using a vacuum laminator. Thereafter, the adhesive in the through hole portion is selectively removed by dry etching.
すると、この底部のみ導電性がある状態となるので、銅箔を陰極として電気めっきを行なうことにより底部のみからめっきが析出させることができる。この手法により、ボイドやシームが形成されにくく簡単なめっきで高速に貫通孔内部に銅を成膜・充填することができる。その後、背面から研磨を行い、銅箔を含めた不要な部分を除去する。 Then, since only the bottom portion is in a conductive state, the plating can be deposited only from the bottom portion by performing electroplating using the copper foil as a cathode. By this method, voids and seams are hardly formed, and copper can be formed and filled at high speed with simple plating. Thereafter, polishing is performed from the back surface, and unnecessary portions including the copper foil are removed.
しかしながら、上記従来の方法で作製したものを配線基板として用いるためには、さらに貫通孔の両端部に、上下の電気素子との接合を図るためのバンプを設けなければならない。すなわち、上記従来の方法では、貫通孔内部に銅を成膜・充填した後に、別途、バンプ形成のための複雑かつ精度を要する操作を行なう必要がある。 However, in order to use what was manufactured by the said conventional method as a wiring board, you have to provide the bump for joining with an upper and lower electric element in the both ends of a through-hole further. That is, in the above conventional method, it is necessary to separately perform a complicated and accurate operation for forming a bump after forming and filling copper in the through hole.
本発明はこのような実状のものに創案されたものであって、その目的は、貫通導体配線を有する配線基板を、効率よく、しかも安価に製造することができる製造方法を提供することにある。 The present invention was devised in such an actual state, and an object thereof is to provide a manufacturing method capable of efficiently and inexpensively manufacturing a wiring board having a through conductor wiring. .
このような課題を解決するために、本発明は、貫通孔を有する基板であって、該基板は少なくともその表面が絶縁体であり、かつ貫通孔の内面が絶縁体である基板の貫通孔内に電気めっき法により金属を成膜させてなる配線基板の製造方法であって、該方法は、貫通孔を有する基板であって、少なくとも基板表面および貫通孔内面が絶縁体である基板を準備する基板準備工程と、導電性支持体を準備する導電性支持体準備工程と、基板または導電性支持体の片面側表面に樹脂層を形成して貫通孔の一方端の開口部を封止する樹脂層形成工程と、樹脂層を介して基板と導電体支持体とを接合する基板−導電体支持体接合工程と、基板の貫通孔の一方端の開口部を封止している位置に存在する樹脂層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、前記導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程とを有し、前記金属成膜工程において、最初にスズまたはスズを主成分とする合金を成膜する操作、ついで銅、金、白金またはこれらを主成分とする合金を成膜する操作、を有してなるように構成される。 In order to solve such a problem, the present invention provides a substrate having a through-hole, wherein the substrate is an insulator at least on the surface and the inner surface of the through-hole is an insulator. A method of manufacturing a wiring board in which a metal film is formed by electroplating, which comprises a substrate having a through hole, at least a substrate surface and an inner surface of the through hole being an insulator. Substrate preparation step, conductive support preparation step for preparing a conductive support, and resin for forming a resin layer on one surface of the substrate or the conductive support and sealing the opening at one end of the through hole There is a layer forming step, a substrate-conductor support bonding step for bonding the substrate and the conductor support through the resin layer, and a position where the opening at one end of the through hole of the substrate is sealed. Lead that exposes part of the conductive support by removing the resin layer A conductive support exposing step, and a metal film forming step of forming a metal in a through hole by electroplating using the conductive support as a cathode. In the metal film forming step, tin or tin is mainly used first. An operation for forming a film of an alloy as a component, and an operation for forming a film of copper, gold, platinum, or an alloy containing these as a main component are configured.
また、本発明の好ましい態様として、前記金属成膜工程において、最初にスズまたはスズを主成分とする合金層を成膜する操作、ついでニッケルまたはニッケルを主成分とする合金を成膜する操作、ついで銅、金、白金またはこれらを主成分とする合金を成膜する操作、を有してなるように構成される。 Further, as a preferred embodiment of the present invention, in the metal film forming step, first, an operation of forming a tin or an alloy layer mainly containing tin, and then an operation of forming a nickel or an alloy mainly containing nickel, Then, an operation of forming a film of copper, gold, platinum or an alloy containing these as a main component is configured.
また、本発明の好ましい態様として、前記金属成膜工程において、最初にニッケルまたはニッケルを主成分とする合金を成膜する操作、ついで銅、金、白金またはこれらを主成分とする合金を成膜する操作、を有してなるように構成される。 As a preferred embodiment of the present invention, in the metal film forming step, first, an operation of forming a film of nickel or an alloy containing nickel as a main component, and then forming copper, gold, platinum, or an alloy containing these as a main component is formed. An operation to perform.
また、本発明の好ましい態様として、前記金属成膜工程におけるスズまたはスズを主成分とする合金を成膜する操作が、基板の貫通孔の一方端の開口部を封止している位置に存在する樹脂層を除去した部分に接続端子としてのバンプを形成させる操作として構成される。 Further, as a preferred embodiment of the present invention, the operation of forming a film of tin or an alloy containing tin as a main component in the metal film forming step is present at a position sealing the opening at one end of the through hole of the substrate. This is an operation for forming a bump as a connection terminal on the portion where the resin layer to be removed is removed.
また、本発明の好ましい態様として、前記金属成膜工程におけるニッケルまたはニッケルを主成分とする合金を成膜する操作が、基板の貫通孔の一方端の開口部を封止している位置に存在する樹脂層を除去した部分に接続端子としてのバンプを形成させる操作として構成される。 Further, as a preferred embodiment of the present invention, the operation of depositing nickel or an alloy containing nickel as a main component in the metal deposition step is present at a position sealing the opening at one end of the through hole of the substrate. This is an operation for forming a bump as a connection terminal on the portion where the resin layer to be removed is removed.
また、本発明の好ましい態様として、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金を成膜する操作の後に、スズまたはスズを主成分とする合金を成膜する操作、を有してなるように構成される。 Further, as a preferred embodiment of the present invention, an operation of forming a film of tin or an alloy containing tin as a main component after an operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step. , And so on.
また、本発明の好ましい態様として、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金の成膜する操作の後に、ニッケルまたはニッケルを主成分とする金属を成膜する操作、ついで、スズまたはスズを主成分とする合金を成膜する操作、を有してなるように構成される。 Further, as a preferred aspect of the present invention, after the operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step, an operation of forming a film of nickel or a metal containing nickel as a main component Then, it is configured to have an operation of forming a film of tin or an alloy containing tin as a main component.
また、本発明の好ましい態様として、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金を成膜する操作の後に、ニッケルまたはニッケルを主成分とする金属を成膜する操作、を有してなるように構成される。 Further, as a preferred embodiment of the present invention, after the operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step, an operation of forming a film of nickel or a metal containing nickel as a main component , And so on.
また、本発明の好ましい態様として、前記スズまたはスズを主成分とする合金を成膜する操作が、基板の貫通孔の他方端の端部の上に接続端子としてのバンプを形成させる操作として構成される。 Further, as a preferred embodiment of the present invention, the operation of forming the film of tin or an alloy containing tin as a main component is configured as an operation of forming a bump as a connection terminal on the other end of the through hole of the substrate. Is done.
また、本発明の好ましい態様として、前記ニッケルまたはニッケルを主成分とする金属を成膜する操作が、基板の貫通孔の他方端の端部の上に接続端子としてのバンプを形成させる操作として構成される。 Further, as a preferred aspect of the present invention, the operation of forming the nickel or nickel-based metal as a main component is configured as an operation of forming a bump as a connection terminal on the other end of the through hole of the substrate. Is done.
また、本発明の好ましい態様として、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金を成膜する操作が貫通孔を充填後、さらも他方端に突出するまで行われ、その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、しかる後、平坦化された金属部分の上に、スズまたはスズを主成分とする合金を成膜する操作が行われてなるように構成される。 Further, as a preferred embodiment of the present invention, the operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step is performed after filling the through hole and further protruding to the other end. Thereafter, a process for flattening the substrate is performed so that the protruding metal portion is removed, and then tin or an alloy containing tin as a main component is formed on the flattened metal portion. It is configured to be operated.
また、本発明の好ましい態様として、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金を成膜する操作が貫通孔を充填後、さらも他方端に突出するまで行われ、その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、しかる後、平坦化された金属部分の上に、ニッケルまたはニッケルを主成分とする金属を成膜する操作、ついで、スズまたはスズを主成分とする合金を成膜する操作が行われてなるように構成される。 Further, as a preferred embodiment of the present invention, the operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step is performed after filling the through hole and further protruding to the other end. Thereafter, a process for flattening the substrate is performed so that the protruding metal portion is removed, and then nickel or a metal containing nickel as a main component is formed on the flattened metal portion. An operation is performed, and then an operation of forming a film of tin or an alloy mainly composed of tin is performed.
また、本発明の好ましい態様として、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金を成膜する操作が貫通孔を充填後、さらも他方端に突出するまで行われ、その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、しかる後、平坦化された金属部分の上に、ニッケルまたはニッケルを主成分とする金属を成膜する操作が行われてなるように構成される。 Further, as a preferred embodiment of the present invention, the operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step is performed after filling the through hole and further protruding to the other end. Thereafter, a process for flattening the substrate is performed so that the protruding metal portion is removed, and then nickel or a metal containing nickel as a main component is formed on the flattened metal portion. It is configured to be operated.
また、本発明の好ましい態様として、前記樹脂層がフォトレジスト層であるように構成される。 Moreover, as a preferable aspect of the present invention, the resin layer is configured to be a photoresist layer.
本発明の配線基板の製造方法によれば、貫通孔内部の導体の形成と同時に貫通孔導体の端部に接続用のバンプ、さらにはアンダーバリアメタル(UBM)層を一連の操作で形成することができる。このため、より簡単な工程で安価に配線基板を作製することができる。 According to the method for manufacturing a wiring board of the present invention, a bump for connection and an under barrier metal (UBM) layer are formed by a series of operations at the end of the through-hole conductor simultaneously with the formation of the conductor inside the through-hole. Can do. For this reason, a wiring board can be produced at a low cost by a simpler process.
以下、本発明を実施するための最良の形態について詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail.
本発明は、少なくともその表面が絶縁体からなり、貫通孔の内面が絶縁体である基板の貫通孔内に電気めっき法により金属を成膜させてなる配線基板の製造方法であって、かつ貫通孔内部の導体の形成と同時に貫通孔導体の端部に接続用のバンプ、さらにはアンダーバリアメタル(UBM)層を一連の操作で形成することができる配線基板の製造方法である。 The present invention relates to a method of manufacturing a wiring board, in which a metal is deposited by electroplating in a through hole of a substrate having at least a surface thereof made of an insulator and an inner surface of the through hole being an insulator. This is a method for manufacturing a wiring board in which a connection bump and an under barrier metal (UBM) layer can be formed by a series of operations at the end of a through-hole conductor simultaneously with the formation of the conductor inside the hole.
このような配線基板の製造方法は、(1)貫通孔を有する基板であって、少なくとも基板表面および貫通孔内面が絶縁体である基板を準備する基板準備工程と、(2)導電性支持体を準備する導電性支持体準備工程と、(3)基板の片面側表面に樹脂層を形成する樹脂層形成工程と、(4)樹脂層を介して基板と導電体支持体とを接合する基板−導電体支持体接合工程と、(5)基板の貫通孔の一方端の開口部を封止している位置に存在する樹脂層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、(6)前記導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程と、を有して構成される。 Such a method of manufacturing a wiring board includes: (1) a substrate preparation step of preparing a substrate having a through hole, at least the substrate surface and the inner surface of the through hole being an insulator; and (2) a conductive support. (3) a resin layer forming step for forming a resin layer on one surface of the substrate, and (4) a substrate for bonding the substrate and the conductor support through the resin layer. -Conductor support bonding step, and (5) Conductivity that removes the resin layer existing at the position sealing the opening at one end of the through hole of the substrate to expose a part of the conductive support. And (6) a metal film forming process for forming a metal film on the through hole by electroplating using the conductive support as a cathode.
図1には本発明の第1の実施形態における経時的工程図が示されている。
以下、各工程ごとに、詳細に説明する。
FIG. 1 shows a process chart over time in the first embodiment of the present invention.
Hereinafter, each step will be described in detail.
(1)基板準備工程
まず最初に、図1(A)に示されるように貫通孔15を有する基板10が準備される。貫通穴15の穴形状(図面の紙面水平断面形状)は、円形、正四角形はもちろん、楕円、各種の多角形であっても差し支えない。
(1) Substrate Preparation Step First, a
基板10に貫通孔15を開ける方法は、公知の方法によればよい。例えば、シリコン基板の片面側にエッチング用のマスクを設けた後、反応性イオンエッチング法により貫通孔15を形成する方法を例示することができる。これ以外の公知の貫通方法、例えば、機械的なドリル加工、レーザー加工、ウエットエッチング等を用いることもできる。
A method for opening the through
本発明における基板10は、基板表面10aおよび貫通孔15内面15aのいずれもが絶縁体となるように構成されている。このような絶縁体の構造を形成するには、基板10そのものが絶縁体からなるものを用いれば単に穴あけ処理だけで容易に実現できる。この一方で、基板10そのものの材料が導電性を有する場合には、公知の方法で基板の表面および貫通孔内に絶縁層を形成する処理が施される。例えば、基板10がシリコンの場合には、熱酸化法によりシリコン酸化物絶縁体皮膜が基板の表面および貫通孔内に形成される。絶縁体皮膜は、その他、陽極酸化法や塗布等によっても形成することができる。
The
図1(A)には、導電性を有する基板を用いた場合であって、その表面10aおよび貫通孔15の内面15aに絶縁体が形成された基板10が例示されている。以下の工程説明には、このタイプの基板10を用いた場合で説明を進めている。
FIG. 1A illustrates a
(2)導電性支持体準備工程
導電性支持体40が準備される。
この導電性支持体40は、後述する基板−導電性支持体接合工程において、樹脂層20を介して基板10と接合される(図1(C)参照)。
(2) Conductive support body preparation process The
The
導電性支持体40は、少なくともその表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板とすることが望ましい。特に、後述する電気めっき膜との関係において、密着強度が小さい材料を選定することが望ましい。
The
(3)樹脂層形成工程
図1(B)に示されるように、基板10の片面側表面(図1(B)における下側平面)に、樹脂層20の好適例であるフォトレジスト層20が形成され、このフォトレジスト層20によって貫通孔の一方端の開口部15eが封止される。
(3) Resin Layer Forming Step As shown in FIG. 1B, a
本発明において好適に用いられるフォトレジストは、波長が300〜500nmの紫外線または可視光線に対して感光性を有する樹脂だけでなく、遠紫外線、X線、電子線などにより反応しパターニング可能な樹脂全般を意味する。液状レジストも使用可能であるが、貫通孔15の端部を覆うように形成する必要があるために、ある程度の粘着性を持ったフィルム状のドライフィルムレジスト(DFR)を用いることが好ましい。ドライフィルムレジストを用いる場合には、加熱した状態で、基板10と圧着接合させることが好ましい。
The photoresist suitably used in the present invention is not only a resin having a sensitivity to ultraviolet rays or visible rays having a wavelength of 300 to 500 nm, but also general resins that can be reacted and patterned by far ultraviolet rays, X-rays, electron beams, etc. Means. Although a liquid resist can also be used, since it is necessary to form it so that the edge part of the through-
ドライフィルムレジストには、通常、ネガ型レジストとポジ型レジストの2種が存在する。図1に示されるプロセスにおいては、ネガ型レジストが用いられる。 There are usually two types of dry film resists: negative resists and positive resists. In the process shown in FIG. 1, a negative resist is used.
樹脂層20としてネガ型のフォトレジスト層20を用いる場合には、好ましい態様として、図1(B)に示されるごとく、フォトレジスト層20の所定箇所に露光処理が行なわれる。すなわち、図1(B)の全体図に示されるように、別途準備したフォトマスク30を通じ、フォトレジスト層20の所定箇所に露光処理が行われる。
When a
図1(B)に示される露光パターン例は、図示のごとく貫通孔15の端部15eよりも少し外側に広がる大きめの周縁に沿って閉路状に露光されている。閉路状とはほぼ一定の幅を持った帯状の閉路から構成されているものをいう。例えば、貫通孔15の端部15eの形状が円形状であれば、この形状の幾分か外方に沿ってリング状の帯状の閉路を形成するように露光が行なわれる。
The exposure pattern example shown in FIG. 1 (B) is exposed in a closed loop shape along a large peripheral edge that extends slightly outward from the
本発明においてはフォトレジスト層20において、所望のパターンが形成されれば発明の目的は達成される。このため、フォトマスク30による露光パターンは、貫通孔15の端部15eの孔径とほぼ同一であってもよい。また、素子設計に応じて大きく(図1(B)の例)も小さくもできる。しかしながら、その後の工程で行なわれるめっき成膜の際の巣の発生を防止するためには、この露光処理工程において露光される閉路の内側路部分は、貫通孔15の大きさ、すなわち貫通孔15の端部15eの形状による大きさと実質的に同じ大きさか、図示のごとくやや大き目とすることが望ましい。
In the present invention, if a desired pattern is formed in the
特に、図1に示されるプロセスでは前述したようにネガ型レジストを用い、貫通孔が円形状であれば貫通孔を中心とするリング上に露光することが好ましい。これは、ネガ型レジストは露光により重合反応が進行するため、支持体と露光部分のフォトレジスト層の接着強度が低下するためである。 In particular, in the process shown in FIG. 1, it is preferable to use a negative resist as described above, and to expose on a ring centering on the through hole if the through hole is circular. This is because the negative resist undergoes a polymerization reaction upon exposure, and the adhesive strength between the support and the exposed photoresist layer is reduced.
貫通孔15の周辺部分以外の全てを露光した場合には、接合部分のほぼ全面が重合反応するため、後の工程でフォトレジスト層20を介して接合される導電性支持体40と基板10との間で剥離が生じることがある。貫通孔15の周囲にのみ、ドーナツ状に露光部分22を設けることで、その後の現像処理で用いられる現像液によって貫通孔15部分のレジストは溶解するが、その周囲には露光部分22があるため、それ以上は溶解反応が進行しない。かつ、露光されるフォトレジストは一部分であるため導電性支持体と基板との間では、依然として接着強度が保たれており、剥離が生じ難い。
When all the portions other than the peripheral portion of the through
本発明において使用しているドーナツ状という文言は、上記の趣旨から明瞭なように2重リング状態のみを意味するものではなく、本発明の効果を奏するものであれば、四角形や多角形の2重の状態のパターンあるいは、内周は円形で外周は多角形というパターン状態も含まれる。
The term donut shape used in the present invention does not mean only a double ring state, as is clear from the above-mentioned meaning, but a square or
(4)基板−導電性支持体接合工程
上記の好ましい態様として行なわれる露光処理工程の後に、フォトレジスト層20を介して基板10と導電性支持体40とを接合する導電性支持体接合工程が行なわれる。
(4) Substrate-conductive support bonding step A conductive support bonding step of bonding the
すなわち、図1(C)に示されるように、基板10と導電性支持体40とを、フォトレジスト層20を介して張り合わせる操作が行われる。張り合わせ操作としては、いわゆる熱圧着法、真空ラミネート法等の公知の手法を用いることができる。
That is, as shown in FIG. 1C, an operation of bonding the
図1(C)におけるフォトレジスト層内のドーナツ状のドット領域22(砂目領域22)は、その部分が露光処理により重合反応が起こっており、後工程の現像処理における現像液に溶解しなくなっていることを示している。 The donut-shaped dot region 22 (grained region 22) in the photoresist layer in FIG. 1C has undergone a polymerization reaction due to the exposure process, and is no longer dissolved in the developer in the subsequent development process. It shows that.
導電性支持体40は、前述したように少なくともその表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板とすることが望ましい。特に、後述する電気めっき膜との関係において、密着強度が小さい材料を選定することが望ましい。
As described above, the
(5)導電性支持体露出工程
ついで、基板の貫通孔の一方端の開口部を封止している位置に存在するフォトレジスト層(樹脂層)を除去して導電性支持体の一部を露出させる導電性支持体露出工程が行なわれる。
(5) Conductive Support Exposing Step Next, the photoresist layer (resin layer) present at the position where the opening at one end of the through hole of the substrate is sealed is removed to remove a part of the conductive support. A step of exposing the conductive support is performed.
すなわち、基板10と導電性支持体40とを、フォトレジスト層20を介して張り合わせた後、貫通孔15内部に現像液が入り込むようにして現像する。すると、露光処理されずかつ現像液と接している貫通穴15の底部分のレジスト21(図1(C)参照)のみが溶解して導電性支持体の一部41(図1(D)参照)が露出され、図1(D)に示される状態に至る。
That is, after the
図1(D)に示されるように、本発明においては、フォトリソグラフィを用いたレジスト露光によりフォトレジストのパターニングが行われるため現像後のレジストの側面22aは、ほぼ垂直である。このため、本発明におけるパターニング精度は極めて高いものとなる。
As shown in FIG. 1D, in the present invention, since the photoresist is patterned by resist exposure using photolithography, the resist
(6)金属成膜工程
次いで、張り合わされた導電性支持体40を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程が行なわれる。
(6) Metal film forming step Next, a metal film forming step is performed in which a metal is formed in the through hole by electroplating using the bonded
すなわち、図1(E)に示されるように、導電性支持体40を陰極として電気めっきを行なうことによって、貫通孔の内部およびレジストが除去された部分2´(図1(D)参照)を起点として、導体である金属が成膜され充填される。
That is, as shown in FIG. 1 (E), by performing electroplating using the
図1(E)に示される本発明の実施形態においては、最初に、スズまたはスズを主成分とする低融点合金層51を成膜し、ついで、ニッケルまたはニッケルを主成分とする合金を拡散防止層(UBM)52として成膜している。これらの2層は、レジストが除去された部分に形成することが望ましい。ついで基板貫通孔に相当する箇所に銅、金、白金またはこれらを主成分とする合金を導通層50として成膜する。導通層50としては、低抵抗導体で高融点金属であり、安価で成膜しやすいことから、特に銅が好ましい。
In the embodiment of the present invention shown in FIG. 1 (E), first, a low melting
低融点合金層51の構成材料であるスズを主成分とする合金としては、SnPb,SnAg,SnCu等、低融点はんだめっき膜として公知の各種組成膜を用いることができる。特に好ましくはSnまたはSnAgである。最初に成膜することで、樹脂層除去部分すなわちDFR除去部分に形成され、配線基板の裏面表面から凸状態であり、配線基板の下面バンプとなる。
As an alloy mainly composed of tin which is a constituent material of the low melting
拡散防止層52は、例えば、スズを主成分とする低融点合金層51の成分が、貫通孔を充填している導通層50の金属、例えば、銅に拡散するのを防止するように機能する。拡散防止層52の膜厚は、0.2〜20μm、好ましくは1〜10μm程度とされる。拡散防止層52は設計仕様によっては省略することも可能であるし、またこれとは反対に、低融点合金層51をすべて拡散防止層52で置換するようにすることも可能である。
The
さらに、図1(E)に示されるように基板貫通孔部分を導通層50として充填成膜した後に、さらにニッケルまたはニッケルを主成分とする合金からなる拡散防止層56を形成し、さらに、スズまたはスズを主成分とする合金からなる低融点合金層57を成膜する工程を有することも好ましい。これらは、配線基板の上面バンプとなる。拡散防止層56は設計仕様によっては省略することも可能であるし、またこれとは反対に、低融点合金層57をすべて拡散防止層56で置換するようにすることも可能である。
Further, as shown in FIG. 1E, after the substrate through hole portion is filled and formed as a
なお、拡散防止層56や低融点合金層57の部分、特に、低融点合金層57の部分は側面を制限されていないために基板表面から半球状に成長する。従って、必要に応じて、基板表面の貫通孔以外の部分にポリイミド等の絶縁物を形成しておくことも差し支えない。この場合には、ポリイミド層の上から半球状に成長することになる。
The
なお、樹脂層除去部分、貫通孔部分を充填成膜した後、等は、厳密に決定されるものではない。最初に成膜するスズを主成分とする低融点合金層51が除去された樹脂層の厚さより薄く、例えば次に成膜する銅、金、白金またはこれらを主成分とする合金から構成される導通層50が樹脂層除去部分に成膜されていても差し支えないし、スズを主成分とする低融点合金層51が厚く、貫通孔部分にまで成膜されていても差し支えない。特に、前者の場合には、積極的にバンプの台として銅、金、白金、またはこれらを主成分とする合金を配線基板面より、1〜50μm程度、凸とすることも可能である。同様に、表面にバンプを形成する場合にも、異種めっき膜の界面の位置は基板面に対して50μm程度の増減があっても差し支えない。
It should be noted that after the resin layer removal portion and the through-hole portion are filled and formed, etc. are not strictly determined. The first low-melting-
また、貫通孔15中の成膜速度にばらつきがあり、一部の貫通孔15のみ過剰に成膜され、大きく基板表面から凸になってしまった場合には、一度、めっきを中断し、基板表面を研磨してから、基板表面に拡散防止層56(バリア層)や低融点合金層57(はんだバンプ層)を電気めっきしても差し支えない。すなわち、前記金属成膜工程における銅、金、白金またはこれらを主成分とする合金を成膜する操作が貫通孔15を充填後、さらも他方端に突出するまで行われ、その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、しかる後、
(I)平坦化された金属部分の上に、スズまたはスズを主成分とする合金を成膜する操作(低融点合金層57の成膜)を行ったり、あるいは、
(II)平坦化された金属部分の上に、ニッケルまたはニッケルを主成分とする金属を成膜する操作(拡散防止層56の成膜)、ついで、スズまたはスズを主成分とする合金を成膜する操作(低融点合金層57の成膜)を行ったり、あるいは、
(III)平坦化された金属部分の上に、ニッケルまたはニッケルを主成分とする金属を成膜する操作(拡散防止層56の成膜)を行ったりする。この場合には、拡散防止層56が接続端子との機能をも兼用する。
Further, when there is a variation in the film formation speed in the through-
(I) An operation of depositing tin or an alloy containing tin as a main component (deposition of the low melting point alloy layer 57) on the planarized metal portion, or
(II) An operation of depositing nickel or a metal containing nickel as a main component (deposition of the diffusion prevention layer 56) on the flattened metal portion, and then forming tin or an alloy containing tin as a main component. Performing a film forming operation (deposition of the low melting point alloy layer 57), or
(III) An operation (film formation of the diffusion prevention layer 56) for forming nickel or a metal containing nickel as a main component on the planarized metal portion is performed. In this case, the
このような成膜処理後に、フォトレジスト層20を、剥離溶液等を用いて、基板10から剥離する。その結果、図1(F)に示されるように、導電性支持体40が、基板10から除去される。次いで、図1(G)に示されるように、いわゆるリフロー処理により低融点合金層51、57(ハンダ部)は半球状に加工される。
After such a film forming process, the
このような工程を経て形成される本発明の配線基板1は、貫通導体の片側(裏面)または両側に配線基板表面より凸である、例えば、スズを主成分とする合金からなるバンプを備えている。このため、このまま別の素子と圧着状態でリフローすることで接合が可能となる。 The wiring board 1 of the present invention formed through such a process includes bumps made of an alloy mainly composed of tin, for example, which is convex from the surface of the wiring board on one side (back side) or both sides of the through conductor. Yes. For this reason, joining becomes possible by reflowing with another element in a pressure-bonded state as it is.
<第1の実施形態の変形例>
上述したように図1のフローに基づく第1の実施形態では、まず、基板10の片面側表面に樹脂層20を形成し、この樹脂層20に所定の露光処理を行なった後に、樹脂層20を介して基板10と導電性支持体40とを接合させている。
<Modification of First Embodiment>
As described above, in the first embodiment based on the flow of FIG. 1, first, the
しかしながら、この態様とは別に接合順序を変える下記の手順としてもよい。すなわち、まず、最初に導電性支持体40の片面側表面に樹脂層20を形成しておき、この樹脂層20に所定の露光処理を行なった後に、樹脂層20を介して基板10と導電性支持体40とを接合させるようにしてもよい。いずれのアプローチからでも結果的に、図1(C)と同じ状態が形成される。ただし、後者の場合には、例えば、アライメントマークなどを用いて露光後の導電性支持体40と基板10との位置合わせを行なう必要が生じる。
However, in addition to this mode, the following procedure may be used to change the joining order. That is, first, the
次に、本発明の第2の実施形態の一例を図2を用いて説明する。 Next, an example of the second embodiment of the present invention will be described with reference to FIG.
この製造方法においても前述してきた実施態様と同様に、基板の片面側表面に樹脂層を形成して貫通孔の一方端の開口部を封止する樹脂層形成工程と、導電性支持体を準備する導電性支持体準備工程と、樹脂層を介して基板と導電体支持体とを接合する基板−導電体支持体接合工程と、基板の貫通孔の一方端の開口部を封止している位置に存在する樹脂層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程とを有し、樹脂層の除去部分に成膜した層をバンプとして使用するものである。 Also in this manufacturing method, similarly to the embodiment described above, a resin layer forming step for forming a resin layer on one surface of the substrate and sealing the opening at one end of the through hole, and a conductive support are prepared. A conductive support preparing step, a substrate-conductor support bonding step for bonding the substrate and the conductor support through the resin layer, and an opening at one end of the through hole of the substrate is sealed. A conductive support exposing step of removing a resin layer present at a position to expose a part of the conductive support, and a metal film forming a metal in a through hole by electroplating using the conductive support as a cathode And a layer formed on the removed portion of the resin layer is used as a bump.
しかしながら、図2に示される実施態様では、樹脂層としてポジ型レジストを用いる点、別途準備したフォトマスクを用いないで、貫通穴を有する基板そのものをフォトマスクとして機能させている点で、異なる。 However, the embodiment shown in FIG. 2 is different in that a positive resist is used as the resin layer and that a substrate having a through-hole itself functions as a photomask without using a separately prepared photomask.
以下、各工程ごとに、詳細に説明する。 Hereinafter, each step will be described in detail.
(2−1)基板準備工程
まず最初に、図2(A)に示されるように貫通孔15を有する基板10が準備される。
工程の詳細は、図1(A)の実施形態の場合に説明した内容と同じであるので、ここでの詳細な説明は省略する。
(2-1) Substrate Preparation Step First, the
The details of the process are the same as those described in the case of the embodiment of FIG.
(2−2)導電性支持体準備工程
導電性支持体40が準備される。
この導電性支持体40は、後述する基板−導電性支持体接合工程において、樹脂層を介して基板10と接合される(図2(B)参照)。
工程の詳細は、前記第1の実施形態の場合に説明した内容と同じであるので、ここでの詳細な説明は省略する。
(2-2) Conductive support body preparation process The
The
The details of the process are the same as those described in the case of the first embodiment, and a detailed description thereof is omitted here.
(2−3)樹脂層形成工程
次いで、図2(B)に示されるように、基板10の片面側表面(図2(B)における下側平面)に、樹脂層20としてフォトレジスト層20が形成される。
(2-3) Resin Layer Forming Step Next, as shown in FIG. 2B, a
本発明におけるフォトレジストとは、前述のごとく定義される。液状レジストも使用可能であるが、貫通孔15の端部15eを覆うように形成する必要があるために、ある程度の粘着性を持ったフィルム状のドライフィルムレジストを用いることが好ましい。ドライフィルムレジストを用いる場合には、加熱した状態で、基板10と圧着接合させることが好ましい。
The photoresist in the present invention is defined as described above. A liquid resist can also be used, but since it is necessary to form it so as to cover the
図2に示されるプロセスにおいては、露光部分のレジストが現像液で溶解・除去されるポジ型レジストが用いられる。 In the process shown in FIG. 2, a positive resist in which the resist in the exposed portion is dissolved and removed with a developer is used.
(2−4)基板−導電性支持体接合工程
次いで、基板10と導電性支持体40とを、フォトレジスト層20を介して接合する基板−導電性支持体接合工程が行なわれる。
(2-4) Substrate-conductive support bonding step Next, a substrate-conductive support bonding step for bonding the
すなわち、図2(B)に示されるように、基板10と導電性支持体40とを、フォトレジスト層20を介して張り合わせる操作が行われる。張り合わせ操作としては、いわゆる熱圧着法、真空ラミネート法等の公知の手法を用いることができる。
That is, as shown in FIG. 2B, an operation of bonding the
導電性支持体40は、前述したように少なくともその表面がステンレス、チタン、アルミニウム、クロム、または前記金属のいずれかを主成分とする金属板とすることが望ましい。特に、後述する電気めっき膜との関係において、密着強度が小さい材料を選定することが望ましい。
As described above, the
(2−5)導電性支持体露出工程
次いで、フォトレジスト層20の所定箇所に露光処理が行なわれる。すなわち、図2(B)の全体図に示されるように、露光処理が基板10をマスクとして基板の上方(貫通孔開口部側)から行なわれる。従って、フォトレジスト層は、貫通孔の大きさと実質的に同じ大きさに露光される。図2(B)におけるフォトレジスト層内のドット領域21´(砂目領域21´)は、その部分が露光処理により、後工程の現像処理における現像液に溶解するようになっていることを示している。
(2-5) Conductive Support Exposure Step Next, an exposure process is performed on a predetermined portion of the
次いで、現像処理を行い、基板の貫通孔開口部の下側に位置するフォトレジスト層を除去して導電性支持体の一部を露出させる導電性支持体露出工程が行なわれる。 Next, a developing process is performed, and a conductive support exposing step is performed in which the photoresist layer located below the through hole opening of the substrate is removed to expose a part of the conductive support.
すなわち、貫通孔15内部に現像液が入り込むようにして現像する。すると、露光処理され、かつ現像液と接している貫通穴15の底部分のレジスト21´(図2(B)参照)のみが溶解して導電性支持体の一部41(図2(C)参照)が露出され、図2(C)に示される状態に至る。
That is, development is performed such that the developer enters the through
(2−6)金属成膜工程
次いで、張り合わされた導電性支持体40を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程が行なわれる。この金属成膜工程およびその後の図2(F)に至るまでの各操作の詳細は、図1の実施形態の場合に説明した内容と同じであるので、ここでの詳細な説明は省略する。
(2-6) Metal Film Formation Step Next, a metal film formation step is performed in which metal is formed in the through hole by electroplating using the bonded
<第2の実施形態の変形例>
上述したように図2のフローに基づく第2の実施形態では、まず、基板10の片面側表面に樹脂層20を形成し、この樹脂層20を介して基板10と導電性支持体40とを接合させ、しかる後、樹脂層20に所定の露光処理を行なっている。しかしながら、この態様とは別に接合順序を変える下記の手順としてもよい。すなわち、まず、最初に導電性支持体40の片面側表面に樹脂層20を形成しておき、この樹脂層20を介して基板10と導電性支持体40とを接合させ、しかる後、樹脂層20に所定の露光処理を行なうようにしてもよい。いずれのアプローチからでも結果的に、図2(B)と同じ状態が形成される。この第2の実施形態の変形例では、上記第1の実施形態の変形例とは異なり、例えばアライメントマークなどを用いての位置合わせ等は不要となる。
<Modification of Second Embodiment>
As described above, in the second embodiment based on the flow of FIG. 2, first, the
なお、フォトレジスト層20としてDFRを用いた場合には、基板10と導電性支持体40の間にフォトレジスト層20をはさみこみ、基板10と導電性支持体40とを同時にフォトレジスト層20と接合することも可能である。すなわち、基板または導電性支持体の片面側表面にフォトレジスト層を形成するフォトレジスト層形成工程と、基板と導電性支持体とを、フォトレジスト層を介して接合する基板−導電性支持体接合工程とが、同時に行なわれることとなる。
When DFR is used as the
以下、具体的実施例を挙げて、本発明をさらに詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to specific examples.
〔実施例1〕
150μm厚、4インチ径シリコン基板に、エッチングマスクを形成した。このエッチングマスクは、50μm角四角形パターンが170μmピッチでX、Y方向にマトリックス状に多数配列したパターンとした。
[Example 1]
An etching mask was formed on a silicon substrate having a thickness of 150 μm and a diameter of 4 inches. This etching mask was a pattern in which many 50 μm square patterns were arranged in a matrix in the X and Y directions at a pitch of 170 μm.
次いで、ディープRIE法により、エッチング処理し、50μm角の貫通孔を形成した。
拡散炉にて、1100℃、5時間処理し、0.5μm厚の酸化シリコン絶縁層を基板表面および貫通孔内面に形成した。これは使用したシリコン基板がドープにより導電性を有していたためである。
Next, etching was performed by a deep RIE method to form a 50 μm square through hole.
A treatment was performed at 1100 ° C. for 5 hours in a diffusion furnace, and a 0.5 μm thick silicon oxide insulating layer was formed on the substrate surface and the inner surface of the through hole. This is because the used silicon substrate has conductivity by doping.
次に、50μm厚のネガ型DFRを110℃にてシリコン基板に圧着接合し、貫通孔を中心に外形70μm角、内形60μm角の二重角のパターンで囲まれた部分を露光、現像し、貫通孔部分のDFRを除去した。 Next, a negative DFR with a thickness of 50 μm is pressure-bonded to a silicon substrate at 110 ° C., and a portion surrounded by a double-angle pattern with an outer shape of 70 μm square and an inner shape of 60 μm square is exposed and developed around the through hole. The DFR in the through hole portion was removed.
次に、0.1mm厚、4インチ径を有するステンレスの支持体を別に用意し、基板と圧着させた状態で120℃処理し、基板と接着した。 Next, a stainless steel support member having a thickness of 0.1 mm and a diameter of 4 inches was prepared separately, treated at 120 ° C. in a state of being bonded to the substrate, and bonded to the substrate.
そして、最初に、SnPb(Pb:37%)めっき浴を用い、45μm成膜し、その後、スルファミン酸Niめっき浴にて10μm成膜、さらに硫酸銅めっき浴を用い貫通孔が充填されるまで150μmの成膜、再度、スルファミン酸Niめっき浴にて10μm成膜、そしてSnPb(Pb:37%)めっき浴を用い、50μm成膜を行った。いずれもステンレス支持体を陰極として電気めっきを行った。 First, a film of 45 μm is formed using a SnPb (Pb: 37%) plating bath, and then a film of 10 μm is formed using a sulfamic acid Ni plating bath. The film was again formed into a 10 μm film using a Ni sulfamate plating bath, and a 50 μm film was formed using a SnPb (Pb: 37%) plating bath. In both cases, electroplating was performed using a stainless steel support as a cathode.
基板および支持体を、レジスト剥離溶液に浸し、DFR層を溶解し、支持体を基板から除去した。その後、リフロー処理を行った。このようにして、両面にNiアンダーバリアメタル層付きSnPbバンプを有する配線基板を得た。 The substrate and the support were immersed in a resist stripping solution, the DFR layer was dissolved, and the support was removed from the substrate. Then, the reflow process was performed. In this way, a wiring substrate having SnPb bumps with Ni under barrier metal layers on both surfaces was obtained.
〔実施例2〕
板厚350μmの3インチ径のフェライト基板にレーザーを用い、直径80μmの貫通孔(ほぼ円形)を200μmピッチでX、Y方向にマトリックス状に多数形成した。
次に、50μm厚のネガ型DFRを110℃にてシリコン基板に圧着接合し、貫通孔を中心に外径100μm角、内径80μm角のドーナツパターンで囲まれた部分を露光、現像し、貫通孔部分のDFRを除去した。
[Example 2]
A laser was used on a 3-inch diameter ferrite substrate having a plate thickness of 350 μm, and a large number of through-holes (substantially circular) having a diameter of 80 μm were formed in a matrix in the X and Y directions at a pitch of 200 μm.
Next, a negative DFR with a thickness of 50 μm is pressure bonded to a silicon substrate at 110 ° C., and a portion surrounded by a donut pattern having an outer diameter of 100 μm square and an inner diameter of 80 μm square is exposed and developed around the through hole. Partial DFR was removed.
次に、0.1mm厚、4インチ径を有するステンレスの支持体を別に用意し、基板と圧着させた状態で120℃処理し、基板と接着した。 Next, a stainless steel support member having a thickness of 0.1 mm and a diameter of 4 inches was prepared separately, treated at 120 ° C. in a state of being bonded to the substrate, and bonded to the substrate.
そして、最初に、SnPb(Pb:37%)めっき浴を用い、45μm成膜し、その後、スルファミン酸Niめっき浴にて10μm成膜、さらに硫酸銅めっき浴を用い貫通孔が充填されるまで350μmの成膜を行った。すると、めっき速度が貫通穴によって異なったため、基板表面まで成膜が完了した貫通穴だけでなく、基板表面に50μm以上のマッシュルームバンプが形成された貫通穴もあった。そこで、表面を基板面から10μmの研磨加工を行って平坦化した。 First, a film of 45 μm is formed using a SnPb (Pb: 37%) plating bath, and then a film of 10 μm is formed using a nickel sulfamate plating bath. The film was formed. Then, since the plating speed was different depending on the through hole, there was not only a through hole in which film formation was completed up to the substrate surface but also a through hole in which mushroom bumps of 50 μm or more were formed on the substrate surface. Therefore, the surface was flattened by polishing 10 μm from the substrate surface.
その後、めっき法により1μmのUBMを成膜、パターニングし、はんだボールを搭載した。さらにリフロー処理を行い、両面のはんだを球状化し、両面、はんだボールを備えた配線基板とした。 Thereafter, a 1 μm UBM film was formed and patterned by a plating method, and solder balls were mounted. Further, reflow processing was performed to spheroidize the solder on both sides to obtain a wiring board having both sides and solder balls.
本発明は、以上の実施態様および実施例に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The present invention is not limited to the above embodiments and examples, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. It goes without saying that it is a thing.
また,前記実施例においては、貫通孔の断面形状は円形であるが、とくに限定されるものではなく、円形、楕円形、多角形など任意の断面形状を有するように、孔を形成することができる。貫通孔下部の樹脂層を精度良く除去するためには、樹脂層はフォトレジストにより構成し、露光処理によりパターニングされることが好ましい。 In the above embodiment, the cross-sectional shape of the through-hole is circular, but is not particularly limited, and the hole may be formed to have an arbitrary cross-sectional shape such as a circle, an ellipse, or a polygon. it can. In order to accurately remove the resin layer below the through hole, the resin layer is preferably made of a photoresist and patterned by an exposure process.
本発明の配線基板の製造方法は、電子機器の実装の分野に広く利用できる。 The method for manufacturing a wiring board according to the present invention can be widely used in the field of mounting electronic devices.
1…配線基板
10…基板
15…貫通孔
20…樹脂層
30…フォトマスク
40…導電性支持体
50…導通層
51,57…低融点合金層
52,56…拡散防止層
DESCRIPTION OF SYMBOLS 1 ... Wiring
Claims (14)
該方法は、
貫通孔を有する基板であって、少なくとも基板表面および貫通孔内面が絶縁体である基板を準備する基板準備工程と、
導電性支持体を準備する導電性支持体準備工程と、
基板または導電性支持体の片面側表面に樹脂層を形成して貫通孔の一方端の開口部を封止する樹脂層形成工程と、
樹脂層を介して基板と導電体支持体とを接合する基板−導電体支持体接合工程と、
基板の貫通孔の一方端の開口部を封止している位置に存在する樹脂層を除去して導電性支持体の一部を露出させる導電性支持体露出工程と、
前記導電性支持体を陰極として電気めっき法により貫通孔に金属を成膜する金属成膜工程とを有し、
前記金属成膜工程において、最初にスズまたはスズを主成分とする合金を成膜する操作、ついで銅、金、白金またはこれらを主成分とする合金を成膜する操作、を有してなることを特徴とする配線基板の製造方法。 A substrate having a through-hole, wherein the substrate is formed by depositing a metal by electroplating in a through-hole of a substrate having at least a surface thereof an insulator and an inner surface of the through-hole being an insulator. A manufacturing method of
The method
A substrate preparation step of preparing a substrate having a through-hole, wherein at least the substrate surface and the through-hole inner surface are insulators;
A conductive support preparation step of preparing a conductive support;
A resin layer forming step of forming a resin layer on one surface of the substrate or the conductive support and sealing the opening at one end of the through hole; and
A substrate-conductor support bonding step for bonding the substrate and the conductor support through the resin layer;
A conductive support exposing step of removing a portion of the conductive support by removing the resin layer present at a position sealing the opening at one end of the through hole of the substrate;
A metal film forming step of forming a metal film in the through hole by electroplating using the conductive support as a cathode,
In the metal film forming step, first, an operation of forming a film of tin or an alloy containing tin as a main component, followed by an operation of forming a film of copper, gold, platinum, or an alloy containing these as a main component is provided. A method of manufacturing a wiring board, characterized in that
その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、
しかる後、平坦化された金属部分の上に、スズまたはスズを主成分とする合金を成膜する操作が行われてなる請求項1ないし請求項3のいずれかに記載の配線基板の製造方法。 The operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step is performed until the through hole is filled and further projected to the other end,
Thereafter, a process of flattening the substrate is performed so that the protruding metal portion is removed,
4. The method for manufacturing a wiring board according to claim 1, wherein after that, an operation of forming a film of tin or an alloy containing tin as a main component is performed on the flattened metal portion. .
その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、
しかる後、平坦化された金属部分の上に、ニッケルまたはニッケルを主成分とする金属を成膜する操作、ついで、スズまたはスズを主成分とする合金を成膜する操作が行われてなる請求項1ないし請求項3のいずれかに記載の配線基板の製造方法。 The operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step is performed until the through hole is filled and further projected to the other end,
Thereafter, a process of flattening the substrate is performed so that the protruding metal portion is removed,
Thereafter, an operation of forming a film of nickel or a metal containing nickel as a main component on a flattened metal portion, followed by an operation of forming a film of tin or an alloy containing tin as a main component is performed. The manufacturing method of the wiring board in any one of Claims 1 thru | or 3.
その後、突出した金属部分が除去されるように基板の平坦化を図る処理が行なわれ、
しかる後、平坦化された金属部分の上に、ニッケルまたはニッケルを主成分とする金属を成膜する操作が行われてなる請求項1ないし請求項3のいずれかに記載の配線基板の製造方法。 The operation of forming a film of copper, gold, platinum or an alloy containing these as a main component in the metal film forming step is performed until the through hole is filled and further projected to the other end,
Thereafter, a process of flattening the substrate is performed so that the protruding metal portion is removed,
4. The method for manufacturing a wiring board according to claim 1, wherein after that, an operation of forming a film of nickel or a metal containing nickel as a main component on the planarized metal portion is performed. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248781A JP2007067030A (en) | 2005-08-30 | 2005-08-30 | Method of manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248781A JP2007067030A (en) | 2005-08-30 | 2005-08-30 | Method of manufacturing wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067030A true JP2007067030A (en) | 2007-03-15 |
Family
ID=37928898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248781A Withdrawn JP2007067030A (en) | 2005-08-30 | 2005-08-30 | Method of manufacturing wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067030A (en) |
-
2005
- 2005-08-30 JP JP2005248781A patent/JP2007067030A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3362545B2 (en) | Method for manufacturing semiconductor device | |
JP5584011B2 (en) | Manufacturing method of semiconductor package | |
JP4803844B2 (en) | Semiconductor package | |
KR960016007B1 (en) | Manufacturing method of semiconductor chip bump | |
JP2016046519A (en) | Both sides solder resist layer of coreless package, package having embedded interconnect bridge, and manufacturing method therefor | |
US8269354B2 (en) | Semiconductor package substrate structure and manufacturing method thereof | |
TW201143002A (en) | Semiconductor structure and method of forming semiconductor device | |
JP5784775B2 (en) | Semiconductor package and manufacturing method thereof | |
JP6418757B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE | |
TW201511203A (en) | Semiconductor device | |
US10553456B2 (en) | Semiconductor package and manufacturing method of semiconductor package | |
US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
JP6116476B2 (en) | Method for manufacturing a chip stack and carrier for carrying out the method | |
JP2013521669A (en) | Circuit board with supported underfill | |
JP6691835B2 (en) | Method for manufacturing semiconductor package | |
US7862987B2 (en) | Method for forming an electrical structure comprising multiple photosensitive materials | |
JP2007067030A (en) | Method of manufacturing wiring board | |
JP2006294891A (en) | Method of manufacturing electronic part | |
JP2008204968A (en) | Semiconductor package substrate and manufacturing method thereof | |
TW201421590A (en) | Bumping process for improving underfill adhesion | |
JP3972211B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001148393A (en) | Bump forming method, semiconductor device and its manufacturing method, wiring board, and electronic equipment | |
JP3928729B2 (en) | Semiconductor device | |
JP2002353261A (en) | Method of designing bump and method of forming the same | |
JP4971960B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |