JP2007066223A - Circuit board designing method and designing support device - Google Patents
Circuit board designing method and designing support device Download PDFInfo
- Publication number
- JP2007066223A JP2007066223A JP2005254396A JP2005254396A JP2007066223A JP 2007066223 A JP2007066223 A JP 2007066223A JP 2005254396 A JP2005254396 A JP 2005254396A JP 2005254396 A JP2005254396 A JP 2005254396A JP 2007066223 A JP2007066223 A JP 2007066223A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interference signal
- candidate
- circuit board
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電源ラインとグランドラインの間に接続されるバイパスコンデンサの容量値および実装位置を決定するための回路基板の設計方法および設計支援装置に関する。また本発明は、この回路基板の設計方法をコンピュータで実行するためのプログラムおよび該プログラムを記録した記録媒体に関する。 The present invention relates to a circuit board design method and design support apparatus for determining a capacitance value and a mounting position of a bypass capacitor connected between a power supply line and a ground line. The present invention also relates to a program for executing the circuit board design method on a computer and a recording medium on which the program is recorded.
携帯電話、通信端末などの電子機器が高い実装密度で小型化され、高速動作や高機能化に伴って、機器内部の信号干渉により、特性劣化や誤動作の可能性が増大する。こうした信号干渉対策を実現するために、電子機器の開発期間が長期化する傾向があり、最終的に製品コストの上昇をもたらす。 As electronic devices such as mobile phones and communication terminals are downsized with high mounting density, and with high-speed operation and high functionality, the possibility of characteristic deterioration and malfunction due to signal interference inside the device increases. In order to realize such signal interference countermeasures, the development period of electronic devices tends to be prolonged, which ultimately leads to an increase in product cost.
特に、能動デバイス間の電源分離を図る目的で電源ラインとグランドラインの間にバイパスコンデンサを接続する場合、バイパスコンデンサは能動デバイスの電源端子に極力接近させて配置することが望ましい。しかしながら、電子機器の小型化に伴って配線の引き回しや物理的なスペースに制約が生じ、能動デバイスから比較的離れた位置にバイパスコンデンサを配置せざるを得ないことがある。 In particular, when a bypass capacitor is connected between the power supply line and the ground line for the purpose of power supply separation between the active devices, it is desirable that the bypass capacitor be disposed as close as possible to the power supply terminal of the active device. However, along with the downsizing of electronic equipment, there are restrictions on the routing of wiring and physical space, and it is sometimes necessary to place a bypass capacitor at a position relatively distant from the active device.
下記の特許文献１では、実装ＩＣの電源端子間にバイパスコンデンサを接続する場合、ＩＣ内部にノイズ電流源を配置し、ＩＣの内部インピーダンスおよびＩＣの外部における電流経路インピーダンスを考慮して、ＩＣから外部回路に向けて流れるノイズ電流を数値計算することによって、バイパスコンデンサの容量値および配置位置を決定している。
In
下記の特許文献２は、ＩＣの電源端子間に接続されるバイパスコンデンサの容量および配置場所を予め設定した後、バイパスコンデンサを含む電流経路におけるインピーダンス−周波数特性に基づいて評価する回路設計方法が開示されている。しかし、ＩＣ内部のインピーダンスについては何ら考慮していない。
最近の携帯電話や通信端末などで使用される周波数領域は、８００ＭＨｚから数ＧＨｚにまで到達しており、将来は１０ＧＨｚ程度のより高い高周波領域も視野に入れる必要がある。使用周波数が高くなると、電源ラインや信号ラインに沿って流れるノイズだけでなく、ライン間の電磁界的な結合を介して相互干渉するノイズも考慮しなければならない。 The frequency range used in recent cellular phones and communication terminals has reached 800 MHz to several GHz, and in the future, it is necessary to consider a higher frequency range of about 10 GHz. When the operating frequency increases, not only noise flowing along the power supply line and signal line, but also noise that interferes with each other through electromagnetic coupling between the lines must be considered.
特許文献１，２ともに、特定のＩＣに関するバイパスコンデンサを最適化する手法を提案している。しかしながら、これらの手法はライン間の電磁界的な結合を介して相互干渉するノイズは考慮されていない。
Both
本発明の目的は、ＧＨｚオーダーまたはそれ以上の高周波領域において、バイパスコンデンサの容量値および実装位置を最適化できる回路基板の設計方法および設計支援装置を提供することである。 An object of the present invention is to provide a circuit board design method and design support apparatus capable of optimizing the capacitance value and mounting position of a bypass capacitor in a high-frequency region of the order of GHz or higher.
また本発明の目的は、この回路基板の設計方法をコンピュータで実行するためのプログラムおよび該プログラムを記録した記録媒体を提供することである。 Another object of the present invention is to provide a program for executing the circuit board design method on a computer and a recording medium on which the program is recorded.
本発明に係る回路基板の設計方法は、電源ライン、グランドライン、信号ライン、デバイスが配置される回路基板において、電源ラインとグランドラインの間に接続されるバイパスコンデンサの容量値および実装位置を決定するための回路基板の設計方法であって、
バイパスコンデンサが接続される第１配線を特定するステップと、
ノイズ源となるデバイスの端子が接続される第２配線を特定するステップと、
第１配線の配線形状、配線位置、基板の層数、厚み、配線を形成する導体の物性値、基板の絶縁体を形成する絶縁体の物性値の中から選ばれる少なくとも一つの情報および第１配線に接続されるデバイスのインピーダンスをそれぞれ取得するステップと、
第２配線の配線形状、配線位置、基板の層数、厚み、配線を形成する導体の物性値、基板の絶縁体を形成する絶縁体の物性値の中から選ばれる少なくとも一つの情報および第２配線に接続されるデバイスのインピーダンスをそれぞれ取得するステップと、
取得した情報および各インピーダンスを用いて、第１配線と第２の配線の結合を介した、ノイズ源デバイスの端子と第１配線に接続されるデバイスの端子との間の結合量を計算するステップと、
前記バイパスコンデンサの候補容量値および候補位置を選択し、前記結合量を用いてノイズ源から第１配線に接続されるデバイスへの干渉信号量を計算することによって、前記バイパスコンデンサの容量値および実装位置を決定するステップとを含むことを特徴とする。
A circuit board design method according to the present invention determines a capacitance value and a mounting position of a bypass capacitor connected between a power line and a ground line in a circuit board on which a power line, a ground line, a signal line, and a device are arranged. A circuit board design method for
Identifying a first wiring to which a bypass capacitor is connected;
Identifying a second wiring to which a terminal of a device serving as a noise source is connected;
At least one information selected from the wiring shape of the first wiring, the wiring position, the number of layers of the substrate, the thickness, the physical property value of the conductor forming the wiring, the physical property value of the insulator forming the insulator of the substrate, and the first Obtaining the impedance of each device connected to the wiring;
At least one information selected from the wiring shape of the second wiring, the wiring position, the number of layers of the substrate, the thickness, the physical property value of the conductor forming the wiring, the physical property value of the insulator forming the insulator of the substrate, and the second Obtaining the impedance of each device connected to the wiring;
A step of calculating a coupling amount between the terminal of the noise source device and the terminal of the device connected to the first wiring through the coupling of the first wiring and the second wiring, using the acquired information and each impedance. When,
By selecting the candidate capacitance value and candidate position of the bypass capacitor and calculating the amount of interference signal from the noise source to the device connected to the first wiring using the coupling amount, the capacitance value and implementation of the bypass capacitor Determining a position.
本発明において、前記干渉信号量計算ステップは、ノイズ源が発生する信号の周波数スペクトルと、第１および第２配線に接続されるデバイス端子間の結合量の周波数依存性とを用いて、干渉信号量の周波数スペクトルを計算することが好ましい。 In the present invention, the interference signal amount calculation step uses the frequency spectrum of the signal generated by the noise source and the frequency dependency of the coupling amount between the device terminals connected to the first and second wirings to generate an interference signal. It is preferable to calculate the frequency spectrum of the quantity.
また本発明において、前記容量値および実装位置決定ステップは、第１配線についてＭ個（Ｍは１以上の整数）の候補位置を設定するステップと、
バイパスコンデンサについてＮ個（Ｎは１以上の整数）の候補容量値を設定するステップと、
Ｍ個の候補位置およびＮ個の候補容量値の複数の組合せ（Ｍ，Ｎの少なくとも一方は２以上の整数）について、Ｍ×Ｎ個の干渉信号量を計算するステップと、
Ｍ×Ｎ個の干渉信号量の中から、予め第１配線に接続されるデバイスの端子に設定した閾値以下の干渉信号量となる候補位置および候補容量値の組合せを取得するステップとを含むことが好ましい。
In the present invention, the capacitance value and mounting position determining step includes setting M (M is an integer of 1 or more) candidate positions for the first wiring;
Setting N (N is an integer equal to or greater than 1) candidate capacitance values for the bypass capacitors;
Calculating M × N interference signal amounts for a plurality of combinations of M candidate positions and N candidate capacity values (at least one of M and N is an integer of 2 or more);
Obtaining a combination of a candidate position and a candidate capacitance value that is an interference signal amount equal to or less than a threshold value set in advance at a terminal of a device connected to the first wiring from among M × N interference signal amounts. Is preferred.
また本発明において、前記容量値および実装位置決定ステップは、第１配線についてＭ個（Ｍは１以上の整数）の候補位置を設定するステップと、
バイパスコンデンサについてＮ個（Ｎは１以上の整数）の候補容量値を設定するステップと、
各候補位置および各候補容量値の複数の組合せ（Ｍ，Ｎの少なくとも一方は２以上の整数）の中から１つの組合せについて干渉信号量を計算するステップと、
計算した干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較するステップと、
計算した干渉信号量が閾値以下になるまで、候補位置および候補容量値の組合せを変化させて前記計算ステップおよび前記比較ステップを繰り返すステップとを含むことが好ましい。
In the present invention, the capacitance value and mounting position determining step includes setting M (M is an integer of 1 or more) candidate positions for the first wiring;
Setting N (N is an integer equal to or greater than 1) candidate capacitance values for the bypass capacitors;
Calculating an interference signal amount for one combination among a plurality of combinations of each candidate position and each candidate capacity value (at least one of M and N is an integer of 2 or more);
Comparing the calculated interference signal amount with a threshold value set in advance on a device terminal connected to the first wiring;
It is preferable to include a step of repeating the calculation step and the comparison step while changing the combination of the candidate position and the candidate capacitance value until the calculated interference signal amount becomes equal to or less than a threshold value.
また本発明において、バイパスコンデンサの候補容量値には、ゼロを含むことが好ましい。 In the present invention, the candidate capacitance value of the bypass capacitor preferably includes zero.
また本発明において、前記容量値および実装位置決定ステップによって決定されたバイパスコンデンサの容量値および実装位置に関する干渉信号量と、容量値がゼロであるときの干渉信号量とを比較するステップと含むことが好ましい。 The present invention also includes a step of comparing the amount of interference signal related to the capacitance value and mounting position of the bypass capacitor determined in the capacitance value and mounting position determining step with the amount of interference signal when the capacitance value is zero. Is preferred.
また本発明は、上記回路基板の設計方法をコンピュータで実行するためのプログラムを提供する。 The present invention also provides a program for executing the above circuit board design method on a computer.
また本発明は、上記回路基板の設計方法をコンピュータで実行するためのプログラムを記録した記録媒体を提供する。 The present invention also provides a recording medium recording a program for executing the circuit board design method on a computer.
また本発明に係る回路基板の設計支援装置は、電源ライン、グランドラインおよび信号ラインの配線形状、配線位置、基板の層数、厚み、配線を形成する導体の物性値、基板の絶縁体を形成する絶縁体の物性値の中から選ばれる配線情報、搭載部品の実装位置を格納した回路基板データベースと、
回路基板に搭載される受動部品および能動デバイスの特性情報および実装位置を格納した部品データベースと、
回路基板データベースおよび部品データベースを参照して、解析対象となる配線、受動部品および能動デバイスを特定するための解析対象特定手段と、
解析対象特定手段によって特定した、前記配線情報および受動部品および能動デバイスのインピーダンスをそれぞれ取得するためのインピーダンス取得手段と、
取得した各インピーダンスを用いて、端子間の結合量を計算するための結合量計算手段と、
計算した結合量を用いて、任意のノイズ源から特定の能動デバイスへの干渉信号量を計算する干渉信号量計算手段と、
計算した干渉信号量に基づいて、電源ラインとグランドラインの間に接続されるバイパスコンデンサの容量値および実装位置を決定する容量値および実装位置決定手段とを備えることを特徴とする。
The circuit board design support apparatus according to the present invention forms the wiring shape, wiring position, number of layers, thickness of the board, physical properties of the conductor forming the wiring, and the insulator of the board. A circuit board database storing wiring information selected from physical property values of the insulator to be mounted, mounting positions of mounted components, and
A component database storing characteristic information and mounting positions of passive components and active devices mounted on a circuit board;
An analysis target specifying means for specifying wiring, passive components and active devices to be analyzed with reference to the circuit board database and the component database;
Impedance acquisition means for acquiring the wiring information and the impedance of the passive component and the active device specified by the analysis target specifying means;
Using each acquired impedance, a coupling amount calculation means for calculating the coupling amount between the terminals,
An interference signal amount calculation means for calculating an interference signal amount from an arbitrary noise source to a specific active device using the calculated coupling amount;
And a capacitance value and mounting position determining means for determining a capacitance value and a mounting position of a bypass capacitor connected between the power supply line and the ground line based on the calculated interference signal amount.
本発明によれば、評価デバイスが接続される第１配線に関する各種インピーダンスおよび、ノイズ源デバイスの端子が接続される第２配線に関する各種インピーダンスをそれぞれ取得し、そして第１配線と第２の配線に接続されるデバイス端子間の結合量を計算し、計算した結合量を用いて評価デバイスへの干渉信号量を計算する。 According to the present invention, various impedances related to the first wiring to which the evaluation device is connected and various impedances related to the second wiring to which the terminal of the noise source device is connected are obtained, and the first wiring and the second wiring are obtained. The amount of coupling between the connected device terminals is calculated, and the amount of interference signal to the evaluation device is calculated using the calculated amount of coupling.
計算した干渉信号量に基づいて、前記バイパスコンデンサの容量値および実装位置を決定している。従って、ＧＨｚオーダーまたはそれ以上の高い周波領域においても、ライン間の電磁界的な結合も考慮することによって、バイパスコンデンサの容量値および実装位置を高精度に最適化することができる。 Based on the calculated interference signal amount, the capacitance value and mounting position of the bypass capacitor are determined. Therefore, the capacitance value and mounting position of the bypass capacitor can be optimized with high accuracy in consideration of electromagnetic coupling between lines even in a high frequency range of the order of GHz or higher.
また、干渉信号量計算ステップにおいて、ノイズ源が発生する信号の周波数スペクトルと、第１および第２配線間の結合量の周波数依存性とを用いて、干渉信号量の周波数スペクトルを計算している。これにより使用周波数と干渉信号量の周波数スペクトルとの関係を正確に把握できる。さらに、干渉信号量のレベル判定を行う場合、周波数別に設定した閾値を使用することによって、より綿密なレベル判定を実施できる。 In the interference signal amount calculation step, the frequency spectrum of the interference signal amount is calculated using the frequency spectrum of the signal generated by the noise source and the frequency dependency of the coupling amount between the first and second wirings. . This makes it possible to accurately grasp the relationship between the used frequency and the frequency spectrum of the interference signal amount. Further, when the level determination of the interference signal amount is performed, a more detailed level determination can be performed by using a threshold set for each frequency.
また、容量値および実装位置決定ステップにおいて、Ｍ個の候補位置とＮ個の候補容量値の組合せについてＭ×Ｎ個の干渉信号量を計算した後、予め第１配線に接続されるデバイス端子に設定した閾値以下の干渉信号量となる候補位置および候補容量値の組合せを探索している。これによりバイパスコンデンサの最適な容量値および実装位置を網羅的に把握することができる。従って、最も優れた容量値および実装位置が、別の理由（例えば、調達困難性や部品コスト、パターニングの制約）で不採用になったとしても、新たな回路設計を行うことなく、次に優れた容量値および実装位置を直ちに採用することができる。 Further, in the capacitance value and mounting position determination step, after calculating M × N interference signal amounts for combinations of M candidate positions and N candidate capacitance values, the device terminals connected to the first wiring in advance are calculated. A search is made for a combination of a candidate position and a candidate capacity value that provides an interference signal amount equal to or less than the set threshold value. This makes it possible to comprehensively grasp the optimum capacitance value and mounting position of the bypass capacitor. Therefore, even if the most excellent capacitance value and mounting position are not adopted due to other reasons (for example, procurement difficulty, component cost, patterning constraints), the next best without performing new circuit design. The capacity value and mounting position can be adopted immediately.
なお、Ｍ個の候補位置とＮ個の候補容量値の組合せについてＭ×Ｎ個の干渉信号量を計算する場合、１）Ｎ個の候補容量値の中から選択した１つの候補容量値についてＭ個の干渉信号量を計算し、次に、別の候補容量値についてＭ個の干渉信号量を計算し、以下同様に繰り返す方法と、２）Ｍ個の候補位置の中から選択した１つの候補位置についてＮ個の干渉信号量を計算し、次に、別の候補位置についてＮ個の干渉信号量を計算し、以下同様に繰り返す方法、が採用できる。 When calculating M × N interference signal amounts for combinations of M candidate positions and N candidate capacity values, 1) M for one candidate capacity value selected from N candidate capacity values. A method of calculating M interference signal amounts, then calculating M interference signal amounts for another candidate capacity value, and so on, and 2) one candidate selected from M candidate positions It is possible to employ a method of calculating N interference signal amounts for a position, calculating N interference signal amounts for another candidate position, and repeating in the same manner.
また、容量値および実装位置決定ステップにおいて、Ｍ個の候補位置とＮ個の候補容量値の組合せについて、１つの組合せごとに干渉信号量の計算と閾値判定を行うことも可能である。これにより最も優れた組合せであるかは不明であるが、網羅的な計算を実行する場合と比べて、閾値判定に合格した組合せを素早く把握することができる。 Further, in the capacity value and mounting position determination step, it is also possible to calculate the interference signal amount and determine the threshold value for each combination of M candidate positions and N candidate capacity values. Although it is unknown whether this is the most excellent combination, it is possible to quickly grasp the combination that has passed the threshold determination as compared with the case where exhaustive calculation is performed.
また、バイパスコンデンサの候補容量値としてゼロを含むことによって、バイパスコンデンサのインピーダンスが無限大である状態、即ち、バイパスコンデンサが何ら接続されていない状態での干渉信号量を計算することができる。この干渉信号量が許容レベルであれば、バイパスコンデンサは省略可能であると判断できる。 Further, by including zero as a candidate capacitance value of the bypass capacitor, it is possible to calculate the amount of interference signal in a state where the impedance of the bypass capacitor is infinite, that is, a state where no bypass capacitor is connected. If this interference signal amount is at an acceptable level, it can be determined that the bypass capacitor can be omitted.
また、最適化された容量値および実装位置に関する干渉信号量と、容量値がゼロであるときの干渉信号量とを比較して、後者の干渉信号量が前者の干渉信号量より低ければ、バイパスコンデンサは省略可能であると判断できる。 In addition, the interference signal amount related to the optimized capacitance value and the mounting position is compared with the interference signal amount when the capacitance value is zero, and if the latter interference signal amount is lower than the former interference signal amount, bypass is performed. It can be determined that the capacitor can be omitted.
（第１実施形態）
図１は、設計対象となる回路基板の一例を示す等価回路図である。回路基板は、一般に、ＩＣ（集積回路）、トランジスタ、ダイオード等の能動デバイスと、コンデンサ、インダクタ、抵抗等の受動部品と、電源ライン、グランドライン、信号ライン等の各種配線が設けられる。基板形態として、電気絶縁性の基板片面に配線パターンを設けて片面または両面に部品を実装したタイプ、基板両面に配線パターンを設けて片面または両面に部品を実装したタイプ、中間層に配線パターンを設けた多層基板の片面または両面に部品を実装したタイプ、などがあり、いずれにも本発明は適用可能である。
(First embodiment)
FIG. 1 is an equivalent circuit diagram showing an example of a circuit board to be designed. The circuit board is generally provided with active devices such as IC (integrated circuit), transistors, and diodes, passive components such as capacitors, inductors, and resistors, and various wirings such as power supply lines, ground lines, and signal lines. As a board form, a wiring pattern is provided on one side of an electrically insulating board and parts are mounted on one or both sides. A wiring pattern is provided on both sides of a board and parts are mounted on one or both sides. A wiring pattern is provided on an intermediate layer. There are types in which components are mounted on one or both sides of a provided multilayer substrate, and the present invention can be applied to any of them.
図１において、能動デバイスとして４つのデバイスＱ１〜Ｑ４が配置され、デバイスＱ２の出力端子およびデバイスＱ４の入力端子に接続された信号ラインから、デバイスＱ１，Ｑ３の電源端子に接続された電源ラインへのノイズ干渉を評価する場合を典型例として示している。なお実際には、デバイスＱ１，Ｑ３に接続される信号ラインおよびデバイスＱ２，Ｑ４に接続される電源ラインも存在するが、これらは評価対象としていないため、図示を省略している。 In FIG. 1, four devices Q1 to Q4 are arranged as active devices, from a signal line connected to the output terminal of device Q2 and an input terminal of device Q4 to a power supply line connected to the power supply terminals of devices Q1 and Q3. The case of evaluating noise interference is shown as a typical example. In practice, there are signal lines connected to the devices Q1 and Q3 and power supply lines connected to the devices Q2 and Q4. However, these are not shown in the figure and are not shown.
デバイスＱ１〜Ｑ４の各グランド端子は、回路基板のグランドラインに接続されている。電源ラインは、理解容易のため、３つの線路Ｚ１ａ，Ｚ１ｂ，Ｚ１ｃが縦続接続されたラインとして表現している。バイパスコンデンサ（略称：パスコン）Ｃｐは、図１に示すように、デバイスＱ１と線路Ｚ１ａの接続点とグランドラインとの間に接続する場合と、線路Ｚ１ｂ，Ｚ１ｃの接続点とグランドラインとの間に接続する場合と、線路Ｚ１ａ，Ｚ１ｂの接続点とグランドラインとの間に接続する場合と、線路Ｚ１ｃとデバイスＱ３の接続点とグランドラインとの間に接続する場合とが考えられる。一般に、電源ラインをＫ個の縦続線路で表現した場合、パスコンの実装位置は（Ｋ＋１）個の接続点の中から選択できる。 The ground terminals of the devices Q1 to Q4 are connected to the ground line of the circuit board. The power supply line is expressed as a line in which three lines Z1a, Z1b, and Z1c are connected in cascade for easy understanding. As shown in FIG. 1, the bypass capacitor (abbreviation: bypass capacitor) Cp is connected between the connection point of the device Q1 and the line Z1a and the ground line, and between the connection point of the lines Z1b and Z1c and the ground line. , A connection point between the lines Z1a and Z1b and the ground line, and a connection point between the connection line between the line Z1c and the device Q3 and the ground line. In general, when the power supply line is expressed by K cascade lines, the mounting position of the bypass capacitor can be selected from (K + 1) connection points.
信号ラインも、理解容易のため、３つの線路Ｚ２ａ，Ｚ２ｂ，Ｚ２ｃが縦続接続されたラインとして表現している。ここでは、信号ラインの中間線路Ｚ２ｂと電源ラインの中間線路Ｚ１ｂが近接して、電磁界的な結合が生ずる場合を示している。一般に、電源ラインをＫ個の縦続線路で表現し、信号ラインをＬ個の縦続線路で表現した場合、線路間の電磁界結合は（Ｋ×Ｌ）個の組合せが考えられる。 The signal line is also expressed as a line in which three lines Z2a, Z2b, and Z2c are cascade-connected for easy understanding. Here, the case where the intermediate line Z2b of the signal line and the intermediate line Z1b of the power supply line are close to each other and electromagnetic coupling occurs is shown. In general, when the power supply line is represented by K cascade lines and the signal line is represented by L cascade lines, (K × L) combinations of electromagnetic field coupling between the lines are conceivable.
ここでは、デバイスＱ１をノイズ干渉を受ける評価デバイスとし、デバイスＱ２をノイズ発生源として説明するが、任意のデバイスを評価デバイスまたはノイズ発生源として設定することが可能である。 Here, the device Q1 is described as an evaluation device that receives noise interference and the device Q2 is described as a noise generation source. However, any device can be set as an evaluation device or a noise generation source.
図２は、デバイスおよび線路をインピーダンス換算した等価回路図である。デバイスＱ１，Ｑ３は、電源ライン側から見たインピーダンスＺＱ１，ＺＱ３で表現できる。デバイスＱ２の出力端子はインピーダンスＺＱ２で表現でき、デバイスＱ４の入力端子はインピーダンスＺＱ４で表現できる。 FIG. 2 is an equivalent circuit diagram in which the impedance of the device and the line is converted. The devices Q1 and Q3 can be expressed by impedances ZQ1 and ZQ3 viewed from the power supply line side. The output terminal of the device Q2 can be expressed by the impedance ZQ2, and the input terminal of the device Q4 can be expressed by the impedance ZQ4.
電源ラインは、７個の線路Ｚ１ａ〜Ｚ１ｇの縦続接続で表現し、信号ラインは、３個の線路Ｚ２ａ〜Ｚ２ｃの縦続接続で表現し、電磁界的な結合は線路Ｚ１ｄと線路Ｚ２ｂとの間で生じている。パスコンＣｐは、インピーダンスＺＣｐで表現され、線路Ｚ１ａ〜Ｚ１ｇの８個の接続点のうちのいずれかに接続される。 The power line is expressed by a cascade connection of seven lines Z1a to Z1g, the signal line is expressed by a cascade connection of three lines Z2a to Z2c, and electromagnetic coupling is between the lines Z1d and Z2b. Has occurred. The bypass capacitor Cp is expressed by an impedance ZCp, and is connected to one of eight connection points of the lines Z1a to Z1g.
グランドラインは、理解容易のため、インピーダンスがゼロの理想グランドとして表現しているが、必要に応じて、有限のインピーダンスを持つ複数の線路のネックワークとして表現することも可能である。 The ground line is expressed as an ideal ground having zero impedance for easy understanding, but can be expressed as a neckwork of a plurality of lines having a finite impedance as necessary.
図３は、本発明に係る回路基板の設計支援装置の一例を示す説明図である。設計支援装置は、各種ソフトウエアが搭載されたパーソナルコンピュータで構成される。パーソナルコンピュータは、一般に、キーボードなどの入力デバイス、マウスなどのポインティングデバイス、液晶パネルなどの表示デバイス、ハードディスクや光ディスクなどの大容量記憶デバイス、マイクロプロセッサなどの演算デバイス、ネットワークデバイスなどで構成される。 FIG. 3 is an explanatory diagram showing an example of a circuit board design support apparatus according to the present invention. The design support apparatus is composed of a personal computer on which various types of software are installed. A personal computer is generally composed of an input device such as a keyboard, a pointing device such as a mouse, a display device such as a liquid crystal panel, a mass storage device such as a hard disk and an optical disk, an arithmetic device such as a microprocessor, a network device, and the like.
回路設計に必要な情報、例えば、電源ライン、グランドラインおよび信号ライン等の配線情報、回路基板に搭載される受動部品および能動デバイスの電気特性情報（特に、インピーダンス等）および実装位置、向き、形状、ならびにノイズ解析条件などは、キーボードやマウスを用いて入力したり、大容量記憶デバイスに格納されたファイルから入力したり、あるいはネットワーク経由で他のコンピュータから入力することが可能である。解析結果は、表示デバイスの画面上に表示したり、大容量記憶デバイスに格納したり、ネットワーク経由で他のコンピュータやプリンタへ出力することが可能である。 Information necessary for circuit design, such as wiring information such as power supply lines, ground lines, and signal lines, electrical characteristic information (especially impedance, etc.) of passive components and active devices mounted on the circuit board, and mounting position, orientation, and shape The noise analysis conditions and the like can be input using a keyboard or mouse, input from a file stored in a mass storage device, or input from another computer via a network. The analysis result can be displayed on the screen of the display device, stored in a mass storage device, or output to another computer or printer via a network.
結合量解析用のソフトウエアとして、回路シミュレータ（例えば、製品名：アジレントADS）や電磁界解析シミュレータ（例えば、製品名：アジレントMomentum）などが採用可能である。 A circuit simulator (for example, product name: Agilent ADS), an electromagnetic field analysis simulator (for example, product name: Agilent Momentum), or the like can be used as the software for coupling amount analysis.
図３に示すように、設計支援装置は、機能別に、部品データベースＤＢ１と、回路基板データベースＤＢ２と、解析エンジンＥＮＧなどを備える。部品データベースＤＢ１は、回路基板に搭載される受動部品および能動デバイスの電気特性情報および実装位置などを格納する。回路基板データベースＤＢ２は、電源ライン、グランドラインおよび信号ラインの配線情報などを格納する。その他に、評価デバイスおよびノイズ源の設定、電源ラインと信号ラインとの間の近接部分での相対位置情報（例えば、近接間隔、並行距離等）、ノイズ源が発生する信号レベルや信号スペクトルなど、ノイズ解析条件を格納するための解析条件データベースなどが設けられる。なお、「相対位置情報」は、図１のＺ２ｂ，Ｚ１ｂを電磁界的な結合が生じる線路(他の線路は電磁界結合の無い単独線路)と扱うように、電磁界結合の有無を判断するために用いる情報である。 As shown in FIG. 3, the design support apparatus includes a component database DB1, a circuit board database DB2, an analysis engine ENG, and the like for each function. The component database DB1 stores electrical characteristic information and mounting positions of passive components and active devices mounted on the circuit board. The circuit board database DB2 stores power supply line, ground line, signal line wiring information, and the like. Besides, setting of evaluation device and noise source, relative position information in proximity part between power line and signal line (for example, proximity interval, parallel distance, etc.), signal level and signal spectrum generated by noise source, etc. An analysis condition database for storing noise analysis conditions is provided. Note that the “relative position information” determines whether or not electromagnetic coupling is present so that Z2b and Z1b in FIG. 1 are treated as lines in which electromagnetic coupling occurs (other lines are single lines without electromagnetic coupling). This information is used for this purpose.
解析エンジンＥＮＧは、回路基板データベースＤＢ２および部品データベースＤＢ１を参照して、解析対象となる配線、受動部品および能動デバイスを特定するための解析対象プログラムと、解析対象プログラムによって特定した、配線の配線情報および受動部品および能動デバイスのインピーダンスをそれぞれ取得するためのインピーダンス取得プログラムと、取得した配線情報および各インピーダンスを用いて、デバイス端子間の結合量を計算するための結合量計算プログラムと、計算した結合量を用いて、任意のノイズ源から特定の能動デバイスへの干渉信号量を計算する干渉信号量計算プログラムと、計算した干渉信号量に基づいて、電源ラインとグランドラインの間に接続されるバイパスコンデンサの容量値および実装位置を決定する容量値および実装位置決定プログラムなどを含む。 The analysis engine ENG refers to the circuit board database DB2 and the component database DB1, and analyzes the wiring to be analyzed, the analysis target program for specifying the passive component and the active device, and the wiring information of the wiring specified by the analysis target program And an impedance acquisition program for acquiring the impedance of each passive component and active device, a coupling amount calculation program for calculating the coupling amount between device terminals using the acquired wiring information and each impedance, and the calculated coupling Interference signal amount calculation program that calculates the amount of interference signal from any noise source to a specific active device using the amount, and bypass connected between the power supply line and the ground line based on the calculated interference signal amount Determine the capacitance value and mounting position of the capacitor Etc. that capacitance values and mounting position determining program.
特に、干渉信号量計算プログラムは、好ましくは、図３に示すように、ノイズ源として設定されたデバイスＱ２が発生する信号の周波数スペクトルと、結合量計算プログラムが計算した配線間の結合量の周波数依存性とを用いて、評価デバイスとして設定されたデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。 In particular, the interference signal amount calculation program preferably has a frequency spectrum of a signal generated by the device Q2 set as a noise source and the frequency of the coupling amount calculated by the coupling amount calculation program as shown in FIG. Using the dependency, the frequency spectrum of the interference signal amount received by the device Q1 set as the evaluation device is calculated.
容量値および実装位置決定プログラムは、バイパスコンデンサの複数の候補位置および複数の候補容量値の中から一部または全ての組合せについて計算した各干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較して、該閾値以下の干渉信号量となる候補位置および候補容量値の組合せを決定する。その際、図３に示すように、周波数に依存する閾値を用いて、最適な実装位置および容量値を選定するのが好ましい。 The capacitance value and mounting position determination program is applied to each interference signal amount calculated for some or all combinations of a plurality of candidate positions of bypass capacitors and a plurality of candidate capacitance values and to a device terminal connected to the first wiring in advance. By comparing with the set threshold value, a combination of a candidate position and a candidate capacity value that will be an interference signal amount equal to or less than the threshold value is determined. At that time, as shown in FIG. 3, it is preferable to select an optimal mounting position and capacity value using a threshold value depending on the frequency.
例えば、周波数１ＧＨｚ，２ＧＨｚ，３ＧＨｚ，４ＧＨｚにおけるノイズ源の信号レベルをそれぞれ−２０ｄＢｍ，０ｄＢｍ，０ｄＢｍ，−３０ｄＢｍに設定して、ある回路基板の配線間結合量が各周波数ポイントに対応して−５０ｄＢ，−３０ｄＢ，−２０ｄＢ，−１０ｄＢと計算された場合、評価デバイスが受ける干渉信号量は、各周波数ポイントに対応して−７０ｄＢｍ（＝−２０−５０），−３０ｄＢｍ（＝０−３０），−２０ｄＢｍ（＝０−２０），−４０ｄＢｍ（＝−３０−１０）のように計算できる。周波数依存の閾値を用いた場合、各周波数ポイントごとに干渉信号量と閾値とを比較することによって、干渉信号量に使用したバイパスコンデンサの実装位置および容量値をより綿密に評価することができる。 For example, the signal levels of noise sources at frequencies of 1 GHz, 2 GHz, 3 GHz, and 4 GHz are set to −20 dBm, 0 dBm, 0 dBm, and −30 dBm, respectively, and the amount of coupling between wirings on a certain circuit board corresponds to each frequency point to −50 dB. , −30 dB, −20 dB, −10 dB, the amount of interference signal received by the evaluation device is −70 dBm (= −20−50), −30 dBm (= 0−30), It can be calculated as -20 dBm (= 0-20), -40 dBm (= -30-10). When the frequency-dependent threshold is used, the mounting position and the capacitance value of the bypass capacitor used for the interference signal amount can be more closely evaluated by comparing the interference signal amount and the threshold value for each frequency point.
（第２実施形態）
図４は、本発明に係る回路基板の設計方法の一例を示すフローチャートである。まずステップａ１において、部品データベースＤＢ１および回路基板データベースＤＢ２を参照して、回路基板に存在する多数の配線情報の中から解析対象となる配線情報を抽出し、例えば、図１に示すように、パスコンＣｐが接続される電源ラインと、ノイズ源となるデバイスＱ２が接続される信号ラインとを特定する。
(Second Embodiment)
FIG. 4 is a flowchart showing an example of a circuit board design method according to the present invention. First, in step a1, by referring to the component database DB1 and the circuit board database DB2, the wiring information to be analyzed is extracted from a large number of wiring information existing on the circuit board. For example, as shown in FIG. A power supply line to which Cp is connected and a signal line to which a device Q2 serving as a noise source is connected are specified.
次にステップａ２において、各種データベースを参照して、解析対象内にある各種インピーダンスを抽出する。例えば、図２に示すように、電源ラインに含まれる７個の線路Ｚ１ａ〜Ｚ１ｇの線路インピーダンスと、電源ラインの両端にあるインピーダンスＺＱ１，ＺＱ３とを取得し、さらに信号ラインに含まれる３個の線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスと、信号ラインの両端にあるインピーダンスＺＱ２，ＺＱ４とを取得する。 Next, in step a2, various impedances in the analysis target are extracted with reference to various databases. For example, as shown in FIG. 2, the line impedances of seven lines Z1a to Z1g included in the power supply line and the impedances ZQ1 and ZQ3 at both ends of the power supply line are obtained, and further, the three lines included in the signal line are acquired. The line impedances of the lines Z2a to Z2c and the impedances ZQ2 and ZQ4 at both ends of the signal line are acquired.
次にステップａ３において、電源ラインに沿ってパスコンＣｐが接続可能なＭ個（Ｍは１以上の整数）の候補位置を設定した後、初期値として１つの候補位置を指定する。例えば、図２に示すように、各線路Ｚ１ａ〜Ｚ１ｇの８個の接続点の中から全てまたは一部を候補位置として設定した場合、初期値として、例えば、デバイスＱ１と線路Ｚ１ａの接続点を指定する。 Next, in step a3, after setting M (M is an integer of 1 or more) candidate positions to which the bypass capacitors Cp can be connected along the power supply line, one candidate position is designated as an initial value. For example, as shown in FIG. 2, when all or some of the eight connection points of the lines Z1a to Z1g are set as candidate positions, for example, the connection points between the device Q1 and the line Z1a are set as initial values. specify.
次にステップａ４において、パスコンＣｐについてＮ個（Ｎは１以上の整数）の候補容量値を設定した後、初期値として１つの候補容量値を指定する。例えば、１０ｐＦ〜１００ｐＦの範囲内で１０ｐＦ間隔の候補容量値を設定した場合、初期値として、例えば、１０ｐＦを指定する。候補容量値は、一般に、等差数列や等比数列の関係で指定してもよく、あるいはランダムな関係でも構わない。また、候補容量値として、ゼロを含むことによってパスコン無し状態での干渉信号量を計算できる。 Next, in step a4, N (N is an integer of 1 or more) candidate capacity values are set for the bypass capacitor Cp, and then one candidate capacity value is designated as an initial value. For example, when a candidate capacitance value with a 10 pF interval is set within the range of 10 pF to 100 pF, for example, 10 pF is designated as the initial value. In general, the candidate capacity value may be specified in the relationship of an arithmetic progression, a geometric progression, or a random relationship. Further, by including zero as the candidate capacity value, it is possible to calculate the amount of interference signal in a state without a bypass capacitor.
次にステップａ５において、ステップａ３で指定した１つの候補位置およびステップａ４で指定した１つの候補容量値の組合せについて、線路Ｚ１ａ〜Ｚ１ｇおよび線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスとデバイスインピーダンスＺＱ１〜ＺＱ４を用いて、ノイズ源として設定されたデバイスＱ２から評価デバイスとして設定されたデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。 Next, in step a5, the line impedances of the lines Z1a to Z1g and the lines Z2a to Z2c and the device impedances ZQ1 to ZQ4 are used for one candidate position specified in the step a3 and one candidate capacitance value specified in the step a4. Thus, the frequency spectrum of the interference signal amount received by the device Q1 set as the evaluation device is calculated from the device Q2 set as the noise source. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database.
このとき、容量値ＣｐをインピーダンスＺＣｐに換算する場合、理想式ＺＣｐ＝１／（２πｆ×Ｃｐ）を用いてもよく、あるいは現実に使用するパスコンの等価回路、例えばＲＬＣ直列回路のインピーダンスを用いてもよい。 At this time, when the capacitance value Cp is converted into the impedance ZCp, the ideal formula ZCp = 1 / (2πf × Cp) may be used, or the equivalent circuit of the bypass capacitor actually used, for example, the impedance of the RLC series circuit is used. Also good.
次にステップａ６において、パスコンＣｐの候補容量値について未計算のものが存在していれば、ステップａ４に戻って、未計算の候補容量値の中から１つの候補容量値を指定する。そして、ステップａ５において、候補位置および候補容量値の他の組合せについてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。こうして１つの候補位置とＮ個の候補容量値の組合せに関する干渉信号量を計算して記憶する。 Next, in step a6, if there is an uncalculated candidate capacity value of the bypass capacitor Cp, the process returns to step a4, and one candidate capacity value is designated from the uncalculated candidate capacity values. In step a5, the frequency spectrum of the amount of interference signal received by the device Q1 is calculated for other combinations of candidate positions and candidate capacity values. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database. In this way, the interference signal amount relating to the combination of one candidate position and N candidate capacity values is calculated and stored.
次にステップａ７において、パスコンＣｐの候補位置について未計算のものが存在していれば、ステップａ３に戻って、未計算の候補位置の中から１つの候補位置を指定する。そして、ステップａ４〜ａ６を繰り返して、別の候補位置とＮ個の候補容量値の組合せに関する干渉信号量を計算して記憶する。 Next, in step a7, if there is an uncalculated candidate position of the bypass capacitor Cp, the process returns to step a3, and one candidate position is designated from the uncalculated candidate positions. Then, steps a4 to a6 are repeated to calculate and store an interference signal amount related to a combination of another candidate position and N candidate capacity values.
以下同様に、ステップａ３〜ａ７を繰り返すことによって、Ｍ個の候補位置とＮ個の候補容量値の組合せについて、Ｍ×Ｎ個の干渉信号量を計算して記憶する。 Similarly, by repeating steps a3 to a7, M × N interference signal amounts are calculated and stored for combinations of M candidate positions and N candidate capacity values.
次にステップａ８において、Ｍ×Ｎ個の干渉信号量を記憶した干渉信号量データベースを参照して、最小の干渉信号量となる組合せおよび条件を抽出する。 Next, in step a8, with reference to the interference signal amount database storing M × N interference signal amounts, combinations and conditions that provide the minimum interference signal amount are extracted.
次にステップａ９おいて、抽出した最小干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較する。最小干渉信号量が閾値以下であれば、ステップａ１０へ移行して、最小干渉信号量が得られた候補位置および候補容量値をパスコンＣｐの最適位置および最適容量値として決定する。最小干渉信号量が閾値を上回る場合は、ステップａ１１へ移行して、パスコンＣｐの最適位置および最適容量値が得られない旨の警告を表示する。 Next, in step a9, the extracted minimum interference signal amount is compared with a threshold value set in advance for a device terminal connected to the first wiring. If the minimum interference signal amount is equal to or smaller than the threshold value, the process proceeds to step a10, and the candidate position and candidate capacity value at which the minimum interference signal amount is obtained are determined as the optimal position and optimal capacity value of the bypass capacitor Cp. When the minimum interference signal amount exceeds the threshold value, the process proceeds to step a11 to display a warning that the optimum position and optimum capacitance value of the bypass capacitor Cp cannot be obtained.
図５は、干渉信号量の計算例を示す説明図である。図５（ａ）に示すように、ここでは図２の等価回路図においてパスコンＣｐの候補位置として４個の候補位置、即ち、デバイスＱ１と線路Ｚ１ａの接続点Ａ、線路Ｚ１ｃと線路Ｚ１ｄの接続点Ｂ、線路Ｚ１ｄと線路Ｚ１ｅの接続点Ｃ、線路Ｚ１ｇとデバイスＱ３の接続点Ｄを設定している。 FIG. 5 is an explanatory diagram illustrating an example of calculation of the interference signal amount. As shown in FIG. 5A, here, in the equivalent circuit diagram of FIG. 2, there are four candidate positions for the bypass capacitor Cp, that is, the connection point A between the device Q1 and the line Z1a, and the connection between the line Z1c and the line Z1d. A point B, a connection point C between the line Z1d and the line Z1e, and a connection point D between the line Z1g and the device Q3 are set.
また、パスコンＣｐの候補容量値として１０個の候補容量値、即ち、１０ｐＦ，２０ｐＦ，３０ｐＦ，４０ｐＦ，５０ｐＦ，６０ｐＦ，７０ｐＦ，８０ｐＦ，９０ｐＦ，１００ｐＦを設定している。 Further, ten candidate capacitance values, that is, 10 pF, 20 pF, 30 pF, 40 pF, 50 pF, 60 pF, 70 pF, 80 pF, 90 pF, and 100 pF are set as the candidate capacitance values of the bypass capacitor Cp.
図５（ｂ）から（ｅ）は、ノイズ源として設定したデバイスＱ２の周波数スペクトルを、すべての周波数において０ｄＢｍと設定し、図５（ｂ）は、候補位置として接続点Ａを選択し、１０個の候補容量値についてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算した結果を示す。図５（ｃ）は、候補位置として接続点Ｂを選択し、１０個の候補容量値についてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算した結果を示す。図５（ｄ）は、候補位置として接続点Ｃを選択し、１０個の候補容量値についてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算した結果を示す。図５（ｅ）は、候補位置として接続点Ｄを選択し、１０個の候補容量値についてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算した結果を示す。従って、４個の候補位置および１０個の候補容量値についての４０個の組合せに対応した干渉信号量の周波数スペクトルが得られている。 FIGS. 5B to 5E set the frequency spectrum of the device Q2 set as a noise source to 0 dBm at all frequencies, and FIG. 5B selects the connection point A as a candidate position. The result of having calculated the frequency spectrum of the amount of interference signals which device Q1 receives about the number of candidate capacity values is shown. FIG. 5C shows the result of calculating the frequency spectrum of the amount of interference signal received by the device Q1 with respect to 10 candidate capacity values by selecting the connection point B as a candidate position. FIG. 5 (d) shows the result of calculating the frequency spectrum of the amount of interference signal received by the device Q1 for 10 candidate capacitance values by selecting the connection point C as a candidate position. FIG. 5 (e) shows the result of calculating the frequency spectrum of the amount of interference signal received by the device Q1 with respect to 10 candidate capacity values by selecting the connection point D as a candidate position. Therefore, the frequency spectrum of the interference signal amount corresponding to 40 combinations of 4 candidate positions and 10 candidate capacity values is obtained.
図５（ｆ）は、周波数１ＧＨｚでの干渉信号量を４０個の組合せについて整理した結果を示すテーブルである。図４のステップａ９における判定閾値を、例えば、−３０ｄＢｍに設定した場合、候補位置と候補容量値の組合せ（点Ａ，５０ｐＦ）（点Ｂ，３０ｐＦ）（点Ｂ，４０ｐＦ）（点Ｂ，５０ｐＦ）（点Ｂ，６０ｐＦ）（点Ｂ，７０ｐＦ）（点Ｂ，８０ｐＦ）（点Ｂ，９０ｐＦ）（点Ｂ，１００ｐＦ）の１ＧＨｚにおける干渉信号量が閾値以下になり、そのうち（点Ｂ，５０ｐＦ）の組合せが最小干渉信号量を示すことが判る。従って、図２の等価回路図において、容量値５０ｐＦのパスコンＣｐを、線路Ｚ１ｃと線路Ｚ１ｄの接続点Ｂに接続すれば、最良な結果が得られると判断できる。 FIG. 5F is a table showing the result of arranging the interference signal amounts at a frequency of 1 GHz for 40 combinations. When the determination threshold value in step a9 in FIG. 4 is set to, for example, −30 dBm, a combination of a candidate position and a candidate capacitance value (point A, 50 pF) (point B, 30 pF) (point B, 40 pF) (point B, 50 pF) ) (Point B, 60 pF) (Point B, 70 pF) (Point B, 80 pF) (Point B, 90 pF) (Point B, 100 pF) The interference signal amount at 1 GHz is less than the threshold value, of which (Point B, 50 pF) It can be seen that the combination of 示 す indicates the minimum interference signal amount. Therefore, in the equivalent circuit diagram of FIG. 2, it can be determined that the best result can be obtained by connecting the bypass capacitor Cp having the capacitance value of 50 pF to the connection point B between the line Z1c and the line Z1d.
このように本実施形態では、Ｍ×Ｎ個の全ての組合せについて干渉信号量を計算しているため、パスコンＣｐの最適位置および最適容量値についての傾向や特性を把握することができる。 Thus, in this embodiment, since the interference signal amount is calculated for all M × N combinations, the tendency and characteristics of the optimum position and optimum capacity value of the bypass capacitor Cp can be grasped.
（第３実施形態）
図６は、本発明に係る回路基板の設計方法の他の例を示すフローチャートである。ここでは、Ｍ個の候補位置とＮ個の候補容量値の組合せについてＭ×Ｎ個の干渉信号量を計算する際、パスコンＣｐの候補容量値を外側ループで計算し、パスコンＣｐの候補位置を内側ループで計算している。
(Third embodiment)
FIG. 6 is a flowchart showing another example of the circuit board designing method according to the present invention. Here, when M × N interference signal amounts are calculated for a combination of M candidate positions and N candidate capacity values, the candidate capacity value of the bypass capacitor Cp is calculated by the outer loop, and the candidate position of the bypass capacitor Cp is calculated. It is calculated in the inner loop.
まずステップｂ１において、部品データベースＤＢ１および回路基板データベースＤＢ２を参照して、回路基板に存在する多数の配線情報の中から解析対象となる配線情報を抽出し、例えば、図１に示すように、パスコンＣｐが接続される電源ラインと、ノイズ源となるデバイスＱ２が接続される信号ラインとを特定する。 First, in step b1, by referring to the component database DB1 and the circuit board database DB2, the wiring information to be analyzed is extracted from a large number of wiring information existing on the circuit board. For example, as shown in FIG. A power supply line to which Cp is connected and a signal line to which a device Q2 serving as a noise source is connected are specified.
次にステップｂ２において、各種データベースを参照して、解析対象内にある各種インピーダンスを抽出する。例えば、図２に示すように、電源ラインに含まれる７個の線路Ｚ１ａ〜Ｚ１ｇの線路インピーダンスと、電源ラインの両端にあるインピーダンスＺＱ１，ＺＱ３とを取得し、さらに信号ラインに含まれる３個の線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスと、信号ラインの両端にあるインピーダンスＺＱ２，ＺＱ４とを取得する。 Next, in step b2, various impedances in the analysis target are extracted with reference to various databases. For example, as shown in FIG. 2, the line impedances of seven lines Z1a to Z1g included in the power supply line and the impedances ZQ1 and ZQ3 at both ends of the power supply line are obtained, and further, the three lines included in the signal line are acquired. The line impedances of the lines Z2a to Z2c and the impedances ZQ2 and ZQ4 at both ends of the signal line are acquired.
さらにステップｂ２では、解析条件データベースを参照して、電源ラインと信号ラインとの間の近接部分での相対位置情報を取得する。 Furthermore, in step b2, the relative position information in the proximity portion between the power supply line and the signal line is acquired with reference to the analysis condition database.
次にステップｂ３において、パスコンＣｐについてＮ個（Ｎは１以上の整数）の候補容量値を設定した後、初期値として１つの候補容量値を指定する。例えば、１０ｐＦ〜１００ｐＦの範囲内で１０ｐＦ間隔の候補容量値を設定した場合、初期値として、例えば、１０ｐＦを指定する。候補容量値は、一般に、等差数列や等比数列の関係で指定してもよく、あるいはランダムな関係でも構わない。また、候補容量値として、ゼロを含むことによってパスコン無し状態での干渉信号量を計算できる。 Next, in step b3, N (N is an integer of 1 or more) candidate capacity values are set for the bypass capacitor Cp, and then one candidate capacity value is designated as an initial value. For example, when a candidate capacitance value with a 10 pF interval is set within the range of 10 pF to 100 pF, for example, 10 pF is designated as the initial value. In general, the candidate capacity value may be specified in the relationship of an arithmetic progression, a geometric progression, or a random relationship. Further, by including zero as the candidate capacity value, it is possible to calculate the amount of interference signal in a state without a bypass capacitor.
次にステップｂ４において、電源ラインに沿ってパスコンＣｐが接続可能なＭ個（Ｍは１以上の整数）の候補位置を設定した後、初期値として１つの候補位置を指定する。例えば、図２に示すように、各線路Ｚ１ａ〜Ｚ１ｇの８個の接続点の中から全てまたは一部を候補位置として設定した場合、初期値として、例えば、デバイスＱ１と線路Ｚ１ａの接続点を指定する。 Next, in step b4, M candidate positions (M is an integer of 1 or more) that can be connected to the bypass capacitor Cp along the power supply line are set, and then one candidate position is designated as an initial value. For example, as shown in FIG. 2, when all or some of the eight connection points of the lines Z1a to Z1g are set as candidate positions, for example, the connection points between the device Q1 and the line Z1a are set as initial values. specify.
次にステップｂ５において、ステップｂ３で指定した１つの候補容量値およびステップｂ４で指定した１つの候補位置の組合せについて、線路Ｚ１ａ〜Ｚ１ｇおよび線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスとデバイスインピーダンスＺＱ１〜ＺＱ４を用いて、ノイズ源として設定されたデバイスＱ２から評価デバイスとして設定されたデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。 Next, in step b5, the line impedances of the lines Z1a to Z1g and the lines Z2a to Z2c and the device impedances ZQ1 to ZQ4 are used for the combination of one candidate capacitance value designated in step b3 and one candidate position designated in step b4. Thus, the frequency spectrum of the interference signal amount received by the device Q1 set as the evaluation device is calculated from the device Q2 set as the noise source. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database.
このとき、容量値ＣｐをインピーダンスＺＣｐに換算する場合、理想式ＺＣｐ＝１／（２πｆ×Ｃｐ）を用いてもよく、あるいは現実に使用するパスコンの等価回路、例えばＲＬＣ直列回路のインピーダンスを用いてもよい。 At this time, when the capacitance value Cp is converted into the impedance ZCp, the ideal formula ZCp = 1 / (2πf × Cp) may be used, or the equivalent circuit of the bypass capacitor actually used, for example, the impedance of the RLC series circuit is used. Also good.
次にステップｂ６において、パスコンＣｐの候補位置について未計算のものが存在していれば、ステップｂ４に戻って、未計算の候補位置の中から１つの候補位置を指定する。そして、ステップｂ５において、候補容量値および候補位置の他の組合せについてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。こうして１つの候補容量値とＭ個の候補位置の組合せに関する干渉信号量を計算して記憶する。 Next, in step b6, if there is an uncalculated candidate position of the bypass capacitor Cp, the process returns to step b4, and one candidate position is designated from the uncalculated candidate positions. In step b5, the frequency spectrum of the amount of interference signal received by the device Q1 is calculated for other combinations of candidate capacity values and candidate positions. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database. Thus, the interference signal amount relating to the combination of one candidate capacitance value and M candidate positions is calculated and stored.
次にステップｂ７において、パスコンＣｐの候補容量値について未計算のものが存在していれば、ステップｂ３に戻って、未計算の候補容量値の中から１つの候補容量値を指定する。そして、ステップｂ４〜ｂ６を繰り返して、別の候補容量値とＭ個の候補位置の組合せに関する干渉信号量を計算して記憶する。 Next, in step b7, if there is an uncalculated candidate capacity value of the bypass capacitor Cp, the process returns to step b3, and one candidate capacity value is designated from the uncalculated candidate capacity values. Then, steps b4 to b6 are repeated to calculate and store the amount of interference signal related to a combination of another candidate capacity value and M candidate positions.
以下同様に、ステップｂ３〜ｂ７を繰り返すことによって、Ｎ個の候補容量値とＭ個の候補位置の組合せについて、Ｎ×Ｍ個の干渉信号量を計算して記憶する。 Similarly, by repeating steps b3 to b7, N × M interference signal amounts are calculated and stored for combinations of N candidate capacity values and M candidate positions.
次にステップｂ８において、Ｎ×Ｍ個の干渉信号量を記憶した干渉信号量データベースを参照して、最小の干渉信号量となる組合せおよび条件を抽出する。 Next, in step b8, referring to an interference signal amount database storing N × M interference signal amounts, a combination and a condition that provide the minimum interference signal amount are extracted.
次にステップｂ９おいて、抽出した最小干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較する。最小干渉信号量が閾値以下であれば、ステップｂ１０へ移行して、最小干渉信号量が得られた候補位置および候補容量値をパスコンＣｐの最適位置および最適容量値として決定する。最小干渉信号量が閾値を上回る場合は、ステップｂ１１へ移行して、パスコンＣｐの最適位置および最適容量値が得られない旨の警告を表示する。 Next, in step b9, the extracted minimum interference signal amount is compared with the threshold value set in advance for the device terminal connected to the first wiring. If the minimum interference signal amount is equal to or smaller than the threshold value, the process proceeds to step b10, and the candidate position and candidate capacity value at which the minimum interference signal amount is obtained are determined as the optimum position and optimal capacity value of the bypass capacitor Cp. When the minimum interference signal amount exceeds the threshold value, the process proceeds to step b11 to display a warning that the optimum position and optimum capacity value of the bypass capacitor Cp cannot be obtained.
本実施形態では、Ｍ×Ｎ個の全ての組合せについて干渉信号量を計算しているため、パスコンＣｐの最適位置および最適容量値についての傾向や特性を把握できる。 In the present embodiment, since the interference signal amount is calculated for all M × N combinations, the tendency and characteristics of the optimum position and optimum capacity value of the bypass capacitor Cp can be grasped.
（第４実施形態）
図７は、本発明に係る回路基板の設計方法のさらに他の例を示すフローチャートである。ここでは、Ｍ個の候補位置とＮ個の候補容量値の組合せについてＭ×Ｎ個の干渉信号量を計算せずに、予め第１配線に接続されるデバイス端子に設定した閾値以下となる干渉信号量が見つかった時点で計算を終了して、全体の計算時間を短縮させている。
(Fourth embodiment)
FIG. 7 is a flowchart showing still another example of the circuit board design method according to the present invention. Here, interference that is equal to or less than a threshold value set in advance in the device terminal connected to the first wiring without calculating M × N interference signal amounts for the combination of M candidate positions and N candidate capacitance values. When the signal amount is found, the calculation is terminated to shorten the entire calculation time.
まずステップｃ１において、部品データベースＤＢ１および回路基板データベースＤＢ２を参照して、回路基板に存在する多数の配線情報の中から解析対象となる配線情報を抽出し、例えば、図１に示すように、パスコンＣｐが接続される電源ラインと、ノイズ源となるデバイスＱ２が接続される信号ラインとを特定する。 First, in step c1, by referring to the component database DB1 and the circuit board database DB2, the wiring information to be analyzed is extracted from a large number of wiring information existing on the circuit board. For example, as shown in FIG. A power supply line to which Cp is connected and a signal line to which a device Q2 serving as a noise source is connected are specified.
次にステップｃ２において、各種データベースを参照して、解析対象内にある各種インピーダンスを抽出する。例えば、図２に示すように、電源ラインに含まれる７個の線路Ｚ１ａ〜Ｚ１ｇの線路インピーダンスと、電源ラインの両端にあるインピーダンスＺＱ１，ＺＱ３とを取得し、さらに信号ラインに含まれる３個の線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスと、信号ラインの両端にあるインピーダンスＺＱ２，ＺＱ４とを取得する。 Next, in step c2, various impedances in the analysis target are extracted with reference to various databases. For example, as shown in FIG. 2, the line impedances of seven lines Z1a to Z1g included in the power supply line and the impedances ZQ1 and ZQ3 at both ends of the power supply line are obtained, and further, the three lines included in the signal line are acquired. The line impedances of the lines Z2a to Z2c and the impedances ZQ2 and ZQ4 at both ends of the signal line are acquired.
さらにステップｃ２では、解析条件データベースを参照して、電源ラインと信号ラインとの間の近接部分での相対位置情報を取得し、各種インピーダンスを用いて電磁界解析ソフトウエアを実行して、電源ラインと信号ラインの間の結合量を計算する。 Further, in step c2, by referring to the analysis condition database, the relative position information in the proximity portion between the power line and the signal line is acquired, and the electromagnetic field analysis software is executed using various impedances. And the amount of coupling between the signal lines.
次にステップｃ３において、電源ラインに沿ってパスコンＣｐが接続可能なＭ個（Ｍは１以上の整数）の候補位置を設定した後、初期値として１つの候補位置を指定する。例えば、図２に示すように、各線路Ｚ１ａ〜Ｚ１ｇの８個の接続点の中から全てまたは一部を候補位置として設定した場合、初期値として、例えば、デバイスＱ１と線路Ｚ１ａの接続点を指定する。 Next, in step c3, after setting M (M is an integer of 1 or more) candidate positions to which the bypass capacitors Cp can be connected along the power supply line, one candidate position is designated as an initial value. For example, as shown in FIG. 2, when all or some of the eight connection points of the lines Z1a to Z1g are set as candidate positions, for example, the connection points between the device Q1 and the line Z1a are set as initial values. specify.
次にステップｃ４において、パスコンＣｐについてＮ個（Ｎは１以上の整数）の候補容量値を設定した後、初期値として１つの候補容量値を指定する。例えば、１０ｐＦ〜１００ｐＦの範囲内で１０ｐＦ間隔の候補容量値を設定した場合、初期値として、例えば、１０ｐＦを指定する。候補容量値は、一般に、等差数列や等比数列の関係で指定してもよく、あるいはランダムな関係でも構わない。また、候補容量値として、ゼロを含むことによってパスコン無し状態での干渉信号量を計算できる。 Next, in step c4, after setting N (N is an integer of 1 or more) candidate capacity values for the bypass capacitor Cp, one candidate capacity value is designated as an initial value. For example, when a candidate capacitance value with a 10 pF interval is set within the range of 10 pF to 100 pF, for example, 10 pF is designated as the initial value. In general, the candidate capacity value may be specified in the relationship of an arithmetic progression, a geometric progression, or a random relationship. Further, by including zero as the candidate capacity value, it is possible to calculate the amount of interference signal in a state without a bypass capacitor.
次にステップｃ５において、ステップｃ３で指定した１つの候補位置およびステップｃ４で指定した１つの候補容量値の組合せについて、線路Ｚ１ａ〜Ｚ１ｇおよび線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスとデバイスインピーダンスＺＱ１〜ＺＱ４を用いて、ノイズ源として設定されたデバイスＱ２から評価デバイスとして設定されたデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。 Next, in step c5, the line impedances of the lines Z1a to Z1g and the lines Z2a to Z2c and the device impedances ZQ1 to ZQ4 are used for one candidate position specified in the step c3 and one candidate capacitance value specified in the step c4. Thus, the frequency spectrum of the interference signal amount received by the device Q1 set as the evaluation device is calculated from the device Q2 set as the noise source. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database.
このとき、容量値ＣｐをインピーダンスＺＣｐに換算する場合、理想式ＺＣｐ＝１／（２πｆ×Ｃｐ）を用いてもよく、あるいは現実に使用するパスコンの等価回路、例えばＲＬＣ直列回路のインピーダンスを用いてもよい。 At this time, when the capacitance value Cp is converted into the impedance ZCp, the ideal formula ZCp = 1 / (2πf × Cp) may be used, or the equivalent circuit of the bypass capacitor actually used, for example, the impedance of the RLC series circuit is used. Also good.
次にステップｃ６において、ステップｃ５で計算した干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較する。この干渉信号量が閾値以下であれば、ステップｃ７へ移行して、計算に用いた候補位置および候補容量値をパスコンＣｐの最適位置および最適容量値として決定する。 Next, in step c6, the interference signal amount calculated in step c5 is compared with the threshold value set in advance for the device terminal connected to the first wiring. If the interference signal amount is equal to or smaller than the threshold value, the process proceeds to step c7, and the candidate position and the candidate capacity value used for the calculation are determined as the optimum position and the optimum capacity value of the bypass capacitor Cp.
一方、ステップｃ６において、計算した干渉信号量が閾値を上回る場合、ステップｃ８へ移行して、パスコンＣｐの候補容量値について未計算のものが存在していれば、ステップｃ４に戻って、未計算の候補容量値の中から１つの候補容量値を指定する。そして、ステップｃ５において、候補位置および候補容量値の他の組合せについてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。 On the other hand, if the calculated interference signal amount exceeds the threshold value in step c6, the process proceeds to step c8, and if there is an uncalculated candidate capacity value of the bypass capacitor Cp, the process returns to step c4 and is not calculated. One candidate capacity value is designated from among the candidate capacity values. In step c5, the frequency spectrum of the amount of interference signal received by the device Q1 is calculated for other combinations of candidate positions and candidate capacity values. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database.
次にステップｃ６において、別の組合せについて計算した干渉信号量と閾値とを比較する。この干渉信号量が閾値以下であれば、ステップｃ７へ移行して、パスコンＣｐの最適位置および最適容量値として採用する。計算した干渉信号量が閾値を上回る場合、ステップｃ８へ移行して、別の候補容量値について同様に計算する。ステップｃ８において、未計算の候補容量値が無くなれば、次にステップｃ９へ移行して、別の候補位置についても同様に計算する。 Next, in step c6, the interference signal amount calculated for another combination is compared with a threshold value. If this interference signal amount is less than or equal to the threshold value, the process proceeds to step c7 and adopted as the optimum position and optimum capacitance value of the bypass capacitor Cp. When the calculated interference signal amount exceeds the threshold value, the process proceeds to step c8, and another candidate capacity value is similarly calculated. In step c8, if there is no candidate capacity value that has not been calculated, the process proceeds to step c9, and other candidate positions are similarly calculated.
ステップｃ８，ｃ９において未計算の組合せが無くなれば、ステップｃ１０へ移行して、パスコンＣｐの最適位置および最適容量値が得られない旨の警告を表示する。 If there is no uncalculated combination in steps c8 and c9, the process proceeds to step c10, and a warning that the optimum position and optimum capacity value of the bypass capacitor Cp cannot be obtained is displayed.
このように本実施形態では、Ｍ×Ｎ個の組合せについて網羅的に計算せずに、干渉信号量が閾値以下となる組合せが見つかった時点でパスコンＣｐの最適位置および最適容量値を決定しているため、回路基板設計を短時間で実行できる。 As described above, in the present embodiment, the optimal position and the optimal capacitance value of the bypass capacitor Cp are determined at the time when a combination in which the interference signal amount is equal to or less than the threshold value is found without exhaustively calculating the M × N combinations. Therefore, the circuit board design can be executed in a short time.
（第５実施形態）
図８は、本発明に係る回路基板の設計方法のさらに他の例を示すフローチャートである。ここでは、パスコンＣｐの容量値および実装位置が予め設計されている回路基板について、パスコンＣｐの必要性を判断するステップを追加している。
(Fifth embodiment)
FIG. 8 is a flowchart showing still another example of the circuit board design method according to the present invention. Here, a step of determining the necessity of the bypass capacitor Cp is added to the circuit board for which the capacitance value and the mounting position of the bypass capacitor Cp are designed in advance.
まずステップｄ１において、部品データベースＤＢ１および回路基板データベースＤＢ２を参照して、回路基板に存在する多数の配線情報の中から解析対象となる配線情報を抽出し、例えば、図１に示すように、パスコンＣｐが接続された電源ラインと、ノイズ源となるデバイスＱ２が接続された信号ラインとを特定する。 First, in step d1, by referring to the component database DB1 and the circuit board database DB2, the wiring information to be analyzed is extracted from a large number of wiring information existing on the circuit board. For example, as shown in FIG. A power supply line to which Cp is connected and a signal line to which a device Q2 serving as a noise source is connected are specified.
次にステップｄ２において、各種データベースを参照して、解析対象内にある各種インピーダンスを抽出する。例えば、図２に示すように、電源ラインに含まれる７個の線路Ｚ１ａ〜Ｚ１ｇの線路インピーダンスと、電源ラインの両端にあるインピーダンスＺＱ１，ＺＱ３とを取得し、さらに信号ラインに含まれる３個の線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスと、信号ラインの両端にあるインピーダンスＺＱ２，ＺＱ４とを取得する。 Next, in step d2, various impedances in the analysis target are extracted with reference to various databases. For example, as shown in FIG. 2, the line impedances of seven lines Z1a to Z1g included in the power supply line and the impedances ZQ1 and ZQ3 at both ends of the power supply line are obtained, and further, the three lines included in the signal line are acquired. The line impedances of the lines Z2a to Z2c and the impedances ZQ2 and ZQ4 at both ends of the signal line are acquired.
次にステップｄ３において、解析条件データベースを参照して、電源ラインと信号ラインとの間の近接部分での相対位置情報を取得し、各種インピーダンスを用いて電磁界解析ソフトウエアを実行して、電源ラインと信号ラインの間の結合量を計算する。 Next, in step d3, by referring to the analysis condition database, the relative position information in the proximity portion between the power supply line and the signal line is acquired, and the electromagnetic field analysis software is executed using various impedances. Calculate the amount of coupling between the line and the signal line.
次にステップｄ４において、予め設計されていたパスコンＣｐの容量値をゼロに設定した状態で、線路Ｚ１ａ〜Ｚ１ｇおよび線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスとデバイスインピーダンスＺＱ１〜ＺＱ４を用いて、ノイズ源として設定されたデバイスＱ２から評価デバイスとして設定されたデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。容量値ゼロに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。 Next, in step d4, with the capacitance value of the bypass capacitor Cp designed in advance set to zero, the line impedances of the lines Z1a to Z1g and the lines Z2a to Z2c and the device impedances ZQ1 to ZQ4 are set as noise sources. The frequency spectrum of the amount of interference signal received by the device Q1 set as the evaluation device is calculated from the device Q2. The calculation result regarding the capacitance value zero is stored in a memory or the like as an interference signal amount database.
次にステップｄ５において、容量値ゼロの干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較する。この干渉信号量が閾値以下であれば、ステップｃ７へ移行して、パスコンＣｐの容量値はゼロ、即ち、パスコンＣｐは省略可能であると判断できる。 Next, in step d5, the amount of interference signal having a capacitance value of zero is compared with a threshold value set in advance for a device terminal connected to the first wiring. If this interference signal amount is equal to or smaller than the threshold value, the process proceeds to step c7, where it can be determined that the capacitance value of the bypass capacitor Cp is zero, that is, the bypass capacitor Cp can be omitted.
容量値ゼロの干渉信号量が閾値を上回る場合は、ステップｄ７へ移行して、電源ラインに沿ってパスコンＣｐが接続可能なＭ個（Ｍは１以上の整数）の候補位置を設定した後、初期値として１つの候補位置を指定する。例えば、図２に示すように、各線路Ｚ１ａ〜Ｚ１ｇの８個の接続点の中から全てまたは一部を候補位置として設定した場合、初期値として、例えば、デバイスＱ１と線路Ｚ１ａの接続点を指定する。 If the amount of interference signal having a capacitance value of zero exceeds the threshold value, the process proceeds to step d7, and after setting M candidate positions (M is an integer of 1 or more) that can be connected to the bypass capacitor Cp along the power line, One candidate position is designated as an initial value. For example, as shown in FIG. 2, when all or some of the eight connection points of the lines Z1a to Z1g are set as candidate positions, for example, the connection points between the device Q1 and the line Z1a are set as initial values. specify.
次にステップｄ８において、パスコンＣｐについてＮ個（Ｎは１以上の整数）の候補容量値を設定した後、初期値として１つの候補容量値を指定する。例えば、１０ｐＦ〜１００ｐＦの範囲内で１０ｐＦ間隔の候補容量値を設定した場合、初期値として、例えば、１０ｐＦを指定する。候補容量値は、一般に、等差数列や等比数列の関係で指定してもよく、あるいはランダムな関係でも構わない。 Next, in step d8, N (N is an integer of 1 or more) candidate capacity values are set for the bypass capacitor Cp, and then one candidate capacity value is designated as an initial value. For example, when a candidate capacitance value with a 10 pF interval is set within the range of 10 pF to 100 pF, for example, 10 pF is designated as the initial value. In general, the candidate capacity value may be specified in the relationship of an arithmetic progression, a geometric progression, or a random relationship.
次にステップｄ９において、ステップｄ７で指定した１つの候補位置およびステップｄ８で指定した１つの候補容量値の組合せについて、線路Ｚ１ａ〜Ｚ１ｇおよび線路Ｚ２ａ〜Ｚ２ｃの線路インピーダンスとデバイスインピーダンスＺＱ１〜ＺＱ４を用いて、ノイズ源として設定されたデバイスＱ２から評価デバイスとして設定されたデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。 Next, in step d9, for the combination of one candidate position designated in step d7 and one candidate capacitance value designated in step d8, the line impedances and device impedances ZQ1 to ZQ4 of the lines Z1a to Z1g and the lines Z2a to Z2c are used. Thus, the frequency spectrum of the interference signal amount received by the device Q1 set as the evaluation device is calculated from the device Q2 set as the noise source. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database.
このとき、容量値ＣｐをインピーダンスＺＣｐに換算する場合、理想式ＺＣｐ＝１／（２πｆ×Ｃｐ）を用いてもよく、あるいは現実に使用するパスコンの等価回路、例えばＲＬＣ直列回路のインピーダンスを用いてもよい。 At this time, when the capacitance value Cp is converted into the impedance ZCp, the ideal formula ZCp = 1 / (2πf × Cp) may be used, or the equivalent circuit of the bypass capacitor actually used, for example, the impedance of the RLC series circuit is used. Also good.
次にステップｄ１０において、パスコンＣｐの候補容量値について未計算のものが存在していれば、ステップｄ８に戻って、未計算の候補容量値の中から１つの候補容量値を指定する。そして、ステップｄ９において、候補位置および候補容量値の他の組合せについてデバイスＱ１が受ける干渉信号量の周波数スペクトルを計算する。この組合せに関する計算結果は、干渉信号量データベースとしてメモリ等に記憶する。こうして１つの候補位置とＮ個の候補容量値の組合せに関する干渉信号量を計算して記憶する。 Next, in step d10, if there is an uncalculated candidate capacity value of the bypass capacitor Cp, the process returns to step d8, and one candidate capacity value is designated from the uncalculated candidate capacity values. In step d9, the frequency spectrum of the amount of interference signal received by the device Q1 is calculated for other combinations of candidate positions and candidate capacity values. The calculation result regarding this combination is stored in a memory or the like as an interference signal amount database. In this way, the interference signal amount relating to the combination of one candidate position and N candidate capacity values is calculated and stored.
次にステップｄ１１において、パスコンＣｐの候補位置について未計算のものが存在していれば、ステップｄ７に戻って、未計算の候補位置の中から１つの候補位置を指定する。そして、ステップｄ８〜ｄ１０を繰り返して、別の候補位置とＮ個の候補容量値の組合せに関する干渉信号量を計算して記憶する。 Next, in step d11, if there is an uncalculated candidate position for the bypass capacitor Cp, the process returns to step d7, and one candidate position is designated from the uncalculated candidate positions. Then, steps d8 to d10 are repeated to calculate and store the amount of interference signal related to a combination of another candidate position and N candidate capacity values.
以下同様に、ステップｄ７〜ｄ１１を繰り返すことによって、Ｍ個の候補位置とＮ個の候補容量値の組合せについて、Ｍ×Ｎ個の干渉信号量を計算して記憶する。 Similarly, by repeating steps d7 to d11, M × N interference signal amounts are calculated and stored for combinations of M candidate positions and N candidate capacity values.
次にステップｄ１２において、Ｍ×Ｎ個の干渉信号量を記憶した干渉信号量データベースを参照して、最小の干渉信号量となる組合せおよび条件を抽出する。 Next, in step d12, with reference to the interference signal amount database storing M × N interference signal amounts, combinations and conditions that provide the minimum interference signal amount are extracted.
次にステップｄ１３において、抽出した最小干渉信号量と、ステップｄ４において計算した容量値ゼロの干渉信号量とを比較する。もし最小干渉信号量が容量値ゼロの干渉信号量と等しいか、これを上回る場合は、ステップｄ１６へ移行して、ステップｄ７〜ｄ１２で最適化したパスコンＣｐの実装位置および容量値の組合せよりも、パスコン無し状態が干渉信号量の点で優れている旨の警告を表示する。 Next, in step d13, the extracted minimum interference signal amount is compared with the interference signal amount having a capacitance value of zero calculated in step d4. If the minimum interference signal amount is equal to or exceeds the interference signal amount having the capacitance value of zero, the process proceeds to step d16, and the combination of the bypass capacitor Cp mounting position and the capacitance value optimized in steps d7 to d12 is performed. A warning that the state without the bypass capacitor is superior in terms of the amount of interference signal is displayed.
ステップｄ１３において最小干渉信号量が容量値ゼロの干渉信号量を下回る場合、ステップｄ１４へ移行して、最小干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較する。最小干渉信号量が閾値以下であれば、ステップｄ１５へ移行して、最小干渉信号量が得られた候補位置および候補容量値をパスコンＣｐの最適位置および最適容量値として決定する。もし最小干渉信号量が閾値を上回る場合は、ステップｄ１６へ移行して、パスコンＣｐの最適位置および最適容量値が得られない旨の警告を表示する。 When the minimum interference signal amount is smaller than the interference signal amount having a capacitance value of zero in step d13, the process proceeds to step d14, and the minimum interference signal amount is compared with the threshold value set in advance on the device terminal connected to the first wiring. If the minimum interference signal amount is equal to or smaller than the threshold value, the process proceeds to step d15, and the candidate position and candidate capacity value at which the minimum interference signal amount is obtained are determined as the optimum position and optimal capacity value of the bypass capacitor Cp. If the minimum interference signal amount exceeds the threshold value, the process proceeds to step d16 to display a warning that the optimal position and optimal capacitance value of the bypass capacitor Cp cannot be obtained.
このように本実施形態では、パスコンＣｐの容量値および実装位置が予め設計されている回路基板について、パスコンの最適化計算に先立ってパスコン無し状態の干渉信号量を計算することによって、パスコンＣｐの必要性を判断している。もしパスコンＣｐを省略できれば、設計対象である回路基板の省スペース化や部品削減が図られる。 As described above, in the present embodiment, by calculating the amount of interference signal without the bypass capacitor prior to the bypass capacitor optimization calculation for the circuit board in which the capacitance value and the mounting position of the bypass capacitor Cp are designed in advance, Judging the necessity. If the bypass capacitor Cp can be omitted, it is possible to save space and reduce parts of the circuit board that is the design target.
なお、上述した各実施形態では、１つのパスコンに対する容量値、実装位置を最適化する方法について示したが、この限りではなく、２つ以上のパスコンを最適設計することも可能である。 In each of the above-described embodiments, the method of optimizing the capacitance value and mounting position for one bypass capacitor has been described. However, the present invention is not limited to this, and it is possible to optimally design two or more bypass capacitors.
また本発明は、ノイズ源デバイスが１つの場合のみでなく、複数のノイズ源デバイスが存在する場合においても、それらが接続される第３、第４の配線を新たに考慮し、全ての回路構成要素を含んだ各端子間の干渉信号量を計算し、それらを加算することで、複数のノイズ源デバイスからの影響を考慮した、パスコンの最適設計も可能である。 Further, the present invention newly considers the third and fourth wirings connected to each other not only when there is one noise source device but also when there are a plurality of noise source devices. By calculating the amount of interference signal between each terminal including the elements and adding them, the optimum design of the bypass capacitor considering the influence from a plurality of noise source devices is possible.
なお、本発明に係る回路基板の設計方法は、例えば、Ｃ、Ｐｅｒｌ等のプログラム言語を用いてコンピュータ上で実行可能なプログラムとして実現でき、さらに磁気ディスク、光ディスク等の記録媒体に格納したり、インターネット等のネットワークを経由して転送できる。 The circuit board design method according to the present invention can be realized as a program that can be executed on a computer using a program language such as C or Perl, and can be stored in a recording medium such as a magnetic disk or an optical disk. It can be transferred via a network such as the Internet.
本発明によれば、ＧＨｚオーダーまたはそれ以上の高い周波領域においても、バイパスコンデンサの容量値および実装位置を最適化できる点で、産業上極めて有用である。 According to the present invention, the capacitance value and mounting position of the bypass capacitor can be optimized even in a high frequency range of the order of GHz or higher, which is extremely useful industrially.
Ｃｐ バイパスコンデンサ
Ｑ１〜Ｑ４ デバイス
Ｚ１ａ〜Ｚ１ｇ，Ｚ２ａ〜Ｚ２ｃ 線路
ＤＢ１ 部品データベース
ＤＢ２ 回路基板データベース
ＥＮＧ 解析エンジン
Cp bypass capacitor Q1 to Q4 Device Z1a to Z1g, Z2a to Z2c Line DB1 Component database DB2 Circuit board database ENG Analysis engine
Claims (9)
バイパスコンデンサが接続される第１配線を特定するステップと、
ノイズ源となるデバイスの端子が接続される第２配線を特定するステップと、
第１配線の配線形状、配線位置、基板の層数、厚み、配線を形成する導体の物性値、基板の絶縁体を形成する絶縁体の物性値の中から選ばれる少なくとも一つの情報および第１配線に接続されるデバイスのインピーダンスをそれぞれ取得するステップと、
第２配線の配線形状、配線位置、基板の層数、厚み、配線を形成する導体の物性値、基板の絶縁体を形成する絶縁体の物性値の中から選ばれる少なくとも一つの情報および第２配線に接続されるデバイスのインピーダンスをそれぞれ取得するステップと、
取得した情報および各インピーダンスを用いて、第１配線と第２の配線の結合を介した、ノイズ源デバイスの端子と第１配線に接続されるデバイスの端子との間の結合量を計算するステップと、
前記バイパスコンデンサの候補容量値および候補位置を選択し、前記結合量を用いてノイズ源から第１配線に接続されるデバイスへの干渉信号量を計算することによって、前記バイパスコンデンサの容量値および実装位置を決定するステップとを含むことを特徴とする回路基板の設計方法。 A circuit board design method for determining a capacitance value and mounting position of a bypass capacitor connected between a power supply line and a ground line in a circuit board on which a power supply line, a ground line, a signal line, and a device are arranged. ,
Identifying a first wiring to which a bypass capacitor is connected;
Identifying a second wiring to which a terminal of a device serving as a noise source is connected;
At least one information selected from the wiring shape of the first wiring, the wiring position, the number of layers of the substrate, the thickness, the physical property value of the conductor forming the wiring, the physical property value of the insulator forming the insulator of the substrate, and the first Obtaining the impedance of each device connected to the wiring;
At least one information selected from the wiring shape of the second wiring, the wiring position, the number of layers of the substrate, the thickness, the physical property value of the conductor forming the wiring, the physical property value of the insulator forming the insulator of the substrate, and the second Obtaining the impedance of each device connected to the wiring;
A step of calculating a coupling amount between the terminal of the noise source device and the terminal of the device connected to the first wiring through the coupling of the first wiring and the second wiring, using the acquired information and each impedance. When,
By selecting the candidate capacitance value and candidate position of the bypass capacitor and calculating the amount of interference signal from the noise source to the device connected to the first wiring using the coupling amount, the capacitance value and implementation of the bypass capacitor And a step of determining a position.
バイパスコンデンサについてＮ個（Ｎは１以上の整数）の候補容量値を設定するステップと、
Ｍ個の候補位置およびＮ個の候補容量値の複数の組合せ（Ｍ，Ｎの少なくとも一方は２以上の整数）について、Ｍ×Ｎ個の干渉信号量を計算するステップと、
Ｍ×Ｎ個の干渉信号量の中から、予め第１配線に接続されるデバイスの端子に設定した閾値以下の干渉信号量となる候補位置および候補容量値の組合せを取得するステップとを含むことを特徴とする請求項１記載の回路基板の設計方法。 The capacitance value and mounting position determining step includes setting M (M is an integer of 1 or more) candidate positions for the first wiring;
Setting N (N is an integer equal to or greater than 1) candidate capacitance values for the bypass capacitors;
Calculating M × N interference signal amounts for a plurality of combinations of M candidate positions and N candidate capacity values (at least one of M and N is an integer of 2 or more);
Obtaining a combination of a candidate position and a candidate capacitance value that is an interference signal amount equal to or less than a threshold value set in advance at a terminal of a device connected to the first wiring from among M × N interference signal amounts. The circuit board design method according to claim 1.
バイパスコンデンサについてＮ個（Ｎは１以上の整数）の候補容量値を設定するステップと、
各候補位置および各候補容量値の複数の組合せ（Ｍ，Ｎの少なくとも一方は２以上の整数）の中から１つの組合せについて干渉信号量を計算するステップと、
計算した干渉信号量と予め第１配線に接続されるデバイス端子に設定した閾値とを比較するステップと、
計算した干渉信号量が閾値以下になるまで、候補位置および候補容量値の組合せを変化させて前記計算ステップおよび前記比較ステップを繰り返すステップとを含むことを特徴とする請求項１記載の回路基板の設計方法。 The capacitance value and mounting position determining step includes setting M (M is an integer of 1 or more) candidate positions for the first wiring;
Setting N (N is an integer equal to or greater than 1) candidate capacitance values for the bypass capacitors;
Calculating an interference signal amount for one combination among a plurality of combinations of each candidate position and each candidate capacity value (at least one of M and N is an integer of 2 or more);
Comparing the calculated interference signal amount with a threshold value set in advance on a device terminal connected to the first wiring;
The circuit board according to claim 1, further comprising: repeating the calculation step and the comparison step by changing a combination of the candidate position and the candidate capacitance value until the calculated interference signal amount becomes equal to or less than a threshold value. Design method.
回路基板に搭載される受動部品および能動デバイスの特性情報および実装位置を格納した部品データベースと、
回路基板データベースおよび部品データベースを参照して、解析対象となる配線、受動部品および能動デバイスを特定するための解析対象特定手段と、
解析対象特定手段によって特定した、前記配線情報および受動部品および能動デバイスのインピーダンスをそれぞれ取得するためのインピーダンス取得手段と、
取得した各インピーダンスを用いて、端子間の結合量を計算するための結合量計算手段と、
計算した結合量を用いて、任意のノイズ源から特定の能動デバイスへの干渉信号量を計算する干渉信号量計算手段と、
計算した干渉信号量に基づいて、電源ラインとグランドラインの間に接続されるバイパスコンデンサの容量値および実装位置を決定する容量値および実装位置決定手段とを備えることを特徴とする回路基板の設計支援装置。
Wiring information selected from wiring shape of power supply line, ground line and signal line, wiring position, number of layers of board, thickness, physical property value of conductor forming wiring, physical property value of insulating material forming insulator of substrate A circuit board database storing the mounting positions of mounted components,
A component database storing characteristic information and mounting positions of passive components and active devices mounted on a circuit board;
An analysis target specifying means for specifying wiring, passive components and active devices to be analyzed with reference to the circuit board database and the component database;
Impedance acquisition means for acquiring the wiring information and the impedance of the passive component and the active device specified by the analysis target specifying means;
Using each acquired impedance, a coupling amount calculation means for calculating the coupling amount between the terminals,
An interference signal amount calculation means for calculating an interference signal amount from an arbitrary noise source to a specific active device using the calculated coupling amount;
A circuit board design comprising: a capacitance value of a bypass capacitor connected between a power supply line and a ground line based on the calculated interference signal amount; and a capacitance value and mounting position determining means for determining a mounting position Support device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005254396A JP4588589B2 (en) | 2005-09-02 | 2005-09-02 | Circuit board design method and design support apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005254396A JP4588589B2 (en) | 2005-09-02 | 2005-09-02 | Circuit board design method and design support apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007066223A true JP2007066223A (en) | 2007-03-15 |
| JP4588589B2 JP4588589B2 (en) | 2010-12-01 |
Family
ID=37928292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005254396A Expired - Fee Related JP4588589B2 (en) | 2005-09-02 | 2005-09-02 | Circuit board design method and design support apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4588589B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054093A (en) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | Capacitor arrangement support system, capacitor arrangement method, and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004258869A (en) * | 2003-02-25 | 2004-09-16 | Denso Corp | Packaged circuit design method, packaged circuit design system and packaged circuit design program |
-
2005
- 2005-09-02 JP JP2005254396A patent/JP4588589B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004258869A (en) * | 2003-02-25 | 2004-09-16 | Denso Corp | Packaged circuit design method, packaged circuit design system and packaged circuit design program |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054093A (en) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | Capacitor arrangement support system, capacitor arrangement method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4588589B2 (en) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
| JP3501674B2 (en) | Printed circuit board characteristic evaluation apparatus, printed circuit board characteristic evaluation method, and storage medium | |
| JP2002541531A (en) | System and method for determining desired decoupling components for a power distribution system using a computer system | |
| JP6323333B2 (en) | Substrate design method and design apparatus | |
| KR20010060218A (en) | Method for designing a power supply decoupling circuit | |
| JP2005251223A (en) | Method for evaluating characteristic of printed circuit board, and storage medium | |
| US7356784B1 (en) | Integrated synthesis placement and routing for integrated circuits | |
| US8935644B2 (en) | Printed substrate design system, and printed substrate design method | |
| JP4588589B2 (en) | Circuit board design method and design support apparatus | |
| JP2001175702A (en) | Method for designing circuit | |
| US7346870B2 (en) | System and method for verifying trace widths of a PCB layout | |
| JP5304460B2 (en) | Printed wiring board power circuit design apparatus, printed wiring board power circuit design method and program | |
| US7168056B2 (en) | System and method for verifying trace distances of a PCB layout | |
| Vye | Network Synthesis Wizard Automates Interactive Matching-Circuit Design. | |
| JP2006127495A (en) | Circuit board design system, design data analysis method and analysis program | |
| JP5287523B2 (en) | Printed circuit board power circuit design apparatus, printed circuit board power circuit design method, and program | |
| US7107555B2 (en) | Method and apparatus for designing high-frequency circuit, and display method for use in designing high-frequency circuit | |
| US6566974B2 (en) | Connection structure for noise reduction impedance element, noise reduction impedance element positioning method, and recording medium having noise reduction impedance element positioning program recorded therein | |
| JP3690305B2 (en) | Printed circuit board characteristic evaluation method and storage medium | |
| US20160253448A1 (en) | Circuit board design system, circuit board design method and program recording medium | |
| Wu et al. | Investigation of crosstalk among vias | |
| JP3724407B2 (en) | Printed circuit board characteristic evaluation apparatus, printed circuit board characteristic evaluation method, and storage medium | |
| KR20040066729A (en) | Noise suppression component selecting method and program | |
| JP2008276612A (en) | Circuit design device, method and program | |
| JP2005100171A (en) | Device for creating coped circuit diagram, electronic circuit board design device, method and program for creating coped circuit diagram and recording medium where program is recorded |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4588589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |