JP2007053276A - Method and device for manufacturing semiconductor device - Google Patents

Method and device for manufacturing semiconductor device Download PDF

Info

Publication number
JP2007053276A
JP2007053276A JP2005238194A JP2005238194A JP2007053276A JP 2007053276 A JP2007053276 A JP 2007053276A JP 2005238194 A JP2005238194 A JP 2005238194A JP 2005238194 A JP2005238194 A JP 2005238194A JP 2007053276 A JP2007053276 A JP 2007053276A
Authority
JP
Japan
Prior art keywords
substrate
plasma
gas
halogen
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005238194A
Other languages
Japanese (ja)
Inventor
Hitoshi Sakamoto
仁志 坂本
Kiyoteru Kobayashi
清輝 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANGSTROM TECHNOLOGIES KK
Renesas Technology Corp
Original Assignee
ANGSTROM TECHNOLOGIES KK
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANGSTROM TECHNOLOGIES KK, Renesas Technology Corp filed Critical ANGSTROM TECHNOLOGIES KK
Priority to JP2005238194A priority Critical patent/JP2007053276A/en
Publication of JP2007053276A publication Critical patent/JP2007053276A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and a device for manufacturing a semiconductor device excellent in an embedding property and an electric characteristic with using an insulating film having a small dielectric constant. <P>SOLUTION: The method for manufacturing the semiconductor device comprises the steps of generating a gas plasma 14 by introducing an oxygen gas and a chlorine gas 18 into a chamber 1 with vacuum exhausted, and by supplying an electric power to a plasma antenna 27; then generating a precursor 15 by etching a silicon member 20 to be etched with a chlorine gas radical; adsorbing the precursor 15 to a substrate 3 with an adjustment of a temperature control means 6; then reducing the precursor 15 adsorbed to the substrate with the chlorine gas radical, oxidizing with the oxygen gas radical to produce an SiO<SB>2</SB>film, and embedding the SiO<SB>2</SB>film in the groove having a large aspect ratio. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、絶縁膜を有する半導体装置の製造方法及び製造装置に関する。   The present invention relates to a method and apparatus for manufacturing a semiconductor device having an insulating film.

図1〜図14に、従来の半導体装置のプロセスフローを示す。   1 to 14 show a process flow of a conventional semiconductor device.

(ステップ1)
p型(001)シリコン基板101の主面に熱酸化法を用いて、100ÅのSiO2膜102を成長させ、次に500ÅのSi34膜103を、CVD(Chemical Vapor Deposition)法を用いて堆積する。そして、フォトリソグラフィーを用いて、レジスト104を所望の領域にパターン形成する(図1参照)。
(Step 1)
A 100 SiO SiO 2 film 102 is grown on the main surface of the p-type (001) silicon substrate 101 using a thermal oxidation method, and then a 500 Si Si 3 N 4 film 103 is formed using a CVD (Chemical Vapor Deposition) method. And accumulate. Then, a resist 104 is patterned in a desired region using photolithography (see FIG. 1).

(ステップ2)
レジスト104をマスクにして、Si34膜103、SiO2膜102をドライエッチングする。更に、レジスト104を除去した後にシリコン基板101の表面をエッチングし、深さ3000Åの溝105を形成する。そして、熱酸化法を用い、溝105の内壁に100ÅのSiO2膜106を形成する(図2参照)。
(Step 2)
Using the resist 104 as a mask, the Si 3 N 4 film 103 and the SiO 2 film 102 are dry-etched. Further, after removing the resist 104, the surface of the silicon substrate 101 is etched to form a groove 105 having a depth of 3000 mm. Then, a thermal oxidation method to form a SiO 2 film 106 of 100Å on the inner wall of the groove 105 (see FIG. 2).

(ステップ3)
高密度プラズマCVD法で5000ÅのSiO2膜を堆積し、溝105を埋め込む。このときの堆積途中のSiO2膜形状は107aに示す通りであり、溝105の側面にSiO2膜が形成される(図3参照)。そして、SiO2膜を5000Å堆積した後には、図4のSiO2膜107bのような膜形状断面となる。
(Step 3)
Depositing a SiO 2 film of 5000Å in a high-density plasma CVD method to fill the groove 105. The SiO 2 film shape during deposition at this time is as indicated by 107a, and the SiO 2 film is formed on the side surface of the groove 105 (see FIG. 3). Then, after 5000Å deposited SiO 2 film, a film-shaped cross-section, such as a SiO 2 film 107b in FIG.

(ステップ4)
CMP(Chemical-Mechanical Polishing)法によって、SiO2膜107bの表面を研磨し、HF溶液を用いてSiO2膜107bを所定の量だけエッチングし、Si34膜103の表面を露出する。このとき、溝105はSiO2膜107cで埋められている状態となる(図5参照)。
(Step 4)
By CMP (Chemical-Mechanical Polishing) method, and polishing the surface of the SiO 2 film 107b, by etching the SiO 2 film 107b by a predetermined amount using an HF solution, to expose the surface of the Si 3 N 4 film 103. At this time, the trench 105 is filled with the SiO 2 film 107c (see FIG. 5).

(ステップ5)
熱リン酸を使用してSi34膜103を除去し、STI(Shallow Trench Isolation)105aを形成する(図6参照)。
(Step 5)
The Si 3 N 4 film 103 is removed using hot phosphoric acid to form an STI (Shallow Trench Isolation) 105a (see FIG. 6).

(ステップ6)
トランジスタになる部分に20KeVのエネルギーで1×1013cm-2のボロンイオンを注入し、p-注入層108を形成する。SiO2膜102をHF溶液で除去した後、熱酸化法を用いて20ÅのSiO2膜109をシリコン基板101の主面に成長させる。次に減圧CVD法で1500Åの多結晶シリコン110を成長させ、続いてフォトリソグラフィーによってレジスト111を所望のパターンに形成する(図7参照)。
(Step 6)
1 × 10 13 boron is implanted ions cm -2 at an energy of 20KeV to areas of the transistors, p - to form the injecting layer 108. After the SiO 2 film 102 is removed with an HF solution, a 20-inch SiO 2 film 109 is grown on the main surface of the silicon substrate 101 using a thermal oxidation method. Next, a polycrystalline silicon 110 having a thickness of 1500 mm is grown by low pressure CVD, and then a resist 111 is formed into a desired pattern by photolithography (see FIG. 7).

(ステップ7)
レジスト111をマスクに、多結晶シリコン110をエッチングする。レジスト111を除去し、20KeVのエネルギーで5×1013cm-2の砒素イオンを注入し、トランジスタのn-注入層112を形成する(図8参照)。
(Step 7)
The polycrystalline silicon 110 is etched using the resist 111 as a mask. The resist 111 is removed, and 5 × 10 13 cm −2 arsenic ions are implanted with an energy of 20 KeV to form an n implanted layer 112 of the transistor (see FIG. 8).

(ステップ8)
減圧CVD法で80ÅのSiO2膜113を堆積し、次に減圧CVD法で500ÅのSi34膜114を堆積する。反応性イオンエッチングによりSi34膜114をエッチバックする。その際、SiO2膜113もエッチングされ、サイドウォールとして115が形成される。40KeVのエネルギーで4×1015cm-2の砒素イオンを注入し、トランジスタのn+注入層116と、n+注入多結晶シリコン110aを形成する。そして、ランプアニール装置を用いて1000℃の温度で熱処理を加えると、n-注入層112、n+注入層116とn+注入多結晶シリコン110aの砒素イオンが活性化し、n-領域112a、n+拡散層116aと、n+ゲート電極110bが形成される(図9参照)。
(Step 8)
An 80 SiO SiO 2 film 113 is deposited by low pressure CVD, and then a 500 Si Si 3 N 4 film 114 is deposited by low pressure CVD. The Si 3 N 4 film 114 is etched back by reactive ion etching. At that time, the SiO 2 film 113 is also etched to form 115 as a sidewall. An arsenic ion of 4 × 10 15 cm −2 is implanted with an energy of 40 KeV to form an n + implanted layer 116 of the transistor and an n + implanted polycrystalline silicon 110a. When heat treatment is performed at a temperature of 1000 ° C. using a lamp annealing apparatus, arsenic ions in the n implanted layer 112, the n + implanted layer 116, and the n + implanted polycrystalline silicon 110a are activated, and the n regions 112a, n + diffusion layer 116a, n + gate electrode 110b are formed (see FIG. 9).

(ステップ9)
スパッタリング法を用いてNi膜を成膜し、ランプアニール装置を用いて500℃の温度で熱処理を加えると、シリコン基板表面のシリコンおよびポリシリコンからなるn+ゲート電極110aとNiが反応し、NiSiが形成される。その後、塩酸と過酸化水素水の混合液を用いて未反応のNiを除去する。以上の工程によって、NiSi117を有するトランジスタ118が形成される(図10参照)。
(Step 9)
When a Ni film is formed using a sputtering method and heat treatment is performed at a temperature of 500 ° C. using a lamp annealing apparatus, the n + gate electrode 110a made of silicon and polysilicon on the surface of the silicon substrate reacts with Ni, and NiSi Is formed. Thereafter, unreacted Ni is removed using a mixed solution of hydrochloric acid and hydrogen peroxide solution. Through the above steps, the transistor 118 including NiSi 117 is formed (see FIG. 10).

(ステップ10)
高密度プラズマCVD法でSiO2膜を堆積し、CMP法により表面を平坦化することで層間酸化膜層119を形成する(図11参照)。
(Step 10)
An SiO 2 film is deposited by a high density plasma CVD method, and an interlayer oxide film layer 119 is formed by planarizing the surface by a CMP method (see FIG. 11).

(ステップ11)
その後、フォトリソグラフィーとエッチングによりコンタクトホール120を設け、Ti薄膜とTiN薄膜、およびタングステンをスパッタリング法またはCVD法で堆積し、CMP法を用いて、コンタクトホール内にのみタングステン121を残す。スパッタリング法によりAlCu膜を堆積し、フォトリソグラフィーとエッチングにより所望のパターンに加工し、AlCu配線122を形成する(図12参照)。
(Step 11)
Thereafter, a contact hole 120 is formed by photolithography and etching, and a Ti thin film, a TiN thin film, and tungsten are deposited by sputtering or CVD, and tungsten 121 is left only in the contact hole using CMP. An AlCu film is deposited by sputtering and processed into a desired pattern by photolithography and etching to form an AlCu wiring 122 (see FIG. 12).

(ステップ12)
高密度プラズマCVD法でSiO2膜を堆積し、AlCu配線122の間の空隙を埋め、CMP法を用いて表面を平坦化することで層間酸化膜層123を形成する(図13参照)。
(Step 12)
An SiO 2 film is deposited by a high-density plasma CVD method, a gap between the AlCu wirings 122 is filled, and an interlayer oxide film layer 123 is formed by planarizing the surface using a CMP method (see FIG. 13).

(ステップ13)
フォトリソグラフィーとエッチングによりビアホールを設け、スパッタリング法によりAlCu膜を堆積し、フォトリソグラフィーとエッチングにより所望のパターンに加工し、AlCu配線124を形成する(図14参照)。以上の工程を経て、半導体装置が形成される。
(Step 13)
A via hole is provided by photolithography and etching, an AlCu film is deposited by sputtering, and processed into a desired pattern by photolithography and etching to form an AlCu wiring 124 (see FIG. 14). Through the above steps, a semiconductor device is formed.

特開2000−306992号公報JP 2000-306992 A

従来の半導体装置は、図3、図4に示すようなSTIの埋め込みに対して、又、図11に示すようなゲート電極間の埋め込みに対して、加えて、図13に示すようなAlCu配線間の埋め込みに対して、例えば、高密度プラズマCVD法で形成する絶縁膜を用いていた。ところが、近年、半導体装置の微細化が進むにつれて、STI、ゲート電極間、AlCu配線間の各寸法が微小となり、高密度プラズマCVD法等を含む従来の技術では、絶縁膜を埋め込むことが困難となってきた。   The conventional semiconductor device has an AlCu wiring as shown in FIG. 13 in addition to the STI filling as shown in FIGS. 3 and 4 and between the gate electrodes as shown in FIG. For example, an insulating film formed by a high-density plasma CVD method has been used to fill the gap. However, as the miniaturization of semiconductor devices progresses in recent years, the dimensions of STI, between gate electrodes, and between AlCu wirings become minute, and it is difficult to embed an insulating film with conventional techniques including high-density plasma CVD. It has become.

又、図11に示したゲート電極間の埋め込み工程においては、例えば、CVD法を用いて、5000Åのボロンリンガラスを堆積し、窒素雰囲気中で850℃、30分の熱処理を行って、ボロンリンガラスをリフローすることで、ゲート電極間の埋め込みを達成することができるが、この場合には、850℃、30分の熱処理によってトランジスタ118のn-領域112a、n+拡散層116aが広がってしまい、トランジスタ118がパンチスルーなどを起こして、所望の性能が得られなくなってしまう。 In the step of embedding between the gate electrodes shown in FIG. 11, for example, a boron phosphorous glass of 5000 mm is deposited by using the CVD method, and heat treatment is performed at 850 ° C. for 30 minutes in a nitrogen atmosphere. By reflowing the glass, embedding between the gate electrodes can be achieved. However, in this case, the n region 112a and the n + diffusion layer 116a of the transistor 118 are expanded by heat treatment at 850 ° C. for 30 minutes. The transistor 118 causes punch through and the desired performance cannot be obtained.

更に、STIの絶縁膜はトランジスタの拡散層の間の電気的干渉を防止するために必要であり、ゲート電極間の絶縁膜はトランジスタのゲート電極の間の電気的干渉を防止するために必要であり、AlCu配線間の絶縁膜はAlCu配線の間の電気的干渉を防止するために必要であるが、STI、ゲート電極間、AlCu配線間の各寸法が微小となるにつれて、電気的干渉を防止するために各絶縁膜の誘電率を小さくする必要が生じてきた。   Further, the STI insulating film is necessary to prevent electrical interference between the diffusion layers of the transistor, and the insulating film between the gate electrodes is necessary to prevent electrical interference between the gate electrodes of the transistor. Yes, an insulating film between AlCu wirings is necessary to prevent electrical interference between AlCu wirings. However, as each dimension of STI, gate electrodes, and AlCu wirings becomes smaller, electrical interference is prevented. Therefore, it has become necessary to reduce the dielectric constant of each insulating film.

本発明は上記課題に鑑みなされたもので、埋め込み性に優れ、誘電率の小さい絶縁膜を用い、電気的特性の優れた半導体装置の製造方法及び製造装置を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method and an apparatus for manufacturing a semiconductor device having an excellent electrical property by using an insulating film having an excellent embedding property and a low dielectric constant.

上記課題を解決する第1の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された配線間の溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a first invention for solving the above-described problems is as follows.
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and a groove between wirings formed on the substrate is embedded with the silicon oxide film.

上記課題を解決する第2の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された配線間の溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a second invention for solving the above-described problems is as follows.
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and a groove between wirings formed on the substrate is embedded with the silicon oxide film.

上記課題を解決する第3の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガス及び窒素ガスを供給し、
当該ハロゲンガス及び窒素ガスをプラズマ化してハロゲンガスプラズマ及び窒素ガスプラズマを発生させ、
ホウ酸で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、ホウ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に窒化ホウ素膜からなる絶縁膜を成膜すると共に、該窒化ホウ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method of manufacturing a semiconductor device according to a third aspect of the present invention for solving the above problem is as follows.
Supplying halogen gas and nitrogen gas into the chamber in which the substrate is housed;
The halogen gas and nitrogen gas are turned into plasma to generate halogen gas plasma and nitrogen gas plasma,
Etching a member to be etched made of boric acid with the halogen gas plasma to generate a precursor of boron and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a boron nitride film is formed on the substrate, and a groove formed in the substrate is filled with the boron nitride film.

上記課題を解決する第4の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ホウ酸で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ホウ酸とハロゲンとの前駆体を生成させ、
前記チャンバの外部において窒素ガスをプラズマ化して窒素ガスプラズマを発生させ、前記窒素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に窒化ホウ素膜からなる絶縁膜を成膜すると共に、該窒化ホウ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a fourth aspect of the present invention for solving the above problem is as follows.
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched composed of boric acid with the halogen gas plasma generates a precursor of boric acid and halogen,
Generating nitrogen gas plasma by converting nitrogen gas into plasma outside the chamber, and supplying the nitrogen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a boron nitride film is formed on the substrate, and a groove formed in the substrate is filled with the boron nitride film.

上記課題を解決する第5の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にフッ素ガス及び酸素ガスを供給し、
当該フッ素ガス及び酸素ガスをプラズマ化してフッ素ガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該フッ化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a fifth aspect of the present invention for solving the above problem is as follows.
Supplying fluorine gas and oxygen gas into the chamber in which the substrate is accommodated;
The fluorine gas and oxygen gas are converted into plasma to generate fluorine gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the fluorine gas plasma to generate a precursor of the silicon and fluorine,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon fluorinated oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon fluorinated oxide film.

上記課題を解決する第6の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にフッ素ガスを供給し、当該フッ素ガスをプラズマ化してフッ素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該フッ化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method of manufacturing a semiconductor device according to a sixth aspect of the invention for solving the above problem is as follows.
Fluorine gas is supplied into the chamber in which the substrate is accommodated, and the fluorine gas is converted into plasma to generate fluorine gas plasma.
Etching a member to be etched made of silicon with the fluorine gas plasma to generate a precursor of the silicon and fluorine,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon fluorinated oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon fluorinated oxide film.

上記課題を解決する第7の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にフッ素ガスを供給し、
当該フッ素ガスをプラズマ化してフッ素ガスプラズマを発生させ、
酸化ケイ素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記酸化ケイ素とフッ素との前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該フッ化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A manufacturing method of a semiconductor device according to a seventh invention for solving the above-described problem is as follows.
Supplying fluorine gas into the chamber in which the substrate is housed;
The fluorine gas is turned into plasma to generate fluorine gas plasma,
Etching a member to be etched made of silicon oxide with the fluorine gas plasma to generate a precursor of the silicon oxide and fluorine,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon fluorinated oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon fluorinated oxide film.

上記課題を解決する第8の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材と、炭素で構成される他の被エッチング部材とを前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体と、前記炭素とハロゲンとの他の前駆体とを生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該炭化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to an eighth invention for solving the above-described problems is as follows.
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched composed of silicon and another member to be etched composed of carbon with the halogen gas plasma allows the precursor of silicon and halogen and the other of carbon and halogen to be etched. Producing a precursor,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon carbide oxide film is formed on the substrate, and a groove formed in the substrate is embedded by the silicon carbide oxide film.

上記課題を解決する第9の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材と、炭素で構成される他の被エッチング部材とを前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体と、前記炭素とハロゲンとの他の前駆体とを生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該炭化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a ninth invention for solving the above-described problems is as follows.
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched composed of silicon and another member to be etched composed of carbon with the halogen gas plasma allows the precursor of silicon and halogen and the other of carbon and halogen to be etched. Producing a precursor,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon carbide oxide film is formed on the substrate, and a groove formed in the substrate is embedded by the silicon carbide oxide film.

上記課題を解決する第10の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、
当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
酸化ケイ素で構成される被エッチング部材と、炭素で構成される他の被エッチング部材とを前記ハロゲンガスプラズマでエッチングすることにより、前記酸化ケイ素とハロゲンとの前駆体と、前記炭素とハロゲンとの他の前駆体とを生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該炭化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method of manufacturing a semiconductor device according to a tenth aspect of the invention for solving the above problem is as follows.
Supplying halogen gas into the chamber in which the substrate is housed;
The halogen gas is turned into plasma to generate halogen gas plasma,
Etching a member to be etched made of silicon oxide and another member to be etched made of carbon with the halogen gas plasma allows the precursor of the silicon oxide and the halogen, and the carbon and the halogen to With other precursors,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon carbide oxide film is formed on the substrate, and a groove formed in the substrate is embedded by the silicon carbide oxide film.

上記課題を解決する第11の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にフッ素ガスを供給し、
当該フッ素ガスをプラズマ化してフッ素ガスプラズマを発生させ、
炭素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記炭素とフッ素との前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化炭素膜からなる絶縁膜を成膜すると共に、該フッ化炭素膜により、前記基板に形成された溝を埋め込むことを特徴とする。
A method of manufacturing a semiconductor device according to an eleventh invention for solving the above-described problem is as follows.
Supplying fluorine gas into the chamber in which the substrate is housed;
The fluorine gas is turned into plasma to generate fluorine gas plasma,
Etching a member to be etched made of carbon with the fluorine gas plasma to generate a precursor of the carbon and fluorine,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a fluorocarbon film is formed on the substrate, and a groove formed in the substrate is filled with the fluorocarbon film.

上記課題を解決する第12の発明に係る半導体装置の製造方法は、
第1乃至第11のいずれかの発明に記載の半導体装置の製造方法において、
前記絶縁膜の成膜後、前記絶縁膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行うことを特徴とする。
A method for manufacturing a semiconductor device according to a twelfth aspect of the present invention for solving the above problem
In the method for manufacturing a semiconductor device according to any one of the first to eleventh inventions,
After the insulating film is formed, the insulating film is subjected to a high-temperature and short-time heat treatment, a rare gas plasma treatment, or a hydrogen plasma treatment in an inert gas atmosphere.

上記課題を解決する第13の発明に係る半導体装置の製造方法は、
第1乃至第12のいずれかの発明に記載の半導体装置の製造方法において、
前記絶縁膜の成膜後、前記絶縁膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行うことを特徴とする。
A method for manufacturing a semiconductor device according to a thirteenth aspect of the present invention for solving the above problem is as follows.
In the method for manufacturing a semiconductor device according to any one of the first to twelfth inventions,
After the insulating film is formed, the insulating film is subjected to an oxidation treatment in an oxygen or water vapor atmosphere, an oxygen plasma treatment, or an oxygen radical treatment.

上記課題を解決する第14の発明に係る半導体装置の製造方法は、
第1乃至第13のいずれかの発明に記載の半導体装置の製造方法において、
前記基板に形成された溝は、略同じサイズに揃えられたものであることを特徴とする。
A method for manufacturing a semiconductor device according to a fourteenth aspect of the present invention for solving the above problem is as follows.
In the method for manufacturing a semiconductor device according to any one of the first to thirteenth inventions,
The grooves formed in the substrate are arranged to have substantially the same size.

上記課題を解決する第15の発明に係る半導体装置の製造方法は、
第1乃至第14のいずれかの発明に記載の半導体装置の製造方法において、
前記絶縁膜を成膜する前に、Al23、SiO2、又はSi34からなる保護層を形成することを特徴とする。
A method for manufacturing a semiconductor device according to a fifteenth aspect of the present invention for solving the above problem is as follows.
In the method for manufacturing a semiconductor device according to any one of the first to fourteenth inventions,
Before forming the insulating film, a protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 is formed.

上記課題を解決する第16の発明に係る半導体装置の製造方法は、
基板に形成された溝の底部側の一部を、第1乃至第15のいずれかの発明に記載の半導体装置の製造方法による絶縁膜で埋め込むと共に、
前記絶縁膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a sixteenth aspect of the present invention for solving the above problem is as follows.
A part of the bottom side of the groove formed in the substrate is embedded with an insulating film by the method for manufacturing a semiconductor device according to any one of the first to fifteenth inventions,
After the insulating film is formed, the groove is completely filled with another insulating film formed by a high density plasma CVD method, a SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method.

上記課題を解決する第17の発明に係る半導体装置の製造方法は、
第3乃至第11のいずれかの発明に記載の半導体装置の製造方法において、
前記基板に形成された溝は、素子分離用の溝、電極間の溝又は配線間の溝であることを特徴とする。
A method for manufacturing a semiconductor device according to a seventeenth aspect of the present invention for solving the above problem is as follows.
In the method for manufacturing a semiconductor device according to any one of the third to eleventh inventions,
The grooves formed in the substrate are element isolation grooves, grooves between electrodes, or grooves between wirings.

上記課題を解決する第18の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行うことを特徴とする。
A method of manufacturing a semiconductor device according to an eighteenth aspect of the invention for solving the above problem is as follows.
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
After the silicon oxide film is formed, the silicon oxide film is subjected to a high-temperature and short-time heat treatment, a rare gas plasma treatment, or a hydrogen plasma treatment in an inert gas atmosphere.

上記課題を解決する第19の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行うことを特徴とする。
A method for manufacturing a semiconductor device according to a nineteenth aspect of the present invention for solving the above problem is as follows.
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
After the silicon oxide film is formed, the silicon oxide film is subjected to oxidation treatment in an oxygen or water vapor atmosphere, oxygen plasma treatment, or oxygen radical treatment.

上記課題を解決する第20の発明に係る半導体装置の製造方法は、
基板に素子分離用の溝を略同じサイズに揃えて形成した後、
前記基板を収容するチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a twentieth aspect of the invention for solving the above problem is as follows.
After forming the groove for element isolation on the substrate with the same size,
Supplying a halogen gas and an oxygen gas into the chamber containing the substrate;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the element isolation trench is buried with the silicon oxide film.

上記課題を解決する第21の発明に係る半導体装置の製造方法は、
素子分離用の溝が形成された基板上に、予め、Al23、SiO2、又はSi34からなる保護層を形成した後、
前記基板を収容するチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記保護層上に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a twenty-first aspect of the present invention for solving the above problem is as follows.
After forming a protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 in advance on a substrate on which a groove for element isolation is formed,
Supplying a halogen gas and an oxygen gas into the chamber containing the substrate;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the protective layer, and the element isolation trench is filled with the silicon oxide film.

上記課題を解決する第22の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝の底部側の一部を埋め込み、
前記酸化ケイ素膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a twenty-second aspect of the present invention for solving the above problem is as follows.
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the silicon oxide film embeds a part on the bottom side of the element isolation groove formed on the substrate,
After the silicon oxide film is formed, the trench is completely filled with another insulating film formed by high density plasma CVD, SOD (Spin on Dielectric), plasma CVD, or thermal CVD. .

上記課題を解決する第23の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行うことを特徴とする。
A method for manufacturing a semiconductor device according to a twenty-third aspect of the present invention for solving the above problem is as follows.
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
After the silicon oxide film is formed, the silicon oxide film is subjected to a high-temperature and short-time heat treatment, a rare gas plasma treatment, or a hydrogen plasma treatment in an inert gas atmosphere.

上記課題を解決する第24の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行うことを特徴とする。
A method for manufacturing a semiconductor device according to a twenty-fourth aspect of the present invention for solving the above problem is as follows:
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
After the silicon oxide film is formed, the silicon oxide film is subjected to oxidation treatment in an oxygen or water vapor atmosphere, oxygen plasma treatment, or oxygen radical treatment.

上記課題を解決する第25の発明に係る半導体装置の製造方法は、
基板に素子分離用の溝を略同じサイズに揃えて形成した後、
前記基板を収容するチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a twenty-fifth aspect of the present invention for solving the above problem is as follows:
After forming the groove for element isolation on the substrate with the same size,
Halogen gas is supplied to the inside of the chamber containing the substrate, and the halogen gas is converted into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the element isolation trench is buried with the silicon oxide film.

上記課題を解決する第26の発明に係る半導体装置の製造方法は、
素子分離用の溝が形成された基板上に、予め、Al23、SiO2、又はSi34からなる保護層を形成した後、
前記基板を収容するチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記保護層上に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする。
A manufacturing method of a semiconductor device according to a twenty-sixth aspect of the present invention for solving the above-described problem is as follows.
After forming a protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 in advance on a substrate on which a groove for element isolation is formed,
Halogen gas is supplied to the inside of the chamber containing the substrate, and the halogen gas is converted into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the protective layer, and the element isolation trench is filled with the silicon oxide film.

上記課題を解決する第27の発明に係る半導体装置の製造方法は、
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝の底部側の一部を埋め込み、
前記酸化ケイ素膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むことを特徴とする。
A method for manufacturing a semiconductor device according to a twenty-seventh aspect of the present invention for solving the above problem is as follows:
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the silicon oxide film embeds a part on the bottom side of the element isolation groove formed on the substrate,
After the silicon oxide film is formed, the trench is completely filled with another insulating film formed by high density plasma CVD, SOD (Spin on Dielectric), plasma CVD, or thermal CVD. .

上記課題を解決する第28の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に酸素ガスを供給する原料ガス供給手段と、
前記ハロゲンガス及び酸素ガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマ及び酸素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素に還元すると共に前記酸素ガスプラズマにより酸化して、前記基板に酸化ケイ素膜からなる絶縁膜を成膜し、
該酸化ケイ素膜により、前記基板に形成された電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a twenty-eighth aspect of the present invention for solving the above problems is as follows.
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Raw material gas supply means for supplying oxygen gas into the chamber;
Plasma generating means for converting the halogen gas and oxygen gas into plasma to generate halogen gas plasma and oxygen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the silicon and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma A precursor is reduced to silicon and oxidized by the oxygen gas plasma to form an insulating film made of a silicon oxide film on the substrate,
The silicon oxide film embeds grooves between electrodes or wirings formed on the substrate.

上記課題を解決する第29の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に酸素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素に還元すると共に前記外部プラズマ発生室からの酸素ガスプラズマにより酸化して、前記基板に酸化ケイ素膜からなる絶縁膜を成膜し、
該酸化ケイ素膜により、前記基板に形成された電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a twenty-ninth aspect of the present invention for solving the above problems is as follows.
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying oxygen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the silicon and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma The precursor is reduced to silicon and oxidized by oxygen gas plasma from the external plasma generation chamber to form an insulating film made of a silicon oxide film on the substrate,
The silicon oxide film embeds grooves between electrodes or wirings formed on the substrate.

上記課題を解決する第30の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるホウ酸で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に窒素ガスを供給する原料ガス供給手段と、
前記ハロゲンガス及び窒素ガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマ及び窒素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ホウ酸とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をホウ素に還元すると共に前記窒素ガスプラズマにより窒化して、前記基板に窒化ホウ素膜からなる絶縁膜を成膜し、
該窒化ホウ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirtieth aspect of the present invention for solving the above problems is as follows.
A chamber containing a substrate;
A member to be etched made of boric acid provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Raw material gas supply means for supplying nitrogen gas into the chamber;
Plasma generating means for converting the halogen gas and nitrogen gas into plasma and generating halogen gas plasma and nitrogen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the boric acid and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma. And reducing the precursor to boron and nitriding with the nitrogen gas plasma to form an insulating film made of a boron nitride film on the substrate,
The boron nitride film embeds a groove for element isolation, a groove between electrodes, or a groove between wires formed in the substrate.

上記課題を解決する第31の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるホウ酸で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に窒素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ホウ酸とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をホウ素に還元すると共に前記外部プラズマ発生室からの窒素ガスプラズマにより窒化して、前記基板に窒化ホウ素膜からなる絶縁膜を成膜し、
該窒化ホウ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-first aspect of the present invention for solving the above problems is as follows.
A chamber containing a substrate;
A member to be etched made of boric acid provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying nitrogen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the boric acid and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma. Reducing the precursor to boron and nitriding with nitrogen gas plasma from the external plasma generation chamber, forming an insulating film made of a boron nitride film on the substrate;
The boron nitride film embeds a groove for element isolation, a groove between electrodes, or a groove between wires formed in the substrate.

上記課題を解決する第32の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に酸素ガスを供給する原料ガス供給手段と、
前記フッ素ガス及び酸素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマ及び酸素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、当該吸着した前駆体を前記酸素ガスプラズマにより酸化して、前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜し、
該フッ化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-second invention for solving the above-mentioned problems is as follows.
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Raw material gas supply means for supplying oxygen gas into the chamber;
Plasma generating means for converting the fluorine gas and oxygen gas into plasma to generate fluorine gas plasma and oxygen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
By etching the member to be etched with the fluorine gas plasma, a precursor of the silicon and fluorine is generated, the precursor is adsorbed on the substrate by the temperature control means, and the adsorbed precursor is adsorbed to the oxygen Oxidized by gas plasma to form an insulating film made of a silicon fluoride oxide film on the substrate,
A groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is buried with the silicon fluorinated oxide film.

上記課題を解決する第33の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記フッ素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に酸素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、当該吸着した前駆体を前記外部プラズマ発生室からの酸素ガスプラズマにより酸化して、前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜し、
該フッ化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-third invention for solving the above-mentioned problems is as follows.
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Plasma generating means for converting the fluorine gas into plasma and generating fluorine gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying oxygen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the fluorine gas plasma generates a precursor of the silicon and fluorine, the precursor is adsorbed to the substrate by the temperature control means, and the adsorbed precursor is adsorbed to the external Oxidized by oxygen gas plasma from the plasma generation chamber, and an insulating film made of a silicon fluoride oxide film is formed on the substrate,
A groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is buried with the silicon fluorinated oxide film.

上記課題を解決する第34の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられる酸化ケイ素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記フッ素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記酸化ケイ素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜し、
該フッ化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-fourth aspect of the present invention for solving the above problems is as follows.
A chamber containing a substrate;
A member to be etched made of silicon oxide provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Plasma generating means for converting the fluorine gas into plasma and generating fluorine gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the fluorine gas plasma generates a precursor of the silicon oxide and fluorine, the precursor is adsorbed to the substrate by the temperature control means, and the silicon fluorinated silicon oxide is deposited on the substrate. An insulating film made of a film is formed,
A groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is buried with the silicon fluorinated oxide film.

上記課題を解決する第35の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材及び炭素で構成される他の被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に酸素ガスを供給する原料ガス供給手段と、
前記ハロゲンガス及び酸素ガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマ及び酸素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体及び前記炭素とハロゲンとの他の前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素及び炭素に還元すると共に前記酸素ガスプラズマにより酸化して、前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜し、
該炭化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-fifth aspect of the present invention for solving the above problems is as follows:
A chamber containing a substrate;
An etched member made of silicon and another etched member made of carbon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Raw material gas supply means for supplying oxygen gas into the chamber;
Plasma generating means for converting the halogen gas and oxygen gas into plasma to generate halogen gas plasma and oxygen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates the precursor of silicon and halogen and the other precursor of carbon and halogen, and the precursor is applied to the substrate by the temperature control means. Adsorbing, reducing the adsorbed precursor to silicon and carbon by the halogen gas plasma and oxidizing the oxygen gas plasma to form an insulating film made of a silicon carbide oxide film on the substrate,
The silicon carbide oxide film embeds a groove for element isolation, a groove between electrodes, or a groove between wires formed in the substrate.

上記課題を解決する第36の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材及び炭素で構成される他の被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に酸素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体及び前記炭素とハロゲンとの他の前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素及び炭素に還元すると共に前記外部プラズマ発生室からの前記酸素ガスプラズマにより酸化して、前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜し、
該炭化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-sixth aspect of the present invention for solving the above problems is as follows.
A chamber containing a substrate;
An etched member made of silicon and another etched member made of carbon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying oxygen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates the precursor of silicon and halogen and the other precursor of carbon and halogen, and the precursor is applied to the substrate by the temperature control means. Adsorbed, the adsorbed precursor is reduced to silicon and carbon by the halogen gas plasma, and oxidized by the oxygen gas plasma from the external plasma generation chamber to form an insulating film made of a silicon carbide oxide film on the substrate. Membrane
The silicon carbide oxide film embeds a groove for element isolation, a groove between electrodes, or a groove between wires formed in the substrate.

上記課題を解決する第37の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられる酸化ケイ素で構成される被エッチング部材及び炭素で構成される他の被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記酸化ケイ素とハロゲンとの前駆体及び前記炭素とハロゲンとの他の前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体を酸化ケイ素及び炭素に還元して、前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜し、
該炭化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-seventh aspect of the present invention for solving the above problems is as follows:
A chamber containing a substrate;
A member to be etched composed of silicon oxide and another member to be etched composed of carbon provided in a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the silicon oxide and halogen and another precursor of the carbon and halogen, and the precursor is removed from the substrate by the temperature control means. Adsorbed onto the substrate, the adsorbed precursor is reduced to silicon oxide and carbon by the halogen gas plasma, and an insulating film made of a silicon carbide oxide film is formed on the substrate,
The silicon carbide oxide film embeds a groove for element isolation, a groove between electrodes, or a groove between wires formed in the substrate.

上記課題を解決する第38の発明に係る半導体装置の製造装置は、
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられる炭素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記フッ素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記炭素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記基板にフッ化炭素膜からなる絶縁膜を成膜し、
該フッ化炭素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-eighth aspect of the present invention for solving the above problems is as follows:
A chamber containing a substrate;
A member to be etched made of carbon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Plasma generating means for converting the fluorine gas into plasma and generating fluorine gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
By etching the member to be etched with the fluorine gas plasma, a precursor of the carbon and fluorine is generated, the precursor is adsorbed to the substrate by the temperature control means, and a fluorocarbon film is formed on the substrate. An insulating film is formed,
A groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is filled with the fluorocarbon film.

上記課題を解決する第39の発明に係る半導体装置の製造装置は、
第28乃至第38のいずれかの発明に記載の半導体装置の製造装置において、
前記絶縁膜の成膜後、前記絶縁膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行う後処理手段を設けたことを特徴とする。
A semiconductor device manufacturing apparatus according to a thirty-ninth aspect of the present invention for solving the above problems is as follows.
In the semiconductor device manufacturing apparatus according to any one of the twenty-eighth to thirty-eighth inventions,
After the formation of the insulating film, post-processing means for performing a high-temperature and short-time heat treatment in an inert gas atmosphere, a rare gas plasma treatment, or a hydrogen plasma treatment is provided.

上記課題を解決する第40の発明に係る半導体装置の製造装置は、
第28乃至第39のいずれかの発明に記載の半導体装置の製造装置において、
前記絶縁膜の成膜後、前記絶縁膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行う酸化手段を設けたことを特徴とする。
A semiconductor device manufacturing apparatus according to a fortieth aspect of the present invention for solving the above problems is as follows:
In the semiconductor device manufacturing apparatus according to any one of the 28th to 39th inventions,
After the formation of the insulating film, there is provided an oxidizing means for performing an oxidation treatment in an oxygen or water vapor atmosphere, an oxygen plasma treatment, or an oxygen radical treatment on the insulating film.

上記課題を解決する第41の発明に係る半導体装置の製造装置は、
第28乃至第40のいずれかの発明に記載の半導体装置の製造装置において、
前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝は、同じサイズに揃えられたものであることを特徴とする。
A semiconductor device manufacturing apparatus according to a forty-first aspect of the present invention for solving the above problems is as follows.
In the semiconductor device manufacturing apparatus according to any one of the 28th to 40th inventions,
The element isolating grooves, the interelectrode grooves, or the interwiring grooves formed on the substrate are the same size.

上記課題を解決する第42の発明に係る半導体装置の製造装置は、
基板が収容される複数のチャンバを有し、
1つのチャンバに、第28乃至第41のいずれかの発明に記載の半導体装置の製造装置を備えると共に、
他のチャンバに、Al23、SiO2、又はSi34のいずれかの保護層を形成する他の半導体装置の製造装置を備え、
第28乃至第41のいずれかの発明に記載の半導体装置の製造装置により前記絶縁膜を成膜する前に、Al23、SiO2、又はSi34からなる保護層を形成するようにしたことを特徴とする。
A semiconductor device manufacturing apparatus according to a forty-second aspect of the present invention for solving the above problems is as follows.
Having a plurality of chambers in which substrates are accommodated;
One chamber includes the semiconductor device manufacturing apparatus according to any one of the 28th to 41st inventions,
In another chamber, another semiconductor device manufacturing apparatus for forming a protective layer of either Al 2 O 3 , SiO 2 , or Si 3 N 4 is provided.
A protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 is formed before the insulating film is formed by the semiconductor device manufacturing apparatus according to any of the 28th to 41st inventions. It is characterized by that.

上記課題を解決する第43の発明に係る半導体装置の製造装置は、
基板が収容される複数のチャンバを有し、
1つ若しくは複数のチャンバに、第28乃至第42のいずれかの発明に記載の半導体装置の製造装置を備えると共に、
他のチャンバに、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法のいずれかの方法により他の絶縁膜を形成する他の半導体装置の製造装置を備え、
基板に形成された素子分離用の溝、電極間の溝又は配線間の溝の底部側の一部を、第28乃至第42のいずれかの発明に記載の半導体装置の製造装置による絶縁膜で埋め込むと共に、
前記絶縁膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むようにしたことを特徴とする。
A semiconductor device manufacturing apparatus according to a forty-third aspect of the present invention for solving the above problems is as follows.
Having a plurality of chambers in which substrates are accommodated;
One or more chambers are provided with the semiconductor device manufacturing apparatus according to any of the twenty-eighth to forty-second inventions,
In another chamber, there is provided another semiconductor device manufacturing apparatus in which another insulating film is formed by any one of a high-density plasma CVD method, a SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method. ,
An insulating film formed by the semiconductor device manufacturing apparatus according to any one of the twenty-eighth to forty-second inventions, wherein a part of the element isolation groove, the groove between the electrodes, or the groove between the wirings formed on the substrate is on the bottom side. As well as embedding
After forming the insulating film, the groove is completely filled with another insulating film by a high density plasma CVD method, a SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method. And

第1、第2、第17、第28、第29の発明によれば、従来ない、極めて狭小な幅のゲート電極間(サイドウオール間)や配線間に埋め込まれた酸化ケイ素膜を提供することができ、例えば、ULSIの更なる集積密度の増加を実現することができる。又、狭小な幅のゲート電極間(サイドウオール間)に低温で絶縁膜を埋め込むことができ、トランジスタ領域や拡散層が広がることを防止でき、トランジスタ等の素子の性能向上が可能となる。又、CMP研磨時間を短縮することが可能となり、低コストで絶縁膜を形成することができる。   According to the first, second, seventeenth, twenty-eighth, and twenty-ninth inventions, it is possible to provide a silicon oxide film buried between gate electrodes (between sidewalls) and between wirings having a very narrow width, which is not conventionally provided. For example, further increase in the integration density of ULSI can be realized. In addition, an insulating film can be embedded between gate electrodes with narrow widths (between sidewalls) at a low temperature, so that the transistor region and the diffusion layer can be prevented from spreading, and the performance of elements such as transistors can be improved. Further, the CMP polishing time can be shortened, and an insulating film can be formed at low cost.

第3乃至第11、第30乃至第38の発明によれば、低誘電率の絶縁膜を形成するので、素子間の電気的干渉を防止することができる。   According to the third to eleventh and thirty-third to thirty-eighth inventions, since the insulating film having a low dielectric constant is formed, electrical interference between elements can be prevented.

第12、第18、第23、第39の発明によれば、アニール処理を実施することにより、形成した絶縁膜中のハロゲンを取り除くことができる。   According to the twelfth, eighteenth, twenty-third, and thirty-ninth inventions, the halogen in the formed insulating film can be removed by performing the annealing process.

第13、第19、第24、第40の発明によれば、酸化処理を実施することにより、形成したSiO2膜中の欠陥密度が低減でき、半導体装置の不良率を低減することができる。 According to the thirteenth, nineteenth, twenty-fourth, and forty-first inventions, by performing the oxidation treatment, the defect density in the formed SiO 2 film can be reduced, and the defect rate of the semiconductor device can be reduced.

第14、第20、第25、第41の発明によれば、基板表面に形成される溝のサイズを揃えるので、基板全面において、同等の埋め込み性を安定的に得ることができる。   According to the fourteenth, twentieth, twenty-fifth and forty-first aspects of the invention, since the sizes of the grooves formed on the surface of the substrate are made uniform, equivalent embedding properties can be stably obtained over the entire surface of the substrate.

第15、第21、第26、第42の発明によれば、下地に保護層を設けるので、成膜時におけるハロゲンが下地と反応するのを防止することができる。   According to the fifteenth, twenty-first, twenty-sixth and forty-second inventions, since the protective layer is provided on the base, it is possible to prevent the halogen during the film formation from reacting with the base.

第16、第22、第27、第43の発明によれば、溝の底部側の一部を本発明による絶縁膜で埋め込み、その上層側を従来法による絶縁膜で埋め込むので、埋め込み性を損なうことなく、安価に埋め込みを実現できる。   According to the sixteenth, twenty-second, twenty-seventh and forty-third inventions, a portion on the bottom side of the groove is buried with the insulating film according to the present invention, and the upper layer side is buried with the insulating film according to the conventional method, so that the embedding property is impaired. Therefore, embedding can be realized at a low cost.

第18乃至第27の発明によれば、従来ない、極めて狭小な幅の素子分離用の溝に埋め込まれた酸化ケイ素膜を提供することができ、例えば、ULSIの更なる集積密度の増加を実現することができる。又、狭小な幅の素子分離用の溝に低温で絶縁膜を埋め込むことができ、トランジスタ領域や拡散層が広がることを防止でき、トランジスタ等の素子の性能向上が可能となる。又、CMP研磨時間を短縮することが可能となり、低コストで絶縁膜を形成することができる。   According to the eighteenth to twenty-seventh aspects of the present invention, it is possible to provide a silicon oxide film embedded in an element isolation trench having a very narrow width, which has not been achieved in the past, and for example, further increasing the integration density of ULSI. can do. In addition, an insulating film can be embedded at a low temperature in an element isolation groove having a narrow width, so that the transistor region and the diffusion layer can be prevented from expanding, and the performance of elements such as transistors can be improved. Further, the CMP polishing time can be shortened, and an insulating film can be formed at low cost.

以下、本発明に係る半導体装置の製造装置を参照して、その製造装置を用いた半導体装置の製造方法、そして、その適用例を説明する。   Hereinafter, a semiconductor device manufacturing method using the manufacturing apparatus and an application example thereof will be described with reference to the semiconductor device manufacturing apparatus according to the present invention.

<第1の実施形態>
図15は、本発明に係る半導体装置の製造装置の実施形態の一例を示す概略透視構造図である。
図15に示すように、筒形状に形成されたチャンバ1の底部近傍には支持台2が設けられ、支持台2には基板3が載置される。支持台2にはヒータ4及び冷媒流通手段5を備えた温度制御手段6が設けられ、支持台2は温度制御手段6により所定温度(例えば、基板3が450℃以下、例えば300℃に維持される温度)に制御される。
<First Embodiment>
FIG. 15 is a schematic perspective view showing an example of an embodiment of a semiconductor device manufacturing apparatus according to the present invention.
As shown in FIG. 15, a support base 2 is provided near the bottom of the chamber 1 formed in a cylindrical shape, and a substrate 3 is placed on the support base 2. The support base 2 is provided with a temperature control means 6 including a heater 4 and a refrigerant flow means 5, and the support base 2 is maintained at a predetermined temperature (for example, the substrate 3 is 450 ° C. or lower, for example, 300 ° C.) by the temperature control means 6. Temperature).

チャンバ1の上面は開口部とされ、開口部は絶縁材製(例えば、セラミックス製)の板状の天井板25によって塞がれている。天井板25の上方にはチャンバ1の内部に供給されたガスをプラズマ化するためのプラズマアンテナ27が設けられ、プラズマアンテナ27は天井板25の面と平行な平面リング状に形成されている。   The upper surface of the chamber 1 is an opening, and the opening is closed by a plate-like ceiling plate 25 made of an insulating material (for example, ceramic). Above the ceiling plate 25 is provided a plasma antenna 27 for converting the gas supplied into the chamber 1 into plasma, and the plasma antenna 27 is formed in a planar ring shape parallel to the surface of the ceiling plate 25.

プラズマアンテナ27には整合器10及び電源11が接続されて高周波電流が供給される。天井板25によって塞がれたチャンバ1の内部は真空装置8により所定の圧力に維持される。   The plasma antenna 27 is connected to the matching unit 10 and the power source 11 and supplied with a high frequency current. The interior of the chamber 1 closed by the ceiling plate 25 is maintained at a predetermined pressure by the vacuum device 8.

チャンバ1の上方側壁には、ケイ素製の被エッチング部材20が挟持されている。図16は、この被エッチング部材20の概略平面図である。図16に示すように、被エッチング部材20は、複数の突起部21とリング部22とからなり、各突起部21の間には切欠部23が設けられている。   On the upper side wall of the chamber 1, a member to be etched 20 made of silicon is sandwiched. FIG. 16 is a schematic plan view of the member 20 to be etched. As shown in FIG. 16, the member to be etched 20 includes a plurality of protrusions 21 and a ring part 22, and a notch 23 is provided between the protrusions 21.

チャンバ1内においては、被エッチング部材20は、基板3に対向する位置に設置され、チャンバ1の側壁周方向に亘り複数に分割すると共に各分割部分である突起部21が円筒状のチャンバ1に沿って設置されるリング部22から中心側に向かって突出するように設置される。   In the chamber 1, the member to be etched 20 is installed at a position facing the substrate 3. The member to be etched 20 is divided into a plurality of parts along the circumferential direction of the side wall of the chamber 1, and the protrusions 21 as the divided parts are It installs so that it may protrude toward the center side from the ring part 22 installed along.

すなわち、突起部21は、チャンバ1の内壁から径方向中心に向かうと共に円周方向に複数設けられ、突起部21同士の間には切欠部23(空間)が存在している。このため、プラズマアンテナ27に流れる電流の流れ方向に対して不連続状態となるように基板3と天井板25との間に配置されている。   That is, a plurality of protrusions 21 are provided in the circumferential direction from the inner wall of the chamber 1 and in the circumferential direction, and a notch 23 (space) exists between the protrusions 21. For this reason, it arrange | positions between the board | substrate 3 and the ceiling board 25 so that it may become a discontinuous state with respect to the flow direction of the electric current which flows into the plasma antenna 27. FIG.

チャンバ1の上方側壁における、被エッチング部材20と天井板25との間には、チャンバ1の内部にハロゲンガスとしての塩素ガスと酸素ガスとが混合されたガス18(He、Ar等で塩素濃度が≦50体積%、好ましくは10体積%程度に希釈される)を供給するノズル12が接続されている。ガス18における酸素ガスの濃度は低く、0.1〜10体積%程度である。   Between the member to be etched 20 and the ceiling plate 25 on the upper side wall of the chamber 1, a gas 18 in which chlorine gas as a halogen gas and oxygen gas are mixed inside the chamber 1 (chlorine concentration with He, Ar, etc.). Is ≦ 50 volume%, preferably diluted to about 10 volume%). The concentration of oxygen gas in the gas 18 is low, about 0.1 to 10% by volume.

ノズル12は被エッチング部材20の上方において、チャンバ1の中心に向けて開口し、ノズル12には流量制御器13を介してガス18が送られる。成膜に関与しないガス等は排気口17から排気される。ノズル12と流量制御器13とによりハロゲンガス供給手段及び原料ガス供給手段が構成されている。   The nozzle 12 opens above the member to be etched 20 toward the center of the chamber 1, and a gas 18 is sent to the nozzle 12 via the flow rate controller 13. Gases that are not involved in film formation are exhausted from the exhaust port 17. The nozzle 12 and the flow rate controller 13 constitute halogen gas supply means and source gas supply means.

なお、上述した本実施形態の製造装置では、ハロゲンガスと酸素ガスとを混合ガスとして同一のノズル12によりチャンバ1内へ供給する構成としたが、ハロゲンガスと酸素ガスとを別々に供給するように専用の供給手段を設置しても良い。本実施形態では、同一のノズルとすることにより、装置構成を簡便なものとし、装置コストを削減しているが、別々の供給手段とした場合には、それぞれのガス供給量の調整をより正確に行うことができる。   In the above-described manufacturing apparatus of the present embodiment, the halogen gas and the oxygen gas are supplied as mixed gas into the chamber 1 by the same nozzle 12, but the halogen gas and the oxygen gas are supplied separately. A dedicated supply means may be installed. In this embodiment, by using the same nozzle, the configuration of the apparatus is simplified and the apparatus cost is reduced. However, when different supply means are used, the adjustment of each gas supply amount is more accurate. Can be done.

上述した本実施形態の製造装置では、以下に詳説する方法で絶縁膜(SiO2)膜の成膜を行う。 In the manufacturing apparatus of the present embodiment described above, an insulating film (SiO 2 ) film is formed by the method described in detail below.

まず、チャンバ1の内部にノズル12からガス18を供給すると共に、プラズマアンテナ27から電磁波をチャンバ1の内部に入射することで、ガス18中の塩素ガス及び酸素ガスをイオン化して塩素ガスプラズマ及び酸素ガスプラズマを発生させる。プラズマは、ガスプラズマ14で図示する領域に発生する。このときの反応は、次式で表すことができる。
Cl2→2Cl* ・・・・・・(1)
2→2O* ・・・・・・(2)
ここで、Cl*は塩素ガスラジカルを、O*は酸素ガスラジカルを表す。
First, the gas 18 is supplied from the nozzle 12 into the chamber 1 and electromagnetic waves are incident from the plasma antenna 27 into the chamber 1, thereby ionizing the chlorine gas and the oxygen gas in the gas 18 to generate chlorine gas plasma and Oxygen gas plasma is generated. The plasma is generated in the region shown by the gas plasma 14. The reaction at this time can be expressed by the following formula.
Cl 2 → 2Cl * (1)
O 2 → 2O * (2)
Here, Cl * represents a chlorine gas radical, and O * represents an oxygen gas radical.

このガスプラズマ14がケイ素製の被エッチング部材20に作用することにより、被エッチング部材20が加熱されると共に、被エッチング部材20に以下のエッチング反応が生じる。   When this gas plasma 14 acts on the member to be etched 20 made of silicon, the member to be etched 20 is heated and the following etching reaction occurs in the member to be etched 20.

すなわち、塩素ガスプラズマによる被エッチング部材20のエッチング反応であり、例えば次式で表される。
Si(s)+XCl*→SiClX(g) ・・(3)
ここで、sは固体状態、gはガス状態を表し、X=1〜4である。式(3)は、被エッチング部材20を構成するケイ素が塩素ガスプラズマによりエッチングされ、ガス化した状態を表す。前駆体15は、ガス化したSiClX及びこれと組成比が異なる物質(SiaClb)である。
That is, it is an etching reaction of the member to be etched 20 by chlorine gas plasma, and is represented by the following equation, for example.
Si (s) + XCl * → SiClX (g) ·· (3)
Here, s represents a solid state, g represents a gas state, and X = 1 to 4. Expression (3) represents a state in which silicon constituting the member to be etched 20 is etched and gasified by chlorine gas plasma. The precursor 15 is gasified SiClX and a substance (SiaClb) having a composition ratio different from that.

ガスプラズマ14を発生させることにより被エッチング部材20を加熱し、更に温度制御手段6により基板3の温度を被エッチング部材20の温度よりも低い温度に設定する。この結果、前駆体15である塩化ケイ素ガスは基板3に吸着される。このときの反応は、例えば次式で表される。
SiClX(g)→SiClX(ad) ・・・・(4)
ここで、adは吸着状態を表す。
The member 20 to be etched is heated by generating the gas plasma 14, and the temperature control means 6 sets the temperature of the substrate 3 to be lower than the temperature of the member 20 to be etched. As a result, the silicon chloride gas as the precursor 15 is adsorbed on the substrate 3. The reaction at this time is represented by the following formula, for example.
SiClX (g) → SiClX (ad) (4)
Here, ad represents an adsorption state.

基板3に吸着した塩化ケイ素は、塩素ガスラジカルにより還元されてケイ素となる。このときの反応は、例えば次式で表される。
SiClX(ad)+XCl*→Si(s)+XCl2↑ ・・(5)
Silicon chloride adsorbed on the substrate 3 is reduced to chlorine by chlorine gas radicals. The reaction at this time is represented by the following formula, for example.
SiClX (ad) + XCl * → Si (s) + XCl 2 ↑ (5)

なお、塩化ケイ素は揮発性が高いため、成膜に関与することなく排気されてしまう場合があるが、基板の温度を通常よりも低くすることにより、塩化ケイ素を基板3に吸着させて、成膜に関与させることができる。   Since silicon chloride is highly volatile, it may be exhausted without being involved in film formation. However, by making the substrate temperature lower than usual, the silicon chloride is adsorbed on the substrate 3 and is formed. It can be involved in the membrane.

以上の反応を、被エッチング部材20を構成するケイ素が基板3に成膜されるまでについてまとめると、例えば、次式で表される。
Si(s)→SiClX(g)→SiClX(ad)→Si(s) ・・・(6)
この反応の過程において、上式(2)に示す反応により発生した酸素ガスラジカルが主として次の4つの反応に寄与することにより、基板3にアモルファスのSiO2膜が成膜される。
When the above reactions are summarized until silicon constituting the member to be etched 20 is formed on the substrate 3, the following reaction is expressed, for example.
Si (s) → SiClX (g) → SiClX (ad) → Si (s) (6)
In the course of this reaction, oxygen gas radicals generated by the reaction shown in the above equation (2) mainly contribute to the following four reactions, whereby an amorphous SiO 2 film is formed on the substrate 3.

1つ目の反応は、基板3に成膜されたSi(s)の酸素ガスラジカルによる酸化である。2つ目の反応は、SiClX(ad)の酸素ガスラジカルによる酸化である。3つ目の反応は、SiClX(g)の酸素ガスラジカルによる酸化と成膜である。4つ目の反応は、被エッチング部材20を構成するSi(s)の酸素ガスラジカルによるエッチングと成膜である。以下、各反応について、説明する。   The first reaction is the oxidation of Si (s) formed on the substrate 3 by oxygen gas radicals. The second reaction is oxidation of SiClX (ad) with oxygen gas radicals. The third reaction is oxidation of SiClX (g) with oxygen gas radicals and film formation. The fourth reaction is etching and film formation by oxygen gas radicals of Si (s) constituting the member 20 to be etched. Hereinafter, each reaction will be described.

1つ目の反応については、基板3に成膜されたケイ素が酸素ガスラジカルにより酸化されて酸化ケイ素となる。このときの反応は、例えば、次式で表される。
Si(s)+2O*→SiO2(s) ・・・・(7)
For the first reaction, silicon deposited on the substrate 3 is oxidized by oxygen gas radicals to form silicon oxide. The reaction at this time is represented by the following formula, for example.
Si (s) + 2O * → SiO 2 (s) (7)

2つ目の反応については、基板3に吸着した塩化ケイ素が酸素ガスラジカルにより酸化され酸化ケイ素となる。このときの反応は、例えば、次式で表される。
SiClX(ad)+2O*→SiO2(s)+2/XCl2↑ ・・・(8)
For the second reaction, silicon chloride adsorbed on the substrate 3 is oxidized by oxygen gas radicals to form silicon oxide. The reaction at this time is represented by the following formula, for example.
SiClX (ad) + 2O * → SiO 2 (s) + 2 / XCl 2 ↑ (8)

3つ目の反応については、ガス状態の塩化ケイ素が酸素ガスラジカルにより酸化されガス状態の酸化ケイ素となり、基板3に成膜される。このときの反応は、例えば次式で表される。
SiClX(g)+2O*→SiO2(g)+2/XCl2↑ ・・・(9)
SiO2(g)→SiO2(s) ・・・(10)
For the third reaction, gaseous silicon chloride is oxidized by oxygen gas radicals to form gaseous silicon oxide and is deposited on the substrate 3. The reaction at this time is represented by the following formula, for example.
SiClX (g) + 2O * → SiO 2 (g) + 2 / XCl 2 ↑ (9)
SiO 2 (g) → SiO 2 (s) (10)

4つ目の反応については、被エッチング部材20を構成するSi(s)が酸素ガスラジカルによりエッチングされ、ガス状態の酸化ケイ素が生成し、これが基板3に成膜される。このときの反応は、例えば次式で表される。
Si(s)+XO*→SiOX(g)→SiO2(s) ・・(11)
Regarding the fourth reaction, Si (s) constituting the member to be etched 20 is etched by oxygen gas radicals to generate gaseous silicon oxide, which is deposited on the substrate 3. The reaction at this time is represented by the following formula, for example.
Si (s) + XO * → SiOX (g) → SiO 2 (s) (11)

しかしながら、ガス18中の酸素ガス濃度は塩素ガスと比較して低いため、被エッチング部材20へのガスプラズマの作用は、ほとんど塩素ガスプラズマによるものであると考えられ、上記4つ目の反応(上式(11))はほとんど起こらず、酸素ガスプラズマの作用としては上記1つ目の反応(上式(7))及び2つ目の反応(上式(8))が優先的に起こると考えられる。   However, since the oxygen gas concentration in the gas 18 is lower than that of the chlorine gas, it is considered that the action of the gas plasma on the member to be etched 20 is almost due to the chlorine gas plasma, and the fourth reaction ( The above equation (11)) hardly occurs, and when the first reaction (the above equation (7)) and the second reaction (the above equation (8)) occur preferentially as the action of the oxygen gas plasma. Conceivable.

前述した成膜反応は、チャンバ内で起こりうる反応の一例である。例えば、他に起こりうる反応としては、次の反応が挙げられる。上式(3)において発生したガス化した塩化ケイ素の一部は、基板3に吸着する(上式(4)参照)前に、塩素ガスラジカルにより還元されてガス状態のケイ素となる。このときの反応は、例えば、次式で表される。
SiClX(g)+XCl*→Si(g)+XCl2↑ ・・(12)
The film formation reaction described above is an example of a reaction that can occur in the chamber. For example, other possible reactions include the following reactions. A part of the gasified silicon chloride generated in the above formula (3) is reduced by chlorine gas radicals to become silicon in a gaseous state before adsorbing to the substrate 3 (see the above formula (4)). The reaction at this time is represented by the following formula, for example.
SiClX (g) + XCl * → Si (g) + XCl 2 ↑ (12)

この後、ガス状態のケイ素は、基板3に吸着して、成膜される。この過程においても、ガス状態のケイ素および基板3に成膜されたケイ素は、酸素ガスラジカルにより酸化され、酸化ケイ素となる。   Thereafter, the silicon in the gaseous state is adsorbed on the substrate 3 to form a film. Also in this process, the silicon in the gaseous state and the silicon deposited on the substrate 3 are oxidized by oxygen gas radicals to become silicon oxide.

以上より、基板3上には酸化ケイ素の薄膜を成膜することができる。上述する反応形態により作製したSiO2膜は、点欠陥が少ない高品質なSiO2膜である、また、基板3に形成された溝等、特に大きなアスペクト比を有する溝、例えば、STI形成用の分離用パターン溝を有する基板3に対しては、良好な埋め込み性をもって成膜することができ、又、ゲート電極間、AlCu配線間へも良好な埋め込み性をもって成膜することができる。これは、本実施形態に係るSiO2成膜は、上述する特有の反応形態により行われるためと、また、いわゆるボトムアップ成膜を行うことができるためである。 As described above, a silicon oxide thin film can be formed on the substrate 3. The SiO 2 film produced by the above-described reaction mode is a high-quality SiO 2 film with few point defects, and a groove having a particularly large aspect ratio, such as a groove formed in the substrate 3, for example, for forming STI. The substrate 3 having the separation pattern groove can be formed with a good embedding property, and can also be formed with a good embedding property between the gate electrodes and between the AlCu wirings. This is because the SiO 2 film formation according to the present embodiment is performed by the above-described specific reaction mode and so-called bottom-up film formation can be performed.

従来の高密度プラズマCVD法等では、溝が形成された基板に成膜する際に、溝の底面だけでなく、基板面や溝の内部側壁も同時に成膜されてしまうため、溝が完全に埋め込まれる前に溝入口部が成膜により塞がれる結果ボイドが発生したり、基板面にハングオーバーが発生したりするといった問題があった。これに対して、ボトムアップ成膜とは、基板面や溝の内部側壁への成膜を抑制しつつ、溝の底部から優先的に行われる成膜である。   In the conventional high-density plasma CVD method or the like, not only the bottom surface of the groove but also the substrate surface and the inner side wall of the groove are formed at the same time when the film is formed on the substrate on which the groove is formed. There is a problem that voids are generated as a result of the film entrance being blocked by film formation before being buried, or hangover occurs on the substrate surface. On the other hand, bottom-up film formation is film formation performed preferentially from the bottom of the groove while suppressing film formation on the substrate surface and the inner side wall of the groove.

ボトムアップ成膜の原理は、以下の通りである。すなわち、上述するとおり、基板3へのSiO2成膜は、前駆体15である塩化ケイ素の吸着と塩素ガスラジカルによる塩化ケイ素の還元が基礎反応となるが、塩素ガスラジカルは被エッチング部材20に対してはエッチング作用を有することから分かるように、その濃度によっては、基板3に吸着した塩化ケイ素又はその後還元されたケイ素をエッチングする場合がある。この場合には、成膜は行われない。 The principle of bottom-up film formation is as follows. That is, as described above, SiO 2 film formation on the substrate 3 is based on adsorption of silicon chloride as the precursor 15 and reduction of silicon chloride by chlorine gas radicals, but the chlorine gas radicals are applied to the member 20 to be etched. On the other hand, as can be seen from having an etching action, depending on the concentration, silicon chloride adsorbed on the substrate 3 or subsequently reduced silicon may be etched. In this case, film formation is not performed.

基板3に溝が形成されている場合には、溝内では底部に近づくほど塩素ガスラジカルの濃度は低くなる。したがって、溝の底部では主として塩素ガスラジカルによる還元反応が起こる一方、溝上部や基板面では主としてエッチング反応が起こる。この性質を利用して、塩素ガスラジカルの濃度を調整して、基板面や溝の内部側壁への成膜を抑制しつつ(エッチング反応を優勢にする)、溝の底部から優先的に成膜する(還元反応を優勢にする)ことにより、溝内にSiO2膜をボイドがなく、良好な埋め込み性をもって成膜する。なお、還元反応とエッチング反応の調整は、成膜中に、塩素ガスラジカルの濃度を調整したり、基板3の温度を調整したりすることで実施可能である。 In the case where a groove is formed in the substrate 3, the concentration of chlorine gas radicals becomes lower in the groove as it approaches the bottom. Therefore, a reduction reaction mainly due to chlorine gas radicals occurs at the bottom of the groove, whereas an etching reaction mainly occurs at the top of the groove and the substrate surface. Using this property, the concentration of chlorine gas radicals is adjusted to suppress film formation on the substrate surface and the inner side wall of the groove (making the etching reaction dominant), while forming a film preferentially from the bottom of the groove. By doing this (making the reduction reaction dominant), the SiO 2 film is formed in the groove with no voids and good embedding property. The reduction reaction and the etching reaction can be adjusted by adjusting the concentration of chlorine gas radicals or adjusting the temperature of the substrate 3 during film formation.

このように、ボトムアップ成膜によれば、溝の内部を完全に埋め込むことが可能となる。また、ボトムアップ成膜では、基板の溝内のみに成膜することが可能であり、従来の高密度プラズマCVD法で必要とされる基板上に余分に成膜された薄膜を除去する工程(CMP研磨)をなくすか、または短時間で済ませることができる。   Thus, according to the bottom-up film formation, the inside of the groove can be completely buried. Further, in the bottom-up film formation, it is possible to form a film only in the groove of the substrate, and a process of removing an extra thin film formed on the substrate required by the conventional high-density plasma CVD method ( CMP polishing) can be eliminated or completed in a short time.

上述したように、本発明によれば、大きなアスペクト比を有するSTIの溝、そして、ゲート電極間、AlCu配線間に、SiO2膜を良好に埋め込むことができ、これを有する電気的特性の優れた集積回路を作製することができる。 As described above, according to the present invention, the STI trench having a large aspect ratio, and the SiO 2 film can be satisfactorily embedded between the gate electrodes and between the AlCu wirings, and has excellent electrical characteristics. Integrated circuits can be manufactured.

なお、本発明は、絶縁膜としてSiO2膜に限るものでなく、その他に、BN、フッ素を含む酸化ケイ素、SiOC、C:Fなどの低誘電率膜を、低温(100℃<T<400℃、好ましくは300℃)で形成することが可能であり、このような低誘電率膜であっても、同様の原理により、大きなアスペクト比を有する溝等に良好に埋め込むことが可能である。 Note that the present invention is not limited to the SiO 2 film as the insulating film. In addition, a low dielectric constant film such as BN, silicon oxide containing fluorine, SiOC, or C: F is used at a low temperature (100 ° C. <T <400 And even such a low dielectric constant film can be satisfactorily embedded in a groove having a large aspect ratio by the same principle.

例えば、BN膜を形成する場合には、上述した本実施形態の製造装置において、B23(ホウ酸)から構成される被エッチング部材を用い、原料ガスとして、微量のN2を添加したCl2を用いればよい。 For example, in the case of forming a BN film, in the manufacturing apparatus of this embodiment described above, a member to be etched composed of B 2 O 3 (boric acid) is used, and a small amount of N 2 is added as a source gas. Cl 2 may be used.

又、フッ素を含む酸化ケイ素膜を形成する場合には、上述した本実施形態の製造装置において、Si(又はSiO2)から構成される被エッチング部材を用い、原料ガスとして、微量のO2を添加したF2(又はF2)を用いればよい。 Further, when forming a silicon oxide film containing fluorine, in the manufacturing apparatus of this embodiment described above, a member to be etched composed of Si (or SiO 2 ) is used, and a small amount of O 2 is used as a source gas. F 2 (or F 2) may be used with the addition.

又、SiOC膜を形成する場合には、上述した本実施形態の製造装置において、Si(又はSiO2)から構成される被エッチング部材、Cから構成される被エッチング部材の2種類を用い、原料ガスとして、微量のO2を添加したCl2(又はCl2)を用いればよい。SiOC膜を所望の組成比にしたい場合は、上記2種類の被エッチング部材の面積比等を変更すればよい。 When forming the SiOC film, the manufacturing apparatus of the present embodiment described above uses two types of members to be etched, which are composed of Si (or SiO 2 ), and members to be etched, which are composed of C. As the gas, Cl 2 (or Cl 2 ) to which a small amount of O 2 is added may be used. When the desired composition ratio of the SiOC film is desired, the area ratio of the two types of members to be etched may be changed.

又、C:F膜を形成する場合には、上述した本実施形態の製造装置において、Cから構成される被エッチング部材を用い、原料ガスとして、F2を用いればよい。 Further, in the case of forming the C: F film, the member to be etched composed of C may be used in the manufacturing apparatus of the present embodiment described above, and F 2 may be used as the source gas.

次に、本実施形態の製造装置を適用する半導体装置の実施例のいくつかを説明する。   Next, some examples of the semiconductor device to which the manufacturing apparatus of this embodiment is applied will be described.

本実施例は、本実施形態の製造装置を用いて、STI用の溝に絶縁膜(例えば、SiO2膜)の埋め込みを行なうものであり、これは、前述した従来の半導体装置のプロセスフローのステップ3に代替するものである。 In this example, an insulating film (for example, SiO 2 film) is embedded in an STI trench using the manufacturing apparatus of this embodiment, which is the process flow of the conventional semiconductor device described above. This is an alternative to step 3.

STI形成前の工程は、従来の半導体装置のプロセスフローにおけるステップ1、ステップ2(図1、2参照)と同様の工程を行って、STI用の溝105を形成する。従って、ここでは重複するステップ1、ステップ2の説明は省略する。   Prior to the STI formation, the STI trench 105 is formed by performing the same steps as those in Steps 1 and 2 (see FIGS. 1 and 2) in the process flow of the conventional semiconductor device. Therefore, the description of the overlapping steps 1 and 2 is omitted here.

溝105の形成後、本実施形態の製造装置を用いて、STI用のSiO2膜の埋め込みを行なうが、本実施形態の製造装置でSiO2膜を形成する場合、原料ガスとして用いるCl2等のハロゲンが、下地のSi表面と反応する場合がある。そこで、これを防止するために、下地表面に保護層201を形成し、その後、本実施形態の製造装置でSiO2膜を形成する(図17参照)。ここでは保護層201として、CVD法によるSiO2膜を10nm以上堆積した。なお、保護層としては、Al23膜、Si34膜を用いることも可能である。本実施形態の製造装置でSiO2膜を堆積し、STIを途中まで埋め込むが、このときのSiO2膜の形状は202のようであり、溝の底部から優先的にSiO2膜が形成される。 After the trench 105 is formed, the STI SiO 2 film is embedded using the manufacturing apparatus of the present embodiment. When the SiO 2 film is formed by the manufacturing apparatus of the present embodiment, Cl 2 or the like used as a source gas is used. May react with the underlying Si surface. Therefore, in order to prevent this, the protective layer 201 is formed on the base surface, and then the SiO 2 film is formed by the manufacturing apparatus of this embodiment (see FIG. 17). Here, as the protective layer 201, a SiO 2 film by a CVD method is deposited by 10 nm or more. As the protective layer, an Al 2 O 3 film or a Si 3 N 4 film can be used. The manufacturing apparatus of this embodiment deposits a SiO 2 film and embeds the STI partway. At this time, the shape of the SiO 2 film is 202, and the SiO 2 film is formed preferentially from the bottom of the groove. .

本実施形態の製造装置で形成されるSiO2膜は、成長速度が比較的遅いため、続いて、大きな成長速度を有する高密度プラズマCVD法を用いて3000ÅのSiO2膜203aを堆積する(図18)。高速成長が可能な高密度プラズマCVD法を用いたSiO2膜と本実施形態の製造装置を用いたSiO2膜とを組み合わせて、多種類の絶縁膜の多層構造とすることで、安価にSTIの埋め込みを実現することができる。なお、高密度プラズマCVD法以外に、SOD(Spin on Dielectric)法、プラズマCVD法、熱CVD法を用いてもよい。この場合、本実施形態の製造装置、上記絶縁膜を形成するCVD装置等を含めて、マルチチャンバ構成とし、各チャンバにおいて、所望のSiO2膜を成膜するようにする。又、上記保護層を形成するCVD装置等を含めてもよい。以後は、従来の半導体装置のプロセスフローと同様のフローを用いて半導体装置を製造する。 Since the growth rate of the SiO 2 film formed by the manufacturing apparatus of this embodiment is relatively slow, a 3000 SiO SiO 2 film 203a is subsequently deposited using a high-density plasma CVD method having a high growth rate (FIG. 18). In combination with SiO 2 film using the manufacturing apparatus of the SiO 2 film and the present embodiment using the high-speed growth can be a high-density plasma CVD method, by a multilayer structure of various types of insulating films, inexpensively STI Can be implemented. In addition to the high-density plasma CVD method, an SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method may be used. In this case, a multi-chamber configuration including the manufacturing apparatus of this embodiment, the CVD apparatus for forming the insulating film, and the like is formed, and a desired SiO 2 film is formed in each chamber. Moreover, you may include the CVD apparatus etc. which form the said protective layer. Thereafter, the semiconductor device is manufactured using a flow similar to the process flow of the conventional semiconductor device.

なお、STIへの埋め込み性を基板全面において、安定的に得るためには、基板全面において、STIの溝のサイズを極力同じサイズに揃えることが望ましい。そのため、ダミーパターンを置いて、STIの溝のサイズを揃えるようにする。   In order to stably obtain the STI embedding property on the entire surface of the substrate, it is desirable that the size of the STI groove is made as uniform as possible on the entire surface of the substrate. Therefore, a dummy pattern is placed so that the sizes of the STI grooves are made uniform.

本実施形態の製造装置でSiO2膜等の絶縁膜を形成することにより、従来ない、極めて狭小な幅で、アスペクト比の高いSTIに埋め込まれた絶縁膜を提供することができ、例えば、ULSIの更なる集積密度の増加を実現することができる。又、CMP研磨時間を短縮することが可能となり、低コストでSTIを形成することができる。 By forming an insulating film such as a SiO 2 film in the manufacturing apparatus of this embodiment, an insulating film embedded in STI having a very narrow width and a high aspect ratio can be provided. For example, ULSI Further increase in integration density can be realized. Further, the CMP polishing time can be shortened, and the STI can be formed at a low cost.

本実施例は、本実施形態の製造装置を用いて、ゲート電極間へ絶縁膜(例えば、SiO2膜)の埋め込みを行なうものであり、これは、前述した従来の半導体装置のプロセスフローのステップ10(図11参照)に代替するものである。 In this example, an insulating film (for example, SiO 2 film) is embedded between gate electrodes using the manufacturing apparatus of this embodiment, which is a step of the process flow of the conventional semiconductor device described above. 10 (see FIG. 11).

ゲート電極間へ絶縁膜を形成する前の工程は、従来の半導体装置のプロセスフローおけるステップ1〜ステップ9(図1〜図10参照)と同様の工程を行って、ゲート電極等を形成する。従って、ここでも重複するステップ1〜ステップ9の説明は省略する。なお、従来のステップ3に替えて、実施例1のプロセスを行なってもよい。   Prior to the formation of the insulating film between the gate electrodes, the same steps as in steps 1 to 9 (see FIGS. 1 to 10) in the process flow of the conventional semiconductor device are performed to form the gate electrodes and the like. Therefore, the description of the overlapping steps 1 to 9 is also omitted here. In addition, it may replace with the conventional step 3 and may perform the process of Example 1. FIG.

本実施形態の製造装置でSiO2膜を堆積し、ゲート電極間(サイドウオール間)を途中まで埋め込む。このときのSiO2膜の形状は301のようであり、溝の底部のみに優先的にSiO2膜が形成される(図19参照)。その後、プラズマCVD法でSiO2膜を堆積し、CMP法により表面を平坦化することで層間酸化膜層302を形成する。このように、高速成長が可能なプラズマCVD法を用いたSiO2膜と本実施形態の製造装置を用いたSiO2膜とを組み合わせて、多種類の絶縁膜の多層構造とすることで、安価にゲート電極間の埋め込みを実現することができる。なお、プラズマCVD法以外に、SOD(Spin on Dielectric)法、高密度プラズマCVD法、熱CVD法を用いてもよい。この場合も、本実施形態の製造装置、上記絶縁膜を形成するCVD装置等を含めて、マルチチャンバ構成とし、各チャンバにおいて、所望のSiO2膜を成膜するようにする。又、下記保護層を形成するCVD装置等を含めてもよい。以後は、従来の半導体装置のプロセスフローと同様のフローを用いて半導体装置を製造する。 A SiO 2 film is deposited by the manufacturing apparatus of the present embodiment, and the space between the gate electrodes (between the sidewalls) is embedded halfway. The shape of the SiO 2 film at this time seems to be 301, and the SiO 2 film is preferentially formed only at the bottom of the groove (see FIG. 19). Thereafter, a SiO 2 film is deposited by plasma CVD method to form an interlayer oxide film layer 302 by flattening the surface by CMP. Thus, by combining the SiO 2 film using the manufacturing apparatus of the SiO 2 film and the present embodiment using the plasma CVD method capable of high-speed growth, by a multilayer structure of various types of insulating films, inexpensive In addition, embedding between the gate electrodes can be realized. In addition to the plasma CVD method, an SOD (Spin on Dielectric) method, a high density plasma CVD method, or a thermal CVD method may be used. In this case as well, a desired SiO 2 film is formed in each chamber, including the manufacturing apparatus of the present embodiment, the CVD apparatus for forming the insulating film, and the like. Moreover, you may include the CVD apparatus etc. which form the following protective layer. Thereafter, the semiconductor device is manufactured using a flow similar to the process flow of the conventional semiconductor device.

なお、本実施形態の製造装置でSiO2膜を形成する場合、原料ガスとして用いるCl2等のハロゲンが、下地の金属シリサイド表面と反応する場合がある。そこで、これを防止するために、CVD法によるSiO2膜、Al23膜、Si34膜により、下地表面に保護層を形成し、その後、本実施形態の製造装置でSiO2膜を形成してもよい。 When forming the SiO 2 film with the manufacturing apparatus of this embodiment, halogen such as Cl 2 used as a source gas may react with the underlying metal silicide surface. In order to prevent this, SiO 2 film by the CVD method, Al 2 O 3 film by the Si 3 N 4 film, a protective layer is formed underlying surface, then, SiO 2 film in the manufacturing apparatus of this embodiment May be formed.

又、ゲート電極間への埋め込み性を基板全面において、安定的に得るためには、基板全面において、ゲート電極間のサイズを極力同じサイズに揃えることが望ましい。そのため、同じ積層構造のダミーパターンを置いて、ゲート電極間のサイズを揃えるようにする。   In addition, in order to stably obtain the embeddability between the gate electrodes over the entire surface of the substrate, it is desirable to make the size between the gate electrodes as uniform as possible over the entire surface of the substrate. Therefore, dummy patterns having the same stacked structure are placed so that the sizes between the gate electrodes are made uniform.

本実施形態の製造装置でSiO2膜等の絶縁膜を形成することにより、従来ない、極めて狭小な幅のゲート電極間(サイドウオール間)に埋め込まれた絶縁膜を提供することができ、例えば、ULSIの更なる集積密度の増加を実現することができる。又、狭小な幅のゲート電極間(サイドウオール間)に低温で絶縁膜を埋め込むことができ、トランジスタ118のn-領域112a、n+拡散層116aが広がることを防止でき、トランジスタ118の性能向上が可能となる。 By forming an insulating film such as a SiO 2 film with the manufacturing apparatus of this embodiment, an insulating film embedded between gate electrodes (between sidewalls) having a very narrow width, which is not conventionally, can be provided. , Further increase in the integration density of ULSI can be realized. In addition, an insulating film can be embedded at a low temperature between narrow gate electrodes (between sidewalls), and the n region 112a and the n + diffusion layer 116a of the transistor 118 can be prevented from spreading, and the performance of the transistor 118 can be improved. Is possible.

本実施例は、本実施形態の製造装置を用いて、アルミ配線間に絶縁膜(例えば、SiO2膜)の埋め込みを行なうものであり、これは、前述した従来の半導体装置のプロセスフローのステップ12(図13参照)に代替するものである。 In this example, an insulating film (for example, SiO 2 film) is embedded between aluminum wirings using the manufacturing apparatus of the present embodiment, which is a step of the process flow of the conventional semiconductor device described above. 12 (see FIG. 13).

アルミ配線間へ絶縁膜を形成する前の工程は、従来の半導体装置のプロセスフローおけるステップ1〜ステップ11(図1〜図12参照)と同様の工程を行って、アルミ配線等を形成する。従って、ここでも重複するステップ1〜ステップ11の説明は省略する。なお、従来のステップ3に替えて、実施例1のプロセス、従来のステップ10に替えて、実施例2のプロセスを行なってもよい。   The process before forming the insulating film between the aluminum wirings is the same as the steps 1 to 11 (see FIGS. 1 to 12) in the process flow of the conventional semiconductor device to form the aluminum wirings and the like. Therefore, the description of the overlapping steps 1 to 11 is also omitted here. Instead of the conventional step 3, the process of the first embodiment and the process of the second embodiment may be performed instead of the conventional step 10.

本実施形態の製造装置でSiO2膜を形成する場合、ハロゲンがAlCu配線表面と反応する場合がある。これを防止するために、下地表面に保護層401を形成し、その後、本実施形態の製造装置でSiO2膜を形成する。ここでは保護層401としてCVD法によるSiO2膜を堆積した。なお、保護層としては、Al23膜、Si34膜を用いることも可能である。本実施形態の製造装置でSiO2膜を堆積し、AlCu配線間を埋め込む。このときのSiO2膜の形状は402a、402b、402cのようになり、溝の底部から優先的にSiO2膜が形成されると共に、広い間隔が空いた部分には、402cのように、SiO2膜が形成され難い(図20参照)。このように、本実施形態の製造装置でSiO2膜を堆積する場合、基板上に形成された溝、孔の中でも、細い溝、孔に優先的にSiO2膜が堆積されて、埋め込みが行われる。 When the SiO 2 film is formed by the manufacturing apparatus of this embodiment, halogen may react with the AlCu wiring surface. In order to prevent this, a protective layer 401 is formed on the underlying surface, and then an SiO 2 film is formed by the manufacturing apparatus of this embodiment. Here, a SiO 2 film by a CVD method was deposited as the protective layer 401. As the protective layer, an Al 2 O 3 film or a Si 3 N 4 film can be used. A SiO 2 film is deposited by the manufacturing apparatus of this embodiment, and the space between the AlCu wirings is embedded. At this time, the shape of the SiO 2 film becomes 402a, 402b, 402c, and the SiO 2 film is preferentially formed from the bottom of the groove, and at a wide space, the SiO 2 film is formed like 402c. Two films are hardly formed (see FIG. 20). Thus, when depositing an SiO 2 film in the manufacturing apparatus of the present embodiment, the grooves formed on the substrate, among the holes, narrow grooves, preferentially with SiO 2 film is deposited in the hole, embedding line Is called.

本実施形態の製造装置を用いて形成されるSiO2膜は、成長速度が比較的遅いため、続いて、大きな成長速度を有する高密度プラズマCVD法を用いて3000ÅのSiO2膜を堆積する。高速成長が可能な高密度プラズマCVD法を用いたSiO2膜と本実施形態の製造装置を用いたSiO2膜とを組み合わせて、多種類の絶縁膜の多層構造とすることで、安価にAlCu配線間の埋め込みを実現することができる。なお、高密度プラズマCVD法以外に、SOD(Spin on Dielectric)法、プラズマCVD法、熱CVD法を用いてもよい。この場合も、本実施形態の製造装置、上記方法の装置を含めて、マルチチャンバ構成とし、各チャンバにおいて、所望のSiO2膜を成膜するようにする。以後は、従来の半導体装置のプロセスフローと同様のフローを用いて半導体装置を製造する。 SiO 2 film formed by using the manufacturing apparatus of the present embodiment, since the growth rate is relatively slow, followed by depositing a SiO 2 film of 3000Å using high-density plasma CVD method with a high growth rate. In combination with SiO 2 film using the manufacturing apparatus of the SiO 2 film and the present embodiment using the high-speed growth can be a high-density plasma CVD method, by a multilayer structure of various types of insulating films, low cost AlCu Embedding between wirings can be realized. In addition to the high-density plasma CVD method, an SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method may be used. Also in this case, the manufacturing apparatus of the present embodiment and the apparatus of the above method are used to form a multi-chamber structure, and a desired SiO 2 film is formed in each chamber. Thereafter, the semiconductor device is manufactured using a flow similar to the process flow of the conventional semiconductor device.

なお、配線間への埋め込み性を基板全面において、安定的に得るためには、基板全面において、配線間のサイズを極力同じサイズに揃えることが望ましい。そのため、同じ積層構造のダミーパターンを置いて、配線間のサイズを揃えるようにする。   In order to stably obtain the embeddability between the wirings on the entire surface of the substrate, it is desirable that the size of the wirings on the entire surface of the substrate is made as uniform as possible. For this reason, dummy patterns having the same stacked structure are placed so that the sizes of the wirings are made uniform.

本実施形態の製造装置でSiO2膜等の絶縁膜を形成することにより、従来ない、極めて狭小な幅の配線間に埋め込まれた絶縁膜を提供することができ、例えば、ULSIの更なる集積密度の増加を実現することができる。なお、実施例2、3では、ゲート電極と上層配線への適用例を別々に説明したが、本発明では併せて配線と呼ぶこととする。又、本発明においては、基板の溝と基板面より上の配線のいずれか一方に用いてもよいし、両方に用いることもできる。 By forming an insulating film such as a SiO 2 film in the manufacturing apparatus of this embodiment, an insulating film embedded between wirings with a very narrow width, which is not conventionally provided, can be provided. For example, further integration of ULSI An increase in density can be realized. In the second and third embodiments, the application examples to the gate electrode and the upper layer wiring are separately described. However, in the present invention, they are collectively referred to as a wiring. Moreover, in this invention, you may use for any one of the groove | channel of a board | substrate and the wiring above a board | substrate surface, and can also use it for both.

本実施例は、本実施形態の製造装置を用いて、STI用の溝に絶縁膜(例えば、フッ素を含む酸化ケイ素膜)の埋め込みを行なうものであり、これは、前述した従来の半導体装置のプロセスフローのステップ3に代替するものである。   In this example, an insulating film (for example, a silicon oxide film containing fluorine) is embedded in an STI trench using the manufacturing apparatus of this embodiment, which is the same as that of the conventional semiconductor device described above. It is an alternative to step 3 of the process flow.

STI形成前の工程は、従来の半導体装置のプロセスフローにおけるステップ1、ステップ2(図1、2参照)と同様の工程を行って、STI用の溝105を形成する。従って、ここでも重複するステップ1、ステップ2の説明は省略する。   Prior to the STI formation, the STI trench 105 is formed by performing the same steps as those in Steps 1 and 2 (see FIGS. 1 and 2) in the process flow of the conventional semiconductor device. Therefore, the description of the overlapping steps 1 and 2 is omitted here.

本実施形態の製造装置で絶縁膜を形成する場合、ハロゲンが下地のSi表面と反応する場合がある。これを防止するために、下地表面に保護層201を形成し、その後、本実施形態の製造装置で絶縁膜を形成する。ここでは保護層201としてCVD法によるSiO2膜を堆積した(図21参照)。なお、保護層としては、Al23膜、Si34膜を用いることも可能である。本実施形態の製造装置でフッ素を含む酸化ケイ素膜を堆積し、STIを途中まで埋め込む。このとき、フッ素を含む酸化ケイ素膜の堆積は、ハロゲンガスとしてF2ガスを用いることで実現できる。この場合も、フッ素を含む酸化ケイ素膜の形状は401のようになり、溝の底部から優先的にフッ素を含む酸化ケイ素膜が形成される。その後、急速加熱装置を用いて1100℃、60秒の窒素雰囲気でのアニールを施す。又、被エッチング部材として、SiO2の固体を用いてもよい。 When an insulating film is formed by the manufacturing apparatus of this embodiment, halogen may react with the underlying Si surface. In order to prevent this, a protective layer 201 is formed on the underlying surface, and then an insulating film is formed by the manufacturing apparatus of this embodiment. Here, a SiO 2 film by a CVD method was deposited as the protective layer 201 (see FIG. 21). As the protective layer, an Al 2 O 3 film or a Si 3 N 4 film can be used. A silicon oxide film containing fluorine is deposited by the manufacturing apparatus of this embodiment, and STI is embedded halfway. At this time, the deposition of the silicon oxide film containing fluorine can be realized by using F 2 gas as the halogen gas. Also in this case, the shape of the silicon oxide film containing fluorine is 401, and the silicon oxide film containing fluorine is formed preferentially from the bottom of the groove. Thereafter, annealing is performed in a nitrogen atmosphere at 1100 ° C. for 60 seconds using a rapid heating apparatus. Further, a SiO 2 solid may be used as the member to be etched.

続いて、本実施形態の製造装置を用いて、F2ガスをCl2ガスに切り替えて、3000ÅのSiO2膜402を堆積する。これによってSiO2膜とフッ素を含む酸化ケイ素膜の2層絶縁膜によってSTIが形成される(図22参照)。 Subsequently, using the manufacturing apparatus of the present embodiment, the F 2 gas is switched to the Cl 2 gas, and a 3000 SiO SiO 2 film 402 is deposited. As a result, the STI is formed by the two-layer insulating film of the SiO 2 film and the silicon oxide film containing fluorine (see FIG. 22).

従来は、STIを形成することでSiの格子歪みが発生し、Si中の電子や正孔の移動度が変化してしまい、トランジスタの性能が変化してしまう問題があった。そこで、本実施例では、STIを埋め込む絶縁材料としてフッ素を含む酸化ケイ素膜を用いた。この場合、高温の熱処理を施すことで酸化ケイ素系膜の粘性流動が起こる。このためSiO2膜を埋め込む場合に比べて、周囲のSiに加える歪みを低減することができる。その結果、STIを形成することで発生するSi結晶格子歪みを低減でき、トランジスタの性能変動を低減することができる。 Conventionally, the formation of STI causes a lattice distortion of Si, which changes the mobility of electrons and holes in Si, resulting in a change in transistor performance. Therefore, in this embodiment, a silicon oxide film containing fluorine is used as an insulating material for embedding STI. In this case, viscous flow of the silicon oxide film occurs by performing a high-temperature heat treatment. For this reason, distortion applied to surrounding Si can be reduced as compared with the case of embedding the SiO 2 film. As a result, Si crystal lattice distortion generated by forming the STI can be reduced, and the performance variation of the transistor can be reduced.

又、図10に示したように、STIの形成を終了した後、熱酸化法を用いて20ÅのSiO2膜109をシリコン基板101の主面に成長させている。このSiO2膜109はゲート酸化膜として用いられており、その膜厚制御と信頼性の確保が重要である。ところが、熱酸化の際、埋め込んだ酸化ケイ素系膜からフッ素が外方拡散すると、SiO2膜109に取り込まれる問題が発生する。この現象によって、SiO2膜109の誘電率が低下し、信頼性(ホットキャリヤ耐性など)が低下する。そこで、本実施例では、STIを埋め込む絶縁材料としてのフッ素を含む酸化ケイ素膜の上に、SiO2膜を堆積した。このSiO2膜がフッ素の外方拡散を抑制し、SiO2膜109の誘電率や信頼性の変動を抑制できる。即ち、2層絶縁膜等、多種類の絶縁膜を多層構造とすることが有用である。 Also, as shown in FIG. 10, after the formation of STI is completed, a 20-nm SiO 2 film 109 is grown on the main surface of the silicon substrate 101 using a thermal oxidation method. The SiO 2 film 109 is used as a gate oxide film, ensuring reliability and its thickness control is important. However, when fluorine is diffused outward from the embedded silicon oxide film during thermal oxidation, there is a problem that it is taken into the SiO 2 film 109. By this phenomenon, the dielectric constant of the SiO 2 film 109 is lowered, and the reliability (hot carrier resistance, etc.) is lowered. Therefore, in this example, a SiO 2 film was deposited on a silicon oxide film containing fluorine as an insulating material for embedding STI. This SiO 2 film suppresses the outward diffusion of fluorine, and the fluctuation of the dielectric constant and reliability of the SiO 2 film 109 can be suppressed. That is, it is useful to have a multi-layer structure of various types of insulating films such as a two-layer insulating film.

又、フッ素を含む酸化ケイ素膜は、SiO2膜に比べて比誘電率が低い。SiO2膜は比誘電率が3.9〜4.2であるが、フッ素を含む酸化ケイ素膜は、3.7〜3.9を得ることができる。2つのトランジスタの間の電気的干渉を防止するためにSTIを設けるとき、STIの埋め込みに用いる絶縁膜の比誘電率が低い方が、電気的干渉の程度を小さくすることができる。なお、本実施例では、比誘電率が低い絶縁膜としてフッ素を含む酸化ケイ素膜を堆積したが、本実施形態の製造装置を用い、他の低誘電率絶縁膜として、BN膜、SiOC膜、C:F膜等を埋め込んでも同様の効果を有する。 Further, the silicon oxide film containing fluorine has a lower relative dielectric constant than the SiO 2 film. The SiO 2 film has a relative dielectric constant of 3.9 to 4.2, but the silicon oxide film containing fluorine can obtain 3.7 to 3.9. When the STI is provided to prevent electrical interference between the two transistors, the degree of electrical interference can be reduced when the relative dielectric constant of the insulating film used for embedding the STI is lower. In this example, a silicon oxide film containing fluorine was deposited as an insulating film having a low relative dielectric constant. However, using the manufacturing apparatus of this embodiment, a BN film, a SiOC film, C: Even if an F film or the like is embedded, the same effect is obtained.

更に、酸化ケイ素系膜中に存在しSiと結合していないフッ素は、ウエハプロセス中の熱処理によって酸化ケイ素膜中を泳動して保護層201を通過し、SiとSiO2膜の界面に蓄積してSi−SiO2膜界面の剥がれを誘起する。そこで、本実施例では、フッ素を含む酸化ケイ素膜に窒素雰囲気で1100℃、60秒のアニールを施し、酸化ケイ素膜系中に存在するSiと結合していないフッ素を外方拡散させ、低減した。これによりSi−SiO2膜界面の剥がれを防止した。 Furthermore, fluorine that is present in the silicon oxide film and not bonded to Si migrates through the silicon oxide film by heat treatment during the wafer process, passes through the protective layer 201, and accumulates at the interface between the Si and SiO 2 film. This induces peeling of the Si-SiO 2 film interface. Therefore, in this example, the silicon oxide film containing fluorine was annealed at 1100 ° C. for 60 seconds in a nitrogen atmosphere, and fluorine that was not bonded to Si existing in the silicon oxide film system was diffused outwardly and reduced. . This prevented peeling of the Si—SiO 2 film interface.

加えて、本実施形態の製造装置では、ハロゲンガスを使用するために、形成した絶縁膜中にハロゲンが取り込まれる。そこで、本実施例では、本実施形態の製造装置に後処理手段を設けて、希ガスプラズマ、あるいは水素プラズマ中でのアニールを行い、形成した絶縁膜中のハロゲンを取り除くようにした。なお、前述のような不活性ガス雰囲気での高温、短時間のアニールも、後処理手段として有効である。   In addition, in the manufacturing apparatus of this embodiment, since halogen gas is used, halogen is taken into the formed insulating film. Therefore, in this example, post-processing means is provided in the manufacturing apparatus of this embodiment, and annealing in rare gas plasma or hydrogen plasma is performed to remove halogen in the formed insulating film. Note that high-temperature and short-time annealing in an inert gas atmosphere as described above is also effective as a post-processing means.

本実施例では、フッ素含有酸化ケイ素膜等の低誘電率絶縁膜を、STIの埋め込みに適用する場合について説明したが、STIに限らず、アルミ配線間、ゲート電極間の埋め込みにも、本実施例を適用して、フッ素含有酸化ケイ素膜等の低誘電率絶縁膜を形成することも可能である。   In this embodiment, the case where a low dielectric constant insulating film such as a fluorine-containing silicon oxide film is applied to STI filling has been described. However, the present invention is not limited to STI, and is also applied to filling between aluminum wirings and between gate electrodes. By applying an example, a low dielectric constant insulating film such as a fluorine-containing silicon oxide film may be formed.

上記実施例2、3では、本実施形態の製造装置でSiO2膜を堆積し、アルミ配線、ゲート電極間を埋め込んだ。ところが、場合によっては、本実施形態の製造装置で形成したSiO2膜に欠陥が存在し、アルミ配線またはゲート電極間の絶縁を保つことが出来ない部分が局所的に存在することがある。そこで、本実施例では、本実施形態の製造装置に酸化手段を設け、本実施形態の製造装置でSiO2膜を堆積後、SiO2膜中の欠陥を修復するため、酸素又は水蒸気雰囲気での酸化処理を行うようにしている。なお、この酸化手段に替えて、酸素プラズマ処理又は酸素ラジカル処理を行ってもよい。本実施例の酸化処理を実施することにより、SiO2膜中の欠陥密度が低減でき、半導体装置の不良率を低減することが可能となる。 In Examples 2 and 3, the SiO 2 film was deposited by the manufacturing apparatus of this embodiment, and the space between the aluminum wiring and the gate electrode was buried. However, in some cases, a defect exists in the SiO 2 film formed by the manufacturing apparatus of the present embodiment, and there may be a local portion where insulation between the aluminum wiring or the gate electrode cannot be maintained. Therefore, in this example, an oxidizing means is provided in the manufacturing apparatus of the present embodiment, and after the SiO 2 film is deposited by the manufacturing apparatus of the present embodiment, defects in the SiO 2 film are repaired in an oxygen or water vapor atmosphere. An oxidation treatment is performed. Note that oxygen plasma treatment or oxygen radical treatment may be performed instead of the oxidation means. By performing the oxidation treatment of this embodiment, the defect density in the SiO 2 film can be reduced, and the defect rate of the semiconductor device can be reduced.

<第2の実施形態>
図23は、本発明に係る半導体装置の製造装置の他の実施形態の概略透視構造図である。上記実施例1〜5は、本実施形態の製造装置でも実施可能である。なお、ここでは、図15に示した製造装置と同種部材には同一符号を付し、重複する説明は省略して、本実施形態を説明する。
<Second Embodiment>
FIG. 23 is a schematic perspective structural view of another embodiment of a semiconductor device manufacturing apparatus according to the present invention. Examples 1 to 5 can also be implemented by the manufacturing apparatus of the present embodiment. In the following description, the same members as those in the manufacturing apparatus shown in FIG. 15 are denoted by the same reference numerals, and redundant description is omitted.

本実施形態では、チャンバ1の上方側壁における、被エッチング部材20と天井板25との間には、チャンバ1の内部にハロゲンガスとしての塩素ガス18(He、Ar等で塩素濃度が≦50体積%、好ましくは10体積%程度に希釈される)を供給するノズル12が接続されている。すなわち、図15に示す製造装置では、塩素ガスと酸素ガスとの混合ガスが供給されていたのに対して、本実施形態では、塩素ガスのみがノズル12から供給される。   In the present embodiment, between the member 20 to be etched and the ceiling plate 25 on the upper side wall of the chamber 1, a chlorine gas 18 (He, Ar, etc.) having a chlorine concentration of ≦ 50 vol. %, Preferably about 10% by volume) is connected. That is, in the manufacturing apparatus shown in FIG. 15, a mixed gas of chlorine gas and oxygen gas is supplied, whereas in the present embodiment, only chlorine gas is supplied from the nozzle 12.

ノズル12は被エッチング部材20の上方において、チャンバ1の中心に向けて開口し、ノズル12には流量制御器13を介してガス18が送られる。ノズル12と流量制御器13とによりハロゲンガス供給手段が構成されている。   The nozzle 12 opens above the member to be etched 20 toward the center of the chamber 1, and a gas 18 is sent to the nozzle 12 via the flow rate controller 13. The nozzle 12 and the flow rate controller 13 constitute a halogen gas supply means.

更に、本実施形態では、予め酸素ガスをチャンバ1の外部でプラズマ化して供給する「外部プラズマ発生室」を設けてある。以下、外部プラズマ発生室について詳細に説明する。   Furthermore, in this embodiment, an “external plasma generation chamber” is provided in which oxygen gas is converted into plasma outside the chamber 1 and supplied in advance. Hereinafter, the external plasma generation chamber will be described in detail.

基板3とほぼ同じ高さにおけるチャンバ1の下方側壁部には、スリット状の開口部31が形成され、開口部31には筒状の通路32の一端がそれぞれ固定されている。通路32の途中部には絶縁体製の筒状の励起室33が設けられ、励起室33の周囲にはコイル状のプラズマアンテナ34が設けられ、プラズマアンテナ34は整合器10及び電源11に接続されて高周波電流が供給される。   A slit-like opening 31 is formed in the lower side wall of the chamber 1 at substantially the same height as the substrate 3, and one end of a cylindrical passage 32 is fixed to the opening 31. A cylindrical excitation chamber 33 made of an insulator is provided in the middle of the passage 32, and a coiled plasma antenna 34 is provided around the excitation chamber 33. The plasma antenna 34 is connected to the matching unit 10 and the power source 11. Then, a high frequency current is supplied.

通路32の他端側には流量制御器37が接続され、流量制御器37を介して通路32内に酸素ガス38が供給される。本実施形態では、プラズマ発生手段としては、塩素ガスプラズマを発生させるプラズマアンテナ27の他にも、通路32と励起室33とプラズマアンテナ34と整合器10と電源11とから構成されるプラズマ発生手段を有し、特にチャンバ1の外部に設置されていることから「外部プラズマ発生室」という。   A flow rate controller 37 is connected to the other end side of the passage 32, and oxygen gas 38 is supplied into the passage 32 via the flow rate controller 37. In the present embodiment, as the plasma generating means, in addition to the plasma antenna 27 for generating chlorine gas plasma, the plasma generating means including the passage 32, the excitation chamber 33, the plasma antenna 34, the matching unit 10 and the power source 11 is used. Since it is installed outside the chamber 1, it is called “external plasma generation chamber”.

酸素ガス38の供給量は比較的少なく、ノズル12から供給される塩素ガスを含めた全ガス供給量に対して酸素ガスは0.1〜10体積%程度である。   The supply amount of the oxygen gas 38 is relatively small, and the oxygen gas is about 0.1 to 10% by volume with respect to the total gas supply amount including the chlorine gas supplied from the nozzle 12.

本実施形態における酸素ガスラジカルの発生については、第2の実施形態と多少異なるため、以下説明を加える。   Since the generation of oxygen gas radicals in this embodiment is slightly different from that in the second embodiment, the following description is added.

流量制御器37を介して通路32内に供給された酸素ガス38は、励起室33に送り込まれる。次に、プラズマアンテナ34から電磁波を励起室33の内部に入射することで、酸素ガスをイオン化して酸素ガスのガスプラズマ35を発生させる。   The oxygen gas 38 supplied into the passage 32 via the flow rate controller 37 is sent into the excitation chamber 33. Next, electromagnetic waves are incident on the inside of the excitation chamber 33 from the plasma antenna 34 to ionize the oxygen gas and generate a gas plasma 35 of the oxygen gas.

真空装置8によりチャンバ1内の圧力と励起室33の圧力とに所定の差圧が設定されているため、励起室33内のガスプラズマ35の酸素ガスラジカルは開口部31からチャンバ1内の基板3に送られる。この酸素ガスラジカルが基板3に吸着された塩化ケイ素、成膜されたケイ素、基板3に飛来する前駆体15である塩化ケイ素ガス等に作用することにより、基板3に酸化ケイ素を成膜させる。   Since a predetermined differential pressure is set between the pressure in the chamber 1 and the pressure in the excitation chamber 33 by the vacuum device 8, oxygen gas radicals in the gas plasma 35 in the excitation chamber 33 are transferred from the opening 31 to the substrate in the chamber 1. Sent to 3. The oxygen gas radicals act on silicon chloride adsorbed on the substrate 3, formed silicon, silicon chloride gas which is the precursor 15 flying on the substrate 3, and the like, thereby forming silicon oxide on the substrate 3.

上述した成膜反応から分かるように、本実施形態は、酸素ガスラジカルを被エッチング部材20に積極的に作用させる必要はなく、酸素ガスラジカルの主な作用としては基板3に成膜されたケイ素の酸化である。したがって、本実施形態では、酸素ガスプラズマを塩素ガスプラズマとは別に、基板3に直接作用することができる位置で発生させて供給することにより、効率的な酸素ガスの使用及びSiO2成膜を可能としている。 As can be seen from the film formation reaction described above, the present embodiment does not require the oxygen gas radicals to act positively on the member 20 to be etched, and the main action of the oxygen gas radicals is silicon deposited on the substrate 3. Is oxidation. Therefore, in this embodiment, oxygen gas plasma is generated and supplied at a position where it can directly act on the substrate 3 separately from the chlorine gas plasma, so that efficient use of oxygen gas and SiO 2 film formation can be achieved. It is possible.

なお、励起室33でガスプラズマ35を発生させる手段としては、マイクロ波、レーザ、電子線、放射光等を用いることも可能である。また、酸素ガスのみならず塩素ガスも外部プラズマ発生室でプラズマ化しても良い。ただし、塩素ガスプラズマは被エッチング部材20に作用させる必要があるため、これが可能な位置に塩素ガス用の外部プラズマ発生室を設置する。   As a means for generating the gas plasma 35 in the excitation chamber 33, it is also possible to use a microwave, a laser, an electron beam, emitted light, or the like. Further, not only oxygen gas but also chlorine gas may be converted into plasma in the external plasma generation chamber. However, since chlorine gas plasma needs to act on the member 20 to be etched, an external plasma generation chamber for chlorine gas is installed at a position where this is possible.

なお、上記各実施形態においては、原料ガスとして、Heで希釈されたCl2ガスを例に挙げて説明したが、Cl2ガスを単独で用いたり、HClガスを適用したりすることも可能である。原料ガスは塩素を含有するガスであればよく、HClガスとCl2ガスとの混合ガスを用いることも可能である。さらに、一般的には塩素に限らず、ハロゲンガスであれば、本発明の原料ガスとして利用することができる。ハロゲンとしては、フッ素、臭素及びヨウ素などを適用することが可能である。 In each of the above embodiments, the Cl 2 gas diluted with He has been described as an example of the source gas. However, it is possible to use the Cl 2 gas alone or to apply the HCl gas. is there. The source gas may be any gas containing chlorine, and a mixed gas of HCl gas and Cl 2 gas can also be used. Furthermore, in general, not only chlorine but any halogen gas can be used as the raw material gas of the present invention. As the halogen, fluorine, bromine, iodine and the like can be applied.

また、成膜装置としては、図15、23に示す形態以外にも、プラズマアンテナ27の代わりにチャンバ1の周囲に巻回させたコイルでプラズマアンテナを構成し、天井板25を被エッチング部材としてケイ素で形成した成膜装置でも良い。この場合には、チャンバ1は例えばセラミック製とし、チャンバ周囲から発生する電磁波により供給されるガスをプラズマ化し、当該発生させたガスプラズマによりケイ素製の天井板(被エッチング部材)をエッチングする。   In addition to the forms shown in FIGS. 15 and 23, as the film forming apparatus, a plasma antenna is formed by a coil wound around the chamber 1 instead of the plasma antenna 27, and the ceiling plate 25 is used as an etching target member. A film forming apparatus formed of silicon may be used. In this case, the chamber 1 is made of, for example, ceramic, the gas supplied by electromagnetic waves generated from the periphery of the chamber is turned into plasma, and the silicon ceiling plate (member to be etched) is etched by the generated gas plasma.

本発明は、半導体装置全般に適用可能である。   The present invention is applicable to all semiconductor devices.

従来の半導体装置のプロセスフロー(ステップ1)を示す図である。It is a figure which shows the process flow (step 1) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ2)を示す図である。It is a figure which shows the process flow (step 2) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ3の途中)を示す図である。It is a figure which shows the process flow (the middle of step 3) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ3)を示す図である。It is a figure which shows the process flow (step 3) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ4)を示す図である。It is a figure which shows the process flow (step 4) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ5)を示す図である。It is a figure which shows the process flow (step 5) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ6)を示す図である。It is a figure which shows the process flow (step 6) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ7)を示す図である。It is a figure which shows the process flow (step 7) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ9)を示す図である。It is a figure which shows the process flow (step 9) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ10)を示す図である。It is a figure which shows the process flow (step 10) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ11)を示す図である。It is a figure which shows the process flow (step 11) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ12)を示す図である。It is a figure which shows the process flow (step 12) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ13)を示す図である。It is a figure which shows the process flow (step 13) of the conventional semiconductor device. 従来の半導体装置のプロセスフロー(ステップ14)を示す図である。It is a figure which shows the process flow (step 14) of the conventional semiconductor device. 本発明に係る半導体装置の製造装置の実施形態の一例を示す概略透視構造図である。1 is a schematic perspective view showing an example of an embodiment of a semiconductor device manufacturing apparatus according to the present invention. 本発明に係る半導体装置の製造装置に用いる被エッチング部材の概略平面図である。It is a schematic plan view of the member to be etched used in the semiconductor device manufacturing apparatus according to the present invention. 本発明に係る半導体装置のプロセスフロー(実施例1の途中)を示す図である。It is a figure which shows the process flow (the middle of Example 1) of the semiconductor device which concerns on this invention. 本発明に係る半導体装置のプロセスフロー(実施例1)を示す図である。It is a figure which shows the process flow (Example 1) of the semiconductor device which concerns on this invention. 本発明に係る半導体装置のプロセスフロー(実施例2)を示す図である。It is a figure which shows the process flow (Example 2) of the semiconductor device which concerns on this invention. 本発明に係る半導体装置のプロセスフロー(実施例3)を示す図である。It is a figure which shows the process flow (Example 3) of the semiconductor device which concerns on this invention. 本発明に係る半導体装置のプロセスフロー(実施例4の途中)を示す図である。It is a figure which shows the process flow (middle of Example 4) of the semiconductor device which concerns on this invention. 本発明に係る半導体装置のプロセスフロー(実施例4)を示す図である。FIG. 9 is a diagram showing a process flow (Example 4) of the semiconductor device according to the invention. 本発明に係る半導体装置の製造装置の実施形態の他の一例を示す概略透視構造図である。It is a schematic see-through | perspective structure figure which shows another example of embodiment of the manufacturing apparatus of the semiconductor device which concerns on this invention.

符号の説明Explanation of symbols

1 チャンバ
2 支持台
3 基板
4 ヒータ
5 冷媒流通手段
6 温度制御手段
8 真空装置
10 整合器
11 電源
12 ノズル
13 流量制御器
14 ガスプラズマ
15 前駆体
17 排気口
18 ガス
20 被エッチング部材
21 突起部
22 リング部
23 切欠部
25 天井板
27 プラズマアンテナ
31 開口部
32 通路
33 励起室
34 プラズマアンテナ
35 ガスプラズマ
37 流量制御器
38 ガス
DESCRIPTION OF SYMBOLS 1 Chamber 2 Support stand 3 Substrate 4 Heater 5 Refrigerant distribution means 6 Temperature control means 8 Vacuum apparatus 10 Matching device 11 Power supply 12 Nozzle 13 Flow rate controller 14 Gas plasma 15 Precursor 17 Exhaust port 18 Gas 20 Etched member 21 Protrusion 22 Ring portion 23 Notch portion 25 Ceiling plate 27 Plasma antenna 31 Opening portion 32 Passage 33 Excitation chamber 34 Plasma antenna 35 Gas plasma 37 Flow controller 38 Gas

Claims (43)

基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された配線間の溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and a groove between wirings formed on the substrate is embedded with the silicon oxide film.
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された配線間の溝を埋め込むことを特徴とする半導体装置の製造方法。
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and a groove between wirings formed on the substrate is embedded with the silicon oxide film.
基板が収容されるチャンバの内部にハロゲンガス及び窒素ガスを供給し、
当該ハロゲンガス及び窒素ガスをプラズマ化してハロゲンガスプラズマ及び窒素ガスプラズマを発生させ、
ホウ酸で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、ホウ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に窒化ホウ素膜からなる絶縁膜を成膜すると共に、該窒化ホウ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying halogen gas and nitrogen gas into the chamber in which the substrate is housed;
The halogen gas and nitrogen gas are turned into plasma to generate halogen gas plasma and nitrogen gas plasma,
Etching a member to be etched made of boric acid with the halogen gas plasma to generate a precursor of boron and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a boron nitride film is formed on the substrate, and a groove formed in the substrate is filled with the boron nitride film.
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ホウ酸で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ホウ酸とハロゲンとの前駆体を生成させ、
前記チャンバの外部において窒素ガスをプラズマ化して窒素ガスプラズマを発生させ、前記窒素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に窒化ホウ素膜からなる絶縁膜を成膜すると共に、該窒化ホウ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched composed of boric acid with the halogen gas plasma generates a precursor of boric acid and halogen,
Generating nitrogen gas plasma by converting nitrogen gas into plasma outside the chamber, and supplying the nitrogen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a boron nitride film is formed on the substrate, and a groove formed in the substrate is filled with the boron nitride film.
基板が収容されるチャンバの内部にフッ素ガス及び酸素ガスを供給し、
当該フッ素ガス及び酸素ガスをプラズマ化してフッ素ガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該フッ化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying fluorine gas and oxygen gas into the chamber in which the substrate is accommodated;
The fluorine gas and oxygen gas are converted into plasma to generate fluorine gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the fluorine gas plasma to generate a precursor of the silicon and fluorine,
By making the temperature of the substrate lower than the temperature of the member to be etched,
A method of manufacturing a semiconductor device, wherein an insulating film made of a silicon fluorinated oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon fluorinated oxide film.
基板が収容されるチャンバの内部にフッ素ガスを供給し、当該フッ素ガスをプラズマ化してフッ素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該フッ化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Fluorine gas is supplied into the chamber in which the substrate is accommodated, and the fluorine gas is converted into plasma to generate fluorine gas plasma.
Etching a member to be etched made of silicon with the fluorine gas plasma to generate a precursor of the silicon and fluorine,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
A method of manufacturing a semiconductor device, wherein an insulating film made of a silicon fluorinated oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon fluorinated oxide film.
基板が収容されるチャンバの内部にフッ素ガスを供給し、
当該フッ素ガスをプラズマ化してフッ素ガスプラズマを発生させ、
酸化ケイ素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記酸化ケイ素とフッ素との前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該フッ化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying fluorine gas into the chamber in which the substrate is housed;
The fluorine gas is turned into plasma to generate fluorine gas plasma,
Etching a member to be etched made of silicon oxide with the fluorine gas plasma to generate a precursor of the silicon oxide and fluorine,
By making the temperature of the substrate lower than the temperature of the member to be etched,
A method of manufacturing a semiconductor device, wherein an insulating film made of a silicon fluorinated oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon fluorinated oxide film.
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材と、炭素で構成される他の被エッチング部材とを前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体と、前記炭素とハロゲンとの他の前駆体とを生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該炭化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched composed of silicon and another member to be etched composed of carbon with the halogen gas plasma allows the precursor of silicon and halogen and the other of carbon and halogen to be etched. Producing a precursor,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon carbide oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon carbide oxide film.
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材と、炭素で構成される他の被エッチング部材とを前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体と、前記炭素とハロゲンとの他の前駆体とを生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該炭化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched composed of silicon and another member to be etched composed of carbon with the halogen gas plasma allows the precursor of silicon and halogen and the other of carbon and halogen to be etched. Producing a precursor,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon carbide oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon carbide oxide film.
基板が収容されるチャンバの内部にハロゲンガスを供給し、
当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
酸化ケイ素で構成される被エッチング部材と、炭素で構成される他の被エッチング部材とを前記ハロゲンガスプラズマでエッチングすることにより、前記酸化ケイ素とハロゲンとの前駆体と、前記炭素とハロゲンとの他の前駆体とを生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜すると共に、該炭化酸化ケイ素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying halogen gas into the chamber in which the substrate is housed;
The halogen gas is turned into plasma to generate halogen gas plasma,
Etching a member to be etched made of silicon oxide and another member to be etched made of carbon with the halogen gas plasma allows the precursor of the silicon oxide and the halogen, and the carbon and the halogen to With other precursors,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon carbide oxide film is formed on the substrate, and a groove formed in the substrate is filled with the silicon carbide oxide film.
基板が収容されるチャンバの内部にフッ素ガスを供給し、
当該フッ素ガスをプラズマ化してフッ素ガスプラズマを発生させ、
炭素で構成される被エッチング部材を前記フッ素ガスプラズマでエッチングすることにより、前記炭素とフッ素との前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板にフッ化炭素膜からなる絶縁膜を成膜すると共に、該フッ化炭素膜により、前記基板に形成された溝を埋め込むことを特徴とする半導体装置の製造方法。
Supplying fluorine gas into the chamber in which the substrate is housed;
The fluorine gas is turned into plasma to generate fluorine gas plasma,
Etching a member to be etched made of carbon with the fluorine gas plasma to generate a precursor of the carbon and fluorine,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a fluorocarbon film is formed on the substrate, and a groove formed in the substrate is filled with the fluorocarbon film.
請求項1乃至請求項11のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜の成膜後、前記絶縁膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行うことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 1 thru | or 11,
A method for manufacturing a semiconductor device, wherein after the insulating film is formed, the insulating film is subjected to a high-temperature and short-time heat treatment, a rare gas plasma treatment, or a hydrogen plasma treatment in an inert gas atmosphere.
請求項1乃至請求項12のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜の成膜後、前記絶縁膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行うことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 1 thru / or 12,
A method for manufacturing a semiconductor device, wherein after the insulating film is formed, the insulating film is subjected to an oxidation treatment in an oxygen or water vapor atmosphere, an oxygen plasma treatment, or an oxygen radical treatment.
請求項1乃至請求項13のいずれかに記載の半導体装置の製造方法において、
前記基板に形成された溝は、略同じサイズに揃えられたものであることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 1 thru / or 13,
The method for manufacturing a semiconductor device according to claim 1, wherein the grooves formed in the substrate are arranged to have substantially the same size.
請求項1乃至請求項14のいずれかに記載の半導体装置の製造方法において、
前記絶縁膜を成膜する前に、Al23、SiO2、又はSi34からなる保護層を形成することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 1 thru / or 14,
A method for manufacturing a semiconductor device, comprising forming a protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 before forming the insulating film.
基板に形成された溝の底部側の一部を、請求項1乃至請求項15のいずれかに記載の半導体装置の製造方法による絶縁膜で埋め込むと共に、
前記絶縁膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むことを特徴とする半導体装置の製造方法。
A portion of the bottom side of the groove formed in the substrate is embedded with an insulating film by the method for manufacturing a semiconductor device according to any one of claims 1 to 15,
After forming the insulating film, the trench is completely filled with another insulating film formed by high-density plasma CVD, SOD (Spin on Dielectric), plasma CVD, or thermal CVD. Device manufacturing method.
請求項3乃至請求項11のいずれかに記載の半導体装置の製造方法において、
前記基板に形成された溝は、素子分離用の溝、電極間の溝又は配線間の溝であることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 3 thru / or 11,
The groove formed in the substrate is an element isolation groove, a groove between electrodes, or a groove between wirings.
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行うことを特徴とする半導体装置の製造方法。
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
After the silicon oxide film is formed, the silicon oxide film is subjected to a high-temperature and short-time heat treatment, a rare gas plasma treatment, or a hydrogen plasma treatment in an inert gas atmosphere. .
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行うことを特徴とする半導体装置の製造方法。
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
A method of manufacturing a semiconductor device, wherein after the silicon oxide film is formed, the silicon oxide film is subjected to an oxidation treatment in an oxygen or water vapor atmosphere, an oxygen plasma treatment, or an oxygen radical treatment.
基板に素子分離用の溝を略同じサイズに揃えて形成した後、
前記基板を収容するチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする半導体装置の製造方法。
After forming the groove for element isolation on the substrate with the same size,
Supplying a halogen gas and an oxygen gas into the chamber containing the substrate;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the element isolation trench is filled with the silicon oxide film.
素子分離用の溝が形成された基板上に、予め、Al23、SiO2、又はSi34からなる保護層を形成した後、
前記基板を収容するチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記保護層上に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする半導体装置の製造方法。
After forming a protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 in advance on a substrate on which a groove for element isolation is formed,
Supplying a halogen gas and an oxygen gas into the chamber containing the substrate;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the protective layer, and the element isolation trench is filled with the silicon oxide film.
基板が収容されるチャンバの内部にハロゲンガス及び酸素ガスを供給し、
当該ハロゲンガス及び酸素ガスをプラズマ化してハロゲンガスプラズマ及び酸素ガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝の底部側の一部を埋め込み、
前記酸化ケイ素膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むことを特徴とする半導体装置の製造方法。
Supplying halogen gas and oxygen gas into the chamber in which the substrate is accommodated;
The halogen gas and oxygen gas are turned into plasma to generate halogen gas plasma and oxygen gas plasma,
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the silicon oxide film embeds a part on the bottom side of the element isolation groove formed on the substrate,
After the silicon oxide film is formed, the trench is completely filled with another insulating film formed by high density plasma CVD, SOD (Spin on Dielectric), plasma CVD, or thermal CVD. A method for manufacturing a semiconductor device.
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行うことを特徴とする半導体装置の製造方法。
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
After the silicon oxide film is formed, the silicon oxide film is subjected to a high-temperature and short-time heat treatment, a rare gas plasma treatment, or a hydrogen plasma treatment in an inert gas atmosphere. .
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝を埋め込み、
前記酸化ケイ素膜の成膜後、前記酸化ケイ素膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行うことを特徴とする半導体装置の製造方法。
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and an element isolation groove formed on the substrate is embedded with the silicon oxide film,
A method of manufacturing a semiconductor device, wherein after the silicon oxide film is formed, the silicon oxide film is subjected to an oxidation treatment in an oxygen or water vapor atmosphere, an oxygen plasma treatment, or an oxygen radical treatment.
基板に素子分離用の溝を略同じサイズに揃えて形成した後、
前記基板を収容するチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする半導体装置の製造方法。
After forming the groove for element isolation on the substrate with the same size,
Halogen gas is supplied to the inside of the chamber containing the substrate, and the halogen gas is converted into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the element isolation trench is filled with the silicon oxide film.
素子分離用の溝が形成された基板上に、予め、Al23、SiO2、又はSi34からなる保護層を形成した後、
前記基板を収容するチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記保護層上に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記素子分離用の溝を埋め込むことを特徴とする半導体装置の製造方法。
After forming a protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 in advance on a substrate on which a groove for element isolation is formed,
Halogen gas is supplied to the inside of the chamber containing the substrate, and the halogen gas is converted into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the protective layer, and the element isolation trench is filled with the silicon oxide film.
基板が収容されるチャンバの内部にハロゲンガスを供給し、当該ハロゲンガスをプラズマ化してハロゲンガスプラズマを発生させ、
ケイ素で構成される被エッチング部材を前記ハロゲンガスプラズマでエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、
前記チャンバの外部において酸素ガスをプラズマ化して酸素ガスプラズマを発生させ、前記酸素ガスプラズマを前記基板に供給すると共に、
前記基板の温度を前記被エッチング部材の温度よりも低くすることにより、
前記基板に酸化ケイ素膜からなる絶縁膜を成膜すると共に、該酸化ケイ素膜により、前記基板に形成された素子分離用の溝の底部側の一部を埋め込み、
前記酸化ケイ素膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むことを特徴とする半導体装置の製造方法。
Halogen gas is supplied into the chamber in which the substrate is accommodated, and the halogen gas is turned into plasma to generate halogen gas plasma.
Etching a member to be etched made of silicon with the halogen gas plasma to generate a precursor of the silicon and halogen,
Generating oxygen gas plasma by converting oxygen gas into plasma outside the chamber, and supplying the oxygen gas plasma to the substrate;
By making the temperature of the substrate lower than the temperature of the member to be etched,
An insulating film made of a silicon oxide film is formed on the substrate, and the silicon oxide film embeds a part on the bottom side of the element isolation groove formed on the substrate,
After the silicon oxide film is formed, the trench is completely filled with another insulating film formed by high density plasma CVD, SOD (Spin on Dielectric), plasma CVD, or thermal CVD. A method for manufacturing a semiconductor device.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に酸素ガスを供給する原料ガス供給手段と、
前記ハロゲンガス及び酸素ガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマ及び酸素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素に還元すると共に前記酸素ガスプラズマにより酸化して、前記基板に酸化ケイ素膜からなる絶縁膜を成膜し、
該酸化ケイ素膜により、前記基板に形成された電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Raw material gas supply means for supplying oxygen gas into the chamber;
Plasma generating means for converting the halogen gas and oxygen gas into plasma to generate halogen gas plasma and oxygen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the silicon and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma A precursor is reduced to silicon and oxidized by the oxygen gas plasma to form an insulating film made of a silicon oxide film on the substrate,
An apparatus for manufacturing a semiconductor device, wherein a groove between electrodes or a groove between wirings formed in the substrate is embedded with the silicon oxide film.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に酸素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素に還元すると共に前記外部プラズマ発生室からの酸素ガスプラズマにより酸化して、前記基板に酸化ケイ素膜からなる絶縁膜を成膜し、
該酸化ケイ素膜により、前記基板に形成された電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying oxygen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the silicon and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma The precursor is reduced to silicon and oxidized by oxygen gas plasma from the external plasma generation chamber to form an insulating film made of a silicon oxide film on the substrate,
An apparatus for manufacturing a semiconductor device, wherein a groove between electrodes or a groove between wirings formed in the substrate is embedded with the silicon oxide film.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるホウ酸で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に窒素ガスを供給する原料ガス供給手段と、
前記ハロゲンガス及び窒素ガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマ及び窒素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ホウ酸とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をホウ素に還元すると共に前記窒素ガスプラズマにより窒化して、前記基板に窒化ホウ素膜からなる絶縁膜を成膜し、
該窒化ホウ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched made of boric acid provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Raw material gas supply means for supplying nitrogen gas into the chamber;
Plasma generating means for converting the halogen gas and nitrogen gas into plasma and generating halogen gas plasma and nitrogen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the boric acid and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma. And reducing the precursor to boron and nitriding with the nitrogen gas plasma to form an insulating film made of a boron nitride film on the substrate,
A device for manufacturing a semiconductor device, wherein the boron nitride film fills a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるホウ酸で構成される被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に窒素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ホウ酸とハロゲンとの前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をホウ素に還元すると共に前記外部プラズマ発生室からの窒素ガスプラズマにより窒化して、前記基板に窒化ホウ素膜からなる絶縁膜を成膜し、
該窒化ホウ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched made of boric acid provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying nitrogen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the boric acid and halogen, adsorbs the precursor to the substrate by the temperature control means, and adsorbs the precursor by the halogen gas plasma. Reducing the precursor to boron and nitriding with nitrogen gas plasma from the external plasma generation chamber, forming an insulating film made of a boron nitride film on the substrate;
A device for manufacturing a semiconductor device, wherein the boron nitride film fills a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に酸素ガスを供給する原料ガス供給手段と、
前記フッ素ガス及び酸素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマ及び酸素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、当該吸着した前駆体を前記酸素ガスプラズマにより酸化して、前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜し、
該フッ化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Raw material gas supply means for supplying oxygen gas into the chamber;
Plasma generating means for converting the fluorine gas and oxygen gas into plasma to generate fluorine gas plasma and oxygen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
By etching the member to be etched with the fluorine gas plasma, a precursor of the silicon and fluorine is generated, the precursor is adsorbed on the substrate by the temperature control means, and the adsorbed precursor is adsorbed to the oxygen Oxidized by gas plasma to form an insulating film made of a silicon fluoride oxide film on the substrate,
An apparatus for manufacturing a semiconductor device, characterized in that a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is filled with the silicon fluorinated oxide film.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記フッ素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に酸素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、当該吸着した前駆体を前記外部プラズマ発生室からの酸素ガスプラズマにより酸化して、前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜し、
該フッ化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched composed of silicon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Plasma generating means for converting the fluorine gas into plasma and generating fluorine gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying oxygen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the fluorine gas plasma generates a precursor of the silicon and fluorine, the precursor is adsorbed to the substrate by the temperature control means, and the adsorbed precursor is adsorbed to the external Oxidized by oxygen gas plasma from the plasma generation chamber, and an insulating film made of a silicon fluoride oxide film is formed on the substrate,
An apparatus for manufacturing a semiconductor device, characterized in that a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is filled with the silicon fluorinated oxide film.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられる酸化ケイ素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記フッ素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記酸化ケイ素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記基板にフッ化酸化ケイ素膜からなる絶縁膜を成膜し、
該フッ化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched made of silicon oxide provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Plasma generating means for converting the fluorine gas into plasma and generating fluorine gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the fluorine gas plasma generates a precursor of the silicon oxide and fluorine, the precursor is adsorbed to the substrate by the temperature control means, and the silicon fluorinated silicon oxide is deposited on the substrate. An insulating film made of a film is formed,
An apparatus for manufacturing a semiconductor device, characterized in that a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is filled with the silicon fluorinated oxide film.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材及び炭素で構成される他の被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記チャンバの内部に酸素ガスを供給する原料ガス供給手段と、
前記ハロゲンガス及び酸素ガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマ及び酸素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体及び前記炭素とハロゲンとの他の前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素及び炭素に還元すると共に前記酸素ガスプラズマにより酸化して、前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜し、
該炭化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
An etched member made of silicon and another etched member made of carbon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Raw material gas supply means for supplying oxygen gas into the chamber;
Plasma generating means for converting the halogen gas and oxygen gas into plasma to generate halogen gas plasma and oxygen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates the precursor of silicon and halogen and the other precursor of carbon and halogen, and the precursor is applied to the substrate by the temperature control means. Adsorbing, reducing the adsorbed precursor to silicon and carbon by the halogen gas plasma and oxidizing the oxygen gas plasma to form an insulating film made of a silicon carbide oxide film on the substrate,
A device for manufacturing a semiconductor device, wherein the silicon carbide oxide film embeds a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられるケイ素で構成される被エッチング部材及び炭素で構成される他の被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記チャンバの内部に連通する外部プラズマ発生室と、
当該外部プラズマ発生室に酸素ガスを供給する原料ガス供給手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記ケイ素とハロゲンとの前駆体及び前記炭素とハロゲンとの他の前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体をケイ素及び炭素に還元すると共に前記外部プラズマ発生室からの前記酸素ガスプラズマにより酸化して、前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜し、
該炭化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
An etched member made of silicon and another etched member made of carbon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
An external plasma generation chamber communicating with the interior of the chamber;
Raw material gas supply means for supplying oxygen gas to the external plasma generation chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates the precursor of silicon and halogen and the other precursor of carbon and halogen, and the precursor is applied to the substrate by the temperature control means. Adsorbed, the adsorbed precursor is reduced to silicon and carbon by the halogen gas plasma, and oxidized by the oxygen gas plasma from the external plasma generation chamber to form an insulating film made of a silicon carbide oxide film on the substrate. Membrane
A device for manufacturing a semiconductor device, wherein the silicon carbide oxide film embeds a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられる酸化ケイ素で構成される被エッチング部材及び炭素で構成される他の被エッチング部材と、
前記チャンバの内部にハロゲンガスを供給するハロゲンガス供給手段と、
前記ハロゲンガスをプラズマ化して前記チャンバの内部にハロゲンガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記ハロゲンガスプラズマで前記被エッチング部材をエッチングすることにより、前記酸化ケイ素とハロゲンとの前駆体及び前記炭素とハロゲンとの他の前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記ハロゲンガスプラズマにより当該吸着した前駆体を酸化ケイ素及び炭素に還元して、前記基板に炭化酸化ケイ素膜からなる絶縁膜を成膜し、
該炭化酸化ケイ素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched composed of silicon oxide and another member to be etched composed of carbon provided in a position facing the substrate in the chamber;
Halogen gas supply means for supplying halogen gas into the chamber;
Plasma generating means for converting the halogen gas into plasma and generating halogen gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
Etching the member to be etched with the halogen gas plasma generates a precursor of the silicon oxide and halogen and another precursor of the carbon and halogen, and the precursor is removed from the substrate by the temperature control means. Adsorbed onto the substrate, the adsorbed precursor is reduced to silicon oxide and carbon by the halogen gas plasma, and an insulating film made of a silicon carbide oxide film is formed on the substrate,
A device for manufacturing a semiconductor device, wherein the silicon carbide oxide film embeds a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate.
基板が収容されるチャンバと、
前記チャンバにおいて前記基板に対向する位置に設けられる炭素で構成される被エッチング部材と、
前記チャンバの内部にフッ素ガスを供給するハロゲンガス供給手段と、
前記フッ素ガスをプラズマ化して前記チャンバの内部にフッ素ガスプラズマを発生させるプラズマ発生手段と、
前記基板の温度を前記被エッチング部材の温度よりも低くする温度制御手段とを備え、
前記フッ素ガスプラズマで前記被エッチング部材をエッチングすることにより、前記炭素とフッ素との前駆体を生成させ、前記温度制御手段により当該前駆体を前記基板に吸着させ、前記基板にフッ化炭素膜からなる絶縁膜を成膜し、
該フッ化炭素膜により、前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝を埋め込むことを特徴とする半導体装置の製造装置。
A chamber containing a substrate;
A member to be etched made of carbon provided at a position facing the substrate in the chamber;
Halogen gas supply means for supplying fluorine gas into the chamber;
Plasma generating means for converting the fluorine gas into plasma and generating fluorine gas plasma inside the chamber;
Temperature control means for lowering the temperature of the substrate lower than the temperature of the member to be etched,
By etching the member to be etched with the fluorine gas plasma, a precursor of the carbon and fluorine is generated, the precursor is adsorbed to the substrate by the temperature control means, and a fluorocarbon film is formed on the substrate. An insulating film is formed,
An apparatus for manufacturing a semiconductor device, characterized in that a groove for element isolation, a groove between electrodes, or a groove between wirings formed in the substrate is filled with the fluorocarbon film.
請求項28乃至請求項38のいずれかに記載の半導体装置の製造装置において、
前記絶縁膜の成膜後、前記絶縁膜に対して、不活性ガス雰囲気における高温短時間の熱処理、希ガスプラズマ処理、又は、水素プラズマ処理を行う後処理手段を設けたことを特徴とする半導体装置の製造装置。
40. The semiconductor device manufacturing apparatus according to claim 28, wherein:
A semiconductor comprising a post-processing means for performing a high-temperature and short-time heat treatment in an inert gas atmosphere, a rare gas plasma treatment, or a hydrogen plasma treatment after the formation of the insulating film. Equipment manufacturing equipment.
請求項28乃至請求項39のいずれかに記載の半導体装置の製造装置において、
前記絶縁膜の成膜後、前記絶縁膜に対して、酸素或いは水蒸気雰囲気での酸化処理、酸素プラズマ処理、又は、酸素ラジカル処理を行う酸化手段を設けたことを特徴とする半導体装置の製造装置。
40. The semiconductor device manufacturing apparatus according to claim 28, wherein:
An apparatus for manufacturing a semiconductor device, characterized in that, after the insulating film is formed, an oxidizing means for performing an oxidation treatment in an oxygen or water vapor atmosphere, an oxygen plasma treatment, or an oxygen radical treatment on the insulation film is provided. .
請求項28乃至請求項40のいずれかに記載の半導体装置の製造装置において、
前記基板に形成された素子分離用の溝、電極間の溝又は配線間の溝は、同じサイズに揃えられたものであることを特徴とする半導体装置の製造装置。
In the manufacturing apparatus of the semiconductor device according to any one of claims 28 to 40,
A device for manufacturing a semiconductor device, wherein the groove for separating elements, the groove between electrodes, or the groove between wirings formed on the substrate are aligned to the same size.
基板が収容される複数のチャンバを有し、
1つのチャンバに、請求項28乃至請求項41のいずれかに記載の半導体装置の製造装置を備えると共に、
他のチャンバに、Al23、SiO2、又はSi34のいずれかの保護層を形成する他の半導体装置の製造装置を備え、
請求項28乃至請求項41のいずれかに記載の半導体装置の製造装置により前記絶縁膜を成膜する前に、Al23、SiO2、又はSi34からなる保護層を形成するようにしたことを特徴とする半導体装置の製造装置。
Having a plurality of chambers in which substrates are accommodated;
One chamber includes the semiconductor device manufacturing apparatus according to any one of claims 28 to 41, and
In another chamber, another semiconductor device manufacturing apparatus for forming a protective layer of either Al 2 O 3 , SiO 2 , or Si 3 N 4 is provided.
A protective layer made of Al 2 O 3 , SiO 2 , or Si 3 N 4 is formed before the insulating film is formed by the semiconductor device manufacturing apparatus according to any one of claims 28 to 41. An apparatus for manufacturing a semiconductor device, comprising:
基板が収容される複数のチャンバを有し、
1つ若しくは複数のチャンバに、請求項28乃至請求項42のいずれかに記載の半導体装置の製造装置を備えると共に、
他のチャンバに、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法のいずれかの方法により他の絶縁膜を形成する他の半導体装置の製造装置を備え、
基板に形成された素子分離用の溝、電極間の溝又は配線間の溝の底部側の一部を、請求項28乃至請求項42のいずれかに記載の半導体装置の製造装置による絶縁膜で埋め込むと共に、
前記絶縁膜の成膜後、高密度プラズマCVD法、SOD(Spin on Dielectric)法、プラズマCVD法、又は、熱CVD法による他の絶縁膜で、前記溝を完全に埋め込むようにしたことを特徴とする半導体装置の製造装置。
Having a plurality of chambers in which substrates are accommodated;
The semiconductor device manufacturing apparatus according to any one of claims 28 to 42 is provided in one or a plurality of chambers,
In another chamber, there is provided another semiconductor device manufacturing apparatus in which another insulating film is formed by any one of a high-density plasma CVD method, a SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method. ,
43. An insulating film formed by a semiconductor device manufacturing apparatus according to any one of claims 28 to 42, wherein a part of a bottom portion of an element isolation groove, a groove between electrodes, or a groove between wirings formed on a substrate is formed. As well as embedding
After forming the insulating film, the groove is completely filled with another insulating film by a high density plasma CVD method, a SOD (Spin on Dielectric) method, a plasma CVD method, or a thermal CVD method. A semiconductor device manufacturing apparatus.
JP2005238194A 2005-08-19 2005-08-19 Method and device for manufacturing semiconductor device Pending JP2007053276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005238194A JP2007053276A (en) 2005-08-19 2005-08-19 Method and device for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005238194A JP2007053276A (en) 2005-08-19 2005-08-19 Method and device for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2007053276A true JP2007053276A (en) 2007-03-01

Family

ID=37917512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238194A Pending JP2007053276A (en) 2005-08-19 2005-08-19 Method and device for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2007053276A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531045A (en) * 2009-06-22 2012-12-06 アプライド マテリアルズ インコーポレイテッド Boron film interface technology

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241136A (en) * 1988-03-23 1989-09-26 Toshiba Corp Manufacture of semiconductor device
JPH11283976A (en) * 1998-03-27 1999-10-15 Hitachi Ltd Semiconductor device and manufacture thereof
JP2002289618A (en) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd Method and apparatus for forming film
JP2003100746A (en) * 2001-09-27 2003-04-04 Hitachi Ltd Method of manufacturing semiconductor device
JP2004083945A (en) * 2002-08-23 2004-03-18 Mitsubishi Heavy Ind Ltd Method and apparatus for manufacturing metal oxide film and metal nitride film
JP2005217339A (en) * 2004-02-02 2005-08-11 Mitsubishi Heavy Ind Ltd Oxidation silicon depositing method, equipment, sti, manufactured by the method and the equipment, and integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241136A (en) * 1988-03-23 1989-09-26 Toshiba Corp Manufacture of semiconductor device
JPH11283976A (en) * 1998-03-27 1999-10-15 Hitachi Ltd Semiconductor device and manufacture thereof
JP2002289618A (en) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd Method and apparatus for forming film
JP2003100746A (en) * 2001-09-27 2003-04-04 Hitachi Ltd Method of manufacturing semiconductor device
JP2004083945A (en) * 2002-08-23 2004-03-18 Mitsubishi Heavy Ind Ltd Method and apparatus for manufacturing metal oxide film and metal nitride film
JP2005217339A (en) * 2004-02-02 2005-08-11 Mitsubishi Heavy Ind Ltd Oxidation silicon depositing method, equipment, sti, manufactured by the method and the equipment, and integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531045A (en) * 2009-06-22 2012-12-06 アプライド マテリアルズ インコーポレイテッド Boron film interface technology

Similar Documents

Publication Publication Date Title
US11152248B2 (en) Cyclic flowable deposition and high-density plasma treatment processes for high quality gap fill solutions
TWI414040B (en) Boron nitride and boron-nitride derived materials deposition method
US6194304B1 (en) Semiconductor device and method of fabricating the same
JP4669679B2 (en) Method for manufacturing silicon nitride film and method for manufacturing semiconductor device
US20090098706A1 (en) Methods of Forming Integrated Circuit Devices Having Ion-Cured Electrically Insulating Layers Therein
TWI282141B (en) Semiconductor device and manufacturing method thereof
JP2012506149A (en) Improved gap filling using low etch rate dielectric liners.
JP2008305974A (en) Oxide film forming application composition and manufacturing method of semiconductor device using the same
JP2009021603A (en) Semiconductor device and method of manufacturing the same
US20090243050A1 (en) Isolation Structure in Memory Device and Method for Fabricating the Same
JP2009272365A (en) Method of manufacturing semiconductor device
US20120309114A1 (en) Methods for repairing low-k dielectrics using carbon plasma immersion
TW202040799A (en) Memory cell fabrication for 3d nand applications
JP2007258266A (en) Method of manufacturing semiconductor device
JP4738349B2 (en) Gradient deposition of low K CVD material
TW201918578A (en) Methods of forming silicon oxide layer
KR102453724B1 (en) Improved step coverage dielectric
TWI765673B (en) Semiconductor device and method for manufacturing the same
JP2007507111A (en) Gap filling method and material vapor deposition method using high density plasma chemical vapor deposition
JP2007053276A (en) Method and device for manufacturing semiconductor device
JP6065366B2 (en) Manufacturing method of semiconductor device
KR100603703B1 (en) Method for removing photoresist and method for forming metal line in semiconductor device using the same
KR100811449B1 (en) Semiconductor device and the fabricating method thereof
US11715780B2 (en) High performance and low power semiconductor device
KR100367735B1 (en) Integrated circuit line and fabricating method thereof

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110309