JP2007048925A - Pattern forming method and method of manufacturing semiconductor device - Google Patents

Pattern forming method and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2007048925A
JP2007048925A JP2005231522A JP2005231522A JP2007048925A JP 2007048925 A JP2007048925 A JP 2007048925A JP 2005231522 A JP2005231522 A JP 2005231522A JP 2005231522 A JP2005231522 A JP 2005231522A JP 2007048925 A JP2007048925 A JP 2007048925A
Authority
JP
Japan
Prior art keywords
pattern
resist film
transferred
resist
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005231522A
Other languages
Japanese (ja)
Inventor
Kazuyuki Miyamura
和亨 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005231522A priority Critical patent/JP2007048925A/en
Publication of JP2007048925A publication Critical patent/JP2007048925A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pattern forming method to easily form finer patterns, and also to provide a method of manufacturing semiconductor device using the same. <P>SOLUTION: A pattern 12a is formed by forming a first resist film 12A and a second resist film 12B on a substrate 10, exposing the second resist film 12B using a first photomask 20 having a first pattern 21, and then transferring the first pattern 21 to the second resist film 12B. Next, an aperture pattern 11 is formed through the first and second resist films 12B, 12A to a region 46, where the first pattern 21 and the second pattern 31 are overlapped by transferring the second pattern 31 to the first resist film 12A exposed by the second resist film 12B and the first pattern 21, in the manner that a part of the second pattern 31 is overlapped on the pattern 12a transferred to the second resist film 12B using the second photomask 30 including the second pattern 31. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、パターン形成方法および半導体装置の製造方法に関し、特に微細化されたパターンを形成するためのパターン形成方法および、これを用いた半導体装置の製造方法に関する。   The present invention relates to a pattern forming method and a semiconductor device manufacturing method, and more particularly to a pattern forming method for forming a miniaturized pattern and a semiconductor device manufacturing method using the same.

近年、半導体装置の微細化に伴い、これを製造する際の露光工程において使用するパターンの微細化が要求されてきている。このような微細なパターンを形成するための技術では、例えば酸発生剤と溶解抑止剤とを含む有機溶剤よりなる化学増幅型ホトレジストなどのような高解像度レジストが用いられていた。   In recent years, with the miniaturization of semiconductor devices, there has been a demand for miniaturization of patterns used in an exposure process when manufacturing the semiconductor device. In the technique for forming such a fine pattern, a high-resolution resist such as a chemically amplified photoresist made of an organic solvent containing an acid generator and a dissolution inhibitor has been used.

しかしながら、従来のパターン形成方法では、上記のような高解像度レジストを通常のホトマスクを用いて1回露光することでパターンを形成していたため、露光装置や高解像度レジストの解像力に見合った寸法の開口しか形成することができなかった。   However, in the conventional pattern formation method, since the pattern is formed by exposing the high resolution resist as described above once using a normal photomask, an opening having a size corresponding to the resolution of the exposure apparatus and the high resolution resist is formed. However, it could only be formed.

このような問題を解決する方法としては、例えば以下に示す特許文献1に開示された技術が存在する。この従来技術では、ホトマスクの位置をずらしつつレジストを二回露光し、その後、レジストをプラズマアッシングすることで、解像限界よりも微細な開口パターンを形成する。ただし、例えばポジ型のレジストを用いた場合、解像限界よりも微細な幅が二重露光されるようにホトマスクの位置がずらされ、また、例えばネガ型のレジストを用いた場合、解像限界よりも微細な幅が露光されないようにホトマスクの位置がずらされる。   As a method for solving such a problem, for example, there is a technique disclosed in Patent Document 1 shown below. In this prior art, the resist is exposed twice while shifting the position of the photomask, and then the resist is subjected to plasma ashing to form an opening pattern finer than the resolution limit. However, for example, when a positive resist is used, the position of the photomask is shifted so that a width finer than the resolution limit is double-exposed, and when a negative resist is used, for example, the resolution limit The position of the photomask is shifted so that a finer width is not exposed.

特開平7−147219号公報JP-A-7-147219

しかしながら、上記した従来技術では、二回目の露光において、一回目の露光で形成したパターンの側壁部まで露光されてしまう恐れがある。このため、二回目の露光により形成された開口パターンの幅が所望する幅よりも広くなってしまう場合がある。   However, in the above-described conventional technique, there is a risk that the side wall portion of the pattern formed in the first exposure may be exposed in the second exposure. For this reason, the width of the opening pattern formed by the second exposure may become wider than desired.

また、上記した従来技術では、二度の露光の後にプラズマアッシングを行う必要があるため、プロセスが複雑化すると共に、半導体ウェハを露光装置からプラズマアッシング用のチャンバへ移動させることが必要であるため、手間を要するという問題があった。   Further, in the above-described conventional technique, it is necessary to perform plasma ashing after two exposures, so that the process becomes complicated and the semiconductor wafer needs to be moved from the exposure apparatus to the plasma ashing chamber. There was a problem that it took time and effort.

そこで本発明は、上記の問題に鑑みてなされたものであり、より微細なパターンを容易に形成することが可能なパターン形成方法およびそれを用いた半導体装置の製造方法を提供することを目的とする。   Accordingly, the present invention has been made in view of the above problems, and an object thereof is to provide a pattern forming method capable of easily forming a finer pattern and a method of manufacturing a semiconductor device using the same. To do.

かかる目的を達成するために、本発明によるパターン形成方法は、所定基板を準備する工程と、所定基板上に第1レジスト膜を形成する工程と、第1レジスト膜上に第2レジスト膜を形成する工程と、第1パターンを有する第1ホトマスクを用いて第2レジスト膜を露光することで、第1パターンを第2レジスト膜に転写する工程と、第2パターンを有する第2ホトマスクを用い、第2パターンの一部が第2レジスト膜に転写された第1パターンと重畳するように、第2パターンを第2レジスト膜と第1パターンにより露出された第1レジスト膜とに転写することで、第1パターンと第2パターンとが重畳する領域に第1および第2レジスト膜を貫通する開口パターンを形成する工程とを有する。   In order to achieve such an object, a pattern forming method according to the present invention includes a step of preparing a predetermined substrate, a step of forming a first resist film on the predetermined substrate, and forming a second resist film on the first resist film. Using the first photomask having the first pattern to expose the second resist film, transferring the first pattern to the second resist film, and using the second photomask having the second pattern, By transferring the second pattern to the second resist film and the first resist film exposed by the first pattern so that a part of the second pattern overlaps the first pattern transferred to the second resist film. And a step of forming an opening pattern penetrating the first and second resist films in a region where the first pattern and the second pattern overlap.

一部が第2レジスト膜に転写された第1パターンと重畳し、この重畳部分が開口するように、第2パターンを転写することで、第1および第2マスクパターンの寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   By transferring the second pattern so that a part of it overlaps with the first pattern transferred to the second resist film and the overlapping part opens, without depending on the dimensions of the first and second mask patterns. A fine pattern can be formed on a predetermined substrate. In other words, a pattern finer than the resolution limit can be formed. Further, in the present invention, first and second resist films are formed first, and this is sequentially exposed to form a pattern, so that a process such as plasma ashing or the time for transferring a predetermined substrate to another chamber is required. Etc. can be reduced. As a result, a finer pattern can be easily formed.

また、本発明による半導体装置の製造方法は、所定の半導体素子が形成された半導体基板を準備する工程と、半導体基板上に第1レジスト膜を形成する工程と、第1レジスト膜上に第2レジスト膜を形成する工程と、第1パターンを有する第1ホトマスクを用いて第2レジスト膜を露光することで、第1パターンを第2レジスト膜に転写する工程と、第2パターンを有する第2ホトマスクを用い、第2パターンの一部が第2レジスト膜に転写された第1パターンと重畳するように、第2パターンを第2レジスト膜と第1パターンにより露出された第1レジスト膜とに転写することで、第1パターンと第2パターンとが重畳する領域に第1および第2レジスト膜を貫通する開口パターンを形成する工程とを有する。   The method for manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate on which a predetermined semiconductor element is formed, a step of forming a first resist film on the semiconductor substrate, and a second step on the first resist film. A step of forming a resist film, a step of transferring the first pattern to the second resist film by exposing the second resist film using a first photomask having the first pattern, and a second having the second pattern Using a photomask, the second pattern is formed on the second resist film and the first resist film exposed by the first pattern so that a part of the second pattern overlaps the first pattern transferred to the second resist film. A step of forming an opening pattern penetrating the first and second resist films in a region where the first pattern and the second pattern overlap by transferring.

一部が第2レジスト膜に転写された第1パターンと重畳し、この重畳部分が開口するように、第2パターンを転写することで、第1および第2マスクパターンの寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。これにより、より微細な半導体素子を形成することが可能となる。また、本発明では、先に第1および第2レジスト膜を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   By transferring the second pattern so that a part of it overlaps with the first pattern transferred to the second resist film and the overlapping part opens, without depending on the dimensions of the first and second mask patterns. A fine pattern can be formed on a predetermined substrate. In other words, a pattern finer than the resolution limit can be formed. As a result, a finer semiconductor element can be formed. Further, in the present invention, first and second resist films are formed first, and this is sequentially exposed to form a pattern, so that a process such as plasma ashing or the time for transferring a predetermined substrate to another chamber is required. Etc. can be reduced. As a result, a finer pattern can be easily formed.

本発明によれば、より微細なパターンを容易に形成することが可能なパターン形成方法および半導体装置の製造方法を実現することができる。   According to the present invention, a pattern forming method and a semiconductor device manufacturing method capable of easily forming a finer pattern can be realized.

以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。   Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

まず、本発明による実施例1について図面を用いて詳細に説明する。本実施例では、解像度の異なる二種類のレジストを用い、これらをパターン形状の異なる二種類のホトマスクを用いて2回露光することで、レジストの解像限界よりも微細なパターンを形成する。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。   First, Embodiment 1 according to the present invention will be described in detail with reference to the drawings. In this embodiment, two types of resists having different resolutions are used, and these are exposed twice using two types of photomasks having different pattern shapes, thereby forming a pattern finer than the resolution limit of the resist. In this embodiment, a case where a negative resist is used is taken as an example.

・ホトマスク20および30の形状
図1に、本実施例において使用するホトマスク(第1ホトマスク)20およびホトマスク(第2ホトマスク)30にそれぞれ形成されたマスクパターン(第1マスクパターン)21およびマスクパターン(第2マスクパターン)31の構成を示す。なお、図1(a)はホトマスク20に形成されたマスクパターン21の上視図であり、図1(b)はホトマスク30に形成されたマスクパターン31の上視図であり、図1(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21、31)の領域(これを重複領域41という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図1(a)および(b)に示すマスクパターン21および31は共にレーザ光を透過させる領域である。また、各マスクパターン21および31における図1(c)に示す重複領域41をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
Shape of the photomasks 20 and 30 FIG. 1 shows a mask pattern (first mask pattern) 21 and a mask pattern (mask pattern) formed on the photomask (first photomask) 20 and photomask (second photomask) 30 used in this embodiment, respectively. The structure of the second mask pattern) 31 is shown. 1A is a top view of the mask pattern 21 formed on the photomask 20, and FIG. 1B is a top view of the mask pattern 31 formed on the photomask 30, and FIG. ) Is a diagram showing a region of each mask pattern (21, 31) used for overlapping exposure of a semiconductor substrate to be exposed (referred to as overlapping region 41). In this embodiment, a negative resist is used. Therefore, both mask patterns 21 and 31 shown in FIGS. 1A and 1B are regions through which laser light is transmitted. Further, the laser light that has passed through the overlapping regions 41 shown in FIG. 1C in each of the mask patterns 21 and 31 is irradiated to the same region in the semiconductor substrate to be exposed.

本実施例において、ホトマスク20は例えば1度目の露光に使用される。このホトマスク20は、例えば図1(a)に示すように、四角形を成す領域(以下、四角部22という)のいずれかの辺に、この辺よりも短い幅を持つ矩形状の領域(以下、先端部23という)が付加された凸形状のマスクパターン21を有する。図1(a)では、説明の都合上、四角部22における右側の辺に先端部23が付加された例を示す。なお、四角部22は、例えば長方形であっても正方形であっても、または他の形状(三角形やその他の多角形を含む)としても良い。また、四角部22を例えば長方形とした場合、この四角部22は、図1(a)中、縦方向に長く配置されても横方向に長く配置されても良い。すなわち、マスクパターン21において、先端部23は、四角部22における長辺に付加されても短辺に付加されても良い。   In this embodiment, the photomask 20 is used for the first exposure, for example. For example, as shown in FIG. 1A, the photomask 20 has a rectangular region (hereinafter referred to as a tip) having a shorter width than one of the sides of a rectangular region (hereinafter referred to as a square portion 22). A convex mask pattern 21 to which a portion 23 is added). FIG. 1A shows an example in which a tip portion 23 is added to the right side of the square portion 22 for convenience of explanation. The square portion 22 may be, for example, a rectangle, a square, or another shape (including a triangle and other polygons). Moreover, when the square part 22 is made into a rectangle, for example, this square part 22 may be long arranged in the vertical direction or long in the horizontal direction in FIG. That is, in the mask pattern 21, the front end portion 23 may be added to the long side or the short side of the square portion 22.

四角部22の寸法において、先端部23が付加される辺の長さは、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。同様に、先端部23が付加された辺以外の辺の長さは、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上又はこれ以下の寸法としてもよい。本例では、先端部23が付加された辺およびこれと対向する辺の長さを例えば0.2μm程度とし、これら以外の辺の長さを例えば0.15μm程度とする。   In the dimension of the square part 22, the length of the side to which the tip part 23 is added may be, for example, a dimension that has been conventionally used as a general mask pattern, or a dimension that is larger or smaller. Similarly, the length of the side other than the side to which the tip portion 23 is added may be, for example, a dimension that has been used as a conventional general mask pattern, or a dimension that is larger or smaller. In this example, the length of the side to which the tip portion 23 is added and the side facing the side is set to about 0.2 μm, for example, and the length of the other side is set to about 0.15 μm, for example.

また、先端部23の幅は、一般的に使用されてきた寸法よりも低い寸法であり、半導体基板に所望する径の開口パターンを形成することが可能な寸法とする。また、先端部23の長さは、半導体基板に所望する径の開口パターンを形成することが可能な寸法以上とすることが好ましい。例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部23の幅を0.1μm程度とし、先端部23の長さを例えば0.15μm(>0.1μm)程度とする。   Further, the width of the tip portion 23 is a dimension that is lower than a dimension that has been generally used, and is a dimension capable of forming an opening pattern having a desired diameter on the semiconductor substrate. Moreover, it is preferable that the length of the front-end | tip part 23 shall be more than the dimension which can form the opening pattern of a desired diameter in a semiconductor substrate. For example, when an opening pattern having a diameter of about 0.1 μm is formed in a resist on a semiconductor substrate, the width of the tip 23 is about 0.1 μm, and the length of the tip 23 is, for example, about 0.15 μm (> 0.1 μm). And

このようなマスクパターン21は、所定の露光装置にホトマスク20を設置した際、先端部23が後述において同様に設置されるホトマスク30の先端部33(図1(b)参照)と向き合い、且つ先端部23を透過したレーザ光が半導体基板における所望する領域(重複露光領域46(図4(a)参照)に照射されるように配置される。   Such a mask pattern 21 is such that when the photomask 20 is installed in a predetermined exposure apparatus, the distal end portion 23 faces the distal end portion 33 (see FIG. 1B) of the photomask 30 that will be similarly installed in the later description, and the distal end. It arrange | positions so that the laser beam which permeate | transmitted the part 23 may be irradiated to the desired area | region (overlapping exposure area | region 46 (refer Fig.4 (a))) in a semiconductor substrate.

また、ホトマスク30は例えば二度目の露光に使用される。このホトマスク30は、図1(a)に示すホトマスク20と同様に、四角形を成す領域(以下、四角部32という)のいずれかの辺に、この辺よりも短い幅を持つ矩形状の領域(以下、先端部33という)が付加された凸形状のマスクパターン31を有する(図1(b)参照)。図1(b)では、説明の都合上、四角部32における左側の辺に先端部33が付加された例を示す。また、四角部32を長方形とした場合、この四角部32は、四角部22と同様に、図1(b)中、縦方向に長く配置されても横方向に長く配置されても良い。すなわち、マスクパターン31において、先端部33は、四角部32における長辺に付加されても短辺に付加されても良い。   The photomask 30 is used for the second exposure, for example. Similar to the photomask 20 shown in FIG. 1A, this photomask 30 has a rectangular area (hereinafter referred to as a rectangular area) having a width shorter than this side on any side of a rectangular area (hereinafter referred to as a square section 32). , Which is referred to as a tip portion 33) (see FIG. 1B). FIG. 1B shows an example in which a tip 33 is added to the left side of the square portion 32 for convenience of explanation. When the rectangular portion 32 is a rectangle, the rectangular portion 32 may be long in the vertical direction or long in the horizontal direction in FIG. That is, in the mask pattern 31, the tip end portion 33 may be added to the long side or the short side of the square portion 32.

四角部32の寸法において、先端部33が付加される辺の長さは、四角部22と同様に、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。同様に、先端部が付加された辺以外の辺の長さは、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下としても良い。本例では、先端部33が付加された辺およびこれと対向する辺の長さを、四角部22と同様に、例えば0.2μm程度とし、これら以外の辺の長さを例えば0.15μm程度とする。   In the dimension of the square part 32, the length of the side to which the tip part 33 is added is the same as the square part 22, for example, a dimension that has been used as a conventional general mask pattern, or a dimension that is larger or smaller than that. It is good. Similarly, the length of the side other than the side to which the tip portion is added may be, for example, a dimension that has been used as a conventional general mask pattern, or may be longer or shorter. In this example, the length of the side to which the distal end portion 33 is added and the side facing the side are set to, for example, about 0.2 μm, similarly to the square portion 22, and the length of the other side is set to, for example, about 0.15 μm. And

また、先端部33の幅も、先端部23と同様に、一般的に使用されてきた寸法よりも低い寸法であり、半導体基板に所望する径の開口パターンを形成することが可能な寸法とする。また、先端部33の長さも、先端部23と同様に、半導体基板に所望する径の開口パターンを形成することが可能な寸法以上とすることが好ましい。例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部33の幅を例えば0.1μm程度とし、先端部33の長さを例えば0.15μm程度とする。   Similarly to the tip portion 23, the width of the tip portion 33 is also a size that is lower than a size that has been generally used, and is a size that can form an opening pattern having a desired diameter on the semiconductor substrate. . Further, the length of the tip portion 33 is preferably equal to or larger than the size capable of forming an opening pattern having a desired diameter on the semiconductor substrate, similarly to the tip portion 23. For example, when an opening pattern having a diameter of about 0.1 μm is formed in a resist on a semiconductor substrate, the width of the tip portion 33 is set to about 0.1 μm, for example, and the length of the tip portion 33 is set to about 0.15 μm, for example.

このようなマスクパターン31は、上述したように、所定の露光装置にホトマスク30を設置した際、先端部33が上述において設置されたホトマスク20の先端部23(図1(a)参照)と向き合い、且つ先端部33を透過したレーザ光が露光対象の半導体基板における所望する領域(重複露光領域46(図7(a)参照)に重複して照射されるように配置される。   As described above, when the photomask 30 is installed in a predetermined exposure apparatus, the mask pattern 31 faces the front end portion 23 (see FIG. 1A) of the photomask 20 installed in the above-described manner. In addition, the laser light transmitted through the distal end portion 33 is disposed so as to overlap and irradiate a desired region (overlapping exposure region 46 (see FIG. 7A)) in the semiconductor substrate to be exposed.

このように、マスクパターン21とマスクパターン31とでは、図1(c)に示すように、それぞれのホトマスク(20、30)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46)を照射する領域(重複領域41)を有する。この重複領域41は、上述したように例えば径が0.1μm程度の開口パターンを形成する場合、図1(c)に示すように、0.1μm程度の寸法とする。このように、重複領域41の寸法を小することで、微細なパターンを形成することが可能となる。すなわち、先端部23および33の幅、若しくは少なくとも一方の先端部23/33の幅を、形成するパターンに要求する程度に微細な幅とすると共に、重複させる長さも、形成するパターンに要求する程度に微細な長さとすることで、所望する微細なパターンを形成することができる。なお、本実施例における微細とは、例えば通常のパターン形成における寸法よりも微細であって、例えば露光を行う露光装置の解像限界よりも微細であることを指す。   Thus, in the mask pattern 21 and the mask pattern 31, as shown in FIG. 1C, when each photomask (20, 30) is irradiated with laser light in a state where it is installed in a predetermined exposure apparatus, It has a region (overlapping region 41) that irradiates the same region (overlapping exposure region 46). As described above, for example, when the opening pattern having a diameter of about 0.1 μm is formed, the overlapping region 41 has a size of about 0.1 μm as shown in FIG. Thus, by reducing the size of the overlapping region 41, it is possible to form a fine pattern. That is, the width of the tip portions 23 and 33, or the width of at least one of the tip portions 23/33 is set to a width that is as fine as required for the pattern to be formed, and the overlapping length is also required for the pattern to be formed. The desired fine pattern can be formed by setting the length to a very small length. Note that the term “fine” in the present embodiment means that it is finer than, for example, the dimensions in normal pattern formation and finer than the resolution limit of an exposure apparatus that performs exposure, for example.

また、以上のようなホトマスク20および30は、例えば合成石英などのマスク基板上に、例えばクロム(Cr)膜などを用いた遮光膜を形成し、この遮光膜に上述したようにマスクパターン21または31を例えばエッチングにより開口することで製造することができる。ただし、これに限定されず、例えばクロム酸化膜(CrOx)、ケイ化モリブデン(MoSi)の酸化膜、またはクロム酸化膜及びケイ化モリブデンの酸化膜のうちいずれかを含む多層膜などを用いたハーフトーン膜と、例えばクロム(Cr)膜などを用いた遮光膜とを用いて、マスクパターン21または31と同等のマスクパターンを形成しても、またはマスクパターン21または31をこれと同等のレベンソン型マスクパターンとして形成しても良い。 In the photomasks 20 and 30 as described above, for example, a light shielding film using a chromium (Cr) film or the like is formed on a mask substrate such as synthetic quartz, and the mask pattern 21 or the mask pattern 21 or 30 is formed on the light shielding film as described above. For example, 31 can be manufactured by opening by etching. However, the present invention is not limited to this. For example, a chromium oxide film (CrO x ), a molybdenum silicide (MoSi) oxide film, or a multilayer film including any one of a chromium oxide film and a molybdenum silicide oxide film is used. Even if a mask pattern equivalent to the mask pattern 21 or 31 is formed by using a halftone film and a light-shielding film using, for example, a chromium (Cr) film, the mask pattern 21 or 31 is equivalent to a Levenson equivalent thereto. It may be formed as a mold mask pattern.

また、例えばKrFエキシマレーザリソグラフィやi線リソグラフィなどで一般的に用いられる6インチのレチクルを用いた場合、ホトマスク20および30のマスク基板厚は、例えば6.35mm(ミリメートル)とすることができる。ただし、上記に限定されず、種々の材料および厚さからなる基板をマスク基板として使用することができる。   For example, when a 6-inch reticle generally used in KrF excimer laser lithography, i-line lithography or the like is used, the mask substrate thickness of the photomasks 20 and 30 can be set to 6.35 mm (millimeters), for example. However, the present invention is not limited to the above, and a substrate made of various materials and thicknesses can be used as a mask substrate.

・ホトマスク20および30を用いて結像される光学像
次に、上記のようなホトマスク20および30を用いて所定の半導体基板上のレジストを露光した際にレジスト上に結像される光学像を図面と共に詳細に説明する。図2(a)は一回目の露光においてホトマスク20により結像される光学像25を示す図であり、図2(b)は図2(a)に示す光学像25の線I−I’に沿った相対光強度を示すグラフである。また、図3(a)は二回目の露光においてホトマスク30により結像される光学像35を示す図であり、図3(b)は図3(a)に示す光学像35の線II−II’に沿った相対光強度を示すグラフである。なお、本実施例において、相対光強度とは、ある領域に照射されるレーザ光の強度の相対的な積分値を指す。
Optical image formed using the photomasks 20 and 30 Next, an optical image formed on the resist when the resist on the predetermined semiconductor substrate is exposed using the photomasks 20 and 30 as described above. This will be described in detail with reference to the drawings. FIG. 2A shows an optical image 25 formed by the photomask 20 in the first exposure, and FIG. 2B shows a line II ′ of the optical image 25 shown in FIG. It is a graph which shows the relative light intensity along. FIG. 3A is a diagram showing an optical image 35 formed by the photomask 30 in the second exposure, and FIG. 3B is a line II-II of the optical image 35 shown in FIG. It is a graph which shows the relative light intensity along '. In this embodiment, the relative light intensity refers to a relative integrated value of the intensity of laser light irradiated to a certain region.

本実施例では、一回目の露光における露光時間を、後述する通常レジスト膜(第2レジスト膜)12Bを除去するのに必要な時間であって、通常レジスト膜12Bの下層に配置された後述する高解像度レジスト膜(第1レジスト膜)12Aを完全には除去しない程度、好ましくは高解像度レジスト12Aの除去(浸食)を無視できる程度の時間とする。また、本実施例では、二回目の露光における露光時間を、マスクパターン21の転写により露出された高解像度レジスト膜12Aを除去するのに必要な時間であって、通常レジスト膜12Bと高解像度レジスト膜12Aとが積層された部分を完全に除去しない程度の時間とする。すなわち、転写されたマスクパターン21に重畳してマスクパターン31が転写された領域(重複露光領域41)のみに、レジスト膜12Bおよび高解像度レジスト膜12Aを貫通する、言い換えれば層間絶縁膜11を露出させる開口パターン11aを形成する程度の時間とする。なお、本実施例において、高解像度レジストとは、一般的に使用される高解像度レジストの他、後述するレジスト膜12Bよりも所定の露光条件に対する腐食の度合いが低い材料も適用することができる。   In the present embodiment, the exposure time in the first exposure is a time necessary for removing a normal resist film (second resist film) 12B, which will be described later, and will be described later disposed below the normal resist film 12B. The time is such that the high-resolution resist film (first resist film) 12A is not completely removed, and preferably the removal (erosion) of the high-resolution resist 12A is negligible. Further, in this embodiment, the exposure time in the second exposure is a time necessary for removing the high resolution resist film 12A exposed by the transfer of the mask pattern 21, and is usually the resist film 12B and the high resolution resist. The time is such that the portion where the film 12A is laminated is not completely removed. That is, the resist film 12B and the high resolution resist film 12A are penetrated only in the region (overlap exposure region 41) where the mask pattern 31 is transferred so as to overlap the transferred mask pattern 21, in other words, the interlayer insulating film 11 is exposed. The time is sufficient to form the opening pattern 11a to be formed. In the present embodiment, as the high resolution resist, in addition to a commonly used high resolution resist, a material having a lower degree of corrosion with respect to a predetermined exposure condition than a resist film 12B described later can be applied.

それぞれの露光において上記のような露光時間を設定することで、重複して露光される部分(後述する図4(a)の重複露光領域46参照)のレジストのみを除去することが可能となる。すなわち、この重複露光領域46のみのレジスト12(図7(a)および(b)参照)に開口パターン12cを形成することで、この部分の半導体基板(具体的には後述する層間絶縁膜11)のみを露出させることができる。   By setting the exposure time as described above in each exposure, it is possible to remove only the resist of the portion that is exposed in duplicate (see the overlapping exposure region 46 in FIG. 4A described later). That is, by forming the opening pattern 12c in the resist 12 (see FIGS. 7A and 7B) only in the overlapping exposure region 46, this portion of the semiconductor substrate (specifically, an interlayer insulating film 11 described later). Can only be exposed.

また、本実施例において、例えば後述する通常レジスト膜12Bの膜厚と高解像度レジスト膜12Aの膜厚とを同じとすると共に、高解像度レジスト膜12Aを丁度除去するのに必要なレーザ光の光量が、通常レジスト膜12Bを丁度除去するのに必要なレーザ光の光量の約2倍であるとすると、光学像35の相対光強度は、図2(b)と図3(b)とを比較すると明らかなように、一回目の露光による光学像25の相対光強度の約2倍となる。そこで、本実施例では、通常レジスト膜12Bを除去する際の露光(一回目の露光に相当)を半露光といい、高解像度レジスト膜12Aを除去する際の露光(二回目の露光に相当)を全露光という。   Further, in this embodiment, for example, the film thickness of the normal resist film 12B described later and the film thickness of the high resolution resist film 12A are made the same, and the amount of laser light necessary for just removing the high resolution resist film 12A is used. However, assuming that the amount of the laser light necessary to remove the resist film 12B is about twice that of the normal resist film 12B, the relative light intensity of the optical image 35 is compared between FIG. 2 (b) and FIG. 3 (b). As is apparent, the relative light intensity of the optical image 25 by the first exposure is about twice. Therefore, in this embodiment, the exposure for removing the resist film 12B (corresponding to the first exposure) is called half exposure, and the exposure for removing the high resolution resist film 12A (corresponding to the second exposure). Is called full exposure.

さらに、図4(a)は一回目の露光と二回目の露光とにおいてホトマスク20および30により結像される光学像25および35の合成光学像45を示す図であり、図4(b)は図4(a)に示す合成光学像45の線III−III’に沿った相対光強度を示すグラフである。   Further, FIG. 4A is a view showing a combined optical image 45 of the optical images 25 and 35 formed by the photomasks 20 and 30 in the first exposure and the second exposure, and FIG. It is a graph which shows the relative light intensity along line III-III 'of the synthetic optical image 45 shown to Fig.4 (a).

図2から図4に示すように、光学像25と光学像35とは、マスクパターン21および31の先端部23および33にそれぞれ対応する領域の一部が重畳する。したがって、図4(a)に示すように、これらを合成した合成光学像45は、重複して露光される領域(重複露光領域46)を有する。この重複露光領域46は、図4(b)に示すように、最も相対光強度が強い領域である。本実施例では、上述したように、重複露光領域46に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(後述における高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46のみのレジストが完全に除去されるように構成する。   As shown in FIGS. 2 to 4, in the optical image 25 and the optical image 35, a part of the region corresponding to the tip portions 23 and 33 of the mask patterns 21 and 31 respectively overlap. Accordingly, as shown in FIG. 4A, the combined optical image 45 obtained by combining these has a region that is exposed in an overlapping manner (overlapping exposure region 46). As shown in FIG. 4B, the overlapping exposure region 46 is a region having the highest relative light intensity. In the present embodiment, as described above, the resist (the high-resolution resist film 12A and the normal resist film 12B, which will be described later) having a film thickness that can be completely removed by the amount of laser light applied to the overlapping exposure region 46 is used. By forming on the semiconductor substrate that is the exposure target, the resist only in the overlapping exposure region 46 is completely removed.

・半導体装置の製造方法
次に、本実施例によるパターン形成方法を含む半導体装置1の製造方法を図面と共に詳細に説明する。本製造方法では、まず、表面をアクティブ領域とフィールド領域とに定義するために形成された素子分離絶縁膜(フィールド絶縁膜)13と、半導体基板(所定基板)10のアクティブ領域表面に形成されたゲート絶縁膜14と、ゲート絶縁膜14上に形成されたゲート電極15と、アクティブ領域においてゲート電極15下を挟む領域にゲート電極15下を挟み込むように形成された一対の拡散領域(ソース・ドレイン領域)16とを有するトランジスタ17が形成された半導体基板10を準備する。なお、この半導体基板10は、例えばp型のシリコン基板であっても、n型のシリコン基板であっても、他の半導体基板であってもよい。また、トランジスタ17はp型であってもn型であってもよい。
-Manufacturing method of a semiconductor device Next, the manufacturing method of the semiconductor device 1 including the pattern formation method by a present Example is demonstrated in detail with drawing. In this manufacturing method, first, an element isolation insulating film (field insulating film) 13 formed to define the surface as an active region and a field region, and an active region surface of a semiconductor substrate (predetermined substrate) 10 are formed. A gate insulating film 14, a gate electrode 15 formed on the gate insulating film 14, and a pair of diffusion regions (source / drain) formed so as to sandwich the region below the gate electrode 15 in the active region. A semiconductor substrate 10 on which a transistor 17 having a region 16 is formed is prepared. The semiconductor substrate 10 may be, for example, a p-type silicon substrate, an n-type silicon substrate, or another semiconductor substrate. The transistor 17 may be p-type or n-type.

次に、例えばCVD(Chemical Vapor Deposition)法を用いることで、半導体基板10におけるトランジスタ17が形成された面に、トランジスタ10を埋没させる程度に例えば酸化シリコン(SiO2)を堆積させることで、シリコン酸化膜よりなる層間絶縁膜11を形成する。次に、形成した層間絶縁膜11の表面を例えばCMP(Chemical and Mechanical Polishing)法などを用いて平坦化する。なお、平坦化後の層間絶縁膜11は、トランジスタ17のゲート電極15上面から例えば5000Å(オングストローム)程度の膜厚となるように形成される。 Next, for example, by using a CVD (Chemical Vapor Deposition) method, silicon oxide (SiO 2 ), for example, is deposited on the surface of the semiconductor substrate 10 where the transistor 17 is formed, so that the transistor 10 is buried. An interlayer insulating film 11 made of an oxide film is formed. Next, the surface of the formed interlayer insulating film 11 is planarized using, for example, a CMP (Chemical and Mechanical Polishing) method. The planarized interlayer insulating film 11 is formed so as to have a thickness of, for example, about 5000 Å (angstrom) from the upper surface of the gate electrode 15 of the transistor 17.

その後、図5(a)に示すように、層間絶縁膜11上に、上述したような高解像度レジストの溶液をスピン塗布することで、例えば2000Å程度の高解像度レジスト膜12Aを形成する。なお、高解像度レジスト膜12Aの材料としては、例えば酸発生剤と溶解抑止剤とを含む有機溶剤よりなる化学増幅型ホトレジストなどを適用することができる。   After that, as shown in FIG. 5A, a high resolution resist film 12A of about 2000 mm, for example, is formed on the interlayer insulating film 11 by spin-coating the above-described high resolution resist solution. As a material of the high resolution resist film 12A, for example, a chemically amplified photoresist made of an organic solvent containing an acid generator and a dissolution inhibitor can be used.

次に、上記のように形成した高解像度レジスト膜12A上に、通常の解像度を有するレジスト液をスピン塗布することで、図5(b)に示すように、例えば2000Å程度の通常のレジスト膜(以下、これを通常レジスト膜12Bという)を形成する。なお、レジスト膜12Bの材料としては、ネガ型のホトレジストであれば、例えばビスアジド系化合物が添付された高分子材料など、通常の材料を適用することができる。ただし、これに限定されず、上述の高解像度レジスト膜12Aよりも所定の露光条件に対する腐食の度合いが高い材料であれば適用することが可能である。   Next, a high-resist resist film 12A formed as described above is spin-coated with a resist solution having a normal resolution, and as shown in FIG. Hereinafter, this is usually referred to as a resist film 12B. In addition, as a material of the resist film 12B, if it is a negative type photoresist, for example, a normal material such as a polymer material to which a bisazide compound is attached can be applied. However, the present invention is not limited to this, and any material that has a higher degree of corrosion with respect to predetermined exposure conditions than the above-described high-resolution resist film 12A can be used.

以上のように、高解像度レジスト膜12Aおよび通常レジスト膜12Bを順次積層することで、本実施例特有の、解像度の異なる二種類のレジストが積層された構造が実現される。なお、図5(b)以降の図面および後述では、簡略化のため、素子分離絶縁膜13とトランジスタ17における拡散領域16との構成を省略して説明する。   As described above, by sequentially laminating the high-resolution resist film 12A and the normal resist film 12B, a structure in which two kinds of resists having different resolutions, which are peculiar to the present embodiment, are laminated. In FIG. 5B and subsequent drawings and in the following description, for simplification, the configuration of the element isolation insulating film 13 and the diffusion region 16 in the transistor 17 is omitted.

次に、図6(a)に示すように、レジスト12が形成された面から所定距離上方に、図1(a)に示すホトマスク20を配置する。次に、ホトマスク20を介して半導体基板10上の通常レジスト膜12Bを露光することで、図2(a)に示すような光学像25が結像された領域における通常レジスト膜12Bを除去する。これにより、図6(a)および(b)に示すように光学像25に対応した領域の通常レジスト膜12Bが除去されてレジストパターン12aが形成され、この領域において高解像度レジスト膜12Aが露出される。なお、図6(b)は、図6(a)に示す工程により形成されたレジストパターン12aの構成を示す上視図である。   Next, as shown in FIG. 6A, a photomask 20 shown in FIG. 1A is disposed above a predetermined distance from the surface on which the resist 12 is formed. Next, the normal resist film 12B on the semiconductor substrate 10 is exposed through the photomask 20, thereby removing the normal resist film 12B in the region where the optical image 25 as shown in FIG. 2A is formed. As a result, as shown in FIGS. 6A and 6B, the normal resist film 12B in the region corresponding to the optical image 25 is removed to form a resist pattern 12a, and the high resolution resist film 12A is exposed in this region. The FIG. 6B is a top view showing the configuration of the resist pattern 12a formed by the process shown in FIG.

なお、図6(a)に示す露光工程では、例えば波長が248nm(ナノメートル)のレーザ光を用いることができる。このレーザ光の光源には、例えばエキシマレーザKrFを用いることができる。また、露光条件における照射時間は、上述したように、通常レジスト膜12Bを除去するのに必要な時間であって、通常レジスト膜12Bの下層に配置された高解像度レジスト膜12Aの除去が無視できる程度の時間、例えば140msとする。さらに露光条件における焦点深度は、例えば1.0μm程度とすることができる。   In the exposure step shown in FIG. 6A, for example, a laser beam having a wavelength of 248 nm (nanometer) can be used. As the laser light source, for example, an excimer laser KrF can be used. Further, as described above, the irradiation time under the exposure conditions is a time necessary for removing the normal resist film 12B, and the removal of the high resolution resist film 12A disposed under the normal resist film 12B can be ignored. For example, the time is about 140 ms. Furthermore, the depth of focus under the exposure conditions can be set to, for example, about 1.0 μm.

次に、図7(a)に示すように、レジスト12が形成された面から所定距離上方に、図1(b)に示すホトマスク30を配置する。次に、ホトマスク30を介して通常レジスト膜12Bと露出された高解像度レジスト膜12Aとを露光することで、図3(a)に示すような光学像35が結像された領域における通常レジスト膜12Bおよびこの領域において露出している高解像度レジスト膜12Aを除去する。これにより、図7(a)および(b)に示すように通常レジスト膜12Bおよび高解像度レジスト膜12Aが除去されてレジストパターン12bが形成されると共に、重複露光領域46に開口パターン12cが形成される。この結果、重複露光領域46において層間絶縁膜11が露出される。なお、図7(b)は、図7(a)に示す工程により形成されたレジストパターン12dの構成を示す上視図である。   Next, as shown in FIG. 7A, a photomask 30 shown in FIG. 1B is arranged at a predetermined distance above the surface on which the resist 12 is formed. Next, the normal resist film 12B and the exposed high-resolution resist film 12A are exposed through the photomask 30, so that the normal resist film in the region where the optical image 35 as shown in FIG. 12B and the high-resolution resist film 12A exposed in this region are removed. As a result, as shown in FIGS. 7A and 7B, the normal resist film 12B and the high-resolution resist film 12A are removed to form a resist pattern 12b, and an opening pattern 12c is formed in the overlapping exposure region 46. The As a result, the interlayer insulating film 11 is exposed in the overlapping exposure region 46. FIG. 7B is a top view showing the configuration of the resist pattern 12d formed by the process shown in FIG.

また、図7(a)に示す露光工程では、図6(a)に示す露光工程と同様に、例えば波長が248nmのレーザ光を用いることができる。このレーザ光の光源には、例えばエキシマレーザKrFを用いることができる。また、露光条件における露光時間は、上述したように、高解像度レジスト膜12Aを除去するのに必要な時間であって、通常レジスト膜12Bと高解像度レジスト膜12Aとが積層された部分を完全に除去しない程度の時間、例えば300msとする。さらに、露光条件における焦点深度は例えば1.0μm程度とすることができる。   Further, in the exposure step shown in FIG. 7A, for example, a laser beam having a wavelength of 248 nm can be used as in the exposure step shown in FIG. As the laser light source, for example, an excimer laser KrF can be used. Further, as described above, the exposure time under the exposure conditions is the time required to remove the high resolution resist film 12A, and the portion where the resist film 12B and the high resolution resist film 12A are normally laminated is completely removed. The time that is not removed is, for example, 300 ms. Furthermore, the depth of focus under the exposure conditions can be set to about 1.0 μm, for example.

このように、通常レジスト膜12Bおよび高解像度レジスト膜12Aよりなるレジスト12に微細な開口パターン12cを設けると、次に図8(a)に示すように、このレジスト12をマスクとして開口パターン12cから層間絶縁膜11をエッチングすることで、層間絶縁膜11に開口パターン11aを形成する。これにより、トランジスタ17のゲート電極15上面が露出される。その後、図8(b)および(c)に示すように、層間絶縁膜11上の通常レジスト膜12Bおよび高解像度レジスト膜12Aを除去する。なお、図8(c)は図8(a)および(b)に示す工程により開口パターン11aが形成され且つ通常レジスト膜12Bおよび高解像度レジスト膜12Aが除去された層間絶縁膜11の構成を示す上視図である。   As described above, when the fine opening pattern 12c is provided in the resist 12 composed of the normal resist film 12B and the high resolution resist film 12A, as shown in FIG. 8A, the resist 12 is used as a mask from the opening pattern 12c. By etching the interlayer insulating film 11, an opening pattern 11 a is formed in the interlayer insulating film 11. As a result, the upper surface of the gate electrode 15 of the transistor 17 is exposed. Thereafter, as shown in FIGS. 8B and 8C, the normal resist film 12B and the high resolution resist film 12A on the interlayer insulating film 11 are removed. 8C shows the structure of the interlayer insulating film 11 in which the opening pattern 11a is formed and the normal resist film 12B and the high resolution resist film 12A are removed by the steps shown in FIGS. 8A and 8B. FIG.

その後、開口パターン11a内部に例えばタングステン(W)などの導電体を充填することでコンタクト内配線18を形成し、次に層間絶縁膜11およびコンタクト内配線18上にメタル配線層19を形成する。これにより、図9に示すような半導体装置1が形成される。   Thereafter, a conductor wiring such as tungsten (W) is filled in the opening pattern 11 a to form an in-contact wiring 18, and then a metal wiring layer 19 is formed on the interlayer insulating film 11 and the in-contact wiring 18. Thereby, the semiconductor device 1 as shown in FIG. 9 is formed.

・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21)を有する第1ホトマスク(20)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21)を第2レジスト膜(12B)に転写し、第2パターン(31)を有する第2ホトマスク(30)を用い、第2パターン(31)の一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳するように、第2パターン(31)を第2レジスト膜(12B)と第1パターン(21)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21)と第2パターン(31)とが重畳する領域(46)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20) having the first pattern (21), whereby the first pattern (21) is exposed to the second resist. A first pattern (a part of the second pattern (31) is transferred to the second resist film (12B) using a second photomask (30) having the second pattern (31) transferred to the film (12B). 21) by transferring the second pattern (31) onto the second resist film (12B) and the first resist film (12A) exposed by the first pattern (21) so as to overlap with the first pattern. (21) and second pattern (31) An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46) where and overlap.

このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46)が開口するように、第2パターン(31)を転写することで、第1および第2パターン(21、31)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   As described above, the second pattern (31) is transferred so that a part of the first pattern (21) is transferred onto the second resist film (12B) and the overlapping part (46) is opened. Thus, it is possible to form a fine pattern on the predetermined substrate without depending on the dimensions of the first and second patterns (21, 31). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.

さらに、本実施例では、第2パターン(31)が、第1および第2パターン(21、31)を転写するための露光装置の解像限界よりも微細な幅の第3パターン(33)を含み、第2パターン(31)が、第3パターン(33)が第1パターン(21)により露出された第1レジスト膜(12A)に重畳するように転写される。   Furthermore, in this embodiment, the second pattern (31) is a third pattern (33) having a width finer than the resolution limit of the exposure apparatus for transferring the first and second patterns (21, 31). In addition, the second pattern (31) is transferred so that the third pattern (33) overlaps the first resist film (12A) exposed by the first pattern (21).

このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。   Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.

次に、本発明の実施例2について図面を用いて詳細に説明する。尚、以下の説明において、実施例1と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1と同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。   Next, a second embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as that of the first embodiment. In this embodiment, a case where a negative resist is used is taken as an example.

・ホトマスク20’および30’の形状
図10に、本実施例において使用するホトマスク20’および30’にそれぞれ形成されたマスクパターン21’および31’の構成を示す。なお、図10(a)はホトマスク20’に形成されたマスクパターン21’の上視図であり、図10(b)はホトマスク30’に形成されたマスクパターン31’の上視図であり、図10(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21’、31’)の領域(これを重複領域41’という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図10(a)および(b)に示すマスクパターン21’および31’は共にレーザ光を透過させる領域である。また、各マスクパターン21’および31’における図10(c)に示す重複領域41’をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
FIG. 10 shows the configuration of mask patterns 21 ′ and 31 ′ formed on the photomasks 20 ′ and 30 ′ used in this embodiment. 10A is a top view of the mask pattern 21 ′ formed on the photomask 20 ′, and FIG. 10B is a top view of the mask pattern 31 ′ formed on the photomask 30 ′. FIG. 10 (c) is a diagram showing a region of each mask pattern (21 ′, 31 ′) used for overlapping exposure of a semiconductor substrate to be exposed (referred to as overlapping region 41 ′). In this embodiment, a negative resist is used. For this reason, both mask patterns 21 'and 31' shown in FIGS. 10A and 10B are regions through which laser light is transmitted. Further, the laser light that has passed through the overlapping regions 41 ′ shown in FIG. 10C in each of the mask patterns 21 ′ and 31 ′ is irradiated to the same region in the semiconductor substrate to be exposed.

図10(a)および(b)に示すように、本実施例によるマスクパターン21’および31’は、実施例1によるマスクパターン21および31における四角部22および32が、それぞれ円形状の領域(以下、円形部22’および32’という)に置き換えられると共に、同じく実施例1によるマスクパターン21および31における先端部23および33が、それぞれ先端が円弧状の領域(以下、先端部23’および33’)に置き換えられた構造を有する。なお、他の構成は、実施例1と同様である。また、本実施例では、円形部22’および32’を円形とするが、これに限らず、例えば楕円形など、種々の形状を適用することができる。   As shown in FIGS. 10A and 10B, the mask patterns 21 ′ and 31 ′ according to the present embodiment are the regions where the square portions 22 and 32 in the mask patterns 21 and 31 according to the first embodiment are circular ( Hereinafter, the tip portions 23 and 33 in the mask patterns 21 and 31 according to the first embodiment are respectively replaced with circular portions 22 ′ and 32 ′), and the tip portions 23 and 33 are arc-shaped regions (hereinafter, the tip portions 23 ′ and 33). Have the structure replaced by '). Other configurations are the same as those in the first embodiment. In this embodiment, the circular portions 22 ′ and 32 ′ are circular. However, the present invention is not limited to this, and various shapes such as an ellipse can be applied.

円形部22’の径は、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、円形部22’の径を例えば0.2μm程度とする。また、先端部23’の寸法は、実施例1の先端部23と同様に、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部23’の幅を0.1μm程度とし、先端部23’の長さを例えば0.15μm(>0.1μm)程度とする。   The diameter of the circular portion 22 ′ may be, for example, a dimension that has been used as a conventional general mask pattern, or a dimension that is larger or smaller than that. In this example, the diameter of the circular portion 22 ′ is about 0.2 μm, for example. In addition, the size of the tip portion 23 ′ is the same as that of the tip portion 23 of the first embodiment. For example, when an opening pattern having a diameter of about 0.1 μm is formed in the resist in the semiconductor substrate, the width of the tip portion 23 ′ is set to 0. For example, the length of the tip 23 ′ is set to about 0.15 μm (> 0.1 μm).

一方、円形部32’の径も、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、円形部32’の径を例えば0.2μm程度とする。また、先端部33’の寸法も、先端部23’と同様に、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部33’の幅を0.1μm程度とし、先端部33’の長さを例えば0.15μm(>0.1μm)程度とする。   On the other hand, the diameter of the circular portion 32 ′ may be, for example, a dimension that has been conventionally used as a general mask pattern, or a dimension that is larger or smaller than that. In this example, the diameter of the circular portion 32 ′ is about 0.2 μm, for example. Similarly to the tip portion 23 ′, the tip portion 33 ′ has a dimension of, for example, a width of the tip portion 33 ′ of about 0.1 μm when an opening pattern having a diameter of about 0.1 μm is formed in the resist on the semiconductor substrate. The length of the tip 33 ′ is set to about 0.15 μm (> 0.1 μm), for example.

以上のマスクパターン21’とマスクパターン31’とでは、図10(c)に示すように、それぞれのホトマスク(20’、30’)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46’)を照射する領域(重複領域41’)を有する。この重複領域41’は、上述したように例えば径が0.1μm程度の開口パターンを形成する場合、図10(c)に示すように、0.1μm程度の寸法とされるため、この部分の寸法を通常のパターン形成における寸法よりも微細としておくことで、微細なパターンを形成することが可能となる。すなわち、先端部23’および33’の幅、若しくは少なくとも一方の先端部23’/33’の幅を、形成するパターンに要求する程度に微細な幅とすると共に、重複させる長さも、形成するパターンに要求する程度に微細な長さとすることで、所望する微細なパターンを形成することができる。   In the above mask pattern 21 ′ and mask pattern 31 ′, as shown in FIG. 10C, when the respective photomasks (20 ′, 30 ′) are radiated with laser light in a state where they are installed in a predetermined exposure apparatus. In addition, there is a region (overlapping region 41 ′) that irradiates the same region (overlapping exposure region 46 ′). As described above, for example, when an opening pattern having a diameter of about 0.1 μm is formed, the overlapping region 41 ′ has a size of about 0.1 μm as shown in FIG. A fine pattern can be formed by keeping the dimensions finer than those in normal pattern formation. That is, the width of the tip portions 23 ′ and 33 ′ or the width of at least one tip portion 23 ′ / 33 ′ is set to a fine width as required for the pattern to be formed, and the length to be overlapped is also the pattern to be formed. By making the length as fine as required, a desired fine pattern can be formed.

・ホトマスク20’および30’を用いて結像される光学像
次に、上記のようなホトマスク20’および30’を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図11(a)は一回目の露光と二回目の露光とにおいてホトマスク20’および30’により結像される光学像25’および35’の合成光学像45’を示す図であり、図11(b)は図11(a)に示す合成光学像45’の線IV−IV’に沿った相対光強度を示すグラフである。
Optical image formed using the photomasks 20 ′ and 30 ′ Next, when the resist on the predetermined semiconductor substrate is exposed twice using the photomasks 20 ′ and 30 ′ as described above, it is formed on the resist. The synthesized optical image formed will be described in detail with reference to the drawings. FIG. 11A shows a combined optical image 45 ′ of the optical images 25 ′ and 35 ′ formed by the photomasks 20 ′ and 30 ′ in the first exposure and the second exposure. FIG. 11B is a graph showing the relative light intensity along the line IV-IV ′ of the combined optical image 45 ′ shown in FIG.

図11(a)に示すように、光学像25’と光学像35’とは、マスクパターン21’および31’の先端部23’および33’にそれぞれ対応する領域の一部が重畳する。したがって、図11(a)に示すように、これらを合成した合成光学像45’は、重複して露光される領域(重複露光領域46’)を有する。この重複露光領域46’は、図11(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46’に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46’のみのレジストが完全に除去されるように構成する。   As shown in FIG. 11A, the optical image 25 'and the optical image 35' are partially overlapped with regions corresponding to the tip portions 23 'and 33' of the mask patterns 21 'and 31', respectively. Therefore, as shown in FIG. 11A, a combined optical image 45 'obtained by combining these has a region that is exposed in an overlapping manner (overlapping exposure region 46'). As shown in FIG. 11B, the overlapping exposure region 46 'is a region having the highest relative light intensity. In the present embodiment, as in the first embodiment, the resist (the high-resolution resist film 12A and the normal resist film 12B) having such a thickness that it can be completely removed by the amount of laser light applied to the overlapping exposure region 46 ′. Is formed on the semiconductor substrate to be exposed, so that the resist only in the overlapping exposure region 46 'is completely removed.

・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21’および30’に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Further, the semiconductor device manufacturing method according to the present embodiment only replaces the photomasks 20 and 30 in the first embodiment with the photomasks 21 ′ and 30 ′ according to the present embodiment. Description is omitted.

・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21’)を有する第1ホトマスク(20’)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21’)を第2レジスト膜(12B)に転写し、第2パターン(31’)を有する第2ホトマスク(30’)を用い、第2パターン(31’)の一部が第2レジスト膜(12B)に転写された第1パターン(21’)と重畳するように、第2パターン(31’)を第2レジスト膜(12B)と第1パターン(21’)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21’)と第2パターン(31’)とが重畳する領域(46’)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). Two resist films (12B) are formed, and the second resist film (12B) is exposed using a first photomask (20 ') having the first pattern (21'), whereby the first pattern (21 ') is exposed. Using the second photomask (30 ′) having the second pattern (31 ′) transferred to the second resist film (12B), a part of the second pattern (31 ′) is transferred to the second resist film (12B). The second pattern (31 ′) and the first resist film (12A) exposed by the first pattern (21 ′) are overlapped with the first pattern (21 ′) so as to overlap the first pattern (21 ′). By transferring to the first pattern (21 ') and the second pattern 31 to form an opening pattern penetrating the first and second resist film (12B, 12A) in ') and a region (46 which overlaps') (11a).

このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46’)が開口するように、第2パターン(31’)を転写することで、第1および第2パターン(21’、31’)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   In this way, the second pattern (31 ′) is transferred so that a part thereof overlaps the first pattern (21) transferred to the second resist film (12B) and the overlapping portion (46 ′) opens. By doing so, it is possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ′, 31 ′). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.

さらに、本実施例では、第2パターン(31’)が、第1および第2パターン(21’、31’)を転写するための露光装置の解像限界よりも微細な幅の第3パターン(33’)を含み、第2パターン(31’)が、第3パターン(33’)が第1パターン(21’)により露出された第1レジスト膜(12A)に重畳するように転写される。   Furthermore, in the present embodiment, the second pattern (31 ′) is a third pattern (width) that is finer than the resolution limit of the exposure apparatus for transferring the first and second patterns (21 ′, 31 ′). 33 ′), and the second pattern (31 ′) is transferred such that the third pattern (33 ′) is superimposed on the first resist film (12A) exposed by the first pattern (21 ′).

このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。   Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.

次に、本発明の実施例3について図面を用いて詳細に説明する。尚、以下の説明において、実施例1または実施例2と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1または実施例2と同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。   Next, Example 3 of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first embodiment or the second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as that of the first embodiment or the second embodiment. In this embodiment, a case where a negative resist is used is taken as an example.

・ホトマスク20”および30”の形状
図12に、本実施例において使用するホトマスク20”および30”にそれぞれ形成されたマスクパターン21”および31”の構成を示す。なお、図12(a)はホトマスク20”に形成されたマスクパターン21”の上視図であり、図12(b)はホトマスク30”に形成されたマスクパターン31”の上視図であり、図12(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21”、31”)の領域(これを重複領域41”という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図12(a)および(b)に示すマスクパターン21”および31”は共にレーザ光を透過させる領域である。また、各マスクパターン21”および31”における図12(c)に示す重複領域41”をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
Shape of Photomasks 20 ″ and 30 ″ FIG. 12 shows a configuration of mask patterns 21 ″ and 31 ″ formed on the photomasks 20 ″ and 30 ″ used in this embodiment, respectively. 12A is a top view of the mask pattern 21 ″ formed on the photomask 20 ″, and FIG. 12B is a top view of the mask pattern 31 ″ formed on the photomask 30 ″. FIG. 12C is a diagram showing a region (referred to as an overlapping region 41 ″) of each mask pattern (21 ″, 31 ″) used for overlapping exposure of a semiconductor substrate to be exposed. In this embodiment, a negative resist is used.Therefore, the mask patterns 21 "and 31" shown in FIGS. 12 (a) and 12 (b) are both regions through which laser light is transmitted. The laser beams that have passed through the overlapping regions 41 ″ shown in FIG. 12C in “and 31” are irradiated to the same region in the semiconductor substrate to be exposed.

図12(a)および(b)に示すように、本実施例によるマスクパターン21”および31”は、四角形を成す領域のみで構成されている。なお、他の構成は、実施例1と同様である。   As shown in FIGS. 12A and 12B, the mask patterns 21 ″ and 31 ″ according to the present embodiment are configured only by a rectangular region. Other configurations are the same as those in the first embodiment.

マスクパターン21”および31”は、所定の露光装置にホトマスク20”および31”をそれぞれ設置した際、互いに角部が向き合い、且つ角部を透過したレーザ光が半導体基板における所望する領域(重複露光領域46”(図13(a)参照)に照射されるように配置される。   The mask patterns 21 ″ and 31 ″ are formed in a desired region (overlapping exposure) on the semiconductor substrate when the photomasks 20 ″ and 31 ″ are installed in a predetermined exposure apparatus, respectively, with the corners facing each other and the laser beams transmitted through the corners. It arrange | positions so that it may irradiate to area | region 46 "(refer Fig.13 (a)).

また、マスクパターン21”および31”の各辺の寸法は、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、マスクパターン21”および31”をそれぞれ一辺が例えば0.2μm程度の正方形とする。   Further, the dimensions of the sides of the mask patterns 21 ″ and 31 ″ may be, for example, dimensions conventionally used as a general mask pattern, or more or less. In this example, each of the mask patterns 21 ″ and 31 ″ is a square having a side of about 0.2 μm, for example.

以上のマスクパターン21”とマスクパターン31”とでは、図12(c)に示すように、それぞれのホトマスク(20”、30”)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46”)を照射する領域(重複領域41”)を有する。この重複領域41”は、マスクパターン21”および31”それぞれにおける角部を重ねることで構成されている。すなわち、本実施例では、マスクパターン21”による光学像25”の角部とマスクパターン31”による光学像35”の角部とが所望する程度に重畳するように、マスクパターン21”および31”の位置を調整することで、所望する程度に微細な領域を二重露光する。   In the above mask pattern 21 ″ and mask pattern 31 ″, as shown in FIG. 12C, when the respective photomasks (20 ″, 30 ″) are placed in a predetermined exposure apparatus and irradiated with laser light. In addition, there is a region (overlapping region 41 ″) that irradiates the same region (overlapping exposure region 46 ″). This overlapping area 41 ″ is configured by overlapping the corners of the mask patterns 21 ″ and 31 ″. In other words, in this embodiment, the corners of the optical image 25 ″ by the mask pattern 21 ″ and the mask pattern 31 are formed. By adjusting the positions of the mask patterns 21 ″ and 31 ″ so that the corners of the optical image 35 ″ by “overlap” are overlapped to a desired extent, double exposure is performed on a minute region as desired.

・ホトマスク20”および30”を用いて結像される光学像
次に、上記のようなホトマスク20”および30”を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図13(a)は一回目の露光と二回目の露光とにおいてホトマスク20”および30”により結像される光学像25”および35”の合成光学像45”を示す図であり、図13(b)は図13(a)に示す合成光学像45”の線V−V”に沿った相対光強度を示すグラフである。
Optical image formed using photomasks 20 ″ and 30 ″ Next, when a resist on a predetermined semiconductor substrate is exposed twice using the photomasks 20 ″ and 30 ″ as described above, it is formed on the resist. The synthesized optical image formed will be described in detail with reference to the drawings. FIG. 13A shows a combined optical image 45 ″ of the optical images 25 ″ and 35 ″ formed by the photomasks 20 ″ and 30 ″ in the first exposure and the second exposure. FIG. 13B is a graph showing the relative light intensity along the line VV ″ of the combined optical image 45 ″ shown in FIG.

図13(a)に示すように、光学像25”と光学像35”とは、マスクパターン21”および31”の角部にそれぞれ対応する領域の一部が重畳する。したがって、図13(a)に示すように、これらを合成した合成光学像45”は、重複して露光される領域(重複露光領域46”)を有する。この重複露光領域46”は、図13(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46”に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46”のみのレジストが完全に除去されるように構成する。   As shown in FIG. 13A, in the optical image 25 ″ and the optical image 35 ″, a part of the region corresponding to each corner of the mask patterns 21 ″ and 31 ″ is overlapped. Therefore, as shown in FIG. 13A, the combined optical image 45 ″ obtained by combining these has a region that is exposed in an overlapping manner (overlapping exposure region 46 ″). As shown in FIG. 13B, the overlapping exposure region 46 ″ is a region having the strongest relative light intensity. In this embodiment, similarly to the first embodiment, the laser irradiated to the overlapping exposure region 46 ″. By forming a resist (a high-resolution resist film 12A and a normal resist film 12B) having a thickness that can be completely removed by the amount of light on the semiconductor substrate to be exposed, only this overlapping exposure region 46 " The resist is completely removed.

・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21”および30”に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Further, the semiconductor device manufacturing method according to the present embodiment only replaces the photomasks 20 and 30 in the first embodiment with the photomasks 21 ″ and 30 ″ according to the present embodiment. Description is omitted.

・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21”)を有する第1ホトマスク(20”)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21”)を第2レジスト膜(12B)に転写し、第2パターン(31”)を有する第2ホトマスク(30”)を用い、第2パターン(31”)の一部が第2レジスト膜(12B)に転写された第1パターン(21”)と重畳するように、第2パターン(31”)を第2レジスト膜(12B)と第1パターン(21”)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21”)と第2パターン(31”)とが重畳する領域(46”)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20 ") having the first pattern (21") to thereby form the first pattern (21 "). Using the second photomask (30 ″) having the second pattern (31 ″) transferred to the second resist film (12B), a part of the second pattern (31 ″) is transferred to the second resist film (12B). The second pattern (31 ″) and the first resist film (12A) exposed by the first pattern (21 ″) are overlapped with the first pattern (21 ″). To the first pattern (21 ″) An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46 ″) where the second pattern (31 ″) overlaps.

このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46”)が開口するように、第2パターン(31”)を転写することで、第1および第2パターン(21”、31”)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   As described above, the second pattern (31 ″) is transferred so that a part of the first pattern (21) is transferred onto the second resist film (12B) and the overlapping portion (46 ″) is opened. Thus, it is possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ″, 31 ″). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.

さらに、本実施例では、第1パターン(21”)が第1角部を有し、第2パターン(31”)が第2角部を有し、第2パターン(31”)が、第2角部が第2レジスト膜(12B)に転写された第1パターン(21”)の第1角部に重畳するように転写される。   Furthermore, in this embodiment, the first pattern (21 ″) has a first corner, the second pattern (31 ″) has a second corner, and the second pattern (31 ″) has a second corner. The corner is transferred so as to overlap the first corner of the first pattern (21 ″) transferred to the second resist film (12B).

このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。   Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.

次に、本発明の実施例4について図面を用いて詳細に説明する。尚、以下の説明において、実施例1から実施例3のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1から実施例3のいずれかと同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。   Next, a fourth embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first to third embodiments are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as any one of the first to third embodiments. In this embodiment, a case where a negative resist is used is taken as an example.

・ホトマスク20”’および30”’の形状
図14に、本実施例において使用するホトマスク20”’および30”’にそれぞれ形成されたマスクパターン21”’および31”’の構成を示す。なお、図14(a)はホトマスク20”’に形成されたマスクパターン21”’の上視図であり、図14(b)はホトマスク30”’に形成されたマスクパターン31”’の上視図であり、図14(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21”’、31”’)の領域(これを重複領域41”’という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図14(a)および(b)に示すマスクパターン21”’および31”’は共にレーザ光を透過させる領域である。また、各マスクパターン21”’および31”’における図14(c)に示す重複領域41”’をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
FIG. 14 shows the structures of mask patterns 21 ″ ′ and 31 ″ ′ formed on the photomasks 20 ″ ′ and 30 ″ ′ used in this embodiment, respectively. 14A is a top view of the mask pattern 21 ″ ′ formed on the photomask 20 ″ ′, and FIG. 14B is a top view of the mask pattern 31 ″ ′ formed on the photomask 30 ″ ′. FIG. 14C shows an area (referred to as an overlapping area 41 ″ ′) of each mask pattern (21 ″ ′, 31 ″ ′) used for overlapping exposure of the semiconductor substrate to be exposed. In this embodiment, a negative resist is used, so that the mask patterns 21 "'and 31"' shown in FIGS. Further, the laser light that has passed through the overlapping regions 41 ″ ′ shown in FIG. 14C in the mask patterns 21 ″ ′ and 31 ″ ′ is irradiated to the same region in the semiconductor substrate to be exposed.

図14(a)および(b)に示すように、本実施例によるマスクパターン21”’および31”’は、長方形を成す領域のみで構成されている。ただし、マスクパターン21”’とマスクパターン31”’とでは、長方形の長辺の延在方向が異なる。例えば図14(a)および(b)に示す例では、マスクパターン21”’の長辺の延在方向とマスクパターン31”’の長辺の延在方向とが90°に直交する。なお、他の構成は、実施例1と同様である。   As shown in FIGS. 14A and 14B, the mask patterns 21 "" and 31 "" according to the present embodiment are composed of only rectangular regions. However, the extending direction of the long side of the rectangle is different between the mask pattern 21 "" and the mask pattern 31 "". For example, in the example shown in FIGS. 14A and 14B, the extending direction of the long side of the mask pattern 21 ″ ″ and the extending direction of the long side of the mask pattern 31 ″ ″ are orthogonal to 90 °. Other configurations are the same as those in the first embodiment.

マスクパターン21”’および31”’は、所定の露光装置にホトマスク20”’および31”’をそれぞれ設置した際、互いに中腹部で交わり、且つ交わる領域を透過したレーザ光が半導体基板における所望する領域(重複露光領域46”’(図15(a)参照)に照射されるように配置される。   The mask patterns 21 "'and 31"' are desired in the semiconductor substrate when the photomasks 20 "'and 31"' are respectively installed in a predetermined exposure apparatus, and the laser beams that intersect with each other at the middle part and transmitted through the intersecting regions are desired. It arrange | positions so that an area | region (overlapping exposure area | region 46 '' '(refer Fig.15 (a)) may be irradiated.

また、マスクパターン21”’および31”’の長辺の寸法は、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、各長辺の長さを例えば0.3μm程度とする。また、マスクパターン21”’および31”’の短辺の寸法は、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、例えば0.1μm程度とする。   Further, the long side dimension of the mask patterns 21 "" and 31 "" may be, for example, a dimension conventionally used as a general mask pattern, or a dimension larger or smaller than that. In this example, the length of each long side is, for example, about 0.3 μm. Further, the dimension of the short sides of the mask patterns 21 "" and 31 "" is, for example, about 0.1 [mu] m when an opening pattern having a diameter of about 0.1 [mu] m is formed in the resist on the semiconductor substrate.

以上のマスクパターン21”’とマスクパターン31”’とでは、図14(c)に示すように、それぞれのホトマスク(20”’、30”’)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46”’)を照射する領域(重複領域41”’)を有する。この重複領域41”’は、マスクパターン21”’および31”’を重ねることで構成されている。すなわち、本実施例では、マスクパターン21”’による光学像25”’とマスクパターン31”’による光学像35”’とを重畳させることで、マスクパターン21”’および31”’の幅に相当する程度に微細な領域を二重露光する。   In the above mask pattern 21 ″ ′ and mask pattern 31 ″ ′, as shown in FIG. 14C, the laser beam is set in a state where the respective photomasks (20 ″ ′, 30 ″ ′) are installed in a predetermined exposure apparatus. , The same region (overlapping exposure region 46 "') is irradiated (overlapping region 41"'). The overlapping region 41 ″ ′ is configured by overlapping the mask patterns 21 ″ ′ and 31 ″ ′. That is, in this embodiment, the optical image 25 ″ ′ by the mask pattern 21 ″ ′ and the mask pattern 31 ″ ′. By superimposing the optical image 35 "'by the above, a fine area corresponding to the width of the mask patterns 21"' and 31 "'is double-exposed.

・ホトマスク20”’および30”’を用いて結像される光学像
次に、上記のようなホトマスク20”’および30”’を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図15(a)は一回目の露光と二回目の露光とにおいてホトマスク20”’および30”’により結像される光学像25”’および35”’の合成光学像45”’を示す図であり、図15(b)は図15(a)に示す合成光学像45”’の線VI−VI”’に沿った相対光強度を示すグラフである。
Optical image formed using photomasks 20 "'and 30"' Next, when a resist on a predetermined semiconductor substrate is exposed twice using the photomasks 20 "'and 30"' as described above A composite optical image formed on the resist will be described in detail with reference to the drawings. FIG. 15A shows a combined optical image 45 ″ ′ of the optical images 25 ″ ′ and 35 ″ ′ formed by the photomasks 20 ″ ′ and 30 ″ ′ in the first exposure and the second exposure. FIG. 15B is a graph showing the relative light intensity along the line VI-VI ″ ′ of the combined optical image 45 ″ ′ shown in FIG.

図15(a)に示すように、光学像25”’と光学像35”’とは、マスクパターン21”’および31”’の中腹部に対応する領域が重畳する。したがって、図15(a)に示すように、これらを合成した合成光学像45”’は、重複して露光される領域(重複露光領域46”’)を有する。この重複露光領域46”’は、図15(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46”’に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46”’のみのレジストが完全に除去されるように構成する。   As shown in FIG. 15 (a), the optical image 25 "" and the optical image 35 "" overlap with regions corresponding to the middle portions of the mask patterns 21 "" and 31 "". Therefore, as shown in FIG. 15A, the combined optical image 45 "" obtained by synthesizing these has a region that is exposed in an overlapping manner (overlapping exposure region 46 "'). As shown in FIG. 15B, the overlapping exposure region 46 ″ ′ is a region having the strongest relative light intensity. In this embodiment, the overlapping exposure region 46 ″ ′ is irradiated as in the first embodiment. By forming a resist (a high-resolution resist film 12A and a normal resist film 12B) having a thickness that can be completely removed by the amount of laser light to be exposed on the semiconductor substrate to be exposed, this overlapping exposure region 46 It is configured so that only the resist "" is completely removed.

・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21”’および30”’に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Also, the semiconductor device manufacturing method according to the present embodiment only replaces the photomasks 20 and 30 in the first embodiment with the photomasks 21 ″ ′ and 30 ″ ′ according to the present embodiment. Detailed description is omitted.

・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21”’)を有する第1ホトマスク(20”’)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21”’)を第2レジスト膜(12B)に転写し、第2パターン(31”’)を有する第2ホトマスク(30”’)を用い、第2パターン(31”’)の一部が第2レジスト膜(12B)に転写された第1パターン(21”’)と重畳するように、第2パターン(31”’)を第2レジスト膜(12B)と第1パターン(21”’)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21”’)と第2パターン(31”’)とが重畳する領域(46”’)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20 ″ ′) having the first pattern (21 ″ ′), whereby the first pattern (21 ″) is exposed. ′) Is transferred to the second resist film (12B), and a second photomask (30 ″ ′) having the second pattern (31 ″ ′) is used, and a part of the second pattern (31 ″ ′) is the second resist. The second pattern (31 ″ ′) is exposed by the second resist film (12B) and the first pattern (21 ″ ′) so as to overlap the first pattern (21 ″ ′) transferred to the film (12B). By transferring to the first resist film (12A), the first pattern (21 An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46 "') where"") and the second pattern (31"') overlap.

このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46”’)が開口するように、第2パターン(31”’)を転写することで、第1および第2パターン(21”’、31”’)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   Thus, the second pattern (31 ″ ′) is partially overlapped with the first pattern (21) transferred to the second resist film (12B), and the overlapping portion (46 ″ ′) is opened. By transferring the pattern, it becomes possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ″ ′, 31 ″ ′). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.

さらに、本実施例では、第1および第2パターン(21”’、31”’)が、第1および第2パターン(21”’、31”’)を転写するための露光装置の解像限界よりも微細な短辺を有する長方形であり、第2パターン(31”’)が、第2パターン(31”’)の長辺が第2レジスト膜(12B)に転写された第1パターン(21”’)の長辺と交わるように転写される。   Further, in the present embodiment, the resolution limit of the exposure apparatus for transferring the first and second patterns (21 ″ ′, 31 ″ ′) to the first and second patterns (21 ″ ′, 31 ″ ′). The second pattern (31 ″ ′) is a rectangle having a finer shorter side, and the second pattern (31 ″ ′) is transferred to the second resist film (12B) by the first pattern (21B). It is transcribed so that it intersects the long side of "').

このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。   Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.

次に、本発明の実施例5について図面を用いて詳細に説明する。尚、以下の説明において、実施例1から実施例4のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1から実施例4のいずれかと同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。   Next, a fifth embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first to fourth embodiments are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as that of any one of the first to fourth embodiments. In this embodiment, a case where a negative resist is used is taken as an example.

・ホトマスク20””および30””の形状
図16に、本実施例において使用するホトマスク20””および30””にそれぞれ形成されたマスクパターン21””および31””の構成を示す。なお、図16(a)はホトマスク20””に形成されたマスクパターン21””の上視図であり、図16(b)はホトマスク30””に形成されたマスクパターン31””の上視図であり、図16(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21””、31””)の領域(これを重複領域41””という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図16(a)および(b)に示すマスクパターン21””および31””は共にレーザ光を透過させる領域である。また、各マスクパターン21””および31””における図16(c)に示す重複領域41””をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
Shape of Photomasks 20 "" and 30 "" FIG. 16 shows the structures of mask patterns 21 "" and 31 "" respectively formed on the photomasks 20 "" and 30 "" used in this embodiment. 16A is a top view of the mask pattern 21 ″ ″ formed on the photomask 20 ″ ″, and FIG. 16B is a top view of the mask pattern 31 ″ ″ formed on the photomask 30 ″ ″. FIG. 16C shows an area (referred to as an overlapping area 41 ″ ″) of each mask pattern (21 ″ ″, 31 ″ ″) used for overlapping exposure of a semiconductor substrate to be exposed. FIG. In this embodiment, a negative resist is used. For this reason, both mask patterns 21 "" and 31 "" shown in FIGS. 16A and 16B are regions through which laser light is transmitted. Further, the laser light that has passed through the overlapping regions 41 ″ ″ shown in FIG. 16C in each of the mask patterns 21 ″ ″ and 31 ″ ″ is irradiated to the same region in the semiconductor substrate to be exposed.

図16(a)および(b)に示すように、本実施例によるマスクパターン21””および31””は、所定の間隔を隔ててライン状の開口部が配列された、いわゆるラインアンドスペースパターンで構成されている。ただし、マスクパターン21””とマスクパターン31””とでは、ライン状の開口部が延在する方向が異なる。例えば図16(a)および(b)に示す例では、マスクパターン21””におけるライン状の開口部の延在方向とマスクパターン31””におけるライン状の開口部の延在方向とが90°に直交する。なお、他の構成は、実施例1と同様である。   As shown in FIGS. 16A and 16B, the mask patterns 21 "" and 31 "" according to the present embodiment are so-called line-and-space patterns in which line-shaped openings are arranged at predetermined intervals. It consists of However, the direction in which the line-shaped opening extends is different between the mask pattern 21 "" and the mask pattern 31 "". For example, in the example shown in FIGS. 16A and 16B, the extending direction of the line-shaped opening in the mask pattern 21 ″ ″ and the extending direction of the line-shaped opening in the mask pattern 31 ″ ″ are 90 °. Orthogonal to Other configurations are the same as those in the first embodiment.

マスクパターン21””および31””は、所定の露光装置にホトマスク20””および31””をそれぞれ設置した際、互いに交わり、且つ交わる領域を透過したレーザ光が半導体基板における所望する領域(重複露光領域46””(図17(a)参照)に照射されるように配置される。   The mask patterns 21 "" and 31 "" are formed in a desired region (overlapping) of the laser beam that intersects each other and transmits through the intersecting region when the photomasks 20 "" and 31 "" are installed in a predetermined exposure apparatus. It arrange | positions so that exposure area | region 46 "" (refer Fig.17 (a)) may be irradiated.

また、マスクパターン21””および31””の幅は、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、例えば0.1μm程度とする。   The widths of the mask patterns 21 ″ ″ and 31 ″ ″ are, for example, about 0.1 μm when an opening pattern having a diameter of about 0.1 μm is formed in a resist on a semiconductor substrate.

以上のマスクパターン21””とマスクパターン31””とでは、図16(c)に示すように、それぞれのホトマスク(20””、30””)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46””)を照射する領域(重複領域41””)を有する。この重複領域41””は、マスクパターン21””および31””を重ねることで構成されている。すなわち、本実施例では、マスクパターン21””による光学像25””とマスクパターン31””による光学像35””とを重畳させることで、マスクパターン21””および31””の幅に相当する程度に微細な領域を二重露光する。   In the above mask pattern 21 ″ ″ and mask pattern 31 ″ ″, as shown in FIG. 16C, the laser beam with the respective photomasks (20 ″ ″, 30 ″ ″) installed in a predetermined exposure apparatus. , The same region (overlapping exposure region 46 "") is irradiated (overlapping region 41 ""). The overlapping area 41 "" is configured by overlapping the mask patterns 21 "" and 31 "". In other words, in the present embodiment, the optical image 25 ″ ″ by the mask pattern 21 ″ ″ and the optical image 35 ″ ″ by the mask pattern 31 ″ ″ are overlapped to correspond to the width of the mask patterns 21 ″ ″ and 31 ″ ″. Double exposure is performed on a region as fine as possible.

・ホトマスク20””および30””を用いて結像される光学像
次に、上記のようなホトマスク20””および30””を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図17(a)は一回目の露光と二回目の露光とにおいてホトマスク20””および30””により結像される光学像25””および35””の合成光学像45””を示す図であり、図17(b)は図17(a)に示す合成光学像45””の線VII−VII””に沿った相対光強度を示すグラフである。
Optical image formed using photomasks 20 "" and 30 "" Next, when a resist on a predetermined semiconductor substrate is exposed twice using the photomasks 20 "" and 30 "" as described above. A composite optical image formed on the resist will be described in detail with reference to the drawings. FIG. 17A is a view showing a combined optical image 45 ″ ″ of optical images 25 ″ ″ and 35 ″ ″ formed by the photomasks 20 ″ ″ and 30 ″ ″ in the first exposure and the second exposure. FIG. 17B is a graph showing the relative light intensity along the line VII-VII ″ ″ of the combined optical image 45 ″ ″ shown in FIG.

図17(a)に示すように、光学像25””と光学像35””とは、マスクパターン21””および31””を構成するライン状の開口部の配列に応じて、所定の間隔で重畳する。したがって、図17(a)に示すように、これらを合成した合成光学像45””は、重複して露光される領域(重複露光領域46””)を複数有する。この重複露光領域46””は、図17(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46””に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46””のみのレジストが完全に除去されるように構成する。   As shown in FIG. 17A, the optical image 25 ″ ″ and the optical image 35 ″ ″ have a predetermined interval according to the arrangement of the line-shaped openings constituting the mask patterns 21 ″ ″ and 31 ″ ″. Superimpose with. Accordingly, as shown in FIG. 17A, the combined optical image 45 ″ ″ obtained by combining these has a plurality of regions that are exposed in an overlapping manner (overlapping exposure regions 46 ″ ″). This overlapping exposure region 46 ″ ″ is a region having the strongest relative light intensity, as shown in FIG. In the present embodiment, as in the first embodiment, the resist (the high-resolution resist film 12A and the normal resist film 12B) having a film thickness that can be completely removed by the amount of laser light applied to the overlapping exposure region 46 ″ ″. ) Is formed on the semiconductor substrate to be exposed, so that the resist only in the overlapping exposure region 46 "" is completely removed.

・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21””および30””に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Further, the semiconductor device manufacturing method according to the present embodiment only replaces the photomasks 20 and 30 in the first embodiment with the photomasks 21 ″ ″ and 30 ″ ″ according to the present embodiment. Detailed description is omitted.

・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21””)を有する第1ホトマスク(20””)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21””)を第2レジスト膜(12B)に転写し、第2パターン(31””)を有する第2ホトマスク(30””)を用い、第2パターン(31””)の一部が第2レジスト膜(12B)に転写された第1パターン(21””)と重畳するように、第2パターン(31””)を第2レジスト膜(12B)と第1パターン(21””)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21””)と第2パターン(31””)とが重畳する領域(46””)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20 "") having the first pattern (21 ""), whereby the first pattern (21 "") Is transferred to the second resist film (12B), and the second photomask (30"") having the second pattern (31"") is used. The second pattern (31 ″ ″) is exposed by the second resist film (12B) and the first pattern (21 ″ ″) so as to overlap the first pattern (21 ″ ″) transferred to the film (12B). The first resist film (12A) is transferred to the first resist film. An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46 "") where the turn (21 "") and the second pattern (31 "") overlap.

このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46””)が開口するように、第2パターン(31””)を転写することで、第1および第2パターン(21””、31””)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。   As described above, the second pattern (31 ″ ″) is partially overlapped with the first pattern (21) transferred to the second resist film (12B), and the overlapping portion (46 ″ ″) is opened. By transferring the pattern, it becomes possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ″ ″, 31 ″ ″). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.

さらに、本実施例では、第1および第2パターン(21””、31””)が、第1および第2パターン(21””、31””)を転写するための露光装置の解像限界よりも微細な幅を持つラインよりなるラインアンドスペースパターンであり、第2パターン(31””)が、第2レジスト膜(12B)に転写された第1パターン(21””)と交わるように転写される。   Furthermore, in this embodiment, the resolution limit of the exposure apparatus for transferring the first and second patterns (21 ″ ″, 31 ″ ″) to the first and second patterns (21 ″ ″, 31 ″ ″). The line-and-space pattern is a line having a finer width, and the second pattern (31 ″ ″) intersects the first pattern (21 ″ ″) transferred to the second resist film (12B). Transcribed.

このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。   Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.

また、上記実施例1から実施例5は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。   In addition, the first to fifth embodiments described above are merely examples for carrying out the present invention, and the present invention is not limited to these. Various modifications of these embodiments are within the scope of the present invention. It is obvious from the above description that various other embodiments are possible within the scope of the present invention.

また、上記した各実施例では、高解像度レジスト膜12Aと通常レジスト膜12Bとにネガ型のレジストを適用したが、本発明はこれに限定されず、例えばポジ型のレジストを用いることも可能である。ただし、この場合、上記した各実施例におけるマスクパターンが反転した形状となる。   In each of the above-described embodiments, the negative resist is applied to the high resolution resist film 12A and the normal resist film 12B. However, the present invention is not limited to this, and for example, a positive resist can be used. is there. However, in this case, the mask pattern in each of the above embodiments is inverted.

(a)は本発明の実施例1によるホトマスク20に形成されたマスクパターン21の上視図であり、(b)は本発明の実施例1によるホトマスク30に形成されたマスクパターン31の上視図であり、(c)は本発明の実施例1において露光対象である半導体基板を重複露光するために使用される各マスクパターン(21、31)の重複領域41を示す図である。(A) is a top view of the mask pattern 21 formed on the photomask 20 according to the first embodiment of the present invention, and (b) is a top view of the mask pattern 31 formed on the photomask 30 according to the first embodiment of the present invention. (C) is a diagram showing an overlapping region 41 of each mask pattern (21, 31) used for overlapping exposure of a semiconductor substrate to be exposed in Example 1 of the present invention. (a)は本発明の実施例1における一回目の露光においてホトマスク20により結像される光学像25を示す図であり、(b)は(a)に示す光学像25の線I−I’に沿った相対光強度を示すグラフである。(A) is a figure which shows the optical image 25 imaged with the photomask 20 in the 1st exposure in Example 1 of this invention, (b) is line | wire II 'of the optical image 25 shown to (a). It is a graph which shows the relative light intensity along. (a)は本発明の実施例1における二回目の露光においてホトマスク30により結像される光学像35を示す図であり、(b)は(a)に示す光学像35の線II−II’に沿った相対光強度を示すグラフである。(A) is a figure which shows the optical image 35 imaged with the photomask 30 in the 2nd exposure in Example 1 of this invention, (b) is line II-II 'of the optical image 35 shown to (a). It is a graph which shows the relative light intensity along. (a)は本発明の実施例1における一回目の露光と二回目の露光とにおいてホトマスク20および30により結像される光学像25および35の合成光学像45を示す図であり、(b)は(a)に示す合成光学像45の線III−III’に沿った相対光強度を示すグラフである。(A) is a figure which shows the synthetic | combination optical image 45 of the optical images 25 and 35 imaged by the photomasks 20 and 30 in the 1st exposure and the 2nd exposure in Example 1 of this invention, (b) These are the graphs which show the relative light intensity along line III-III 'of the synthetic optical image 45 shown to (a). 本発明の実施例1によるパターン形成方法を用いた半導体装置1の製造方法を示すプロセス図である(1)。It is a process figure which shows the manufacturing method of the semiconductor device 1 using the pattern formation method by Example 1 of this invention (1). 本発明の実施例1によるパターン形成方法を用いた半導体装置1の製造方法を示すプロセス図である(2)。It is process drawing which shows the manufacturing method of the semiconductor device 1 using the pattern formation method by Example 1 of this invention (2). 本発明の実施例1によるパターン形成方法を用いた半導体装置1の製造方法を示すプロセス図である(3)。It is a process figure which shows the manufacturing method of the semiconductor device 1 using the pattern formation method by Example 1 of this invention (3). 本発明の実施例1によるパターン形成方法を用いた半導体装置1の製造方法を示すプロセス図である(4)。It is a process figure which shows the manufacturing method of the semiconductor device 1 using the pattern formation method by Example 1 of this invention (4). 本発明の実施例1によるパターン形成方法を用いた半導体装置1の製造方法を示すプロセス図である(5)。It is a process figure which shows the manufacturing method of the semiconductor device 1 using the pattern formation method by Example 1 of this invention (5). (a)は本発明の実施例2によるホトマスク20’に形成されたマスクパターン21’の上視図であり、(b)は本発明の実施例2によるホトマスク30’に形成されたマスクパターン31’の上視図であり、(c)は本発明の実施例2において露光対象である半導体基板を重複露光するために使用される各マスクパターン(21’、31’)の重複領域41’を示す図である。(A) is a top view of the mask pattern 21 'formed on the photomask 20' according to the second embodiment of the present invention, and (b) is a mask pattern 31 formed on the photomask 30 'according to the second embodiment of the present invention. (C) shows an overlapping region 41 ′ of each mask pattern (21 ′, 31 ′) used for overlapping exposure of the semiconductor substrate to be exposed in Example 2 of the present invention. FIG. (a)本発明の実施例2における一回目の露光と二回目の露光とにおいてホトマスク20’および30’により結像される光学像25’および35’の合成光学像45’を示す図であり、(b)は(a)に示す合成光学像45’の線IV−IV’に沿った相対光強度を示すグラフである。(A) It is a figure which shows the synthetic | combination optical image 45 'of optical image 25' and 35 'imaged by photomask 20' and 30 'in the 1st exposure and the 2nd exposure in Example 2 of this invention. (B) is a graph which shows the relative light intensity along line IV-IV 'of the synthetic optical image 45' shown to (a). (a)は本発明の実施例3によるホトマスク20”に形成されたマスクパターン21”の上視図であり、(b)は本発明の実施例3によるホトマスク30”に形成されたマスクパターン31”の上視図であり、(c)は本発明の実施例3において露光対象である半導体基板を重複露光するために使用される各マスクパターン(21”、31”)の重複領域41”を示す図である。(A) is a top view of the mask pattern 21 ″ formed on the photomask 20 ″ according to the third embodiment of the present invention, and (b) is a mask pattern 31 formed on the photomask 30 ″ according to the third embodiment of the present invention. "(C) shows an overlapping region 41" of each mask pattern (21 ", 31") used for overlapping exposure of the semiconductor substrate to be exposed in Example 3 of the present invention. FIG. (a)本発明の実施例3における一回目の露光と二回目の露光とにおいてホトマスク20”および30”により結像される光学像25”および35”の合成光学像45”を示す図であり、(b)は(a)に示す合成光学像45”の線V−V’に沿った相対光強度を示すグラフである。(A) It is a figure which shows the synthetic | combination optical image 45 "of the optical images 25" and 35 "imaged by the photomasks 20" and 30 "in the 1st exposure and the 2nd exposure in Example 3 of this invention. (B) is a graph which shows the relative light intensity along line VV 'of the synthetic optical image 45' 'shown to (a). (a)は本発明の実施例4によるホトマスク20”’に形成されたマスクパターン21”’の上視図であり、(b)は本発明の実施例4によるホトマスク30”’に形成されたマスクパターン31”’の上視図であり、(c)は本発明の実施例4において露光対象である半導体基板を重複露光するために使用される各マスクパターン(21”’、31”’)の重複領域41”’を示す図である。(A) is a top view of the mask pattern 21 ″ ′ formed on the photomask 20 ″ ′ according to the fourth embodiment of the present invention, and (b) is formed on the photomask 30 ″ ″ according to the fourth embodiment of the present invention. FIG. 10C is a top view of the mask pattern 31 ″ ′, and FIG. 10C shows each mask pattern (21 ″ ′, 31 ″ ′) used for overlapping exposure of the semiconductor substrate to be exposed in Example 4 of the present invention. It is a figure which shows the overlap area | region 41 '' '. (a)本発明の実施例4における一回目の露光と二回目の露光とにおいてホトマスク20”’および30”’により結像される光学像25”’および35”’の合成光学像45”’を示す図であり、(b)は(a)に示す合成光学像45”’の線VI−VI’に沿った相対光強度を示すグラフである。(A) The combined optical image 45 ″ ′ of the optical images 25 ″ ′ and 35 ″ ′ formed by the photomasks 20 ″ ′ and 30 ″ ′ in the first exposure and the second exposure in Embodiment 4 of the present invention. (B) is a graph showing the relative light intensity along the line VI-VI ′ of the synthesized optical image 45 ″ ′ shown in (a). (a)は本発明の実施例5によるホトマスク20””に形成されたマスクパターン21””の上視図であり、(b)は本発明の実施例5によるホトマスク30””に形成されたマスクパターン31””の上視図であり、(c)は本発明の実施例5において露光対象である半導体基板を重複露光するために使用される各マスクパターン(21””、31””)の重複領域41””を示す図である。(A) is a top view of the mask pattern 21 "" formed on the photomask 20 "" according to the fifth embodiment of the present invention, and (b) is formed on the photomask 30 "" according to the fifth embodiment of the present invention. FIG. 10C is a top view of the mask pattern 31 ″ ″, and FIG. 10C shows each mask pattern (21 ″ ″, 31 ″ ″) used for overlapping exposure of the semiconductor substrate to be exposed in the fifth embodiment of the present invention. FIG. (a)本発明の実施例5における一回目の露光と二回目の露光とにおいてホトマスク20””および30””により結像される光学像25””および35””の合成光学像45””を示す図であり、(b)は(a)に示す合成光学像45””の線VI−VI’に沿った相対光強度を示すグラフである。(A) A combined optical image 45 ″ ″ of optical images 25 ″ ″ and 35 ″ ″ formed by the photomasks 20 ″ ″ and 30 ″ ″ in the first exposure and the second exposure in the fifth embodiment of the present invention. (B) is a graph showing the relative light intensity along the line VI-VI ′ of the synthesized optical image 45 ″ ″ shown in (a).

符号の説明Explanation of symbols

1 半導体装置
10 半導体基板
11 層間絶縁膜
11a 開口パターン
12 レジスト
12A 高解像度レジスト膜
12B 通常レジスト膜
12a、12b、12d レジストパターン
12c 開口パターン
13 素子分離絶縁膜
14 ゲート絶縁膜
15 ゲート電極
16 拡散領域
17 トランジスタ
18 コンタクト内配線
19 メタル配線層
20、20’、20”、20”’、20””、30、30’、30”、30”’、30”” ホトマスク
21、21’、21”、21”’、21””、31、31’、31”、31”’、31”” マスクパターン
22、32 四角部
22’、32’ 円形部
23、23’、33、33’ 先端部
25、25’、25”、25”’、25””、35、35’、35”、35”’、35”” 光学像
41、41’、41”、41”’、41”” 重複領域
45、45’、45”、45”’、45”” 合成光学像
46、46’、46”、46”’、46”” 重複露光領域
DESCRIPTION OF SYMBOLS 1 Semiconductor device 10 Semiconductor substrate 11 Interlayer insulating film 11a Opening pattern 12 Resist 12A High resolution resist film 12B Normal resist film 12a, 12b, 12d Resist pattern 12c Opening pattern 13 Element isolation insulating film 14 Gate insulating film 15 Gate electrode 16 Diffusion region 17 Transistor 18 Contact wiring 19 Metal wiring layer 20, 20 ', 20 ", 20"', 20 "", 30, 30 ', 30 ", 30"', 30 "" Photomask 21, 21 ', 21 ", 21 "', 21"", 31, 31', 31", 31 "', 31""Mask pattern 22, 32 Square portion 22', 32 'Circular portion 23, 23', 33, 33 'Tip portion 25, 25 ', 25 ", 25"', 25 "", 35, 35 ', 35 ", 35"', 35 "" Optical image 41, 41 ', 41 ", 41"', 4 "" Overlapping region 45, 45 ', 45 ", 45"', 45 "" Synthesis optical images 46,46 ', 46 ", 46"', 46 "" overlapped exposure region

Claims (16)

所定基板を準備する工程と、
前記所定基板上に第1レジスト膜を形成する工程と、
前記第1レジスト膜上に第2レジスト膜を形成する工程と、
第1パターンを有する第1ホトマスクを用いて前記第2レジスト膜を露光することで、前記第1パターンを前記第2レジスト膜に転写する工程と、
第2パターンを有する第2ホトマスクを用い、当該第2パターンの一部が前記第2レジスト膜に転写された前記第1パターンと重畳するように、当該第2パターンを前記第2レジスト膜と前記第1パターンにより露出された前記第1レジスト膜とに転写することで、前記第1パターンと前記第2パターンとが重畳する領域に前記第1および第2レジスト膜を貫通する開口パターンを形成する工程と
を有することを特徴とするパターン形成方法。
Preparing a predetermined substrate;
Forming a first resist film on the predetermined substrate;
Forming a second resist film on the first resist film;
Transferring the first pattern to the second resist film by exposing the second resist film using a first photomask having a first pattern;
A second photomask having a second pattern is used, and the second pattern is overlapped with the second resist film so that a part of the second pattern overlaps the first pattern transferred to the second resist film. By transferring to the first resist film exposed by the first pattern, an opening pattern penetrating the first and second resist films is formed in a region where the first pattern and the second pattern overlap. A pattern forming method comprising the steps of:
前記第1パターンは、前記第1レジスト膜を露出させる露光条件にて転写され、
前記第2パターンは、前記第1パターンと重畳する領域において露出された前記第1レジスト膜を完全に除去し且つ前記第1パターンが形成されていない領域において前記第1レジスト膜を完全には除去しない露光条件にて転写されることを特徴とする請求項1記載のパターン形成方法。
The first pattern is transferred under exposure conditions that expose the first resist film,
The second pattern completely removes the first resist film exposed in a region overlapping with the first pattern, and completely removes the first resist film in a region where the first pattern is not formed. 2. The pattern forming method according to claim 1, wherein the pattern is transferred under exposure conditions that do not.
前記第2レジスト膜は、所定の露光条件に対する腐食の度合いが前記第1レジスト膜よりも高いことを特徴とする請求項1または2記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the second resist film has a higher degree of corrosion with respect to a predetermined exposure condition than the first resist film. 前記第1レジスト膜は、化学増幅型ホトレジストであることを特徴とする請求項1から3のいずれか1項に記載のパターン形成方法。   The pattern forming method according to claim 1, wherein the first resist film is a chemically amplified photoresist. 前記第2パターンは、前記第1および第2パターンを転写するための露光装置の解像限界よりも微細な幅の第3パターンを含み、
前記第2パターンは、前記第3パターンが前記第1パターンにより露出された前記第1レジスト膜に重畳するように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。
The second pattern includes a third pattern having a width finer than a resolution limit of an exposure apparatus for transferring the first and second patterns,
5. The second pattern according to claim 1, wherein the second pattern is transferred so that the third pattern overlaps the first resist film exposed by the first pattern. 6. Pattern forming method.
前記第1パターンは第1角部を有し、
前記第2パターンは第2角部を有し、
前記第2パターンは、前記第2角部が前記第2レジスト膜に転写された前記第1パターンの前記第1角部に重畳するように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。
The first pattern has a first corner,
The second pattern has a second corner,
The said 2nd pattern is transcribe | transferred so that the said 2nd corner | angular part may overlap with the said 1st corner | angular part of the said 1st pattern transcribe | transferred to the said 2nd resist film. The pattern formation method of any one of Claims 1.
前記第1および第2パターンは、前記第1および第2パターンを転写するための露光装置の解像限界よりも微細な短辺を有する長方形であり、
前記第2パターンは、当該第2パターンの長辺が前記第2レジスト膜に転写された前記第1パターンの長辺と交わるように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。
The first and second patterns are rectangles having short sides finer than the resolution limit of an exposure apparatus for transferring the first and second patterns,
The said 2nd pattern is transcribe | transferred so that the long side of the said 2nd pattern may cross | intersect the long side of the said 1st pattern transcribe | transferred to the said 2nd resist film. 2. The pattern forming method according to item 1.
前記第1および第2パターンは、前記第1および第2パターンを転写するための露光装置の解像限界よりも微細な幅を持つラインよりなるラインアンドスペースパターンであり、
前記第2パターンは、前記第2レジスト膜に転写された前記第1パターンと交わるように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。
The first and second patterns are line and space patterns composed of lines having a width smaller than a resolution limit of an exposure apparatus for transferring the first and second patterns,
5. The pattern forming method according to claim 1, wherein the second pattern is transferred so as to intersect the first pattern transferred to the second resist film. 6.
所定の半導体素子が形成された半導体基板を準備する工程と、
前記半導体基板上に第1レジスト膜を形成する工程と、
前記第1レジスト膜上に第2レジスト膜を形成する工程と、
第1パターンを有する第1ホトマスクを用いて前記第2レジスト膜を露光することで、前記第1パターンを前記第2レジスト膜に転写する工程と、
第2パターンを有する第2ホトマスクを用い、当該第2パターンの一部が前記第2レジスト膜に転写された前記第1パターンと重畳するように、当該第2パターンを前記第2レジスト膜と前記第1パターンにより露出された前記第1レジスト膜とに転写することで、前記第1パターンと前記第2パターンとが重畳する領域に前記第1および第2レジスト膜を貫通する開口パターンを形成する工程と
を有することを特徴とする半導体装置の製造方法。
Preparing a semiconductor substrate on which a predetermined semiconductor element is formed;
Forming a first resist film on the semiconductor substrate;
Forming a second resist film on the first resist film;
Transferring the first pattern to the second resist film by exposing the second resist film using a first photomask having a first pattern;
A second photomask having a second pattern is used, and the second pattern is overlapped with the second resist film so that a part of the second pattern overlaps the first pattern transferred to the second resist film. By transferring to the first resist film exposed by the first pattern, an opening pattern penetrating the first and second resist films is formed in a region where the first pattern and the second pattern overlap. A method for manufacturing a semiconductor device, comprising the steps of:
前記第1パターンは、前記第1レジスト膜を露出させる露光条件にて転写され、
前記第2パターンは、前記第1パターンと重畳する領域において露出された前記第1レジスト膜を完全に除去し且つ前記第1パターンが形成されていない領域において前記第1レジスト膜を完全には除去しない露光条件にて転写されることを特徴とする請求項9記載の半導体装置の製造方法。
The first pattern is transferred under exposure conditions that expose the first resist film,
The second pattern completely removes the first resist film exposed in a region overlapping with the first pattern, and completely removes the first resist film in a region where the first pattern is not formed. 10. The method of manufacturing a semiconductor device according to claim 9, wherein the transfer is performed under exposure conditions that do not.
前記第2レジスト膜は、所定の露光条件に対する腐食の度合いが前記第1レジスト膜よりも高いことを特徴とする請求項9または10記載の半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 9, wherein the second resist film has a higher degree of corrosion with respect to a predetermined exposure condition than the first resist film. 前記第1レジスト膜は、化学増幅型ホトレジストであることを特徴とする請求項9から11のいずれか1項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 9, wherein the first resist film is a chemically amplified photoresist. 前記第2パターンは、前記第1および第2パターンを転写するための露光装置の解像限界よりも微細な幅の第3パターンを含み、
前記第2パターンは、前記第3パターンが前記第1パターンにより露出された前記第1レジスト膜に重畳するように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。
The second pattern includes a third pattern having a width finer than a resolution limit of an exposure apparatus for transferring the first and second patterns,
The said 2nd pattern is transcribe | transferred so that the said 3rd pattern may overlap with the said 1st resist film exposed by the said 1st pattern, The any one of Claim 9 to 12 characterized by the above-mentioned. A method for manufacturing a semiconductor device.
前記第1パターンは第1角部を有し、
前記第2パターンは第2角部を有し、
前記第2パターンは、前記第2角部が前記第2レジスト膜に転写された前記第1パターンの前記第1角部に重畳するように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。
The first pattern has a first corner,
The second pattern has a second corner,
13. The second pattern according to claim 9, wherein the second pattern is transferred so that the second corner is superimposed on the first corner of the first pattern transferred to the second resist film. A manufacturing method of a semiconductor device given in any 1 paragraph.
前記第1および第2パターンは、前記第1および第2パターンを転写するための露光装置の解像限界よりも微細な短辺を有する長方形であり、
前記第2パターンは、当該第2パターンの長辺が前記第2レジスト膜に転写された前記第1パターンの長辺と交わるように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。
The first and second patterns are rectangles having short sides finer than the resolution limit of an exposure apparatus for transferring the first and second patterns,
The second pattern is transferred so that the long side of the second pattern intersects the long side of the first pattern transferred to the second resist film. 2. A method for manufacturing a semiconductor device according to item 1.
前記第1および第2パターンは、前記第1および第2パターンを転写するための露光装置の解像限界よりも微細な幅を持つラインよりなるラインアンドスペースパターンであり、
前記第2パターンは、前記第2レジスト膜に転写された前記第1パターンと交わるように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。
The first and second patterns are line and space patterns composed of lines having a width smaller than a resolution limit of an exposure apparatus for transferring the first and second patterns,
13. The method of manufacturing a semiconductor device according to claim 9, wherein the second pattern is transferred so as to cross the first pattern transferred to the second resist film.
JP2005231522A 2005-08-10 2005-08-10 Pattern forming method and method of manufacturing semiconductor device Pending JP2007048925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005231522A JP2007048925A (en) 2005-08-10 2005-08-10 Pattern forming method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005231522A JP2007048925A (en) 2005-08-10 2005-08-10 Pattern forming method and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2007048925A true JP2007048925A (en) 2007-02-22

Family

ID=37851510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005231522A Pending JP2007048925A (en) 2005-08-10 2005-08-10 Pattern forming method and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2007048925A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011018839A1 (en) * 2009-08-11 2011-02-17 富士通セミコンダクター株式会社 Method for manufacturing semiconductor device
JP2014049738A (en) * 2012-08-29 2014-03-17 Toshiba Corp Pattern forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011018839A1 (en) * 2009-08-11 2011-02-17 富士通セミコンダクター株式会社 Method for manufacturing semiconductor device
JP2014049738A (en) * 2012-08-29 2014-03-17 Toshiba Corp Pattern forming method

Similar Documents

Publication Publication Date Title
JP3884934B2 (en) Pattern forming method for semiconductor device
US8158306B2 (en) Method and system for combining photomasks to form semiconductor devices
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
US20090061607A1 (en) Method of manufacturing photomask and method of manufacturing semiconductor device
TWI752019B (en) Photomask having a plurality of shielding layers
KR102371950B1 (en) Photomask blank, method of manufacturing photomask, and photomask
KR20020034957A (en) Method of manufacturing an electronic device and a semiconductor integrated circuit device
US20080131790A1 (en) Structure Design and Fabrication on Photomask For Contact Hole Manufacturing Process Window Enhancement
TW482948B (en) Photo mask pattern designing method, resist pattern fabricating method and semiconductor device manufacturing method
JP5220317B2 (en) Manufacturing method of semiconductor device
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US7776494B2 (en) Lithographic mask and methods for fabricating a semiconductor device
US5589303A (en) Self-aligned opaque regions for attenuating phase-shifting masks
WO2004077155A1 (en) Method for fabricating photomask and semiconductor device
JP2005055815A (en) Photomask, method for forming pattern and method for manufacturing semiconductor device
JP2005534978A (en) Method for forming rim phase shift mask and construction of semiconductor device using the rim phase shift mask
TW202240282A (en) Patterning process
US7846619B2 (en) Hybrid photomask and method of fabricating the same
JP2007048925A (en) Pattern forming method and method of manufacturing semiconductor device
US20190250500A1 (en) Method of fabricating a photomask
JP2008091824A (en) Manufacturing method for semiconductor device
US6136479A (en) Method of forming photomask and pattern and method of forming a semiconductor device
JP2010026416A (en) Method for creating photomask pattern
JP6673016B2 (en) Photomask, method of manufacturing the same, and method of correcting defect of photomask
JP2008098203A (en) Film patterning method and mask for exposure

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206