JP2007048925A - Pattern forming method and method of manufacturing semiconductor device - Google Patents
Pattern forming method and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2007048925A JP2007048925A JP2005231522A JP2005231522A JP2007048925A JP 2007048925 A JP2007048925 A JP 2007048925A JP 2005231522 A JP2005231522 A JP 2005231522A JP 2005231522 A JP2005231522 A JP 2005231522A JP 2007048925 A JP2007048925 A JP 2007048925A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist film
- transferred
- resist
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、パターン形成方法および半導体装置の製造方法に関し、特に微細化されたパターンを形成するためのパターン形成方法および、これを用いた半導体装置の製造方法に関する。 The present invention relates to a pattern forming method and a semiconductor device manufacturing method, and more particularly to a pattern forming method for forming a miniaturized pattern and a semiconductor device manufacturing method using the same.
近年、半導体装置の微細化に伴い、これを製造する際の露光工程において使用するパターンの微細化が要求されてきている。このような微細なパターンを形成するための技術では、例えば酸発生剤と溶解抑止剤とを含む有機溶剤よりなる化学増幅型ホトレジストなどのような高解像度レジストが用いられていた。 In recent years, with the miniaturization of semiconductor devices, there has been a demand for miniaturization of patterns used in an exposure process when manufacturing the semiconductor device. In the technique for forming such a fine pattern, a high-resolution resist such as a chemically amplified photoresist made of an organic solvent containing an acid generator and a dissolution inhibitor has been used.
しかしながら、従来のパターン形成方法では、上記のような高解像度レジストを通常のホトマスクを用いて1回露光することでパターンを形成していたため、露光装置や高解像度レジストの解像力に見合った寸法の開口しか形成することができなかった。 However, in the conventional pattern formation method, since the pattern is formed by exposing the high resolution resist as described above once using a normal photomask, an opening having a size corresponding to the resolution of the exposure apparatus and the high resolution resist is formed. However, it could only be formed.
このような問題を解決する方法としては、例えば以下に示す特許文献1に開示された技術が存在する。この従来技術では、ホトマスクの位置をずらしつつレジストを二回露光し、その後、レジストをプラズマアッシングすることで、解像限界よりも微細な開口パターンを形成する。ただし、例えばポジ型のレジストを用いた場合、解像限界よりも微細な幅が二重露光されるようにホトマスクの位置がずらされ、また、例えばネガ型のレジストを用いた場合、解像限界よりも微細な幅が露光されないようにホトマスクの位置がずらされる。
As a method for solving such a problem, for example, there is a technique disclosed in
しかしながら、上記した従来技術では、二回目の露光において、一回目の露光で形成したパターンの側壁部まで露光されてしまう恐れがある。このため、二回目の露光により形成された開口パターンの幅が所望する幅よりも広くなってしまう場合がある。 However, in the above-described conventional technique, there is a risk that the side wall portion of the pattern formed in the first exposure may be exposed in the second exposure. For this reason, the width of the opening pattern formed by the second exposure may become wider than desired.
また、上記した従来技術では、二度の露光の後にプラズマアッシングを行う必要があるため、プロセスが複雑化すると共に、半導体ウェハを露光装置からプラズマアッシング用のチャンバへ移動させることが必要であるため、手間を要するという問題があった。 Further, in the above-described conventional technique, it is necessary to perform plasma ashing after two exposures, so that the process becomes complicated and the semiconductor wafer needs to be moved from the exposure apparatus to the plasma ashing chamber. There was a problem that it took time and effort.
そこで本発明は、上記の問題に鑑みてなされたものであり、より微細なパターンを容易に形成することが可能なパターン形成方法およびそれを用いた半導体装置の製造方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above problems, and an object thereof is to provide a pattern forming method capable of easily forming a finer pattern and a method of manufacturing a semiconductor device using the same. To do.
かかる目的を達成するために、本発明によるパターン形成方法は、所定基板を準備する工程と、所定基板上に第1レジスト膜を形成する工程と、第1レジスト膜上に第2レジスト膜を形成する工程と、第1パターンを有する第1ホトマスクを用いて第2レジスト膜を露光することで、第1パターンを第2レジスト膜に転写する工程と、第2パターンを有する第2ホトマスクを用い、第2パターンの一部が第2レジスト膜に転写された第1パターンと重畳するように、第2パターンを第2レジスト膜と第1パターンにより露出された第1レジスト膜とに転写することで、第1パターンと第2パターンとが重畳する領域に第1および第2レジスト膜を貫通する開口パターンを形成する工程とを有する。 In order to achieve such an object, a pattern forming method according to the present invention includes a step of preparing a predetermined substrate, a step of forming a first resist film on the predetermined substrate, and forming a second resist film on the first resist film. Using the first photomask having the first pattern to expose the second resist film, transferring the first pattern to the second resist film, and using the second photomask having the second pattern, By transferring the second pattern to the second resist film and the first resist film exposed by the first pattern so that a part of the second pattern overlaps the first pattern transferred to the second resist film. And a step of forming an opening pattern penetrating the first and second resist films in a region where the first pattern and the second pattern overlap.
一部が第2レジスト膜に転写された第1パターンと重畳し、この重畳部分が開口するように、第2パターンを転写することで、第1および第2マスクパターンの寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 By transferring the second pattern so that a part of it overlaps with the first pattern transferred to the second resist film and the overlapping part opens, without depending on the dimensions of the first and second mask patterns. A fine pattern can be formed on a predetermined substrate. In other words, a pattern finer than the resolution limit can be formed. Further, in the present invention, first and second resist films are formed first, and this is sequentially exposed to form a pattern, so that a process such as plasma ashing or the time for transferring a predetermined substrate to another chamber is required. Etc. can be reduced. As a result, a finer pattern can be easily formed.
また、本発明による半導体装置の製造方法は、所定の半導体素子が形成された半導体基板を準備する工程と、半導体基板上に第1レジスト膜を形成する工程と、第1レジスト膜上に第2レジスト膜を形成する工程と、第1パターンを有する第1ホトマスクを用いて第2レジスト膜を露光することで、第1パターンを第2レジスト膜に転写する工程と、第2パターンを有する第2ホトマスクを用い、第2パターンの一部が第2レジスト膜に転写された第1パターンと重畳するように、第2パターンを第2レジスト膜と第1パターンにより露出された第1レジスト膜とに転写することで、第1パターンと第2パターンとが重畳する領域に第1および第2レジスト膜を貫通する開口パターンを形成する工程とを有する。 The method for manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate on which a predetermined semiconductor element is formed, a step of forming a first resist film on the semiconductor substrate, and a second step on the first resist film. A step of forming a resist film, a step of transferring the first pattern to the second resist film by exposing the second resist film using a first photomask having the first pattern, and a second having the second pattern Using a photomask, the second pattern is formed on the second resist film and the first resist film exposed by the first pattern so that a part of the second pattern overlaps the first pattern transferred to the second resist film. A step of forming an opening pattern penetrating the first and second resist films in a region where the first pattern and the second pattern overlap by transferring.
一部が第2レジスト膜に転写された第1パターンと重畳し、この重畳部分が開口するように、第2パターンを転写することで、第1および第2マスクパターンの寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。これにより、より微細な半導体素子を形成することが可能となる。また、本発明では、先に第1および第2レジスト膜を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 By transferring the second pattern so that a part of it overlaps with the first pattern transferred to the second resist film and the overlapping part opens, without depending on the dimensions of the first and second mask patterns. A fine pattern can be formed on a predetermined substrate. In other words, a pattern finer than the resolution limit can be formed. As a result, a finer semiconductor element can be formed. Further, in the present invention, first and second resist films are formed first, and this is sequentially exposed to form a pattern, so that a process such as plasma ashing or the time for transferring a predetermined substrate to another chamber is required. Etc. can be reduced. As a result, a finer pattern can be easily formed.
本発明によれば、より微細なパターンを容易に形成することが可能なパターン形成方法および半導体装置の製造方法を実現することができる。 According to the present invention, a pattern forming method and a semiconductor device manufacturing method capable of easily forming a finer pattern can be realized.
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
まず、本発明による実施例1について図面を用いて詳細に説明する。本実施例では、解像度の異なる二種類のレジストを用い、これらをパターン形状の異なる二種類のホトマスクを用いて2回露光することで、レジストの解像限界よりも微細なパターンを形成する。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。
First,
・ホトマスク20および30の形状
図1に、本実施例において使用するホトマスク(第1ホトマスク)20およびホトマスク(第2ホトマスク)30にそれぞれ形成されたマスクパターン(第1マスクパターン)21およびマスクパターン(第2マスクパターン)31の構成を示す。なお、図1(a)はホトマスク20に形成されたマスクパターン21の上視図であり、図1(b)はホトマスク30に形成されたマスクパターン31の上視図であり、図1(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21、31)の領域(これを重複領域41という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図1(a)および(b)に示すマスクパターン21および31は共にレーザ光を透過させる領域である。また、各マスクパターン21および31における図1(c)に示す重複領域41をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
Shape of the
本実施例において、ホトマスク20は例えば1度目の露光に使用される。このホトマスク20は、例えば図1(a)に示すように、四角形を成す領域(以下、四角部22という)のいずれかの辺に、この辺よりも短い幅を持つ矩形状の領域(以下、先端部23という)が付加された凸形状のマスクパターン21を有する。図1(a)では、説明の都合上、四角部22における右側の辺に先端部23が付加された例を示す。なお、四角部22は、例えば長方形であっても正方形であっても、または他の形状(三角形やその他の多角形を含む)としても良い。また、四角部22を例えば長方形とした場合、この四角部22は、図1(a)中、縦方向に長く配置されても横方向に長く配置されても良い。すなわち、マスクパターン21において、先端部23は、四角部22における長辺に付加されても短辺に付加されても良い。
In this embodiment, the
四角部22の寸法において、先端部23が付加される辺の長さは、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。同様に、先端部23が付加された辺以外の辺の長さは、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上又はこれ以下の寸法としてもよい。本例では、先端部23が付加された辺およびこれと対向する辺の長さを例えば0.2μm程度とし、これら以外の辺の長さを例えば0.15μm程度とする。
In the dimension of the
また、先端部23の幅は、一般的に使用されてきた寸法よりも低い寸法であり、半導体基板に所望する径の開口パターンを形成することが可能な寸法とする。また、先端部23の長さは、半導体基板に所望する径の開口パターンを形成することが可能な寸法以上とすることが好ましい。例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部23の幅を0.1μm程度とし、先端部23の長さを例えば0.15μm(>0.1μm)程度とする。
Further, the width of the
このようなマスクパターン21は、所定の露光装置にホトマスク20を設置した際、先端部23が後述において同様に設置されるホトマスク30の先端部33(図1(b)参照)と向き合い、且つ先端部23を透過したレーザ光が半導体基板における所望する領域(重複露光領域46(図4(a)参照)に照射されるように配置される。
Such a
また、ホトマスク30は例えば二度目の露光に使用される。このホトマスク30は、図1(a)に示すホトマスク20と同様に、四角形を成す領域(以下、四角部32という)のいずれかの辺に、この辺よりも短い幅を持つ矩形状の領域(以下、先端部33という)が付加された凸形状のマスクパターン31を有する(図1(b)参照)。図1(b)では、説明の都合上、四角部32における左側の辺に先端部33が付加された例を示す。また、四角部32を長方形とした場合、この四角部32は、四角部22と同様に、図1(b)中、縦方向に長く配置されても横方向に長く配置されても良い。すなわち、マスクパターン31において、先端部33は、四角部32における長辺に付加されても短辺に付加されても良い。
The
四角部32の寸法において、先端部33が付加される辺の長さは、四角部22と同様に、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。同様に、先端部が付加された辺以外の辺の長さは、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下としても良い。本例では、先端部33が付加された辺およびこれと対向する辺の長さを、四角部22と同様に、例えば0.2μm程度とし、これら以外の辺の長さを例えば0.15μm程度とする。
In the dimension of the
また、先端部33の幅も、先端部23と同様に、一般的に使用されてきた寸法よりも低い寸法であり、半導体基板に所望する径の開口パターンを形成することが可能な寸法とする。また、先端部33の長さも、先端部23と同様に、半導体基板に所望する径の開口パターンを形成することが可能な寸法以上とすることが好ましい。例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部33の幅を例えば0.1μm程度とし、先端部33の長さを例えば0.15μm程度とする。
Similarly to the
このようなマスクパターン31は、上述したように、所定の露光装置にホトマスク30を設置した際、先端部33が上述において設置されたホトマスク20の先端部23(図1(a)参照)と向き合い、且つ先端部33を透過したレーザ光が露光対象の半導体基板における所望する領域(重複露光領域46(図7(a)参照)に重複して照射されるように配置される。
As described above, when the
このように、マスクパターン21とマスクパターン31とでは、図1(c)に示すように、それぞれのホトマスク(20、30)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46)を照射する領域(重複領域41)を有する。この重複領域41は、上述したように例えば径が0.1μm程度の開口パターンを形成する場合、図1(c)に示すように、0.1μm程度の寸法とする。このように、重複領域41の寸法を小することで、微細なパターンを形成することが可能となる。すなわち、先端部23および33の幅、若しくは少なくとも一方の先端部23/33の幅を、形成するパターンに要求する程度に微細な幅とすると共に、重複させる長さも、形成するパターンに要求する程度に微細な長さとすることで、所望する微細なパターンを形成することができる。なお、本実施例における微細とは、例えば通常のパターン形成における寸法よりも微細であって、例えば露光を行う露光装置の解像限界よりも微細であることを指す。
Thus, in the
また、以上のようなホトマスク20および30は、例えば合成石英などのマスク基板上に、例えばクロム(Cr)膜などを用いた遮光膜を形成し、この遮光膜に上述したようにマスクパターン21または31を例えばエッチングにより開口することで製造することができる。ただし、これに限定されず、例えばクロム酸化膜(CrOx)、ケイ化モリブデン(MoSi)の酸化膜、またはクロム酸化膜及びケイ化モリブデンの酸化膜のうちいずれかを含む多層膜などを用いたハーフトーン膜と、例えばクロム(Cr)膜などを用いた遮光膜とを用いて、マスクパターン21または31と同等のマスクパターンを形成しても、またはマスクパターン21または31をこれと同等のレベンソン型マスクパターンとして形成しても良い。
In the
また、例えばKrFエキシマレーザリソグラフィやi線リソグラフィなどで一般的に用いられる6インチのレチクルを用いた場合、ホトマスク20および30のマスク基板厚は、例えば6.35mm(ミリメートル)とすることができる。ただし、上記に限定されず、種々の材料および厚さからなる基板をマスク基板として使用することができる。
For example, when a 6-inch reticle generally used in KrF excimer laser lithography, i-line lithography or the like is used, the mask substrate thickness of the
・ホトマスク20および30を用いて結像される光学像
次に、上記のようなホトマスク20および30を用いて所定の半導体基板上のレジストを露光した際にレジスト上に結像される光学像を図面と共に詳細に説明する。図2(a)は一回目の露光においてホトマスク20により結像される光学像25を示す図であり、図2(b)は図2(a)に示す光学像25の線I−I’に沿った相対光強度を示すグラフである。また、図3(a)は二回目の露光においてホトマスク30により結像される光学像35を示す図であり、図3(b)は図3(a)に示す光学像35の線II−II’に沿った相対光強度を示すグラフである。なお、本実施例において、相対光強度とは、ある領域に照射されるレーザ光の強度の相対的な積分値を指す。
Optical image formed using the
本実施例では、一回目の露光における露光時間を、後述する通常レジスト膜(第2レジスト膜)12Bを除去するのに必要な時間であって、通常レジスト膜12Bの下層に配置された後述する高解像度レジスト膜(第1レジスト膜)12Aを完全には除去しない程度、好ましくは高解像度レジスト12Aの除去(浸食)を無視できる程度の時間とする。また、本実施例では、二回目の露光における露光時間を、マスクパターン21の転写により露出された高解像度レジスト膜12Aを除去するのに必要な時間であって、通常レジスト膜12Bと高解像度レジスト膜12Aとが積層された部分を完全に除去しない程度の時間とする。すなわち、転写されたマスクパターン21に重畳してマスクパターン31が転写された領域(重複露光領域41)のみに、レジスト膜12Bおよび高解像度レジスト膜12Aを貫通する、言い換えれば層間絶縁膜11を露出させる開口パターン11aを形成する程度の時間とする。なお、本実施例において、高解像度レジストとは、一般的に使用される高解像度レジストの他、後述するレジスト膜12Bよりも所定の露光条件に対する腐食の度合いが低い材料も適用することができる。
In the present embodiment, the exposure time in the first exposure is a time necessary for removing a normal resist film (second resist film) 12B, which will be described later, and will be described later disposed below the normal resist
それぞれの露光において上記のような露光時間を設定することで、重複して露光される部分(後述する図4(a)の重複露光領域46参照)のレジストのみを除去することが可能となる。すなわち、この重複露光領域46のみのレジスト12(図7(a)および(b)参照)に開口パターン12cを形成することで、この部分の半導体基板(具体的には後述する層間絶縁膜11)のみを露出させることができる。
By setting the exposure time as described above in each exposure, it is possible to remove only the resist of the portion that is exposed in duplicate (see the overlapping
また、本実施例において、例えば後述する通常レジスト膜12Bの膜厚と高解像度レジスト膜12Aの膜厚とを同じとすると共に、高解像度レジスト膜12Aを丁度除去するのに必要なレーザ光の光量が、通常レジスト膜12Bを丁度除去するのに必要なレーザ光の光量の約2倍であるとすると、光学像35の相対光強度は、図2(b)と図3(b)とを比較すると明らかなように、一回目の露光による光学像25の相対光強度の約2倍となる。そこで、本実施例では、通常レジスト膜12Bを除去する際の露光(一回目の露光に相当)を半露光といい、高解像度レジスト膜12Aを除去する際の露光(二回目の露光に相当)を全露光という。
Further, in this embodiment, for example, the film thickness of the normal resist
さらに、図4(a)は一回目の露光と二回目の露光とにおいてホトマスク20および30により結像される光学像25および35の合成光学像45を示す図であり、図4(b)は図4(a)に示す合成光学像45の線III−III’に沿った相対光強度を示すグラフである。
Further, FIG. 4A is a view showing a combined optical image 45 of the
図2から図4に示すように、光学像25と光学像35とは、マスクパターン21および31の先端部23および33にそれぞれ対応する領域の一部が重畳する。したがって、図4(a)に示すように、これらを合成した合成光学像45は、重複して露光される領域(重複露光領域46)を有する。この重複露光領域46は、図4(b)に示すように、最も相対光強度が強い領域である。本実施例では、上述したように、重複露光領域46に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(後述における高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46のみのレジストが完全に除去されるように構成する。
As shown in FIGS. 2 to 4, in the
・半導体装置の製造方法
次に、本実施例によるパターン形成方法を含む半導体装置1の製造方法を図面と共に詳細に説明する。本製造方法では、まず、表面をアクティブ領域とフィールド領域とに定義するために形成された素子分離絶縁膜(フィールド絶縁膜)13と、半導体基板(所定基板)10のアクティブ領域表面に形成されたゲート絶縁膜14と、ゲート絶縁膜14上に形成されたゲート電極15と、アクティブ領域においてゲート電極15下を挟む領域にゲート電極15下を挟み込むように形成された一対の拡散領域(ソース・ドレイン領域)16とを有するトランジスタ17が形成された半導体基板10を準備する。なお、この半導体基板10は、例えばp型のシリコン基板であっても、n型のシリコン基板であっても、他の半導体基板であってもよい。また、トランジスタ17はp型であってもn型であってもよい。
-Manufacturing method of a semiconductor device Next, the manufacturing method of the
次に、例えばCVD(Chemical Vapor Deposition)法を用いることで、半導体基板10におけるトランジスタ17が形成された面に、トランジスタ10を埋没させる程度に例えば酸化シリコン(SiO2)を堆積させることで、シリコン酸化膜よりなる層間絶縁膜11を形成する。次に、形成した層間絶縁膜11の表面を例えばCMP(Chemical and Mechanical Polishing)法などを用いて平坦化する。なお、平坦化後の層間絶縁膜11は、トランジスタ17のゲート電極15上面から例えば5000Å(オングストローム)程度の膜厚となるように形成される。
Next, for example, by using a CVD (Chemical Vapor Deposition) method, silicon oxide (SiO 2 ), for example, is deposited on the surface of the
その後、図5(a)に示すように、層間絶縁膜11上に、上述したような高解像度レジストの溶液をスピン塗布することで、例えば2000Å程度の高解像度レジスト膜12Aを形成する。なお、高解像度レジスト膜12Aの材料としては、例えば酸発生剤と溶解抑止剤とを含む有機溶剤よりなる化学増幅型ホトレジストなどを適用することができる。
After that, as shown in FIG. 5A, a high resolution resist
次に、上記のように形成した高解像度レジスト膜12A上に、通常の解像度を有するレジスト液をスピン塗布することで、図5(b)に示すように、例えば2000Å程度の通常のレジスト膜(以下、これを通常レジスト膜12Bという)を形成する。なお、レジスト膜12Bの材料としては、ネガ型のホトレジストであれば、例えばビスアジド系化合物が添付された高分子材料など、通常の材料を適用することができる。ただし、これに限定されず、上述の高解像度レジスト膜12Aよりも所定の露光条件に対する腐食の度合いが高い材料であれば適用することが可能である。
Next, a high-resist resist
以上のように、高解像度レジスト膜12Aおよび通常レジスト膜12Bを順次積層することで、本実施例特有の、解像度の異なる二種類のレジストが積層された構造が実現される。なお、図5(b)以降の図面および後述では、簡略化のため、素子分離絶縁膜13とトランジスタ17における拡散領域16との構成を省略して説明する。
As described above, by sequentially laminating the high-resolution resist
次に、図6(a)に示すように、レジスト12が形成された面から所定距離上方に、図1(a)に示すホトマスク20を配置する。次に、ホトマスク20を介して半導体基板10上の通常レジスト膜12Bを露光することで、図2(a)に示すような光学像25が結像された領域における通常レジスト膜12Bを除去する。これにより、図6(a)および(b)に示すように光学像25に対応した領域の通常レジスト膜12Bが除去されてレジストパターン12aが形成され、この領域において高解像度レジスト膜12Aが露出される。なお、図6(b)は、図6(a)に示す工程により形成されたレジストパターン12aの構成を示す上視図である。
Next, as shown in FIG. 6A, a
なお、図6(a)に示す露光工程では、例えば波長が248nm(ナノメートル)のレーザ光を用いることができる。このレーザ光の光源には、例えばエキシマレーザKrFを用いることができる。また、露光条件における照射時間は、上述したように、通常レジスト膜12Bを除去するのに必要な時間であって、通常レジスト膜12Bの下層に配置された高解像度レジスト膜12Aの除去が無視できる程度の時間、例えば140msとする。さらに露光条件における焦点深度は、例えば1.0μm程度とすることができる。
In the exposure step shown in FIG. 6A, for example, a laser beam having a wavelength of 248 nm (nanometer) can be used. As the laser light source, for example, an excimer laser KrF can be used. Further, as described above, the irradiation time under the exposure conditions is a time necessary for removing the normal resist
次に、図7(a)に示すように、レジスト12が形成された面から所定距離上方に、図1(b)に示すホトマスク30を配置する。次に、ホトマスク30を介して通常レジスト膜12Bと露出された高解像度レジスト膜12Aとを露光することで、図3(a)に示すような光学像35が結像された領域における通常レジスト膜12Bおよびこの領域において露出している高解像度レジスト膜12Aを除去する。これにより、図7(a)および(b)に示すように通常レジスト膜12Bおよび高解像度レジスト膜12Aが除去されてレジストパターン12bが形成されると共に、重複露光領域46に開口パターン12cが形成される。この結果、重複露光領域46において層間絶縁膜11が露出される。なお、図7(b)は、図7(a)に示す工程により形成されたレジストパターン12dの構成を示す上視図である。
Next, as shown in FIG. 7A, a
また、図7(a)に示す露光工程では、図6(a)に示す露光工程と同様に、例えば波長が248nmのレーザ光を用いることができる。このレーザ光の光源には、例えばエキシマレーザKrFを用いることができる。また、露光条件における露光時間は、上述したように、高解像度レジスト膜12Aを除去するのに必要な時間であって、通常レジスト膜12Bと高解像度レジスト膜12Aとが積層された部分を完全に除去しない程度の時間、例えば300msとする。さらに、露光条件における焦点深度は例えば1.0μm程度とすることができる。
Further, in the exposure step shown in FIG. 7A, for example, a laser beam having a wavelength of 248 nm can be used as in the exposure step shown in FIG. As the laser light source, for example, an excimer laser KrF can be used. Further, as described above, the exposure time under the exposure conditions is the time required to remove the high resolution resist
このように、通常レジスト膜12Bおよび高解像度レジスト膜12Aよりなるレジスト12に微細な開口パターン12cを設けると、次に図8(a)に示すように、このレジスト12をマスクとして開口パターン12cから層間絶縁膜11をエッチングすることで、層間絶縁膜11に開口パターン11aを形成する。これにより、トランジスタ17のゲート電極15上面が露出される。その後、図8(b)および(c)に示すように、層間絶縁膜11上の通常レジスト膜12Bおよび高解像度レジスト膜12Aを除去する。なお、図8(c)は図8(a)および(b)に示す工程により開口パターン11aが形成され且つ通常レジスト膜12Bおよび高解像度レジスト膜12Aが除去された層間絶縁膜11の構成を示す上視図である。
As described above, when the
その後、開口パターン11a内部に例えばタングステン(W)などの導電体を充填することでコンタクト内配線18を形成し、次に層間絶縁膜11およびコンタクト内配線18上にメタル配線層19を形成する。これにより、図9に示すような半導体装置1が形成される。
Thereafter, a conductor wiring such as tungsten (W) is filled in the
・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21)を有する第1ホトマスク(20)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21)を第2レジスト膜(12B)に転写し、第2パターン(31)を有する第2ホトマスク(30)を用い、第2パターン(31)の一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳するように、第2パターン(31)を第2レジスト膜(12B)と第1パターン(21)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21)と第2パターン(31)とが重畳する領域(46)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20) having the first pattern (21), whereby the first pattern (21) is exposed to the second resist. A first pattern (a part of the second pattern (31) is transferred to the second resist film (12B) using a second photomask (30) having the second pattern (31) transferred to the film (12B). 21) by transferring the second pattern (31) onto the second resist film (12B) and the first resist film (12A) exposed by the first pattern (21) so as to overlap with the first pattern. (21) and second pattern (31) An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46) where and overlap.
このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46)が開口するように、第2パターン(31)を転写することで、第1および第2パターン(21、31)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 As described above, the second pattern (31) is transferred so that a part of the first pattern (21) is transferred onto the second resist film (12B) and the overlapping part (46) is opened. Thus, it is possible to form a fine pattern on the predetermined substrate without depending on the dimensions of the first and second patterns (21, 31). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.
さらに、本実施例では、第2パターン(31)が、第1および第2パターン(21、31)を転写するための露光装置の解像限界よりも微細な幅の第3パターン(33)を含み、第2パターン(31)が、第3パターン(33)が第1パターン(21)により露出された第1レジスト膜(12A)に重畳するように転写される。 Furthermore, in this embodiment, the second pattern (31) is a third pattern (33) having a width finer than the resolution limit of the exposure apparatus for transferring the first and second patterns (21, 31). In addition, the second pattern (31) is transferred so that the third pattern (33) overlaps the first resist film (12A) exposed by the first pattern (21).
このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。 Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.
次に、本発明の実施例2について図面を用いて詳細に説明する。尚、以下の説明において、実施例1と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1と同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。 Next, a second embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as that of the first embodiment. In this embodiment, a case where a negative resist is used is taken as an example.
・ホトマスク20’および30’の形状
図10に、本実施例において使用するホトマスク20’および30’にそれぞれ形成されたマスクパターン21’および31’の構成を示す。なお、図10(a)はホトマスク20’に形成されたマスクパターン21’の上視図であり、図10(b)はホトマスク30’に形成されたマスクパターン31’の上視図であり、図10(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21’、31’)の領域(これを重複領域41’という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図10(a)および(b)に示すマスクパターン21’および31’は共にレーザ光を透過させる領域である。また、各マスクパターン21’および31’における図10(c)に示す重複領域41’をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
FIG. 10 shows the configuration of
図10(a)および(b)に示すように、本実施例によるマスクパターン21’および31’は、実施例1によるマスクパターン21および31における四角部22および32が、それぞれ円形状の領域(以下、円形部22’および32’という)に置き換えられると共に、同じく実施例1によるマスクパターン21および31における先端部23および33が、それぞれ先端が円弧状の領域(以下、先端部23’および33’)に置き換えられた構造を有する。なお、他の構成は、実施例1と同様である。また、本実施例では、円形部22’および32’を円形とするが、これに限らず、例えば楕円形など、種々の形状を適用することができる。
As shown in FIGS. 10A and 10B, the
円形部22’の径は、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、円形部22’の径を例えば0.2μm程度とする。また、先端部23’の寸法は、実施例1の先端部23と同様に、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部23’の幅を0.1μm程度とし、先端部23’の長さを例えば0.15μm(>0.1μm)程度とする。
The diameter of the
一方、円形部32’の径も、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、円形部32’の径を例えば0.2μm程度とする。また、先端部33’の寸法も、先端部23’と同様に、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、先端部33’の幅を0.1μm程度とし、先端部33’の長さを例えば0.15μm(>0.1μm)程度とする。
On the other hand, the diameter of the
以上のマスクパターン21’とマスクパターン31’とでは、図10(c)に示すように、それぞれのホトマスク(20’、30’)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46’)を照射する領域(重複領域41’)を有する。この重複領域41’は、上述したように例えば径が0.1μm程度の開口パターンを形成する場合、図10(c)に示すように、0.1μm程度の寸法とされるため、この部分の寸法を通常のパターン形成における寸法よりも微細としておくことで、微細なパターンを形成することが可能となる。すなわち、先端部23’および33’の幅、若しくは少なくとも一方の先端部23’/33’の幅を、形成するパターンに要求する程度に微細な幅とすると共に、重複させる長さも、形成するパターンに要求する程度に微細な長さとすることで、所望する微細なパターンを形成することができる。
In the
・ホトマスク20’および30’を用いて結像される光学像
次に、上記のようなホトマスク20’および30’を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図11(a)は一回目の露光と二回目の露光とにおいてホトマスク20’および30’により結像される光学像25’および35’の合成光学像45’を示す図であり、図11(b)は図11(a)に示す合成光学像45’の線IV−IV’に沿った相対光強度を示すグラフである。
Optical image formed using the
図11(a)に示すように、光学像25’と光学像35’とは、マスクパターン21’および31’の先端部23’および33’にそれぞれ対応する領域の一部が重畳する。したがって、図11(a)に示すように、これらを合成した合成光学像45’は、重複して露光される領域(重複露光領域46’)を有する。この重複露光領域46’は、図11(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46’に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46’のみのレジストが完全に除去されるように構成する。
As shown in FIG. 11A, the optical image 25 'and the optical image 35' are partially overlapped with regions corresponding to the tip portions 23 'and 33' of the mask patterns 21 'and 31', respectively. Therefore, as shown in FIG. 11A, a combined optical image 45 'obtained by combining these has a region that is exposed in an overlapping manner (overlapping exposure region 46'). As shown in FIG. 11B, the overlapping exposure region 46 'is a region having the highest relative light intensity. In the present embodiment, as in the first embodiment, the resist (the high-resolution resist
・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21’および30’に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Further, the semiconductor device manufacturing method according to the present embodiment only replaces the
・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21’)を有する第1ホトマスク(20’)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21’)を第2レジスト膜(12B)に転写し、第2パターン(31’)を有する第2ホトマスク(30’)を用い、第2パターン(31’)の一部が第2レジスト膜(12B)に転写された第1パターン(21’)と重畳するように、第2パターン(31’)を第2レジスト膜(12B)と第1パターン(21’)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21’)と第2パターン(31’)とが重畳する領域(46’)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). Two resist films (12B) are formed, and the second resist film (12B) is exposed using a first photomask (20 ') having the first pattern (21'), whereby the first pattern (21 ') is exposed. Using the second photomask (30 ′) having the second pattern (31 ′) transferred to the second resist film (12B), a part of the second pattern (31 ′) is transferred to the second resist film (12B). The second pattern (31 ′) and the first resist film (12A) exposed by the first pattern (21 ′) are overlapped with the first pattern (21 ′) so as to overlap the first pattern (21 ′). By transferring to the first pattern (21 ') and the
このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46’)が開口するように、第2パターン(31’)を転写することで、第1および第2パターン(21’、31’)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 In this way, the second pattern (31 ′) is transferred so that a part thereof overlaps the first pattern (21) transferred to the second resist film (12B) and the overlapping portion (46 ′) opens. By doing so, it is possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ′, 31 ′). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.
さらに、本実施例では、第2パターン(31’)が、第1および第2パターン(21’、31’)を転写するための露光装置の解像限界よりも微細な幅の第3パターン(33’)を含み、第2パターン(31’)が、第3パターン(33’)が第1パターン(21’)により露出された第1レジスト膜(12A)に重畳するように転写される。 Furthermore, in the present embodiment, the second pattern (31 ′) is a third pattern (width) that is finer than the resolution limit of the exposure apparatus for transferring the first and second patterns (21 ′, 31 ′). 33 ′), and the second pattern (31 ′) is transferred such that the third pattern (33 ′) is superimposed on the first resist film (12A) exposed by the first pattern (21 ′).
このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。 Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.
次に、本発明の実施例3について図面を用いて詳細に説明する。尚、以下の説明において、実施例1または実施例2と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1または実施例2と同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。 Next, Example 3 of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first embodiment or the second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as that of the first embodiment or the second embodiment. In this embodiment, a case where a negative resist is used is taken as an example.
・ホトマスク20”および30”の形状
図12に、本実施例において使用するホトマスク20”および30”にそれぞれ形成されたマスクパターン21”および31”の構成を示す。なお、図12(a)はホトマスク20”に形成されたマスクパターン21”の上視図であり、図12(b)はホトマスク30”に形成されたマスクパターン31”の上視図であり、図12(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21”、31”)の領域(これを重複領域41”という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図12(a)および(b)に示すマスクパターン21”および31”は共にレーザ光を透過させる領域である。また、各マスクパターン21”および31”における図12(c)に示す重複領域41”をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
Shape of
図12(a)および(b)に示すように、本実施例によるマスクパターン21”および31”は、四角形を成す領域のみで構成されている。なお、他の構成は、実施例1と同様である。
As shown in FIGS. 12A and 12B, the
マスクパターン21”および31”は、所定の露光装置にホトマスク20”および31”をそれぞれ設置した際、互いに角部が向き合い、且つ角部を透過したレーザ光が半導体基板における所望する領域(重複露光領域46”(図13(a)参照)に照射されるように配置される。
The
また、マスクパターン21”および31”の各辺の寸法は、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、マスクパターン21”および31”をそれぞれ一辺が例えば0.2μm程度の正方形とする。
Further, the dimensions of the sides of the
以上のマスクパターン21”とマスクパターン31”とでは、図12(c)に示すように、それぞれのホトマスク(20”、30”)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46”)を照射する領域(重複領域41”)を有する。この重複領域41”は、マスクパターン21”および31”それぞれにおける角部を重ねることで構成されている。すなわち、本実施例では、マスクパターン21”による光学像25”の角部とマスクパターン31”による光学像35”の角部とが所望する程度に重畳するように、マスクパターン21”および31”の位置を調整することで、所望する程度に微細な領域を二重露光する。
In the
・ホトマスク20”および30”を用いて結像される光学像
次に、上記のようなホトマスク20”および30”を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図13(a)は一回目の露光と二回目の露光とにおいてホトマスク20”および30”により結像される光学像25”および35”の合成光学像45”を示す図であり、図13(b)は図13(a)に示す合成光学像45”の線V−V”に沿った相対光強度を示すグラフである。
Optical image formed using
図13(a)に示すように、光学像25”と光学像35”とは、マスクパターン21”および31”の角部にそれぞれ対応する領域の一部が重畳する。したがって、図13(a)に示すように、これらを合成した合成光学像45”は、重複して露光される領域(重複露光領域46”)を有する。この重複露光領域46”は、図13(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46”に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46”のみのレジストが完全に除去されるように構成する。
As shown in FIG. 13A, in the
・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21”および30”に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Further, the semiconductor device manufacturing method according to the present embodiment only replaces the
・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21”)を有する第1ホトマスク(20”)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21”)を第2レジスト膜(12B)に転写し、第2パターン(31”)を有する第2ホトマスク(30”)を用い、第2パターン(31”)の一部が第2レジスト膜(12B)に転写された第1パターン(21”)と重畳するように、第2パターン(31”)を第2レジスト膜(12B)と第1パターン(21”)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21”)と第2パターン(31”)とが重畳する領域(46”)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20 ") having the first pattern (21") to thereby form the first pattern (21 "). Using the second photomask (30 ″) having the second pattern (31 ″) transferred to the second resist film (12B), a part of the second pattern (31 ″) is transferred to the second resist film (12B). The second pattern (31 ″) and the first resist film (12A) exposed by the first pattern (21 ″) are overlapped with the first pattern (21 ″). To the first pattern (21 ″) An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46 ″) where the second pattern (31 ″) overlaps.
このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46”)が開口するように、第2パターン(31”)を転写することで、第1および第2パターン(21”、31”)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 As described above, the second pattern (31 ″) is transferred so that a part of the first pattern (21) is transferred onto the second resist film (12B) and the overlapping portion (46 ″) is opened. Thus, it is possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ″, 31 ″). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.
さらに、本実施例では、第1パターン(21”)が第1角部を有し、第2パターン(31”)が第2角部を有し、第2パターン(31”)が、第2角部が第2レジスト膜(12B)に転写された第1パターン(21”)の第1角部に重畳するように転写される。 Furthermore, in this embodiment, the first pattern (21 ″) has a first corner, the second pattern (31 ″) has a second corner, and the second pattern (31 ″) has a second corner. The corner is transferred so as to overlap the first corner of the first pattern (21 ″) transferred to the second resist film (12B).
このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。 Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.
次に、本発明の実施例4について図面を用いて詳細に説明する。尚、以下の説明において、実施例1から実施例3のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1から実施例3のいずれかと同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。 Next, a fourth embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first to third embodiments are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as any one of the first to third embodiments. In this embodiment, a case where a negative resist is used is taken as an example.
・ホトマスク20”’および30”’の形状
図14に、本実施例において使用するホトマスク20”’および30”’にそれぞれ形成されたマスクパターン21”’および31”’の構成を示す。なお、図14(a)はホトマスク20”’に形成されたマスクパターン21”’の上視図であり、図14(b)はホトマスク30”’に形成されたマスクパターン31”’の上視図であり、図14(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21”’、31”’)の領域(これを重複領域41”’という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図14(a)および(b)に示すマスクパターン21”’および31”’は共にレーザ光を透過させる領域である。また、各マスクパターン21”’および31”’における図14(c)に示す重複領域41”’をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
FIG. 14 shows the structures of
図14(a)および(b)に示すように、本実施例によるマスクパターン21”’および31”’は、長方形を成す領域のみで構成されている。ただし、マスクパターン21”’とマスクパターン31”’とでは、長方形の長辺の延在方向が異なる。例えば図14(a)および(b)に示す例では、マスクパターン21”’の長辺の延在方向とマスクパターン31”’の長辺の延在方向とが90°に直交する。なお、他の構成は、実施例1と同様である。
As shown in FIGS. 14A and 14B, the
マスクパターン21”’および31”’は、所定の露光装置にホトマスク20”’および31”’をそれぞれ設置した際、互いに中腹部で交わり、且つ交わる領域を透過したレーザ光が半導体基板における所望する領域(重複露光領域46”’(図15(a)参照)に照射されるように配置される。
The
また、マスクパターン21”’および31”’の長辺の寸法は、例えば従来一般的なマスクパターンとして用いられてきた寸法としても、これ以上またはこれ以下の寸法としてもよい。本例では、各長辺の長さを例えば0.3μm程度とする。また、マスクパターン21”’および31”’の短辺の寸法は、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、例えば0.1μm程度とする。
Further, the long side dimension of the
以上のマスクパターン21”’とマスクパターン31”’とでは、図14(c)に示すように、それぞれのホトマスク(20”’、30”’)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46”’)を照射する領域(重複領域41”’)を有する。この重複領域41”’は、マスクパターン21”’および31”’を重ねることで構成されている。すなわち、本実施例では、マスクパターン21”’による光学像25”’とマスクパターン31”’による光学像35”’とを重畳させることで、マスクパターン21”’および31”’の幅に相当する程度に微細な領域を二重露光する。
In the
・ホトマスク20”’および30”’を用いて結像される光学像
次に、上記のようなホトマスク20”’および30”’を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図15(a)は一回目の露光と二回目の露光とにおいてホトマスク20”’および30”’により結像される光学像25”’および35”’の合成光学像45”’を示す図であり、図15(b)は図15(a)に示す合成光学像45”’の線VI−VI”’に沿った相対光強度を示すグラフである。
Optical image formed using
図15(a)に示すように、光学像25”’と光学像35”’とは、マスクパターン21”’および31”’の中腹部に対応する領域が重畳する。したがって、図15(a)に示すように、これらを合成した合成光学像45”’は、重複して露光される領域(重複露光領域46”’)を有する。この重複露光領域46”’は、図15(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46”’に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46”’のみのレジストが完全に除去されるように構成する。
As shown in FIG. 15 (a), the
・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21”’および30”’に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Also, the semiconductor device manufacturing method according to the present embodiment only replaces the
・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21”’)を有する第1ホトマスク(20”’)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21”’)を第2レジスト膜(12B)に転写し、第2パターン(31”’)を有する第2ホトマスク(30”’)を用い、第2パターン(31”’)の一部が第2レジスト膜(12B)に転写された第1パターン(21”’)と重畳するように、第2パターン(31”’)を第2レジスト膜(12B)と第1パターン(21”’)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21”’)と第2パターン(31”’)とが重畳する領域(46”’)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20 ″ ′) having the first pattern (21 ″ ′), whereby the first pattern (21 ″) is exposed. ′) Is transferred to the second resist film (12B), and a second photomask (30 ″ ′) having the second pattern (31 ″ ′) is used, and a part of the second pattern (31 ″ ′) is the second resist. The second pattern (31 ″ ′) is exposed by the second resist film (12B) and the first pattern (21 ″ ′) so as to overlap the first pattern (21 ″ ′) transferred to the film (12B). By transferring to the first resist film (12A), the first pattern (21 An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46 "') where"") and the second pattern (31"') overlap.
このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46”’)が開口するように、第2パターン(31”’)を転写することで、第1および第2パターン(21”’、31”’)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 Thus, the second pattern (31 ″ ′) is partially overlapped with the first pattern (21) transferred to the second resist film (12B), and the overlapping portion (46 ″ ′) is opened. By transferring the pattern, it becomes possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ″ ′, 31 ″ ′). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.
さらに、本実施例では、第1および第2パターン(21”’、31”’)が、第1および第2パターン(21”’、31”’)を転写するための露光装置の解像限界よりも微細な短辺を有する長方形であり、第2パターン(31”’)が、第2パターン(31”’)の長辺が第2レジスト膜(12B)に転写された第1パターン(21”’)の長辺と交わるように転写される。 Further, in the present embodiment, the resolution limit of the exposure apparatus for transferring the first and second patterns (21 ″ ′, 31 ″ ′) to the first and second patterns (21 ″ ′, 31 ″ ′). The second pattern (31 ″ ′) is a rectangle having a finer shorter side, and the second pattern (31 ″ ′) is transferred to the second resist film (12B) by the first pattern (21B). It is transcribed so that it intersects the long side of "').
このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。 Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.
次に、本発明の実施例5について図面を用いて詳細に説明する。尚、以下の説明において、実施例1から実施例4のいずれかと同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例1から実施例4のいずれかと同様である。なお、本実施例では、ネガ型のレジストを用いた場合を例に挙げる。 Next, a fifth embodiment of the present invention will be described in detail with reference to the drawings. In the following description, the same components as those in the first to fourth embodiments are denoted by the same reference numerals, and detailed description thereof is omitted. Further, the configuration not specifically mentioned is the same as that of any one of the first to fourth embodiments. In this embodiment, a case where a negative resist is used is taken as an example.
・ホトマスク20””および30””の形状
図16に、本実施例において使用するホトマスク20””および30””にそれぞれ形成されたマスクパターン21””および31””の構成を示す。なお、図16(a)はホトマスク20””に形成されたマスクパターン21””の上視図であり、図16(b)はホトマスク30””に形成されたマスクパターン31””の上視図であり、図16(c)は露光対象である半導体基板を重複露光するために使用される各マスクパターン(21””、31””)の領域(これを重複領域41””という)を示す図である。なお、本実施例では、ネガ型のレジストを用いる。このため、図16(a)および(b)に示すマスクパターン21””および31””は共にレーザ光を透過させる領域である。また、各マスクパターン21””および31””における図16(c)に示す重複領域41””をそれぞれ通過したレーザ光は、露光対象の半導体基板における同一の領域に照射される。
Shape of
図16(a)および(b)に示すように、本実施例によるマスクパターン21””および31””は、所定の間隔を隔ててライン状の開口部が配列された、いわゆるラインアンドスペースパターンで構成されている。ただし、マスクパターン21””とマスクパターン31””とでは、ライン状の開口部が延在する方向が異なる。例えば図16(a)および(b)に示す例では、マスクパターン21””におけるライン状の開口部の延在方向とマスクパターン31””におけるライン状の開口部の延在方向とが90°に直交する。なお、他の構成は、実施例1と同様である。
As shown in FIGS. 16A and 16B, the
マスクパターン21””および31””は、所定の露光装置にホトマスク20””および31””をそれぞれ設置した際、互いに交わり、且つ交わる領域を透過したレーザ光が半導体基板における所望する領域(重複露光領域46””(図17(a)参照)に照射されるように配置される。
The
また、マスクパターン21””および31””の幅は、例えば径が0.1μm程度の開口パターンを半導体基板におけるレジストに形成する場合、例えば0.1μm程度とする。
The widths of the
以上のマスクパターン21””とマスクパターン31””とでは、図16(c)に示すように、それぞれのホトマスク(20””、30””)を所定の露光装置に設置した状態でレーザ光を照射した際に、互いに同じ領域(重複露光領域46””)を照射する領域(重複領域41””)を有する。この重複領域41””は、マスクパターン21””および31””を重ねることで構成されている。すなわち、本実施例では、マスクパターン21””による光学像25””とマスクパターン31””による光学像35””とを重畳させることで、マスクパターン21””および31””の幅に相当する程度に微細な領域を二重露光する。
In the
・ホトマスク20””および30””を用いて結像される光学像
次に、上記のようなホトマスク20””および30””を用いて所定の半導体基板上のレジストを二回露光した際にレジスト上に結像される合成光学像を図面と共に詳細に説明する。図17(a)は一回目の露光と二回目の露光とにおいてホトマスク20””および30””により結像される光学像25””および35””の合成光学像45””を示す図であり、図17(b)は図17(a)に示す合成光学像45””の線VII−VII””に沿った相対光強度を示すグラフである。
Optical image formed using
図17(a)に示すように、光学像25””と光学像35””とは、マスクパターン21””および31””を構成するライン状の開口部の配列に応じて、所定の間隔で重畳する。したがって、図17(a)に示すように、これらを合成した合成光学像45””は、重複して露光される領域(重複露光領域46””)を複数有する。この重複露光領域46””は、図17(b)に示すように、最も相対光強度が強い領域である。本実施例では、実施例1と同様に、重複露光領域46””に照射されるレーザ光の光量によって完全に除去される程度の膜厚を有するレジスト(高解像度レジスト膜12Aおよび通常レジスト膜12B)を、露光対象である半導体基板上に形成することで、この重複露光領域46””のみのレジストが完全に除去されるように構成する。
As shown in FIG. 17A, the
・半導体装置の製造方法
また、本実施例による半導体装置の製造方法は、実施例1におけるホトマスク20および30を、本実施例によるホトマスク21””および30””に置き換えるのみであるため、ここでは詳細な説明を省略する。
Semiconductor Device Manufacturing Method Further, the semiconductor device manufacturing method according to the present embodiment only replaces the
・作用効果
以上のように、本実施例では、所定基板(11)を準備し、所定基板(11)上に第1レジスト膜(12A)を形成し、第1レジスト膜(12A)上に第2レジスト膜(12B)を形成し、第1パターン(21””)を有する第1ホトマスク(20””)を用いて第2レジスト膜(12B)を露光することで、第1パターン(21””)を第2レジスト膜(12B)に転写し、第2パターン(31””)を有する第2ホトマスク(30””)を用い、第2パターン(31””)の一部が第2レジスト膜(12B)に転写された第1パターン(21””)と重畳するように、第2パターン(31””)を第2レジスト膜(12B)と第1パターン(21””)により露出された第1レジスト膜(12A)とに転写することで、第1パターン(21””)と第2パターン(31””)とが重畳する領域(46””)に第1および第2レジスト膜(12B、12A)を貫通する開口パターン(11a)を形成する。
As described above, in this embodiment, the predetermined substrate (11) is prepared, the first resist film (12A) is formed on the predetermined substrate (11), and the first resist film (12A) is formed on the first resist film (12A). The second resist film (12B) is formed, and the second resist film (12B) is exposed using the first photomask (20 "") having the first pattern (21 ""), whereby the first pattern (21 "") Is transferred to the second resist film (12B), and the second photomask (30"") having the second pattern (31"") is used. The second pattern (31 ″ ″) is exposed by the second resist film (12B) and the first pattern (21 ″ ″) so as to overlap the first pattern (21 ″ ″) transferred to the film (12B). The first resist film (12A) is transferred to the first resist film. An opening pattern (11a) penetrating the first and second resist films (12B, 12A) is formed in a region (46 "") where the turn (21 "") and the second pattern (31 "") overlap.
このように、一部が第2レジスト膜(12B)に転写された第1パターン(21)と重畳し、この重畳部分(46””)が開口するように、第2パターン(31””)を転写することで、第1および第2パターン(21””、31””)の寸法に依存せずに、微細なパターンを所定基板上に形成することが可能となる。言い換えれば解像限界よりも微細なパターンを形成することが可能となる。また、本発明では、先に第1および第2レジスト膜(12A、12B)を形成し、これを順次露光することで、パターンを形成するため、プラズマアッシングなどの工程や、所定基板を他のチャンバへ移行する手間などを削減できる。この結果、より微細なパターンを容易に形成することが可能となる。 As described above, the second pattern (31 ″ ″) is partially overlapped with the first pattern (21) transferred to the second resist film (12B), and the overlapping portion (46 ″ ″) is opened. By transferring the pattern, it becomes possible to form a fine pattern on a predetermined substrate without depending on the dimensions of the first and second patterns (21 ″ ″, 31 ″ ″). In other words, a pattern finer than the resolution limit can be formed. In the present invention, the first and second resist films (12A, 12B) are formed first, and this is sequentially exposed to form a pattern. It is possible to reduce the trouble of transferring to the chamber. As a result, a finer pattern can be easily formed.
さらに、本実施例では、第1および第2パターン(21””、31””)が、第1および第2パターン(21””、31””)を転写するための露光装置の解像限界よりも微細な幅を持つラインよりなるラインアンドスペースパターンであり、第2パターン(31””)が、第2レジスト膜(12B)に転写された第1パターン(21””)と交わるように転写される。 Furthermore, in this embodiment, the resolution limit of the exposure apparatus for transferring the first and second patterns (21 ″ ″, 31 ″ ″) to the first and second patterns (21 ″ ″, 31 ″ ″). The line-and-space pattern is a line having a finer width, and the second pattern (31 ″ ″) intersects the first pattern (21 ″ ″) transferred to the second resist film (12B). Transcribed.
このため、露光装置の解像限界に依存せず、この解像限界よりも微細なパターンを形成することが可能となる。 Therefore, it is possible to form a pattern finer than the resolution limit without depending on the resolution limit of the exposure apparatus.
また、上記実施例1から実施例5は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。 In addition, the first to fifth embodiments described above are merely examples for carrying out the present invention, and the present invention is not limited to these. Various modifications of these embodiments are within the scope of the present invention. It is obvious from the above description that various other embodiments are possible within the scope of the present invention.
また、上記した各実施例では、高解像度レジスト膜12Aと通常レジスト膜12Bとにネガ型のレジストを適用したが、本発明はこれに限定されず、例えばポジ型のレジストを用いることも可能である。ただし、この場合、上記した各実施例におけるマスクパターンが反転した形状となる。
In each of the above-described embodiments, the negative resist is applied to the high resolution resist
1 半導体装置
10 半導体基板
11 層間絶縁膜
11a 開口パターン
12 レジスト
12A 高解像度レジスト膜
12B 通常レジスト膜
12a、12b、12d レジストパターン
12c 開口パターン
13 素子分離絶縁膜
14 ゲート絶縁膜
15 ゲート電極
16 拡散領域
17 トランジスタ
18 コンタクト内配線
19 メタル配線層
20、20’、20”、20”’、20””、30、30’、30”、30”’、30”” ホトマスク
21、21’、21”、21”’、21””、31、31’、31”、31”’、31”” マスクパターン
22、32 四角部
22’、32’ 円形部
23、23’、33、33’ 先端部
25、25’、25”、25”’、25””、35、35’、35”、35”’、35”” 光学像
41、41’、41”、41”’、41”” 重複領域
45、45’、45”、45”’、45”” 合成光学像
46、46’、46”、46”’、46”” 重複露光領域
DESCRIPTION OF
Claims (16)
前記所定基板上に第1レジスト膜を形成する工程と、
前記第1レジスト膜上に第2レジスト膜を形成する工程と、
第1パターンを有する第1ホトマスクを用いて前記第2レジスト膜を露光することで、前記第1パターンを前記第2レジスト膜に転写する工程と、
第2パターンを有する第2ホトマスクを用い、当該第2パターンの一部が前記第2レジスト膜に転写された前記第1パターンと重畳するように、当該第2パターンを前記第2レジスト膜と前記第1パターンにより露出された前記第1レジスト膜とに転写することで、前記第1パターンと前記第2パターンとが重畳する領域に前記第1および第2レジスト膜を貫通する開口パターンを形成する工程と
を有することを特徴とするパターン形成方法。 Preparing a predetermined substrate;
Forming a first resist film on the predetermined substrate;
Forming a second resist film on the first resist film;
Transferring the first pattern to the second resist film by exposing the second resist film using a first photomask having a first pattern;
A second photomask having a second pattern is used, and the second pattern is overlapped with the second resist film so that a part of the second pattern overlaps the first pattern transferred to the second resist film. By transferring to the first resist film exposed by the first pattern, an opening pattern penetrating the first and second resist films is formed in a region where the first pattern and the second pattern overlap. A pattern forming method comprising the steps of:
前記第2パターンは、前記第1パターンと重畳する領域において露出された前記第1レジスト膜を完全に除去し且つ前記第1パターンが形成されていない領域において前記第1レジスト膜を完全には除去しない露光条件にて転写されることを特徴とする請求項1記載のパターン形成方法。 The first pattern is transferred under exposure conditions that expose the first resist film,
The second pattern completely removes the first resist film exposed in a region overlapping with the first pattern, and completely removes the first resist film in a region where the first pattern is not formed. 2. The pattern forming method according to claim 1, wherein the pattern is transferred under exposure conditions that do not.
前記第2パターンは、前記第3パターンが前記第1パターンにより露出された前記第1レジスト膜に重畳するように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。 The second pattern includes a third pattern having a width finer than a resolution limit of an exposure apparatus for transferring the first and second patterns,
5. The second pattern according to claim 1, wherein the second pattern is transferred so that the third pattern overlaps the first resist film exposed by the first pattern. 6. Pattern forming method.
前記第2パターンは第2角部を有し、
前記第2パターンは、前記第2角部が前記第2レジスト膜に転写された前記第1パターンの前記第1角部に重畳するように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。 The first pattern has a first corner,
The second pattern has a second corner,
The said 2nd pattern is transcribe | transferred so that the said 2nd corner | angular part may overlap with the said 1st corner | angular part of the said 1st pattern transcribe | transferred to the said 2nd resist film. The pattern formation method of any one of Claims 1.
前記第2パターンは、当該第2パターンの長辺が前記第2レジスト膜に転写された前記第1パターンの長辺と交わるように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。 The first and second patterns are rectangles having short sides finer than the resolution limit of an exposure apparatus for transferring the first and second patterns,
The said 2nd pattern is transcribe | transferred so that the long side of the said 2nd pattern may cross | intersect the long side of the said 1st pattern transcribe | transferred to the said 2nd resist film. 2. The pattern forming method according to item 1.
前記第2パターンは、前記第2レジスト膜に転写された前記第1パターンと交わるように転写されることを特徴とする請求項1から4のいずれか1項に記載のパターン形成方法。 The first and second patterns are line and space patterns composed of lines having a width smaller than a resolution limit of an exposure apparatus for transferring the first and second patterns,
5. The pattern forming method according to claim 1, wherein the second pattern is transferred so as to intersect the first pattern transferred to the second resist film. 6.
前記半導体基板上に第1レジスト膜を形成する工程と、
前記第1レジスト膜上に第2レジスト膜を形成する工程と、
第1パターンを有する第1ホトマスクを用いて前記第2レジスト膜を露光することで、前記第1パターンを前記第2レジスト膜に転写する工程と、
第2パターンを有する第2ホトマスクを用い、当該第2パターンの一部が前記第2レジスト膜に転写された前記第1パターンと重畳するように、当該第2パターンを前記第2レジスト膜と前記第1パターンにより露出された前記第1レジスト膜とに転写することで、前記第1パターンと前記第2パターンとが重畳する領域に前記第1および第2レジスト膜を貫通する開口パターンを形成する工程と
を有することを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate on which a predetermined semiconductor element is formed;
Forming a first resist film on the semiconductor substrate;
Forming a second resist film on the first resist film;
Transferring the first pattern to the second resist film by exposing the second resist film using a first photomask having a first pattern;
A second photomask having a second pattern is used, and the second pattern is overlapped with the second resist film so that a part of the second pattern overlaps the first pattern transferred to the second resist film. By transferring to the first resist film exposed by the first pattern, an opening pattern penetrating the first and second resist films is formed in a region where the first pattern and the second pattern overlap. A method for manufacturing a semiconductor device, comprising the steps of:
前記第2パターンは、前記第1パターンと重畳する領域において露出された前記第1レジスト膜を完全に除去し且つ前記第1パターンが形成されていない領域において前記第1レジスト膜を完全には除去しない露光条件にて転写されることを特徴とする請求項9記載の半導体装置の製造方法。 The first pattern is transferred under exposure conditions that expose the first resist film,
The second pattern completely removes the first resist film exposed in a region overlapping with the first pattern, and completely removes the first resist film in a region where the first pattern is not formed. 10. The method of manufacturing a semiconductor device according to claim 9, wherein the transfer is performed under exposure conditions that do not.
前記第2パターンは、前記第3パターンが前記第1パターンにより露出された前記第1レジスト膜に重畳するように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。 The second pattern includes a third pattern having a width finer than a resolution limit of an exposure apparatus for transferring the first and second patterns,
The said 2nd pattern is transcribe | transferred so that the said 3rd pattern may overlap with the said 1st resist film exposed by the said 1st pattern, The any one of Claim 9 to 12 characterized by the above-mentioned. A method for manufacturing a semiconductor device.
前記第2パターンは第2角部を有し、
前記第2パターンは、前記第2角部が前記第2レジスト膜に転写された前記第1パターンの前記第1角部に重畳するように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。 The first pattern has a first corner,
The second pattern has a second corner,
13. The second pattern according to claim 9, wherein the second pattern is transferred so that the second corner is superimposed on the first corner of the first pattern transferred to the second resist film. A manufacturing method of a semiconductor device given in any 1 paragraph.
前記第2パターンは、当該第2パターンの長辺が前記第2レジスト膜に転写された前記第1パターンの長辺と交わるように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。 The first and second patterns are rectangles having short sides finer than the resolution limit of an exposure apparatus for transferring the first and second patterns,
The second pattern is transferred so that the long side of the second pattern intersects the long side of the first pattern transferred to the second resist film. 2. A method for manufacturing a semiconductor device according to item 1.
前記第2パターンは、前記第2レジスト膜に転写された前記第1パターンと交わるように転写されることを特徴とする請求項9から12のいずれか1項に記載の半導体装置の製造方法。 The first and second patterns are line and space patterns composed of lines having a width smaller than a resolution limit of an exposure apparatus for transferring the first and second patterns,
13. The method of manufacturing a semiconductor device according to claim 9, wherein the second pattern is transferred so as to cross the first pattern transferred to the second resist film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231522A JP2007048925A (en) | 2005-08-10 | 2005-08-10 | Pattern forming method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231522A JP2007048925A (en) | 2005-08-10 | 2005-08-10 | Pattern forming method and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007048925A true JP2007048925A (en) | 2007-02-22 |
Family
ID=37851510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005231522A Pending JP2007048925A (en) | 2005-08-10 | 2005-08-10 | Pattern forming method and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007048925A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011018839A1 (en) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | Method for manufacturing semiconductor device |
JP2014049738A (en) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | Pattern forming method |
-
2005
- 2005-08-10 JP JP2005231522A patent/JP2007048925A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011018839A1 (en) * | 2009-08-11 | 2011-02-17 | 富士通セミコンダクター株式会社 | Method for manufacturing semiconductor device |
JP2014049738A (en) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | Pattern forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884934B2 (en) | Pattern forming method for semiconductor device | |
US8158306B2 (en) | Method and system for combining photomasks to form semiconductor devices | |
US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
US20090061607A1 (en) | Method of manufacturing photomask and method of manufacturing semiconductor device | |
TWI752019B (en) | Photomask having a plurality of shielding layers | |
KR102371950B1 (en) | Photomask blank, method of manufacturing photomask, and photomask | |
KR20020034957A (en) | Method of manufacturing an electronic device and a semiconductor integrated circuit device | |
US20080131790A1 (en) | Structure Design and Fabrication on Photomask For Contact Hole Manufacturing Process Window Enhancement | |
TW482948B (en) | Photo mask pattern designing method, resist pattern fabricating method and semiconductor device manufacturing method | |
JP5220317B2 (en) | Manufacturing method of semiconductor device | |
US20110191728A1 (en) | Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects | |
US7776494B2 (en) | Lithographic mask and methods for fabricating a semiconductor device | |
US5589303A (en) | Self-aligned opaque regions for attenuating phase-shifting masks | |
WO2004077155A1 (en) | Method for fabricating photomask and semiconductor device | |
JP2005055815A (en) | Photomask, method for forming pattern and method for manufacturing semiconductor device | |
JP2005534978A (en) | Method for forming rim phase shift mask and construction of semiconductor device using the rim phase shift mask | |
TW202240282A (en) | Patterning process | |
US7846619B2 (en) | Hybrid photomask and method of fabricating the same | |
JP2007048925A (en) | Pattern forming method and method of manufacturing semiconductor device | |
US20190250500A1 (en) | Method of fabricating a photomask | |
JP2008091824A (en) | Manufacturing method for semiconductor device | |
US6136479A (en) | Method of forming photomask and pattern and method of forming a semiconductor device | |
JP2010026416A (en) | Method for creating photomask pattern | |
JP6673016B2 (en) | Photomask, method of manufacturing the same, and method of correcting defect of photomask | |
JP2008098203A (en) | Film patterning method and mask for exposure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |