JP2007043617A - Ofdm communication apparatus - Google Patents

Ofdm communication apparatus Download PDF

Info

Publication number
JP2007043617A
JP2007043617A JP2005227992A JP2005227992A JP2007043617A JP 2007043617 A JP2007043617 A JP 2007043617A JP 2005227992 A JP2005227992 A JP 2005227992A JP 2005227992 A JP2005227992 A JP 2005227992A JP 2007043617 A JP2007043617 A JP 2007043617A
Authority
JP
Japan
Prior art keywords
subcarrier
circuit
subcarriers
data
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005227992A
Other languages
Japanese (ja)
Inventor
Takashi Ogawa
崇 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2005227992A priority Critical patent/JP2007043617A/en
Publication of JP2007043617A publication Critical patent/JP2007043617A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an OFDM communication apparatus performing phase correction upon the data subcarrier of an OFDM symbol in which a phase rotation amount θ is detected, without adding any memory for temporarily holding the data subcarrier until the phase rotation amount θ is detected. <P>SOLUTION: The receiving part of an OFDM communication apparatus comprises: an FFT circuit 72; a subcarrier rearrangement circuit 2 which outputs four pilot subcarriers output from the FFT circuit 72 and outputs 48 data subcarriers output from the FFT circuit 72 thereafter in a predetermined arrangement order; a phase tracking circuit 3 which corrects phases of the 48 data subcarriers on the basis of the four pilot subcarriers; and a decoder 75 which obtains an original data stream before encoding by demodulating and decoding the 48 data sub-carriers phase-corrected by the phase tracking circuit 3. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、OFDM通信装置に関し、特に、受信したOFDM信号に対して高速フーリエ変換を行うことにより得られるデータ・サブキャリアの位相追従に関する。   The present invention relates to an OFDM communication apparatus, and more particularly to phase tracking of data subcarriers obtained by performing a fast Fourier transform on a received OFDM signal.

図7は、従来技術に係るOFDM通信装置の受信部の一例を示す図である。
図7に示すOFDM通信装置の受信部70は、受信される、プリアンブルと1以上のOFDMシンボルとからなるOFDM(Orthogonal Frequency Division Multiplexing)信号のキャリア周波数誤差を補正するAFC(Automatic Freqency Control)回路71と、AFC回路71から出力されるOFDM信号に対して高速フーリエ変換を行うことにより「−26」〜「+26」の周波数がそれぞれ異なる52本のサブキャリア(「−26」〜「+26」のうち「−21」、「−7」、「+7」、「+21」をパイロット・サブキャリアとする。なお、「0(DC)」に対応するサブキャリアはDC成分による劣化を避けるため使用しない)を含むデータを出力するFFT(Fast Fourier Transform)回路72と、FFT回路72から出力されるデータのうち、52本のサブキャリアを「−26」〜「+26」の並び順で出力させるサブキャリア再配置回路73と、サブキャリア再配置回路73から出力される各サブキャリアに対してチャネル等化を行うことにより各サブキャリアの位相と振幅の伝送路歪みを補正するチャネル等化回路74と、チャネル等化回路74から出力される52本のサブキャリアのうち、4本のパイロット・サブキャリアを用いて位相回転量を求め、求めた位相回転量を基に52本のサブキャリアのうち、残りの48本のデータ・サブキャリアの位相を補正する位相追従回路75と、位相追従回路75で位相補正された48本のデータ・サブキャリアを復調及び復号することにより符号前の元のデータ列を得る復号器76とを備えて構成されている。なお、AFC回路71に入力されるOFDM信号は、RF(Radio Frequency)部などに設けられる局部発振器の出力信号との乗算によりベースバンド信号に変換されているものとする。
FIG. 7 is a diagram illustrating an example of a receiving unit of an OFDM communication apparatus according to the related art.
The receiving unit 70 of the OFDM communication apparatus shown in FIG. 7 includes an AFC (Automatic Frequency Control) circuit 71 that corrects a carrier frequency error of a received OFDM (Orthogonal Frequency Division Multiplexing) signal including a preamble and one or more OFDM symbols. And by performing a fast Fourier transform on the OFDM signal output from the AFC circuit 71, among the 52 subcarriers (of “−26” to “+26”) having different frequencies of “−26” to “+26”, respectively. “−21”, “−7”, “+7”, and “+21” are pilot subcarriers (subcarriers corresponding to “0 (DC)” are not used to avoid deterioration due to DC components)) FFT that outputs data including (Fast Fourier Transform) circuit 72, subcarrier rearrangement circuit 73 for outputting 52 subcarriers in the order of “−26” to “+26” out of the data output from FFT circuit 72, and subcarrier reconfiguration A channel equalization circuit 74 that corrects channel distortion of the phase and amplitude of each subcarrier by performing channel equalization on each subcarrier output from the placement circuit 73, and is output from the channel equalization circuit 74. Of the 52 subcarriers, four pilot subcarriers are used to determine the phase rotation amount, and the remaining 48 data subcarriers among the 52 subcarriers are determined based on the obtained phase rotation amount. Phase tracking circuit 75 for correcting the phase, and 48 data subcarriers phase-corrected by the phase tracking circuit 75 are demodulated and decoded. It is constituted by a decoder 76 to obtain the data string of the code before the original by Rukoto. It is assumed that the OFDM signal input to the AFC circuit 71 is converted to a baseband signal by multiplication with an output signal of a local oscillator provided in an RF (Radio Frequency) unit or the like.

上記位相追従回路75は、チャネル等化回路74から出力される各サブキャリアのうち4本のパイロット・サブキャリアを抽出して残りの48本のデータ・サブキャリアを出力するパイロット・サブキャリア抽出回路77と、パイロット・サブキャリア抽出回路77で抽出された4本のパイロット・サブキャリアの位相回転量を検出する位相回転量検出回路78と、位相回転量検出回路78で検出される位相回転量に基づいてパイロット・サブキャリア抽出回路77から出力される48本のデータ・サブキャリアの位相を補正する位相補正回路79とを備えて構成されている。   The phase tracking circuit 75 extracts four pilot subcarriers from each subcarrier output from the channel equalization circuit 74 and outputs the remaining 48 data subcarriers. 77, a phase rotation amount detection circuit 78 for detecting the phase rotation amount of the four pilot subcarriers extracted by the pilot / subcarrier extraction circuit 77, and a phase rotation amount detected by the phase rotation amount detection circuit 78. And a phase correction circuit 79 for correcting the phases of 48 data subcarriers output from the pilot subcarrier extraction circuit 77.

上記復号器76は、例えば、位相補正後の48本のデータ・サブキャリアの位相と振幅に基づいてその48本のデータ・サブキャリアを復調する復調回路、48本のデータ・サブキャリアを復調した後のデータ列を元のデータの並び順に並べ替えるデインターリーブ回路、及び並び替えられたデータ列を復号する復号回路などにより構成されている。   For example, the decoder 76 demodulates the 48 data subcarriers based on the phase and amplitude of the 48 data subcarriers after the phase correction, and demodulates the 48 data subcarriers. A deinterleave circuit that rearranges the subsequent data sequence in the order of the original data, a decoding circuit that decodes the rearranged data sequence, and the like.

図8(a)は、位相回転がないときのサブキャリアのI(In−phase)成分(横軸)とQ(Quadrature−phase)成分(縦軸)とのコンスタレーション(以下、I−Qコンスタレーションという)を示す図である。また、図8(b)は、位相回転があるときのサブキャリアのI−Qコンスタレーションを示す図である。また、図8(c)は、位相補正前のサブキャリアのI−Qコンスタレーションを示す図である。また、図8(d)は、位相補正後のサブキャリアのI−Qコンスタレーションを示す図である。なお、図8(a)〜(d)に示す各I−Qコンスタレーションにおいて、黒丸はデータ・サブキャリアを示している。また、図8(a)〜(c)に示す各I−Qコンスタレーションにおいて、黒三角はパイロット・サブキャリアを示しているものとする。また、図8(d)に示すI−Qコンスタレーションにおいて、白抜き丸は補正後のデータ・サブキャリアを示している。また、図8(a)〜(d)に示す各I−Qコンスタレーションに示されるデータ・サブキャリアは、QPSK(Quadrature Phase Shift Keying)により変調されているものとする。   FIG. 8A shows a constellation (hereinafter referred to as an IQ constellation) of an I (In-phase) component (horizontal axis) and a Q (Quadrature-phase) component (vertical axis) of a subcarrier when there is no phase rotation. FIG. Further, FIG. 8B is a diagram showing an I-Q constellation of subcarriers when there is phase rotation. FIG. 8C is a diagram showing an IQ constellation of subcarriers before phase correction. FIG. 8D is a diagram showing an IQ constellation of subcarriers after phase correction. In each IQ constellation shown in FIGS. 8A to 8D, black circles indicate data subcarriers. Also, in each IQ constellation shown in FIGS. 8A to 8C, the black triangles indicate pilot subcarriers. In the IQ constellation shown in FIG. 8D, the white circles indicate the corrected data subcarriers. In addition, it is assumed that the data subcarriers shown in each IQ constellation shown in FIGS. 8A to 8D are modulated by QPSK (Quadrature Phase Shift Keying).

例えば、受信したOFDM信号をベースバンド信号に変換する際にそのOFDM信号に乗算させる信号を出力する局部発振器の動作不安定により発生する位相雑音やAFC回路71で発生する残留キャリア周波数誤差によって、サブキャリアの位相が回転する場合、図8(b)に示すように、パイロット・サブキャリアの位相とデータ・サブキャリアの位相は、図8(a)に示す位相よりもθ回転する。   For example, when the received OFDM signal is converted into a baseband signal, the subcarrier is subtracted due to phase noise generated due to unstable operation of a local oscillator that outputs a signal to be multiplied by the OFDM signal or residual carrier frequency error generated in the AFC circuit 71. When the phase of the carrier rotates, as shown in FIG. 8B, the phase of the pilot subcarrier and the phase of the data subcarrier rotate by θ than the phase shown in FIG.

このように、データ・サブキャリアの位相が回転している場合は、上述したように、パイロット・サブキャリアに基づいてデータ・サブキャリアの位相を補正する必要がある(例えば、特許文献1参照)。   As described above, when the phase of the data subcarrier is rotated, it is necessary to correct the phase of the data subcarrier based on the pilot subcarrier as described above (for example, refer to Patent Document 1). .

まず、パイロット・サブキャリア抽出回路77が、チャネル等化回路74から出力される各サブキャリアのうちパイロット・サブキャリアを抽出する。
次に、位相回転量検出回路78が、図8(b)または図8(c)に示すように、パイロット・サブキャリア抽出回路77で抽出されたパイロット・サブキャリアの位相回転量θを検出する。
First, the pilot / subcarrier extraction circuit 77 extracts a pilot / subcarrier from the subcarriers output from the channel equalization circuit 74.
Next, the phase rotation amount detection circuit 78 detects the phase rotation amount θ of the pilot / subcarrier extracted by the pilot / subcarrier extraction circuit 77 as shown in FIG. 8B or 8C. .

そして、位相補正回路79が、位相回転量検出回路78で検出された位相回転量θに基づいて、図8(d)に示すように、データ・サブキャリアの位相をθ分逆回転させる。
これにより、データ・サブキャリアの位相を補正することができるので、復号エラーを低減することができる。
Then, based on the phase rotation amount θ detected by the phase rotation amount detection circuit 78, the phase correction circuit 79 reversely rotates the phase of the data subcarrier by θ as shown in FIG.
As a result, the phase of the data subcarrier can be corrected, so that decoding errors can be reduced.

しかしながら、通常、4本のパイロット・サブキャリアは、「−21」、「−7」、「+7」、「+21」にそれぞれ配置されており、サブキャリア再配置回路73から「−26」〜「+26」の順序で出力されるため、全てのパイロット・サブキャリアを抽出するまでに時間がかかる。そのため、全てのパイロット・サブキャリアを抽出して位相補正を行う場合では、位相回転量検出回路78によって位相回転量θが検出された時点で、次のOFDMシンボルのサブキャリアが位相追従回路75に入力されている可能性があり、このような場合、検出した位相回転量θは、当該位相回転量θを検出したOFDMシンボルのデータ・サブキャリアに対して使用できず、次のOFDMシンボルのデータ・サブキャリアに対して使用するしかないため、位相補正が正確に行われない。そのため、復号エラーが増大するおそれがあるという問題がある。   However, normally, four pilot subcarriers are arranged at “−21”, “−7”, “+7”, and “+21”, respectively, and the subcarrier rearrangement circuit 73 performs “−26” to “−26”. Since it is output in the order of “+26”, it takes time to extract all pilot subcarriers. Therefore, in the case of performing phase correction by extracting all pilot subcarriers, when the phase rotation amount θ is detected by the phase rotation amount detection circuit 78, the subcarrier of the next OFDM symbol is sent to the phase tracking circuit 75. In such a case, the detected phase rotation amount θ cannot be used for the data subcarrier of the OFDM symbol in which the phase rotation amount θ is detected, and the data of the next OFDM symbol -Phase correction is not performed accurately because it can only be used for subcarriers. Therefore, there is a problem that decoding errors may increase.

この問題を解決するために、例えば、位相回転量θが検出されるまでデータ・サブキャリアをメモリに一時的に保持させておく構成が考えられる。
特開2003−229829号公報
In order to solve this problem, for example, a configuration in which the data subcarrier is temporarily held in the memory until the phase rotation amount θ is detected can be considered.
JP 2003-229829 A

しかしながら、上述のように、位相回転量θが検出されるまでデータ・サブキャリアをメモリに一時的に保持しておく構成は、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持するメモリが別途必要になるため、回路規模が増大すると共に、データ・サブキャリアをある時間(例えば、1OFDMシンボル長(4μs)以上)保持するため、信号処理時間が増大するという問題がある。   However, as described above, the configuration in which the data subcarrier is temporarily held in the memory until the phase rotation amount θ is detected is that the data subcarrier is temporarily stored until the phase rotation amount θ is detected. Since a memory to be held is separately required, there is a problem that the circuit scale is increased and the data subcarrier is held for a certain time (for example, 1 OFDM symbol length (4 μs) or more), so that the signal processing time is increased.

そこで、本発明では、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加することなく、検出した位相回転量θを使用して、当該位相回転量θを検出したOFDMシンボルのデータ・サブキャリアの位相を補正することが可能なOFDM通信装置を提供することを目的とする。   Therefore, in the present invention, the phase rotation amount θ is detected by using the detected phase rotation amount θ without adding a memory for temporarily holding data subcarriers until the phase rotation amount θ is detected. An object of the present invention is to provide an OFDM communication apparatus capable of correcting the phase of a data subcarrier of an OFDM symbol in which the quantity θ is detected.

上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のODFM通信装置は、受信されるOFDM信号に対して高速フーリエ変換を行うことにより得られる複数のデータ・サブキャリアの位相と振幅に基づいて前記複数のデータ・サブキャリアを復調するOFDM通信装置であって、受信されるOFDM信号に対して高速フーリエ変換を行うことにより前記複数のデータ・サブキャリア及び複数のパイロット・サブキャリアを出力するFFT回路と、前記FFT回路から出力される前記複数のパイロット・サブキャリアを前記FFT回路から出力させ、その後、前記複数のデータ・サブキャリアを所定の並び順で出力させるサブキャリア再配置回路と、前記サブキャリア再配置回路から出力される前記複数のパイロット・サブキャリアに基づいて前記サブキャリア再配置回路から出力される前記複数のデータ・サブキャリアの各位相を補正する位相追従回路とを備えることを特徴とする。
In order to solve the above problems, the present invention adopts the following configuration.
That is, the ODFM communication apparatus of the present invention demodulates the plurality of data subcarriers based on the phase and amplitude of the plurality of data subcarriers obtained by performing fast Fourier transform on the received OFDM signal. An OFDM communication apparatus that performs fast Fourier transform on a received OFDM signal to output the plurality of data subcarriers and a plurality of pilot subcarriers, and outputs from the FFT circuit The plurality of pilot subcarriers are output from the FFT circuit, and then the plurality of data subcarriers are output in a predetermined arrangement order, and the subcarrier rearrangement circuit outputs the subcarrier rearrangement circuit. The subcarrier relocation circuit based on a plurality of pilot subcarriers; Characterized in that it comprises a phase tracking circuit for correcting the respective phases of said plurality of data sub-carriers to be outputted.

このように、複数のパイロット・サブキャリアを出力させ、その後、複数のデータ・サブキャリアを出力させる構成であるため、データ・サブキャリアよりも複数のパイロット・サブキャリアが先に位相追従回路に入力される。これにより、位相回転量θの検出を早く検出することができるため、検出した位相回転量θを使用して、当該位相回転量θを検出したOFDMシンボルのデータ・サブキャリアの位相を補正することができる。また、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加する必要がないので、回路規模や信号処理時間を増加させることがない。   As described above, since a plurality of pilot subcarriers are output and then a plurality of data subcarriers are output, a plurality of pilot subcarriers are input to the phase tracking circuit before the data subcarriers. Is done. As a result, the detection of the phase rotation amount θ can be detected quickly, and the phase of the data subcarrier of the OFDM symbol in which the phase rotation amount θ is detected is detected using the detected phase rotation amount θ. Can do. Further, since it is not necessary to add a memory for temporarily holding data subcarriers until the phase rotation amount θ is detected, the circuit scale and signal processing time are not increased.

また、上記サブキャリア再配置回路は、前記複数のパイロット・サブキャリアを出力した後、所定時間経過後に前記複数のデータ・サブキャリアを出力するように構成してもよい。   The subcarrier rearrangement circuit may be configured to output the plurality of data subcarriers after a lapse of a predetermined time after outputting the plurality of pilot subcarriers.

これにより、パイロット・サブキャリアの位相回転量をより正確に検出することができ、データ・サブキャリアの位相補正の精度を上げることができる。
また、上記所定時間は、前記複数のデータ・サブキャリアの各位相を補正するために使用される前記複数のパイロット・サブキャリアの位相回転量を検出するためにかかる時間としてもよい。
Thereby, the phase rotation amount of the pilot subcarrier can be detected more accurately, and the accuracy of the phase correction of the data subcarrier can be improved.
The predetermined time may be a time taken to detect the phase rotation amount of the plurality of pilot subcarriers used for correcting each phase of the plurality of data subcarriers.

これにより、位相回転量の検出が終了してからデータ・サブキャリアの位相を補正することができるので、正確な位相回転量を使用して位相補正を行うことができ、位相補正の精度を上げることができる。   As a result, since the phase of the data subcarrier can be corrected after the detection of the phase rotation amount is completed, the phase correction can be performed using the accurate phase rotation amount, and the accuracy of the phase correction is increased. be able to.

本発明によれば、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加することなく、検出した位相回転量θを使用して、当該位相回転量θを検出したOFDMシンボルのデータ・サブキャリアの位相を補正することができる。   According to the present invention, the detected phase rotation amount θ is used without adding a memory for temporarily holding data subcarriers until the phase rotation amount θ is detected. The phase of the data subcarrier of the OFDM symbol in which the quantity θ is detected can be corrected.

以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の実施形態のOFDM通信装置の受信部を示す図である。なお、図7に示す構成と同じ構成には同じ符号を付している。また、本実施形態のOFDM通信装置は、IEEE802.11a/gのOFDM通信方式に準拠しているものとする。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a receiving unit of an OFDM communication apparatus according to an embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG. In addition, the OFDM communication apparatus of this embodiment is assumed to be compliant with the IEEE 802.11a / g OFDM communication scheme.

図1に示す受信部1は、AFC回路71と、FFT回路72と、FFT回路72から出力される4本のパイロット・サブキャリアを出力させ、その後、FFT回路72から出力される48本のデータ・サブキャリアを所定の並び順(送信側で変調される前の48本のデータ・サブキャリアの並び順)で出力させるサブキャリア再配置回路2と、サブキャリア再配置回路2から出力される各サブキャリアに対してチャネル等化を行うチャネル等化回路74と、チャネル等化回路74から出力される48本のデータ・サブキャリアの位相を補正する位相追従回路3と、位相追従回路3で位相補正された48本のデータ・サブキャリアを復調及び復号することにより符号前の元のデータ列を得る復号器76とを備えて構成されている。   The receiving unit 1 shown in FIG. 1 outputs the AFC circuit 71, the FFT circuit 72, and four pilot subcarriers output from the FFT circuit 72, and then outputs 48 data output from the FFT circuit 72. Subcarrier rearrangement circuit 2 that outputs subcarriers in a predetermined arrangement order (arrangement order of 48 data subcarriers before modulation on the transmission side), and each output from subcarrier rearrangement circuit 2 The channel equalization circuit 74 that performs channel equalization on the subcarrier, the phase tracking circuit 3 that corrects the phase of 48 data subcarriers output from the channel equalization circuit 74, and the phase tracking circuit 3 And a decoder 76 that obtains the original data sequence before encoding by demodulating and decoding the corrected 48 data subcarriers.

上記位相追従回路3は、チャネル等化回路74から出力されるサブキャリアのうち4本のパイロット・サブキャリアを抽出して48本のデータ・サブキャリアを出力するパイロット・サブキャリア抽出回路4と、パイロット・サブキャリア抽出回路4で抽出された4本のパイロット・サブキャリアの位相回転量θを検出する位相回転量検出回路78と、位相回転量検出回路78で検出された位相回転量θに基づいてパイロット・サブキャリア抽出回路4から出力される48本のデータ・サブキャリアの位相を補正する位相補正回路79とを備えて構成されている。   The phase tracking circuit 3 includes a pilot / subcarrier extraction circuit 4 that extracts four pilot subcarriers from the subcarriers output from the channel equalization circuit 74 and outputs 48 data subcarriers; Based on the phase rotation amount detection circuit 78 for detecting the phase rotation amount θ of the four pilot subcarriers extracted by the pilot / subcarrier extraction circuit 4, and the phase rotation amount θ detected by the phase rotation amount detection circuit 78. And a phase correction circuit 79 that corrects the phase of 48 data subcarriers output from the pilot / subcarrier extraction circuit 4.

本実施形態のOFDM通信装置の受信部1の特徴とする点は、サブキャリア再配置回路2により、4本のパイロット・サブキャリアを出力させた後、48本のデータ・サブキャリアを出力させる点である。   A feature of the receiving unit 1 of the OFDM communication apparatus according to the present embodiment is that the subcarrier rearrangement circuit 2 outputs four pilot subcarriers and then outputs 48 data subcarriers. It is.

なお、パイロット・サブキャリア抽出回路4は、サブキャリアが入力される毎にカウントし、カウント数が52になるとリセットするカウンタを備え、入力されるサブキャリアのうちカウンタのカウント数が1〜4に対応するサブキャリアをパイロット・サブキャリアと判断するように構成してもよい。   The pilot / subcarrier extraction circuit 4 includes a counter that counts each time a subcarrier is input and resets when the count number reaches 52, and the counter count number of the input subcarriers is 1 to 4. The corresponding subcarrier may be determined to be a pilot subcarrier.

このように、本実施形態のOFDM通信装置の受信部1は、4本のパイロット・サブキャリアを出力させ、その後、48本のデータ・サブキャリアを出力させる構成であるため、48本のデータ・サブキャリアよりも4本のパイロット・サブキャリアが先に位相追従回路3に入力される。これにより、従来のように、4本のパイロット・サブキャリアが、「−21」、「−7」、「+7」、「+21」にそれぞれ配置されており、サブキャリア再配置回路73から「−26」〜「+26」の順序で出力される場合に比べ、位相回転量検出回路78による位相回転量θの検出を早く検出することができるため、検出した位相回転量θを使用して、当該位相回転量θを検出したOFDMシンボルのデータ・サブキャリアの位相を補正することができる。また、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリの追加が必要ないので、回路規模や信号処理時間を増加させることがない。   As described above, the receiving unit 1 of the OFDM communication apparatus of the present embodiment is configured to output four pilot subcarriers and then output 48 data subcarriers. Four pilot subcarriers are input to the phase tracking circuit 3 before the subcarriers. As a result, the four pilot subcarriers are arranged at “−21”, “−7”, “+7”, and “+21”, respectively, as in the past, and the subcarrier rearrangement circuit 73 outputs “− 26 ”to“ +26 ”, the detection of the phase rotation amount θ by the phase rotation amount detection circuit 78 can be detected earlier, so that the detected phase rotation amount θ can be used. The phase of the data subcarrier of the OFDM symbol in which the phase rotation amount θ is detected can be corrected. Further, since it is not necessary to add a memory for temporarily holding data subcarriers until the phase rotation amount θ is detected, the circuit scale and signal processing time are not increased.

また、本実施形態のOFDM通信装置の受信部1の他の特徴とする点は、サブキャリア再配置回路2からパイロット・サブキャリアが出力された後のデータ・サブキャリアの出力タイミングを調整する点である。   Another feature of the receiving unit 1 of the OFDM communication apparatus according to the present embodiment is that the output timing of the data subcarrier after the pilot subcarrier is output from the subcarrier rearrangement circuit 2 is adjusted. It is.

図2(a)は、図7に示す従来技術に係るOFDM通信装置の受信部70の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。また、図2(b)は、本実施形態のOFDM通信装置の受信部1の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。図2(a)及び図2(b)において、横方向は時間を示している。   FIG. 2A is a timing chart showing the subcarrier output timing and the phase rotation amount θ detection time in each circuit of the receiving unit 70 of the OFDM communication apparatus according to the prior art shown in FIG. FIG. 2B is a timing chart showing subcarrier output timing and phase rotation amount θ detection time in each circuit of the receiving unit 1 of the OFDM communication apparatus of this embodiment. In FIGS. 2A and 2B, the horizontal direction indicates time.

従来技術に係るOFDM通信装置では、図2(a)に示すように、サブキャリア再配置回路73からシリアルで出力される52本のサブキャリアが、「−26」、「−25」、「−24」、・・・、「−1」、「+1」、・・・、「+24」、「+25」、「+26」の順で出力される。詳述すると、4本のパイロット・サブキャリアが、「−21」、「−7」、「+7」、「+21」にそれぞれ配置されており、サブキャリア再配置回路73から「−26」〜「+26」の順序に出力される。そのため、パイロット・サブキャリア抽出回路77から全てのパイロット・サブキャリアが出力されるまでに時間がかかり、位相回転量検出回路78による位相回転量θの検出が終了するときには、すでに次のODFMシンボルの各サブキャリアがチャネル等化回路74から出力されている。従って、図7に示す受信部70では、検出した位相回転量θは、位相回転量θを検出したOFDMシンボルのデータ・サブキャリアに対して使用できず、次のOFDMシンボルのデータ・サブキャリアに対して使用するしかないため、位相補正が正確に行われない。   In the OFDM communication apparatus according to the prior art, as shown in FIG. 2A, 52 subcarriers serially output from the subcarrier rearrangement circuit 73 are “−26”, “−25”, “−” 24 ”,...,“ −1 ”,“ +1 ”,...,“ +24 ”,“ +25 ”,“ +26 ”. Specifically, four pilot subcarriers are arranged at “−21”, “−7”, “+7”, and “+21”, respectively, and the subcarrier rearrangement circuit 73 performs “−26” to “−26”. Are output in the order of “+26”. Therefore, it takes time until all of the pilot subcarriers are output from the pilot / subcarrier extraction circuit 77, and when the detection of the phase rotation amount θ by the phase rotation amount detection circuit 78 ends, the next ODFM symbol has already been output. Each subcarrier is output from the channel equalization circuit 74. Therefore, in the receiving unit 70 shown in FIG. 7, the detected phase rotation amount θ cannot be used for the data subcarrier of the OFDM symbol in which the phase rotation amount θ is detected, and is used as the data subcarrier of the next OFDM symbol. On the other hand, phase correction cannot be performed accurately because it must be used.

一方、本実施形態のOFDM通信装置においては、図2(b)に示すように、サブキャリア再配置回路2は、4本のパイロット・サブキャリアを出力させ、その後、残りの48本のデータ・サブキャリアを、「−26」、「−25」、「−24」、「−23」、「−22」、「−20」、「−19」、・・・、「−8」、「−6」、・・・、「−1」、「+1」、・・・、「+6」、「+8」、・・・、「+19」、「+20」、「+22」、「+23」、「+24」、「+25」、「+26」の順で出力させる。従って、位相回転量検出回路78による位相回転量θの検出を早く検出することができるため、検出した位相回転量θを使って、当該位相回転量θを検出したOFDMシンボルのデータ・サブキャリアの位相補正を行うことができる。   On the other hand, in the OFDM communication apparatus of the present embodiment, as shown in FIG. 2 (b), the subcarrier rearrangement circuit 2 outputs four pilot subcarriers, and then the remaining 48 data · Subcarriers are represented by “−26”, “−25”, “−24”, “−23”, “−22”, “−20”, “−19”,..., “−8”, “−” 6 ", ...," -1 "," +1 ", ...," +6 "," +8 ", ...," +19 "," +20 "," +22 "," +23 "," +24 " ”,“ +25 ”,“ +26 ”. Therefore, since the phase rotation amount θ can be detected early by the phase rotation amount detection circuit 78, the detected phase rotation amount θ is used to detect the data subcarrier of the OFDM symbol from which the phase rotation amount θ is detected. Phase correction can be performed.

また、サブキャリア再配置回路2は、図2(b)に示すように、4本のパイロット・サブキャリアを出力した後、位相回転量θを検出するためにかかる時間経過後に、残りの48本のデータ・サブキャリアを出力している。なお、サブキャリア再配置回路2は、パイロット・サブキャリアである「+21」を出力した後、データ・サブキャリアである「−26」を出力するまで「+21」を出力し続けるように構成してもよい。   Further, as shown in FIG. 2B, the subcarrier rearrangement circuit 2 outputs the remaining four 48 sub-carriers after the time required to detect the phase rotation amount θ after outputting four pilot subcarriers. Data subcarriers are output. The subcarrier rearrangement circuit 2 is configured to continue outputting “+21” after outputting “+21” which is a pilot subcarrier until “−26” which is a data subcarrier is output. Also good.

このように、サブキャリア再配置回路2から4本のパイロット・サブキャリアが出力されてから出力される48本のデータ・サブキャリアの出力タイミングを、位相回転量θを検出するためにかかる時間経過後とすることにより、正確な位相回転量θを使用して位相補正を行うことができ、位相補正の精度を上げることができる。なお、サブキャリア再配置回路2から出力される48本のデータ・サブキャリアの出力タイミングを、4本のパイロット・サブキャリアが抽出されてから所定時間経過後としてもよい。このように構成する場合は、少なくとも4本のパイロット・サブキャリアを出力してからすぐに48本のデータ・サブキャリアを出力する構成に比べて、パイロット・サブキャリアの位相回転量θをより正確に検出することができ、データ・サブキャリアの位相補正の精度を上げることができる。   As described above, the time elapsed for detecting the phase rotation amount θ is obtained from the output timing of the 48 data subcarriers output after the four pilot subcarriers are output from the subcarrier rearrangement circuit 2. By doing so, it is possible to perform phase correction using an accurate phase rotation amount θ, and to improve the accuracy of phase correction. The output timing of the 48 data subcarriers output from the subcarrier rearrangement circuit 2 may be after a predetermined time has elapsed since the extraction of the four pilot subcarriers. In this configuration, the phase rotation amount θ of the pilot subcarriers is more accurate than the configuration in which 48 data subcarriers are output immediately after outputting at least four pilot subcarriers. And the accuracy of the phase correction of the data subcarrier can be improved.

なお、図2(b)に示すように、受信部1に備えられるサブキャリア再配置回路2、受信部1に備えられるチャネル等化回路74、及び受信部1に備えられる位相補正回路79のそれぞれの1サブキャリアあたりの信号処理時間は、上記所定時間分のロスを取り戻すように短く設定されているものとする。   2B, each of the subcarrier rearrangement circuit 2 provided in the reception unit 1, the channel equalization circuit 74 provided in the reception unit 1, and the phase correction circuit 79 provided in the reception unit 1. It is assumed that the signal processing time per subcarrier is set to be short so as to recover the loss for the predetermined time.

図3(a)は、図7に示す従来技術に係るOFDM通信装置の受信部70により位相補正のシミュレーションを行った後のデータ・サブキャリアのI−Qコンスタレーションを示す図である。また、図3(b)は、本実施形態のOFDM通信装置の受信部1により位相補正のシミュレーションを行った後のデータ・サブキャリアのI−Qコンスタレーションを示す図である。   FIG. 3A is a diagram showing an IQ constellation of data subcarriers after a phase correction simulation is performed by the receiving unit 70 of the OFDM communication apparatus according to the related art shown in FIG. FIG. 3B is a diagram showing an IQ constellation of data subcarriers after a phase correction simulation is performed by the receiving unit 1 of the OFDM communication apparatus of the present embodiment.

従来技術に係るOFDM通信装置では、図3(a)に示すように、受信部70で位相補正された各データ・サブキャリアは、位相補正が正確に行われていないため、位相補正後であっても大きく位相回転している。   In the OFDM communication apparatus according to the prior art, as shown in FIG. 3A, each data subcarrier whose phase has been corrected by the receiving unit 70 has not been subjected to accurate phase correction. Even the phase rotation is large.

一方、本実施形態のOFDM通信装置では、図3(b)に示すように、受信部1で位相補正された各データ・サブキャリアは、位相補正がほぼ正確に行われているため、ほとんどのデータ・サブキャリアがあまり位相回転していない。このように、図3(b)に示す各データ・サブキャリアは、図3(a)に示す各データ・サブキャリアに比べて、位相補正が正確に行われているため、復号エラーを低減させることができる。   On the other hand, in the OFDM communication apparatus of the present embodiment, as shown in FIG. 3B, each data subcarrier whose phase is corrected by the receiving unit 1 is almost accurately phase-corrected. Data subcarrier is not phase rotated too much. In this manner, each data subcarrier shown in FIG. 3B is more accurately phase-corrected than each data subcarrier shown in FIG. be able to.

次に、サブキャリア再配置回路2の一例を説明する。
図4は、サブキャリア再配置回路2の一例を示す図である。なお、図1に示す構成と同じ構成には同じ符号を付している。
Next, an example of the subcarrier rearrangement circuit 2 will be described.
FIG. 4 is a diagram illustrating an example of the subcarrier rearrangement circuit 2. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG.

図4に示すように、サブキャリア再配置回路2は、例えば、RAM40を含んで構成される。
まず、FFT回路72からシリアルで出力される1OFDMシンボルに対応する64個のデータは、所定の書き込みアドレスに基づいてRAM40に書き込まれる。次に、RAM40に書き込まれた64個のデータのうちサブキャリアに対応する52個のデータは、所定の読み出しアドレスに基づいてRAM40から読み出される。RAM40の読み出しアドレスは、上述したように、RAM40から読み出される52本のサブキャリアの並び順が送信側で変調される前の52本のサブキャリアの並び順と同じになるように設定されているものとする。
As shown in FIG. 4, the subcarrier rearrangement circuit 2 includes a RAM 40, for example.
First, 64 pieces of data corresponding to one OFDM symbol output serially from the FFT circuit 72 are written in the RAM 40 based on a predetermined write address. Next, 52 data corresponding to the subcarriers among the 64 data written in the RAM 40 are read from the RAM 40 based on a predetermined read address. As described above, the read address of the RAM 40 is set so that the arrangement order of the 52 subcarriers read from the RAM 40 is the same as the arrangement order of the 52 subcarriers before modulation on the transmission side. Shall.

図5(a)は、RAM40の書き込みアドレスが記録されるデータテーブルの一例を示す図である。また、図5(b)は、サブキャリアが書き込まれた後のRAM40の一例を示す図である。   FIG. 5A is a diagram illustrating an example of a data table in which the write address of the RAM 40 is recorded. FIG. 5B shows an example of the RAM 40 after the subcarrier is written.

図5(a)に示すデータテーブル50には、FFT回路72からシリアルで出力される64個のデータ(52本のサブキャリア「−26」〜「+26」に対応する52個のデータ及びDC及び0を示す11個のデータ)がRAM40の64個の記憶領域にそれぞれ記憶されるように、そのRAM40の64個の記憶領域にそれぞれ対応する64個の書き込みアドレス0〜63が記録されている。なお、64個の書き込みアドレスは、FFT回路72から出力される64個のデータの出力順(「0(DC)」、「+1」、「+2」、「+3」、・・・、「+24」、「+25」、「+26」、0、・・・、0、「−1」、「−2」、「−3」、・・・、「−24」、「−25」、「−26」)を保ったままRAM40のアドレス0〜63のそれぞれ対応する記憶領域に記憶されるような順番でデータテーブル50に記録されているものとする。   The data table 50 shown in FIG. 5A includes 64 data (52 data corresponding to 52 subcarriers “−26” to “+26”, DC, and DC) output serially from the FFT circuit 72. 64 write addresses 0-63 respectively corresponding to the 64 storage areas of the RAM 40 are recorded so that 11 data indicating 0) are stored in the 64 storage areas of the RAM 40, respectively. Note that the 64 write addresses are in the output order of the 64 data output from the FFT circuit 72 (“0 (DC)”, “+1”, “+2”, “+3”,..., “+24”). , "+25", "+26", 0, ..., 0, "-1", "-2", "-3", ..., "-24", "-25", "-26" ) Are recorded in the data table 50 in the order in which they are stored in the storage areas corresponding to the addresses 0 to 63 of the RAM 40, respectively.

これにより、例えば、FFT回路72からサブキャリア「0(DC)」が出力されると、そのサブキャリア「0(DC)」は、図5(a)に示すデータテーブル50の書き込みアドレス0に基づいて、図5(b)に示すRAM40のアドレス0に対応する記憶領域に記憶され、次に、FFT回路72からサブキャリア「+1」が出力されると、そのサブキャリア「+1」は、データテーブル50の書き込みアドレス1に基づいて、RAM40のアドレス1に対応する記憶領域に記憶され、そして、FFT回路72からサブキャリア「+2」が出力されると、そのサブキャリア「+2」は、データテーブル50の書き込みアドレス2に基づいて、RAM40のアドレス2に対応する記憶領域に記憶される。以下、同様である。   Thereby, for example, when the subcarrier “0 (DC)” is output from the FFT circuit 72, the subcarrier “0 (DC)” is based on the write address 0 of the data table 50 shown in FIG. When the subcarrier “+1” is output from the FFT circuit 72, the subcarrier “+1” is stored in the data table in the storage area corresponding to the address 0 of the RAM 40 shown in FIG. When the subcarrier “+2” is output from the FFT circuit 72 based on the write address 1 of 50 and stored in the storage area corresponding to the address 1 of the RAM 40, the subcarrier “+2” is stored in the data table 50. Is stored in the storage area corresponding to the address 2 of the RAM 40 based on the write address 2. The same applies hereinafter.

図6(a)は、従来技術に係るサブキャリア再配置回路73を構成するRAMの読み出しアドレスが記録されるデータテーブルの一例を示す図である。また、図6(b)は、本実施形態のサブキャリア再配置回路2を構成するRAM40の読み出しアドレスが記録されるデータテーブルの一例を示す図である。なお、従来技術に係るサブキャリア再配置回路73を構成するRAMまたは本発明のRAM(RAM40)には、図5(b)に示す並び順で52個のサブキャリアが記録されているものとする。   FIG. 6A is a diagram showing an example of a data table in which read addresses of the RAM constituting the subcarrier rearrangement circuit 73 according to the prior art are recorded. FIG. 6B is a diagram illustrating an example of a data table in which read addresses of the RAM 40 configuring the subcarrier rearrangement circuit 2 of the present embodiment are recorded. It is assumed that 52 subcarriers are recorded in the order of arrangement shown in FIG. 5B in the RAM constituting the subcarrier rearrangement circuit 73 according to the prior art or the RAM (RAM 40) of the present invention. .

図6(a)に示すように、データテーブル60には、52個の読み出しアドレス1〜26及び38〜63が、38、39、40、・・・、63、1、・・・、24、25、26の並び順で記録されている。これにより、データテーブル60の読み出しアドレスを並び順に使用してサブキャリアを読み出していくと、従来技術に係るサブキャリア再配置回路73を構成するRAMに記録される52本のサブキャリアが「−26」、〜「+26」の順で読み出される。   As shown in FIG. 6A, the data table 60 includes 52 read addresses 1 to 26 and 38 to 63, 38, 39, 40,..., 63, 1,. They are recorded in the order of 25 and 26. As a result, when subcarriers are read out using the read addresses of the data table 60 in the order of arrangement, 52 subcarriers recorded in the RAM constituting the subcarrier rearrangement circuit 73 according to the prior art are “−26”. ”, To“ +26 ”.

一方、図6(b)に示すデータテーブル61は、52個の読み出しアドレスが、43、57、7、21、38、39、40、41、42、44、45、・・・、63、1、・・・、19、20、22、23、24、25、26の並び順で記録されている。これにより、データテーブル61の読み出しアドレスを並び順に使用してサブキャリアを読み出していくと、RAM40に記録される52本のサブキャリアのうち4本のパイロット・サブキャリアを先に読み出してから残りの48本のデータ・サブキャリアを読み出すことができる。   On the other hand, in the data table 61 shown in FIG. 6B, 52 read addresses are 43, 57, 7, 21, 38, 39, 40, 41, 42, 44, 45,. ,..., 19, 20, 22, 23, 24, 25, 26 are recorded in the order of arrangement. As a result, when subcarriers are read out using the read addresses of the data table 61 in order, four pilot subcarriers out of the 52 subcarriers recorded in the RAM 40 are read out first and the remaining subcarriers are read out. Forty-eight data subcarriers can be read.

なお、上記実施形態のOFDM通信装置は、受信部1を備える構成であるが、本実施形態のOFDM通信装置にさらにOFDM信号を送信するための送信部を備えてもよい。
また、上記実施形態のOFDM通信装置では、データ・サブキャリアをQPSKにより変調する構成であるが、データ・サブキャリアの変調方式は、QPSK以外に、BPSK(Binary Phase Shift Keying)、8PSK(Octuple Phase Shift Keying)、16QAM(16−position Quadrature Amplitude Modulation)、64QAM(64−position Quadrature Amplitude Modulation)、128QAM(128−position Quadrature Amplitude Modulation)など特に限定されない。
In addition, although the OFDM communication apparatus of the said embodiment is a structure provided with the receiving part 1, you may provide further the transmission part for transmitting an OFDM signal to the OFDM communication apparatus of this embodiment.
In the OFDM communication apparatus of the above-described embodiment, the data subcarrier is modulated by QPSK. However, the data subcarrier modulation method is BPSK (Binary Phase Shift Keying), 8PSK (Octuple Phase), in addition to QPSK. Shift Keying), 16QAM (16-position Quadrature Amplitude Modulation), 64QAM (64-position Quadrature Amplitude Modulation), 128QAM (128-position Quadrature Amplified)

また、上記実施形態のOFDM通信装置では、RAM40からサブキャリアを読み出す際にパイロット・サブキャリアを先に読み出し、その後、データ・サブキャリアを読み出せるように、52個の読み出しアドレスをデータテーブルに記録しているが、RAM40からサブキャリアを読み出す際にパイロット・サブキャリアを先に読み出し、その後、データ・サブキャリアを読み出せるように、52個の書き込みアドレスをデータテーブルに記憶するようにしてもよい。   Further, in the OFDM communication apparatus of the above embodiment, when reading the subcarriers from the RAM 40, the pilot subcarriers are read first, and then 52 read addresses are recorded in the data table so that the data subcarriers can be read. However, when the subcarriers are read from the RAM 40, the pilot subcarriers may be read first, and then 52 write addresses may be stored in the data table so that the data subcarriers can be read. .

本発明の実施形態のOFDM通信装置の受信部を示す図である。It is a figure which shows the receiving part of the OFDM communication apparatus of embodiment of this invention. (a)は、従来技術に係るOFDM通信装置の受信部の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。(b)は、本実施形態のOFDM通信装置の受信部の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。(A) is a timing chart which shows the output timing of the subcarrier in each circuit of the receiving part of the OFDM communication apparatus based on a prior art, and the detection time of phase rotation amount (theta). (B) is a timing chart showing the output timing of the subcarrier and the detection time of the phase rotation amount θ in each circuit of the receiving unit of the OFDM communication apparatus of this embodiment. (a)は、従来技術に係るOFDM通信装置の受信部で位相補正した後のサブキャリアのI−Qコンスタレーションを示す図である。(b)は、本実施形態のOFDM通信装置の受信部で位相補正した後のサブキャリアのI−Qコンスタレーションを示す図である。(A) is a figure which shows the IQ constellation of the subcarrier after performing phase correction in the receiving part of the OFDM communication apparatus based on a prior art. (B) is a figure which shows the IQ constellation of the subcarrier after carrying out phase correction | amendment by the receiving part of the OFDM communication apparatus of this embodiment. サブキャリア再配置回路の一例を示す図である。It is a figure which shows an example of a subcarrier rearrangement circuit. (a)は、サブキャリア再配置回路を構成するRAMの書き込みアドレスが記録されるデータテーブルの一例を示す図である。(b)は、サブキャリアが書き込まれた後のRAMの一例を示す図である。(A) is a figure which shows an example of the data table in which the write address of RAM which comprises a subcarrier rearrangement circuit is recorded. (B) is a figure which shows an example of RAM after a subcarrier is written. (a)は、従来技術に係るサブキャリア再配置回路を構成するRAMの読み出しアドレスが記録されるデータテーブルの一例を示す図である。(b)は、本実施形態のサブキャリア再配置回路を構成するRAMの読み出しアドレスが記録されるデータテーブルの一例を示す図である。(A) is a figure which shows an example of the data table in which the read-out address of RAM which comprises the subcarrier rearrangement circuit based on a prior art is recorded. (B) is a figure which shows an example of the data table in which the read-out address of RAM which comprises the subcarrier rearrangement circuit of this embodiment is recorded. 従来技術に係るOFDM通信装置の受信部を示す図である。It is a figure which shows the receiving part of the OFDM communication apparatus based on a prior art. (a)は、位相回転がないときのサブキャリアのI−Qコンスタレーションを示す図である。(b)は、位相回転があるときのサブキャリアのI−Qコンスタレーションを示す図である。(c)は、位相補正前のサブキャリアのI−Qコンスタレーションを示す図である。(d)は、位相補正後のサブキャリアのI−Qコンスタレーションを示す図である。(A) is a figure which shows IQ constellation of a subcarrier when there is no phase rotation. (B) is a figure which shows IQ constellation of a subcarrier when there exists phase rotation. (C) is a figure which shows the IQ constellation of the subcarrier before phase correction. (D) is a figure which shows the IQ constellation of the subcarrier after phase correction.

符号の説明Explanation of symbols

1 受信部
2 サブキャリア再配置回路
3 位相追従回路
4 パイロット・サブキャリア抽出回路
70 受信部
71 AFC回路
72 FFT回路
73 サブキャリア再配置回路
74 チャネル等化回路
75 位相追従回路
76 復号器
77 パイロット・サブキャリア抽出回路
78 位相回転量検出回路
79 位相補正回路


DESCRIPTION OF SYMBOLS 1 Reception part 2 Subcarrier rearrangement circuit 3 Phase tracking circuit 4 Pilot subcarrier extraction circuit 70 Reception part 71 AFC circuit 72 FFT circuit 73 Subcarrier rearrangement circuit 74 Channel equalization circuit 75 Phase tracking circuit 76 Decoder 77 Pilot Subcarrier extraction circuit 78 Phase rotation amount detection circuit 79 Phase correction circuit


Claims (3)

受信されるOFDM信号に対して高速フーリエ変換を行うことにより得られる複数のデータ・サブキャリアの位相と振幅に基づいて前記複数のデータ・サブキャリアを復調するOFDM通信装置であって、
受信されるOFDM信号に対して高速フーリエ変換を行うことにより前記複数のデータ・サブキャリア及び複数のパイロット・サブキャリアを出力するFFT回路と、
前記FFT回路から出力される前記複数のパイロット・サブキャリアを出力させ、その後、前記FFT回路から出力される前記複数のデータ・サブキャリアを所定の並び順で出力させるサブキャリア再配置回路と、
前記サブキャリア再配置回路から出力される前記複数のパイロット・サブキャリアに基づいて前記サブキャリア再配置回路から出力される前記複数のデータ・サブキャリアの各位相を補正する位相追従回路と、
を備えることを特徴とするOFDM通信装置。
An OFDM communication apparatus that demodulates a plurality of data subcarriers based on phases and amplitudes of a plurality of data subcarriers obtained by performing a fast Fourier transform on a received OFDM signal,
An FFT circuit for outputting the plurality of data subcarriers and a plurality of pilot subcarriers by performing a fast Fourier transform on the received OFDM signal;
A subcarrier rearrangement circuit that outputs the plurality of pilot subcarriers output from the FFT circuit and then outputs the plurality of data subcarriers output from the FFT circuit in a predetermined arrangement order;
A phase tracking circuit for correcting each phase of the plurality of data subcarriers output from the subcarrier rearrangement circuit based on the plurality of pilot subcarriers output from the subcarrier rearrangement circuit;
An OFDM communication apparatus comprising:
請求項1に記載のOFDM通信装置であって、
前記サブキャリア再配置回路は、前記複数のパイロット・サブキャリアを出力した後、所定時間経過後に前記複数のデータ・サブキャリアを出力する、
ことを特徴とするOFDM通信装置。
The OFDM communication apparatus according to claim 1, wherein
The subcarrier rearrangement circuit outputs the plurality of data subcarriers after a predetermined time has elapsed after outputting the plurality of pilot subcarriers.
An OFDM communication apparatus.
請求項2に記載のOFDM通信装置であって、
前記所定時間は、前記複数のデータ・サブキャリアの各位相を補正するために使用される前記複数のパイロット・サブキャリアの位相回転量を検出するためにかかる時間である、
ことを特徴とするOFDM通信装置。


The OFDM communication apparatus according to claim 2, wherein
The predetermined time is a time taken to detect a phase rotation amount of the plurality of pilot subcarriers used for correcting each phase of the plurality of data subcarriers.
An OFDM communication apparatus.


JP2005227992A 2005-08-05 2005-08-05 Ofdm communication apparatus Withdrawn JP2007043617A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005227992A JP2007043617A (en) 2005-08-05 2005-08-05 Ofdm communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005227992A JP2007043617A (en) 2005-08-05 2005-08-05 Ofdm communication apparatus

Publications (1)

Publication Number Publication Date
JP2007043617A true JP2007043617A (en) 2007-02-15

Family

ID=37801157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227992A Withdrawn JP2007043617A (en) 2005-08-05 2005-08-05 Ofdm communication apparatus

Country Status (1)

Country Link
JP (1) JP2007043617A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239407A (en) * 2008-03-26 2009-10-15 Oki Electric Ind Co Ltd Multi-band receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239407A (en) * 2008-03-26 2009-10-15 Oki Electric Ind Co Ltd Multi-band receiver

Similar Documents

Publication Publication Date Title
CN101902430B (en) Methods and apparatuses for dealing with spectrum inversion
US7463699B2 (en) Methods of automatically detecting spectrum inversion and related terrestrial digital video broadcasting receivers
US10594537B2 (en) Receivers for COFDM signals conveying the same data in lower- and upper-frequency sidebands
CN101796791A (en) Apparatus and method for hierarchical modulation and apparatus and method for hierarchical demodulation
JP2005151566A (en) Guard interval and fast fourier transform mode detector in digital video broadcasting receiver
WO2008121575A1 (en) Method and apparatus for mitigating interference in multicarrier modulation systems
US20150222456A1 (en) Throughput scaling in a receiver
US11799707B2 (en) Guard-space phase-tracking reference signal for 5G and 6G networking
US9031173B2 (en) Receiving apparatus and method
US20190132171A1 (en) COFDM DCM communications systems with preferred labeling diversity formats
US20090323591A1 (en) Receiving Apparatus, Receiving Method and Wireless Communication System
JP2007043617A (en) Ofdm communication apparatus
CN111431553A (en) Signal transmission method, system, electronic device and storage medium
JP5691380B2 (en) Receiving device, receiving method, and program
US8824528B2 (en) Apparatus and method for detecting spectrum inversion
JP5199179B2 (en) Semiconductor integrated circuit and received signal processing method
US8885107B2 (en) Signal processing device, signal processing method, and program for selectively processing a desired broadcast signal from a plurality of received broadcast signals
JP2005277542A (en) Digital broadcast receiver and receiving method
JPH10215235A (en) Demodulator in code transmission and its method
US9673935B2 (en) Decoding method and multimedia playing system
JP2001285243A (en) Ofdm demodulator
JP2006041722A (en) Frequency offset correction method and apparatus
JP2001285242A (en) Ofdm demodulation method and ofdm demodulator
JP2001223661A (en) Phase error correction method and system for demodulation output of ofdm signal
JP2010087749A (en) Receiving device and method, and program

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007