JP2007042905A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2007042905A JP2007042905A JP2005226180A JP2005226180A JP2007042905A JP 2007042905 A JP2007042905 A JP 2007042905A JP 2005226180 A JP2005226180 A JP 2005226180A JP 2005226180 A JP2005226180 A JP 2005226180A JP 2007042905 A JP2007042905 A JP 2007042905A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- source electrode
- fine particles
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、キャリア移動度の向上を図った半導体装置およびその製造方法に関するものである。 The present invention relates to a semiconductor device with improved carrier mobility and a method for manufacturing the same.
トランジスタの研究・開発現場では、より安価でより高速な動作を実現する上で必須であるサイズ縮小の限界が言われているが、現時点までの技術の発展から外挿すると、２０１６年にはサイズの縮小化が物理的限界に達し、以後大きな性能向上は見込めないと言う（例えば、非特許文献１参照。）。その困難を克服するため、半導体リソグラフィー技術で作製可能なサイズよりも小さく、構成単位がオングストローム〜数ナノメートルである物質や、分子を利用した半導体装置の研究が行われている。例えば、ドナー分子とアクセプター分子を結合させたダイオード（例えば、非特許文献２参照。）、カーボンナノチューブ（例えば、非特許文献３参照。）、自己組織化単分子膜（例えば、非特許文献４参照。）、フタロシアニン、フラーレン、ペンタセンのそれぞれを利用したトランジスタなど、多数の技術が開示されている。 In the field of transistor research and development, it is said that there is a limit to size reduction, which is essential for realizing cheaper and higher speed operation. It is said that the reduction in the size reaches the physical limit and no significant performance improvement can be expected thereafter (for example, see Non-Patent Document 1). In order to overcome this difficulty, research has been conducted on semiconductor devices using materials and molecules that are smaller than the size that can be produced by semiconductor lithography technology and whose structural units are from angstroms to several nanometers. For example, a diode in which a donor molecule and an acceptor molecule are bonded (for example, see Non-Patent Document 2), a carbon nanotube (for example, see Non-Patent Document 3), a self-assembled monolayer (for example, see Non-Patent Document 4). )), And many other technologies such as transistors using phthalocyanine, fullerene, and pentacene.
また、微粒子を分子によってネットワーク化したトランジスタ（導体または半導体からなる微粒子とそれに結合した有機半導体分子によって導伝路が形成され、その導伝性が電界によって制御可能な半導体装置）が作製され、その有望性が見出されている（例えば、特許文献１、２参照。）。 In addition, a transistor in which fine particles are networked by molecules (a semiconductor device in which a conductive path is formed by fine particles made of a conductor or a semiconductor and an organic semiconductor molecule bonded to the fine particles, and the conductivity can be controlled by an electric field) is manufactured. Promising has been found (see, for example, Patent Documents 1 and 2).
これら次世代の半導体装置では、キャリア移動度が７．９×１０4ｃｍ2／Ｖｓと単結晶のシリコンに比べ約８０倍も高く、その将来性に多くの期待が掛かっているものもあり（例えば、非特許文献５参照。）、ナノ・分子スケールの半導体装置には多くの可能性が秘められている。 Some of these next-generation semiconductor devices have a carrier mobility of 7.9 × 10 4 cm 2 / Vs, which is about 80 times higher than that of single-crystal silicon, and have high expectations for their future ( For example, see Non-Patent Document 5.) Many possibilities are concealed in nano / molecular scale semiconductor devices.
しかし、これら発展途上の次世代半導体装置の研究では、新しい半導体材料の開発やその特性・物理の解明に関する研究が多く、現状の半導体技術で用いられている知見を単純にスライドし援用している場合が多々あるなど、半導体層・電極・絶縁膜・基板等についての材質や構造が総合的に考慮され、発現され得る特性の最適化が必ずしも行われているわけではない。 However, in the research of these next-generation semiconductor devices, there are many studies on the development of new semiconductor materials and the elucidation of their characteristics and physics, and the knowledge used in the current semiconductor technology is simply slid and used. In many cases, materials and structures of semiconductor layers, electrodes, insulating films, substrates, etc. are comprehensively considered, and optimization of characteristics that can be manifested is not necessarily performed.
全体の構造を考慮した研究や開発はまだまだ不十分な感は否めず、現在のシリコンを利用した半導体装置のキャリア移動度やオンオフ比などの特性を超える物質が発見されても、その他の部分で性能を発揮できない状況に遭遇し、物質そのものの高い性能が十分に発揮出来ない場合も考えられる。特に現状では今までの半導体技術で用いられていた電極構造・厚みを用いることが多いが、電極と半導体層のヘテロ界面はエネルギー障壁が生じる場所であり、キャリア輸送の律速になり得る。キャリアの発生源・吸い込み口である電極を含め、新規物質に適した構造にすることは、その特性を十分に引き出し、正しく評価する上で最も重要な事項の一つであると考えられる。 Research and development that considers the overall structure is still inadequate, and even if materials that exceed the characteristics such as carrier mobility and on / off ratio of semiconductor devices using current silicon are discovered, There may be a case where a situation where the performance cannot be exhibited is encountered and the high performance of the substance itself cannot be sufficiently exhibited. In particular, the electrode structure / thickness used in the conventional semiconductor technology is often used at present, but the heterointerface between the electrode and the semiconductor layer is a place where an energy barrier is generated, and can be a rate-determining carrier transport. It is considered to be one of the most important items to make the structure suitable for new substances, including the electrode that is the carrier generation source / suction port, to fully extract its characteristics and evaluate it properly.
基体上に形成されたソース電極およびドレイン電極上に、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電路からなるチャネル層を形成した電界効果型トランジスタが提案されている。このトランジスタのソース電極、ドレイン電極は、５０ｎｍの厚さに形成されている。このような高さの電極上に、上記導電路を形成した場合、電極とチャネル層との接触部分で断切れを生じることがある。これによって、トランジスタ特性の劣化、特にキャリアとラップの発生、チャネル層の電流値の低下、移動度の低下等が生じる。 A field effect transistor has been proposed in which a channel layer is formed on a source electrode and a drain electrode formed on a substrate by a conductive path formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles. ing. The source electrode and drain electrode of this transistor are formed to a thickness of 50 nm. When the conductive path is formed on the electrode having such a height, breakage may occur at the contact portion between the electrode and the channel layer. As a result, deterioration of transistor characteristics, in particular, generation of carriers and wraps, a decrease in channel layer current value, a decrease in mobility, and the like occur.
解決しようとする問題点は、電極とチャネル層との接触部分で断切れを生じることによって、トランジスタ特性の劣化が生じる点である。 The problem to be solved is that transistor characteristics are deteriorated by disconnection at the contact portion between the electrode and the channel layer.
本発明は、ソース電極、ドレイン電極の高さを調整して、ソース電極、ドレイン電極との接触領域でチャネル層を形成するもので、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成される層が断切れを生じさせないようにして、トランジスタ特性の向上を図ることを課題とする。 The present invention adjusts the height of a source electrode and a drain electrode to form a channel layer in a contact region with the source electrode and the drain electrode. A fine particle composed of a conductor or a semiconductor and an organic semiconductor molecule bonded to the fine particle It is an object of the present invention to improve the transistor characteristics by preventing the layer formed by the above from being cut off.
本発明の半導体装置は、基体上にソース電極とドレイン電極とを有し、前記ソース電極上とドレイン電極上とを含む前記ソース電極上とドレイン電極上との間の前記基体上に導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜を備えた半導体装置であって、前記ソース電極およびドレイン電極の前記基体上の厚さは、前記ソース電極およびドレイン電極が電極として使用できる抵抗率以下となる厚さ以上、２５ｎｍ以下であることを特徴とする。 The semiconductor device of the present invention has a source electrode and a drain electrode on a base, and a conductor or a semiconductor on the base between the source electrode and the drain electrode including the source electrode and the drain electrode. A semiconductor device comprising a conductive film formed of fine particles made of and organic semiconductor molecules bonded to the fine particles, wherein the thickness of the source electrode and the drain electrode on the substrate is such that the source electrode and the drain electrode are The thickness is not less than a resistivity that can be used as an electrode and is not more than 25 nm.
上記半導体装置では、前記ソース電極およびドレイン電極が電極として使用できる抵抗率以下となる厚さ以上、２５ｎｍ以下であることから、抵抗率が高くならず、かつ電極の厚さが薄くなったことにより、ソース電極上およびドレイン電極上に、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成される導電膜を形成した場合、電極上に形成される導電膜と基体上に形成される導電膜とが連続的に繋がって形成される。 In the semiconductor device, since the source electrode and the drain electrode have a thickness that is equal to or lower than a resistivity that can be used as an electrode and are 25 nm or less, the resistivity is not increased and the thickness of the electrode is reduced. When a conductive film is formed on the source electrode and the drain electrode by conductive or semiconductor fine particles and organic semiconductor molecules bonded to the fine particles, the conductive film formed on the electrode and the substrate are formed. The conductive film to be formed is continuously connected.
本発明の半導体装置は、基体上にソース電極とドレイン電極とを有し、前記ソース電極上とドレイン電極上とを含む前記ソース電極上とドレイン電極上との間の前記基体上に導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜を備えた半導体装置であって、前記ソース電極およびドレイン電極は前記基体に埋め込まれていることを特徴とする。 The semiconductor device of the present invention has a source electrode and a drain electrode on a base, and a conductor or a semiconductor on the base between the source electrode and the drain electrode including the source electrode and the drain electrode. A semiconductor device comprising a conductive film formed of fine particles made of and organic semiconductor molecules bonded to the fine particles, wherein the source electrode and the drain electrode are embedded in the substrate.
上記半導体装置では、ソース電極およびドレイン電極は前記基体に埋め込まれていることから、基体表面とソース電極表面およびドレイン電極表面との段差が解消され、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成される導電膜をソース電極およびドレイン電極に重なるように形成した場合、電極上に形成される導電膜と基体上に形成される導電膜とが断切れを生じることなく連続的に繋がった状態に形成される。 In the semiconductor device, since the source electrode and the drain electrode are embedded in the substrate, the step between the substrate surface, the source electrode surface, and the drain electrode surface is eliminated, and fine particles made of a conductor or a semiconductor are combined with the fine particles. When the conductive film formed by organic semiconductor molecules is formed so as to overlap the source electrode and the drain electrode, the conductive film formed on the electrode and the conductive film formed on the substrate are continuous without being disconnected. It is formed in a connected state.
本発明の半導体装置の製造方法は、基体上にソース電極とドレイン電極とを有し、前記ソース電極上とドレイン電極上とを含む前記ソース電極上とドレイン電極上との間の前記基体上に導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜を備えた半導体装置の製造方法であって、前記ソース電極およびドレイン電極を形成する工程は、前記基体に電極形成溝を形成する工程と、前記電極形成溝内に密着層を形成する工程と、前記電極形成溝内を埋め込むように前記密着層を介して電極形成材料を成膜する工程と、前記基体上の余剰な前記電極形成材料および前記密着層を除去して、前記電極形成溝の内部に残した前記電極形成材料で前記ソース電極およびドレイン電極を形成する工程とからなることを特徴とする The method for manufacturing a semiconductor device according to the present invention includes a source electrode and a drain electrode on a substrate, and the substrate includes the source electrode and the drain electrode, and includes the source electrode and the drain electrode. A method of manufacturing a semiconductor device comprising a conductive film formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles, wherein the step of forming the source electrode and the drain electrode comprises the steps of: Forming a formation groove; forming an adhesion layer in the electrode formation groove; forming an electrode forming material through the adhesion layer so as to embed the electrode formation groove; Removing the excessive electrode forming material and the adhesion layer, and forming the source electrode and the drain electrode with the electrode forming material left inside the electrode forming groove, etc. Characterized in that it comprises
上記半導体装置の製造方法では、ソース電極およびドレイン電極が前記基体に埋め込まれるように形成されることから、基体表面とソース電極表面およびドレイン電極表面との段差が解消され、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成される導電膜をソース電極およびドレイン電極に重なるように形成した場合、電極上に形成される導電膜と基体上に形成される導電膜とが断切れを生じることなく連続的に繋がった状態に形成される。 In the manufacturing method of the semiconductor device, since the source electrode and the drain electrode are formed so as to be embedded in the substrate, the step between the substrate surface and the source electrode surface and the drain electrode surface is eliminated, and the fine particles made of a conductor or a semiconductor When the conductive film formed by the organic semiconductor molecules combined with the fine particles is formed so as to overlap the source electrode and the drain electrode, the conductive film formed on the electrode is disconnected from the conductive film formed on the substrate. It forms in the state connected continuously, without producing a cut.
本発明の半導体装置およびその製造方法によれば、基体とソース電極、ドレイン電極との段差が低減もしくは解消されているため、半導体層（チャネル層）と電極の接触面での断切れの発しを無くすことができる。これによって、電極との界面でのキャリアトラップの減少、半導体層と電極との接触面積が大きくなることによる電流値の向上、移動度の向上が図れるという利点がある。また、半導体層の形成過程での断切れを無くすことができるので、製造工程での不確定要素を無くすことができ、均一な半導体層を形成することができる。これによって、半導体装置の性能向上、信頼性の向上を図ることができるという利点がある。 According to the semiconductor device and the method of manufacturing the same of the present invention, the step between the base and the source electrode and the drain electrode is reduced or eliminated, so that a break occurs at the contact surface between the semiconductor layer (channel layer) and the electrode. It can be lost. As a result, there are advantages in that carrier traps at the interface with the electrode can be reduced, the current value can be improved and the mobility can be improved by increasing the contact area between the semiconductor layer and the electrode. In addition, since the break in the process of forming the semiconductor layer can be eliminated, uncertain elements in the manufacturing process can be eliminated, and a uniform semiconductor layer can be formed. This has the advantage that the performance and reliability of the semiconductor device can be improved.
本発明の半導体装置に係る一実施の形態の第１例を、図１の模式的に示した概略構成断面図によって説明する。 A first example of an embodiment of a semiconductor device according to the present invention will be described with reference to the schematic configuration cross-sectional view schematically shown in FIG.
図１に示すように、基体１１は、例えばシリコン基板２１上に絶縁膜２２が形成されたものである。この絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜で、例えば１５０ｎｍの厚さに形成されている。上記絶縁膜２２上には、下地の絶縁膜２２と後に形成される金属電極との密着性を高めるために、密着層１３が形成されている。この密着層１３は、例えば、真空蒸着装置によって、クロムを０．５ｎｍの厚さに蒸着して形成される。この密着層１３には、ニッケル、クロム、チタン、銅、またはこれらの合金を用いることができる。 As shown in FIG. 1, the base body 11 is formed by, for example, an insulating film 22 formed on a silicon substrate 21. The insulating film 22 is, for example, a silicon oxide (SiO 2 ) film, and has a thickness of, for example, 150 nm. An adhesive layer 13 is formed on the insulating film 22 in order to improve the adhesion between the underlying insulating film 22 and a metal electrode to be formed later. The adhesion layer 13 is formed, for example, by vapor-depositing chromium to a thickness of 0.5 nm by a vacuum vapor deposition apparatus. For the adhesion layer 13, nickel, chromium, titanium, copper, or an alloy thereof can be used.
上記密着層１３上には電極（例えば、ソース電極、ドレイン電極）１５が形成されている、この電極１５は、例えば、真空蒸着装置によって、金（Ａｕ）を１５ｎｍの厚さに蒸着して形成した。この電極１５は、金、アルミニウム、パラジウム、白金、銀、銅、またはこれらの合金で形成することも構わない。上記電極１５は、上記基体１１上の厚さが、電極として使用できる抵抗率以下となる厚さ以上、２５ｎｍ以下に形成されている。この電極の厚さの限定理由については後に説明する製造工程の項目で詳述する。 Electrodes (for example, a source electrode and a drain electrode) 15 are formed on the adhesion layer 13, and this electrode 15 is formed by evaporating gold (Au) to a thickness of 15 nm using, for example, a vacuum deposition apparatus. did. The electrode 15 may be formed of gold, aluminum, palladium, platinum, silver, copper, or an alloy thereof. The electrode 15 is formed so that the thickness on the substrate 11 is not less than a resistivity that can be used as an electrode and not more than 25 nm. The reason for limiting the thickness of the electrode will be described in detail in the item of the manufacturing process described later.
さらに、上記基体１１上には上記電極１５に接続する導電膜（図示せず）が形成されている。この導電膜は、例えば、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成されたものである。この微粒子には、金、パラジウム、白金、クロム、ニッケル、またはこれらの合金を用いてもよい。ここで微粒子は平均粒径をｒAVE、微粒子の粒径の標準偏差をσとしたとき、σ／ｒAVE≦０．５を満足することが好ましい。尚、ｒAVEの範囲として５．０×１０-10ｍ≦ｒAVE≦１．０×１０-6ｍ、好ましくは５．０×１０-10ｍ≦ｒAVE≦１．０×１０-8ｍであることが望ましい。 Further, a conductive film (not shown) connected to the electrode 15 is formed on the base 11. This conductive film is formed by, for example, fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles. Gold, palladium, platinum, chromium, nickel, or an alloy thereof may be used for the fine particles. Here microparticles of mean particle size r AVE, when the standard deviation of the particle size of the fine particles was sigma, it is preferable to satisfy the σ / r AVE ≦ 0.5. The range of r AVE is 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −6 m, preferably 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −8 m. It is desirable that
上記半導体装置では、電極が電極として使用できる抵抗率以下となる厚さ以上、２５ｎｍ以下であることから、抵抗率が高くならず、かつ電極の厚さが薄くなったことにより、電極上に、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成される導電膜を形成した場合、電極１５上に形成される導電膜と基体１１上に形成される導電膜とが断切れを生じることなく、連続的に繋がって形成されるようになる。 In the semiconductor device, since the electrode has a thickness that is equal to or lower than a resistivity that can be used as an electrode and is 25 nm or less, the resistivity does not increase and the thickness of the electrode is reduced. When a conductive film formed by fine particles made of a conductor or semiconductor and organic semiconductor molecules bonded to the fine particles is formed, the conductive film formed on the electrode 15 and the conductive film formed on the substrate 11 are disconnected. Without being produced, it is formed continuously connected.
次に、上記半導体装置の製造方法に係る一例を、図２の模式的に示した製造工程断面図によって説明する。 Next, an example of the method for manufacturing the semiconductor device will be described with reference to a manufacturing process sectional view schematically shown in FIG.
図２（１）に示すように、基体１１上にマスク層１２を形成する。上記基体１１は、例えばシリコン基板２１上に絶縁膜２２が形成されたものである。この絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜で、例えば１５０ｎｍの厚さに形成されている。 As shown in FIG. 2A, a mask layer 12 is formed on the substrate 11. For example, the base 11 is formed by forming an insulating film 22 on a silicon substrate 21. The insulating film 22 is, for example, a silicon oxide (SiO 2 ) film, and has a thickness of, for example, 150 nm.
上記マスク層１２は、例えば回転塗布法によりレジストを塗布して形成する。このレジストには、ポジ型レジストもしくはネガ型レジストのいずれを用いてもよい。ここでは、一例としてポジ型レジストを用いる。次いで、リソグラフィー技術によって、最終的に作製したい電極構造に適したマスク（図示せず）を用いてレジストに紫外線を照射し、現像液によって紫外線の当たった部分を除去して、電極を形成する領域上を開口したマスク層１２を形成する。 The mask layer 12 is formed by applying a resist by, for example, a spin coating method. As this resist, either a positive resist or a negative resist may be used. Here, a positive resist is used as an example. Next, the resist is irradiated with ultraviolet rays by a lithography technique using a mask (not shown) suitable for the electrode structure to be finally produced, and a portion exposed to the ultraviolet rays is removed by a developer to form an electrode. A mask layer 12 having an upper opening is formed.
次に、図２（２）に示すように、下地の酸化シリコンからなる絶縁膜２２と後に形成される金属電極との密着性を高めるために、上記マスク層１２の開口部内の上記基体１１表面に、密着層１３を形成する。この密着層１３は、例えば、真空蒸着装置によって、クロムを０．５ｎｍの厚さに蒸着して形成した。この密着層１３には、ニッケル、クロム、チタン、銅、またはこれらの合金を用いることができる。 Next, as shown in FIG. 2 (2), the surface of the base 11 in the opening of the mask layer 12 in order to improve the adhesion between the underlying insulating film 22 made of silicon oxide and the metal electrode to be formed later. Then, the adhesion layer 13 is formed. This adhesion layer 13 was formed by evaporating chromium to a thickness of 0.5 nm using, for example, a vacuum deposition apparatus. For the adhesion layer 13, nickel, chromium, titanium, copper, or an alloy thereof can be used.
その後、上記密着層１３上に電極形成膜１４を形成する、この電極形成膜１４は、例えば、真空蒸着装置によって、金（Ａｕ）を１５ｎｍの厚さに蒸着して形成した。この電極形成膜１４は、金、アルミニウム、パラジウム、白金、銀、銅、またはこれらの合金で形成することも構わない。 Thereafter, an electrode forming film 14 is formed on the adhesion layer 13. The electrode forming film 14 is formed by evaporating gold (Au) to a thickness of 15 nm using, for example, a vacuum evaporation apparatus. The electrode forming film 14 may be formed of gold, aluminum, palladium, platinum, silver, copper, or an alloy thereof.
その後、上記マスク層１２を除去する。ここでは、リムーバーにより除去した。この結果、図２（３）に示すように、基体１１上に密着層１３を介してソース電極、ドレイン電極となる電極１５が形成される。 Thereafter, the mask layer 12 is removed. Here, it was removed by a remover. As a result, as shown in FIG. 2 (3), an electrode 15 serving as a source electrode and a drain electrode is formed on the base 11 via the adhesion layer 13.
次に、アミノ基を有する分子が表面に多数結合した金微粒子（直径約５ｎｍ）からなるレングミュール（Langmuir）膜（金微粒子単層膜）を水面上に単層で十分広い領域（上記で作製した電極（ソース及びドレイン電極）間が金微粒子単層膜によって連続的に繋がる程度）に形成し、上記電極１５が形成された基体１１上に転写する。ここで微粒子は平均粒径をｒAVE、微粒子の粒径の標準偏差をσとしたとき、σ／ｒAVE≦０．５を満足することが好ましい。尚、ｒAVEの範囲として５．０×１０-10ｍ≦ｒAVE≦１．０×１０-6ｍ、好ましくは５．０×１０-10ｍ≦ｒAVE≦１．０×１０-8ｍであることが望ましい。微粒子は金以外に、パラジウム、白金、クロム、ニッケルを用いてもよい。 Next, a Langmuir film (gold fine particle monolayer film) composed of gold fine particles (diameter of about 5 nm) in which many molecules having amino groups are bonded to the surface is formed in a single layer on a water surface with a sufficiently wide area (prepared above). The electrodes (source and drain electrodes) are continuously connected by the gold fine particle monolayer film) and transferred onto the substrate 11 on which the electrode 15 is formed. Here microparticles of mean particle size r AVE, when the standard deviation of the particle size of the fine particles was sigma, it is preferable to satisfy the σ / r AVE ≦ 0.5. The range of r AVE is 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −6 m, preferably 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −8 m. It is desirable that In addition to gold, the fine particles may be palladium, platinum, chromium, or nickel.
次に、基体１１上の水分が十分蒸発するまで自然乾燥し、４,４’−ビフェニルジチオールを有機溶媒に溶かした溶液に数時間浸漬させ、その溶液から取り出し、エタノール等の有機溶媒によってシリコン基板表面を数回すすぎ、溶媒を自然乾燥させ、金微粒子を分子で繋ぎネットワーク化させる。 Next, it is naturally dried until the water on the substrate 11 is sufficiently evaporated, immersed in a solution in which 4,4′-biphenyldithiol is dissolved in an organic solvent for several hours, taken out from the solution, and then a silicon substrate with an organic solvent such as ethanol. The surface is rinsed several times, the solvent is naturally dried, and gold fine particles are connected by molecules to form a network.
その結果、図３の電子顕微鏡（ＳＥＭ）写真に示すように、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって二次元的にネットワーク化された金属微粒子からなる導電膜は、電極１５との接触箇所において、断切れを生じることなく形成される。このときの上記電極１５の幅は５μｍである。 As a result, as shown in the electron microscope (SEM) photograph of FIG. 3, the conductive film made of metal fine particles two-dimensionally networked by fine particles made of a conductor or semiconductor and organic semiconductor molecules bonded to the fine particles, The contact portion with the electrode 15 is formed without breakage. The width of the electrode 15 at this time is 5 μm.
一方、図４の電子顕微鏡（ＳＥＭ）写真に示すように、電極の厚さが５０ｎｍのものでは、上記同様なプロセスによって、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって二次元的にネットワーク化された金属微粒子からなる導電膜は、電極１５との接触箇所において、断切れを生じていた。このときの電極の幅は５μｍである。 On the other hand, as shown in the electron microscope (SEM) photograph of FIG. 4, when the electrode has a thickness of 50 nm, a conductive or semiconductor fine particle and an organic semiconductor molecule bonded to the fine particle are separated by the same process as described above. The conductive film made of the metal fine particles networked in a dimensionally disconnected at the contact point with the electrode 15. The width of the electrode at this time is 5 μm.
このように、電極１５の厚さを薄くすることによって、電極１５との接触部における上記導電膜は、２次元的ネットワークを保った構造を実現することができる。 Thus, by reducing the thickness of the electrode 15, the conductive film in the contact portion with the electrode 15 can realize a structure in which a two-dimensional network is maintained.
また、上記電極１５自体の抵抗率を測定した。その結果を図５に示す。この測定では、電極１５に金電極を用いた。この図５では、縦軸にドレイン電流を示し、横軸にドレイン電圧を示し、１０ｎｍの厚さの電極の場合と２５ｎｍの厚さの電極の場合を示した。 Further, the resistivity of the electrode 15 itself was measured. The result is shown in FIG. In this measurement, a gold electrode was used as the electrode 15. In FIG. 5, the vertical axis indicates the drain current, the horizontal axis indicates the drain voltage, and the case of an electrode having a thickness of 10 nm and the case of an electrode having a thickness of 25 nm are shown.
図５に示すように、電極の厚さが２５ｎｍでは、抵抗率ρが１．３２×１０-4Ωcｍであり、電極の厚さが１０ｎｍでは、抵抗率ρが９．５７×１０-4Ωcｍであった。このため、電極の厚さはより好ましくは２５ｎｍと、厚さが厚い方が好ましい。また、電極の厚さが１０ｎｍよりも薄くなると電極を構成する金属材料の結晶性が著しく悪化する。この点からも、電極の厚さは１０ｎｍ以上が必要となる。 As shown in FIG. 5, when the electrode thickness is 25 nm, the resistivity ρ is 1.32 × 10 −4 Ωcm, and when the electrode thickness is 10 nm, the resistivity ρ is 9.57 × 10 −4 Ωcm. Met. For this reason, the thickness of the electrode is more preferably 25 nm, and the thicker one is preferable. Further, when the electrode thickness is thinner than 10 nm, the crystallinity of the metal material constituting the electrode is remarkably deteriorated. Also from this point, the thickness of the electrode is required to be 10 nm or more.
また、直径約５ｎｍの金微粒子を用いてレングミュール（Langmuir）膜を形成する場合は、それが連続的に繋る必要がある電極の厚さによるソース電極、ドレイン電極間の上記導電膜の抵抗率の分布を測定した。電極の厚さが５０ｎｍの場合、図６に示すように、導電膜の抵抗率の分布は、１０-1Ωｃｍ程度から１０6Ωｃｍ程度と広い範囲に分布した。一方、電極の厚さが１５ｎｍの場合、図７に示すように、導電膜の抵抗率の分布は、１０Ωｃｍ程度から１０2Ωｃｍ程度と狭い範囲に分布した。また、この分布傾向は、電極の厚さが２５ｎｍの場合にも同様に見られた。これは、電極の厚さが薄くなれば、上記導電膜は断切れを生じることなく形成されることを意味している。すなわち、電極の厚さを２５ｎｍ以下とすれば、導電膜は、ウエハ間においてほぼ均一に形成することが可能になる。 Further, when a Langmuir film is formed using gold fine particles having a diameter of about 5 nm, the resistance of the conductive film between the source electrode and the drain electrode depending on the thickness of the electrode that needs to be continuously connected. The rate distribution was measured. When the thickness of the electrode was 50 nm, as shown in FIG. 6, the resistivity distribution of the conductive film was distributed over a wide range from about 10 −1 Ωcm to about 10 6 Ωcm. On the other hand, when the electrode thickness was 15 nm, as shown in FIG. 7, the resistivity distribution of the conductive film was distributed in a narrow range of about 10 Ωcm to about 10 2 Ωcm. This distribution tendency was also observed when the electrode thickness was 25 nm. This means that when the thickness of the electrode is reduced, the conductive film is formed without breaking. That is, if the thickness of the electrode is 25 nm or less, the conductive film can be formed almost uniformly between the wafers.
このように、上記厚さの薄い電極に形成された導電膜をチャネル層に用いたトランジスタでは、移動度が、最大で１０5倍程度改善し、１０-2ｃｍ2／Ｖｓ程度になった。 As described above, in the transistor using the conductive film formed on the thin electrode as the channel layer, the mobility is improved by about 10 5 times at the maximum, and is about 10 −2 cm 2 / Vs.
次に、本発明の半導体装置に係る一実施の形態の第２例を、図８の模式的に示した概略構成断面図によって説明する。 Next, a second example of the embodiment of the semiconductor device according to the present invention will be described with reference to the schematic configuration sectional view schematically shown in FIG.
図８に示すように、基体１１は、例えばシリコン基板２１上に絶縁膜２２が形成されたものである。この絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜で、例えば１５０ｎｍの厚さに形成されている。上記絶縁膜２２には、電極形成溝５１が形成され、この電極形成溝５１の内面には、下地の絶縁膜２２と後に形成される金属電極との密着性を高めるために、密着層５２が形成されている。この密着層５２は、例えば、真空蒸着装置によって、クロムを０．５ｎｍの厚さに蒸着して形成される。この密着層５２には、ニッケル、クロム、チタン、銅、またはこれらの合金を用いることができる。 As shown in FIG. 8, the base body 11 is formed by, for example, an insulating film 22 formed on a silicon substrate 21. The insulating film 22 is, for example, a silicon oxide (SiO 2 ) film, and has a thickness of, for example, 150 nm. An electrode forming groove 51 is formed in the insulating film 22, and an adhesion layer 52 is formed on the inner surface of the electrode forming groove 51 in order to improve adhesion between the underlying insulating film 22 and a metal electrode to be formed later. Is formed. The adhesion layer 52 is formed, for example, by vapor-depositing chromium to a thickness of 0.5 nm by a vacuum vapor deposition apparatus. For the adhesion layer 52, nickel, chromium, titanium, copper, or an alloy thereof can be used.
さらに、上記電極形成溝５１の内部には、上記密着層５２を介して電極５３が形成されている。この電極５３は、金、アルミニウム、パラジウム、白金、銀、銅、またはこれらの合金で形成することができる。そして、上記絶縁膜２２表面に対して上記電極５３は平坦化されている。 Further, an electrode 53 is formed in the electrode forming groove 51 through the adhesion layer 52. The electrode 53 can be formed of gold, aluminum, palladium, platinum, silver, copper, or an alloy thereof. The electrode 53 is flattened with respect to the surface of the insulating film 22.
さらに、上記基体１１上には上記電極５３に接続する導電膜５４が形成されている。この導電膜５４は、例えば、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成されたものである。この微粒子には、金、パラジウム、白金、クロム、ニッケル、またはこれらの合金を用いてもよい。ここで微粒子は平均粒径をｒAVE、微粒子の粒径の標準偏差をσとしたとき、σ／ｒAVE≦０．５を満足することが好ましい。尚、ｒAVEの範囲として５．０×１０-10ｍ≦ｒAVE≦１．０×１０-6ｍ、好ましくは５．０×１０-10ｍ≦ｒAVE≦１．０×１０-8ｍであることが望ましい。 Further, a conductive film 54 connected to the electrode 53 is formed on the base 11. The conductive film 54 is formed by, for example, fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles. Gold, palladium, platinum, chromium, nickel, or an alloy thereof may be used for the fine particles. Here microparticles of mean particle size r AVE, when the standard deviation of the particle size of the fine particles was sigma, it is preferable to satisfy the σ / r AVE ≦ 0.5. The range of r AVE is 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −6 m, preferably 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −8 m. It is desirable that
上記半導体装置では、電極５３は上記基体１１（絶縁膜２２）に埋め込まれていることから、基体１１表面と電極５３表面との段差が解消され、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成される導電膜５４を電極５３に重なるように形成した場合、電極５３上に形成される導電膜５４と基体１１上に形成される導電膜５４とが断切れを生じることなく連続的に繋がった状態に形成される。 In the semiconductor device, since the electrode 53 is embedded in the base 11 (insulating film 22), the step between the surface of the base 11 and the surface of the electrode 53 is eliminated, and fine particles made of a conductor or a semiconductor are combined with the fine particles. When the conductive film 54 formed of organic semiconductor molecules is formed so as to overlap the electrode 53, the conductive film 54 formed on the electrode 53 and the conductive film 54 formed on the substrate 11 are disconnected. It is formed in a continuously connected state.
次に、上記半導体装置の製造方法に係る一例を、図９および図１０の模式的に示した製造工程断面図によって説明する。 Next, an example of the method for manufacturing the semiconductor device will be described with reference to the manufacturing process sectional views schematically shown in FIGS.
図９（１）に示すように、基体１１上にマスク層１２を形成する。上記基体１１は、例えばシリコン基板２１上に絶縁膜２２が形成されたものである。この絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜で、例えば１５０ｎｍの厚さに形成されている。 As shown in FIG. 9A, a mask layer 12 is formed on the substrate 11. For example, the base 11 is formed by forming an insulating film 22 on a silicon substrate 21. The insulating film 22 is, for example, a silicon oxide (SiO 2 ) film, and has a thickness of, for example, 150 nm.
上記マスク層１２は、例えば回転塗布法によりレジストを塗布して形成する。このレジストには、ポジ型レジストもしくはネガ型レジストのいずれを用いてもよい。ここでは、一例としてポジ型レジストを用いる。次いで、リソグラフィー技術によって、最終的に作製したい電極構造に適したマスク（図示せず）を用いてレジストに紫外線を照射し、現像液によって紫外線の当たった部分を除去して、電極を形成する領域上を開口したマスク層１２を形成する。 The mask layer 12 is formed by applying a resist by, for example, a spin coating method. As this resist, either a positive resist or a negative resist may be used. Here, a positive resist is used as an example. Next, the resist is irradiated with ultraviolet rays by a lithography technique using a mask (not shown) suitable for the electrode structure to be finally produced, and a portion exposed to the ultraviolet rays is removed by a developer to form an electrode. A mask layer 12 having an upper opening is formed.
次に、反応性イオンエッチングにより上記絶縁膜２２をエッチングして電極形成溝５１となる凹みを形成する。その後、リムーバーによりレジストを除去する。 Next, the insulating film 22 is etched by reactive ion etching to form a recess that becomes the electrode formation groove 51. Thereafter, the resist is removed by a remover.
次に、図９（２）に示すように、下地の酸化シリコンからなる絶縁膜２２と後に形成される金属電極との密着性を高めるために、上記電極形成溝５１の内面および上記絶縁膜２２表面に、密着層５２を形成する。この密着層５２は、例えば、真空蒸着装置によって、クロムを０．５ｎｍの厚さに蒸着して形成した。この密着層５２には、ニッケル、クロム、チタン、銅、またはこれらの合金を用いることができる。 Next, as shown in FIG. 9B, in order to improve the adhesion between the underlying insulating film 22 made of silicon oxide and the metal electrode to be formed later, the inner surface of the electrode forming groove 51 and the insulating film 22 are formed. An adhesion layer 52 is formed on the surface. The adhesion layer 52 is formed by vapor-depositing chromium to a thickness of 0.5 nm using, for example, a vacuum deposition apparatus. For the adhesion layer 52, nickel, chromium, titanium, copper, or an alloy thereof can be used.
その後、上記密着層５２を介して上記電極形成溝５１を埋め込む電極形成膜５５を形成する。この電極形成膜５５は、例えば、真空蒸着装置によって、金（Ａｕ）を数１０ｎｍの厚さに蒸着して形成した。この電極形成膜５５の厚さは、上記電極形成溝５１を完全に埋め込むように形成されるため、上記電極形成溝５１の深さによって適宜決定される。この電極形成膜５５は、金、アルミニウム、パラジウム、白金、銀、銅、またはこれらの合金で形成することも構わない。 Thereafter, an electrode forming film 55 is formed to fill the electrode forming groove 51 with the adhesion layer 52 interposed therebetween. The electrode forming film 55 is formed by evaporating gold (Au) to a thickness of several tens of nm using, for example, a vacuum evaporation apparatus. Since the thickness of the electrode forming film 55 is formed so as to completely fill the electrode forming groove 51, it is appropriately determined depending on the depth of the electrode forming groove 51. The electrode forming film 55 may be formed of gold, aluminum, palladium, platinum, silver, copper, or an alloy thereof.
その後、化学的機械研磨（Chemical Mechanical Polishing（ＣＭＰ））により、絶縁膜２２上の余剰な電極形成膜５５、密着層５２を除去し、図９（３）に示すように、電極形成溝５１の内部に密着層５２を介してソース電極、ドレイン電極となるもので電極形成膜５５からなる電極５３が形成される。その際、絶縁膜２２表面に対して電極５３表面は平坦化されている。 Thereafter, excess electrode forming film 55 and adhesion layer 52 on insulating film 22 are removed by chemical mechanical polishing (CMP), and as shown in FIG. An electrode 53 made of an electrode forming film 55 is formed inside the electrode forming film 55 to serve as a source electrode and a drain electrode through an adhesion layer 52. At that time, the surface of the electrode 53 is flattened with respect to the surface of the insulating film 22.
次に、アミノ基を有する分子が表面に多数結合した金微粒子（直径約５ｎｍ）からなるレングミュール（Langmuir）膜（金微粒子単層膜）を水面上に単層で十分広い領域（上記で作製した電極（ソース及びドレイン電極）間が金微粒子単層膜によって連続的に繋がる程度）に形成し、上記電極５３が形成された基体１１上に転写する。ここで微粒子は平均粒径をｒAVE、微粒子の粒径の標準偏差をσとしたとき、σ／ｒAVE≦０．５を満足することが好ましい。尚、ｒAVEの範囲として５．０×１０-10ｍ≦ｒAVE≦１．０×１０-6ｍ、好ましくは５．０×１０-10ｍ≦ｒAVE≦１．０×１０-8ｍであることが望ましい。微粒子は金以外に、パラジウム、白金、クロム、ニッケルを用いてもよい。 Next, a Langmuir film (gold fine particle monolayer film) composed of gold fine particles (diameter of about 5 nm) in which many molecules having amino groups are bonded to the surface is formed in a single layer on a water surface with a sufficiently wide area (prepared above). The electrodes (source and drain electrodes) are continuously connected by the gold fine particle monolayer film) and transferred onto the substrate 11 on which the electrode 53 is formed. Here microparticles of mean particle size r AVE, when the standard deviation of the particle size of the fine particles was sigma, it is preferable to satisfy the σ / r AVE ≦ 0.5. The range of r AVE is 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −6 m, preferably 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −8 m. It is desirable that In addition to gold, the fine particles may be palladium, platinum, chromium, or nickel.
次に、基体１１上の水分が十分蒸発するまで自然乾燥し、４,４’−ビフェニルジチオールを有機溶媒に溶かした溶液に数時間浸漬させ、その溶液から取り出し、エタノール等の有機溶媒によってシリコン基板表面を数回すすぎ、溶媒を自然乾燥させ、金微粒子を分子で繋ぎネットワーク化させ、図１０（４）に示すように、電極５３上に接続するもので、導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜５４を形成する。 Next, it is naturally dried until the water on the substrate 11 is sufficiently evaporated, immersed in a solution in which 4,4′-biphenyldithiol is dissolved in an organic solvent for several hours, taken out from the solution, and then a silicon substrate with an organic solvent such as ethanol. The surface is rinsed several times, the solvent is naturally dried, the gold fine particles are connected by molecules to form a network, and connected to the electrode 53 as shown in FIG. 10 (4). A conductive film 54 formed of organic semiconductor molecules bonded to the is formed.
上記半導体装置の製造方法では、ソース電極およびドレイン電極となる電極５３が基体１１の絶縁膜２２に埋め込まれるように形成されることから、基体１１（絶縁膜２２）表面とソース電極およびドレイン電極の各電極５３表面との段差が解消され、上記導電膜５４を各電極５３に重なるように形成した場合、電極５３上に形成される導電膜５４と絶縁膜２２上に形成される導電膜５４とが断切れを生じることなく連続的に繋がった状態に形成される。 In the semiconductor device manufacturing method, since the electrode 53 to be the source electrode and the drain electrode is formed so as to be embedded in the insulating film 22 of the base 11, the surface of the base 11 (insulating film 22), the source electrode and the drain electrode When the step with the surface of each electrode 53 is eliminated and the conductive film 54 is formed so as to overlap each electrode 53, the conductive film 54 formed on the electrode 53 and the conductive film 54 formed on the insulating film 22 Are formed in a continuously connected state without breaking.
上記各半導体装置およびその製造方法によれば、基体（絶縁膜２２）とソース電極、ドレイン電極となる各電極との段差が低減もしくは解消されているため、導電層で形成される半導体層（チャネル層）と電極との接触面での断切れの発生を無くすことができる。これによって、電極との界面でのキャリアトラップの減少、半導体層と電極との接触面積が大きくなることによる電流値の向上、移動度の向上が図れるという利点がある。また、半導体層の形成過程での断切れを無くすことができるので、製造工程での不確定要素を無くすことができ、均一な半導体層を形成することができる。これによって、半導体装置の性能向上、信頼性の向上を図ることができるという利点がある。 According to each of the semiconductor devices and the manufacturing method thereof, the step between the base (insulating film 22) and each of the electrodes serving as the source electrode and the drain electrode is reduced or eliminated. The occurrence of breakage at the contact surface between the layer) and the electrode can be eliminated. As a result, there are advantages in that carrier traps at the interface with the electrode can be reduced, the current value can be improved and the mobility can be improved by increasing the contact area between the semiconductor layer and the electrode. In addition, since the break in the process of forming the semiconductor layer can be eliminated, uncertain elements in the manufacturing process can be eliminated, and a uniform semiconductor layer can be formed. This has the advantage that the performance and reliability of the semiconductor device can be improved.
１１…基体、１５…電極（ソース電極、ドレイン電極）
11 ... Substrate, 15 ... Electrode (source electrode, drain electrode)
Claims (3)
前記ソース電極上とドレイン電極上とを含む前記ソース電極上とドレイン電極上との間の前記基体上に導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜を備えた半導体装置であって、
前記ソース電極およびドレイン電極の前記基体上の厚さは、前記ソース電極およびドレイン電極が電極として使用できる抵抗率以下となる厚さ以上、２５ｎｍ以下である
ことを特徴とする半導体装置。 A source electrode and a drain electrode on the substrate;
A conductive film formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles on the substrate between the source electrode and the drain electrode including the source electrode and the drain electrode. A semiconductor device comprising:
A thickness of the source electrode and the drain electrode on the base is not less than a thickness at which the source electrode and the drain electrode can be used as an electrode, and is not less than 25 nm.
前記ソース電極上とドレイン電極上とを含む前記ソース電極上とドレイン電極上との間の前記基体上に導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜を備えた半導体装置であって、
前記ソース電極およびドレイン電極は前記基体に埋め込まれている
ことを特徴とする半導体装置。 A source electrode and a drain electrode on the substrate;
A conductive film formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles on the substrate between the source electrode and the drain electrode including the source electrode and the drain electrode. A semiconductor device comprising:
The semiconductor device, wherein the source electrode and the drain electrode are embedded in the base.
前記ソース電極上とドレイン電極上とを含む前記ソース電極上とドレイン電極上との間の前記基体上に導体もしくは半導体からなる微粒子とこの微粒子と結合した有機半導体分子とによって形成された導電膜を備えた半導体装置の製造方法であって、
前記ソース電極およびドレイン電極を形成する工程は、
前記基体に電極形成溝を形成する工程と、
前記電極形成溝内に密着層を形成する工程と、
前記電極形成溝内を埋め込むように前記密着層を介して電極形成材料を成膜する工程と、
前記基体上の余剰な前記電極形成材料および前記密着層を除去して、前記電極形成溝の内部に残した前記電極形成材料で前記ソース電極およびドレイン電極を形成する工程とからなる
ことを特徴とする半導体装置の製造方法。
A source electrode and a drain electrode on the substrate;
A conductive film formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles on the substrate between the source electrode and the drain electrode including the source electrode and the drain electrode. A method of manufacturing a semiconductor device comprising:
The step of forming the source electrode and the drain electrode includes:
Forming an electrode forming groove in the substrate;
Forming an adhesion layer in the electrode formation groove;
Forming an electrode forming material through the adhesion layer so as to fill the electrode forming groove;
Removing the surplus electrode forming material and the adhesion layer on the substrate, and forming the source electrode and the drain electrode with the electrode forming material left inside the electrode forming groove. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005226180A JP2007042905A (en) | 2005-08-04 | 2005-08-04 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005226180A JP2007042905A (en) | 2005-08-04 | 2005-08-04 | Semiconductor device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007042905A true JP2007042905A (en) | 2007-02-15 |
Family
ID=37800602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005226180A Pending JP2007042905A (en) | 2005-08-04 | 2005-08-04 | Semiconductor device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007042905A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101629688B1 (en) * | 2015-05-15 | 2016-06-14 | 건국대학교 산학협력단 | Transistor-nonvolatile menory device and method for fabricating the same using atomic force microscope |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823102A (en) * | 1994-07-08 | 1996-01-23 | Matsushita Electric Ind Co Ltd | Electronic component and manufacture thereof |
| JP2003258164A (en) * | 2002-03-01 | 2003-09-12 | Fuji Xerox Co Ltd | Organo-electronic device and its fabricating method |
| JP2004088090A (en) * | 2002-07-02 | 2004-03-18 | Sony Corp | Semiconductor device and its manufacturing method |
| JP2004515928A (en) * | 2000-12-08 | 2004-05-27 | シーメンス アクチエンゲゼルシヤフト | Organic field effect transistor, OFET structuring method and integrated circuit |
| JP2004356538A (en) * | 2003-05-30 | 2004-12-16 | Canon Inc | Organic semiconductor transistor |
-
2005
- 2005-08-04 JP JP2005226180A patent/JP2007042905A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823102A (en) * | 1994-07-08 | 1996-01-23 | Matsushita Electric Ind Co Ltd | Electronic component and manufacture thereof |
| JP2004515928A (en) * | 2000-12-08 | 2004-05-27 | シーメンス アクチエンゲゼルシヤフト | Organic field effect transistor, OFET structuring method and integrated circuit |
| JP2003258164A (en) * | 2002-03-01 | 2003-09-12 | Fuji Xerox Co Ltd | Organo-electronic device and its fabricating method |
| JP2004088090A (en) * | 2002-07-02 | 2004-03-18 | Sony Corp | Semiconductor device and its manufacturing method |
| JP2004356538A (en) * | 2003-05-30 | 2004-12-16 | Canon Inc | Organic semiconductor transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101629688B1 (en) * | 2015-05-15 | 2016-06-14 | 건국대학교 산학협력단 | Transistor-nonvolatile menory device and method for fabricating the same using atomic force microscope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Graham et al. | How do carbon nanotubes fit into the semiconductor roadmap? | |
| JP5616227B2 (en) | Deposits and electronic devices containing deposits | |
| US20180155824A1 (en) | Method of growing nanostructures | |
| US8115187B2 (en) | Triodes using nanofabric articles and methods of making the same | |
| JP5589271B2 (en) | Method for forming semiconductor thin film and method for manufacturing electronic device | |
| KR101198301B1 (en) | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device | |
| GB2446930A (en) | Nonvolatile memory electronic device | |
| JP2009522802A (en) | Transistor structure and manufacturing method thereof | |
| TWI552191B (en) | Connection structure and manufacturing method thereof, semiconductor device | |
| TW201139266A (en) | Deposition of nanoparticles | |
| US9806274B2 (en) | N-type thin film transistor | |
| CN105097428A (en) | Carbon nanotube composite membrane | |
| CN105097939A (en) | Thin film transistor | |
| WO2007094164A1 (en) | Organic thin film transistor and fabrication method thereof | |
| US9843006B2 (en) | Method of making N-type thin film transistor | |
| CN105097429B (en) | The preparation method of carbon nano-tube compound film | |
| JP2007042905A (en) | Semiconductor device and its manufacturing method | |
| WO2008032637A1 (en) | Organic transistor, and organic transistor manufacturing method | |
| US10090481B2 (en) | Fringing field assisted dielectrophoresis assembly of carbon nanotubes | |
| CN105810586B (en) | The preparation method of N-type TFT | |
| Evtukh et al. | Electrical and emission properties of nanocomposite Si O x (Si) and Si O 2 (Si) films | |
| CN106952826A (en) | A kind of field-effect transistor and preparation method thereof | |
| Jung et al. | Kinetically driven self-assembly of a binary solute mixture with controlled phase separation via electro-hydrodynamic flow of corona discharge | |
| KR101242349B1 (en) | Carbon nanotube electronic device and manufacturing method for the same | |
| Hwang et al. | Electrical Characteristics of Molecular Junctions Fabricated by Inverted Self-Assembled Monolayer Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091009 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |