JP2007042221A - Method of controlling writing to nonvolatile storage circuit, and semiconductor integrated circuit - Google Patents
Method of controlling writing to nonvolatile storage circuit, and semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2007042221A JP2007042221A JP2005226214A JP2005226214A JP2007042221A JP 2007042221 A JP2007042221 A JP 2007042221A JP 2005226214 A JP2005226214 A JP 2005226214A JP 2005226214 A JP2005226214 A JP 2005226214A JP 2007042221 A JP2007042221 A JP 2007042221A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- memory circuit
- time
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
Description
本発明は、書込み可能な不揮発性記憶回路を具備する半導体集積回路における不揮発性記憶回路への書込み制御方法に関する。さらに、本発明は、そのような半導体集積回路に関する。 The present invention relates to a method for controlling writing to a nonvolatile memory circuit in a semiconductor integrated circuit having a writable nonvolatile memory circuit. Furthermore, the present invention relates to such a semiconductor integrated circuit.
従来より、EEPROM(electrically erasable programmable read only memory)を内蔵した半導体集積回路が用いられている。 Conventionally, a semiconductor integrated circuit incorporating an EEPROM (electrically erasable programmable read only memory) has been used.
EEPROMは、データ書込み以外の時において、比較的低電圧で動作可能であるが、データ書込み時において、高電圧を必要とする。そのため、一般に、EEPROMは、データ書込み時に電源電圧を昇圧するための昇圧回路を内蔵している。EEPROMへのデータ書込み時には、この昇圧回路に大きな電流が流れる。 The EEPROM can operate at a relatively low voltage when data is not written, but requires a high voltage when data is written. Therefore, generally, an EEPROM has a built-in booster circuit for boosting a power supply voltage when writing data. When writing data to the EEPROM, a large current flows through the booster circuit.
半導体集積回路が、バッテリから供給される電力で動作している場合、EEPROMへのデータ書込み以外の時には正常に動作するが、EEPROMへのデータ書込み時には正常に動作できず、誤動作を招いたり、EEPROM内のデータの消失等を招いたりすることがある。これは、バッテリの内部インピーダンスが大きいため、EEPROMへのデータ書込み時に昇圧回路に大きな電流が流れると、バッテリの出力電圧すなわち半導体集積回路に供給される電源電圧が低下してしまうからである。 When a semiconductor integrated circuit is operated with power supplied from a battery, it operates normally when data is not written to the EEPROM, but cannot operate normally when data is written to the EEPROM. May cause loss of data. This is because, since the internal impedance of the battery is large, if a large current flows through the booster circuit when writing data to the EEPROM, the output voltage of the battery, that is, the power supply voltage supplied to the semiconductor integrated circuit is lowered.
関連する技術として、下記特許文献1には、プログラミング電圧用の第1の出力および読み出し電圧用の第2の出力を発生する電源、第1の出力および第2の出力に連結され、プログラミング電圧または読み出し電圧に応答してリファレンス電圧を与える基準電源、リファレンス電圧によって駆動され、読み出し電圧が第1の所定の電圧閾値より低下するときその読み出し電圧に応答して第1の信号を生成する第1の電圧検出器、リファレンス電圧によって駆動され、プログラミング電圧が第2の所定電圧より低下するか、または第1の信号が生成されるとき、そのプログラミング電圧および第1の信号に応答して第2の信号を生成する第2の電圧検出器、電源、第1の電圧検出器および第2の電圧検出器に結合され、データおよびプログラム命令を記憶し、第1または第2の信号に応答してメモリのアクセスを制御する回路を備えるメモリ、および電源およびメモリに結合され、当該メモリ内のデータおよびプログラム命令にアクセスしてそのデータおよびプログラム命令を処理する処理ユニットを備えていることを特徴とする処理システムが掲載されている。
As a related technique,
この処理システムによれば、第1または第2の準備中信号が不揮発性メモリ装置に生じる予期せぬ消去またはプログラミング動作を防ぐことができる。 According to this processing system, it is possible to prevent an unexpected erase or programming operation in which the first or second preparation signal is generated in the nonvolatile memory device.
しかしながら、この処理システムにおいては、第1または第2の準備中信号が生成された場合には、不揮発性メモリ装置へのプログラミング動作を行うことができない。 However, in this processing system, the programming operation to the nonvolatile memory device cannot be performed when the first or second preparing signal is generated.
そこで、上記の点に鑑み、本発明は、電源電圧が所定の閾値より小さい場合であっても不揮発性記憶回路への書込みを行うこと等が可能な不揮発性記憶回路への書込み制御方法を提供することを第1の目的とする。また、本発明は、そのような半導体集積回路を提供することを第2の目的とする。 Therefore, in view of the above points, the present invention provides a method for controlling writing to a nonvolatile memory circuit that can perform writing to the nonvolatile memory circuit even when the power supply voltage is smaller than a predetermined threshold value. This is the first purpose. The second object of the present invention is to provide such a semiconductor integrated circuit.
以上の課題を解決するため、本発明の第1の観点に係る不揮発性記憶回路への書込み制御方法は、書込み可能な不揮発性記憶回路を具備する半導体集積回路において、不揮発性記憶回路への書込みを制御する方法であって、電源電圧を検出するステップ(a)と、ステップ(a)にて検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を不揮発性記憶回路への書込み時間として設定するステップ(b)と、ステップ(a)にて検出された電源電圧が所定の閾値より小さい場合に、第1の時間より長い所定の第2の時間を不揮発性記憶回路への書込み時間として設定するステップ(c)と、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を、ステップ(b)又はステップ(c)にて設定された書込み時間で行うステップ(d)とを具備する。 In order to solve the above problems, a write control method to a nonvolatile memory circuit according to a first aspect of the present invention is a method for writing to a nonvolatile memory circuit in a semiconductor integrated circuit having a writable nonvolatile memory circuit. A step (a) of detecting a power supply voltage, and when the power supply voltage detected in step (a) is equal to or greater than a predetermined threshold value, a predetermined first time is stored in a nonvolatile manner. Non-volatile storage of a predetermined second time longer than the first time when the power supply voltage detected in step (b) and the step (a) is smaller than a predetermined threshold value. Step (c) set as a write time to the circuit and a write operation of desired data to a desired area of the nonvolatile memory circuit are performed at the write time set in step (b) or step (c). Comprising a step (d).
この不揮発性記憶回路への書込み制御方法において、ステップ(a)にて検出された電源電圧が所定の閾値より小さい場合に、所望のデータの不揮発性記憶回路の所望の領域への書込みを第2の時間で行うことを外部に通知するステップ(e)を更に具備するようにしても良い。 In this non-volatile memory circuit write control method, when the power supply voltage detected in step (a) is smaller than a predetermined threshold, the second data is written to a desired area of the non-volatile memory circuit. A step (e) for notifying the outside of what is to be done in the time period may be further provided.
また、ステップ(b)及び/又はステップ(c)が、クロック信号をカウントすることにより時間を計時するためのタイマ回路に所望のカウント値を書き込むことにより不揮発性記憶回路への書込み時間を設定し、又はクロック信号を発生するクロック信号発生回路にクロック信号の周波数を指示することにより不揮発性記憶回路への書込み時間を設定するステップであるようにしても良い。 Further, step (b) and / or step (c) sets a write time to the nonvolatile memory circuit by writing a desired count value in a timer circuit for counting time by counting clock signals. Alternatively, it may be a step of setting the write time to the nonvolatile memory circuit by instructing the frequency of the clock signal to the clock signal generating circuit that generates the clock signal.
また、本発明の第2の観点に係る不揮発性記憶回路への書込み制御方法は、書込み可能な不揮発性記憶回路を具備する半導体集積回路において、不揮発性記憶回路への書込みを制御する方法であって、不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い、又は不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるステップ(a)と、ステップ(a)における電源電圧を検出するステップ(b)と、ステップ(b)にて検出された電源電圧が所定の閾値以上である場合に、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を行うステップ(c)とを具備する。 A method for controlling writing to a nonvolatile memory circuit according to a second aspect of the present invention is a method for controlling writing to a nonvolatile memory circuit in a semiconductor integrated circuit including a writable nonvolatile memory circuit. (A) performing a dummy data write operation to a dummy area in the nonvolatile memory circuit, or operating a circuit having a load equivalent to the load in the write operation to the nonvolatile memory circuit; ) Detecting the power supply voltage in step (b), and when the power supply voltage detected in step (b) is equal to or higher than a predetermined threshold value, writing operation of desired data to a desired area of the nonvolatile memory circuit (C).
この不揮発性記憶回路への書込み制御方法において、回路が、不揮発性記憶回路の書込み時に必要な電圧を供給するための昇圧回路であるようにしても良い。 In this method of controlling writing to the nonvolatile memory circuit, the circuit may be a booster circuit for supplying a voltage necessary for writing to the nonvolatile memory circuit.
また、ステップ(b)にて検出された電源電圧が所定の閾値より小さい場合に、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を行わなかったことを外部に通知するステップ(d)を更に具備するようにしても良い。 In addition, when the power supply voltage detected in step (b) is smaller than a predetermined threshold value, a step of notifying the outside that the operation of writing the desired data to the desired area of the nonvolatile memory circuit has not been performed ( d) may be further provided.
また、本発明の第3の観点に係る不揮発性記憶回路への書込み制御方法は、書込み可能な不揮発性記憶回路を具備する半導体集積回路において、不揮発性記憶回路への書込みを制御する方法であって、不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い、又は不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるステップ(a)と、ステップ(a)における電源電圧を検出するステップ(b)と、ステップ(b)にて検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を不揮発性記憶回路への書込み時間として設定するステップ(c)と、ステップ(b)にて検出された電源電圧が所定の閾値より小さい場合に、第1の時間より長い所定の第2の時間を不揮発性記憶回路への書込み時間として設定するステップ(d)と、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を、ステップ(c)又はステップ(d)にて設定された書込み時間で行うステップ(e)とを具備する。 A method for controlling writing to a nonvolatile memory circuit according to a third aspect of the present invention is a method for controlling writing to a nonvolatile memory circuit in a semiconductor integrated circuit having a writable nonvolatile memory circuit. (A) performing a dummy data write operation to a dummy area in the nonvolatile memory circuit, or operating a circuit having a load equivalent to the load in the write operation to the nonvolatile memory circuit; ) In step (b) for detecting the power supply voltage and the power supply voltage detected in step (b) is equal to or higher than a predetermined threshold value, the predetermined first time is set as the write time to the nonvolatile memory circuit. When the power supply voltage detected in step (c) and step (b) is smaller than a predetermined threshold value, a predetermined second time longer than the first time is set to the nonvolatile memory circuit. A step (d) of setting as a write time to the memory, and a step of performing a write operation of desired data in a desired area of the nonvolatile memory circuit at the write time set in step (c) or step (d) (E).
この不揮発性記憶回路への書込み制御方法において、ステップ(b)にて検出された電源電圧が所定の閾値より小さい場合に、所望のデータの不揮発性記憶回路の所望の領域への書込みを第2の時間で行うことを外部に通知するステップ(f)を更に具備するようにしても良い。 In this non-volatile memory circuit write control method, when the power supply voltage detected in step (b) is smaller than a predetermined threshold, the second data is written to a desired area of the non-volatile memory circuit. A step (f) of notifying the outside of what is to be done in the time period may be further provided.
また、ステップ(c)及び/又はステップ(d)が、クロック信号をカウントすることにより時間を計時するためのタイマ回路に所望のカウント値を書き込むことにより不揮発性記憶回路への書込み時間を設定し、又はクロック信号を発生するクロック信号発生回路にクロック信号の周波数を指示することにより不揮発性記憶回路への書込み時間を設定するステップであるようにしても良い。 Also, step (c) and / or step (d) sets a write time to the nonvolatile memory circuit by writing a desired count value in a timer circuit for counting time by counting clock signals. Alternatively, it may be a step of setting the write time to the nonvolatile memory circuit by instructing the frequency of the clock signal to the clock signal generating circuit that generates the clock signal.
また、本発明の第1の観点に係る半導体集積回路は、書込み可能な不揮発性記憶回路を具備する半導体集積回路であって、電源電圧を検出し、検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を不揮発性記憶回路への書込み時間として設定し、検出された電源電圧が所定の閾値より小さい場合に、第1の時間より長い所定の第2の時間を不揮発性記憶回路への書込み時間として設定し、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を設定された書込み時間で行う。 The semiconductor integrated circuit according to the first aspect of the present invention is a semiconductor integrated circuit including a writable nonvolatile memory circuit, detects a power supply voltage, and the detected power supply voltage is equal to or higher than a predetermined threshold value. In some cases, a predetermined first time is set as a writing time to the nonvolatile memory circuit, and when the detected power supply voltage is smaller than a predetermined threshold, a predetermined second time longer than the first time is set. The write time to the nonvolatile memory circuit is set, and a write operation of desired data to a desired area of the nonvolatile memory circuit is performed with the set write time.
また、本発明の第2の観点に係る半導体集積回路は、書込み可能な不揮発性記憶回路を具備する半導体集積回路であって、不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い又は不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるとともに電源電圧を検出し、検出された電源電圧が所定の閾値以上である場合に、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を行う。 A semiconductor integrated circuit according to a second aspect of the present invention is a semiconductor integrated circuit including a writable nonvolatile memory circuit, and performs a dummy data write operation to a dummy area in the nonvolatile memory circuit. Alternatively, when a circuit having a load equivalent to the load in the write operation to the nonvolatile memory circuit is operated and a power supply voltage is detected, and the detected power supply voltage is equal to or higher than a predetermined threshold value, nonvolatile storage of desired data A write operation to a desired area of the circuit is performed.
また、本発明の第3の観点に係る半導体集積回路は、書込み可能な不揮発性記憶回路を具備する半導体集積回路であって、不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い又は不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるとともに電源電圧を検出し、検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を不揮発性記憶回路への書込み時間として設定し、検出された電源電圧が所定の閾値より小さい場合に、第1の時間より長い所定の第2の時間を不揮発性記憶回路への書込み時間として設定し、所望のデータの不揮発性記憶回路の所望の領域への書込み動作を設定された書込み時間で行う。 A semiconductor integrated circuit according to a third aspect of the present invention is a semiconductor integrated circuit including a writable nonvolatile memory circuit, and performs a dummy data write operation to a dummy area in the nonvolatile memory circuit. Alternatively, when a circuit having a load equivalent to the load in the write operation to the nonvolatile memory circuit is operated and a power supply voltage is detected, and the detected power supply voltage is equal to or higher than a predetermined threshold, a predetermined first time is set. When the detected power supply voltage is smaller than a predetermined threshold, a predetermined second time longer than the first time is set as the write time to the nonvolatile memory circuit. Then, a write operation of desired data to a desired area of the nonvolatile memory circuit is performed in a set write time.
以下、図面を参照しながら、本発明を実施するための最良の形態について説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。 The best mode for carrying out the present invention will be described below with reference to the drawings. In addition, the same referential mark is attached | subjected to the same component and description is abbreviate | omitted.
図1は、本発明の一実施形態としてのシングルチップマイクロコンピュータの概要を示す図である。本実施形態は、本発明をシングルチップマイクロコンピュータに適用したものである。 FIG. 1 is a diagram showing an outline of a single-chip microcomputer as an embodiment of the present invention. In this embodiment, the present invention is applied to a single chip microcomputer.
図1に示すように、このシングルチップマイクロコンピュータ1は、パワーコントロール部2と、電源電圧検出部3と、発振部4と、CPU(central processing unit)コア部5と、ROM(read only memory)6と、RAM(random access memory)7と、不揮発性記憶部8と、ペリフェラル部9とを具備する。
As shown in FIG. 1, this single-
CPUコア部2は、RAM7を作業領域として利用しながら、ROM6に格納されているプログラムを実行することにより、シングルチップコンピュータ1内の各部の制御を行とともに、所望の処理を実現する。
The
パワーコントロール部2は、外部(例えば、ACアダプタ、バッテリ等)から電位(ここでは、VDD及びVSS)の供給を受け、シングルチップコンピュータ1内の各部に電源電圧の供給を行う。なお、パワーコントロール部2が、異なる電源電圧をシングルチップコンピュータ1内の各部に供給することとしても良いし、単一の電源電圧をシングルチップコンピュータ1内の各部に供給することとしても良い。
The
電源電圧検出部3は、CPUコア部5の制御の下で、外部からパワーコントロール部2に供給される電源電圧及び/又はパワーコントロール部2からシングルチップコンピュータ1内の各部に供給される電源電圧の検出を行う。
The power supply
発振部4は、CPUコア部5の制御の下で、クロック信号のシングルチップコンピュータ1内の各部への供給を行う。なお、発振部4が、異なる周波数のクロック信号をシングルチップコンピュータ1内の各部に供給することとしても良いし、単一の周波数のクロック信号をシングルチップコンピュータ1内の各部に供給することとしても良い。
The
不揮発性記憶部8は、EEPROM(electrically erasable programmable read only memory)11と、タイマ12と、EEPROMコントローラ13とを具備する。
The
EEPROM11は、書込み(書換えを含む)可能な不揮発性メモリである。先に説明したように、EEPROMは、データ書込み以外の時において、比較的低電圧で動作可能であるが、データ書込み時において、高電圧を必要とする。そのため、一般に、EEPROMは、データ書込み時に電源電圧を昇圧するための昇圧回路を内蔵している。これに倣い、本実施形態においても、EEPROM11は、パワーコントロール部2から供給される電圧を昇圧するための昇圧回路を内蔵しているものとする。
The EEPROM 11 is a writable (including rewriting) nonvolatile memory. As described above, the EEPROM can operate at a relatively low voltage at times other than data writing, but requires a high voltage at the time of data writing. Therefore, generally, an EEPROM has a built-in booster circuit for boosting a power supply voltage when writing data. Following this, also in the present embodiment, the EEPROM 11 includes a booster circuit for boosting the voltage supplied from the
タイマ12は、CPUコア部5の制御の下で、発振部4から供給されるクロック信号をカウントすることにより、時間の計時を行う。タイマ12は、クロック信号をカウントする数を表す設定値を書き込むためのレジスタ(以下「設定値レジスタ」という)を有しており、CPUコア部5は、この設定値レジスタに所望の値を書き込むことにより、タイマ12の計時時間を所望の時間にすることができる。
The
EEPROMコントローラ13は、CPUコア部5の制御の下で、EEPROM11へのデータの書込み及びEEPROM11からのデータの読出しを行う。
The
ペリフェラル部9は、シリアル通信コントローラ等の各種の周辺回路を含んでおり、外部とのデータの送受信等を行う。
The
次に、EEPROM11へのデータの書込み時におけるシングルチップマイクロコンピュータ1の第1の動作について、説明する。図2は、EEPROM11へのデータの書込み時におけるCPUコア部5の処理を示すフローチャートである。
Next, the first operation of the
まず、CPUコア部5は、電源電圧の検出を行うように、電源電圧検出部3に指示する(ステップS11)。そして、CPUコア部5は、電源電圧が所定の閾値以上であるか否かをチェックし、電源電圧が所定の閾値以上である場合には、処理をステップS13に移し、電源電圧が所定の閾値以上ではない場合には、処理をステップS14に移す(ステップS12)。
First, the
先に説明したように、一般に、EEPROMは、データ書込み時に高電圧を生成するための昇圧回路を内蔵している。そして、電源電圧が所定の閾値より小さい場合には、昇圧回路の出力電圧が所定の電圧に達せず、データ書込みを正常に行うことができないことがある。しかしながら、電源電圧が閾値より小さい場合であっても、書込み時間を長くすることにより、データ書込みを正常に行うことができることがある。 As described above, generally, an EEPROM incorporates a booster circuit for generating a high voltage when data is written. If the power supply voltage is smaller than a predetermined threshold, the output voltage of the booster circuit does not reach the predetermined voltage, and data writing may not be performed normally. However, even when the power supply voltage is smaller than the threshold value, data writing can be normally performed by increasing the writing time.
そこで、CPUコア部5は、電源電圧が所定の閾値以上である場合には、書込み時間として標準的な第1の時間を設定する(ステップS13)。
Therefore, when the power supply voltage is equal to or higher than the predetermined threshold, the
一方、CPUコア部5は、電源電圧が所定の閾値以上ではない場合には、書込み時間として第1の時間よりも長い第2の時間を設定する(ステップS14)。なお、先に説明したように、書込み時間の設定は、タイマ12内の設定値レジスタに所望の値を書き込むことにより、行うことができる。また、第2の時間として、例えば、第1の時間の10倍程度の時間を設定するようにしても良い。
On the other hand, if the power supply voltage is not equal to or higher than the predetermined threshold, the
そして、CPUコア部5は、EEPROM11へのデータ書込みを第2の時間で行うことを外部回路に通知する(ステップS15)。これにより、外部回路は、データ書込みが正常に行われない可能性があることを検知することができる。
Then, the
その後、CPUコア部5は、EEPROMコントローラ13に、ステップS13又はステップS14にて設定した書込み時間でデータ書込みを行わせる(ステップS16)。
Thereafter, the
図3は、ステップS16におけるデータ書込み動作時のタイミングチャートである。
まず、クロック信号の立ち下がりエッジである時刻t1において、CPUコア部5が、EEPROM11を選択するためのチップセレクト信号をアクティブ(ここでは、ハイレベル)にするとともに、書込みアドレスをEEPROMコントローラ13に出力する。
FIG. 3 is a timing chart during the data write operation in step S16.
At time t 1 is a falling edge of the clock signal, CPU core unit 5 (in this case, a high level) activates the chip select signal for selecting the EEPROM11 as well as to the write address to the
クロック信号の次の立ち上がりエッジである時刻t2において、CPUコア部5が、書込みデータをEEPROMコントローラ13に出力する。このとき、タイマ12は、設定値レジスタ内の設定値をクロック計数用のダウンカウンタ(以下、「クロック計数カウンタ」という)にロードしている。
At time t 2 is the next rising edge of the clock signal, the
クロック信号の次の立ち下がりエッジである時刻t3において、タイマ12は、書込み開始信号を半クロック期間だけアクティブ(ここでは、ハイレベル)にする。EEPROMコントローラ13は、クロック信号の次の立ち上がりエッジである時刻t4における書込み開始信号の立ち下がりエッジを受けて、書込みビジー信号をアクティブ(ここでは、ハイレベル)にするとともに、データ書込みを開始する。
At time t 3, which is the next falling edge of the clock signal, the
その後、タイマ12は、クロック計数カウンタのダウンカウントを行う。時刻t5においてクロック計数カウンタの値が「0」になると、クロック信号の次の立ち上がりエッジである時刻t6において、タイマ12は、書込み終了信号を半クロック期間だけアクティブ(ここでは、ハイレベル)にする。EEPROMコントローラ13は、クロック信号の次の立ち下がりエッジである時刻t7における書込み終了信号の立ち下がりエッジを受けて、データ書込みを終了し、クロック信号の次の立ち上がりエッジである時刻t8において、書込みビジー信号をインアクティブ(ここでは、ローレベル)にする。
Thereafter, the
図3において、時刻t4〜t7の期間が、EEPROM11への書込み時間となる。この時間は、先に説明したように、タイマ12の設定値レジスタ内の設定値を変更することにより、変更可能である。
In FIG. 3, the period from time t 4 to t 7 is the writing time to the EEPROM 11. As described above, this time can be changed by changing the setting value in the setting value register of the
以上説明したように、シングルチップマイクロコンピュータ1の第1の動作によれば、電源電圧が所定の閾値より小さい場合に、書込み時間として第1の時間よりも長い第2の時間を設定することにより、データ書込みを行うことができる。
As described above, according to the first operation of the single-
なお、ここでは、CPUコア部5が、タイマ12の設定値レジスタ内の設定値を変更することによりEEPROM11への書込み時間を変更することとしているが、発振部4からタイマ12に供給される源振クロック信号の周波数を変更するように発振部4に指示することによりEEPROM11への書込み時間を変更することとしても良い。
Here, the
次に、EEPROM11へのデータの書込み時におけるシングルチップマイクロコンピュータ1の第2の動作について、説明する。
Next, the second operation of the
図4は、EEPROM11へのデータの書込み時におけるCPUコア部5の処理を示すフローチャートである。
FIG. 4 is a flowchart showing processing of the
先に説明した第1の動作(図2参照)において、電源電圧を検出する(図2のステップS11参照)。しかしながら、EEPROM11の書込み動作以外の時(EEPROM11内の昇圧回路の非動作時)においては、電源電圧が所定の閾値以上であっても、EEPROM11の書込み動作時(EEPROM11内の昇圧回路の動作時)においては、消費電流が増大し、電源電圧が低下する場合がある。特に、シングルチップマイクロコンピュータ1がバッテリから電力の供給を受けている場合、バッテリの内部インピーダンスが大きいため、消費電流が増大したときに、電源電圧が低下する可能性が高い。
In the first operation described above (see FIG. 2), the power supply voltage is detected (see step S11 in FIG. 2). However, during a time other than the write operation of the EEPROM 11 (when the booster circuit in the EEPROM 11 is not in operation), even when the power supply voltage is equal to or higher than a predetermined threshold, the write operation of the EEPROM 11 (during the operation of the booster circuit in the EEPROM 11). In this case, the current consumption may increase and the power supply voltage may decrease. In particular, when the single-
そこで、CPUコア部5は、ダミーの書込み動作を行うようにEEPROMコントローラ13に指示する(ステップS21)。それとともに、CPUコア部5は、パワーコントロール部2からEEPROM11に供給されている電源電圧の検出を行うように電源電圧検出部3に指示する(ステップS22)。ここでは、ダミーの書込み動作を、ダミーのデータをEEPROM11内のダミーのアドレスに書き込む動作とする。なお、EEPROM11内の昇圧回路がデータの書込みを伴わずに昇圧動作可能な機能を有する場合には、EEPROM11内の昇圧回路を動作させることとしても良い。さらに、EEPROM11内の昇圧回路と同等の負荷を有する回路を動作させることとしても良い。
Therefore, the
図5は、ステップS21、S22におけるタイミングチャートである。
まず、クロック信号の立ち下がりエッジである時刻t11において、CPUコア部5が、EEPROM11を選択するためのチップセレクト信号をアクティブ(ここでは、ハイレベル)にするとともに、ダミーの書込みアドレスをEEPROMコントローラ13に出力する。
FIG. 5 is a timing chart in steps S21 and S22.
At time t 11 is a falling edge of the clock signal,
クロック信号の次の立ち上がりエッジである時刻t12において、CPUコア部5が、ダミーの書込みデータをEEPROMコントローラ13に出力する。このとき、タイマ12は、設定値レジスタ内の設定値をクロック計数カウンタにロードしている。
At time t 12 , which is the next rising edge of the clock signal, the
クロック信号の次の立ち下がりエッジである時刻t13において、タイマ12は、書込み開始信号を半クロック期間だけアクティブ(ここでは、ハイレベル)にする。EEPROMコントローラ13は、クロック信号の次の立ち上がりエッジである時刻t14における書込み開始信号の立ち下がりエッジを受けて、書込みビジー信号をアクティブ(ここでは、ハイレベル)にするとともに、昇圧回路を動作させ、ダミーデータの書込みを開始する。
その後、タイマ12は、クロック計数カウンタのダウンカウントを開始する。
At time t 13 is the next falling edge of the clock signal, the
Thereafter, the
また、クロック信号の次の立ち上がりエッジである時刻t15において、CPUコア部5は、電源電圧検出部3動作指示信号をアクティブ(ここでは、ハイレベル)にし、電源電圧の検出を電源電圧検出部3に行わせる。その後、CPUコア部5は、クロック信号の次の次の立ち下がりエッジである時刻t16において、電源電圧検出部3動作指示信号をインアクティブ(ここでは、ローレベル)にする。
At time t 15, which is the next rising edge of the clock signal,
時刻t17においてクロック計数カウンタの値が「0」になると、クロック信号の次の立ち上がりエッジである時刻t18において、タイマ12は、書込み終了信号を半クロック期間だけアクティブ(ここでは、ハイレベル)にする。EEPROMコントローラ13は、クロック信号の次の立ち下がりエッジである時刻t19における書込み終了信号の立ち下がりエッジを受けて、ダミーデータの書込みを終了し、クロック信号の次の立ち上がりエッジである時刻t20において、書込みビジー信号をインアクティブ(ここでは、ローレベル)にする。
When the value of the clock count counter becomes “0” at time t 17 , at time t 18 , which is the next rising edge of the clock signal, the
図5において、時刻t14〜t19の期間が、EEPROM11へのダミーデータの書込み時間となる。この時間は、タイマ12の設定値レジスタ内の設定値を変更することにより、変更可能である。
In FIG. 5, a period from time t 14 to t 19 is a time for writing dummy data to the EEPROM 11. This time can be changed by changing the set value in the set value register of the
再び図4を参照すると、CPUコア部5は、電源電圧が所定の閾値以上であるか否かをチェックし、電源電圧が所定の閾値以上である場合には、処理をステップS24に移し、電源電圧が所定の閾値以上ではない場合には、処理をステップS25に移す(ステップS23)。
Referring to FIG. 4 again, the
そして、CPUコア部5は、電源電圧が所定の閾値以上である場合には、EEPROMコントローラ13にデータ(ダミーデータではないデータ)の書込みを行わせる(ステップS24)。なお、ステップS23におけるデータ書込み動作時のタイミングチャートは、図3と同様である。
When the power supply voltage is equal to or higher than the predetermined threshold, the
一方、CPUコア部5は、電源電圧が所定の閾値以上ではない場合には、データの書込みを行わなかったことを、外部回路に通知する(ステップS25)。これにより、外部回路は、データ書込みが行われなかったことを検知することができる。
On the other hand, if the power supply voltage is not equal to or higher than the predetermined threshold, the
以上説明したように、シングルチップマイクロコンピュータ1の第2の動作によれば、EEPROM11にダミーデータの書込みを行っている間の電源電圧が所定の閾値より小さい場合に、データ書込みを行わないようにすることができる。
As described above, according to the second operation of the single-
次に、EEPROM11へのデータの書込み時におけるシングルチップマイクロコンピュータ1の第3の動作について、説明する。
Next, the third operation of the
図6は、EEPROM11へのデータの書込み時におけるCPUコア部5の処理を示すフローチャートである。
FIG. 6 is a flowchart showing processing of the
まず、CPUコア部5は、ダミーの書込み動作を行うようにEEPROMコントローラ13に指示する(ステップS31)。それとともに、CPUコア部5は、パワーコントロール部2からEEPROM11に供給されている電源電圧の検出を行うように電源電圧検出部3に指示する(ステップS32)。
First, the
次に、CPUコア部5は、電源電圧が所定の閾値以上であるか否かをチェックし、電源電圧が所定の閾値以上である場合には、処理をステップS34に移し、電源電圧が所定の閾値以上ではない場合には、処理をステップS35に移す(ステップS33)。
Next, the
CPUコア部5は、電源電圧が所定の閾値以上である場合には、書込み時間として標準的な第1の時間を設定する(ステップS34)。
If the power supply voltage is equal to or higher than the predetermined threshold, the
一方、CPUコア部5は、電源電圧が所定の閾値以上ではない場合には、書込み時間として第1の時間よりも長い第2の時間を設定する(ステップS35)。そして、CPUコア部5は、EEPROM11へのデータ書込みを第2の時間で行うことを外部回路に通知する(ステップS36)。これにより、外部回路は、データ書込みが正常に行われない可能性があることを検知することができる。
On the other hand, when the power supply voltage is not equal to or higher than the predetermined threshold, the
その後、CPUコア部5は、EEPROMコントローラ13に、ステップS34又はステップS35にて設定した書込み時間でデータ書込みを行わせる(ステップS37)。なお、ステップS37におけるデータ書込み動作時のタイミングチャートは、図3と同様である。
Thereafter, the
以上説明したように、シングルチップマイクロコンピュータ1の第3の動作によれば、EEPROM11にダミーデータの書込みを行っている間の電源電圧が所定の閾値より小さい場合に、書込み時間として第1の時間よりも長い第2の時間を設定することにより、データ書込みを行うことができる。
As described above, according to the third operation of the single-
本発明は、書込み可能な不揮発性記憶回路を具備する半導体集積回路における不揮発性記憶回路への書込み制御方法に利用可能である。さらに、本発明は、そのような半導体集積回路に利用可能である。 INDUSTRIAL APPLICABILITY The present invention can be used for a method for controlling writing to a nonvolatile memory circuit in a semiconductor integrated circuit including a writable nonvolatile memory circuit. Furthermore, the present invention is applicable to such a semiconductor integrated circuit.
1 シングルチップマイクロコンピュータ、 2 パワーコントロール部、 3 電源電圧検出部、 4 発振部、 5 CPUコア部、 6 ROM、 7 RAM、 8 不揮発性記憶部、 9 ペリフェラル部、 11 EEPROM、 12 タイマ、 13 EEPROMコントローラ
DESCRIPTION OF
Claims (12)
電源電圧を検出するステップ(a)と、
ステップ(a)にて検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を前記不揮発性記憶回路への書込み時間として設定するステップ(b)と、
ステップ(a)にて検出された電源電圧が所定の閾値より小さい場合に、前記第1の時間より長い所定の第2の時間を前記不揮発性記憶回路への書込み時間として設定するステップ(c)と、
所望のデータの前記不揮発性記憶回路の所望の領域への書込み動作を、ステップ(b)又はステップ(c)にて設定された書込み時間で行うステップ(d)と、
を具備する、不揮発性記憶回路への書込み制御方法。 In a semiconductor integrated circuit comprising a writable nonvolatile memory circuit, a method for controlling writing to the nonvolatile memory circuit,
Detecting a power supply voltage (a);
A step (b) of setting a predetermined first time as a write time to the nonvolatile memory circuit when the power supply voltage detected in step (a) is not less than a predetermined threshold;
A step of setting a predetermined second time longer than the first time as a writing time to the nonvolatile memory circuit when the power supply voltage detected in step (a) is smaller than a predetermined threshold value; When,
A step (d) of performing a write operation of desired data in a desired region of the nonvolatile memory circuit in the write time set in step (b) or step (c);
A method for controlling writing into a nonvolatile memory circuit.
前記不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い、又は前記不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるステップ(a)と、
ステップ(a)における電源電圧を検出するステップ(b)と、
ステップ(b)にて検出された電源電圧が所定の閾値以上である場合に、所望のデータの前記不揮発性記憶回路の所望の領域への書込み動作を行うステップ(c)と、
を具備する、不揮発性記憶回路への書込み制御方法。 In a semiconductor integrated circuit comprising a writable nonvolatile memory circuit, a method for controlling writing to the nonvolatile memory circuit,
Performing a dummy data write operation to a dummy area in the nonvolatile memory circuit, or operating a circuit having a load equivalent to the load in the nonvolatile memory circuit write operation;
Detecting a power supply voltage in step (a) (b);
(C) performing a write operation of desired data to a desired region of the nonvolatile memory circuit when the power supply voltage detected in step (b) is equal to or higher than a predetermined threshold;
A method for controlling writing into a nonvolatile memory circuit.
前記不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い、又は前記不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるステップ(a)と、
ステップ(a)における電源電圧を検出するステップ(b)と、
ステップ(b)にて検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を前記不揮発性記憶回路への書込み時間として設定するステップ(c)と、
ステップ(b)にて検出された電源電圧が所定の閾値より小さい場合に、前記第1の時間より長い所定の第2の時間を前記不揮発性記憶回路への書込み時間として設定するステップ(d)と、
所望のデータの前記不揮発性記憶回路の所望の領域への書込み動作を、ステップ(c)又はステップ(d)にて設定された書込み時間で行うステップ(e)と、
を具備する、不揮発性記憶回路への書込み制御方法。 In a semiconductor integrated circuit comprising a writable nonvolatile memory circuit, a method for controlling writing to the nonvolatile memory circuit,
Performing a dummy data write operation to a dummy area in the nonvolatile memory circuit, or operating a circuit having a load equivalent to the load in the nonvolatile memory circuit write operation;
Detecting a power supply voltage in step (a) (b);
A step (c) of setting a predetermined first time as a write time to the nonvolatile memory circuit when the power supply voltage detected in step (b) is equal to or higher than a predetermined threshold;
A step of setting a predetermined second time longer than the first time as a write time to the nonvolatile memory circuit when the power supply voltage detected in step (b) is smaller than a predetermined threshold value (d) When,
A step (e) of performing a write operation of desired data in a desired region of the nonvolatile memory circuit in the write time set in step (c) or step (d);
A method for controlling writing into a nonvolatile memory circuit.
電源電圧を検出し、検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を前記不揮発性記憶回路への書込み時間として設定し、検出された電源電圧が所定の閾値より小さい場合に、前記第1の時間より長い所定の第2の時間を前記不揮発性記憶回路への書込み時間として設定し、所望のデータの前記不揮発性記憶回路の所望の領域への書込み動作を設定された書込み時間で行う、半導体集積回路。 A semiconductor integrated circuit comprising a writable nonvolatile memory circuit,
A power supply voltage is detected, and when the detected power supply voltage is equal to or greater than a predetermined threshold, a predetermined first time is set as a write time to the nonvolatile memory circuit, and the detected power supply voltage is set to a predetermined threshold When the time is smaller, a predetermined second time longer than the first time is set as a write time to the nonvolatile memory circuit, and a write operation of desired data to a desired region of the nonvolatile memory circuit is performed. A semiconductor integrated circuit that performs at a set write time.
前記不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い又は前記不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるとともに電源電圧を検出し、検出された電源電圧が所定の閾値以上である場合に、所望のデータの前記不揮発性記憶回路の所望の領域への書込み動作を行う、半導体集積回路。 A semiconductor integrated circuit comprising a writable nonvolatile memory circuit,
A dummy data write operation to a dummy area in the nonvolatile memory circuit is performed or a circuit having a load equivalent to a load in the write operation to the nonvolatile memory circuit is operated and a power supply voltage is detected and detected. A semiconductor integrated circuit that performs a write operation of desired data to a desired region of the nonvolatile memory circuit when a power supply voltage is equal to or higher than a predetermined threshold.
前記不揮発性記憶回路内のダミー領域へのダミーデータの書込み動作を行い又は前記不揮発性記憶回路への書込み動作における負荷と同等の負荷を有する回路を動作させるとともに電源電圧を検出し、検出された電源電圧が所定の閾値以上である場合に、所定の第1の時間を前記不揮発性記憶回路への書込み時間として設定し、検出された電源電圧が所定の閾値より小さい場合に、前記第1の時間より長い所定の第2の時間を前記不揮発性記憶回路への書込み時間として設定し、所望のデータの前記不揮発性記憶回路の所望の領域への書込み動作を設定された書込み時間で行う、半導体集積回路。 A semiconductor integrated circuit comprising a writable nonvolatile memory circuit,
A dummy data write operation to a dummy area in the nonvolatile memory circuit is performed or a circuit having a load equivalent to a load in the write operation to the nonvolatile memory circuit is operated and a power supply voltage is detected and detected. When the power supply voltage is equal to or higher than a predetermined threshold, a predetermined first time is set as a write time to the nonvolatile memory circuit, and when the detected power supply voltage is smaller than the predetermined threshold, the first A semiconductor that sets a predetermined second time longer than the time as a write time to the nonvolatile memory circuit and performs a write operation of desired data to a desired region of the nonvolatile memory circuit with the set write time Integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226214A JP2007042221A (en) | 2005-08-04 | 2005-08-04 | Method of controlling writing to nonvolatile storage circuit, and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226214A JP2007042221A (en) | 2005-08-04 | 2005-08-04 | Method of controlling writing to nonvolatile storage circuit, and semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042221A true JP2007042221A (en) | 2007-02-15 |
Family
ID=37800050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226214A Withdrawn JP2007042221A (en) | 2005-08-04 | 2005-08-04 | Method of controlling writing to nonvolatile storage circuit, and semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042221A (en) |
-
2005
- 2005-08-04 JP JP2005226214A patent/JP2007042221A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI238302B (en) | A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias | |
US9189053B2 (en) | Performance based power management of a memory and a data storage system using the memory | |
US20080010478A1 (en) | Card device | |
JP5328525B2 (en) | Semiconductor device | |
JP2022003604A (en) | Semiconductor storage device | |
US20210257997A1 (en) | Semiconductor device | |
KR101735150B1 (en) | Frdy pull-up resistor activation | |
JP2001256790A (en) | Detecting circuit for low power source voltage | |
JP2000215112A (en) | Electronic equipment and low-voltage detecting method | |
JP4683617B2 (en) | Microcomputer and microcomputer optimization method | |
JP4847695B2 (en) | Non-volatile memory element power supply detection apparatus and detection method thereof | |
TWI690844B (en) | Electronic device and device wake-up method | |
JP5098691B2 (en) | Electronic device and standby voltage control method for volatile memory | |
JP2007042221A (en) | Method of controlling writing to nonvolatile storage circuit, and semiconductor integrated circuit | |
JP6970769B2 (en) | Semiconductor device | |
US20210373645A1 (en) | Semiconductor storing apparatus and flash memory operation method | |
JP6063759B2 (en) | Semiconductor memory device | |
JP2006185530A (en) | Nonvolatile semiconductor memory device | |
JP4655244B2 (en) | End configuration based on first valid command | |
JP4702343B2 (en) | Mobile terminal device | |
JP7048794B1 (en) | Semiconductor devices and operating methods | |
CN113724767A (en) | Semiconductor memory device and flash memory operation method | |
JP2007328404A (en) | Control method of real time clock device, and real time clock device | |
JP4662019B2 (en) | Integrated circuit device and electronic apparatus | |
JP2012014773A (en) | Nonvolatile memory, data processor, and microcomputer application system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080701 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090611 |