JP2007041614A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2007041614A JP2007041614A JP2006259394A JP2006259394A JP2007041614A JP 2007041614 A JP2007041614 A JP 2007041614A JP 2006259394 A JP2006259394 A JP 2006259394A JP 2006259394 A JP2006259394 A JP 2006259394A JP 2007041614 A JP2007041614 A JP 2007041614A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal line
- display pixels
- gate signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005401 electroluminescence Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 8
- 239000003086 colorant Substances 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 49
- 239000010410 layer Substances 0.000 description 48
- 239000003990 capacitor Substances 0.000 description 29
- 238000003860 storage Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- 108091006146 Channels Proteins 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical class N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- -1 3-methylphenylphenylamino Chemical group 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
Description
本発明は薄膜トランジスタ及び表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。 The present invention relates to a thin film transistor and a display device, and particularly relates to an electroluminescence display device including an electroluminescence element and a thin film transistor.
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する
。）素子を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えた表示装置の研究開発も進められている。
In recent years, a display device using an electroluminescence (hereinafter referred to as “EL”) element has attracted attention as a display device that replaces a CRT or an LCD. For example, a thin film transistor as a switching element for driving the EL element. Research and development of a display device equipped with (Thin Film Transistor: hereinafter referred to as “TFT”) is also underway.
図３に、従来のＥＬ表示装置の表示画素近傍の平面図を示し、図４（ａ）に図３中のＡ−Ａ線に沿った断面図を示し、図４（ｂ）に図３中のＢ−Ｂ線に沿った断面図を示す。 3 is a plan view of the vicinity of a display pixel of a conventional EL display device, FIG. 4A is a cross-sectional view taken along line AA in FIG. 3, and FIG. Sectional drawing along the BB line of is shown.
図３に示すように、行方向（同図左右方向）に複数本延在したゲート信号線５１ａ，５１ｂと、列方向（同図上下方向）に複数本延在した駆動信号線５３ａ，５３ｂとが互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０が配置されている。 As shown in FIG. 3, a plurality of gate signal lines 51a and 51b extending in the row direction (left and right in the figure) and a plurality of drive signal lines 53a and 53b extending in the column direction (up and down in the figure). Intersect with each other, and the region surrounded by both signal lines is a display pixel region 110, and each display pixel region 110 includes an EL display element 60, a switching TFT 30, a storage capacitor, and an EL element driving TFT 40. Has been placed.
ゲート信号線５１ａ，５１ｂと駆動信号線５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０について図３及び図４に従って説明する。 The EL display element 60, the switching TFT 30, the storage capacitor, and the EL element driving TFT 40 in the display pixel region 110 surrounded by the gate signal lines 51a and 51b and the driving signal lines 53a and 53b will be described with reference to FIGS.
スイッチング用ＴＦＴ３０は、ゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。絶縁性基板１０上に、能動層である多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称する。）を形成し、その上にゲート絶縁膜１２を介してゲート電極１１が形成されている。ゲート電極１１は、ゲート信号線５１ａに対して垂直に２つ突出した形状であり、いわゆるダブルゲート構造である。 The switching TFT 30 is connected to the gate signal line 51a, to which the gate signal is supplied, the drain electrode 16 connected to the drive signal line 52a to which the drive signal is supplied, and the EL element driving TFT 40. The source electrode 13s is connected to the gate electrode 41. A polycrystalline silicon film (hereinafter referred to as “p-Si film”) which is an active layer is formed on the insulating substrate 10, and a gate electrode 11 is formed thereon via a gate insulating film 12. . The gate electrode 11 has a shape protruding two perpendicularly to the gate signal line 51a, and has a so-called double gate structure.
また、ゲート信号線５１ａと並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介して下層に形成した容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、ソース１３ｓの一部を延在して成っており、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。 A storage capacitor electrode line 54 is arranged in parallel with the gate signal line 51a. The storage capacitor electrode line 54 accumulates electric charges with the capacitor electrode 55 formed in the lower layer through the gate insulating film 12 to form a capacitor. This storage capacitor extends from a part of the source 13 s and is provided to hold a voltage applied to the gate electrode 41 of the EL element driving TFT 40.
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース電極１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されたソース電極４３ｓと、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン電極４３ｄとから成る。 The EL element driving TFT 40 includes a gate electrode 41 connected to the source electrode 13 s of the switching TFT 30, a source electrode 43 s connected to the anode 61 of the EL element 60, and a drive power supply line 53 b supplied to the EL element 60. The drain electrode 43d is connected to the drain electrode 43d.
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１と、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。 The EL element 60 includes an anode 61 connected to the source electrode 43 s, a cathode 67 as a common electrode, and a light emitting element layer 66 sandwiched between the anode 61 and the cathode 67.
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング
用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位がドレイン信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
When the gate signal from the gate signal line 51a is applied to the gate electrode 11, the switching TFT 30 is turned on. Therefore, a drive signal is supplied from the drive signal line 52a to the gate electrode 41 of the EL element driving TFT 40, and the potential of the gate electrode 41 becomes the same as the potential of the drain signal line 52a. Then, a current corresponding to the current value supplied to the gate electrode 41 is supplied to the EL element 60 from the drive power supply line 53b connected to the drive power supply. Thereby, the EL element 60 emits light.
なお、ＥＬ素子６０は、ＩＴＯ（Indium Thin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡＴＡ（4,4'-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-tris(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層６３、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あるいはマグネシウム・インジウム合金から成る陰極６７がこの順番で積層形成された構造である。 The EL element 60 includes an anode 61 made of a transparent electrode such as ITO (Indium Thin Oxide), a first hole transport layer 62 made of MTDATA (4,4′-bis (3-methylphenylphenylamino) biphenyl), TPD (4,4 Second hole transport layer 63 made of 4 ', 4 "-tris (3-methylphenylphenylamino) triphenylanine), light-emitting layer 64 made of Bebq2 (10-benzo [h] quinolinol-beryllium complex) containing quinacridone derivative, and Bebq2 In this structure, a light emitting element layer 66 composed of an electron transport layer 65 composed of the above, a laminated body of lithium fluoride (LiF) and aluminum (Al), or a cathode 67 composed of a magnesium-indium alloy is laminated in this order.
またＥＬ素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。 In the EL element, holes injected from the anode and electrons injected from the cathode are recombined inside the light emitting layer, and excitons are generated by exciting organic molecules forming the light emitting layer. Light is emitted from the light emitting layer in the process of radiation deactivation of the excitons, and this light is emitted from the transparent anode through the transparent insulating substrate to emit light.
ところで、図４のように、列方向に同じ色の表示画素を配列したいわゆるストライプ配列とした場合には、例えばパソコンのディスプレイとしては有効であるが、動画を表示するディスプレイとしては解像度が低いため有効ではないという欠点があった。 Incidentally, as shown in FIG. 4, when a so-called stripe arrangement in which display pixels of the same color are arranged in the column direction is effective, for example, as a display of a personal computer, the resolution is low as a display for displaying a moving image. There was a drawback that it was not effective.
そこで、各色の表示画素がデルタ状に配列されたいわゆるデルタ配列とすることによりその欠点は解消する。 Therefore, the disadvantage is eliminated by adopting a so-called delta arrangement in which display pixels of respective colors are arranged in a delta shape.
しかしながら、デルタ配列とすることにより、駆動信号線と駆動電源線とが交差してしまうことになる。 However, with the delta arrangement, the drive signal line and the drive power supply line cross each other.
駆動信号線５２ａと駆動電源線５３ｂとは、これらの信号線を異なる層に形成するとそれらの製造工程が増えることになりコストの増大が生じてしまうことを防止するために、図４に示すように層間絶縁膜１７上の同層に同一のＡｌで形成されている。 The drive signal line 52a and the drive power supply line 53b are formed as shown in FIG. 4 in order to prevent an increase in manufacturing process and increase in cost when these signal lines are formed in different layers. The same layer on the interlayer insulating film 17 is made of the same Al.
そのため、１本の駆動電源線に同色の表示画素を接続すると、駆動電源線と駆動信号線とが交差して短絡してしまうという欠点があった。 For this reason, when display pixels of the same color are connected to one drive power supply line, there is a disadvantage that the drive power supply line and the drive signal line intersect and are short-circuited.
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、工程が増大することなく、解像度の高い表示が得られる表示装置を提供することを目的とする。 Therefore, the present invention has been made in view of the above-described conventional drawbacks, and an object thereof is to provide a display device capable of obtaining a display with high resolution without increasing the number of steps.
本発明の表示装置は、各々が所定の色を呈しエレクトロルミネッセンス素子を備えた複数の表示画素を周期的に行方向に配列し、該表示画素行を複数行設けると共に、隣接する行において表示画素が所定画素分だけ行方向にずれて配列された表示装置において、前記エレクトロルミネッセンス素子に電流を供給する駆動電源線は列方向に延び、行毎に異なる色の表示画素と接続されている表示装置である。 In the display device of the present invention, a plurality of display pixels each having a predetermined color and including an electroluminescence element are periodically arranged in the row direction, and a plurality of the display pixel rows are provided. In which the driving power supply lines for supplying current to the electroluminescent elements extend in the column direction and are connected to display pixels of different colors for each row. It is.
また、本発明の表示装置は、前記表示画素に駆動信号を供給する駆動信号配線を更に備
え、該駆動信号配線は行毎に同色の表示画素と接続されている表示装置である。
In addition, the display device of the present invention is a display device further including a drive signal line for supplying a drive signal to the display pixel, and the drive signal line is connected to the display pixel of the same color for each row.
さらに本発明の表示装置の前記駆動信号配線は、列方向及び行方向の隣接する表示画素を共に通過する表示装置である。 Furthermore, the drive signal wiring of the display device of the present invention is a display device that passes through adjacent display pixels in the column direction and the row direction.
さらにまた、本発明の表示装置は、前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されている表示装置である。 Furthermore, the display device of the present invention is a display device in which pixels exhibiting red, green, and blue are periodically arranged in the row direction in each display pixel row.
また、本発明の表示装置は、エレクトロルミネッセンス素子と、エレクトロルミネッセンス素子に電流を供給するエレクトロルミネッセンス素子駆動用薄膜トランジスタとを備えた表示画素を行方向に複数配置した第１及び第２の表示画素群が列方向に交互に配列されており、前記エレクトロルミネッセンス素子駆動用薄膜トランジスタを介して電流を前記エレクトロルミネッセンス素子に供給する駆動電源線が前記表示画素間の列方向に配置された表示装置であって、前記駆動電源線の両側に位置する表示画素のうち前記各表示画素群ごとに左右交互に位置する表示画素と接続されている表示装置である。 The display device of the present invention includes a first display pixel group and a second display pixel group in which a plurality of display pixels each including an electroluminescence element and an electroluminescence element driving thin film transistor that supplies current to the electroluminescence element are arranged in the row direction. Are arranged alternately in the column direction, and a drive power line for supplying current to the electroluminescence element through the electroluminescence element driving thin film transistor is arranged in the column direction between the display pixels. The display device is connected to display pixels located alternately on the left and right for each display pixel group among the display pixels located on both sides of the drive power supply line.
さらに、本発明の表示装置は、前記第２の表示画素群の各表示画素は、前記第１の表示画素群の表示画素に対して所定表示画素分だけ行方向にずらせて配列されている表示装置である。 Furthermore, in the display device of the present invention, each display pixel of the second display pixel group is arranged so as to be shifted in the row direction by a predetermined display pixel with respect to the display pixels of the first display pixel group. Device.
さらにまた、本発明の表示装置の前記駆動電源線は、前記所定表示画素分のずれに応じて蛇行して列方向に配置されている表示装置である。 Furthermore, the drive power supply line of the display device of the present invention is a display device that meanders in accordance with a shift of the predetermined display pixel and is arranged in the column direction.
本発明によれば、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示が得られる表示装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the display apparatus which can obtain a display with high resolution can be provided, suppressing the increase in the process by forming a drive signal line and a drive signal line in a different layer.
本発明をＥＬ表示装置に採用した場合について以下に説明する。 The case where the present invention is employed in an EL display device will be described below.
図１は有機ＥＬ表示装置の表示画素領域の平面図を示し、図２は図１中のＡ−Ａ線、Ｂ−Ｂ線及びＣ−Ｃ線に沿った断面図を示す。 FIG. 1 is a plan view of a display pixel region of an organic EL display device, and FIG. 2 is a cross-sectional view taken along lines AA, BB, and CC in FIG.
本実施の形態においては、ＥＬ表示装置に備えた各ＴＦＴ３０，４０は、ゲート電極をゲート絶縁膜を介して能動層の上層に設けたいわゆるトップゲート構造のＴＦＴであり、能動層としてａ−Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜を用いている。 In this embodiment, each of the TFTs 30 and 40 provided in the EL display device is a so-called top gate TFT in which a gate electrode is provided on an active layer through a gate insulating film, and a-Si is used as an active layer. A p-Si film that is polycrystallized by irradiating the film with laser light is used.
図１に示すように、行方向（同図左右方向）にゲート信号線５１ａ，５１ｂ，５１ｃが複数本延在しており、列方向（同図上下方向）に駆動信号線５３ａ，５３ｂ，５３ｃが複数本延在している。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量及びＥＬ素子駆動用ＴＦＴ４０が配置されている。 As shown in FIG. 1, a plurality of gate signal lines 51a, 51b, 51c extend in the row direction (left-right direction in the figure), and drive signal lines 53a, 53b, 53c extend in the column direction (up-down direction in the figure). There are several of them. These two signal lines intersect with each other, and a region surrounded by the both signal lines is a display pixel region 110. Each display pixel region 110 includes an EL display element 60, a switching TFT 30, a storage capacitor, and an EL. An element driving TFT 40 is arranged.
各ゲート信号線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。 In the direction (row direction) in which each gate signal line 51a, 51b, 51c extends, a plurality of display pixels are repeatedly arranged with red (R), green (G), and blue (B) as one cycle. The display pixels connected to the adjacent gate signal lines are shifted from each other in the direction in which the gate signal lines extend between the adjacent gate signal lines. This is a so-called delta arrangement.
即ち、行方向に複数の表示画素が配列した第１の表示画素群と、同じく行方向に複数の表示画素が配列した第２の表示画素群とを備えており、その第２の表示画素群の各表示画素は、第１の表示画素群の各表示画素に対して所定表示画素分だけ行方向にずらせて配列されている。本実施の形態においては、同じ色の表示画素同士では概ね１．７表示画素分行方向にずらしている。 That is, a first display pixel group in which a plurality of display pixels are arranged in the row direction and a second display pixel group in which a plurality of display pixels are arranged in the row direction are also provided. The display pixels are arranged so as to be shifted in the row direction by a predetermined display pixel with respect to the display pixels of the first display pixel group. In the present embodiment, display pixels of the same color are shifted in the direction of 1.7 display pixels.
例えば、隣接するゲート信号線５１ａとゲート信号線５１ｂに注目すると、ゲート信号線５１ａに接続されている各表示画素と、ゲート信号線５１ｂに接続されている各表示画素とは、本実施の形態においては、同じ色の表示画素でみると、各ゲート信号線の延在方向に互いに概ね１．７表示画素分ずれて配置されている。また、ゲート信号線５１ａ及び駆動電源線５３ａに接続されたＲの表示画素を基準とすると、そのＲの表示画素と、ゲート信号線５１ｂと駆動電源線５３ａに接続されたＧの表示画素間においては概ね０．７表示画素分ずれている。また、隣接するゲート信号線５１ｂとゲート信号線５１ｃについてみても、ゲート信号線５１ｂに接続されている各表示画素と、ゲート信号線５１ｃに接続されている各表示画素とは互いに各ゲート信号線の延在方向に同じ色でみると、概ね１．７画素分ずれて配置されている。 For example, when attention is paid to the adjacent gate signal line 51a and gate signal line 51b, each display pixel connected to the gate signal line 51a and each display pixel connected to the gate signal line 51b are described in this embodiment. In the case of the display pixels of the same color, they are arranged so as to be shifted from each other by about 1.7 display pixels in the extending direction of the gate signal lines. When the R display pixel connected to the gate signal line 51a and the drive power supply line 53a is used as a reference, the R display pixel and the G display pixel connected to the gate signal line 51b and the drive power supply line 53a are used. Is shifted by approximately 0.7 display pixels. Also, regarding the adjacent gate signal line 51b and the gate signal line 51c, each display pixel connected to the gate signal line 51b and each display pixel connected to the gate signal line 51c are mutually connected to each gate signal line. When viewed in the same direction in the extending direction, the pixels are shifted by approximately 1.7 pixels.
また、各駆動信号線５２ａ，５２ｂ，５２ｃは、主として列方向に延在しており、同じ色の表示画素に接続されており、各行の表示画素の配列に応じて各行ごとに屈曲し左右に蛇行して配置されている。即ち、隣接する行方向の表示画素の所定画素分だけ屈曲して凹凸を繰り返しながら列方向に配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね０．４表示画素である。 Further, each drive signal line 52a, 52b, 52c extends mainly in the column direction, and is connected to the display pixels of the same color, and is bent for each row according to the arrangement of the display pixels in each row, and left and right. It is arranged meandering. That is, the display pixels are arranged in the column direction while being bent by a predetermined number of adjacent display pixels in the row direction and repeating the unevenness. The meander pitch corresponding to the predetermined pixel, that is, the interval between the meander peaks is approximately 0.4 display pixels in this embodiment.
また、各駆動電源線５３ａ，５３ｂ，５３ｃは列方向に配置されており、異なる色の表示画素に接続されており、各行の表示画素の配列に応じて各行の表示画素の右側及び左側に交互に所定の表示画素分すれて配置されている。即ち、駆動電源線５３ａに注目してみると、ゲート信号線５１ａに接続されたＲの表示画素の右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続され、続いて次の行のゲート信号線５１ｂに接続されたＧの表示画素の左側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続され、続いて更に次の行のゲート信号線５１ｃに接続されたＲの表示画素の右側に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続されており、各行の表示電極間であって各ゲート信号線と交差する箇所近傍においてはゲート信号線に対して概ね４５°傾斜して配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね１．２表示画素分である。なお、各駆動信号線５２ａ，５２ｂ，５２ｃと、各駆動電源線５３ａ，５３ｂ，５３ｃとは、Ａｌ等の導電材料から成っており、互いに短絡を防止するために交差しないように配置されている。 The drive power supply lines 53a, 53b, and 53c are arranged in the column direction and are connected to display pixels of different colors, and are alternately arranged on the right and left sides of the display pixels in each row according to the arrangement of the display pixels in each row. Are arranged at predetermined display pixels. That is, when attention is paid to the drive power supply line 53a, it is arranged on the right side of the R display pixel connected to the gate signal line 51a and is connected to the EL element driving TFT of the display pixel, and then the next row. An R display pixel which is arranged on the left side of the G display pixel connected to the gate signal line 51b and connected to the EL element driving TFT of the display pixel, and is further connected to the gate signal line 51c in the next row. Is connected to the EL element driving TFT of the display pixel, and is inclined by approximately 45 ° with respect to the gate signal line in the vicinity of the portion between the display electrodes of each row and intersecting each gate signal line. Are arranged. The meander pitch corresponding to the predetermined pixel, that is, the interval between the meander peaks is approximately 1.2 display pixels in this embodiment. The drive signal lines 52a, 52b, and 52c and the drive power supply lines 53a, 53b, and 53c are made of a conductive material such as Al, and are arranged so as not to cross each other to prevent a short circuit. .
このように、いわゆるデルタ配列であって、各ゲート信号線に接続された表示画素群ごとに、各駆動電源線に異なる色の表示画素を接続することにより、駆動信号線と駆動電源線とが同層に形成されながらも交差することなく形成することが可能である。そのため、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示を得ることができる。 Thus, in a so-called delta arrangement, for each display pixel group connected to each gate signal line, by connecting display pixels of different colors to each drive power supply line, the drive signal line and the drive power supply line are Although it is formed in the same layer, it can be formed without crossing. Therefore, it is possible to obtain a display with high resolution while suppressing an increase in the number of steps due to formation of the drive signal line and the drive signal line in different layers.
また、駆動電源線に一定の値で流れている電流をＥＬ素子駆動用ＴＦＴで制御して各色のＥＬ素子に電流を供給してＥＬ素子が発光するので、その駆動電源線に流れている電流値は一定であっても、異なる色の表示画素のＥＬ素子駆動用ＴＦＴ４０に同一の駆動電源線を接続することが可能であることから、デルタ配列でありながら、駆動信号線と駆動電源線とが同層で交差しないで形成することを可能とした。 Further, the current flowing in the drive power supply line is controlled by the EL element driving TFT to supply current to the EL elements of each color and the EL element emits light. Even if the value is constant, it is possible to connect the same drive power supply line to the EL element driving TFTs 40 of display pixels of different colors. Can be formed without crossing in the same layer.
更に、各ゲート信号線５１ａ，５１ｂ，５１ｃは、その一部に突出部が形成されており
、その突出部がゲート電極１１である。このゲート電極１１の主たる延在方向は各ゲート信号線の延在方向に対して非直角方向である。即ち、ゲート信号線に対して傾斜した方向に突出して延在している。ここで、ゲート電極の主たる延在方向とは、ゲート電極の延在方向の長さが最も長い部分の延在方向をいうものとし、図１の場合のように、ゲート信号線から一部が下方向に突出しており、その先の部分が右斜め下もしくは左斜め下方向に延在している場合には、この延在しているゲート電極の長さの割合が最も大きい右斜め下又は左斜め下方向に延在している部分の延在方向をいうものとする。即ち、図１の場合、ゲート電極の主たる延在方向は、ゲート信号線に対して概ね４５°右下方向又は左下方向である。
Further, each gate signal line 51 a, 51 b, 51 c is formed with a protruding portion at a part thereof, and the protruding portion is the gate electrode 11. The main extending direction of the gate electrode 11 is a non-perpendicular direction with respect to the extending direction of each gate signal line. That is, it protrudes and extends in a direction inclined with respect to the gate signal line. Here, the main extending direction of the gate electrode means the extending direction of the portion having the longest length in the extending direction of the gate electrode, and a part of the gate signal line extends from the gate signal line as in FIG. When projecting in the downward direction and the portion extending forward obliquely downward or diagonally downward left, the length of the extending gate electrode is the diagonally downward right or The extending direction of the portion extending obliquely downward to the left shall be referred to. That is, in the case of FIG. 1, the main extending direction of the gate electrode is approximately 45 ° lower right or lower left with respect to the gate signal line.
以下に、ゲート信号線５１ａと駆動信号線５２ａに接続された表示画素に形成されたスイッチング用ＴＦＴ３０、ＥＬ素子駆動用ＴＦＴ４０及びＥＬ表示素子６０について説明する。 Hereinafter, the switching TFT 30, the EL element driving TFT 40, and the EL display element 60 formed in the display pixel connected to the gate signal line 51a and the driving signal line 52a will be described.
スイッチング用ＴＦＴ３０は、一部が突出して右斜め方向に延在したゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号、例えば映像信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。なお、基板１０上に、スイッチング用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３と容量電極５５が同時に形成され、その上にゲート絶縁膜１２を介して保持容量電極線５４がゲート電極１１と同じ材料で同時に形成されている。 The switching TFT 30 is connected to a gate signal line 51a that partially protrudes and extends diagonally to the right. The gate electrode 11 to which a gate signal is supplied and a drive signal line 52a are connected to a drive signal, for example, It consists of a drain electrode 16 to which a video signal is supplied and a source electrode 13 s connected to the gate electrode 41 of the EL element driving TFT 40. Note that the active layer 13 made of the p-Si film of the switching TFT 30 and the capacitor electrode 55 are simultaneously formed on the substrate 10, and the storage capacitor electrode line 54 is the same as the gate electrode 11 via the gate insulating film 12 thereon. Formed simultaneously with the material.
このスイッチング用ＴＦＴ３０のｐ−Ｓｉ膜から成る能動層１３は、「Ｕ」の字状に配置されゲート電極１１と２回交差しており、その交差部においてチャネル１３ｃを構成しており、いわゆるダブルゲート構造を成している。 The active layer 13 made of a p-Si film of the switching TFT 30 is arranged in a “U” shape and intersects the gate electrode 11 twice, and forms a channel 13 c at the intersecting portion. It has a gate structure.
この各チャネル１３ｃのチャネル長方向はゲート電極１１に対して直交して配置されているので、ゲート電極１１と同様にゲート信号線５１ａに対して概ね４５°の斜め方向に配置されている。 Since the channel length direction of each channel 13c is arranged orthogonally to the gate electrode 11, it is arranged in an oblique direction of approximately 45 ° with respect to the gate signal line 51a as with the gate electrode 11.
このため、能動層のｐ−Ｓｉ膜を非晶質シリコン膜にレーザ光を照射して多結晶化する際の線状のレーザ光の長軸方向が、ゲート信号線の延在方向と同じ場合、あるいは線状のレーザ光の長軸方向がゲート信号線の延在方向と直交した方向の場合においても、レーザ光のエネルギーが均一に非晶質シリコン膜に照射することができる。即ち、レーザ光はチャネルの接合部において、線状のレーザ光の端部のエネルギーが低い領域がチャネル接合部と重畳することがなくなり、粒径の均一なｐ−Ｓｉ膜を得ることができるため、リーク電流の発生を防止することができ、各表示画素のスイッチング用ＴＦＴ３０の特性を均一にすることができる。従って、各表示画素の駆動用ＴＦＴ４０のゲートに安定して電圧を供給することができることになり、ばらつきのない表示を得ることができるＥＬ表示装置を提供できる。 Therefore, when the major axis direction of the linear laser beam when the p-Si film of the active layer is polycrystallized by irradiating the amorphous silicon film with the laser beam is the same as the extending direction of the gate signal line Alternatively, even when the major axis direction of the linear laser beam is a direction orthogonal to the extending direction of the gate signal line, the energy of the laser beam can be uniformly applied to the amorphous silicon film. That is, in the laser beam junction, the region where the energy at the end of the linear laser beam is low does not overlap with the channel junction, and a p-Si film having a uniform particle size can be obtained. The occurrence of leakage current can be prevented, and the characteristics of the switching TFT 30 of each display pixel can be made uniform. Therefore, a voltage can be stably supplied to the gate of the driving TFT 40 of each display pixel, and an EL display device capable of obtaining a display without variations can be provided.
また、ゲート信号線５１ａと同一材料から成り、ゲート信号線５１ａに並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介してＴＦＴ３０のソース１３ｓと接続された容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。 In addition, the storage capacitor electrode line 54 is made of the same material as the gate signal line 51a, and is arranged in parallel with the gate signal line 51a. The storage capacitor electrode line 54 accumulates electric charges between the capacitor electrode 55 connected to the source 13 s of the TFT 30 through the gate insulating film 12 to form a capacitor. The storage capacitor is provided to hold a voltage applied to the gate electrode 41 of the EL element driving TFT 40.
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース電極１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されたソース電極４３ｓと、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン電極４３ｄとから成る
。このＥＬ表示素子駆動用ＴＦＴ４０のチャネル長方向は駆動信号線５２ａ及び駆動電源線５３ａの延在方向に対して垂直に配置されている。
The EL element driving TFT 40 includes a gate electrode 41 connected to the source electrode 13 s of the switching TFT 30, a source electrode 43 s connected to the anode 61 of the EL element 60, and a driving power supply line 53 b supplied to the EL element 60. The drain electrode 43d is connected to the drain electrode 43d. The channel length direction of the EL display element driving TFT 40 is arranged perpendicular to the extending direction of the drive signal line 52a and the drive power supply line 53a.
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１ａと、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。各表示画素には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。 The EL element 60 includes an anode 61a connected to the source electrode 43s, a cathode 67 as a common electrode, and a light emitting element layer 66 sandwiched between the anode 61 and the cathode 67. In each display pixel, red (R), green (G), and blue (B) light emitting layer materials are formed by vapor deposition, and each display pixel emits one color.
上述のスイッチング用ＴＦＴ、保持容量、ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側から図中下方向に向かって、この順番に各領域が配置されている。このように配置することにより、列方向の発光層間の距離を大きくすることができ、ＥＬ素子の各色の発光層を蒸着する際に、回り込みによる隣接する他色の発光層との混合を防止することができる。 The above-described switching TFT, storage capacitor, EL element driving TFT, and EL element are arranged in this order from the gate signal line side downward in the figure. By arranging in this way, the distance between the light emitting layers in the column direction can be increased, and when the light emitting layers of the respective colors of the EL element are deposited, mixing with the adjacent light emitting layers of other colors due to wraparound is prevented. be able to.
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位が駆動信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。 When the gate signal from the gate signal line 51a is applied to the gate electrode 11, the switching TFT 30 is turned on. Therefore, a drive signal is supplied from the drive signal line 52a to the gate electrode 41 of the EL element driving TFT 40, and the potential of the gate electrode 41 becomes the same as the potential of the drive signal line 52a. Then, a current corresponding to the current value supplied to the gate electrode 41 is supplied to the EL element 60 from the drive power supply line 53b connected to the drive power supply. As a result, the EL element 60 emits light.
なお、ＥＬ素子６０は、ＩＴＯ等の透明電極から成る陽極６１、ＭＴＤＡＴＡから成る第１ホール輸送層６２、ＴＰＤからなる第２ホール輸送層６３、キナクリドン誘導体を含むＢｅｂｑ2から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、ＬｉＦとＡｌとの積層体、あるいはＡｌとリチウム（Ｌｉ）との合金から成る陰極６７がこの順番で積層形成された構造である。このＥＬ素子が各色を発光するためには、発光層の材料を各色に応じた材料とすることにより可能である。なお、各色を図１のようにＲ、Ｇ、Ｂを発光させるためには、まずＲの発光材料を配置する個所に開口部を有するメタルマスクを陽極及び平坦化膜上に載せてＲの発光材料を蒸着し、続いてＧの発光材料を配置する個所に開口部を有するメタルマスクにてＧの発光材料を蒸着し、更にＢの発光材料を配置する個所に開口部を有するメタルマスクにてＢの発光材料を蒸着して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。 The EL element 60 includes an anode 61 made of a transparent electrode such as ITO, a first hole transport layer 62 made of MTDATA, a second hole transport layer 63 made of TPD, a light emitting layer 64 made of Bebq 2 containing a quinacridone derivative, and Bebq 2. In this structure, a light emitting element layer 66 made of an electron transport layer 65, a laminate of LiF and Al, or a cathode 67 made of an alloy of Al and lithium (Li) is laminated in this order. In order for this EL element to emit light of each color, it is possible to make the material of the light emitting layer a material corresponding to each color. In order to cause each color to emit R, G, and B as shown in FIG. 1, first, a metal mask having an opening is placed on the anode and the flattening film at the place where the R light emitting material is disposed, and R light emission is performed. The material is vapor-deposited, and then the G light-emitting material is vapor-deposited with a metal mask having an opening at a position where the G light-emitting material is disposed, and further, the metal mask with an opening is disposed at a position where the B light-emitting material is disposed. A light emitting layer is formed by vapor-depositing the light emitting material of B. At this time, it is necessary to prevent the light emitting materials of different colors from entering the adjacent light emitting layers of different colors and mixing the colors.
以下に、本発明のＥＬ表示装置について図２に従って説明する。 Hereinafter, the EL display device of the present invention will be described with reference to FIG.
絶縁性基板１０上に、ＣＶＤ法を用いてａ−Ｓｉ膜１３，４３を成膜する。そして、そのａ−Ｓｉ膜１３，４３に線状のレーザ光、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザ光を、その走査方向が基板１０の長辺方向と一致するように一端から他端に向かって走査しながら照射して、溶融再結晶化することにより多結晶化して、ａ−Ｓｉ膜をｐ−Ｓｉ膜にする。 The a-Si films 13 and 43 are formed on the insulating substrate 10 using the CVD method. The a-Si films 13 and 43 are scanned with linear laser light, for example, XeCl excimer laser light with a wavelength of 308 nm, from one end to the other end so that the scanning direction coincides with the long side direction of the substrate 10. The a-Si film is converted into a p-Si film by irradiating and recrystallizing by melting and recrystallization.
そして、ｐ−Ｓｉ膜１３，４３を各ＴＦＴ３０，４０を形成する位置にホトリソ技術を用いて島状に残存させて能動層１３，４３を形成する。そのとき同時にスイッチング用ＴＦＴ３０の能動層１３に連なって、保持容量の一方の容量電極５５を形成する。そして、その島化されたｐ−Ｓｉ膜を含む全面に、ＣＶＤ法によってＳｉＯ2膜から成るゲート絶
縁膜１２を形成する。
Then, the p-Si films 13 and 43 are left in the form of islands using the photolithography technique at the positions where the TFTs 30 and 40 are formed, thereby forming the active layers 13 and 43. At the same time, one capacitor electrode 55 of the storage capacitor is formed continuously with the active layer 13 of the switching TFT 30. Then, a gate insulating film 12 made of a SiO 2 film is formed on the entire surface including the islanded p-Si film by a CVD method.
そのゲート絶縁膜１２上に、Ｃｒ，Ｍｏ等の高融点金属をスパッタ法にて成膜し、それをホトリソ技術を用いてスイッチング用ＴＦＴ３０に接続されるゲート信号線５１、ゲー
ト電極１１、及び保持容量電極線５４を同一材料で同時に形成する。この保持容量電極線５４は各表示領域１１０に形成された容量電極５５の上層側にある他方の各電極を接続している。また、同時に、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１を形成する。更に、同時にソース領域１３ｓとゲート電極４１とが接続されるようにする。
A high melting point metal such as Cr or Mo is formed on the gate insulating film 12 by sputtering, and the gate signal line 51, the gate electrode 11 and the holding electrode connected to the switching TFT 30 using the photolithography technique. The capacitor electrode line 54 is formed of the same material at the same time. The storage capacitor electrode line 54 connects the other electrodes on the upper layer side of the capacitor electrode 55 formed in each display region 110. At the same time, the gate electrode 41 of the EL element driving TFT 40 is formed. Further, the source region 13s and the gate electrode 41 are connected at the same time.
そして、能動層のうち、ゲート電極１１，４１の両側に位置する箇所にゲート絶縁膜１２を介してイオン注入法にて不純物を導入して、ソース領域１３ｓ，４３ｓ及びドレイン領域１３ｄ，４３ｄを形成する。スイッチング用ＴＦＴ３０のソース領域１３ｓ及びドレイン領域１３ｄにはＰイオンを導入してｎ型チャネルＴＦＴとし、ＥＬ素子駆動用ＴＦＴ４０のソース領域４３ｓ及びドレイン領域４３ｄにはＢイオンを導入してｐ型チャネルＴＦＴとする。また、スイッチング用ＴＦＴ３０にはゲート電極１１の直下のチャネル領域１３ｃと、ソース領域１３ｓ及びドレイン領域１３ｄとの間に、ソース領域４３ｓ及びドレイン領域４３ｄの不純物濃度よりも低い領域、即ちＬＤＤ（Lightly Doped Drain）領
域１３Ｌを形成しても良い。
Then, impurities are introduced into the active layer at positions on both sides of the gate electrodes 11 and 41 through the gate insulating film 12 by ion implantation to form source regions 13s and 43s and drain regions 13d and 43d. To do. P ions are introduced into the source region 13s and the drain region 13d of the switching TFT 30 to form an n-type channel TFT, and B ions are introduced into the source region 43s and the drain region 43d of the EL element driving TFT 40 to form a p-type channel TFT. And In the switching TFT 30, a region lower than the impurity concentration of the source region 43s and the drain region 43d between the channel region 13c immediately below the gate electrode 11, the source region 13s and the drain region 13d, that is, LDD (Lightly Doped). Drain) region 13L may be formed.
ゲート信号線５１、ゲート電極１１，４１及び保持容量電極線５４の上方に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜を連続してＣＶＤ法にて成膜し３層から成る層間絶縁膜１５を形成する。 Above the gate signal line 51, the gate electrodes 11, 41 and the storage capacitor electrode line 54, a SiO 2 film, a SiN film and a SiO 2 film are successively formed by the CVD method, and an interlayer insulating film 15 consisting of three layers is formed. Form.
そして、この層間絶縁膜１５及びその下層のゲート絶縁膜１２に、ＥＬ素子駆動用ＴＦＴ４０のドレイン領域４３ｄに対応した位置にコンタクトホールを形成する。 A contact hole is formed in the interlayer insulating film 15 and the gate insulating film 12 below the interlayer insulating film 15 at a position corresponding to the drain region 43 d of the EL element driving TFT 40.
その後、コンタクトホール及び層間絶縁膜１５上にＡｌ等の導電材料を成膜し、ホトリソ技術により駆動信号線５２ｂ及び駆動電源線５３ｂを形成する。 Thereafter, a conductive material such as Al is formed on the contact hole and the interlayer insulating film 15, and the drive signal line 52b and the drive power supply line 53b are formed by photolithography.
駆動信号線５２ｂ、駆動電源線５３ｂ及び層間絶縁膜１５上に、アクリル系の感光性樹脂、ＳＯＧ膜などの平坦性を有する平坦化絶縁膜１７を形成する。この平坦化絶縁膜１７、層間絶縁膜１５及びゲート絶縁膜１２を貫通して、ＥＬ素子駆動用ＴＦＴ４０のソース領域４３ｓに対応した位置にコンタクトホールを形成する。そして、そのコンタクトホールを含んでその上方にＥＬ素子６０の陽極６１をＩＴＯ膜にて形成する。 On the drive signal line 52b, the drive power supply line 53b, and the interlayer insulating film 15, a planarizing insulating film 17 having flatness such as an acrylic photosensitive resin or an SOG film is formed. A contact hole is formed at a position corresponding to the source region 43 s of the EL element driving TFT 40 through the planarization insulating film 17, the interlayer insulating film 15 and the gate insulating film 12. Then, the anode 61 of the EL element 60 is formed of an ITO film above the contact hole.
その陽極６１の上方には、第１ホール輸送層６２、第２ホール輸送層６３、発光層、電子輸送層６４から成る発光素子層６６が積層されており、更にその上に陰極６７が形成されている。 A light emitting element layer 66 including a first hole transport layer 62, a second hole transport layer 63, a light emitting layer, and an electron transport layer 64 is laminated above the anode 61, and a cathode 67 is further formed thereon. ing.
こうして作製された各ＴＦＴ３０，４０及びＥＬ素子６０が、マトリクス状に配置された各表示領域１１０に備えられてＥＬ表示装置は構成されている。 The TFTs 30 and 40 and the EL elements 60 manufactured in this way are provided in the display regions 110 arranged in a matrix to constitute an EL display device.
また、駆動信号線５３ａ及び駆動電源線５２ａは、ゲート信号線５１ｂ上で、ゲート電極の主たる延在方向に並行に配置されている。そのため、駆動電源線５２ａと駆動電源線５３ａを短絡させることなく配置することができるとともに、各配線及び表示画素を高密度に効率よく配置することができる。 In addition, the drive signal line 53a and the drive power supply line 52a are arranged in parallel with the main extending direction of the gate electrode on the gate signal line 51b. Therefore, the drive power supply line 52a and the drive power supply line 53a can be arranged without short-circuiting, and each wiring and display pixel can be efficiently arranged with high density.
なお、本実施の形態においては、駆動信号線の蛇行のピッチを０．４表示画素分としたが本発明はそれに限定されるものではなく、０．４表示画素以上であれば良く、また駆動電源線の蛇行のピッチは１．２表示画素に限定されるものではなく１表示画素以上であれば良く、好ましくは１．５表示画素程度が良い。更に隣接するゲート信号線に接続された表示画素は、解像度が最も高くできるように互いに１．５表示画素ずれていることが好ましい。 In this embodiment, the meandering pitch of the drive signal lines is set to 0.4 display pixels. However, the present invention is not limited to this, and may be 0.4 display pixels or more. The meandering pitch of the power supply lines is not limited to 1.2 display pixels, but may be one display pixel or more, and preferably about 1.5 display pixels. Further, the display pixels connected to the adjacent gate signal lines are preferably shifted from each other by 1.5 display pixels so that the resolution can be maximized.
また、本発明における「１表示画素分」ずれているとは、行方向の１表示画素ピッチ分ずれていることを示す。 Further, “deviation by one display pixel” in the present invention means deviation by one display pixel pitch in the row direction.
また、本実施の形態においては、ゲート電極がゲート信号線に対して４５°傾斜した方向に突出した場合を示したが、この角度は４５°に限定されるものではなく、チャネルとの接合部とレーザ光の長軸方向とが位置しない方向であればよく、例えば３０°〜６０°でも良い。 In the present embodiment, the case where the gate electrode protrudes in a direction inclined by 45 ° with respect to the gate signal line is shown, but this angle is not limited to 45 °, and the junction with the channel And a direction in which the major axis direction of the laser beam is not located, for example, it may be 30 ° to 60 °.
また、本実施の形態においては、能動層として多結晶シリコン膜を用いたが、完全に能動層全体が結晶化されていない微結晶シリコン膜を用いても良い。 In this embodiment, a polycrystalline silicon film is used as the active layer. However, a microcrystalline silicon film in which the entire active layer is not completely crystallized may be used.
また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板あるいは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。 An insulating substrate is an insulating substrate made of glass, synthetic resin, or the like, or an insulating film such as a SiO 2 film or SiN is formed on the surface of a conductive substrate or a semiconductor substrate. It shall mean a substrate having
また、本実施の形態においては、陽極及びｐ−Ｓｉ膜から成る容量電極が駆動信号線及び駆動電源線と重畳していない場合を示したが、本発明はそれに限定されるものではない。即ち、陽極が駆動信号線又は駆動電源線と絶縁膜等を介して重畳していても良く、それによって発光する面積を大きくすることができ明るい表示を得ることが可能となり、また、容量電極が駆動電源線と重畳していても良く、それによって、上述の実施形態のように保持容量電極線と容量電極との間で形成される保持容量に加え、駆動電源線と容量電極との間でも層間絶縁膜を介して容量を形成することができるため、充分大きい保持容量を得ることができる。 In the present embodiment, the case where the capacitor electrode made of the anode and the p-Si film is not overlapped with the drive signal line and the drive power supply line is shown, but the present invention is not limited thereto. That is, the anode may overlap with the drive signal line or the drive power supply line via an insulating film or the like, thereby increasing the light emitting area and obtaining a bright display. It may overlap with the drive power supply line, and thereby, in addition to the storage capacitor formed between the storage capacitor electrode line and the capacitor electrode as in the above-described embodiment, also between the drive power supply line and the capacitor electrode. Since a capacitor can be formed through the interlayer insulating film, a sufficiently large storage capacitor can be obtained.
１１、４１ ゲート電極
１３、４３ 能動層
１３ｓ、４３ｓ ソース領域
１３ｄ、４３ｄ ドレイン領域
１３ｃ、４３ｃ チャネル領域
３０ スイッチング用ＴＦＴ
４０ ＥＬ素子駆動用ＴＦＴ
５２ 駆動信号線
６０ ＥＬ素子
１００ レーザ光
１１０ 表示領域
11, 41 Gate electrode 13, 43 Active layer 13s, 43s Source region 13d, 43d Drain region 13c, 43c Channel region 30 Switching TFT
40 EL element driving TFT
52 drive signal line 60 EL element 100 laser beam 110 display area
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006259394A JP2007041614A (en) | 2006-09-25 | 2006-09-25 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006259394A JP2007041614A (en) | 2006-09-25 | 2006-09-25 | Display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004318236A Division JP2005099830A (en) | 2004-11-01 | 2004-11-01 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007041614A true JP2007041614A (en) | 2007-02-15 |
Family
ID=37799575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006259394A Withdrawn JP2007041614A (en) | 2006-09-25 | 2006-09-25 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007041614A (en) |
-
2006
- 2006-09-25 JP JP2006259394A patent/JP2007041614A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4497596B2 (en) | Thin film transistor and display device | |
| US6724149B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| JP4925528B2 (en) | Display device | |
| JP4058440B2 (en) | Organic electroluminescent display device and manufacturing method thereof | |
| US7812529B2 (en) | White organic light emitting device | |
| JP4640690B2 (en) | Manufacturing method of active matrix organic EL display device | |
| JP2000221903A (en) | Electro-luminescence display device | |
| US20220223668A1 (en) | Display substrate and method for manufacturing the same, display panel, and display apparatus | |
| US9412846B2 (en) | Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same | |
| JP2007114726A (en) | Organic electroluminescence display device | |
| KR20060087740A (en) | Thin film transistor array panel for organic electro-luminescence | |
| US10431641B2 (en) | Thin film transistor substrate, an organic light-emitting display apparatus using the same, and a method of manufacturing the thin film transistor substrate | |
| JP4005952B2 (en) | Flat panel display with thin film transistor | |
| JP4596582B2 (en) | Display device | |
| JP2001282137A (en) | Electroluminescent display device | |
| JP3710969B2 (en) | Electroluminescence display device | |
| JP4253709B2 (en) | Flat panel display with thin film transistor | |
| JP2000172199A (en) | Electroluminescence display device | |
| JP2006330719A (en) | Organic light emitting display and method of fabricating the same | |
| US20210020718A1 (en) | Organic el display device and manufacturing method for organic el display device | |
| JP2005099830A (en) | Display device | |
| KR100482328B1 (en) | Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same | |
| KR100503188B1 (en) | A manufacturing method of an electroluminescence display device | |
| US7164153B2 (en) | Thin film transistor array panel | |
| JP2007041614A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070807 |