JP2007037015A - Frequency selective element and manufacturing method thereof - Google Patents

Frequency selective element and manufacturing method thereof Download PDF

Info

Publication number
JP2007037015A
JP2007037015A JP2005221134A JP2005221134A JP2007037015A JP 2007037015 A JP2007037015 A JP 2007037015A JP 2005221134 A JP2005221134 A JP 2005221134A JP 2005221134 A JP2005221134 A JP 2005221134A JP 2007037015 A JP2007037015 A JP 2007037015A
Authority
JP
Japan
Prior art keywords
frequency selective
selective element
conductor pattern
laminated film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005221134A
Other languages
Japanese (ja)
Inventor
Fabrice Houlet Lionel
ファブリス ウレ リオネル
Nobuo Saito
信雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATR Advanced Telecommunications Research Institute International
Original Assignee
ATR Advanced Telecommunications Research Institute International
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATR Advanced Telecommunications Research Institute International filed Critical ATR Advanced Telecommunications Research Institute International
Priority to JP2005221134A priority Critical patent/JP2007037015A/en
Publication of JP2007037015A publication Critical patent/JP2007037015A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a frequency selective element in a novel structure, and a manufacturing method thereof. <P>SOLUTION: The present invention relates to a frequency selective element for transmitting electromagnetic waves in a specific frequency domain, the frequency selective element comprising a substrate 501 and a roll part 503 formed by spirally rolling a laminate film 502 formed on the substrate 501. The laminate film 502 includes a multilayered film including at least two semiconductor layers of which lattice constants differ from each other. The laminate film 502 is spirally rolled by a force generated by the difference of the lattice constants and within the laminate film of the roll part 503, a periodic conductor pattern is formed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、周波数選択性素子およびその製造方法に関する。   The present invention relates to a frequency selective element and a manufacturing method thereof.

入射した電磁波のうち特定の周波数の電磁波を選択または反射する素子として、周波数選択性表面(FSS:Frequency Selective Surfaces)が知られている(たとえば特許文献1)。波長を選択する素子としては、ファラデーケージや、フォトニックバンドギャップ結晶も知られている。   A frequency selective surface (FSS: Frequency Selective Surfaces) is known as an element that selects or reflects an electromagnetic wave having a specific frequency among incident electromagnetic waves (for example, Patent Document 1). Faraday cages and photonic band gap crystals are also known as elements for selecting the wavelength.

FSSは1層で構成することも可能であるが、積層膜で構成することによって特性を高めることができる。積層膜で構成された3次元FSSの例を図6(a)および(b)に模式的に示す。   The FSS can be formed of a single layer, but the characteristics can be improved by forming the FSS with a laminated film. An example of a three-dimensional FSS composed of a laminated film is schematically shown in FIGS. 6 (a) and 6 (b).

図6(a)の素子は、誘電体膜10と格子状の金属膜11とを交互に複数層積層した構造を有する。図6(b)の素子は、四角形の金属膜12がマトリックス状に配置された誘電体膜10が、複数層積層された構造を有する。このように、3次元のFSSを形成する場合、周期的な構造を有する導電体層と誘電体層とを複数層積層する必要があった。
特開平11−307989号公報
The element shown in FIG. 6A has a structure in which a plurality of dielectric films 10 and lattice-like metal films 11 are alternately stacked. The element shown in FIG. 6B has a structure in which a plurality of dielectric films 10 each having a rectangular metal film 12 arranged in a matrix are stacked. Thus, when forming a three-dimensional FSS, it was necessary to laminate a plurality of conductive layers and dielectric layers having a periodic structure.
Japanese Patent Application Laid-Open No. 11-307989

しかし、図6に示すような積層構造を形成することは容易ではない。   However, it is not easy to form a laminated structure as shown in FIG.

このような状況において、本発明は、新規な構造の周波数選択性素子、およびその製造方法を提供することを目的の1つとする。   Under such circumstances, it is an object of the present invention to provide a frequency-selective element having a novel structure and a manufacturing method thereof.

上記目的を達成するため、本発明の周波数選択性素子は、特定の周波数域の電磁波を透過させる周波数選択性素子であって、基板と、前記基板上に形成された積層膜を渦巻き状に巻くことによって形成されたロール部とを備え、前記積層膜は、格子定数が異なる少なくとも2つの半導体層を含む多層膜を含み、前記積層膜は、前記格子定数の差によって生じた力によって渦巻き状に巻かれており、前記ロール部の前記積層膜内には、周期的な導電体パターンが形成されている。   In order to achieve the above object, a frequency selective element of the present invention is a frequency selective element that transmits electromagnetic waves in a specific frequency range, and spirally winds a substrate and a laminated film formed on the substrate. The laminated film includes a multilayer film including at least two semiconductor layers having different lattice constants, and the laminated film is spirally formed by a force generated by the difference in the lattice constants. A periodic conductor pattern is formed in the laminated film of the roll portion.

また、周波数選択性素子を製造するための本発明の方法は、(i)基板上に犠牲層を形成する工程と、(ii)格子定数が異なる少なくとも2つの半導体層を含み、周期的な導電体パターンが形成されている積層膜を前記犠牲層上に形成する工程と、(iii)前記導電体パターンの周囲の3方に、前記犠牲層に到達する溝を形成する工程と、(iv)前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記積層膜を渦巻き状に巻かせる工程とを含む。   In addition, the method of the present invention for manufacturing a frequency selective element includes (i) a step of forming a sacrificial layer on a substrate, and (ii) at least two semiconductor layers having different lattice constants. Forming a laminated film on which the body pattern is formed on the sacrificial layer; (iii) forming a groove reaching the sacrificial layer in three directions around the conductor pattern; and (iv) Removing the sacrificial layer present in the region surrounded by the groove, and winding the laminated film surrounded by the groove in a spiral shape.

以下、本発明の周波数選択性素子およびその製造方法について説明する。   Hereinafter, the frequency selective element of the present invention and the manufacturing method thereof will be described.

<周波数選択性素子>
本発明の周波数選択性素子は、特定の周波数域の電磁波を透過させる素子である。この素子は、基板と、その基板上に形成された積層膜を渦巻き状に巻くことによって形成されたロール部とを備える。その積層膜は、格子定数が異なる少なくとも2つの半導体層を含む多層膜を含む。その積層膜は、上記格子定数の差によって生じた力によって渦巻き状に巻かれている。そして、ロール部の積層膜内には、周期的な導電体パターンが形成されている。
<Frequency selective element>
The frequency selective element of the present invention is an element that transmits electromagnetic waves in a specific frequency range. This element includes a substrate and a roll portion formed by winding a laminated film formed on the substrate in a spiral shape. The laminated film includes a multilayer film including at least two semiconductor layers having different lattice constants. The laminated film is spirally wound by the force generated by the difference in the lattice constant. A periodic conductor pattern is formed in the laminated film of the roll part.

基板は、その上に形成される半導体層に応じて選択される。基板には、たとえば、GaAs基板、InP基板、Al23基板、SiC基板、Si基板などが用いられる。 The substrate is selected according to the semiconductor layer formed thereon. As the substrate, for example, a GaAs substrate, InP substrate, Al 2 O 3 substrate, SiC substrate, Si substrate, or the like is used.

基板と積層膜との間には、犠牲層が配置される。犠牲層は、積層膜を湾曲させてロール部を形成する際に選択的に除去される層である。そのため、犠牲層は選択的に除去しやすい材料で形成される。犠牲層には、たとえば、AlGaAs層とAlAs層とを交互に複数層積層した膜を用いることができる。   A sacrificial layer is disposed between the substrate and the laminated film. The sacrificial layer is a layer that is selectively removed when the roll film is formed by bending the laminated film. Therefore, the sacrificial layer is formed of a material that is easily removed selectively. As the sacrificial layer, for example, a film in which a plurality of AlGaAs layers and AlAs layers are alternately stacked can be used.

積層された複数の半導体層からなる多層膜は、格子定数が異なる少なくとも2つの半導体層を含む。その内部には、格子定数の差に起因する内部応力が生じている。格子定数の差に基づく歪みを利用して、積層膜が曲げられてロール部が形成される。多層膜は、たとえば、化合物半導体(たとえばIII−V族化合物半導体)や、Siや、Siを含む半導体で形成される。格子定数が異なる材料の組み合わせの例(格子定数が小さい材料/格子定数が大きい材料)としては、たとえば、GaAs/InGaAs、GaN/InGaN、Si/SiGeといった組み合わせが挙げられる。これらの半導体層の組成比や厚さを変化させることによって、多層膜の曲率半径を調節できる。   The multilayer film including a plurality of stacked semiconductor layers includes at least two semiconductor layers having different lattice constants. Inside, an internal stress resulting from a difference in lattice constant is generated. Using the distortion based on the difference in lattice constant, the laminated film is bent to form a roll portion. The multilayer film is formed of, for example, a compound semiconductor (for example, a III-V group compound semiconductor), Si, or a semiconductor containing Si. Examples of combinations of materials having different lattice constants (materials having a small lattice constant / materials having a large lattice constant) include combinations such as GaAs / InGaAs, GaN / InGaN, and Si / SiGe. The curvature radius of the multilayer film can be adjusted by changing the composition ratio and thickness of these semiconductor layers.

なお、内部応力を生じさせる多層膜は、2層であっても3層であってもよい。たとえば、格子定数が大きい層Aと格子定数が小さい層Bとを、厚い層A/層B/薄い層Aというように積層した多層膜であってもよい。この場合、厚い層Aが層Bに及ぼす応力の方が薄い層Aが層Bに及ぼす応力よりも大きいため、トータルでは薄い層A側に曲がろうとする応力が発生する。同様に、厚い層B/層A/薄い層Bという積層膜では、トータルでは厚い層B側に曲がろうとする応力が発生する。このような関係を利用して、多層膜を所定の方向に湾曲させることができる。   The multilayer film that generates internal stress may be two layers or three layers. For example, a multilayer film in which a layer A having a large lattice constant and a layer B having a small lattice constant are laminated as thick layer A / layer B / thin layer A may be used. In this case, since the stress exerted on the layer B by the thick layer A is greater than the stress exerted on the layer B by the thin layer A, a total stress that tends to bend on the thin layer A side is generated. Similarly, in the laminated film of thick layer B / layer A / thin layer B, a stress that tends to bend toward the thick layer B is generated in total. By utilizing such a relationship, the multilayer film can be bent in a predetermined direction.

導電体パターンは、上記多層膜(半導体多層膜)上に形成されていてもよい。この場合、半導体多層膜と導電体パターンとが、一体的に渦巻き状に巻かれている。また、導電体パターンは、半導体多層膜を構成する半導体層の一部をエッチングして形成したものであってもよい。   The conductor pattern may be formed on the multilayer film (semiconductor multilayer film). In this case, the semiconductor multilayer film and the conductor pattern are integrally wound in a spiral shape. Further, the conductor pattern may be formed by etching a part of the semiconductor layer constituting the semiconductor multilayer film.

導電体パターンは、周期的な構造を有する。周期的な構造の形状およびサイズは、素子の目的(特に、選択的に透過させる周波数域)に応じて決定される。一例では、導電体パターンが格子状(グリッド状)であってもよい。また、四角形の導電体がマトリックス状に配置されてもよい。導電体パターンは、AuやAlなどの金属や、ドーパントがドープされた半導体で形成できる。   The conductor pattern has a periodic structure. The shape and size of the periodic structure are determined according to the purpose of the element (particularly, the frequency range in which light is selectively transmitted). In one example, the conductor pattern may have a lattice shape (grid shape). Further, rectangular conductors may be arranged in a matrix. The conductor pattern can be formed of a metal such as Au or Al, or a semiconductor doped with a dopant.

なお、積層膜は、必要に応じて上述した層以外の層を含んでもよい。   Note that the laminated film may include layers other than the above-described layers as necessary.

<周波数選択性素子の製造方法>
以下、周波数選択性素子を製造するための本発明の方法について説明する。この製造方法によれば、本発明の周波数選択性素子を製造できる。なお、基板、犠牲層、半導体多層膜および導電体パターンは上述したものと同じであるため、重複する説明を省略する。
<Method of manufacturing frequency selective element>
Hereinafter, the method of the present invention for manufacturing a frequency selective element will be described. According to this manufacturing method, the frequency selective element of the present invention can be manufactured. Since the substrate, the sacrificial layer, the semiconductor multilayer film, and the conductor pattern are the same as those described above, a duplicate description is omitted.

周波数選択性素子を製造するための本発明の方法は、基板上に犠牲層を形成する工程(i)を含む。通常、犠牲層や積層膜の結晶性を高めるために、犠牲層を形成する前にバッファ層が形成される。   The method of the present invention for manufacturing a frequency selective element includes the step (i) of forming a sacrificial layer on a substrate. Usually, a buffer layer is formed before forming the sacrificial layer in order to increase the crystallinity of the sacrificial layer or the laminated film.

次に、格子定数が異なる少なくとも2つの半導体層を含み、周期的な導電体パターンが形成されている積層膜を犠牲層上に形成する(工程(ii))。犠牲層、および積層膜に含まれる半導体多層膜は、公知の方法で形成でき、たとえば、分子線エピタキシャル成長法(MBE法)や有機金属化学的気相成長法(MOCVD法)などで形成できる。また、導電体パターンが金属膜からなる場合には、蒸着法やスパッタリング法で形成できる。   Next, a laminated film including at least two semiconductor layers having different lattice constants and having a periodic conductor pattern is formed on the sacrificial layer (step (ii)). The sacrificial layer and the semiconductor multilayer film included in the stacked film can be formed by a known method, for example, a molecular beam epitaxial growth method (MBE method) or a metal organic chemical vapor deposition method (MOCVD method). Moreover, when a conductor pattern consists of a metal film, it can form with a vapor deposition method or sputtering method.

周期的な導電体パターンは、たとえば、金属膜やドープされた半導体膜を、フォトリソ・エッチング工程でエッチングすることによって形成できる。   The periodic conductor pattern can be formed, for example, by etching a metal film or a doped semiconductor film in a photolithography etching process.

次に、導電体パターンの周囲の3方に、犠牲層に到達する溝を形成する(工程(iii))。この溝は、上記積層膜を貫通して犠牲層に到達する溝であり、公知のドライエッチング法やフォトリソ・エッチング法で形成できる。   Next, grooves reaching the sacrificial layer are formed in three directions around the conductor pattern (step (iii)). This groove penetrates the laminated film and reaches the sacrificial layer, and can be formed by a known dry etching method or photolithography / etching method.

次に、溝で囲まれた領域に存在する犠牲層を除去することによって、溝で囲まれた積層膜を渦巻き状に巻かせる(工程(iv))。犠牲層を除去すると、除去された犠牲層上に存在する積層膜は、半導体多層膜の内部に存在する歪みによって生じる力によって湾曲し、ロール状に巻かれてロール部が形成される。このとき、導電体パターンも同時に渦巻き状に巻かれる。このようにして、渦巻き状に巻かれた導電体パターンが形成される。   Next, by removing the sacrificial layer present in the region surrounded by the groove, the laminated film surrounded by the groove is spirally wound (step (iv)). When the sacrificial layer is removed, the laminated film present on the removed sacrificial layer is bent by the force generated by the strain present in the semiconductor multilayer film and wound into a roll shape to form a roll portion. At this time, the conductor pattern is also spirally wound at the same time. In this way, a conductor pattern wound in a spiral shape is formed.

以下、具体的な実施形態の例について、図面を参照しながら説明する。なお、理解を容易にするため、以下で示す図面の一部は簡略化されている。   Hereinafter, examples of specific embodiments will be described with reference to the drawings. In order to facilitate understanding, some of the drawings shown below are simplified.

<実施形態1>
実施形態1では、本発明の周波数選択性素子を形成した一例について説明する。製造工程を図1および図2に示す。図1(a)、(c)および(e)は上面図であり、それらの断面図を図1(b)、(d)および(f)に示す。
<Embodiment 1>
In Embodiment 1, an example in which the frequency selective element of the present invention is formed will be described. The manufacturing process is shown in FIGS. 1 (a), (c) and (e) are top views, and cross-sectional views thereof are shown in FIGS. 1 (b), (d) and (f).

まず、図1(a)に示すように、GaAs(100)基板である基板101上に、バッファ層102(厚さ300nm)と、犠牲層103と、第1の半導体層104aおよび第2の半導体層104bを含む多層膜104とをエピタキシャル成長させる。犠牲層103は、Al0.58Ga0.42As(厚さ0.4nm)/AlAs(厚さ0.4nm)のペアを80ペア積層した構造(合計厚さ64nm)を有する。バッファ層102および犠牲層103は、エピタキシャル成長法によって形成されたノンドープ層である。 First, as shown in FIG. 1A, a buffer layer 102 (thickness 300 nm), a sacrificial layer 103, a first semiconductor layer 104a and a second semiconductor are formed on a substrate 101 which is a GaAs (100) substrate. The multilayer film 104 including the layer 104b is epitaxially grown. The sacrificial layer 103 has a structure (total thickness of 64 nm) in which 80 pairs of Al 0.58 Ga 0.42 As (thickness 0.4 nm) / AlAs (thickness 0.4 nm) are stacked. The buffer layer 102 and the sacrificial layer 103 are non-doped layers formed by an epitaxial growth method.

第1の半導体層104aは、ノンドープのIn0.22Ga0.78As層(厚さ10nm)であり、第2の半導体層104bは、SiがドープされたGaAs層(厚さ100nm)である。第1の半導体層104aは、第2の半導体層104bよりも格子定数が大きいため、多層膜104内には、第2の半導体層104b側に曲がろうとする内部応力が存在する。 The first semiconductor layer 104a is a non-doped In 0.22 Ga 0.78 As layer (thickness 10 nm), and the second semiconductor layer 104b is a GaAs layer (thickness 100 nm) doped with Si. Since the first semiconductor layer 104a has a lattice constant larger than that of the second semiconductor layer 104b, internal stress that tends to bend toward the second semiconductor layer 104b exists in the multilayer film 104.

次に、第2の半導体層104bを通常のフォトリソ・エッチング工程によってグリッド状に加工する。第2の半導体層104bは、エッチング時間やエッチング方法を調整することによって選択的にエッチングできる。   Next, the second semiconductor layer 104b is processed into a grid shape by a normal photolithography / etching process. The second semiconductor layer 104b can be selectively etched by adjusting an etching time or an etching method.

第2の半導体層104bのエッチングによって、図1(c)に示すように、周期的な導電体パターン104p(第2の半導体層104bのうちグリッド状の部分)が形成される。線幅が60nmでありグリッドのピッチが110nmであるマスクを用いた場合、エッチングによって、第2の半導体層104bの一部を、1辺が50nmの四角形の貫通孔104hが形成されたグリッド状の形状とすることが可能である。このようなサイズの導電体パターンを形成することによって、青色領域以外の光を透過させるロール部を形成することが可能である。   By etching the second semiconductor layer 104b, a periodic conductor pattern 104p (a grid-like portion of the second semiconductor layer 104b) is formed as shown in FIG. When a mask having a line width of 60 nm and a grid pitch of 110 nm is used, a part of the second semiconductor layer 104b is etched to form a grid-like shape in which a square through hole 104h having a side of 50 nm is formed. It can be shaped. By forming a conductor pattern of such a size, it is possible to form a roll part that transmits light outside the blue region.

次に、図1(e)に示すように、周期的な導電体パターン104p、すなわち、グリッド状の第2の半導体層104bの周囲の3方に、多層膜104を貫通して犠牲層103に到達する溝105を形成する。溝105は、公知のフォトリソ・エッチング工程によって形成できる。図1(e)に示すように、溝105の2辺が基板の[110]方向と平行となるように溝105を形成することが好ましい。   Next, as shown in FIG. 1E, a periodic conductor pattern 104p, that is, a sacrificial layer 103 penetrating the multilayer film 104 in three directions around the grid-like second semiconductor layer 104b. A reaching groove 105 is formed. The groove 105 can be formed by a known photolithography / etching process. As shown in FIG. 1E, the groove 105 is preferably formed so that two sides of the groove 105 are parallel to the [110] direction of the substrate.

次に、ウェットエッチングによって、溝105に囲まれた領域に存在する犠牲層103を除去する。エッチング液は、溝105を介して犠牲層103に到達する。エッチング液には、たとえば、HF:H2O=1:10の混合液を用いることができる。 Next, the sacrificial layer 103 present in the region surrounded by the groove 105 is removed by wet etching. The etching solution reaches the sacrificial layer 103 through the groove 105. As the etching solution, for example, a mixed solution of HF: H 2 O = 1: 10 can be used.

犠牲層103がエッチングされると、溝105で囲まれた領域に存在する多層膜104は基板101から分離する。このときの状態を図2(a)〜(c)に模式的に示す。基板101から分離した多層膜104は、多層膜104内に存在する内部応力によって第2の半導体層104b側に巻き上げられ、ロール部106が形成される。   When the sacrificial layer 103 is etched, the multilayer film 104 existing in the region surrounded by the groove 105 is separated from the substrate 101. The state at this time is schematically shown in FIGS. The multilayer film 104 separated from the substrate 101 is wound up to the second semiconductor layer 104b side by internal stress existing in the multilayer film 104, and a roll portion 106 is formed.

<実施形態2>
実施形態2では本発明の素子の他の例について、図3を参照しながら説明する。図3(a)および(c)は上面図であり、それらの断面図を図3(b)および(d)に示す。
<Embodiment 2>
In the second embodiment, another example of the element of the present invention will be described with reference to FIG. 3 (a) and 3 (c) are top views, and cross-sectional views thereof are shown in FIGS. 3 (b) and 3 (d).

まず、図3(a)および(b)に示すように、GaAs(100)基板である基板101上に、バッファ層102(厚さ300nm)と、犠牲層103と、第1の半導体層104aおよび第2の半導体層104cを含む多層膜104とをエピタキシャル成長させる。この工程は、ドープされたGaAsからなる第2の半導体層104b(厚さ100nm)の代わりに、ノンドープのGaAsからなる第2の半導体層104c(厚さ100nm)を用いたことを除き、実施形態1で説明した工程と同じである。   First, as shown in FIGS. 3A and 3B, on a substrate 101 which is a GaAs (100) substrate, a buffer layer 102 (thickness 300 nm), a sacrificial layer 103, a first semiconductor layer 104a, The multilayer film 104 including the second semiconductor layer 104c is epitaxially grown. In this embodiment, the second semiconductor layer 104c (thickness 100 nm) made of non-doped GaAs is used in place of the second semiconductor layer 104b (thickness 100 nm) made of doped GaAs. This is the same as the process described in 1.

次に、図3(c)および(d)に示すように、第2の半導体層104c上の所定の領域に、グリッド状の金属パターン301を形成する。多層膜104と金属パターン301とは、積層膜302を構成する。その後は、実施形態1と同様に、金属パターン301の周囲に溝105を形成し、溝105で囲まれた領域の犠牲層103を除去する。これによって、溝105で囲まれた部分の積層膜302(多層膜104および金属パターン301)が巻き上げられ、ロール部が形成される。   Next, as shown in FIGS. 3C and 3D, a grid-like metal pattern 301 is formed in a predetermined region on the second semiconductor layer 104c. The multilayer film 104 and the metal pattern 301 constitute a laminated film 302. Thereafter, as in the first embodiment, the groove 105 is formed around the metal pattern 301, and the sacrificial layer 103 in the region surrounded by the groove 105 is removed. As a result, the laminated film 302 (multilayer film 104 and metal pattern 301) surrounded by the groove 105 is wound up to form a roll part.

なお、例示した実施形態は本発明の一例であり、本発明は上記の例に限定されない。たとえば、実施形態1において、第1の半導体層104aと第2の半導体層104bとの間に薄いエッチングストッパ膜を設けて第2の半導体層104bのみをエッチングしてもよい。また、第2の半導体層104bとともに第1の半導体層104aをエッチングしてグリッド状としてもよい。また、実施形態2において、金属パターン301と同様に多層膜104をエッチングして多層膜104をグリッド状としてもよい。これらの場合には、ロール部がグリッド状の膜で形成される。   In addition, illustrated embodiment is an example of this invention and this invention is not limited to said example. For example, in Embodiment 1, a thin etching stopper film may be provided between the first semiconductor layer 104a and the second semiconductor layer 104b to etch only the second semiconductor layer 104b. Alternatively, the first semiconductor layer 104a may be etched together with the second semiconductor layer 104b to form a grid shape. In the second embodiment, the multilayer film 104 may be etched to form a grid shape in the same manner as the metal pattern 301. In these cases, the roll part is formed of a grid-like film.

また、周期的な導電体パターンは、グリッド状に限らず、複数の四角形の導電体をマトリックス状に配置することによって形成してもよい。そのような一例の工程の一部を、図4(a)および(b)の斜視図に示す。図4の例では、多層膜104上に、複数の四角形の金属膜401をマトリックス状に配置する。この場合も、図4(b)に示すように、多層膜104の内部応力によってロール部が形成される。   The periodic conductor pattern is not limited to the grid shape, and may be formed by arranging a plurality of rectangular conductors in a matrix shape. Part of such an example process is shown in the perspective views of FIGS. 4 (a) and 4 (b). In the example of FIG. 4, a plurality of rectangular metal films 401 are arranged in a matrix on the multilayer film 104. Also in this case, as shown in FIG. 4B, the roll portion is formed by the internal stress of the multilayer film 104.

本発明の素子の機能の一例を、図5に示す。図5の周波数選択性素子500では、基板501上に形成された積層膜502が巻き上げられてロール部503が形成されている。ロール部503の中心軸に沿って電磁波(たとえばレーザ光)が入射すると、特定の周波数域の電磁波のみがロール部を通過し、その他の周波数域の電磁波は吸収または反射される。ロール部を通過する周波数域は、ロール部を構成する物質、および導電体パターンの周期構造の周期などによって制御できる。   An example of the function of the element of the present invention is shown in FIG. In the frequency selective element 500 of FIG. 5, the laminated film 502 formed on the substrate 501 is wound up to form a roll portion 503. When electromagnetic waves (for example, laser light) are incident along the central axis of the roll unit 503, only electromagnetic waves in a specific frequency range pass through the roll unit, and electromagnetic waves in other frequency ranges are absorbed or reflected. The frequency range that passes through the roll part can be controlled by the material constituting the roll part, the period of the periodic structure of the conductor pattern, and the like.

以上、本発明の実施形態について例を挙げて説明したが、本発明は上記実施形態に限定されず、本発明の技術的思想に基づいて他の実施形態に適用できる。   The embodiments of the present invention have been described above by way of examples, but the present invention is not limited to the above-described embodiments, and can be applied to other embodiments based on the technical idea of the present invention.

本発明によれば、特定の周波数域の電磁波を選択的に透過させる周波数選択性素子が得られる。この素子は、フォトニクス分野などの種々の分野、たとえば、マイクロ波フィルター、偏光子、ファラデーケージ、フォトニックバンドギャップ結晶、光導波路、ホーリーファイバー(Optical Holey Fiber)、ガスセンサ等の分野に利用できる。   According to the present invention, a frequency selective element that selectively transmits electromagnetic waves in a specific frequency range can be obtained. This element can be used in various fields such as the photonics field, for example, fields such as a microwave filter, a polarizer, a Faraday cage, a photonic band gap crystal, an optical waveguide, a holey fiber, and a gas sensor.

本発明の周波数選択性素子の製造方法の一例を模式的に示す図である。It is a figure which shows typically an example of the manufacturing method of the frequency selective element of this invention. 図1の工程の続きの工程を模式的に示す図である。It is a figure which shows typically the process of the continuation of the process of FIG. 本発明の周波数選択性素子の製造方法の他の一例を模式的に示す図である。It is a figure which shows typically another example of the manufacturing method of the frequency selective element of this invention. 本発明の周波数選択性素子の製造方法のその他の一例を模式的に示す図である。It is a figure which shows typically another example of the manufacturing method of the frequency selective element of this invention. 本発明の周波数選択性素子の機能を模式的に示す図である。It is a figure which shows typically the function of the frequency selective element of this invention. 従来の周波数選択性素子の例を示す斜視図である。It is a perspective view which shows the example of the conventional frequency selective element.

符号の説明Explanation of symbols

101 基板
102 バッファ層
103 犠牲層
104 多層膜
104a 第1の半導体層
104b 第2の半導体層(導電体パターン)
104c 第2の半導体層
105 溝
106、503 ロール部
301 金属パターン(導電体パターン)
302、502 積層膜
500 周波数選択性素子
501 基板
DESCRIPTION OF SYMBOLS 101 Substrate 102 Buffer layer 103 Sacrificial layer 104 Multilayer film 104a First semiconductor layer 104b Second semiconductor layer (conductor pattern)
104c Second semiconductor layer 105 Groove 106, 503 Roll part 301 Metal pattern (conductor pattern)
302, 502 Multilayer film 500 Frequency selective element 501 Substrate

Claims (4)

特定の周波数域の電磁波を透過させる周波数選択性素子であって、
基板と、前記基板上に形成された積層膜を渦巻き状に巻くことによって形成されたロール部とを備え、
前記積層膜は、格子定数が異なる少なくとも2つの半導体層を含む多層膜を含み、
前記積層膜は、前記格子定数の差によって生じた力によって渦巻き状に巻かれており、
前記ロール部の前記積層膜内には、周期的な導電体パターンが形成されている周波数選択性素子。
A frequency selective element that transmits electromagnetic waves in a specific frequency range,
A substrate, and a roll portion formed by spirally winding a laminated film formed on the substrate,
The laminated film includes a multilayer film including at least two semiconductor layers having different lattice constants,
The laminated film is spirally wound by the force generated by the difference in the lattice constant,
A frequency selective element in which a periodic conductor pattern is formed in the laminated film of the roll part.
前記導電体パターンが前記多層膜上に形成されており、前記多層膜と前記導電体パターンとが、一体的に渦巻き状に巻かれている請求項1に記載の周波数選択性素子。   The frequency selective element according to claim 1, wherein the conductor pattern is formed on the multilayer film, and the multilayer film and the conductor pattern are integrally wound in a spiral shape. 前記導電体パターンが格子状である請求項1または2に記載の周波数選択性素子。   The frequency selective element according to claim 1, wherein the conductor pattern has a lattice shape. (i)基板上に犠牲層を形成する工程と、
(ii)格子定数が異なる少なくとも2つの半導体層を含み、周期的な導電体パターンが形成されている積層膜を前記犠牲層上に形成する工程と、
(iii)前記導電体パターンの周囲の3方に、前記犠牲層に到達する溝を形成する工程と、
(iv)前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記積層膜を渦巻き状に巻かせる工程とを含む周波数選択性素子の製造方法。
(I) forming a sacrificial layer on the substrate;
(Ii) forming a laminated film including at least two semiconductor layers having different lattice constants and having a periodic conductor pattern formed on the sacrificial layer;
(Iii) forming a groove reaching the sacrificial layer in three directions around the conductor pattern;
(Iv) A method of manufacturing a frequency selective element, including a step of spirally winding the laminated film surrounded by the groove by removing the sacrificial layer present in the region surrounded by the groove.
JP2005221134A 2005-07-29 2005-07-29 Frequency selective element and manufacturing method thereof Pending JP2007037015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005221134A JP2007037015A (en) 2005-07-29 2005-07-29 Frequency selective element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005221134A JP2007037015A (en) 2005-07-29 2005-07-29 Frequency selective element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007037015A true JP2007037015A (en) 2007-02-08

Family

ID=37795670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005221134A Pending JP2007037015A (en) 2005-07-29 2005-07-29 Frequency selective element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007037015A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209706A (en) * 2007-02-27 2008-09-11 Japan Aviation Electronics Industry Ltd Photonic structure
CN109143462A (en) * 2018-10-12 2019-01-04 西安邮电大学 A kind of high birefringence dung beetle shape fibre core photonic crystal fiber
CN114200566A (en) * 2021-12-14 2022-03-18 安徽中科光栅科技有限公司 Near-infrared band-pass filter with series structure and design method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209706A (en) * 2007-02-27 2008-09-11 Japan Aviation Electronics Industry Ltd Photonic structure
CN109143462A (en) * 2018-10-12 2019-01-04 西安邮电大学 A kind of high birefringence dung beetle shape fibre core photonic crystal fiber
CN114200566A (en) * 2021-12-14 2022-03-18 安徽中科光栅科技有限公司 Near-infrared band-pass filter with series structure and design method
CN114200566B (en) * 2021-12-14 2024-03-15 安徽中科光栅科技有限公司 Near infrared band-pass filter with series structure and design method

Similar Documents

Publication Publication Date Title
KR101133380B1 (en) Surface emitting laser
KR101131380B1 (en) Semiconductor laser device and method for manufacturing same
JP3854560B2 (en) Quantum optical semiconductor device
JP3672678B2 (en) Quantum semiconductor device and manufacturing method thereof
JP2002341164A (en) Two-dimensional photonic crystal slab waveguide
EP2186172A2 (en) Microresonator system and methods of fabricating the same
JP2007208127A (en) 2-dimensional photonic crystal plane emission laser
JP5224310B2 (en) Vertical cavity surface emitting laser
JP2005150291A (en) Photo detector, optical module, and optical transmission apparatus
CN107706738B (en) Distributed feedback semiconductor laser and preparation method thereof
JP2007037015A (en) Frequency selective element and manufacturing method thereof
US20100142578A1 (en) Surface-emitting laser including two-dimensional photonic crystal
JP4935148B2 (en) Multi-wavelength quantum well infrared detector
JP2008098379A (en) Two dimensional photonic crystalline surface emission laser and its manufacturing method
EP2526594A1 (en) Semiconductor device
CN113285349A (en) Micro-ring laser array and manufacturing method thereof
EP2048754A2 (en) Laser diode having nano patterns and method of fabricating the same
JP3863454B2 (en) Semiconductor laser device
JP3449698B2 (en) Photonic crystal structure and fabrication method
JP2634687B2 (en) Tapered semiconductor waveguide and method of forming the same
US5208823A (en) Optically isolated laser diode array
JPH104240A (en) Semiconductor light emitting diode, wafer and their manufacturing method
JP2003204121A (en) Optical semiconductor device and its manufacturing method
JP2006106587A (en) Integrated optical waveguide, optical element, and method of manufacturing integrated optical waveguide
JPH04229679A (en) Semiconductor laser