JP2007036158A - Inductance element and signal transmitting circuit - Google Patents
Inductance element and signal transmitting circuit Download PDFInfo
- Publication number
- JP2007036158A JP2007036158A JP2005221606A JP2005221606A JP2007036158A JP 2007036158 A JP2007036158 A JP 2007036158A JP 2005221606 A JP2005221606 A JP 2005221606A JP 2005221606 A JP2005221606 A JP 2005221606A JP 2007036158 A JP2007036158 A JP 2007036158A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- inductance element
- inductor
- inductors
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、インダクタンス素子及び信号伝送回路に関する。 The present invention relates to an inductance element and a signal transmission circuit.
電子機器間でデジタル信号を伝送する方式の一つとして、差動伝送方式がある。差動伝送方式とは、1対の線路に互いに逆方向のデジタル信号を入力する方式で、信号線から発生する放射ノイズや、外来ノイズを差動伝送により相殺することができる。外来ノイズが相殺されることによりノイズが減少するため、信号を小振幅で送信することができ、更に、信号が小振幅となるため、信号の立ち上がり、降下時間が短縮され、信号伝送の高速化が実現されるという利点がある。 One method for transmitting digital signals between electronic devices is a differential transmission method. The differential transmission system is a system in which digital signals in opposite directions are input to a pair of lines, and radiation noise generated from the signal line and external noise can be canceled by differential transmission. Since the noise is reduced by canceling out the external noise, the signal can be transmitted with a small amplitude. Further, since the signal has a small amplitude, the rise and fall times of the signal are shortened, and the signal transmission speed is increased. There is an advantage that is realized.
この差動伝送方式を用いるインターフェイス規格として、USB(Universal Serial Bus)、IEEE1394、LVDS(Low Voltage Differential Signaling)、DVI(Digital Visual Interface)、HDMI(High-Definition Multimedia Interface)等がある。これらの中でもHDMIは、より多くのデジタル信号の伝送を可能とするインターフェイスであり、ソース(Source)機器(例えば、DVDプレーヤーやセットトップボックス等)とシンク(Sink)機器(例えば、デジタルテレビやプロジェクタ等)との間で非圧縮のデジタル信号の伝送を可能とする高速インターフェイスである。HDMIによれば、1本のケーブルで映像信号及び音声信号を高速で伝送することができる。 Examples of interface standards using this differential transmission method include USB (Universal Serial Bus), IEEE 1394, LVDS (Low Voltage Differential Signaling), DVI (Digital Visual Interface), HDMI (High-Definition Multimedia Interface), and the like. Among these, HDMI is an interface that enables transmission of more digital signals, and is a source device (for example, a DVD player or a set-top box) and a sink device (for example, a digital TV or a projector). Etc.) is a high-speed interface that enables transmission of uncompressed digital signals. According to HDMI, a video signal and an audio signal can be transmitted at a high speed with a single cable.
ところで、伝送速度の高速化に伴い、信号線間の差動信号の微小なずれによってもノイズが発生することとなる。この問題を解決するために、ケーブル等のインターフェイスにコモンモードチョークコイルを挿入することによりノイズを軽減させる伝送回路が提案されている(例えば、特許文献1参照)。
HDMI等の高速インターフェイスでは、高速化を実現するために、IC自体の構造がESD(Electrostatic Discharge:静電気放電)に対して脆弱になってきている。このため、高速伝送系ICにおけるESD対策の要求が高まっており、ESD対策部品としてバリスタ、ツェナーダイオード等の容量性素子が用いられている。 In high-speed interfaces such as HDMI, the structure of the IC itself is becoming vulnerable to ESD (Electrostatic Discharge) in order to realize high speed. For this reason, there is an increasing demand for ESD countermeasures in high-speed transmission ICs, and capacitive elements such as varistors and Zener diodes are used as ESD countermeasure components.
しかしながら、ESD対策部品としての容量性素子を伝送線路に挿入すると、当該伝送線路を伝わる信号、特に高周波(200MHz以上)や高速のパルス信号が反射、減衰してしまうという問題が生じることが新たに判明した。これは、容量性素子を伝送線路に挿入した場合、容量性素子が有する容量成分により、伝送線路における容量性素子を挿入した位置での特性インピーダンスが低下して、当該位置にてインピーダンス整合されていないことに起因するものである。伝送線路にインピーダンス整合されていない部分が存在する場合、信号の高周波成分が特性インピーダンスの不整合部分で反射を起こすため、リターンロスが生じる。この結果、信号が大きく減衰してしまうこととなる。また、反射によって不要な輻射が伝送線路内に生じ、ノイズの原因となってしまうこともある。 However, when a capacitive element as an ESD countermeasure component is inserted into a transmission line, a problem arises that a signal transmitted through the transmission line, particularly a high frequency (200 MHz or higher) or a high-speed pulse signal is reflected and attenuated. found. This is because when a capacitive element is inserted into a transmission line, the capacitive component of the capacitive element reduces the characteristic impedance at the position where the capacitive element is inserted in the transmission line, and impedance matching is performed at that position. This is due to the absence. If there is a portion of the transmission line that is not impedance matched, a high frequency component of the signal is reflected at the mismatched portion of the characteristic impedance, resulting in a return loss. As a result, the signal is greatly attenuated. In addition, unnecessary radiation may be generated in the transmission line due to reflection, which may cause noise.
HDMIでは、伝送線路の特性インピーダンスの規定値(TDR規格)が100Ω±15%に規定されている(High-Definition Multimedia Interface Specification Version 1.1)。 In HDMI, the specified value (TDR standard) of the characteristic impedance of the transmission line is defined as 100Ω ± 15% (High-Definition Multimedia Interface Specification Version 1.1).
本発明の目的は、ESD対策として容量性素子を用いた場合でも、特性インピーダンスの低下を抑制することが可能な信号伝送回路及びこのような信号伝送回路に使用することが可能なインダクタンス素子を提供することにある。 An object of the present invention is to provide a signal transmission circuit that can suppress a decrease in characteristic impedance even when a capacitive element is used as an ESD countermeasure, and an inductance element that can be used in such a signal transmission circuit. There is to do.
本発明によるインダクタンス素子は、巻芯部とその両端に設けられた第1及び第2の鍔部とを有するドラム型コアと、第1の鍔部に形成された第1及び第2の端子電極と、第2の鍔部に形成された第3及び第4の端子電極と、巻芯部に一端から他端に向かって所定の方向に巻回され、一端が前記第1の端子電極に接続され、他端が前記第3の端子電極に接続された第1のコイルと、巻芯部に一端から他端に向かって前記所定の方向とは異なる方向に巻回され、一端が第2の端子電極に接続され、他端が前記第4の端子電極に接続された第2のコイルとを備えることを特徴とする。 An inductance element according to the present invention includes a drum core having a winding core and first and second flanges provided at both ends thereof, and first and second terminal electrodes formed on the first flange. And the third and fourth terminal electrodes formed on the second flange portion, and the winding core portion is wound in a predetermined direction from one end to the other end, and one end is connected to the first terminal electrode. The other end is wound in a direction different from the predetermined direction from one end to the other end, and the other end is connected to the second terminal. And a second coil connected to the terminal electrode and having the other end connected to the fourth terminal electrode.
このように、本発明によるインダクタンス素子は、第1の端子電極を始点とした第1のコイルの巻回方向と、第2の端子電極を始点とした第2のコイルの巻回方向とが逆であることから、互いに磁気結合される第1及び第2のインダクタと、第1のインダクタの後段に位置し、当該第1のインダクタに電気的に並列接続される第1の容量性素子と、第2のインダクタの後段に位置し、当該第2のインダクタに電気的に並列接続される第2の容量性素子とを備える信号伝送回路に挿入することによって、第1及び第2の容量性素子による特性インピーダンスの低下を抑制することができる。 Thus, in the inductance element according to the present invention, the winding direction of the first coil starting from the first terminal electrode is opposite to the winding direction of the second coil starting from the second terminal electrode. Therefore, the first and second inductors that are magnetically coupled to each other, the first capacitive element that is located behind the first inductor and is electrically connected in parallel to the first inductor, A first capacitive element and a second capacitive element by being inserted into a signal transmission circuit that is located downstream of the second inductor and includes a second capacitive element electrically connected in parallel to the second inductor; A decrease in characteristic impedance due to can be suppressed.
つまり、本発明によるインダクタンス素子は、第1及び第2のコイルが互いに磁気結合しており、且つ、その巻回方向が互いに逆方向とされていることから、このようなインダクダンス素子の第1及び第2の端子電極をそれぞれ第1及び第2のインダクタに接続し、本発明によるインダクダンス素子の第3及び第4の端子電極をそれぞれ第1及び第2の容量性素子に接続すれば、磁気結合していない場合と比べ、より少ない巻数にて十分なインダクタンス値を確保することができる。このため、第1及び第2の容量性素子による特性インピーダンスの低下をより小型なインダクタンス素子によって抑制することが可能となる。 That is, in the inductance element according to the present invention, the first and second coils are magnetically coupled to each other and the winding directions are opposite to each other. And the second terminal electrode are connected to the first and second inductors, respectively, and the third and fourth terminal electrodes of the inductance element according to the present invention are connected to the first and second capacitive elements, respectively, A sufficient inductance value can be ensured with a smaller number of turns than in the case where the magnetic coupling is not performed. For this reason, it is possible to suppress a decrease in characteristic impedance due to the first and second capacitive elements with a smaller inductance element.
しかも、第1及び第2のコイルが互いに別部品ではなく、磁気結合した1個の部品であることから、インダクタンス値を精度良くバランスさせることができ、その結果、第1及び第2の端子電極に供給される差動信号の対称性を維持することが可能となる。 In addition, since the first and second coils are not separated from each other but are one component that is magnetically coupled, the inductance value can be accurately balanced, and as a result, the first and second terminal electrodes It is possible to maintain the symmetry of the differential signal supplied to the.
本発明において、第1のコイルと第2のコイルは、複数箇所にて交差していることが好ましい。第1のコイルと第2のコイルが複数箇所にて交差するよう巻芯部に巻回すれば、第1及び第2のコイルの一端を第1の鍔部側に引き出し、且つ、第1及び第2のコイルの他端を第2の鍔部側に引き出し易くなることから、これらコイルと端子電極との接続を容易に行うことが可能となる。 In the present invention, the first coil and the second coil preferably intersect at a plurality of locations. If the first coil and the second coil are wound around the core so that they intersect at a plurality of locations, one end of each of the first and second coils is drawn to the first flange side, and the first and second coils Since it becomes easy to pull out the other end of the 2nd coil to the 2nd collar side, it becomes possible to connect these coils and a terminal electrode easily.
この場合、第1のコイルと第2のコイルとの交差回数は、第1のコイルの巻数及び第2のコイルの巻数よりも多いことが好ましく、交差回数が第1のコイルの巻数と第2のコイルの巻数の和に等しいことが特に好ましい。これらによれば、第1及び第2のコイルと端子電極との接続をよりいっそう容易に行うことが可能となる。 In this case, the number of crossings between the first coil and the second coil is preferably greater than the number of turns of the first coil and the number of turns of the second coil, and the number of crossings is equal to the number of turns of the first coil and the second coil. It is particularly preferred to be equal to the sum of the number of turns of the coil. According to these, it becomes possible to connect the first and second coils and the terminal electrode more easily.
また、本発明によるインダクタンス素子は、第1のコイルと第2のコイルとの交差領域において、第1のコイルと第2のコイルとを離間させる離間手段をさらに備えることが好ましい。このような離間手段を用いれば、コイル同士の接触に起因するショート不良や断線などが生じることがなく、製品の信頼性を高めることが可能となる。 In addition, the inductance element according to the present invention preferably further includes a separation unit that separates the first coil and the second coil in the intersection region between the first coil and the second coil. By using such a separation means, short circuit failure or disconnection due to contact between coils does not occur, and the reliability of the product can be improved.
この場合、離間手段は、巻芯部に設けられた凹凸によって構成されていても構わないし、第1のコイルと第2のコイルとの間に設けられた絶縁体であっても構わない。離間手段を巻芯部の凹凸によって構成する場合、当該凹凸は、第1のコイルが第2のコイル上を離間しながら通過するための第1の部分と、第2のコイルが第1のコイル上を離間しながら通過するための第2の部分とを含んでいることが特に好ましい。これによれば、第1のコイルと第2のコイルの長さを等しくすることができるとともに、第1及び第2のコイルに対する巻芯部の影響を均等とすることが可能となる。これにより、第1のコイルと第2のコイルの対称性がより高くなることから、信号品質を向上させることが可能となる。 In this case, the separating means may be constituted by unevenness provided in the core part, or may be an insulator provided between the first coil and the second coil. In the case where the separating means is constituted by the unevenness of the core part, the unevenness includes a first part for allowing the first coil to pass over the second coil while being separated, and the second coil being the first coil. It is particularly preferable that the second portion is included so as to pass while being spaced apart. According to this, the lengths of the first coil and the second coil can be made equal, and the influence of the winding core portion on the first and second coils can be made equal. Thereby, since the symmetry of the first coil and the second coil becomes higher, the signal quality can be improved.
このように、本発明による信号伝送回路は、ESD対策として容量性素子を用いた場合でも、特性インピーダンスの低下を抑制することが可能となる。しかも、信号伝送回路に挿入するインダクタンス素子に含まれる2つのコイルの巻回方向が互いに逆であることから、より少ない巻数にて十分なインダクタンス値を確保することができる。このため、容量性素子による特性インピーダンスの低下をより小型なインダクタンス素子によって抑制することが可能となる。 Thus, the signal transmission circuit according to the present invention can suppress a decrease in characteristic impedance even when a capacitive element is used as an ESD countermeasure. In addition, since the winding directions of the two coils included in the inductance element inserted into the signal transmission circuit are opposite to each other, a sufficient inductance value can be ensured with a smaller number of turns. For this reason, it is possible to suppress a decrease in characteristic impedance due to the capacitive element by a smaller inductance element.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
(信号伝送回路の第1実施形態) (First embodiment of signal transmission circuit)
まず、図1及び図2に基づいて、第1実施形態に係る信号伝送回路の構成を説明する。図1は、第1実施形態に係る信号伝送回路を示す模式図である。図2は、第1実施形態に係る信号伝送回路を示す回路図である。 First, based on FIG.1 and FIG.2, the structure of the signal transmission circuit which concerns on 1st Embodiment is demonstrated. FIG. 1 is a schematic diagram illustrating a signal transmission circuit according to the first embodiment. FIG. 2 is a circuit diagram showing the signal transmission circuit according to the first embodiment.
図1に示されるように、デジタルテレビ1とDVDプレーヤー2とは、HDMIケーブル3にて接続されている。HDMIケーブル3は、差動伝送方式を用いたケーブルであり、接続端子部5,6(コネクタ)を備えている。HDMIケーブル3の接続端子部5は、DVDプレーヤー2の出力部に接続されている。HDMIケーブル3の接続端子部6は、デジタルテレビ1の入力部に接続されている。DVDプレーヤー2から出力されたデジタル信号は、HDMIケーブル3を通してデジタルテレビ1に高速伝送される。
As shown in FIG. 1, the
デジタルテレビ1は、その入力部に信号伝送回路SC1を備えている。信号伝送回路SC1は、図2に示されるように、互いに磁気結合される第1及び第2のインダクタ11,12を有するコモンモードフィルタ10と、互いに磁気結合される第3及び第4のインダクタ21,22を有するインダクタンス素子20と、第1及び第2のバリスタ31,32と、を備えている。コモンモードフィルタ10は、第1のインダクタ11に接続される入出力端子13,14と、第2のインダクタ12に接続される入出力端子15,16と、を有している。コモンモードフィルタ10の入力端子13,15は、HDMIケーブル3の接続端子部6がデジタルテレビ1の入力部に接続されることにより、接続端子部6の対応する端子に接続されることとなる。
The
ここで、図3(a)及び(b)を参照して、コモンモードフィルタ10の構造及び動作について説明する。図3(a)及び(b)は、コモンモードフィルタの動作を説明する概略図である。
Here, the structure and operation of the
コモンモードフィルタ10は、互いに絶縁された2本の導線(コイル)17,18をフェライトコア19に複数回、同方向に巻きつけた構成となっている。導線17が第1のインダクタ11を構成することとなり、導線18が第2のインダクタ12を構成することとなる。フェライトコア19の形状は、必ずしも図示したリング形状であるとは限らない。
The
本実施形態において、コモンモードフィルタ10は、信号に対して、デイファレンシャルモードで用いられる。デイファレンシャルモードでは、図3(a)に示されるように、信号SIは、導線17,18に互いに逆方向の信号として入力される。そのため、各導線17,18によってフェライトコア19に生じる磁束F1,F2は、互いに逆方向の磁束となり、打ち消し合うように作用することとなる。従って、導線17,18が生み出す磁界MFによって生じるインピーダンス(インダクタンス)がほとんどないので、信号SIは、ほとんど減衰することなく出力される。
In the present embodiment, the
一方、コモンモードノイズCNに対しては、コモンモードフィルタ10は、コモンモードで用いられる。コモンモードでは、図3(b)に示されるように、コモンモードノイズCNは、導線17,18の同方向に生じる。そのため、各導線17,18によってフェライトコア19に生じる磁束F1,F2は、互いに同方向の磁束となり、強め合うように作用することとなる。従って、導線17,18が生み出す磁界MFによって生じるインピーダンス(インダクタンス)が高くなり、コモンモードノイズCNはほとんど出力されない。このようにして、コモンモードフィルタ10は、ノイズを減衰させることができる。
On the other hand, for the common mode noise CN, the
再び、図2を参照する。インダクタンス素子20は、一対の入力端子23,25と一対の出力端子24,26とを有しており、一対の入力端子23,25は、信号線91,92を介して、コモンモードフィルタ10の出力端子14,16にそれぞれ接続されている。インダクタンス素子20は、上述したコモンモードフィルタ10と同様、互いに絶縁された2つのインダクタ21,22をフェライトコアに複数回巻きつけた構成を有しており、これにより、第3及び第4のインダクタ21,22は互いに磁気結合している。しかしながら、インダクタンス素子20は、コモンモードフィルタ10とは異なり、2つのインダクタを構成する2本の導線(コイル)の巻回方向が互いに逆方向とされている。このため、インダクタンス素子20は、信号に対してコモンモードとなり、コモンモードノイズに対してデイファレンシャルモードとなる。インダクタンス素子20のより具体的な構成については後述する。
Reference is again made to FIG. The
インダクタンス素子20に含まれる第3のインダクタ21は、信号線91を介して第1のインダクタ11に電気的に直列に接続されている。第3のインダクタ21は、第1のインダクタ11と実質的に磁気結合していない。第1のバリスタ31は、入出力端子33,34を有している。第1のバリスタ31の入力端子33は、信号線93を介してインダクタンス素子20の出力端子24に接続されている。第1のバリスタ31の出力端子34は、接地電位に接続されている。これにより、第1のバリスタ31は、第1のインダクタ11及び第3のインダクタ21の後段に位置し、当該第1のインダクタ11及び第3のインダクタ21に電気的に並列接続されることとなる。また、第3のインダクタ21は、第1のインダクタ11と第1のバリスタ31との間に位置することとなる。
The
インダクタンス素子20に含まれる第4のインダクタ22は、信号線92を介して第2のインダクタ12に電気的に直列に接続されている。第4のインダクタ22は、第2のインダクタ12と実質的に磁気結合していない。第2のバリスタ32は、入出力端子35,36を有している。第2のバリスタ32の入力端子35は、信号線94を介してインダクタンス素子20の出力端子26に接続されている。第2のバリスタ32の出力端子36は、接地電位に接続されている。これにより、第2のバリスタ32は、第2のインダクタ12及び第4のインダクタ22の後段に位置し、当該第2のインダクタ12及び第4のインダクタ22に電気的に並列接続されることとなる。また、第4のインダクタ22は、第2のインダクタ12と第2のバリスタ32との間に位置することとなる。
The
コモンモードフィルタ10として、例えば、TDK株式会社製のACMシリーズに含まれるコモンモードフィルタを用いることができる。第1及び第2のバリスタ31,32として、例えば、TDK株式会社製のAVRシリーズに含まれる積層チップバリスタを用いることができる。
As the
以上のように、第1実施形態においては、第1及び第2のバリスタ31,32の前段にコモンモードフィルタ10(第1及び第2のインダクタ11,12)を挿入すると共に、コモンモードフィルタ10と第1及び第2のバリスタ31,32との間に、インダクタンス素子20を構成する第3及び第4のインダクタ21,22をそれぞれ挿入しているので、第1及び第2のバリスタ31,32による特性インピーダンスの低下を抑制することができる。
As described above, in the first embodiment, the common mode filter 10 (first and
しかも、第3及び第4のインダクタ21,22は互いに磁気結合しており、且つ、これらインダクタ21,22を構成する2本の導線の巻回方向が互いに逆方向とされていることから、磁気結合していない場合と比べ、より少ない巻数にて十分なインダクタンス値を確保することができる。このため、第3及び第4のインダクタ21,22を構成するインダクタンス素子20のサイズを小型化することが可能となる。さらに、第3及び第4のインダクタ21,22が互いに別部品ではなく、磁気結合した1個の部品であることから、インダクタンス値を精度良くバランスさせることができ、その結果、差動信号の対称性を維持することが可能となる。
In addition, the third and
また、第1実施形態においては、第1及び第2のバリスタ31,32の前段にコモンモードフィルタ10を挿入しているので、DVDプレーヤー2から出力された信号は、外来ノイズをほとんど伴うことなく、HDMIケーブル3及び信号伝送回路SC1を通してデジタルテレビ1に入力する。
In the first embodiment, since the
次に、インダクタンス素子20の具体的な構成について説明する。
Next, a specific configuration of the
(インダクタンス素子の第1実施形態) (First Embodiment of Inductance Element)
図4は、第1実施形態によるインダクタンス素子20の構造を示す略斜視図である。また、図5(a)はインダクタンス素子20の上面図であり、図5(b)はインダクタンス素子20の側面図である。
FIG. 4 is a schematic perspective view showing the structure of the
図4及び図5に示すように、本実施形態によるインダクタンス素子20は、ドラム型コア110と、第1及び第2のコイル121,122とを備えて構成されている。ドラム型コア110は、棒状の巻芯部130とその両端に設けられた第1及び第2の鍔部141,142によって構成されている。第1の鍔部141には、第1及び第2の端子電極151,152が形成され、第2の鍔部142には、第3及び第4の端子電極153,154が形成されている。実際の使用状態においては、第1及び第2の端子電極151,152は、図2に示した一対の入力端子23,25として用いられ、第3及び第4の端子電極153,154は、図2に示した一対の出力端子24,26として用いられる。ドラム型コア110の材料については特に限定されないが、透磁率の高い材料、例えばフェライトなどを用いることが好ましい。
As shown in FIGS. 4 and 5, the
第1及び第2のコイル121,122は、銅(Cu)などの導体の周囲を絶縁体でコーティングした配線部材であり、いずれもドラム型コア110の巻芯部130に巻回されている。また、第1及び第2のコイル121,122は、それぞれ図2に示した第3及び第4のインダクタ21,22を構成するコイルである。
The first and
より具体的に説明すると、第1のコイル121は、その一端121aが第1の端子電極151に接続され、他端121bが第3の端子電極153に接続されている。また、第2のコイル122は、その一端122aが第2の端子電極152に接続され、他端122bが第4の端子電極154に接続されている。さらに、図4に示す矢印Aから見た場合、第1のコイル121は一端121aから他端121bに向かって右回り(時計回り)に巻回されている一方、第2のコイル122は一端122aから他端122bに向かって左回り(反時計回り)に巻回されている。換言すれば、第1の端子電極151を始点とした第1のコイル121の巻回方向と、第2の端子電極152を始点とした第2のコイル152の巻回方向は、互いに逆方向となっている。
More specifically, the
尚、第1及び第2のコイル121,122の巻回方向については、互いに逆方向である限りその方向については特に限定されず、したがって上記とは逆、すなわち、第1のコイルが左回り(反時計回り)であり、第2のコイルが右回り(時計回り)であっても構わない。
The winding directions of the first and
本実施形態では、第1及び第2のコイル121,122が巻芯部130を1周するごとに、巻芯部130の上面131において第1及び第2のコイル121,122が1回交差するとともに、巻芯部130の下面132において第1及び第2のコイル121,122が1回交差している。本実施形態においては、第1のコイル121の巻数及び第2のコイルの巻数122はいずれも4回であることから、第1のコイル121と第2のコイル122との交差回数は、合計8回となる。つまり、交差回数は、第1のコイル121の巻数(4回)と第2のコイル122の巻数(4回)の和に等しくなる。このような巻回方式によれば、第1及び第2のコイル121,122の巻き方が均等となることから、高い対称性を確保することが可能となる。
In the present embodiment, every time the first and
もちろん、本発明において第1及び第2のコイル121,122の巻数はこれに限定されず、何回であっても構わない。但し、第1及び第2のコイル121,122の対称性を保つためには、第1のコイル121の巻数と第2のコイル122の巻数については同一とする必要がある。尚、信号を過度に減衰させないためには、コモンモードフィルタ10よりも、第1及び第2のコイル121,122の巻数を十分に少なくすることが好ましい。
Of course, in the present invention, the number of turns of the first and
図6は、インダクタンス素子20を実装する基板上の配線パターンを説明するための図である。
FIG. 6 is a diagram for explaining a wiring pattern on the substrate on which the
本実施形態によるインダクタンス素子20は、第1及び第2のコイル121,122の巻回方向が互いに逆方向であるにもかかわらず、一対の入力端子23,25として用いられる2つの端子電極(第1及び第2の端子電極151,152)が同じ鍔部に形成され、且つ、一対の出力端子24,26として用いられる2つの端子電極(第3及び第4の端子電極153,154)が同じ鍔部に形成されていることから、図6に示すように、基板190上において一対の信号線91,92を平行に敷設することができるとともに、一対の信号線93,94を平行に敷設することができる。これにより、基板190上における配線パターンの迂回などが不要となる。このため、基板190上における配線パターンの占有面積が必要以上に増大することがなく、しかも、高い対称性を確保することが可能となる。これにより、装置全体の小型化と信号品質の向上を両立させることが可能となる。
The
以上が、第1の実施形態によるインダクタンス素子20の具体的な構成である。
The above is the specific configuration of the
次に、図7〜図9に基づいて、第1実施形態に係る信号伝送回路SC1の変形例の構成を説明する。図7〜図9は、第1実施形態に係る信号伝送回路の変形例を示す図である。 Next, a configuration of a modification of the signal transmission circuit SC1 according to the first embodiment will be described with reference to FIGS. 7 to 9 are diagrams illustrating modifications of the signal transmission circuit according to the first embodiment.
図7に示された変形例においては、HDMIケーブル3が信号伝送回路SC1を備えている。
In the modification shown in FIG. 7, the
図8に示された変形例においては、DVDプレーヤー2が、その出力部に信号伝送回路SC1を備えている。
In the modification shown in FIG. 8, the
図9に示された変形例においては、HDMIケーブル3の接続端子部6(コネクタ)が、信号伝送回路SC1を備えている。なお、HDMIケーブル3の接続端子部6が信号伝送回路SC1を備える代わりに、HDMIケーブル3の接続端子部5(コネクタ)が、信号伝送回路SC1を備えていてもよい。
In the modification shown in FIG. 9, the connection terminal portion 6 (connector) of the
図7〜図9に示されたいずれの変形例においても、第1及び第2のバリスタ31,32による特性インピーダンスの低下を抑制することができる。
In any of the modifications shown in FIGS. 7 to 9, it is possible to suppress a decrease in characteristic impedance due to the first and
(インダクタンス素子の第2実施形態) (Second Embodiment of Inductance Element)
図10は、第2実施形態によるインダクタンス素子60の構造を示す略斜視図である。また、図11(a)はインダクタンス素子60の上面図であり、図11(b)はインダクタンス素子60の下面図である。さらに、図12(a)は図11(a)のA1−A1線に沿った断面図であり、図12(b)は図11(b)のB1−B1線に沿った断面図である。 FIG. 10 is a schematic perspective view showing the structure of the inductance element 60 according to the second embodiment. FIG. 11A is a top view of the inductance element 60, and FIG. 11B is a bottom view of the inductance element 60. Further, FIG. 12A is a cross-sectional view taken along line A1-A1 in FIG. 11A, and FIG. 12B is a cross-sectional view taken along line B1-B1 in FIG.
図10〜図12に示すように、本実施形態によるインダクタンス素子60では、巻芯部130の上面131に4本の溝部131a1〜131a4(これらをまとめて溝部131aと呼ぶ)が形成され、巻芯部130の下面132に4本の溝部132a1〜132a4(これらをまとめて溝部132aと呼ぶ)が形成されている。溝部131a,132aには第1のコイル121が収容されている。これにより、第2のコイル122は、上面側の交差領域X1及び下面側の交差領域X2のいずれの領域においても、第1のコイル121上を離間しながら通過している。その他の点については、上記実施形態によるインダクタンス素子20と同様であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
As shown in FIGS. 10 to 12, in the inductance element 60 according to the present embodiment, four
図12(b)に示すように、溝部131a,132aの深さD1は、少なくとも第1のコイル121の直径D2以上に設定されている。これにより、交差領域X1,X2においては、第1のコイル121と第2のコイル122は、距離D3(=D1−D2)だけ離間することになる。
As shown in FIG. 12B, the depths D1 of the
このように、本実施形態によるインダクタンス素子60は、巻芯部130に形成された溝部131a,132aに第1のコイル121を収容することによって、交差領域X1,X2における第1のコイル121と第2のコイル122との接触を防止していることから、コイル同士の接触に起因するショート不良や断線などが生じることがなく、製品の信頼性を高めることが可能となる。尚、溝部131a,132aに収容するコイルは、第1のコイル121に限らず、第2のコイル122であっても構わない。
As described above, the inductance element 60 according to the present embodiment accommodates the
図13及び図14は、インダクタンス素子60の製造方法を説明するための工程図である。 13 and 14 are process diagrams for explaining a method for manufacturing the inductance element 60.
まず、図13に示すように、ドラム型コア110の第1の鍔部141に、第1及び第2の端子電極151,152を形成し、第2の鍔部142に第3及び第4の端子電極153,154を形成する。ドラム型コア110の巻芯部130には、上述した溝部131a,132aをあらかじめ形成しておく。
First, as shown in FIG. 13, the first and second
次に、図14に示すように、溝部131a,132aに沿って第1のコイル121を巻芯部130に巻回し、その一端121aを第1の端子電極151に接続し、他端121bを第3の端子電極153に接続する。
Next, as shown in FIG. 14, the
そして、図10に示したように、第1のコイル121と交差させながら、第2のコイル122を巻芯部130に巻回し、その一端122aを第2の端子電極152に接続し、他端122bを第4の端子電極154に接続すれば、本実施形態によるインダクタンス素子60が完成する。このように、本実施形態によるインダクタンス素子60は、第1のコイル121を巻芯部130に全て巻回した後、第2のコイル122を巻芯部130に巻回することができることから、作業効率が良く、簡単に組み立てることが可能である。
Then, as shown in FIG. 10, while intersecting with the
(インダクタンス素子の第3実施形態) (Third embodiment of inductance element)
図15(a),(b)は、それぞれ第3実施形態によるインダクタンス素子70の上面図及び下面図である。また、図16(a)は図15(a)のA2−A2線に沿った断面図であり、図16(b)は図15(b)のB2−B2線に沿った断面図である。第3実施形態によるインダクタンス素子70を斜め上方から見た斜視図については、図10と同様である。
FIGS. 15A and 15B are a top view and a bottom view of the
図15及び図16に示すように、本実施形態によるインダクタンス素子70は、巻芯部130の上面131に溝部131aが形成され、巻芯部130の下面132に溝部132aが形成されている点において、上述した第2実施形態によるインダクタンス素子60と同様であるが、溝部131aには第1のコイル121が収容され、溝部131bには第2のコイル122が収容されている点において、上記インダクタンス素子60と相違する。その他の点については、上記インダクタンス素子60と同様であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
As shown in FIGS. 15 and 16, the
このような構成により、巻芯部130の上面131側の交差領域X3においては、第2のコイル122が第1のコイル121上を離間しながら通過し、巻芯部130の下面132側の交差領域X4においては、第1のコイル121が第2のコイル122上を離間しながら通過している。このため、本実施形態では、交差領域X3,X4における第1のコイル121と第2のコイル122との接触が防止されるだけでなく、第1のコイル121と第2のコイル122の長さを等しくすることができるとともに、第1及び第2のコイル121,122に対する巻芯部130の影響を均等とすることが可能となる。このため、本実施形態によれば、第1のコイル121と第2のコイル122の対称性がより高くなることから、信号品質を向上させることが可能となる。
With such a configuration, in the crossing region X3 on the
図17は、インダクタンス素子70の製造方法を説明するための工程図である。
FIG. 17 is a process diagram for explaining a method of manufacturing the
まず、図13に示したように、第1の鍔部141に第1及び第2の端子電極151,152が形成され、第2の鍔部142に第3及び第4の端子電極153,154が形成されたドラム型コア110を用意する。次に、図17に示すように、第1のコイル121の一端121aを第1の端子電極151に接続し、第2のコイル122の一端122aを第2の端子電極152に接続する。
First, as shown in FIG. 13, the first and second
この状態から、第1の鍔部141に最も近い1番目の溝部131a1に沿って第1のコイル121を巻芯部130に巻回した後、第1の鍔部141に最も近い1番目の溝部132a1(図17では裏面のため図示されない)に沿って第2のコイル122を巻芯部130に巻回する。続いて、2番目の溝部131a2に沿って第1のコイル121を巻芯部130に巻回し、さらに、2番目の溝部132a2(図17では裏面のため図示されない)に沿って第2のコイル122を巻芯部130に巻回する。このようにして、第1のコイル121と第2のコイル122を巻芯部130に交互に巻き進め、最後に、図10に示すように、第1のコイル121の他端121bを第3の端子電極153に接続し、第2のコイル122の他端122bを第4の端子電極154に接続する。
From this state, after winding the
以上により、本実施形態によるインダクタンス素子70が完成する。尚、インダクタンス素子70における第1及び第2のコイル121,122の巻回方法としては、上記のように交互に巻回する方法に限定されず、一方のコイル(例えば第1のコイル121)を巻芯部130に全て巻回した後、他方のコイル(例えば第2のコイル122)を、対応する溝部(例えば溝部132b)にくぐらせるようにして巻芯部130に巻回しても構わない。
Thus, the
(インダクタンス素子の第4実施形態) (Fourth Embodiment of Inductance Element)
図18は、第4実施形態によるインダクタンス素子80の構造を示す略斜視図である。また、図19(a),(b)は、それぞれインダクタンス素子80の上面図及び下面図である。さらに、図20は、図19(a)のB3−B3線に沿った断面図である。
FIG. 18 is a schematic perspective view showing the structure of the
図18〜図20に示すように、本実施形態によるインダクタンス素子80では、巻芯部130の上面131に4つの突起部131b1〜131b4(これらをまとめて突起部131bと呼ぶ)が形成され、巻芯部130の下面132に4つの突起部132b1〜132b4(これらをまとめて突起部132bと呼ぶ)が形成されている。突起部131b,132bは、巻芯部130の一部であっても構わないし、巻芯部130に付加された別の部材であっても構わない。
As shown in FIGS. 18 to 20, in the
巻芯部130の上面131側においては、突起部131bの上面に接するように第2のコイル122が巻回されており、これによって生じた巻芯部130の上面131と第2のコイル122の隙間をくぐるように、突起部131bを避けて第1のコイル121が巻回されている。逆に、巻芯部130の下面132側においては、突起部132bの上面に接するように第1のコイル121が巻回されており、これによって生じた巻芯部130の下面132と第1のコイル121の隙間をくぐるように、突起部132bを避けて第2のコイル122が巻回されている。その他の点については、上記実施形態によるインダクタンス素子20と同様であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
On the
図20に示すように、突起部131b,132bの高さD4は、少なくとも第1及び第2のコイル121,122の直径D2以上に設定されている。すなわち、交差領域X5,X6においては、第1又は第2のコイル121,122と巻芯部130の平坦面との間には最大で距離D4の隙間が生じることから、この隙間に第1又は第2のコイル121,122をくぐらせれば、第1のコイル121と第2のコイル122とを最大で距離D5(=D4−D2)だけ離間させることが可能となる。
As shown in FIG. 20, the heights D4 of the
このような構成により、巻芯部130の上面131側の交差領域X5においては、第2のコイル122が第1のコイル121上を離間しながら通過し、巻芯部130の下面132側の交差領域X6においては、第1のコイル121が第2のコイル122上を離間しながら通過する。このため、本実施形態においても、コイル同士の接触に起因するショート不良や断線などが生じることがなく、製品の信頼性を高めることが可能となる。
With such a configuration, in the crossing region X5 on the
さらに、本実施形態によるインダクタンス素子80は、第3実施形態によるインダクタンス素子70と同様、第1のコイル121と第2のコイル122の長さを等しくすることができるとともに、第1及び第2のコイル121,122に対する巻芯部130の影響を均等とすることが可能となる。したがって、第3実施形態によるインダクタンス素子70と同様、信号品質を向上させることが可能となる。
Further, the
但し、突起部を用いる場合に上記の構成を採用することは必須でなく、巻芯部130の上面131及び下面132の両方の側において、第1のコイル121(又は第2のコイル122)を突起部131b,132bの上面に接するように巻回しても構わない。
However, when the protrusion is used, it is not essential to adopt the above-described configuration, and the first coil 121 (or the second coil 122) is provided on both the
突起部の形状についても特に限定されるものではないが、突起部上に巻回されるコイルの脱落を防止するとともに、巻回作業の作業効率を高めるためには、図21(a)に示すように、各突起部131b,132bの上面に凹部131xを設けたり、図21(b)に示すように、各突起部131b,132bの上面にガイド部131yを設けておくことが好ましい。
The shape of the protrusion is not particularly limited, but in order to prevent the coil wound on the protrusion from falling off and to increase the work efficiency of the winding operation, it is shown in FIG. Thus, it is preferable to provide a
尚、第2及び第3実施形態では巻芯部130に溝部を設け、第4実施形態では巻芯部130に突起部を設けることによって、交差領域における第1及び第2のコイル121,122の接触を防止しているが、要するに、巻芯部130に設けた凹凸によって第1及び第2のコイル121,122を離間させることができれば、どのような形状を採用しても構わない。また、凹部であるか凸部であるかの区別はあくまで相対的である。したがって、第2及び第3実施形態において溝部が形成されていない領域を凸部であると見ることもできるし、第4実施形態において突起部が形成されていない領域を凹部であると見ることもできる。
In the second and third embodiments, the
さらに、正面図及び側面図である図22に示すように、巻芯部130の断面が6角形である場合には、対向する角部138,139にそれぞれ複数のスリット138a,139aを形成しておけば、第2〜第4実施形態と同様の効果を得ることができる。つまり、上面図である図23に示すように、スリット138aに沿って第1のコイル121を巻回するとともに、これらスリット138aを跨ぐように第2のコイル122を巻回すれば、2つのコイルを離間させることが可能となる。図23に示す面の反対側についても同様に、スリット139aに沿って第2のコイル122を巻回するとともに、これらスリット139aを跨ぐように第1のコイル121を巻回すればよい。
Furthermore, as shown in FIG. 22 which is a front view and a side view, when the cross section of the
(インダクタンス素子の第5実施形態) (Fifth Embodiment of Inductance Element)
図24は、第5実施形態によるインダクタンス素子90の構造を示す略斜視図である。
FIG. 24 is a schematic perspective view showing the structure of the
図24に示すように、本実施形態によるインダクタンス素子90では、巻芯部130の上面131側に、第1のコイル121と第2のコイル122との間に設けられた絶縁フィルム131cが追加され、巻芯部130の下面132側に、第1のコイル121と第2のコイル122との間に設けられた絶縁フィルム132cが追加されている。その他の点については、第1実施形態によるインダクタンス素子20と同様であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
As shown in FIG. 24, in the
本実施形態によるインダクタンス素子90は、巻芯部130に設けられた凹凸によって第1及び第2のコイル121,122を離間させるのではなく、絶縁フィルム131c,132cによってこれらを離間させている。このような方法によっても、コイル同士の接触に起因するショート不良や断線などを防止することができることから、製品の信頼性を高めることが可能となる。絶縁フィルム131c,132cの材料については特に限定されないが、薄くて破れにくい材料を選択することが好ましい。
In the
図25及び図26は、インダクタンス素子90の製造方法を説明するための工程図である。
25 and 26 are process diagrams for explaining a method of manufacturing the
まず、図25に示すように、第1のコイル121を巻芯部130に巻回し、その一端121aを第1の端子電極151に接続し、他端121bを第3の端子電極153に接続する。その後、図26に示すように、巻芯部130の上面131に位置する第1のコイル121を絶縁フィルム131cで被う。同様に、巻芯部130の下面132に位置する第1のコイル121についても、絶縁フィルム132cで被う。
First, as shown in FIG. 25, the
そして、図24に示したように、絶縁フィルム131c,132cの上から第2のコイル122を巻芯部130に巻回し、その一端122aを第2の端子電極152に接続し、他端122bを第4の端子電極154に接続すれば、本実施形態によるインダクタンス素子90が完成する。このように、本実施形態によるインダクタンス素子90は、第1のコイル121を巻芯部130に全て巻回した後、第2のコイル122を巻芯部130に巻回することができることから、作業効率が良く、簡単に組み立てることが可能である。
Then, as shown in FIG. 24, the
以上、インダクタンス素子に関するいくつかの実施形態について説明したが、いずれの実施形態によるインダクタンス素子も、第1及び第2のコイル121,122が互いに磁気結合しており、且つ、第1及び第2のコイル121,122の巻回方向が互いに逆方向とされている。このため、磁気結合していない場合と比べ、より少ない巻数にて十分なインダクタンス値を確保することができ、インダクタンス素子のサイズを小型化することが可能となる。しかも、各実施形態によるインダクタンス素子は、いずれもインダクタンス値を精度良くバランスさせることができ、差動信号の対称性を維持することが可能となる。このため、各実施形態によるインダクタンス素子を用いれば、装置全体の小型化と信号品質の向上を同時に達成することが可能となる。
As mentioned above, although several embodiment regarding an inductance element was described, as for the inductance element by any embodiment, the 1st and
(信号伝送回路の第2実施形態) (Second Embodiment of Signal Transmission Circuit)
次に、図27に基づいて、第2実施形態に係る信号伝送回路の構成を説明する。図27は、第2実施形態に係る信号伝送回路を示す回路図である。 Next, the configuration of the signal transmission circuit according to the second embodiment will be described with reference to FIG. FIG. 27 is a circuit diagram showing a signal transmission circuit according to the second embodiment.
デジタルテレビ1は、第1実施形態と同じく、その入力部に信号伝送回路SC2を備えている。信号伝送回路SC2は、図27に示されるように、コモンモードフィルタ10と、互いに磁気結合される第3及び第4のインダクタ21,22を有するインダクタンス素子20と、第1及び第2のバリスタ31,32と、第5及び第6のインダクタ41,42と、を備えている。
As in the first embodiment, the
第5のインダクタ41は、入出力端子43,44を有している。第5のインダクタ41の入力端子43は、第3のインダクタ21の出力端子24に接続されており、第1のインダクタ11及び第3のインダクタ21に電気的に直列に接続されている。これにより、第5のインダクタ41は、第1のバリスタ31の後段に位置することとなる。
The
第6のインダクタ42は、入出力端子45,46を有している。第6のインダクタ42の入力端子45は、第4のインダクタ22の出力端子26に接続されており、第2のインダクタ12及び第4のインダクタ22に電気的に直列に接続されている。これにより、第5のインダクタ42は、第2のバリスタ32の後段に位置することとなる。
The
以上のように、第2実施形態においては、第1及び第2のバリスタ31,32の後段に第5及び第6のインダクタ41,42をそれぞれ挿入しているので、第1及び第2のバリスタ31,32による特性インピーダンスの低下をより一層抑制することができる。
As described above, in the second embodiment, since the fifth and
信号伝送回路SC2は、図7〜図9に示されるように、HDMIケーブル3、DVDプレーヤー2あるいは接続端子部5,6(コネクタ)に備えられていてもよい。この場合でも、第1及び第2のバリスタ31,32による特性インピーダンスの低下をより一層抑制することができる。
As shown in FIGS. 7 to 9, the signal transmission circuit SC2 may be provided in the
続いて、信号伝送回路の第1及び第2実施形態によって、第1及び第2のバリスタによる特性インピーダンスの低下を抑制できることを、具体的に示す。ここでは、信号伝送回路の特性インピーダンスをTDR(Time Domain Reflectometry)法を測定する。TDR法とは、伝送線路にステップパルスを送出し、の特性インピーダンスの不連続箇所にて反射されたパルスを測定することにより、伝送線路の特性インピーダンスを計測する測定法である。 Subsequently, it will be specifically shown that the first and second embodiments of the signal transmission circuit can suppress a decrease in characteristic impedance caused by the first and second varistors. Here, the characteristic impedance of the signal transmission circuit is measured by a TDR (Time Domain Reflectometry) method. The TDR method is a measurement method for measuring the characteristic impedance of the transmission line by sending a step pulse to the transmission line and measuring the pulse reflected at the discontinuous portion of the characteristic impedance.
まず、図28に基づいて、TDR法による測定環境を説明する。図28に示される各測定環境では、高速オシロスコープ50とレシーバIC52とが、伝送路54を介して接続されている。伝送路54は、同軸ケーブル56と信号伝送回路58とを有している。高速オシロスコープ50は、TDRモジュール51を有している。高速オシロスコープ50は、TDRモジュール51を通して同軸ケーブル56と接続され、同軸ケーブル56の他端は信号伝送回路58と接続される。信号伝送回路58の他端にはレシーバIC52が接続される。
First, the measurement environment by the TDR method will be described with reference to FIG. In each measurement environment shown in FIG. 28, a high-
高速オシロスコープ50としては、アジレント・テクノロジー社(Agilent Technologies, Inc.)製のAgilent86100広帯域オシロスコープを用いる。TDRモジュール51としては、アジレント・テクノロジー社製の54754差動TDRプラグイン・モジュールを用いる。レシーバIC52は、電源がオフのときに無限大の入力インピーダンスを有し、高速オシロスコープ50からの信号を100%反射させる。同軸ケーブル56は、2本の差動信号線からなり、それぞれ50Ωの特性インピーダンスを有する。このため、同軸ケーブル56全体の特性インピーダンスは100Ωとなる。
As the high-
次に、図28及び図29に基づいて、TDR法による測定方法について説明する。まず、高速オシロスコープ50が入射電圧ステップEiを発生させ、この入射電圧ステップEiを伝送路54に出力する。伝送路54上で特性インピーダンスの不連続点が存在しない場合には、入射電圧ステップEiがレシーバIC52でそのまま反射され、高速オシロスコープ50には、図29(a)に示すように、入射電圧ステップEiのみが表示される。一方、伝送路54の特性インピーダンスに不連続箇所が存在する場合には、その不連続箇所で入射電圧ステップの一部が反射される。この場合、高速オシロスコープ50には、図29(b)に示すように、反射波Erが入射電圧ステップEiに代数的に追加されて表示される。この結果より、特性インピーダンスの不連続箇所の位置と特性インピーダンスの値を求めることができる。すなわち、反射波Erが測定されるまでの時間Tにより特性インピーダンスの不連続箇所の位置を求めることができると共に、反射波Erの値により不連続箇所での特性インピーダンスを求めることができる。
Next, a measurement method by the TDR method will be described based on FIGS. First, the high-
コモンモードフィルタとしては、ACM2012D−900(TDK株式会社製)を用いた。ACM2012D−900の特性インピーダンスは、100Ωである。ACM2012D−900のカットオフ周波数は、3.5GHzである。第1及び第2のバリスタには、AVR161A1R1(TDK株式会社製)を用いた。AVR161A1R1の静電容量は、1.1pFである。第3〜第6のインダクタには、MLK1005シリーズ(TDK株式会社製)を用いた。 ACM2012D-900 (manufactured by TDK Corporation) was used as the common mode filter. The characteristic impedance of ACM2012D-900 is 100Ω. The cutoff frequency of ACM2012D-900 is 3.5 GHz. As the first and second varistors, AVR161A1R1 (manufactured by TDK Corporation) was used. The capacitance of AVR161A1R1 is 1.1 pF. The MLK1005 series (manufactured by TDK Corporation) was used for the third to sixth inductors.
測定結果を図30〜図32に示す。 The measurement results are shown in FIGS.
図30を参照する。特性I1は、信号伝送回路58が、第1及び第2のバリスタを備え、コモンモードフィルタ及び第3〜第6のインダクタを備えていない場合の測定結果である。特性I1から分かるように、第1及び第2のバリスタの影響を受けて特性インピーダンスが低下し、インピーダンス不整合が生じている。
Refer to FIG. The characteristic I1 is a measurement result when the
特性I2は、信号伝送回路58が、第1及び第2のバリスタとコモンモードフィルタとを備え、第3〜第6のインダクタを備えていない場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを23psに設定した。
The characteristic I2 is a measurement result when the
特性I2から分かるように、信号伝送回路58の特性インピーダンスが100Ω±15%の範囲内にあるものの、依然として第1及び第2のバリスタの影響を受けて特性インピーダンスが低下している。
As can be seen from the characteristic I2, the characteristic impedance of the
特性I3〜I5は、信号伝送回路58が第1及び第2のバリスタとコモンモードフィルタと第3及び第4のインダクタとを備える場合、すなわち信号伝送回路58が上述した第1実施形態に係る信号伝送回路SC1と同じ構成である場合の測定結果である。特性I3は、第3及び第4のインダクタのインダクタンス値を1.0nHとした場合の測定結果である。特性I4は、第3及び第4のインダクタのインダクタンス値を1.5nHとした場合の測定結果である。特性I5は、第3及び第4のインダクタのインダクタンス値を2.2nHとした場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との間の時間的な長さを20psに設定した。同じく、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわち第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを0psに設定した。
Characteristics I3 to I5 indicate that the
特性I3〜I5から分かるように、第1及び第2のバリスタの影響による特性インピーダンスの低下が抑制されている。 As can be seen from the characteristics I3 to I5, a decrease in characteristic impedance due to the influence of the first and second varistors is suppressed.
特性I5から分かるように、第3及び第4のインダクタのインダクタンス値を2.2nHとした場合、第1及び第2のバリスタの位置にて特性インピーダンスが低下しているものの、他の箇所にて特性インピーダンスが高くなってしまう。このように特性インピーダンスが高くなる箇所が生じるのは、第3及び第4のインダクタのインダクタンス値に起因するものと考えられる。したがって、第3及び第4のインダクタのインダクタンス値は1〜2nHであることが好ましい。 As can be seen from the characteristic I5, when the inductance values of the third and fourth inductors are set to 2.2 nH, the characteristic impedance is reduced at the positions of the first and second varistors, but at other places. The characteristic impedance becomes high. The occurrence of the portion where the characteristic impedance becomes high in this way is considered to be caused by the inductance values of the third and fourth inductors. Therefore, the inductance values of the third and fourth inductors are preferably 1 to 2 nH.
次に、図31を参照する。特性I6及び特性I7は、信号伝送回路58が第1及び第2のバリスタとコモンモードフィルタと第3〜第6のインダクタとを備える場合、すなわち信号伝送回路58が上述した第2実施形態に係る信号伝送回路SC2と同じ構成である場合の測定結果である。特性I6は、第3〜第6のインダクタのインダクタンス値を1.0nHとした場合の測定結果である。特性I7は、第3及び第4のインダクタのインダクタンス値を1.0nHとし、第5及び第6のインダクタをバイパスさせた場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との間の時間的な長さを0psに設定した。同じく、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわち第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを0psに設定した。同じく、第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との伝送線路上での間隔、すなわち第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との間の時間的な長さを0psに設定した。
Reference is now made to FIG. Characteristic I6 and characteristic I7 indicate that the
特性I6から分かるように、第1及び第2のバリスタの影響による特性インピーダンスの低下がより一層抑制されている。 As can be seen from the characteristic I6, a decrease in characteristic impedance due to the influence of the first and second varistors is further suppressed.
次に、図32を参照する。特性I8〜I10は、信号伝送回路58が第1及び第2のバリスタとコモンモードフィルタと第3〜第6のインダクタとを備える場合、すなわち信号伝送回路58が上述した第2実施形態に係る信号伝送回路SC2と同じ構成である場合の測定結果である。特性I8は、第3及び第4のインダクタのインダクタンス値を1.5nHとし、第5及び第6のインダクタのインダクタンス値を1.0nHとした場合の測定結果である。た場合の測定結果である。特性I9は、第3〜第6のインダクタのインダクタンス値を1.5nHとした場合の測定結果である。特性I10は、第3及び第4のインダクタのインダクタンス値を1.5nHとし、第5及び第6のインダクタをバイパスさせた場合の測定結果である。信号伝送回路58を構成するにあたり、コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、すなわちコモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との間の時間的な長さを0psに設定した。同じく、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、すなわち第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との間の時間的な長さを0psに設定した。同じく、第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との伝送線路上での間隔、すなわち第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との間の時間的な長さを0psに設定した。
Reference is now made to FIG. The characteristics I8 to I10 indicate that the
特性I8及びI9から分かるように、第1及び第2のバリスタの影響による特性インピーダンスの低下がより一層抑制されている。 As can be seen from the characteristics I8 and I9, a decrease in characteristic impedance due to the influence of the first and second varistors is further suppressed.
以上のことから、第1及び第2実施形態による信号伝送回路の有用性が確認された。 From the above, the usefulness of the signal transmission circuit according to the first and second embodiments was confirmed.
上述した測定結果から分かるように、第3〜第6のインダクタのインダクタンス値は、10nHより小さいことが好ましく、1〜2nHであることがより好ましい。これは、上述したように、第3〜第6のインダクタのインダクタンス値に起因して特性インピーダンスが高くなる箇所が生じてしまい、インピーダンス整合が不十分となるためである。 As can be seen from the measurement results described above, the inductance values of the third to sixth inductors are preferably smaller than 10 nH, and more preferably 1 to 2 nH. This is because, as described above, a portion where the characteristic impedance increases due to the inductance values of the third to sixth inductors occurs, and impedance matching becomes insufficient.
コモンモードフィルタの出力端子と第3及び第4のインダクタの入力端子との伝送線路上での間隔、第3及び第4のインダクタの出力端子と第1及び第2のバリスタの入力端子との伝送線路上での間隔、及び、第1及び第2のバリスタの入力端子と第5及び第6のインダクタの入力端子との伝送線路上での間隔は、短いほど好ましい。これは、各端子間の伝送線路(例えば、基板の導体パターン)がインダクタンス成分及び容量成分を有することとなり、これらのインダクタンス成分及び容量成分がインピーダンス整合を妨げる要因となるためである。 The distance on the transmission line between the output terminal of the common mode filter and the input terminals of the third and fourth inductors, and the transmission between the output terminals of the third and fourth inductors and the input terminals of the first and second varistors. The distance on the transmission line and the distance on the transmission line between the input terminals of the first and second varistors and the input terminals of the fifth and sixth inductors are preferably as short as possible. This is because the transmission line between the terminals (for example, the conductor pattern of the substrate) has an inductance component and a capacitance component, and these inductance component and capacitance component are factors that impede impedance matching.
なお、コモンモードフィルタをノイズフィルタとして用いる場合、信号線間にコンデンサを接続する場合がある(例えば、特許文献2参照)。しかしながら、信号伝送回路の第1及び第2実施形態において信号線間にコンデンサを接続した場合、不要な容量成分が生じることとなり、インピーダンス整合が図れなくなってしまう。したがって、信号伝送回路の第1及び第2実施形態においては、信号線間を接続するコンデンサを備えていない。 Note that when a common mode filter is used as a noise filter, a capacitor may be connected between signal lines (see, for example, Patent Document 2). However, when a capacitor is connected between the signal lines in the first and second embodiments of the signal transmission circuit, an unnecessary capacitance component is generated, and impedance matching cannot be achieved. Therefore, the first and second embodiments of the signal transmission circuit do not include a capacitor for connecting the signal lines.
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、信号伝送回路SC1,SC2は、上述した位置に限らず、DVDプレーヤー2からの出力後、デジタルテレビ1の最初の回路の前に入っていればよい。DVDプレーヤー2は、パーソナルコンピュータや、セットトップボックス等の他のソース機器でもよい。HDMIケーブル3は、DVI、USB、IEEE等の規格に対応するケーブルでもよい。デジタルテレビ1は、LCDモニタやプロジェクタ等の他のシンク機器でもよい。
The preferred embodiments of the present invention have been described above, but the present invention is not necessarily limited to these embodiments. For example, the signal transmission circuits SC <b> 1 and SC <b> 2 are not limited to the positions described above, and may be provided before the first circuit of the
信号伝送回路の第1及び第2実施形態においては第1及び第2の容量性素子としてバリスタを用いたが、第1及び第2の容量性素子としてツェナーダイオード等の容量性素子を用いてもよい。 In the first and second embodiments of the signal transmission circuit, varistors are used as the first and second capacitive elements, but capacitive elements such as Zener diodes may be used as the first and second capacitive elements. Good.
コモンモードフィルタ10としては、互いに絶縁された2本の導線をフェライトコアに複数回巻きつけた巻線型コモンモードフィルタの他に、積層型コモンモードフィルタや、薄膜形成技術を用いて導体パターンを形成した積層型コモンモードフィルタ等を用いてもよい。
As the
また、第2〜第4実施形態によるインダクタンス素子60,70,80では、巻芯部130に設けられた溝部や突起部によって、コイル同士の接触を防止しているが、巻芯部に設けられた凹凸によってコイル同士の接触が防止可能である限り、他の形状を用いることも可能である。
In addition, in the
さらに、第5実施形態によるインダクタンス素子90では、絶縁フィルム131c,132cを用いてコイル同士の接触を防止しているが、コイル間に介在させる部材としては、絶縁体であればフィルム部材に限定されるものではない。したがって、例えば、一方のコイルを巻回した後に紫外線硬化性樹脂などを塗布し、これを硬化させた後に、他方のコイルを巻回することによってコイル同士の接触を防止することも可能である。
Furthermore, in the
尚、第1〜第5実施形態として説明したインダクタンス素子20,60,70,80,90の適用範囲は、上述した信号伝送回路SC1,SC2に限定されるものではなく、他の用途にも使用することができる。
The application range of the
1…デジタルテレビ、2…DVDプレーヤー、3…HDMIケーブル、5,6…接続端子部、10…コモンモードフィルタ、11…第1のインダクタ、12…第2のインダクタ、21…第3のインダクタ、22…第4のインダクタ、31…第1のバリスタ、32…第2のバリスタ、41…第5のインダクタ、42…第6のインダクタ、SC1,SC2…信号伝送回路、20,60,70,80,90…インダクタンス素子、91〜94…信号線、110…ドラム型コア、121…第1のコイル、121a…第1のコイルの一端、121b…第1のコイルの他端、122…第2のコイル、122a…第2のコイルの一端、122b…第2のコイルの他端、130…巻芯部、131…巻芯部の上面、132…巻芯部の下面、131a,132a…溝部、131b,132b…突起部、131c,132c…絶縁フィルム、131x…凹部、131y…ガイド部、138,139…角部、138a,139a…スリット、141…第1の鍔部、142…第2の鍔部、151…第1の端子電極、152…第2の端子電極、153…第3の端子電極、154…第4の端子電極、190…基板
DESCRIPTION OF
Claims (9)
前記第1の鍔部に形成された第1及び第2の端子電極と、
前記第2の鍔部に形成された第3及び第4の端子電極と、
前記巻芯部に一端から他端に向かって所定の方向に巻回され、前記一端が前記第1の端子電極に接続され、前記他端が前記第3の端子電極に接続された第1のコイルと、
前記巻芯部に一端から他端に向かって前記所定の方向とは異なる方向に巻回され、前記一端が前記第2の端子電極に接続され、前記他端が前記第4の端子電極に接続された第2のコイルとを備えることを特徴とするインダクタンス素子。 A drum core having a core part and first and second flanges provided at both ends of the core part;
First and second terminal electrodes formed on the first flange;
Third and fourth terminal electrodes formed on the second flange;
The winding core is wound in a predetermined direction from one end to the other end, the one end is connected to the first terminal electrode, and the other end is connected to the third terminal electrode. Coils,
The winding core is wound in a direction different from the predetermined direction from one end to the other end, the one end is connected to the second terminal electrode, and the other end is connected to the fourth terminal electrode. An inductance element comprising: the second coil formed.
前記第1のインダクタの後段に位置し、当該第1のインダクタに電気的に並列接続される第1の容量性素子と、
前記第2のインダクタの後段に位置し、当該第2のインダクタに電気的に並列接続される第2の容量性素子と、
前記第1及び第2のインダクタと前記第1及び第2の容量性素子との間に接続された請求項1乃至8のいずれか一項に記載のインダクタンス素子とを備え、
前記インダクダンス素子の前記第1及び第2の端子電極がそれぞれ前記第1及び第2のインダクタに接続され、前記インダクダンス素子の前記第3及び第4の端子電極がそれぞれ前記第1及び第2の容量性素子に接続されていることを特徴とする信号伝送回路。 First and second inductors magnetically coupled to each other;
A first capacitive element located downstream of the first inductor and electrically connected in parallel to the first inductor;
A second capacitive element located downstream of the second inductor and electrically connected in parallel to the second inductor;
The inductance element according to any one of claims 1 to 8, which is connected between the first and second inductors and the first and second capacitive elements,
The first and second terminal electrodes of the inductance element are connected to the first and second inductors, respectively, and the third and fourth terminal electrodes of the inductance element are the first and second terminals, respectively. A signal transmission circuit connected to the capacitive element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005221606A JP4213695B2 (en) | 2005-07-29 | 2005-07-29 | Signal transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005221606A JP4213695B2 (en) | 2005-07-29 | 2005-07-29 | Signal transmission circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036158A true JP2007036158A (en) | 2007-02-08 |
JP4213695B2 JP4213695B2 (en) | 2009-01-21 |
Family
ID=37794996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005221606A Active JP4213695B2 (en) | 2005-07-29 | 2005-07-29 | Signal transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4213695B2 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100844151B1 (en) | 2007-04-11 | 2008-07-07 | 주식회사 이노칩테크놀로지 | Circuit protection device and method of manufacturing the same |
DE102008006270A1 (en) | 2007-02-16 | 2008-08-21 | Fujitsu Ltd., Kawasaki | Optical device with diffraction gratings coupling a guided wave and their method of manufacture |
WO2008127023A1 (en) * | 2007-04-11 | 2008-10-23 | Innochips Technology Co., Ltd. | Circuit protection device and method of manufacturing the same |
WO2009028406A1 (en) * | 2007-08-31 | 2009-03-05 | Murata Manufacturing Co., Ltd. | Wire-wound coil and wire-wound coil manufacturing method |
JP2010165953A (en) * | 2009-01-16 | 2010-07-29 | Tdk Corp | Coil component and lc filter for differential transmission circuit using the same |
JP2011077183A (en) * | 2009-09-29 | 2011-04-14 | Tdk Corp | Coil component |
JP2015201613A (en) * | 2014-04-03 | 2015-11-12 | Tdk株式会社 | coil component |
JP2018060903A (en) * | 2016-10-05 | 2018-04-12 | Tdk株式会社 | Differential mode filter |
US20180211763A1 (en) * | 2017-01-23 | 2018-07-26 | Tdk Corporation | Common mode filter and manufacturing method thereof |
JP2019146057A (en) * | 2018-02-22 | 2019-08-29 | パナソニックIpマネジメント株式会社 | Packaging structure of common-mode noise filter |
US10453600B2 (en) | 2016-04-19 | 2019-10-22 | Tdk Corporation | Differential mode filter |
WO2024075624A1 (en) * | 2022-10-03 | 2024-04-11 | 株式会社村田製作所 | Coil component and filter circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55126609U (en) * | 1979-03-05 | 1980-09-08 | ||
JPS61174713U (en) * | 1985-04-22 | 1986-10-30 | ||
JPH03227506A (en) * | 1990-02-01 | 1991-10-08 | Matsushita Electric Ind Co Ltd | Normal mode choke coil |
JPH07504556A (en) * | 1992-10-30 | 1995-05-18 | オスラム・シルバニア・インコーポレイテッド | Integrated EMI/RFI filter magnetic device |
JPH07240319A (en) * | 1994-03-01 | 1995-09-12 | Tdk Corp | Choke coil for both normal mode and common mode |
JPH08330141A (en) * | 1995-05-31 | 1996-12-13 | Taiyo Yuden Co Ltd | Coil part |
JP2004063697A (en) * | 2002-07-26 | 2004-02-26 | Murata Mfg Co Ltd | Wire winding type coil component and its winding wire winding method |
JP2004311560A (en) * | 2003-04-03 | 2004-11-04 | Tdk Corp | Common mode filter |
-
2005
- 2005-07-29 JP JP2005221606A patent/JP4213695B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55126609U (en) * | 1979-03-05 | 1980-09-08 | ||
JPS61174713U (en) * | 1985-04-22 | 1986-10-30 | ||
JPH03227506A (en) * | 1990-02-01 | 1991-10-08 | Matsushita Electric Ind Co Ltd | Normal mode choke coil |
JPH07504556A (en) * | 1992-10-30 | 1995-05-18 | オスラム・シルバニア・インコーポレイテッド | Integrated EMI/RFI filter magnetic device |
JPH07240319A (en) * | 1994-03-01 | 1995-09-12 | Tdk Corp | Choke coil for both normal mode and common mode |
JPH08330141A (en) * | 1995-05-31 | 1996-12-13 | Taiyo Yuden Co Ltd | Coil part |
JP2004063697A (en) * | 2002-07-26 | 2004-02-26 | Murata Mfg Co Ltd | Wire winding type coil component and its winding wire winding method |
JP2004311560A (en) * | 2003-04-03 | 2004-11-04 | Tdk Corp | Common mode filter |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008006270A1 (en) | 2007-02-16 | 2008-08-21 | Fujitsu Ltd., Kawasaki | Optical device with diffraction gratings coupling a guided wave and their method of manufacture |
US9318256B2 (en) | 2007-04-11 | 2016-04-19 | Innochips Technology Co., Ltd. | Circuit protection device and method of manufacturing the same |
WO2008127023A1 (en) * | 2007-04-11 | 2008-10-23 | Innochips Technology Co., Ltd. | Circuit protection device and method of manufacturing the same |
TWI382289B (en) * | 2007-04-11 | 2013-01-11 | Innochips Technology Co Ltd | Circuit protection device and method of manufacturing the same |
KR100844151B1 (en) | 2007-04-11 | 2008-07-07 | 주식회사 이노칩테크놀로지 | Circuit protection device and method of manufacturing the same |
WO2009028406A1 (en) * | 2007-08-31 | 2009-03-05 | Murata Manufacturing Co., Ltd. | Wire-wound coil and wire-wound coil manufacturing method |
JP4986184B2 (en) * | 2007-08-31 | 2012-07-25 | 株式会社村田製作所 | Wire-wound coil and method for manufacturing wire-wound coil |
JP2010165953A (en) * | 2009-01-16 | 2010-07-29 | Tdk Corp | Coil component and lc filter for differential transmission circuit using the same |
JP2011077183A (en) * | 2009-09-29 | 2011-04-14 | Tdk Corp | Coil component |
JP2015201613A (en) * | 2014-04-03 | 2015-11-12 | Tdk株式会社 | coil component |
US10453600B2 (en) | 2016-04-19 | 2019-10-22 | Tdk Corporation | Differential mode filter |
JP2018060903A (en) * | 2016-10-05 | 2018-04-12 | Tdk株式会社 | Differential mode filter |
US10389328B2 (en) | 2016-10-05 | 2019-08-20 | Tdk Corporation | Differential mode filter |
US20180211763A1 (en) * | 2017-01-23 | 2018-07-26 | Tdk Corporation | Common mode filter and manufacturing method thereof |
US10998122B2 (en) * | 2017-01-23 | 2021-05-04 | Tdk Corporation | Common mode filter and manufacturing method thereof |
JP2019146057A (en) * | 2018-02-22 | 2019-08-29 | パナソニックIpマネジメント株式会社 | Packaging structure of common-mode noise filter |
WO2024075624A1 (en) * | 2022-10-03 | 2024-04-11 | 株式会社村田製作所 | Coil component and filter circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4213695B2 (en) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4213695B2 (en) | Signal transmission circuit | |
JP4012553B2 (en) | Inductance element and signal transmission circuit | |
TWI288510B (en) | Signal transmission circuit | |
US7557676B2 (en) | Signal transmission circuit, electronic device, cable, and connector | |
KR101100348B1 (en) | Common mode choke coil | |
JP4339777B2 (en) | Common mode choke coil | |
US9755606B2 (en) | Common mode filter and ESD-protection-circuit-equipped common mode filter | |
JP4525589B2 (en) | Filter element | |
JP4188892B2 (en) | Coil parts | |
WO2020057190A1 (en) | Digital television receiver and radio frequency signal processing device thereof | |
JP5629313B2 (en) | Differential signal transmission line, IC package, and test methods thereof | |
JP4213696B2 (en) | Signal transmission circuit | |
JP4609569B2 (en) | Common mode choke coil connection structure | |
KR101823232B1 (en) | Common mode filter | |
JP2007037065A (en) | Signal transmission circuit, electronic apparatus, cable and connector | |
US11362632B2 (en) | High-capacity common-mode inductor processing circuit for network signal | |
TWI695391B (en) | Filter transformer | |
TWI574505B (en) | Filtering circuit and electrical connector | |
JP6841034B2 (en) | Electronic components and pulse transformers | |
JP2017017063A (en) | Pulse transformer | |
CN202275591U (en) | Antistatic splicing liquid crystal screen applicable to remote transmission | |
JP2021097298A (en) | Noise countermeasure circuit | |
JP5530678B2 (en) | Branch connector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4213695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |