JP2007034580A - Pci system - Google Patents
Pci system Download PDFInfo
- Publication number
- JP2007034580A JP2007034580A JP2005215658A JP2005215658A JP2007034580A JP 2007034580 A JP2007034580 A JP 2007034580A JP 2005215658 A JP2005215658 A JP 2005215658A JP 2005215658 A JP2005215658 A JP 2005215658A JP 2007034580 A JP2007034580 A JP 2007034580A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- control
- board
- pci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
Description
本発明は、PCI(Peripheral Component Interconnect)バスを有するマザーボードとPCIコネクタを介して接続された拡張ボードとよりなるPCIシステムに関し、より特定すると、各ボードにおける電源のON/OFF制御をPCIバスとは別にマザーボードのCPUから直接制御部へ制御信号を送信する制御方式によって行うようにしたPCIシステムに関する。 The present invention relates to a PCI system including a motherboard having a PCI (Peripheral Component Interconnect) bus and an expansion board connected via a PCI connector. More specifically, the PCI bus controls power ON / OFF control in each board. The present invention also relates to a PCI system that is configured to perform a control method in which a control signal is directly transmitted from a CPU of a motherboard to a control unit.
PCマザーボードには、高速バスの1つであるPCI(Peripheral Component Interconnect)バスを装備したものが、従来から、広く知られている。このようなPCマザーボードを有する処理システムでは、機能の拡張を図る場合に、マザーボードにPCIコネクタによって拡張ボードを接続する、という方法が採用されている(例えば、下記特許文献1、参照)。
上記のようなPCIコネクタを介してPCIバスを有するマザーボードに拡張ボードを接続して構成するPCIシステムでは、従来、拡張ボードを制御したり、拡張ボードに電源を供給する際に、マザーボードにおけるイニシャライズ処理やエンド処理の開始・終了タイミングに合わせて、各拡張ボードに対する同処理の開始・終了が指令されている。このため、それぞれのボードでは、処理が可能なタイミングになるまで、指令を保留しておくことが必要になる場合があり、その間、無駄に電源が供給される、といった問題が起きていた。
このような無駄な電源消費という問題を解決するために提案された従来技術として、下記特許文献2に記載されたPCIシステムを例示することができる。
特許文献2記載のPCIシステムは、拡張ボードを含む各ボードの電源を予め設定したタイミングだけ遅らせて、ON/OFF制御することを可能としたシステムである。このPCIシステムでは、マザーボードのCPUが、マザーボード及び拡張ボードそれぞれに設けた電源制御LSIに直接、指令を送る。各ボードの電源制御LSIは、この指令を受け取った時から、予め設定されている各ボードに適した任意の遅延時間を経て、各ボードの電源ON/OFFを制御する。従って、余分に電源を消費することを無くすことによって、省エネ効果を得ることができる。
In a PCI system configured by connecting an expansion board to a motherboard having a PCI bus via the PCI connector as described above, the initialization processing in the motherboard is conventionally performed when the expansion board is controlled or power is supplied to the expansion board. In response to the start / end timing of the end processing, the start / end of the same processing is commanded to each expansion board. For this reason, there is a case where it is necessary for each board to hold the command until the processing is possible, and during that time, there is a problem that power is supplied unnecessarily.
As a conventional technique proposed for solving such a problem of wasteful power consumption, a PCI system described in Patent Document 2 below can be exemplified.
The PCI system described in Patent Document 2 is a system that enables ON / OFF control by delaying the power supply of each board including an expansion board by a preset timing. In this PCI system, the CPU of the motherboard directly sends a command to the power supply control LSI provided on each of the motherboard and the expansion board. The power supply control LSI of each board controls the power ON / OFF of each board through an arbitrary delay time suitable for each board set in advance after receiving this command. Therefore, it is possible to obtain an energy saving effect by eliminating extra power consumption.
しかしながら、上記特許文献2のPCIシステムは、電源のON/OFF状態を知る手段を備えていないので、ON時とOFF時それぞれに適した制御動作(例えば、遅延時間の設定がそれぞれ異なる場合等)が、保証されない。従って、実際には、各ボードの電源のON/OFF制御を適正に行うことが難しい。
また、上記特許文献2のPCIシステムは、電源ON/OFF制御の条件として、省エネ効果をねらいとして、各ボードに適した遅延時間の設定を可能としているが、この点以外の条件を受け入れることが考慮されていない。従って、遅延時間の制御をかけている間に、過電流という電源の異常が発生しても、これに対応して、供給を停止させる、といった処理を行うことができずに、回路素子を損傷する危険がある。
本発明は、PCIシステムにおける各ボードの電源制御方式として、PCIバスとは別にマザーボードのCPUから直接制御部へ制御信号を送信し、この制御信号を受信するボード側で各ボードに適した遅延時間後に電源ON/OFFする方式を用いた、上記従来技術の問題に鑑み、これを解決するためになされたもので、その解決課題は、各ボードに適した遅延時間の設定を可能とする上記制御方式による動作と電源の過電流による回路素子の損傷(絶縁破壊等)の防止を両立させるとともに、ON時とOFF時それぞれに対する適正な制御動作を確実に行うことが可能なシステムを提供することにある。
However, since the PCI system of Patent Document 2 does not include a means for knowing the ON / OFF state of the power supply, a control operation suitable for each of the ON time and OFF time (for example, when delay time settings are different, etc.) However, it is not guaranteed. Therefore, in practice, it is difficult to properly perform ON / OFF control of the power supply of each board.
In addition, the PCI system of Patent Document 2 enables setting of a delay time suitable for each board with the aim of an energy saving effect as a power ON / OFF control condition. However, conditions other than this point can be accepted. Not considered. Therefore, even if a power supply abnormality such as an overcurrent occurs while the delay time is being controlled, it is not possible to perform processing such as stopping the supply in response to this, and the circuit elements are damaged. There is a danger to do.
According to the present invention, as a power control method for each board in the PCI system, a control signal is transmitted directly from the CPU of the motherboard to the control unit separately from the PCI bus, and a delay time suitable for each board is received on the board side receiving this control signal. In view of the above-described problems of the prior art using a method for turning on / off the power later, the present invention has been made to solve this problem. The problem to be solved is the above-described control that enables setting of a delay time suitable for each board. To provide a system capable of performing both the operation by the system and the prevention of circuit element damage (dielectric breakdown, etc.) due to the overcurrent of the power supply, and capable of reliably performing the appropriate control operation at the ON time and at the OFF time. is there.
請求項1の発明は、PCIバスを有するマザーボードとPCIコネクタを介して接続された拡張ボードとよりなるPCIシステムであって、前記PCIバスとは別に前記マザーボードのCPUからの制御信号を直接受信し、該制御信号の受信後、前記拡張ボードごとに設定された遅延時間が経過したタイミングで拡張ボードの電源をON/OFF制御する電源制御手段と、前記電源制御手段により制御される拡張ボードの電源のON/OFF状態を示すステータス信号を発信するステータス信号発信手段と、前記電源制御手段により制御される拡張ボードの電源電流を検知する電源電流検知手段を備えたことを特徴とし、このようにすることによって上記課題を解決するものである。
請求項2の発明は、請求項1に記載されたPCIシステムにおいて、前記マザーボードのCPUは、前記ステータス信号発信手段によって発信される各拡張ボードのステータス信号を受信し、受信したステータス信号によって、送信する制御信号を電源のON/OFFいずれかに設定するとともに、前記電源制御手段は、受信した電源のON/OFF各々の制御信号に応じた設定値を前記遅延時間に用いるようにしたことを特徴とし、このようにすることによって上記課題を解決するものである。
The invention of claim 1 is a PCI system comprising a motherboard having a PCI bus and an expansion board connected via a PCI connector, and directly receives a control signal from the CPU of the motherboard separately from the PCI bus. A power control means for controlling ON / OFF of the power of the expansion board at a timing when a delay time set for each expansion board has elapsed after receiving the control signal; and a power supply for the expansion board controlled by the power control means And a power supply current detecting means for detecting the power supply current of the expansion board controlled by the power supply control means. This solves the above problem.
According to a second aspect of the present invention, in the PCI system according to the first aspect, the CPU of the motherboard receives the status signal of each expansion board transmitted by the status signal transmitting means, and transmits the status signal according to the received status signal. The control signal is set to either ON / OFF of the power supply, and the power supply control means uses a set value corresponding to the received control signal of ON / OFF of the power supply for the delay time. In this way, the above-described problems are solved.
請求項3の発明は、請求項1又は2に記載されたPCIシステムにおいて、前記電源制御手段は、前記電源電流検知手段によって検知された各拡張ボードの電源電流が過電流として設定した所定値以上の電流値であることを条件に、設定された前記遅延時間に関わりなく、該当するボードの電源OFFの制御を行うようにしたことを特徴とし、このようにすることによって上記課題を解決するものである。
請求項4の発明は、請求項1又は2に記載されたPCIシステムにおいて、前記電源制御手段は、前記電源電流検知手段によって検知された各拡張ボードの電源電流が過電流として設定した所定値以上であり、かつ所定時間以上続いたことを条件に、設定された前記遅延時間に関わりなく、該当するボードの電源OFFの制御を行うようにしたことを特徴とし、このようにすることによって上記課題を解決するものである。
According to a third aspect of the present invention, in the PCI system according to the first or second aspect, the power supply control means is configured such that the power supply current of each expansion board detected by the power supply current detection means is not less than a predetermined value set as an overcurrent. The above-described problem is solved by controlling the power OFF of the corresponding board regardless of the set delay time on condition that the current value is It is.
According to a fourth aspect of the present invention, in the PCI system according to the first or second aspect, the power supply control means is configured such that the power supply current of each expansion board detected by the power supply current detection means is not less than a predetermined value set as an overcurrent. And on the condition that it has continued for a predetermined time or more, the power-off control of the corresponding board is performed regardless of the set delay time. Is a solution.
請求項5の発明は、前記拡張ボードの内部ローカルバスに接続された処理用デバイスを持つ請求項1ないし4の何れかに記載されたPCIシステムにおいて、前記電源制御手段は、不揮発性記憶部を持ち、この不揮発性記憶部に前記内部ローカルバスを通して前記拡張ボードに対応して設定される前記遅延時間及び前記過電流検知条件を示すデータ値を保存するようにしたことを特徴とし、このようにすることによって上記課題を解決するものである。 A fifth aspect of the present invention provides the PCI system according to any one of the first to fourth aspects, wherein the power supply control means includes a non-volatile storage unit. And storing the data value indicating the delay time and the overcurrent detection condition set in correspondence with the expansion board through the internal local bus in the nonvolatile storage unit. By doing so, the above-mentioned problems are solved.
本発明によると、マザーボードのCPUは、各ボードにおける電源のON/OFF状態を示すステータス信号をモニタし、確認した結果に従って、電源ON/OFFを制御するための適切な指示を与える制御信号を、PCIバスとは別に直接、各ボードの電源制御手段(電源制御LSI)に送信し、この制御信号を受信する各ボードの電源制御手段が、制御信号の受信後、前記ボードごとに、電源ON/OFFそれぞれに対応した最適条件て設定された遅延時間が経過したタイミングで、各ボードへの電源ON/OFFを制御し、余分な電源消費を無くすことによって、省電力消費を実現する。しかも、この電源制御手段は、各ボードの電源電流を検知する手段を備え、過電流を検知した場合に、即時、電源OFF制御を行うようにし、拡張ボード増設等による電流増加に対して各ボードの正常な動作を保証し、素子破壊に至る過電流の検知時のみ、設定された遅延時間に関わりなく、該当するボードの電源を即時OFFする制御を行うことで、過電流による素子絶縁破壊等の異常の発生を回避し、システムを正常に管理することが可能になる。
さらに、過電流が所定時間以上続いたことを条件に該当するボードの電源をOFFする制御を行い、又、過電流が所定時間以内であれば、電源ノイズ等によるもので、正常な動作に支障が生じないものとして、電源の供給を継続させるようにし、こうした動作により、装置のパフォーマンスの向上を図ることが可能になる。
According to the present invention, the CPU of the motherboard monitors the status signal indicating the power ON / OFF state in each board, and according to the confirmed result, the control signal that gives an appropriate instruction for controlling the power ON / OFF, Aside from the PCI bus, each board directly transmits power to the power control means (power control LSI) of each board and receives this control signal. Power saving consumption is realized by controlling the power ON / OFF to each board at the timing when the delay time set as the optimum condition corresponding to each OFF has passed, and eliminating the extra power consumption. In addition, this power control means is provided with means for detecting the power supply current of each board, and when an overcurrent is detected, the power supply OFF control is performed immediately, and each board is subject to an increase in current due to expansion of expansion boards, etc. When the overcurrent that leads to element destruction is detected, control of turning off the power supply of the corresponding board immediately regardless of the set delay time, etc., element breakdown due to overcurrent, etc. It is possible to avoid the occurrence of abnormalities and manage the system normally.
In addition, control is performed to turn off the power supply of the board corresponding to the condition that the overcurrent has continued for a predetermined time or more. If the overcurrent is within the predetermined time, it may be due to power supply noise, etc. Therefore, it is possible to continue the supply of power and to improve the performance of the apparatus by such an operation.
以下に、本発明のPCIシステムに係わる実施形態を示す。
例示するPCIシステムの実施形態は、PCI(Peripheral Component Interconnect)バスを有するマザーボードをPC(Personal Computer)のマザーボード(以下「PCマザーボード」という)とし、また、PCIコネクタを介して接続する拡張ボードをプリンタ及びスキャナのコントローラとするもので、PCマザーボードをホストとしてプリンタ及びスキャナのコントローラを操作・制御するシステムである。
図1は、本実施形態のPCIシステムを制御システムとして有する画像処理装置の外観図を示す。
図1に示す画像処理装置(システム)は、ホストPCから操作・制御が可能な画像入力・出力機能を持つ装置であり、画像出力機能を持つプリンタ装置102は、単体でプリント出力機能を有し、さらに、画像入力機能を持つスキャナ101は、単体で原稿からの画像入力機能を有し、これらの機能を組み合わせることにより、スキャナ101で読み取った画像データ(VIDEOデータ)をプリンタ装置102で出力することが可能である。つまり、プリンタ装置102とスキャナ101をシステム要素として構成することによってコピー機能を持つ画像処理装置(システム)が実現できる。なお、図1中の103は、プリンタ装置102およびスキャナ101を載置するためのテーブルである。
Embodiments relating to the PCI system of the present invention will be described below.
In the illustrated embodiment of the PCI system, a motherboard having a PCI (Peripheral Component Interconnect) bus is a PC (Personal Computer) motherboard (hereinafter referred to as “PC motherboard”), and an expansion board connected via a PCI connector is a printer. And a controller for the scanner, and a system for operating and controlling the controller of the printer and the scanner with the PC motherboard as a host.
FIG. 1 is an external view of an image processing apparatus having the PCI system of this embodiment as a control system.
The image processing apparatus (system) shown in FIG. 1 is an apparatus having an image input / output function that can be operated and controlled from a host PC, and a
まず、図1に示す画像処理装置の制御システムを構成するPCIシステムの基本構成について、説明する。
図3は、このPCIシステムのハードウェア構成を概略的に示す図である。
図3に示すPCIシステムは、ホストのPCマザーボードから拡張ボードに設けたプリンタ及びスキャナのコントローラを操作・制御するシステムである。
従って、システム全体は、プリンタ装置102のプリンタエンジン301を制御して、プリンタ機能を実現する拡張モジュール部としてのプリンタコントローラボード302と、スキャナ303を制御して、スキャナ機能を実現する拡張モジュール部としてのスキャナコントローラボード304と、ホストとしてプリンタコントローラボード302およびスキャナコントローラボード304を制御するほか、コピー機能、ファクシミリ機能等を実現するPCマザーボード305よりなるボード構成を有する。
PCマザーボード305には、ホスト用CPUやメモリが、ホストバス(内部ローカルバス)に接続されて、搭載されており、又汎用のPCIバスには、データ量の大きいデバイス(HDDなど)やビデオデバイス等の高速I/O(Input−Output)など、データを高速に転送する必要のあるデバイスが、接続されて、搭載されている。
また、PCIバスとホストバスとをPCIホストブリッジ(バス・ブリッジ回路)で接続し、これを介してホスト用CPUが、PCマザーボード305全体を制御できるようにしている。
First, the basic configuration of the PCI system that constitutes the control system of the image processing apparatus shown in FIG. 1 will be described.
FIG. 3 is a diagram schematically showing a hardware configuration of the PCI system.
The PCI system shown in FIG. 3 is a system for operating / controlling a controller of a printer and a scanner provided on an expansion board from a host PC motherboard.
Accordingly, the entire system controls the printer engine 301 of the
The PC
Further, the PCI bus and the host bus are connected by a PCI host bridge (bus bridge circuit) so that the host CPU can control the
さらに、拡張ボードであるプリンタコントローラボード302及びスキャナコントローラボード304には、それぞれPCIブリッジ(バス・ブリッジ回路)を含むPCIバス変換LSI302a,304aが搭載されており、各拡張ボード302,304側のコネクタ306とPCマザーボード305側のPCIコネクタ307とを接続することにより、各拡張ボード302,304の内部ローカルバスとPCマザーボード305のPCIバスとが、各拡張ボード302,304のPCIバス変換LSI302a,304aを介して接続される。
こうして、プリンタコントローラボード302とスキャナコントローラボード304とが、PCマザーボード305のPCIバスに接続されることで、PCマザーボード305をホストとして、拡張ボードに設けたプリンタ及びスキャナのコントローラを操作・制御するPCIシステムとして動作する。
図4は、図3に示したPCIシステムにおける拡張ボードの取り付け例を示す。図4に示すように、PCマザーボード405(図3では305)側のPCIコネクタ407(図3では307)に、拡張ボードであるプリンタコントローラボード402(図3では302)及びスキャナコントローラボード404(図3では304)のコネクタ406(図3では306)を挿入する方式でボード間の接続が可能であり、この方式により容易にシステムの拡張を行うことができる。
Furthermore, the
In this way, the
FIG. 4 shows an example of attachment of an expansion board in the PCI system shown in FIG. As shown in FIG. 4, a PCI controller 407 (307 in FIG. 3) on the PC motherboard 405 (305 in FIG. 3) side is connected to a printer controller board 402 (302 in FIG. 3) and a scanner controller board 404 (FIG. 3). 3 can be connected between boards by inserting a connector 406 (306 in FIG. 3), and the system can be easily expanded by this system.
次に、本発明に係わるPCIシステムの実施形態として、上記で基本構成を示したPCIシステム(図3)をベースに、拡張ボードの電源制御機能を付加したシステムについて説明する。この電源制御機能は、PCマザーボード305のホスト用CPUから、PCIバスとは別に直接、各拡張ボードに送信する制御信号によって、各拡張ボードの電源をON/OFF制御する電源制御手段(電源制御LSI)を付加したシステムによって実現する。なお、以下に示す例でも、図1に示した画像処理装置(システム)を対象とする。
図2は、本実施形態のPCIシステムのハードウェア構成を示す。
図2に示すPCIシステムは、画像処理装置(システム)の制御システムを構成するという点で、上記で基本構成を示したPCIシステム(図3)と変わらず、ホストとしてのPCマザーボードから拡張ボードに設けたプリンタ及びスキャナのコントローラを操作・制御するシステムである。
従って、システム全体は、プリンタ装置102のプリンタエンジン102aを制御して、プリンタ機能を実現する拡張モジュール部の制御基板としてのプリンタコントローラボード201と、スキャナ101を制御して、スキャナ機能を実現する拡張モジュール部の制御基板としてのスキャナコントローラボード202と、ホストとしてプリンタコントローラボード201およびスキャナコントローラボード202を制御するほか、コピー機能、ファクシミリ機能等の多機能化に必要な種々の機能を実現するための制御を行うPCマザーボード203よりなるボード構成を有する。なお、プリンタコントローラボード201,スキャナコントローラボード202をそれぞれPCマザーボード203に接続するために、両ボード間にコネクタ204〜207を装備する。
Next, as an embodiment of the PCI system according to the present invention, a system to which an expansion board power control function is added based on the PCI system (FIG. 3) having the basic configuration described above will be described. This power control function is a power control means (power control LSI) for controlling ON / OFF of the power of each expansion board by a control signal transmitted from the host CPU of the
FIG. 2 shows the hardware configuration of the PCI system of this embodiment.
The PCI system shown in FIG. 2 is the same as the PCI system (FIG. 3) having the basic configuration described above in that it constitutes a control system for the image processing apparatus (system), and is changed from a PC motherboard as a host to an expansion board. This is a system for operating and controlling the controller of the printer and scanner provided.
Accordingly, the entire system controls the printer engine 102a of the
プリンタコントローラボード201は、プリンタエンジン102aとの間でデータのやり取りを行うためのASIC(Application Specific Integrated Circuit)201a、プリンタ装置102のプリンタ機能を実現するための制御を行うCPU201b、メモリ201c及びI/O201dを備える。そのほかに、RISC(Reduced Instruction Set Computer)バスからなる内部ローカルバス201eと、内部ローカルバス201eを後述するPCIバス203aに接続するためのPCIバス変換LSI201fと、後述するPCマザーボード203上のホスト用CPU203dからの制御によって、このボード上に装備した上記回路要素201a〜201fの電源を制御する電源制御用LSI201hを備える。なお、電源制御用LSI201hは、後述の図5に例示するように、制御下の電源のON/OFF状態を示すステータス信号を発信し、ホスト用CPU203dからのモニタを可能にする。
また、図示を省略するが、必要に応じてLAN(Local Area Network)や電話回線と接続するためのNIC(Network Interface Card)等のインターフェース、HDD(Hard Disc Drive)等の拡張記憶部が設けられているものとし、これらも上記回路要素201a〜201fと同様に、電源制御用LSI201hにより電源が制御される。
The
Although not shown, an interface such as a NIC (Network Interface Card) for connecting to a LAN (Local Area Network) or a telephone line and an extended storage unit such as an HDD (Hard Disc Drive) are provided as necessary. As in the case of the
スキャナコントローラボード202は、スキャナ101との間でデータのやり取りを行うためのASIC202aと、プリンタ装置102側からの要求に応じて、スキャナ機能を実現するための制御を行うI/O202bを備える。そのほかに、RISCバスからなる内部ローカルバス202cと、内部ローカルバス202cを後述するPCIバス203aに接続するためのPCIバス変換LSI202fと、後述するPCマザーボード203上のホスト用CPU203dからの制御によって、このボード上に装備した上記回路要素
202a〜202c,202fの電源を制御する電源制御用LSI202hを備える。なお、電源制御用LSI202hは、後述の図5に例示するように、制御下の電源のON/OFF状態を示すステータス信号を発信し、ホスト用CPU203dからのモニタを可能にする。
また、図示は省略するが、必要に応じてCPUやHDD等の拡張記憶部を設けることが可能であり、このような要素部を設けた場合には、これらも上記回路要素202a〜202c,202fと同様に、電源制御用LSI201hにより電源が制御される。
The
Although not shown, an extended storage unit such as a CPU or HDD can be provided as necessary. When such an element unit is provided, these are also
PCマザーボード203は、内部ローカルバス203bに、ホストとしてプリンタコントローラボード201およびスキャナコントローラボード202を制御するホスト用CPU203dとメモリ203eを備える。そのほかに、汎用のPCIバス203aを持ち、PCIバス203aとホストバスである内部ローカルバス203bとを接続するPCIホストブリッジ203cと、PCIバス203aに接続されたHDD203f,I/O203gを備える。
なお、PCIバス203aは、上記したように、拡張ボードとしてのプリンタコントローラボード201,スキャナコントローラボード202それぞれの内部ローカルバス201e,202cにコネクタ204〜207およびPCIバス変換LSI201f,PCIバス変換LSI202fを介して接続される。
また、ホスト用CPU203dから、PCIバス203aとは別に直接、拡張ボードであるプリンタコントローラボード201およびスキャナコントローラボード202にそれぞれ設けた電源制御用LSI201h、電源制御用LSI202hに接続し、制御信号の送信、及び電源のON/OFF状態をモニタ可能とする。
The
As described above, the
Further, the
図5は、本実施形態のPCIシステム(図2)における電源制御用LSIの内部の概略構成を示すブロック図である。
図5を参照して、拡張ボードとしてのプリンタコントローラボード201,スキャナコントローラボード202それぞれに設けた電源制御用LSI201h,202hの構成を説明する。なお、電源制御用LSI201h,202hそれぞれのハードウェア構成に違いはない。
図5に示す各電源制御用LSIは、不揮発メモリ501aを保有した遅延回路部501と、不揮発メモリ502a及び過電流検知回路502bを保有した電源制御回路部502の2つの要素よりなる。
ホスト用CPU203dから入力される電源制御信号503は、遅延回路部501に入力される。遅延回路部501の不揮発メモリ501aには、各ボードそれぞれの動作に必要な遅延時間として予め設定されたデータが、内部ローカルバス201e,202cを通じて転送され、保存されているので、ホスト用CPU203dからの電源制御信号503は、受信時から設定された時間だけ遅らせた後、制御信号504として次段の電源制御回路部502に入力される。制御信号504は、制御すべきタイミングで状態変化(例えば、信号レベルのhigh⇔lowの変化)を起こす信号である。
電源制御回路部502は、入力された制御信号504の状態変化により、供給する電源505をON/OFFさせることで、各回路要素(デバイス)の電源を制御する。
また、電源制御回路部502は、制御する電源505のON/OFF状態を示すステータス信号506を出力可能とし、本実施形態では、後述する制御動作に示すように、ホスト用CPU203dから電源505のON/OFF状態をモニタする。
また、電源制御回路部502の不揮発メモリ502aには、各々のボードの内部ローカルバスから予めそれぞれの過電流の検知に必要な検知電流設定値と検知時間設定値が設定されているので、過電流検知回路502bは、設定した検知電流設定値と検知時間設定値のデータに基づき、電源制御回路部502に流れる電源電流の過電流検知を行う。
FIG. 5 is a block diagram showing a schematic internal configuration of the power supply control LSI in the PCI system (FIG. 2) of the present embodiment.
With reference to FIG. 5, the configuration of the power
Each power supply control LSI shown in FIG. 5 includes two elements, a
A
The power supply
Further, the power supply
Further, since the detection current setting value and the detection time setting value necessary for detecting each overcurrent are set in advance in the
上記の構成を有するPCIシステム(図2)における電源制御システムは、以下に示す動作により拡張ボード(プリンタコントローラボード201,スキャナコントローラボード202)の電源制御を行う。
電源OFFの制御動作は、エンド処理が指示された時に、ホスト用CPU203dによって行われる。この時、ホスト用CPU203dは、電源OFFを指示する制御信号を電源制御用LSI201h,202hに送信するが、この制御信号の送信に先だって、制御対象である拡張ボードの電源制御用LSI201h,202hが出力する電源505のON/OFF状態を示すステータス信号506をモニタする。モニタ結果の電源状態によって、送信すべき制御信号が適切な指令であること(電源OFFを指令する場合、モニタ結果は電源ON状態にある)を確認する。この指令の確認は、制御方式によるが、単にON⇔OFF間の切替を指示するだけではなく、後述する遅延時間にON/OFF時それぞれの適正値を確実に設定できるようにする指令であるためには、ON/OFF動作のどちらかを指示する指令信号(ここでは、OFF動作の)であることの確認を含む。
ホスト用CPU203dが送信する制御信号は、拡張ボードとしてのプリンタコントローラボード201,スキャナコントローラボード202に設けた電源制御用LSI201h,202hに直接、制御信号線を経て伝えられ、それぞれで受取られる。この制御信号503を受け取る電源制御用LSI201h,202hの遅延回路部501は、内部に設けた不揮発メモリ501aに設定されたOFF動作時の遅延時間だけ制御信号を遅らせた後、次段の電源制御回路部502に制御信号504として入力され、ボードごとに適したタイミングでそれぞれの供給電源505をOFFする。供給電源505をOFFすることにより、各ボードの回路要素(プリンタコントローラボード201のデバイス201a〜d,202f,内部ローカルバス201e、及びスキャナコントローラボード202のデバイス202a〜202c,202f,内部ローカルバス202c)の電源供給が停止される。
このように、プリンタコントローラボード201及びスキャナコントローラボード202それぞれに適したタイミングで電源OFFを確実に行うことが可能になり、エンド処理に時間の掛かるボードに合わせて、全ボードの電源をONしておく、といった方法によって起きる余分な電力消費をなくすことができる。
The power supply control system in the PCI system (FIG. 2) having the above configuration controls the power supply of the extension boards (
The power OFF control operation is performed by the
The control signal transmitted by the
In this way, it is possible to reliably turn off the power at a timing suitable for each of the
電源ONの制御動作は、イニシャル処理が指示された時に、ホスト用CPU203dによって行われる。この時も、電源OFF時と同様に、ホスト用CPU203dは、電源制御用LSI201h,202hへの制御信号の送信に先だって、電源制御用LSI201h,202hが出力する電源505のON/OFF状態を示すステータス信号506をモニタする。モニタ結果の電源505の状態によって、送信すべき制御信号が適切な指令であること(電源ONを指令する場合、モニタ結果は電源OFF状態にある)を確認する。この指令の確認は、遅延時間にON時の適正値を確実に設定できるようにする指令であるためには、ON動作を指示する指令信号であることの確認を含む。
電源ON時の動作の場合も、ホスト用CPU203dによって、電源をONする制御信号が発信されると、この制御信号は、プリンタコントローラボード201、スキャナコントローラボード202に各々設けた電源制御用LSI201h,202hに直接、制御信号線を経て伝えられ、それぞれで受取られる。この制御信号503を受け取る電源制御用LSI201h,202hの遅延回路部501は、それぞれが保有する不揮発メモリ501aに設定された遅延時間だけ制御信号を遅らせた後、次段の電源制御回路部502に制御信号504として入力され、ボードごとに適したタイミングでそれぞれの供給電源505をONする。供給電源505をONすることにより、各ボードの回路要素(プリンタコントローラボード201のデバイス201a〜d,202f,内部ローカルバス201e、及びスキャナコントローラボード202のデバイス202a〜202c,202f,内部ローカルバス202c)へ電源が供給される。
このように、プリンタコントローラボード201及びスキャナコントローラボード202それぞれに適したタイミングで電源ONを行うことが可能になり、例えば、イニシャル処理をまず最初に始める必要があるPCマザーボード203に合わせて、各ボードの電源をONさせ、拡張ボートではイニシャル処理を始めることができるまで指令を保留する、といった動作方法によって起きる余分な電力消費をなくすことができる。
The power ON control operation is performed by the
Also in the operation when the power is turned on, when a control signal for turning on the power is transmitted by the
In this way, it is possible to turn on the power at a timing suitable for each of the
また、電源制御用LSI201h,202hは、上記した制御信号を遅延させるために設けた遅延回路部501とは別構成にして、電源制御回路部502を設け、その内部に過電流検知回路502bを有している。
この構成によって、過電流検知回路502bは、常時、各ボードに供給する電源電流に発生する過電流を検知することを可能にしている。つまり、電源ON/OFF時にホスト用CPU203dによって、電源をON/OFFする制御信号が発信され、上記したようなON/OFF制御信号の遅延動作を行うシステム動作が行われていても、こうした動作に依存せず、常に過電流の監視ができるようにしている。
また、過電流検知回路502bは、プリンタコントローラボード201及びスキャナコントローラボード202それぞれに設けた電源制御用LSIに装備されており、かつ、それぞれのボードの内部ローカルバス201e、202cから不揮発メモリ502aに予め過電流の検知に必要な電流値の設定を可能として、上記ボードごとにそれぞれに適した設定値を使用状態に合わせて用いることができるようにしたので、過電流の検知動作を適正化することが可能になる。
電源制御回路部502は、各ボードに供給する電源の供給開始時および供給中を通して、過電流検知回路502bによって不揮発メモリ502aに設定した過電流の検知に必要な電流値を超える電流を監視し、過電流を検知した場合、遅延回路部501で行う電源のON/OFF制御信号の遅延動作に関わらず、過電流検知結果に従い、電源供給を止め、過電流発生時の異常処理を行う。特に、電源の供給開始時においては、過電流が検知された場合には、即時に電源を遮断し、電源供給を停止する。
Further, the power
With this configuration, the
The
The power supply
また、過電流の検知動作として、過電流の検知時間を条件に加える。
この条件は、瞬時にだけ過電流が検知された場合をノイズによるものとみなして、この場合には、異常処理の対象とする過電流状態として検知しないようにする検知動作を行わせる。
この過電流検知動作は、内部ローカルバス201e、202cから電源制御回路部502の不揮発メモリ502aに予め過電流の検知に必要な電流値とともに検知時間の設定を可能として、この設定に基づいて、過電流検知回路502bによって行われる。即ち、過電流検知回路502bは、過電流の検知に必要な電流値を超えた電流値が検出されても、この過電流が設定された検知時間続かなければ、ノイズによる一時的な状態とみなし、異常処理の対象とする過電流状態として検知しないようにし、設定された検知時間続く場合に、異常処理の対象とする過電流状態として検知する、という検知動作を行う。
このような検知動作により各ボードに供給する電源の電流を監視し、過電流を検知した場合、遅延回路部501で行う電源のON/OFF制御信号の遅延動作に関わらず、過電流検知結果に従い、電源供給を止め、過電流発生時の異常処理を行う。特に、電源の供給開始時においては、過電流が検知された場合には、即時に電源を遮断し、電源供給を停止する。
Further, as an overcurrent detection operation, an overcurrent detection time is added as a condition.
In this condition, a case where an overcurrent is detected only instantaneously is regarded as being caused by noise, and in this case, a detection operation is performed so as not to detect an overcurrent state as a target of abnormal processing.
In this overcurrent detection operation, the detection time can be set together with the current value necessary for detecting the overcurrent from the internal
When the current of the power source supplied to each board is monitored by such a detection operation and an overcurrent is detected, the
上記のように、本実施形態のPCIシステムによると、マザーボードのCPU203dは、拡張ボードにおける電源のON/OFF状態を示すステータス信号をモニタし、このモニタ結果によって、電源ON/OFFを制御するための適切な指示を与える制御信号を、PCIバスとは別に直接、拡張ボードの電源制御用LSI201h,202hに送信する。また、制御信号を受信する拡張ボードの電源制御用LSI201h,202hは、各拡張ボードの動作に応じて設定された遅延時間に従いそれぞれの電源をON/OFF制御する。このようにしたことにより、余分な電源を使わずに、省電力消費を実現し、しかも、これらの電源制御用LSI201h,202hは、常時、各ボードに供給する電源電流に発生する過電流を検知することが可能な過電流検知回路502bを備え、過電流を検知した場合に、電源をOFFする制御を行うことを可能にした。
従って、拡張ボード増設等による電流増加に対して各ボードの正常な動作を保証し、素子破壊に至る過電流を検知した場合のみ、設定された電源のON/OFF制御信号の遅延動作に関わりなく、該当するボードの電源を即時にOFFする制御を行うことで、過電流による素子絶縁破壊等の異常にも対応し、PCIシステムを正常な状態に管理することが可能になる。
As described above, according to the PCI system of this embodiment, the
Therefore, normal operation of each board is guaranteed against current increase due to expansion board expansion, etc., and only when the overcurrent leading to element destruction is detected, regardless of the delay operation of the set power ON / OFF control signal. By performing the control to immediately turn off the power supply of the corresponding board, it is possible to manage the PCI system in a normal state in response to an abnormality such as an element breakdown due to an overcurrent.
101、303・・スキャナ
102・・プリンタ装置
102a、301・・プリンタ エンジン
201、302、402・・プリンタコントローラボード
202、304、404・・スキャナコントローラボード
203、305、405・・PCマザーボード
201f、202f、302a、304a・・PCIバス変換LSI
201h、202h・・電源制御LSI
201b、203d・・CPU
201d、202b、203g・・I/O(Input−Output)
201c、203e・・メモリ
201e、202c、203b・・内部ローカルバス
203a・・PCIバス
203c・・PCIホストブリッジ
501・・遅延回路部
501a、502a・・不揮発性メモリ
502・・電源制御回路部
502b・・過電流検知回路
503・・電源制御信号
504・・制御信号
505・・供給電源
506・・電源ON/OFF状態を示すステータス信号
101, 303 .. Scanner
102 .. Printer device
102a, 301 ...
201h, 202h ... Power control LSI
201b, 203d ..CPU
201d, 202b, 203g ·· I / O (Input-Output)
201c, 203e ...
203a PCI bus
203c PCI host bridge
501 .. Delay circuit section
501a, 502a..Non-volatile memory
502 .. Power supply control circuit section
502b .. Overcurrent detection circuit
503 .. Power control signal
504 ... Control signal
505 .. Power supply
506 .. Status signal indicating power ON / OFF status
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215658A JP2007034580A (en) | 2005-07-26 | 2005-07-26 | Pci system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005215658A JP2007034580A (en) | 2005-07-26 | 2005-07-26 | Pci system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007034580A true JP2007034580A (en) | 2007-02-08 |
Family
ID=37793784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005215658A Pending JP2007034580A (en) | 2005-07-26 | 2005-07-26 | Pci system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007034580A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373395B (en) * | 2007-08-24 | 2013-01-09 | 鸿富锦精密工业(深圳)有限公司 | Power supply alarm circuit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07295689A (en) * | 1994-04-27 | 1995-11-10 | Hitachi Ltd | Remote control system |
JPH11167438A (en) * | 1997-12-02 | 1999-06-22 | Nec Corp | Power conservation device for display |
JP2001084065A (en) * | 1999-09-10 | 2001-03-30 | Nec Software Kobe Ltd | Power control system for computer peripheral device |
JP2004110203A (en) * | 2002-09-13 | 2004-04-08 | Ricoh Co Ltd | Pci system and printer device |
JP2005092648A (en) * | 2003-09-18 | 2005-04-07 | Ricoh Co Ltd | Pci system and printer |
JP2005190015A (en) * | 2003-12-24 | 2005-07-14 | Ricoh Co Ltd | Pci system |
-
2005
- 2005-07-26 JP JP2005215658A patent/JP2007034580A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07295689A (en) * | 1994-04-27 | 1995-11-10 | Hitachi Ltd | Remote control system |
JPH11167438A (en) * | 1997-12-02 | 1999-06-22 | Nec Corp | Power conservation device for display |
JP2001084065A (en) * | 1999-09-10 | 2001-03-30 | Nec Software Kobe Ltd | Power control system for computer peripheral device |
JP2004110203A (en) * | 2002-09-13 | 2004-04-08 | Ricoh Co Ltd | Pci system and printer device |
JP2005092648A (en) * | 2003-09-18 | 2005-04-07 | Ricoh Co Ltd | Pci system and printer |
JP2005190015A (en) * | 2003-12-24 | 2005-07-14 | Ricoh Co Ltd | Pci system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373395B (en) * | 2007-08-24 | 2013-01-09 | 鸿富锦精密工业(深圳)有限公司 | Power supply alarm circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110052243A1 (en) | Power off sequence of image forming apparatus | |
EP3343853B1 (en) | Network device | |
US20040243861A1 (en) | Communication device | |
JP2007034580A (en) | Pci system | |
JP2008172962A (en) | Power control circuit, function enhanced unit, image forming device, and power control method | |
JP2006252326A (en) | Pci system | |
JP2008299749A (en) | Power supply control circuit, function expansion unit, image forming apparatus, and power supply control method | |
JP2007018259A (en) | Pci system | |
JP2007172182A (en) | Power supply controller and image formation apparatus | |
JP4506221B2 (en) | Multifunction machine and control method thereof | |
US7814356B2 (en) | Apparatus and control method for initializing a phase adjusting part in response to a power supply cut signal | |
JP2000163164A (en) | Power source controller and no-break power unit | |
JP2021101293A (en) | Information processing apparatus | |
JP2005234989A (en) | Pci system | |
JP3739581B2 (en) | Interface device | |
JP2007293718A (en) | Power source controller, pci system and image forming apparatus | |
JP2005190015A (en) | Pci system | |
JP2005092648A (en) | Pci system and printer | |
JP2005092647A (en) | Pci system and printer | |
JP2007030295A (en) | Interface device and printer having the same | |
JP2008059029A (en) | Emergency power disconnection system and method for information processing system | |
JP2003345466A (en) | Pci system | |
JP2004110203A (en) | Pci system and printer device | |
JP2000031839A (en) | Highly reliable data transmitter and system therefor | |
JP2005038091A (en) | Pci system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110302 |