JP2007027568A - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP2007027568A JP2007027568A JP2005210263A JP2005210263A JP2007027568A JP 2007027568 A JP2007027568 A JP 2007027568A JP 2005210263 A JP2005210263 A JP 2005210263A JP 2005210263 A JP2005210263 A JP 2005210263A JP 2007027568 A JP2007027568 A JP 2007027568A
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- terminal
- conductor
- internal electrodes
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層コンデンサに関するものである。 The present invention relates to a multilayer capacitor.
この種の積層コンデンサとして、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極(端子導体)とを備えたものが知られている(例えば、特許文献1参照)。 As this type of multilayer capacitor, one having a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked and a plurality of terminal electrodes (terminal conductors) formed in the multilayer body is known. (For example, refer to Patent Document 1).
デジタル電子機器に搭載されている中央処理装置(CPU)に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になったため、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続されるようになった。そして、負荷電流の過渡的な変動時にこの積層コンデンサからCPUに電流を供給して、電源電圧の変動を抑えるようにしている。 In a power supply for supplying power to a central processing unit (CPU) mounted on a digital electronic device, the load current is increasing while the voltage is lowered. Therefore, it has become very difficult to keep the fluctuation of the power supply voltage within an allowable value against a sudden change in the load current, so that a multilayer capacitor called a decoupling capacitor is connected to the power supply. A current is supplied from the multilayer capacitor to the CPU when the load current changes transiently to suppress fluctuations in the power supply voltage.
近年、CPUの動作周波数の更なる高周波数化に伴って、負荷電流は高速でより大きなものとなっており、デカップリングコンデンサに用いられる積層コンデンサには、大容量化と共に等価直列抵抗(ESR)を大きくしたいという要求がある。特許文献1に記載された積層コンデンサでは、端子電極を内部抵抗層を含む多層構造とすることにより、ESRを大きくしている。
しかしながら、特許文献1に記載された積層コンデンサでは、等価直列抵抗を所望の値に制御するに際して、以下のような問題点が存在する。すなわち、特許文献1に記載された積層コンデンサでは、等価直列抵抗を所望の値に制御するためには、端子電極に含まれる内部抵抗層の厚みや当該内部抵抗層の材料組成を調整しなければならず、等価直列抵抗の制御が極めて困難となる。
However, the multilayer capacitor described in
本発明は、等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサを提供することを課題とする。 An object of the present invention is to provide a multilayer capacitor capable of easily and accurately controlling an equivalent series resistance.
ところで、一般的な積層コンデンサにあっては、すべての内部電極は引き出し導体を介して対応する端子電極(端子導体)に接続されている。このため、引き出し導体が内部電極の数だけ存在することとなり、等価直列抵抗が小さくなってしまう。積層コンデンサの大容量化を図るために誘電体層及び内部電極の積層数を多くすると、引き出し導体の数も多くなる。引き出し導体の抵抗成分は端子電極に対して並列接続されることとなるため、引き出し導体の数が多くなるに従い、積層コンデンサの等価直列抵抗がさらに小さくなってしまう。このように、積層コンデンサの大容量化と、等価直列抵抗を大きくするということとは、相反する要求である。 By the way, in a general multilayer capacitor, all internal electrodes are connected to corresponding terminal electrodes (terminal conductors) via lead conductors. Therefore, there are as many lead conductors as the number of internal electrodes, and the equivalent series resistance is reduced. If the number of laminated dielectric layers and internal electrodes is increased in order to increase the capacity of the multilayer capacitor, the number of lead conductors also increases. Since the resistance component of the lead conductor is connected in parallel to the terminal electrode, the equivalent series resistance of the multilayer capacitor is further reduced as the number of lead conductors increases. Thus, increasing the capacity of a multilayer capacitor and increasing the equivalent series resistance are contradictory requirements.
そこで、本発明者等は、大容量化と等価直列抵抗を大きくしたいとの要求を満たし得る積層コンデンサについて鋭意研究を行った。その結果、本発明者等は、誘電体層及び内部電極の積層数を同じとしても、内部電極を積層体の表面に形成された接続導体で接続し且つ引き出し導体の数を変えることができれば、等価直列抵抗を所望の値に調節することが可能となるという新たな事実を見出すに至った。また、本発明者等は、内部電極を積層体の表面に形成された接続導体で接続し且つ積層体の積層方向での引き出し導体の位置を変えることができれば、等価直列抵抗を所望の値に調節することが可能となるという新たな事実を見出すに至った。特に、引き出し導体の数を内部電極の数よりも少なくすれば、等価直列抵抗を大きくする方向での調整が可能となる。 Therefore, the present inventors have intensively studied a multilayer capacitor that can satisfy the demand for increasing the capacity and increasing the equivalent series resistance. As a result, the present inventors can connect the internal electrodes with connection conductors formed on the surface of the multilayer body and change the number of lead conductors even if the number of stacked dielectric layers and internal electrodes is the same. A new fact has been found that the equivalent series resistance can be adjusted to a desired value. Further, the present inventors can connect the internal electrode with the connection conductor formed on the surface of the multilayer body and change the position of the lead conductor in the stacking direction of the multilayer body, so that the equivalent series resistance is set to a desired value. It came to discover the new fact that it became possible to adjust. In particular, if the number of lead conductors is smaller than the number of internal electrodes, adjustment in the direction of increasing the equivalent series resistance is possible.
かかる研究結果を踏まえ、本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体の側面上に形成された複数の外部導体と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の外部導体は、複数の第1の端子導体と偶数の第1の接続導体とを含む第1の外部導体群と、複数の第2の端子導体と偶数の第2の接続導体とを含む第2の外部導体群とを有し、複数の第1及び第2の端子導体は互いに電気的に絶縁され、偶数の第1及び第2の接続導体は互いに電気的に絶縁され、複数の第1の内部電極はそれぞれ、積層体の側面に形成された偶数の第1の接続導体を介して互いに電気的に接続され、複数の第2の内部電極はそれぞれ、積層体の側面に形成された偶数の第2の接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち複数の第1の端子導体の総数以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極はそれぞれ、引き出し導体を介して複数の第1の端子導体に電気的に接続されるとともに、複数の第1の端子導体はそれぞれ、引き出し導体を介して第1の端子導体に電気的に接続される第1の内部電極の少なくとも1つに電気的に接続され、複数の第2の内部電極のうち複数の第2の端子導体の総数以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極はそれぞれ、引き出し導体を介して複数の第2の端子導体に電気的に接続されるとともに、複数の第2の端子導体はそれぞれ、引き出し導体を介して第2の端子導体に電気的に接続される第2の内部電極の少なくとも1つに電気的に接続され、記第1の外部導体群に含まれる各導体と第2の外部導体群に含まれる各導体とが、積層体の側面に沿って周回する方向に関して隣り合うように配置されているとともに、引き出し導体を介して第1の端子導体に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子導体に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 Based on such research results, the multilayer capacitor according to the present invention includes a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of external conductors formed on the side surface of the multilayer body. , Wherein the plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately, and the plurality of external conductors include the plurality of first electrodes. A first outer conductor group including a plurality of terminal conductors and an even number of first connection conductors, and a second outer conductor group including a plurality of second terminal conductors and an even number of second connection conductors. The plurality of first and second terminal conductors are electrically insulated from each other, the even number of first and second connection conductors are electrically insulated from each other, and the plurality of first internal electrodes are respectively formed on the laminate. Electrically connected to each other via the even number of first connection conductors formed on the side surfaces, Each of the two internal electrodes is electrically connected to each other via an even number of second connection conductors formed on the side surface of the multilayer body, and the total number of the plurality of first terminal conductors among the plurality of first internal electrodes. Each of the first internal electrodes less than or equal to one less than the total number of the first internal electrodes is electrically connected to the plurality of first terminal conductors through the lead conductors, and the plurality of first internal electrodes. Each of the terminal conductors is electrically connected to at least one of the first internal electrodes electrically connected to the first terminal conductor via the lead conductor, and a plurality of second internal electrodes Second internal electrodes that are equal to or larger than the total number of second terminal conductors and equal to or smaller than the total number of second internal electrodes are electrically connected to a plurality of second terminal conductors via lead conductors, respectively. And the plurality of second terminal conductors are respectively , Electrically connected to at least one of the second inner electrodes electrically connected to the second terminal conductor via the lead conductor, and each conductor included in the first outer conductor group and the second The conductors included in the outer conductor group are arranged adjacent to each other in the direction of circulation along the side surface of the multilayer body, and are electrically connected to the first terminal conductor via the lead conductor. By adjusting at least one of the number of one internal electrode and the number of second internal electrodes electrically connected to the second terminal conductor via the lead conductor, the equivalent series resistance can be set to a desired value. It is characterized by being set.
上述の積層コンデンサによれば、引き出し導体を介して第1の端子導体に電気的に接続される第1の内部電極の数及び引き出し導体を介して第2の端子導体に電気的に接続される第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。また、上述の積層コンデンサのような外部導体の配置によると、第1の外部導体群の極性と第2の外部導体群の極性とを逆にした場合、積層体の側面に沿って周回する方向で見て、逆の極性に接続されている導体が隣り合って配置されることとなる。そのため、端子導体又は接続導体と内部電極との間を流れる電流に起因して発生する磁界が相殺される。その結果、この積層コンデンサでは等価直列インダクタンスが低減される。さらに、各接続導体の数は偶数であるため、等価直列インダクタンスが低減されるように第1及び第2の端子導体が配置されている構成に対して接続導体をさらに加えても、等価直列インダクタンスはやはり低減されることとなる。 According to the multilayer capacitor described above, the number of first internal electrodes electrically connected to the first terminal conductor through the lead conductor and the second terminal conductor are electrically connected through the lead conductor. By adjusting at least one of the number of second internal electrodes, the equivalent series resistance is set to a desired value, so that the equivalent series resistance can be controlled easily and accurately. Further, according to the arrangement of the outer conductors such as the above-described multilayer capacitor, when the polarity of the first outer conductor group and the polarity of the second outer conductor group are reversed, the direction of wrapping along the side surface of the multilayer body , The conductors connected in opposite polarities are arranged next to each other. Therefore, the magnetic field generated due to the current flowing between the terminal conductor or connection conductor and the internal electrode is canceled out. As a result, the equivalent series inductance is reduced in this multilayer capacitor. Furthermore, since the number of connection conductors is an even number, even if connection conductors are further added to the configuration in which the first and second terminal conductors are arranged so that the equivalent series inductance is reduced, the equivalent series inductance is also improved. Will still be reduced.
本発明に係る積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体の側面上に形成された複数の外部導体と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、複数の外部導体は、複数の第1の端子導体と偶数の第1の接続導体とを含む第1の外部導体群と、複数の第2の端子導体と偶数の第2の接続導体とを含む第2の外部導体群とを有し、複数の第1及び第2の端子導体は互いに電気的に絶縁され、偶数の第1及び第2の接続導体は互いに電気的に絶縁され、複数の第1の内部電極はそれぞれ、積層体の側面に形成された偶数の第1の接続導体を介して互いに電気的に接続され、複数の第2の内部電極はそれぞれ、積層体の側面に形成された偶数の第2の接続導体を介して互いに電気的に接続され、複数の第1の内部電極のうち複数の第1の端子導体の総数以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極はそれぞれ、引き出し導体を介して複数の第1の端子導体に電気的に接続されるとともに、複数の第1の端子導体はそれぞれ、引き出し導体を介して第1の端子導体に電気的に接続される第1の内部電極の少なくとも1つに電気的に接続され、複数の第2の内部電極のうち複数の第2の端子導体の総数以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極はそれぞれ、引き出し導体を介して複数の第2の端子導体に電気的に接続されるとともに、複数の第2の端子導体はそれぞれ、引き出し導体を介して第2の端子導体に電気的に接続される第2の内部電極の少なくとも1つに電気的に接続され、第1の外部導体群に含まれる各導体と第2の外部導体群に含まれる各導体とが、積層体の側面に沿って周回する方向に関して隣り合うように配置されているとともに、引き出し導体を介して第1の端子導体に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子導体に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方の位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする。 A multilayer capacitor according to the present invention includes a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of external conductors formed on a side surface of the multilayer body. The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes that are alternately arranged, and the plurality of external conductors are an even number of the plurality of first terminal conductors. A first outer conductor group including a first connection conductor; a second outer conductor group including a plurality of second terminal conductors and an even number of second connection conductors; The second terminal conductors are electrically insulated from each other, the even-numbered first and second connection conductors are electrically insulated from each other, and the plurality of first internal electrodes are each even-numbered formed on the side surface of the multilayer body. Are electrically connected to each other via the first connection conductors, and the plurality of second internal electrodes are respectively The first internal electrodes that are electrically connected to each other through the even number of second connection conductors formed on the side surface of the multilayer body and that are equal to or greater than the total number of the plurality of first terminal conductors among the plurality of first internal electrodes. Each of the first internal electrodes less than the total number of the first internal electrodes is electrically connected to the plurality of first terminal conductors via the lead conductors, and the plurality of first terminal conductors are respectively drawn out. Total number of a plurality of second terminal conductors among the plurality of second internal electrodes, electrically connected to at least one of the first internal electrodes electrically connected to the first terminal conductor via the conductor Each of the second internal electrodes, which is one less than the total number of the second internal electrodes, is electrically connected to the plurality of second terminal conductors through the lead conductors, and the plurality of second internal electrodes. The terminal conductors of the Each conductor included in the first outer conductor group and each conductor included in the second outer conductor group and electrically connected to at least one of the second inner electrodes electrically connected to the two terminal conductors Are arranged adjacent to each other in the direction of circulation along the side surface of the multilayer body, and are electrically connected to the first terminal conductor via the lead conductor. By adjusting the position in the stacking direction and at least one position in the stacking direction of the stack of the second internal electrodes electrically connected to the second terminal conductor via the lead conductor, the equivalent series The resistance is set to a desired value.
上述の積層コンデンサによれば、引き出し導体を介して第1の端子導体に電気的に接続される第1の内部電極の積層体の積層方向での位置及び引き出し導体を介して第2の端子導体に電気的に接続される第2の内部電極の積層体の積層方向での位置の少なくとも一方の位置を調整することにより、等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。また、上述の積層コンデンサのような外部導体の配置によると、第1の外部導体群の極性と第2の外部導体群の極性とを逆にした場合、積層体の側面に沿って周回する方向で見て、逆の極性に接続されている導体が隣り合って配置されることとなる。そのため、端子導体又は接続導体と内部電極との間を流れる電流に起因して発生する磁界が相殺される。その結果、この積層コンデンサでは等価直列インダクタンスが低減される。さらに、各接続導体の数は偶数であるため、等価直列インダクタンスが低減されるように第1及び第2の端子導体が配置されている構成に対して接続導体をさらに加えても、等価直列インダクタンスはやはり低減されることとなる。 According to the multilayer capacitor described above, the position in the stacking direction of the multilayer body of the first internal electrode electrically connected to the first terminal conductor via the lead conductor and the second terminal conductor via the lead conductor Since the equivalent series resistance is set to a desired value by adjusting at least one position in the stacking direction of the stack of the second internal electrodes electrically connected to the control circuit, the equivalent series resistance is controlled. Can be easily and accurately performed. Further, according to the arrangement of the outer conductors such as the above-described multilayer capacitor, when the polarity of the first outer conductor group and the polarity of the second outer conductor group are reversed, the direction of wrapping along the side surface of the multilayer body , The conductors connected in opposite polarities are arranged next to each other. Therefore, the magnetic field generated due to the current flowing between the terminal conductor or connection conductor and the internal electrode is canceled out. As a result, the equivalent series inductance is reduced in this multilayer capacitor. Furthermore, since the number of connection conductors is an even number, even if connection conductors are further added to the configuration in which the first and second terminal conductors are arranged so that the equivalent series inductance is reduced, the equivalent series inductance is also improved. Will still be reduced.
例えば、積層体の積層方向と平行な側面のうち第1の側面上に、偶数の第1の接続導体の一部と偶数の第2の接続導体の一部とが形成され、積層体の積層方向と平行で且つ第1の側面と対向する第2の側面上に、第1の側面上に形成された第1の接続導体以外の残りの第1の接続導体と、第1の側面上に形成された第2の接続導体以外の残りの第2の接続導体とが形成され、第1の側面に形成された第1の接続導体と第2の接続導体との和及び第2の側面に形成された第1の接続導体と第2の接続導体との和の何れもが偶数であってもよい。 For example, a part of the even number of first connection conductors and a part of the even number of second connection conductors are formed on the first side surface of the side surfaces parallel to the stacking direction of the multilayer body. On the second side surface parallel to the direction and facing the first side surface, on the first side surface, the remaining first connection conductors other than the first connection conductor formed on the first side surface The remaining second connection conductors other than the formed second connection conductor are formed, and the sum of the first connection conductor and the second connection conductor formed on the first side surface and the second side surface are formed on the second side surface. Any of the sum of the formed first connection conductor and second connection conductor may be an even number.
例えば、偶数の第1の接続導体は2つであり、そのうちの1つが第1の側面上に、残りの1つが第2の側面上に形成され、これら2つの第1の接続導体は積層体の積層方向の中心軸に対して線対称となる位置に形成されるとともに、偶数の第2の接続導体は2つであり、そのうちの1つが第1の側面上に、残りの1つが第2の側面上に形成され、これら2つの第2の接続導体は積層体の積層方向の中心軸に対して線対称となる位置に形成されていてもよい。 For example, there are two even-numbered first connection conductors, one of which is formed on the first side surface and the other one on the second side surface. Are formed at positions that are line-symmetric with respect to the central axis in the stacking direction, and there are two even-numbered second connection conductors, one of which is on the first side surface and the other is the second. The two second connection conductors may be formed at positions that are line-symmetric with respect to the central axis in the stacking direction of the stacked body.
複数の第1及び第2の端子導体は、積層体の積層方向と平行な側面のうち第1の接続導体又は第2の接続導体が形成されている側面とは異なる側面上に形成されていることが好ましい。このように端子導体と接続導体とを異なる側面上に形成することによって、第1の端子導体と第2の接続導体との間での短絡及び第2の端子導体と第1の接続導体との間での短絡の発生を抑制することができる。 The plurality of first and second terminal conductors are formed on a side surface different from the side surface on which the first connection conductor or the second connection conductor is formed among the side surfaces parallel to the stacking direction of the multilayer body. It is preferable. By forming the terminal conductor and the connection conductor on different side surfaces in this way, a short circuit between the first terminal conductor and the second connection conductor and the connection between the second terminal conductor and the first connection conductor. The occurrence of a short circuit can be suppressed.
この場合、例えば、積層体の積層方向と平行な側面のうち第1の接続導体又は第2の接続導体が形成されている側面とは異なる側面上に形成された複数の第1及び第2の端子導体の和は偶数であってもよい。 In this case, for example, among the side surfaces parallel to the stacking direction of the multilayer body, a plurality of first and second sides formed on a side surface different from the side surface on which the first connection conductor or the second connection conductor is formed. The sum of the terminal conductors may be an even number.
本発明によれば、等価直列抵抗の制御を容易に且つ精度良く行うことが可能な積層コンデンサを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer capacitor which can control an equivalent series resistance easily and accurately can be provided.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted. In the description, the terms “upper” and “lower” may be used, which correspond to the vertical direction of each figure.
(第1実施形態)
図1及び図2を参照して、第1実施形態に係る積層コンデンサC1の構成について説明する。図1は、第1実施形態に係る積層コンデンサの斜視図である。図2は、第1実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(First embodiment)
With reference to FIG.1 and FIG.2, the structure of the multilayer capacitor C1 which concerns on 1st Embodiment is demonstrated. FIG. 1 is a perspective view of the multilayer capacitor in accordance with the first embodiment. FIG. 2 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the first embodiment.
第1実施形態に係る積層コンデンサC1は、図1に示されるように、略直方体形状をした積層体1と、積層体1に形成された複数の外部導体とを備える。複数の外部導体は、第1の外部導体群と第2の外部導体群とを有する。第1の外部導体群は、複数(本実施形態では、各4つ)の第1の端子電極(第1の端子導体)3A〜3Dと偶数(本実施形態では、各2つ)の第1の接続導体7A、7Bとを含む。第2の外部導体群は、複数(本実施形態では、各4つ)の第2の端子電極(第2の端子導体)5A〜5Dと偶数(本実施形態では、各2つ)の第2の接続導体9A、9Bとを含む。
As shown in FIG. 1, the multilayer capacitor C <b> 1 according to the first embodiment includes a
第1の接続導体7A及び第2の接続導体9Aは、後述する積層体1の積層方向と平行な第1〜第4の側面1a〜1dのうち第1の側面1a上に位置し、第4の側面1d側から第3の側面1c側に向かって、第1の接続導体7A、第2の接続導体9Aの順で形成されている。このように、2つの第1の接続導体7A、7Bのうち一部(本実施形態では、1つ)の第1の接続導体7Aと、2つの第2の接続導体9A、9Bのうち一部(本実施形態では、1つ)の第2の接続導体9Aとが、第1の側面1a上に形成され、これらの和は偶数(2つ)となる。
The
第1の接続導体7B及び第2の接続導体9Bは、積層体1の積層方向と平行な側面1a〜1dのうち第1の側面1aと対向する第2の側面1b上に位置し、第3の側面1c側から第4の側面1d側に向かって、第1の接続導体7B、第2の接続導体9Bの順で形成されている。このように、第1の側面1a上に形成された第1の接続導体7A以外の残り(本実施形態では、1つ)の第1の接続導体7Bと、第1の側面1a上に形成された第2の接続導体9A以外の残り(本実施形態では、1つ)の第2の接続導体9Bとが、第2の側面1b上に形成され、これらの和は偶数(2つ)となる。
The
また、第1の接続導体7Aと第1の接続導体7Bとは、積層体1の積層方向の中心軸に対して線対称となる位置に形成されている。第2の接続導体9Aと第2の接続導体9Bとは、積層体1の積層方向の中心軸に対して線対称となる位置に形成されている。なお、第1の接続導体7A、7Bと第2の接続導体9A、9Bとは、互いに電気的に絶縁されている。
Further, the first connection conductor 7 </ b> A and the first connection conductor 7 </ b> B are formed at positions that are line-symmetric with respect to the central axis in the stacking direction of the
第1の端子電極3A、3B及び第2の端子電極5A、5Bは、積層体1の第3の側面1c側に位置し、第1の側面1a側から第2の側面1b側に向かって、第1の端子電極3A、第2の端子電極5A、第1の端子電極3B、第2の端子電極5Bの順で形成されている。
The first
第1の端子電極3C、3D及び第2の端子電極5C、5Dは、積層体1の第4の側面1d側に位置し、第2の側面1b側から第1の側面1a側に向かって、第1の端子電極3C、第2の端子電極5C、第1の端子電極3D、第2の端子電極5Dの順で形成されている。
The first
このように、積層体1の第1〜第4の側面1a〜1d上においては、積層体1の積層方向と平行な積層体1の側面(第1、第3、第2、及び第4の側面1a、1c、1b、1d)に沿って、積層方向と交差するように周回する方向に関して、第1の外部導体群に含まれる各導体(第1の端子電極3A〜3D及び第1の接続導体7A、7B)と、第2の外部導体群に含まれる各導体(第2の端子電極5A〜5D及び第2の接続導体9A、9B)とが隣り合うように交互に配置されている。
Thus, on the first to fourth side surfaces 1a to 1d of the
また、第1及び第2の接続導体7A、7B、9A、9Bを除き第1及び第2の端子電極3A〜3D、5A〜5Dだけに着目すると、第1及び第2の端子電極3A〜3D、5A〜5Dは、積層体1の積層方向と平行な積層体1の側面(第1、第3、第2、及び第4の側面1a、1c、1b、1d)に沿って積層方向と交差するように周回する方向に関して、第1の端子電極と第2の端子電極とが交互になるように配置されている。
Further, when focusing on only the first and second
第1及び第2の端子電極3A〜3D、5A〜5Dは、積層体1の積層方向と平行な側面のうち第1の接続導体7A、7B又は第2の接続導体9A、9Bが形成されている第1及び第2の側面1a、1bとは異なる第3及び第4の側面1c、1d上に形成されている。また、第3の側面1c上に形成された第1の端子電極3A、3Bと第2の端子電極5A、5Bとの和は4と偶数である。第4の側面1d上に形成された第1の端子電極3C、3Dと第2の端子電極5C、5Dとの和は4と偶数である。
The first and second terminal electrodes 3 </ b> A to 3 </ b> D and 5 </ b> A to 5 </ b> D are formed with the first connection conductors 7 </ b> A and 7 </ b> B or the second connection conductors 9 </ b> A and 9 </ b> B among the side surfaces parallel to the stacking direction of the
第1の端子電極3A〜3Dと第2の端子電極5A〜5Dとは、互いに電気的に絶縁されている。
The first
積層体1は、図2にも示されるように、複数(本実施形態では、25層)の誘電体層11〜35と、複数(本実施形態では、各12層)の第1及び第2の内部電極41〜52,61〜72とが交互に積層されることにより構成される。実際の積層コンデンサC1では、誘電体層11〜35の間の境界が視認できない程度に一体化されている。
As shown in FIG. 2, the
各第1の内部電極41〜52は、略矩形形状を呈している。第1の内部電極41〜52は、積層体1における誘電体層11〜35の積層方向(以下、単に「積層方向」と称する。)に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第1の内部電極41〜52には、積層体1の第1の側面1aに引き出されるように伸びる引き出し導体81A〜92Aそれぞれと、積層体1の第2の側面1bに引き出されるように伸びる引き出し導体81B〜92Bそれぞれとが形成されている。
Each of the first
各引き出し導体81A〜92Aは、対応する第1の内部電極41〜52と一体に形成されており、積層体1の第1の側面1aに臨むように、各第1の内部電極41〜52から伸びている。各引き出し導体81B〜92Bは、対応する第1の内部電極41〜52と一体に形成されており、積層体1の第2の側面1bに臨むように、各第1の内部電極41〜52から伸びている。
Each of the
第1の内部電極41〜52はそれぞれ、引き出し導体81A〜92Aを介して第1の接続導体7Aに電気的に接続される。第1の内部電極41〜52はそれぞれ、引き出し導体81B〜92Bを介して第1の接続導体7Bに電気的に接続される。これにより、第1の内部電極41〜52は、第1の接続導体7A、7Bを介して互いに電気的に接続されることとなる。
The first
各第1の内部電極41、42には、積層体1の第3の側面1cに引き出されるように伸びる各引き出し導体53A、53Bが形成されている。各第1の内部電極43、44には、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体53C、53Dが形成されている。
The first
引き出し導体53Aは、第1の内部電極41と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極41から伸びている。引き出し導体53Bは、第1の内部電極42と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極42から伸びている。引き出し導体53Cは、第1の内部電極43と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極43から伸びている。引き出し導体53Dは、第1の内部電極44と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極44から伸びている。
The
第1の内部電極41は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続される。第1の内部電極42は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続される。第1の内部電極43は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続される。第1の内部電極44は、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続される。
The first
第1の内部電極41〜52は第1の接続導体7A、7Bを介して互いに電気的に接続されていることから、第1の内部電極45〜52も第1の端子電極3A〜3Dに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。
Since the first
各第2の内部電極61〜72は、略矩形形状を呈している。第2の内部電極61〜72は、積層体1の積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。各第2の内部電極61〜72には、積層体1の第1の側面1aに引き出されるように伸びる引き出し導体101A〜112Aそれぞれと、積層体1の第2の側面1bに引き出されるように伸びる引き出し導体101B〜112Bそれぞれとが形成されている。
Each of the second
各引き出し導体101A〜112Aは、対応する第2の内部電極61〜72と一体に形成されており、積層体1の第1の側面1aに臨むように、各第2の内部電極61〜72から伸びている。各引き出し導体101B〜112Bは、対応する第2の内部電極61〜72と一体に形成されており、積層体1の第2の側面1bに臨むように、各第2の内部電極61〜72から伸びている。
Each of the
第2の内部電極61〜72はそれぞれ、引き出し導体101A〜112Aを介して第2の接続導体9Aに電気的に接続される。第2の内部電極61〜72はそれぞれ、引き出し導体101B〜112Bを介して第2の接続導体9Bに電気的に接続される。これにより、第1の内部電極61〜72は、第2の接続導体9A、9Bを介して互いに電気的に接続されることとなる。
The second
各第2の内部電極61、62には、積層体1の第3の側面1cに引き出されるように伸びる各引き出し導体73A、73Bが形成されている。各第2の内部電極63、64には、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体73C、73Dがそれぞれ形成されている。
The second
引き出し導体73Aは、第2の内部電極61と一体に形成されており、積層体1の第3の側面1cに臨むように、第2の内部電極61から伸びている。引き出し導体73Bは、第2の内部電極62と一体に形成されており、積層体1の第3の側面1cに臨むように、第2の内部電極62から伸びている。引き出し導体73Cは、第2の内部電極63と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極63から伸びている。引き出し導体73Dは、第2の内部電極64と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極64から伸びている。
The
第2の内部電極61は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続される。第2の内部電極62は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続される。第2の内部電極63は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続される。第2の内部電極64は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続される。
The second
第2の内部電極61〜72は第2の接続導体9A、9Bを介して互いに電気的に接続されていることから、第2の内部電極65〜72も第2の端子電極5A〜5Dに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。
Since the second
積層コンデンサC1では、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12つ)よりも少なくされている。
In the multilayer capacitor C1, the number of the first
第1の端子電極3Aに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の端子電極3Aに対して直列接続されることとなる。
Focusing on the first
第1の端子電極3Bに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の内部電極42を境にして、当該第1の内部電極42よりも積層方向の一方側に位置する第1の接続導体7A、7Bの抵抗成分と、第1の内部電極42よりも積層方向の他方側に位置する第1の接続導体7A、7Bの抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Bに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Cに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の内部電極43を境にして、当該第1の内部電極43よりも積層方向の一方側に位置する第1の接続導体7A、7Bの抵抗成分と、第1の内部電極43よりも積層方向の他方側に位置する第1の接続導体7A、7Bの抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Cに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Dに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の内部電極44を境にして、当該第1の内部電極44よりも積層方向の一方側に位置する第1の接続導体7A、7Bの抵抗成分と、第1の内部電極44よりも積層方向の他方側に位置する第1の接続導体7A、7Bの抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Dに対して並列接続されることとなる。
Focusing on the first terminal electrode 3D, the resistance components of the
一方、第2の端子電極5Aに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極61を境にして、当該第2の内部電極61よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極61よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Aに対して並列接続されることとなる。
On the other hand, when focusing on the second
第2の端子電極5Bに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Bに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極73を境にして、当該第2の内部電極73よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極73よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Dに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極64を境にして、当該第2の内部電極64よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極64よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Dに対して並列接続されることとなる。
Focusing on the second
これらにより、積層コンデンサC1は、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。 As a result, the multilayer capacitor C1 has an equivalent series resistance greater than that of a conventional multilayer capacitor in which all internal electrodes are connected to corresponding terminal electrodes via lead conductors.
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41〜44の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61〜64の数とをそれぞれ調整することにより、積層コンデンサC1の等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
また、積層体1の第1〜第4の側面1a〜1d上において、積層体1の積層方向と平行な側面に沿って積層方向と交差するように周回する方向に関して、第1の外部導体群に含まれる各導体(第1の端子電極3A〜3D及び第1の接続導体7A、7B)と、第2の外部導体群に含まれる各導体(第2の端子電極5A〜5D及び第2の接続導体9A、9B)とが隣り合うように配置されている。
In addition, the first external conductor group in the direction of wrapping around the first to fourth side surfaces 1a to 1d of the
すなわち、第1の側面1a上では、第4の側面1dから第3の側面1cに向かう方向で、第1の接続導体7A、第2の接続導体9Aがこの順で交互に配置されている。第2の側面1b上では、第3の側面1cから第4の側面1dに向かう方向で、第1の接続導体7B、第2の接続導体9Bがこの順で交互に配置されている。第3の側面1c上では、第1の側面1aから第2の側面1bに向かう方向で、第1の端子電極3A、第2の端子電極5A、第1の端子電極3B、及び第2の端子電極5Bがこの順で交互に配置されている。第4の側面1d上では、第2の側面1bから第1の側面1aに向かう方向で、第1の端子電極3C、第2の端子電極5C、第1の端子電極3D、及び第2の端子電極5Dがこの順で交互に配置されている。
That is, on the
そのため、第1の外部導体群(第1の端子電極3A〜3D及び第1の接続導体7A、7B)の極性と第2の外部導体群(第2の端子電極5A〜5D及び第2の接続導体9A、9B)の極性とを逆に接続した場合、積層体1の側面に沿って周回する方向で見て、逆の極性に接続されている端子電極又は接続導体が隣り合うこととなる。これにより、積層体1の側面に沿って周回する方向に関して隣り合う引き出し導体53A〜53D、81A〜92A、81B〜92B、73A〜73D、101A〜112A、101B〜112Bには、互いに逆向きの電流が流れることととなる。その結果、これらの電流に起因して発生する磁界が相殺され、この積層コンデンサC1では等価直列インダクタンスが低減されることとなる。
Therefore, the polarity of the first outer conductor group (first
また、第1及び第2の接続導体7A、7B、9A、9Bを除き第1及び第2の端子電極3A〜3D、5A〜5Dだけに着目した場合、第1及び第2の端子電極3A〜3D、5A〜5Dは、積層体1の積層方向と平行な積層体1の側面(第1、第3、第2、及び第4の側面1a、1c、1b、1d)に沿って積層方向と交差するように周回する方向に関して、第1の端子電極と第2の端子電極とが交互になるように配置されている。したがって、第1及び第2の端子電極3A〜3D、5A〜5Dは、各端子電極と接続される引き出し導体を流れる電流によって発生する磁界が相殺され、等価直列インダクタンスが低減されるような配置となっている。第1及び第2の接続導体7A,7B、9A、9Bはそれぞれ偶数であるため、等価直列インダクタンスが低減されるように第1及び第2の端子導体3A〜3D、5A〜5Dが配置された積層コンデンサC1に対し接続導体をさらに加えても、等価直列インダクタンスはやはり低減される。
Further, when focusing on only the first and second
また、第1及び第2の端子電極3A〜3D、5A〜5Dは、第1の接続導体7A、7B又は第2の接続導体9A、9Bが形成されている第1及び第2の側面1a、1bとは異なる第3及び第4の側面1c、1d上に形成されている。このように積層コンデンサC1では、端子電極3A〜3D、5A〜5Dと接続導体7A、7B、9A、9Bとが異なる側面上に形成されているため、第1の端子電極3A〜3Dと第2の接続導体9A、9Bとの間での短絡及び第2の端子電極5A〜5Dと第1の接続導体7A、7Bとの間での短絡の発生が抑制される。
In addition, the first and second
また、本実施形態において、第1の内部電極41〜52同士は、並列接続されており、第2の内部電極61〜72同士は、並列接続されている。これにより、各第1の内部電極41〜52や各第2の内部電極61〜72の抵抗値にバラツキが生じても、積層コンデンサC1全体での等価直列抵抗への影響が少なく、等価直列抵抗の制御の精度低下を抑制することができる。
In the present embodiment, the first
(第2実施形態)
図3を参照して、第2実施形態に係る積層コンデンサの構成について説明する。第2実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の数との点で第1実施形態に係る積層コンデンサC1と相違する。図3は、第2実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Second Embodiment)
The configuration of the multilayer capacitor in accordance with the second embodiment will be described with reference to FIG. The multilayer capacitor in accordance with the second embodiment includes the number of first internal electrodes electrically connected to the first
第2実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された第2の端子電極5A〜5Dと、同じく積層体1に形成された第1及び第2の接続導体7A、7B、9A、9Bとを備えている。
Although not shown, the multilayer capacitor in accordance with the second embodiment is similar to the multilayer capacitor C1 in accordance with the first embodiment, and the
第2実施形態に係る積層コンデンサでは、図3に示されるように、各第1の内部電極49、50に対し、積層体1の第3の側面1cに引き出されるように伸びる各引き出し導体53A、53Bが形成されている。各第1の内部電極51、52に対し、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体53C、53Dが形成されている。
In the multilayer capacitor according to the second embodiment, as shown in FIG. 3, each lead conductor 53 </ b> A extending to be drawn to the
引き出し導体53Aは、第1の内部電極49と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極49から伸びている。引き出し導体53Bは、第1の内部電極50と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極50から伸びている。引き出し導体53Cは、第1の内部電極51と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極51から伸びている。引き出し導体53Dは、第1の内部電極52と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極52から伸びている。
The
第1の内部電極49は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続される。第1の内部電極50は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続される。第1の内部電極51は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続される。第1の内部電極52は、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続される。
The first
各第2の内部電極69、70に対し、積層体1の第3の側面1cに引き出されるように伸びる各引き出し導体73A、73Bが形成されている。各第2の内部電極71、72に対し、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体73C、73Dが形成されている。
引き出し導体73Aは、第2の内部電極69と一体に形成されており、積層体1の第3の側面1cに臨むように、第2の内部電極69から伸びている。引き出し導体73Bは、第2の内部電極70と一体に形成されており、積層体1の第3の側面1cに臨むように、第2の内部電極70から伸びている。引き出し導体73Cは、第2の内部電極71と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極71から伸びている。引き出し導体73Dは、第2の内部電極72と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極72から伸びている。
The
第2の内部電極69は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続される。第2の内部電極70は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続される。第2の内部電極71は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続される。第2の内部電極72は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続される。
The second
第2実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44,49〜52の数を8つとし、第1の内部電極41〜52の総数よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64,69〜72の数を8つとし、第2の内部電極61〜72の総数よりも少なくされている。したがって、第2実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the second embodiment, the number of first
第2実施形態に係る積層コンデンサは、積層コンデンサC1に比して、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜44、49〜52の数が多く、これらの引き出し導体53A〜53Dは対応する第1の端子電極3A〜3Dに対して並列接続される。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜64、69〜72の数が多く、これらの引き出し導体73A〜73Dは対応する第2の端子電極5A〜5Dに対して並列接続される。したがって、第2実施形態に係る積層コンデンサの等価直列抵抗は、積層コンデンサC1の等価直列抵抗に比して小さくなる。
The multilayer capacitor in accordance with the second embodiment includes first
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41〜44、47〜50の数と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Bに電気的に接続される第2の内部電極61〜64、67〜70の数とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
また、積層体1の第1〜第4の側面1a〜1d上においては、積層体1の積層方向と平行な側面に沿って積層方向と交差するように周回する方向に関して、第1の外部導体群に含まれる各導体(第1の端子電極3A〜3D及び第1の接続導体7A、7B)と、第2の外部導体群に含まれる各導体(第2の端子電極5A〜5D及び第2の接続導体9A、9B)とが隣り合うように配置されている。そのため、第1の外部導体群(第1の端子電極3A〜3D及び第1の接続導体7A、7B)の極性と第2の外部導体群(第2の端子電極5A〜5D及び第2の接続導体9A、9B)の極性とを逆にした場合、積層体1の側面に沿って周回する方向で見て、逆の極性に接続されている端子電極又は接続導体が隣り合うように交互に配置されることとなる。これにより、積層体1の側面に沿って周回する方向に関して隣り合う引き出し導体には、互いに逆向きの電流が流れることととなる。その結果、これらの電流に起因して発生する磁界が相殺され、第2実施形態に係る積層コンデンサでは等価直列インダクタンスが低減されることとなる。
In addition, on the first to fourth side surfaces 1 a to 1 d of the
また、第2実施形態に係る積層コンデンサでは、端子電極3A〜3D、5A〜5Dと接続導体7A、7B、9A、9Bとが異なる側面上に形成されているため、第1の端子電極3A〜3Dと第2の接続導体9A、9Bとの間での短絡及び第2の端子電極5A〜5Dと第1の接続導体7A、7Bとの間での短絡の発生が抑制される。
In the multilayer capacitor according to the second embodiment, since the
(第3実施形態)
図4を参照して、第3実施形態に係る積層コンデンサの構成について説明する。第3実施形態に係る積層コンデンサは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極の積層方向で位置との点で第1実施形態に係る積層コンデンサC1と相違する。図4は、第3実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Third embodiment)
A configuration of the multilayer capacitor in accordance with the third embodiment will be described with reference to FIG. In the multilayer capacitor according to the third embodiment, the positions of the first internal electrodes that are electrically connected to the first
第3実施形態に係る積層コンデンサは、図示は省略するが、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1の端子電極3A〜3Dと、同じく積層体1に形成された同じく積層体1に形成された第2の端子電極5A〜5Dと、第1及び第2の接続導体7A、7B、9A、9Bとを備えている。
Although the multilayer capacitor according to the third embodiment is not shown, the
第3実施形態に係る積層コンデンサでは、図4に示されるように、第1の内部電極43、44が、引き出し導体を介して第1の端子電極に直接接続されていない。第3実施形態に係る積層コンデンサでは、各第1の内部電極51、52に対し、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体53C、53Dが形成されている。
In the multilayer capacitor in accordance with the third embodiment, as shown in FIG. 4, the first
引き出し導体53Cは、第1の内部電極51と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極51から伸びている。引き出し導体53Dは、第1の内部電極52と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極52から伸びている。
The
第1の内部電極51は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続される。第1の内部電極52は、引き出し導体53Dを介して第1の端子電極3Dに電気的に接続される。
The first
第3実施形態に係る積層コンデンサでは、第2の内部電極63、64が、引き出し導体を介して第2の端子電極に直接接続されていない。第3実施形態に係る積層コンデンサでは、各第2の内部電極71、72に対し、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体73C、73Dが形成されている。
In the multilayer capacitor in accordance with the third embodiment, the second
引き出し導体73Cは、第2の内部電極71と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極71から伸びている。引き出し導体73Dは、第2の内部電極72と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極72から伸びている。
The lead conductor 73 </ b> C is formed integrally with the second
第2の内部電極71は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続される。第2の内部電極72は、引き出し導体73Dを介して第2の端子電極5Dに電気的に接続される。
The second
第3実施形態に係る積層コンデンサでは、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに直接接続される第1の内部電極41、42、51、52の数を4つとし、第1の内部電極41〜52の総数(本実施形態では、12つ)よりも少なくされている。また、引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに直接接続される第2の内部電極61、62、71、72の数を4つとし、第2の内部電極61〜72の総数(本実施形態では、12つ)よりも少なくされている。これらにより、第3実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the third embodiment, the number of first
ところで、第1の端子電極3Aに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の端子電極3Aに対して直列接続されることとなる。
By the way, paying attention to the first
第1の端子電極3Bに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の内部電極42を境にして、当該第1の内部電極42よりも積層方向の一方側に位置する第1の接続導体7A、7Bの抵抗成分と、第1の内部電極42よりも積層方向の他方側に位置する第1の接続導体7A、7Bの抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Bに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Cに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の内部電極51を境にして、当該第1の内部電極51よりも積層方向の一方側に位置する第1の接続導体7A、7Bの抵抗成分と、第1の内部電極51よりも積層方向の他方側に位置する第1の接続導体7A、7Bの抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Cに対して並列接続されることとなる。
Focusing on the first
第1の端子電極3Dに着目すると、第1の接続導体7A、7Bの抵抗成分はそれぞれ、第1の内部電極52を境にして、当該第1の内部電極52よりも積層方向の一方側に位置する第1の接続導体7A、7Bの抵抗成分と、第1の内部電極52よりも積層方向の他方側に位置する第1の接続導体7A、7Bの抵抗成分とに分けられる。これらの抵抗成分は、第1の端子電極3Dに対して並列接続されることとなる。
Focusing on the first terminal electrode 3D, the resistance components of the
一方、第2の端子電極5Aに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極61を境にして、当該第2の内部電極61よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極61よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Aに対して並列接続されることとなる。
On the other hand, when focusing on the second
第2の端子電極5Bに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極62を境にして、当該第2の内部電極62よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極62よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Bに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Cに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の内部電極71を境にして、当該第2の内部電極71よりも積層方向の一方側に位置する第2の接続導体9A、9Bの抵抗成分と、第2の内部電極71よりも積層方向の他方側に位置する第2の接続導体9A、9Bの抵抗成分とに分けられる。これらの抵抗成分は、第2の端子電極5Cに対して並列接続されることとなる。
Focusing on the second
第2の端子電極5Dに着目すると、第2の接続導体9A、9Bの抵抗成分はそれぞれ、第2の端子電極5Dに対して直列接続されることとなる。
Focusing on the second
上述した第1及び第2の接続導体7A、7B、9A、9Bの抵抗成分の差異に起因して、第3実施形態に係る積層コンデンサは、第1実施形態に係る積層コンデンサC1に比して、等価直列抵抗が大きくなる。
Due to the difference between the resistance components of the first and
以上のように、本実施形態によれば、引き出し導体53A〜53Dを介して第1の端子電極3A〜3Dに電気的に接続される第1の内部電極41,42,51,52の積層方向での位置と引き出し導体73A〜73Dを介して第2の端子電極5A〜5Dに電気的に接続される第2の内部電極61,62,71,72の積層方向での位置とをそれぞれ調整することにより、積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the stacking direction of the first
また、積層体1の第1〜第4の側面1a〜1d上においては、積層体1の積層方向と平行な側面に沿って積層方向と交差するように周回する方向に関して、第1の外部導体群に含まれる各導体(第1の端子電極3A〜3D及び第1の接続導体7A、7B)と、第2の外部導体群に含まれる各導体(第2の端子電極5A〜5D及び第2の接続導体9A、9B)とが交互に配置されている。そのため、第1の外部導体群(第1の端子電極3A〜3D及び第1の接続導体7A、7B)の極性と第2の外部導体群(第2の端子電極5A〜5D及び第2の接続導体9A、9B)の極性とを逆にした場合、積層体1の側面に沿って周回する方向で見て、逆の極性に接続されている端子電極又は接続導体が隣り合うように交互に配置されることとなる。これにより、積層体1の側面に沿って周回する方向に関して隣り合う引き出し導体には、互いに逆向きの電流が流れることととなる。その結果、これらの電流に起因して発生する磁界が相殺され、第3実施形態に係る積層コンデンサでは等価直列インダクタンスが低減されることとなる。
In addition, on the first to fourth side surfaces 1 a to 1 d of the
また、第3実施形態に係る積層コンデンサでは、端子電極3A〜3D、5A〜5Dと接続導体7A、7B、9A、9Bとが異なる側面上に形成されているため、第1の端子電極3A〜3Dと第2の接続導体9A、9Bとの間での短絡及び第2の端子電極5A〜5Dと第1の接続導体7A、7Bとの間での短絡の発生が抑制される。
In the multilayer capacitor according to the third embodiment, since the
(第4実施形態)
図5及び図6を参照して、第4実施形態に係る積層コンデンサC2の構成について説明する。第4実施形態に係る積層コンデンサは、第1及び第2の端子電極の数の点で第1実施形態に係る積層コンデンサC1と相違する。図5は、第4実施形態に係る積層コンデンサの斜視図である。図6は、第4実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
(Fourth embodiment)
With reference to FIGS. 5 and 6, the structure of the multilayer capacitor C2 in accordance with the fourth embodiment will be explained. The multilayer capacitor according to the fourth embodiment is different from the multilayer capacitor C1 according to the first embodiment in terms of the number of first and second terminal electrodes. FIG. 5 is a perspective view of the multilayer capacitor in accordance with the fourth embodiment. FIG. 6 is an exploded perspective view of the multilayer body included in the multilayer capacitor in accordance with the fourth embodiment.
第4実施形態に係る積層コンデンサは、図5に示すように、第1実施形態に係る積層コンデンサC1と同じく、積層体1と、当該積層体1に形成された第1及び第2の接続導体7A、7B、9A、9Bとを備えている。ただし、第1の接続導体7B及び第2の接続導体9Bが、第2の側面1b上において、第4の側面1d側から第3の側面1c側に向かって、第1の接続導体7B、第2の接続導体9Bの順で形成されている。
As shown in FIG. 5, the multilayer capacitor according to the fourth embodiment is similar to the multilayer capacitor C <b> 1 according to the first embodiment, and the first and second connection conductors formed in the
また、第4実施形態に係る積層コンデンサは、図5に示すように、積層体1に形成された第1の端子電極3A〜3Cと、第2の端子電極5A〜5Cとを備えている。第1の端子電極3A、3B及び第2の端子電極5Aは、積層体1の第3の側面1c側に位置し、第1の側面1a側から第2の側面1b側に向かって、第1の端子電極3A、第2の端子電極5A、第1の端子電極3Bの順で形成されている。
In addition, the multilayer capacitor in accordance with the fourth embodiment includes first
第1の端子電極3C及び第2の端子電極5B、5Cは、積層体1の第4の側面1d側に位置し、第2の側面1b側から第1の側面1a側に向かって、第2の端子電極5B、第1の端子電極3C、第2の端子電極5Cの順で形成されている。
The first
したがって、積層体1の第1〜第4の側面1a〜1d上においては、積層体1の積層方向と平行な積層体1の側面(第1、第3、第2、及び第4の側面1a、1c、1b、1d)に沿って、積層方向と交差するように周回する方向に関して、第1の外部導体群に含まれる各導体(第1の端子電極3A〜3C及び第1の接続導体7A、7B)と、第2の外部導体群に含まれる各導体(第2の端子電極5A〜5C及び第2の接続導体9A、9B)とが隣り合うように交互に配置されている。
Therefore, on the first to fourth side surfaces 1a to 1d of the
第1及び第2の端子電極3A〜3C、5A〜5Cは、積層体1の積層方向と平行な側面のうち第1の接続導体7A、7B又は第2の接続導体9A、9Bが形成されている第1及び第2の側面1a、1bとは異なる第3及び第4の側面1c、1d上に形成されている。また、第1の端子電極3A〜3Cと第2の端子電極5A〜5Cとは、互いに電気的に絶縁されている。
The first and second terminal electrodes 3 </ b> A to 3 </ b> C and 5 </ b> A to 5 </ b> C are formed with the first connection conductors 7 </ b> A and 7 </ b> B or the second connection conductors 9 </ b> A and 9 </ b> B among the side surfaces parallel to the stacking direction of the
また、第1及び第2の接続導体7A、7B、9A、9Bを除き第1及び第2の端子電極3A〜3C、5A〜5Cだけに着目すると、第1及び第2の端子電極3A〜3C、5A〜5Cは、積層体1の積層方向と平行な積層体1の側面(第1、第3、第2、及び第4の側面1a、1c、1b、1d)に沿って積層方向と交差するように周回する方向に関して、第1の端子電極と第2の端子電極とが交互になるように配置されている。
Further, when focusing on only the first and second
第4実施形態に係る積層コンデンサでは、図6に示されるように、各第1の内部電極41、42に対して、積層体1の第3の側面1cに引き出されるように伸びる各引き出し導体53A、53Bが形成されている。第1の内部電極43には、積層体1の第4の側面1dに引き出されるように伸びる引き出し導体53Cが形成されている。
In the multilayer capacitor in accordance with the fourth embodiment, as shown in FIG. 6, each lead conductor 53 </ b> A that extends so as to be drawn to the
引き出し導体53Aは、第1の内部電極41と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極41から伸びている。引き出し導体53Bは、第1の内部電極42と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極42から伸びている。引き出し導体53Cは、第1の内部電極43と一体に形成されており、積層体1の第4の側面1dに臨むように、第1の内部電極43から伸びている。
The lead conductor 53 </ b> A is formed integrally with the first
第1の内部電極41は、引き出し導体53Aを介して第1の端子電極3Aに電気的に接続される。第1の内部電極42は、引き出し導体53Bを介して第1の端子電極3Bに電気的に接続される。第1の内部電極43は、引き出し導体53Cを介して第1の端子電極3Cに電気的に接続される。
The first
第1の内部電極41〜52は第1の接続導体7A、7Bを介して互いに電気的に接続されていることから、第1の内部電極45〜52も第1の端子電極3A〜3Cに電気的に接続されることとなり、第1の内部電極41〜52は並列接続されることとなる。
Since the first
第2の内部電極61には、積層体1の第3の側面1cに引き出されるように伸びる引き出し導体73Aが形成されている。各第2の内部電極62、63には、積層体1の第4の側面1dに引き出されるように伸びる各引き出し導体73B、73Cが形成されている。
The second
引き出し導体73Aは、第2の内部電極61と一体に形成されており、積層体1の第3の側面1cに臨むように、第1の内部電極61から伸びている。引き出し導体73Bは、第2の内部電極62と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極62から伸びている。引き出し導体73Cは、第2の内部電極63と一体に形成されており、積層体1の第4の側面1dに臨むように、第2の内部電極63から伸びている。
The lead conductor 73 </ b> A is formed integrally with the second
第2の内部電極61は、引き出し導体73Aを介して第2の端子電極5Aに電気的に接続される。第2の内部電極62は、引き出し導体73Bを介して第2の端子電極5Bに電気的に接続される。第2の内部電極63は、引き出し導体73Cを介して第2の端子電極5Cに電気的に接続される。
The second
第2の内部電極61〜72は第2の接続導体9A、9Bを介して互いに電気的に接続されていることから、第2の内部電極65〜72も第2の端子電極5A〜5Cに電気的に接続されることとなり、第2の内部電極61〜72は並列接続されることとなる。
Since the second
第4実施形態に係る積層コンデンサでは、引き出し導体53A〜53Cを介して第1の端子電極3A〜3Cに直接接続される第1の内部電極41〜43の数を3つとし、第1の内部電極41〜52の総数よりも少なくされている。また、引き出し導体73A〜73Cを介して第2の端子電極5A〜5Cに直接接続される第2の内部電極61〜63の数を3つとし、第2の内部電極61〜72の総数よりも少なくされている。したがって、第4実施形態に係る積層コンデンサは、すべての内部電極が対応する端子電極に引き出し導体を介して接続されている従来の積層コンデンサに比して、等価直列抵抗が大きくなる。
In the multilayer capacitor in accordance with the fourth embodiment, the number of first
以上のように、本実施形態によれば、引き出し導体53A〜53Cを介して第1の端子電極3A〜3Cに電気的に接続される第1の内部電極41〜43の数と引き出し導体73A〜73Cを介して第2の端子電極5A〜5Cに電気的に接続される第2の内部電極61〜63の数とをそれぞれ調整することにより、第4実施形態に係る積層コンデンサの等価直列抵抗が所望の値に設定されるので、等価直列抵抗の制御を容易に且つ精度良く行うことができる。
As described above, according to the present embodiment, the number of first
また、積層体1の第1〜第4の側面1a〜1d上においては、積層体1の積層方向と平行な側面に沿って積層方向と交差するように周回する方向に関して、第1の外部導体群に含まれる各導体(第1の端子電極3A〜3C及び第1の接続導体7A、7B)と、第2の外部導体群に含まれる各導体(第2の端子電極5A〜5C及び第2の接続導体9A、9B)とが隣り合うように配置されている。そのため、第1の外部導体群(第1の端子電極3A〜3C及び第1の接続導体7A、7B)の極性と第2の外部導体群(第2の端子電極5A〜5C及び第2の接続導体9A、9B)の極性とを逆にした場合、積層体1の側面に沿って周回する方向で見て、逆の極性に接続されている端子電極又は接続導体が隣り合うように交互に配置されることとなる。これにより、積層体1の側面に沿って周回する方向に関して隣り合う引き出し導体には、互いに逆向きの電流が流れることととなる。その結果、これらの電流に起因して発生する磁界が相殺され、第4実施形態に係る積層コンデンサでは等価直列インダクタンスが低減されることとなる。
In addition, on the first to fourth side surfaces 1 a to 1 d of the
また、第1及び第2の接続導体7A、7B、9A、9Bを除き第1及び第2の端子電極3A〜3C、5A〜5Cだけに着目した場合、第1及び第2の端子電極3A〜3C、5A〜5Cは、積層体1の積層方向と平行な積層体1の側面(第1、第3、第2、及び第4の側面1a、1c、1b、1d)に沿って積層方向と交差するように周回する方向に関して、第1の端子電極と第2の端子電極とが交互になるように配置されている。したがって、第1及び第2の端子電極3A〜3C、5A〜5Cは、各端子電極と接続される引き出し導体を流れる電流によって発生する磁界が相殺され、等価直列インダクタンスが低減されるような配置となっている。第1及び第2の接続導体7A,7B、9A、9Bはそれぞれ偶数であるため、等価直列インダクタンスが低減されるように第1及び第2の端子導体3A〜3C、5A〜5Cが配置された積層コンデンサC2に対し接続導体をさらに加えても、等価直列インダクタンスはやはり低減される。
Further, when focusing on only the first and second
また、第4実施形態に係る積層コンデンサでは、端子電極3A〜3C、5A〜5Cと接続導体7A、7B、9A、9Bとが異なる側面上に形成されているため、第1の端子電極3A〜3Cと第2の接続導体9A、9Bとの間での短絡及び第2の端子電極5A〜5Cと第1の接続導体7A、7Bとの間での短絡の発生が抑制される。
In the multilayer capacitor according to the fourth embodiment, since the
なお、第4実施形態に係る積層コンデンサに対し、引き出し導体53A〜53C,73A〜73Cを介して端子電極3A〜3C,5A〜5Cに直接接続される内部電極の数及び積層方向での位置の少なくともいずれか一方を調整することにより、積層コンデンサの等価直列抵抗を所望の値に設定することができる。
Note that the number of internal electrodes directly connected to the
第1〜第4実施形態においては、引き出し導体53A〜53D、73A〜73Dを介して端子電極3A〜3D、5A〜5Dに直接接続される内部電極の数及び積層方向での位置の少なくともいずれか一方を調整することにより、各積層コンデンサの等価直列抵抗が所望の値に設定している。この結果、各積層コンデンサの等価直列抵抗の制御を容易に且つ精度良く行うことができる。
In the first to fourth embodiments, at least one of the number of internal electrodes directly connected to the
上述したような、第1の端子電極3A〜3Dに直接接続される第1の内部電極41〜52の数の調整は、1つ以上第1の内部電極41〜52の総数より1つ少ない数以下の範囲で行うことができる。上述したような、第2の端子電極5A〜5Dに直接接続される第2の内部電極61〜72の数の調整は、1つ以上第2の内部電極61〜72の総数より1つ少ない数以下の範囲で行うことができる。引き出し導体53A〜53Dを介して端子電極3A〜3Dに直接接続される第1の内部電極の数と、引き出し導体73A〜73Dを介して端子電極5A〜5Dに直接接続される第2の内部電極の数とは、異なってもよい。
As described above, the number of first
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、誘電体層11〜35の積層数及び第1及び第2の内部電極41〜52、61〜72の積層数は、上述した実施形態に記載された数に限られない。また、端子電極3A〜3D、5A〜5Dの数も、上述した実施形態に記載された数に限られない。また、接続導体7A、7B、9A、9Bの数も、上述した実施形態に記載された数に限られない。また、引き出し導体53A〜53D、73A〜73Dを介して端子電極3A〜3D,5A〜5Dに直接接続される内部電極の数及び積層方向での位置は、上述した実施形態に記載された数及び位置に限られない。
The preferred embodiment of the present invention has been described in detail above, but the present invention is not limited to the above embodiment. For example, the number of stacked
また、積層体1の各側面1a、1bに形成された第1の接続導体と第2の接続導体との和がそれぞれ偶数でなくてもよい。また、必ずしも、端子電極3A〜3C、5A〜5Cと接続導体7A、7B、9A、9Bとが異なる側面上に形成されていなくてもよい。
In addition, the sum of the first connection conductor and the second connection conductor formed on the side surfaces 1a and 1b of the
また、本発明に係る積層コンデンサの積層体に対しさらに、誘電体層が積層されていても、あるいは誘電体層と内部電極とが交互に積層されていてもよい。 Further, a dielectric layer may be further laminated on the multilayer body of the multilayer capacitor according to the present invention, or dielectric layers and internal electrodes may be alternately laminated.
1…積層体、1a〜1d…第1〜第4の側面、3A〜3D…第1の端子電極、5A〜5D…第2の端子電極、7A〜7D…第1の接続導体、9A〜9D…第2の接続導体、11〜35…誘電体層、41〜52…第1の内部電極、81A〜92A、81B〜92B…引き出し導体、61〜72…第2の内部電極、101A〜112A、101B〜112B…引き出し導体、53A〜53D、73A〜73D…引き出し導体、C1、C2…積層コンデンサ。
DESCRIPTION OF
Claims (6)
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の外部導体は、複数の第1の端子導体と偶数の第1の接続導体とを含む第1の外部導体群と、複数の第2の端子導体と偶数の第2の接続導体とを含む第2の外部導体群とを有し、
前記複数の第1及び第2の端子導体は互いに電気的に絶縁され、前記偶数の第1及び第2の接続導体は互いに電気的に絶縁され、
前記複数の第1の内部電極はそれぞれ、前記積層体の側面に形成された前記偶数の第1の接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極はそれぞれ、前記積層体の側面に形成された前記偶数の第2の接続導体を介して互いに電気的に接続され、
前記複数の第1の内部電極のうち前記複数の第1の端子導体の総数以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極はそれぞれ、引き出し導体を介して前記複数の第1の端子導体に電気的に接続されるとともに、前記複数の第1の端子導体はそれぞれ、前記引き出し導体を介して前記第1の端子導体に電気的に接続される前記第1の内部電極の少なくとも1つに電気的に接続され、
前記複数の第2の内部電極のうち前記複数の第2の端子導体の総数以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極はそれぞれ、引き出し導体を介して前記複数の第2の端子導体に電気的に接続されるとともに、前記複数の第2の端子導体はそれぞれ、前記引き出し導体を介して前記第2の端子導体に電気的に接続される前記第2の内部電極の少なくとも1つに電気的に接続され、
前記第1の外部導体群に含まれる前記各導体と前記第2の外部導体群に含まれる前記各導体とが、前記積層体の側面に沿って周回する方向に関して隣り合うように配置されているとともに、
前記引き出し導体を介して前記第1の端子導体に電気的に接続される前記第1の内部電極の数及び前記引き出し導体を介して前記第2の端子導体に電気的に接続される前記第2の内部電極の数の少なくとも一方の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of external conductors formed on the side surface of the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of outer conductors include a first outer conductor group including a plurality of first terminal conductors and even numbered first connecting conductors, a plurality of second terminal conductors and even numbered second connecting conductors. A second outer conductor group including
The plurality of first and second terminal conductors are electrically insulated from each other; the even number of first and second connection conductors are electrically insulated from each other;
Each of the plurality of first internal electrodes is electrically connected to each other via the even number of first connection conductors formed on a side surface of the multilayer body,
Each of the plurality of second internal electrodes is electrically connected to each other via the even number of second connection conductors formed on the side surface of the multilayer body,
Among the plurality of first internal electrodes, each of the first internal electrodes that is equal to or greater than the total number of the plurality of first terminal conductors and less than the total number of the first internal electrodes is provided via a lead conductor. The first terminal conductors are electrically connected to the first terminal conductors, and the first terminal conductors are electrically connected to the first terminal conductors via the lead conductors, respectively. Electrically connected to at least one of the internal electrodes of
Among the plurality of second internal electrodes, the second internal electrodes having a total number greater than or equal to the total number of the plurality of second terminal conductors and one less than the total number of the second internal electrodes are respectively connected via the lead conductors. The second terminal conductors are electrically connected to the plurality of second terminal conductors, and each of the plurality of second terminal conductors is electrically connected to the second terminal conductor via the lead conductor. Electrically connected to at least one of the internal electrodes of
The respective conductors included in the first outer conductor group and the respective conductors included in the second outer conductor group are arranged so as to be adjacent to each other in the direction of circulation along the side surface of the multilayer body. With
The number of the first internal electrodes electrically connected to the first terminal conductor via the lead conductor and the second electrically connected to the second terminal conductor via the lead conductor. A multilayer capacitor, wherein an equivalent series resistance is set to a desired value by adjusting at least one of the number of internal electrodes.
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の外部導体は、複数の第1の端子導体と偶数の第1の接続導体とを含む第1の外部導体群と、複数の第2の端子導体と偶数の第2の接続導体とを含む第2の外部導体群とを有し、
前記複数の第1及び第2の端子導体は互いに電気的に絶縁され、前記偶数の第1及び第2の接続導体は互いに電気的に絶縁され、
前記複数の第1の内部電極はそれぞれ、前記積層体の側面に形成された前記偶数の第1の接続導体を介して互いに電気的に接続され、
前記複数の第2の内部電極はそれぞれ、前記積層体の側面に形成された前記偶数の第2の接続導体を介して互いに電気的に接続され、
前記複数の第1の内部電極のうち前記複数の第1の端子導体の総数以上当該第1の内部電極の総数よりも1つ少ない数以下の第1の内部電極はそれぞれ、引き出し導体を介して前記複数の第1の端子導体に電気的に接続されるとともに、前記複数の第1の端子導体はそれぞれ、前記引き出し導体を介して前記第1の端子導体に電気的に接続される前記第1の内部電極の少なくとも1つに電気的に接続され、
前記複数の第2の内部電極のうち前記複数の第2の端子導体の総数以上当該第2の内部電極の総数よりも1つ少ない数以下の第2の内部電極はそれぞれ、引き出し導体を介して前記複数の第2の端子導体に電気的に接続されるとともに、前記複数の第2の端子導体はそれぞれ、前記引き出し導体を介して前記第2の端子導体に電気的に接続される前記第2の内部電極の少なくとも1つに電気的に接続され、
前記第1の外部導体群に含まれる前記各導体と前記第2の外部導体群に含まれる前記各導体とが、前記積層体の側面に沿って周回する方向に関して隣り合うように配置されているとともに、
前記引き出し導体を介して前記第1の端子導体に電気的に接続される前記第1の内部電極の前記積層体の積層方向での位置及び前記引き出し導体を介して前記第2の端子導体に電気的に接続される前記第2の内部電極の前記積層体の積層方向での位置の少なくとも一方の位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 A multilayer capacitor comprising a multilayer body in which a plurality of dielectric layers and a plurality of internal electrodes are alternately stacked, and a plurality of external conductors formed on the side surface of the multilayer body,
The plurality of internal electrodes include a plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately,
The plurality of outer conductors include a first outer conductor group including a plurality of first terminal conductors and even numbered first connecting conductors, a plurality of second terminal conductors and even numbered second connecting conductors. A second outer conductor group including
The plurality of first and second terminal conductors are electrically insulated from each other; the even number of first and second connection conductors are electrically insulated from each other;
Each of the plurality of first internal electrodes is electrically connected to each other via the even number of first connection conductors formed on a side surface of the multilayer body,
Each of the plurality of second internal electrodes is electrically connected to each other via the even number of second connection conductors formed on the side surface of the multilayer body,
Among the plurality of first internal electrodes, each of the first internal electrodes that is equal to or greater than the total number of the plurality of first terminal conductors and less than the total number of the first internal electrodes is provided via a lead conductor. The first terminal conductors are electrically connected to the first terminal conductors, and the first terminal conductors are electrically connected to the first terminal conductors via the lead conductors, respectively. Electrically connected to at least one of the internal electrodes of
Among the plurality of second internal electrodes, the second internal electrodes having a total number greater than or equal to the total number of the plurality of second terminal conductors and one less than the total number of the second internal electrodes are respectively connected via the lead conductors. The second terminal conductors are electrically connected to the plurality of second terminal conductors, and each of the plurality of second terminal conductors is electrically connected to the second terminal conductor via the lead conductor. Electrically connected to at least one of the internal electrodes of
The respective conductors included in the first outer conductor group and the respective conductors included in the second outer conductor group are arranged so as to be adjacent to each other in the direction of circulation along the side surface of the multilayer body. With
The position of the first internal electrode electrically connected to the first terminal conductor via the lead conductor in the stacking direction of the laminate and the second terminal conductor via the lead conductor The equivalent series resistance is set to a desired value by adjusting at least one of the positions of the second internal electrodes connected to each other in the stacking direction of the stack. Capacitor.
前記積層体の積層方向と平行で且つ前記第1の側面と対向する第2の側面上に、前記第1の側面上に形成された前記第1の接続導体以外の残りの第1の接続導体と、前記第1の側面上に形成された前記第2の接続導体以外の残りの前記第2の接続導体とが形成され、
前記第1の側面に形成された前記第1の接続導体と前記第2の接続導体との和及び前記第2の側面に形成された前記第1の接続導体と前記第2の接続導体との和の何れもが偶数であることを特徴とする請求項1又は請求項2に記載の積層コンデンサ。 A part of the even number of first connection conductors and a part of the even number of second connection conductors are formed on a first side surface of the side surfaces parallel to the stacking direction of the multilayer body,
Remaining first connection conductors other than the first connection conductor formed on the first side surface on a second side surface parallel to the stacking direction of the multilayer body and facing the first side surface And the remaining second connection conductor other than the second connection conductor formed on the first side surface,
The sum of the first connection conductor and the second connection conductor formed on the first side surface, and the first connection conductor and the second connection conductor formed on the second side surface. 3. The multilayer capacitor according to claim 1, wherein all of the sums are even numbers.
前記偶数の第2の接続導体は2つであり、そのうちの1つが前記第1の側面上に、残りの1つが前記第2の側面上に形成され、これら2つの前記第2の接続導体は前記積層体の積層方向の中心軸に対して線対称となる位置に形成されることを特徴とする請求項3に記載の積層コンデンサ。 The even number of first connection conductors is two, one of which is formed on the first side surface and the other one is formed on the second side surface, and the two first connection conductors are While being formed at a position that is line symmetric with respect to the central axis in the stacking direction of the stack,
The even-numbered second connection conductors are two, one of which is formed on the first side surface and the other one is formed on the second side surface, and the two second connection conductors are 4. The multilayer capacitor according to claim 3, wherein the multilayer capacitor is formed at a position that is line-symmetric with respect to a central axis in a stacking direction of the multilayer body.
The plurality of first and second portions formed on the side surface different from the side surface on which the first connection conductor or the second connection conductor is formed among the side surfaces parallel to the stacking direction of the multilayer body. 6. The multilayer capacitor according to claim 5, wherein the sum of the terminal conductors is an even number.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005210263A JP4231036B2 (en) | 2005-07-20 | 2005-07-20 | Multilayer capacitor |
US11/366,774 US7433172B2 (en) | 2005-03-10 | 2006-03-03 | Multilayer capacitor |
TW095107825A TWI382434B (en) | 2005-03-10 | 2006-03-08 | Equivalent series resistance adjustment method for laminated capacitors and laminated capacitors |
CN 200610058182 CN1832072B (en) | 2005-03-10 | 2006-03-10 | Multilayer capacitor and equivalent series resistance adjustment method thereof |
KR1020060022645A KR101148893B1 (en) | 2005-03-10 | 2006-03-10 | Multi-layer condenser, and method of adjusting equivalent series resistance of multi-layer condenser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005210263A JP4231036B2 (en) | 2005-07-20 | 2005-07-20 | Multilayer capacitor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008075751A Division JP2008199047A (en) | 2008-03-24 | 2008-03-24 | Mounting structure of multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027568A true JP2007027568A (en) | 2007-02-01 |
JP4231036B2 JP4231036B2 (en) | 2009-02-25 |
Family
ID=37787905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005210263A Active JP4231036B2 (en) | 2005-03-10 | 2005-07-20 | Multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4231036B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199047A (en) * | 2008-03-24 | 2008-08-28 | Tdk Corp | Mounting structure of multilayer capacitor |
JP2008244484A (en) * | 2007-03-28 | 2008-10-09 | Tdk Corp | Laminated capacitor |
JP2009146947A (en) * | 2007-12-11 | 2009-07-02 | Tdk Corp | Multilayer capacitor array |
-
2005
- 2005-07-20 JP JP2005210263A patent/JP4231036B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244484A (en) * | 2007-03-28 | 2008-10-09 | Tdk Corp | Laminated capacitor |
TWI399768B (en) * | 2007-03-28 | 2013-06-21 | Tdk Corp | Multilayer capacitor |
JP2009146947A (en) * | 2007-12-11 | 2009-07-02 | Tdk Corp | Multilayer capacitor array |
JP4539713B2 (en) * | 2007-12-11 | 2010-09-08 | Tdk株式会社 | Multilayer capacitor array |
JP2008199047A (en) * | 2008-03-24 | 2008-08-28 | Tdk Corp | Mounting structure of multilayer capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP4231036B2 (en) | 2009-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4167231B2 (en) | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor | |
JP4230469B2 (en) | Multilayer capacitor | |
JP4400622B2 (en) | Multilayer capacitor | |
KR101148893B1 (en) | Multi-layer condenser, and method of adjusting equivalent series resistance of multi-layer condenser | |
JP2006253419A (en) | Laminated capacitor and equivalent series resistance adjustment method thereof | |
US7046500B2 (en) | Laminated ceramic capacitor | |
JP4299252B2 (en) | Multilayer capacitor | |
US20030102502A1 (en) | Multilayer capacitor | |
JP2005347314A (en) | Laminated capacitor | |
JP2007317786A (en) | Multilayer capacitor | |
JP2007042677A (en) | Multilayered capacitor | |
JP4539715B2 (en) | Multilayer capacitor array | |
JP4146858B2 (en) | Multilayer capacitor | |
JP4378370B2 (en) | Multilayer capacitor | |
JP3901697B2 (en) | Multilayer capacitor | |
JP2008028195A (en) | Laminated feed-through capacitor | |
JP4720840B2 (en) | Multilayer capacitor mounting structure | |
JP2006013383A (en) | Laminated capacitor | |
JP4231036B2 (en) | Multilayer capacitor | |
JP2008021861A (en) | Feed-through multilayer capacitor | |
KR20090032671A (en) | Mutilayered chip capacitor and capacitance tunning method of the same | |
JP4539713B2 (en) | Multilayer capacitor array | |
JP4351287B2 (en) | Multilayer capacitor and method for adjusting equivalent series resistance of multilayer capacitor | |
JP2008199047A (en) | Mounting structure of multilayer capacitor | |
JP4502007B2 (en) | Feedthrough multilayer capacitor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4231036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |