JP2007026392A - マイクロプロセッサ - Google Patents
マイクロプロセッサ Download PDFInfo
- Publication number
- JP2007026392A JP2007026392A JP2005211921A JP2005211921A JP2007026392A JP 2007026392 A JP2007026392 A JP 2007026392A JP 2005211921 A JP2005211921 A JP 2005211921A JP 2005211921 A JP2005211921 A JP 2005211921A JP 2007026392 A JP2007026392 A JP 2007026392A
- Authority
- JP
- Japan
- Prior art keywords
- pipeline
- instruction
- stage
- microprocessor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000011144 upstream manufacturing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【課題】ＲＩＳＣプロセッサへのＣＩＳＣ命令の容易な実装，高速性と高機能性を両立するマイクロプロセッサ。
【解決手段】複数のステージを備えるパイプライン１２と、処理のための回路リソースを管理するリソース管理ユニット１３と、パイプライン１２に対して処理コマンドを発行し、リソース管理ユニット１３からパイプライン１２へのコマンド投入の停止を要求するビジー信号ＢＳを受信してパイプライン１２へのコマンド投入を停止する命令フェッチユニット１１と、命令フェッチユニット１１からの処理コマンド及びパイプライン１２の最終ステージＺからパイプライン１２の最初のステージＡへの再投入パス１２４を介してパイプライン１２自ら再投入するコマンドを受信し、リソース管理ユニット１３からの制御信号ＳＣＳによってパイプライン１２に投入する命令を選択する命令セレクタ１５とを備える。
【選択図】図１
【解決手段】複数のステージを備えるパイプライン１２と、処理のための回路リソースを管理するリソース管理ユニット１３と、パイプライン１２に対して処理コマンドを発行し、リソース管理ユニット１３からパイプライン１２へのコマンド投入の停止を要求するビジー信号ＢＳを受信してパイプライン１２へのコマンド投入を停止する命令フェッチユニット１１と、命令フェッチユニット１１からの処理コマンド及びパイプライン１２の最終ステージＺからパイプライン１２の最初のステージＡへの再投入パス１２４を介してパイプライン１２自ら再投入するコマンドを受信し、リソース管理ユニット１３からの制御信号ＳＣＳによってパイプライン１２に投入する命令を選択する命令セレクタ１５とを備える。
【選択図】図１
Description
本発明は、マイクロプロセッサに関し、特に、高速性と高機能性を両立するマイクロプロセッサに関する。
近年、マイクロプロセッサの命令は、小規模で単純な回路で実現できるものに限定して実装され、処理の進行を互いに依存のないステージに分割し、処理をステージごとに並列に行うことでプログラムの処理時間の短縮化を図ってきた。 演算命令やロード・ストア命令などはこの様な実装が比較的簡単に行える一方で、マイクロプロセッサの制御命令の内の幾つかはマイクロプロセッサ全体をロックして行うことが必要であり、処理が複雑で処理のステージ分割とパイプラインのステージへの割り当てが困難なものが存在する。
従来はこのような命令を実装するために、敢えて大規模な回路と複雑な制御により、機能を分割してパイプラインのステージに割り当てるか、パイプラインから分離するなどの方法を採用してきた。機能を分割してパイプラインのステージに割り当てる場合、回路の複雑さから消費電力の増大や不良回路の混入が問題となる。又、機能を分割してパイプラインから分離する場合、マイクロプロセッサの命令間の連係不十分によるマイクロプロセッサの性能の劣化が起こっていた。
従来はこのような命令を実装するために、敢えて大規模な回路と複雑な制御により、機能を分割してパイプラインのステージに割り当てるか、パイプラインから分離するなどの方法を採用してきた。機能を分割してパイプラインのステージに割り当てる場合、回路の複雑さから消費電力の増大や不良回路の混入が問題となる。又、機能を分割してパイプラインから分離する場合、マイクロプロセッサの命令間の連係不十分によるマイクロプロセッサの性能の劣化が起こっていた。
また、従来のマイクロプロセッサでは、パイプラインに投入した命令が、その時のパイプラインの状況やマイクロプロセッサ全体の状態で実行できるか否かの判断をする際、その結果を得るためには、そのステージの動作を判断を開始したステージと同一にする必要があった。これは、仮に実行が不可能であると判別された際に、そのステージの動作をその命令が実行可能になるまで凍結し、その後に実行を再開する必要があるからである。
このような実装方法では、実行可能か否かを判断するステージの開始から判断結果がでるまでの時間が、他のステージの実行時間より長くなると、その実行可否判断回路の処理時間が、マイクロプロセッサ全体の動作周波数を規定してしまっていた。
近年、複数のマイクロプロセッサをワンチップに集積する要求が高まっており、その場合、実行可否判断回路はより複雑化、低速化する傾向にあり、問題となっている。
特許文献１は、例えばアウト・オブ・オーダ（Out-of-order）に命令を発行するマイクロプロセッサにおいて、特に、命令スケジュールユニットに使用される命令発行装置及び命令発行方法を開示している。即ち、ロード命令において、キャッシュミスが発生した際、このロード命令と多段の依存関係を有する命令を高速に検出することが可能な命令発行装置及び命令発行方法を開示している（特許文献１。）。
特許第３５７７０５２号公報
本発明の目的は、ＲＩＳＣ（Reduced Instruction Set Computer）プロセッサの命令体系へのＣＩＳＣ（Complex Instruction Set Computer）プロセッサ命令処理の容易な実装を実現し、ＲＩＳＣプロセッサのパイプライン処理の高速化，命令密度の向上によるメモリ容量の削減と低消費電力化によりコストの抑制等、高速性と高機能性を両立するマイクロプロセッサを提供することにある。
本発明の一態様によれば、（イ）処理のステージが複数に分割されたパイプラインと、（ロ）パイプラインに接続され，処理のための回路リソースを管理するリソース管理ユニットと、（ハ）パイプラインに対して処理コマンドを発行し、リソース管理ユニットからパイプラインへのコマンド投入の停止を要求するビジー信号を受信してパイプラインへのコマンド投入を停止する命令フェッチユニットと、（ニ）命令フェッチユニットからの処理コマンド及びパイプラインの最終ステージからパイプラインの最初のステージへの再投入パスを介してパイプライン自ら再投入するコマンドを受信し、リソース管理ユニットからの制御信号によってパイプラインに投入する命令を選択する命令セレクタとを備えるマイクロプロセッサが提供される。
本発明のマイクロプロセッサによれば、ＲＩＳＣ（Reduced Instruction Set Computer）プロセッサの命令体系へのＣＩＳＣ（Complex Instruction Set Computer）プロセッサ命令処理の容易な実装を実現し、ＲＩＳＣプロセッサのパイプライン処理の高速化，命令密度の向上によるメモリ容量の削減と低消費電力化によりコストの抑制等、高速性と高機能性を両立することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各ブロック，各パイプライン，各命令フォーマットの形式及び平面寸法等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各ブロックの構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
処理のパイプラインが幾つかのステージに分割されているマイクロプロセッサにおいて、 処理パイプラインへのコマンド投入の停止を要求する機構, パイプライン中の命令の実行を無効化するフラグ, パイプラインの最終の段からパイプラインの最初の段パイプライン自らコマンドを再投入する再投入パス等の機構を付加することで、 少ない追加回路（再投入パス及び命令セレクタ等）でＲＩＳＣプロセッサ命令体系中にＣＩＳＣプロセッサ命令の様な高機能な命令を混在させることが可能になり、命令密度の向上によるメモリ容量の削減と低消費電力化により、マイクロプロセッサのコストの抑制ができる。
また、ＲＩＳＣプロセッサのパイプライン制御において、ある命令が実行可能であるか否かが判別できる前に、投機的に次の命令の実行を開始することが可能になり、マイクロプロセッサの動作の高速化を達成することができる。
並列実行が可能であるが単純な命令しか実装できないＲＩＳＣプロセッサに、小規模の回路を付加することで、 高機能でＲＩＳＣプロセッサのパイプラインステージの構造に影響されない命令を実装することができる。 この結果、マイクロプロセッサが持てる命令の命令規模の範囲が広がり、命令効率の向上ができ、マイクロプロセッサの消費電力の抑制やコストの抑制が可能になる。
再実行フラグと命令の再投入機能により、マイクロプロセッサの命令実行中、その命令処理パイプラインの上流ステージで行われる実行可否判断の結果を同一ステージで受け取らず、そのパイプラインの下流のステージで受けることが可能になり、複雑な実行可否判断が行われてもマイクロプロセッサの処理速度が低下させないことが可能になる。
[第１の実施の形態]
本発明の第１の実施の形態に係るマイクロプロセッサは、ＲＩＳＣプロセッサにおいて、ＣＩＳＣプロセッサ命令を容易に実装することができる方法を開示する。
本発明の第１の実施の形態に係るマイクロプロセッサは、ＲＩＳＣプロセッサにおいて、ＣＩＳＣプロセッサ命令を容易に実装することができる方法を開示する。
本発明の第１の実施の形態に係るマイクロプロセッサにおいて、パイプライン１２を含む処理ユニット１は、図１に示すように、複数のステージを備えるパイプライン１２と、パイプライン１２に接続され，処理のための回路リソースを管理するリソース管理ユニット（ＲＭＵ：Resource Management Unit）１３と、パイプライン１２に対して処理コマンドを発行し、リソース管理ユニット１３からパイプライン１２へのコマンド投入の停止を要求するビジー信号ＢＳを受信してパイプライン１２へのコマンド投入を停止する命令フェッチユニット（ＩＦＵ：Instruction Fetch Unit）１１と、命令フェッチユニット１１及びパイプライン１２に接続され，動作タイミングを規定するクロックジェネレータ１４と、命令フェッチユニット１１からの処理コマンド及びパイプライン１２の最終ステージＺ（Stage-Z）からパイプライン１２の最初のステージＡ(Stage-A)への再投入パス（RedoLoop）１２４を介してパイプライン１２自ら再投入するコマンドを受信し、リソース管理ユニット１３からの制御信号ＳＣＳによってパイプライン１２に投入する命令を選択する命令セレクタ１５とを備える。
或いは又、本発明の第１の実施の形態に係るマイクロプロセッサにおいて、パイプライン１２は、投入された命令のステージの進行を管理するためのステージ管理キュー１２２１を備えていても良い。
或いは又、本発明の第１の実施の形態に係るマイクロプロセッサにおいて、ステージ管理キュー１２２１は、ステージごとに該当ステージの処理を再実行が必要か否かの命令コードを保持する命令保持部１２２２と再実行フラグ（ＲＤＦ）１２２３を格納するステージコントローラ１２２を備えていても良い。
或いは又、本発明の第１の実施の形態に係るマイクロプロセッサにおいて、命令セレクタ１５は、パイプライン１２の最終ステージＺにおいて再実行が必要か否かの命令コードを再投入パス１２４を介して受信し、パイプライン１２の最初のステージＡにその命令コードを再投入しても良い。
或いは又、本発明の第１の実施の形態に係るマイクロプロセッサにおいて、パイプライン１２は、パイプライン１２を占有して実行するＣＩＳＣプロセッサ命令を実行しても良い。
命令フェッチユニット１１は、処理ユニット１への投入命令列を命令メモリ１１１に持ち、 クロックに同期してパイプライン１２に命令を投入する。
リソース管理ユニット１３は、パイプライン１２からパイプライン情報信号ＰＬＩを受信し、パイプライン１２の各ステージの動作状況と処理命令を監視する。又、パイプライン１２に投入された命令が現在のパイプライン１２のステージ状況から実行可能かどうか判断し、 結果をＤＯ/ＲＤ信号として、パイプライン１２に返却する。また、 処理不能であれば命令フェッチユニット１１に対してビジー信号ＢＳを使用して、命令投入停止を要求する。
パイプライン１２は、投入された命令を処理するために、ステージＡ, ステージＢ,…，ステージＺからなる分割ステージ１２１に分割されている。 ステージ分割されたパイプライン１２は接続されたクロックジェネレータ１４に同期して、バケツリレー的に処理を進める。つまり、命令フェッチユニット１１が先頭のステージＡに投入した命令は、次のクロックでは ステージＢ、次のクロックでは、ステージＣと進行する。各ステージはステージコントローラ１２２でコントロールされている。
最初のステージＡには、命令セレクタ１５から命令信号ＩＳが投入される命令投入パスが存在する。また、パイプライン１２は、最終のステージＺで処理が終了するが、処理を終了しない場合に、最初のステージＡに命令を再投入する再投入パス１２４を有する。
命令セレクタ１５は、命令フェッチユニット１１からの命令とパイプラインの最終のステージＺからの命令をリソース管理ユニット１３の制御信号により選択し、パイプライン１２の最初のステージＡに投入する。
パイプライン１２は、図２に示すように、投入された命令のステージの進行を管理するためのステージ管理キュー１２２１を有する。ステージ管理キュー１２２１は、ステージごとの命令コードを保持する命令保持部１２２２と、再実行フラグ１２２３を備える。
本発明の第１の実施の形態に係るマイクロプロセッサは、ＲＩＳＣプロセッサ命令，ＣＩＳＣプロセッサ命令として、順に以下の２種類の命令を実行することを想定している。
（ｉ）処理パイプラインのステージ分割がステージ間で互いに独立しているＲＩＳＣプロセッサ命令。
本発明の第１の実施の形態に係るマイクロプロセッサは、ＲＩＳＣプロセッサ命令，ＣＩＳＣプロセッサ命令として、順に以下の２種類の命令を実行することを想定している。
（ｉ）処理パイプラインのステージ分割がステージ間で互いに独立しているＲＩＳＣプロセッサ命令。
（ｉｉ）処理パイプラインのステージ分割がステージ間で互いに独立していないＣＩＳＣプロセッサ命令。
処理パイプラインのステージ分割がステージ間で互いに独立しているＲＩＳＣプロセッサ命令と、処理パイプラインのステージ分割がステージ間で互いに独立していないＣＩＳＣプロセッサ命令を概念的に示すと、図３及び図４に示すように表される。
図３（ａ）は、 ＲＩＳＣ命令１８を処理する際の処理キューを、図 ３（ｂ）は、各ステージを処理するマイクロプロセッサのチップ上の回路の領域を概念的に示している。それぞれのステージの処理に回路的に重複する部分が無いため、動作クロックごとにステージが進行すれば、クロックごとに最初のステージに命令を投入することができる。つまり、一つのパイプライン１２でステージ数分の命令を並列に実行することができる。
図４（ａ）は、ＣＩＳＣ命令２０を処理する際の処理キューを、図４（ｂ）は、各ステージを処理するマイクロプロセッサのチップ上の回路の領域を概念的に示している。一つの命令を処理するマイクロプロセッサの回路リソースがステージごとに分離されていないため、パイプラインではステージ分割しても並列処理することができず、処理中はパイプラインを占有する。
図４（ａ）は、ＣＩＳＣ命令２０を処理する際の処理キューを、図４（ｂ）は、各ステージを処理するマイクロプロセッサのチップ上の回路の領域を概念的に示している。一つの命令を処理するマイクロプロセッサの回路リソースがステージごとに分離されていないため、パイプラインではステージ分割しても並列処理することができず、処理中はパイプラインを占有する。
（Ａ）ＲＩＳＣプロセッサ命令が連続投入された時のパイプラインステージの進行を図５乃至図９に示す。
（Ａ−１）パイプライン上に何も実行中の命令が存在しないときには、図５に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-１が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、ステージ上にＩｎｓｔ-１の実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。
（Ａ−２）次のサイクルでは、図６に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-２が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-１は、命令Ｉｎｓｔ―２の実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。
（Ａ−３）次のサイクルでは、図７に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-３が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-１，Ｉｎｓｔ-２は、命令Ｉｎｓｔ-３の実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。
（Ａ−４）次のサイクルでは、図８に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-４が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-１，Ｉｎｓｔ-２，Ｉｎｓｔ-３は、命令Ｉｎｓｔ-４の実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。
…
（Ａ−Ｎ）第Ｎ番目のサイクルでは、図９に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-Ｎが投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-１，Ｉｎｓｔ-２，Ｉｎｓｔ-３，…，Ｉｎｓｔ-Ｎ−１は、命令Ｉｎｓｔ-Ｎの実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。
（Ａ−Ｎ）第Ｎ番目のサイクルでは、図９に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-Ｎが投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-１，Ｉｎｓｔ-２，Ｉｎｓｔ-３，…，Ｉｎｓｔ-Ｎ−１は、命令Ｉｎｓｔ-Ｎの実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。
以上説明したように、ＲＩＳＣプロセッサ命令が連続投入された時のパイプラインステージでは、次々とＩＦＵ１１から命令がステージＡに投入され、すべて実行可能と判断される。それぞれのステージの処理に回路的に重複する部分が無いため、動作クロックごとにステージが進行すれば、クロックごとに最初のステージに命令を投入でき、一つのパイプライン１２でステージ数分の命令を並列に実行することができる。
（Ｂ）ＣＩＳＣプロセッサ命令が連続投入された時のパイプラインステージの進行を図１０乃至図１８に示す。
（Ｂ−１）パイプライン上に何も実行中の命令が存在しないときには、図１０に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-１が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、ステージ上にＩｎｓｔ-１の実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。Ｉｎｓｔ-１はＣＩＳＣ命令であり、一つのパイプライン１２上で他の命令との同時実行を許していない。
（Ｂ−２）次のサイクルでは、図１１に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-２が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-１が存在するので、命令Ｉｎｓｔ-２の実行は不可能と判断される（ＯＫ！）。そのため、図１１に示すように、ステージＡには再実行を必要とする意味の再実行フラグＲ（ＲＤＦをＲとして省略して記載）が立つ。ＲＭＵ１３は同時にＩＦＵ１１にパイプライン１２への命令投入停止を要求するビジー信号ＢＳを出し、更に命令セレクタ１５を操作し、ステージＡへの命令投入をパイプライン１２の最終ステージＺに切り替える。この時、命令Ｉｎｓｔ-２が ＲＩＳＣ命令であっても、或いはＣＩＳＣ命令であっても、ＲＭＵ１３は同様の動作をする。図１１に示す例では、命令Ｉｎｓｔ-２がＣＩＳＣ命令であるとして以降の動作を説明する。
（Ｂ−３）次のサイクルでは、図１２に示すように、ＩＦＵ１１は、ＲＭＵ１３からの命令投入停止を要求するビジー信号ＢＳを受信し、動作を停止する。パイプライン１２は動作クロックに従い、一段ずつ進む。命令Ｉｎｓｔ-１は、正常に動作をするが、命令Ｉｎｓｔ-２は再実行フラグＲを持つので実行されない。
（Ｂ−４）次のサイクルでは、図１３に示すように、ＩＦＵ１１は、ＲＭＵ１３からの命令投入停止を要求するビジー信号ＢＳを受信し、動作を停止する。パイプライン１２は動作クロックに従い、一段ずつ進む。命令Ｉｎｓｔ-１は、正常に動作をするが、命令Ｉｎｓｔ-２は再実行フラグＲを持つので実行されない。
（Ｂ−５）第Ｎ番目のサイクルでは、図１４に示すように、命令Ｉｎｓｔ-１が最終ステージＺに到達する。命令Ｉｎｓｔ-１はここで実行を終了する。
（Ｂ−６）次のサイクルでは、図１５に示すように、再実行フラグＲのある命令Ｉｎｓｔ-２が最終ステージＺに到達する。
（Ｂ−７）次のサイクルでは、図１６に示すように、命令Ｉｎｓｔ-２が再投入パス１２４を使用してステージＡに再投入される。同時に再実行フラグＲが落ちる。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、ステージ上に命令Ｉｎｓｔ-２の実行を妨げる原因がなく、実行可能と判断される（ＯＫ！）。命令Ｉｎｓｔ-２は、ＣＩＳＣ命令であり、パイプライン１２上に他の命令との同時実行を許していない。ＲＭＵ１３はパイプライン１２上に再実行フラグＲを持つ命令がないため、命令セレクタ１５をＩＦＵ１１からの命令に切り替え、ＩＦＵ１１に出していた命令投入停止を要求するビジー信号ＢＳを取り下げる。
（Ｂ−８）次のサイクルでは、図１７に示すように、ステージＡに命令Ｉｎｓｔ-３が投入される。ＲＭＵ１３に動作の可否判断を要求（ＯＫ？）し、先行する命令Ｉｎｓｔ-２の存在で命令Ｉｎｓｔ-３の実行は不可能と判断される（ＯＫ！）。そのため、ステージＡには再実行を必要とする意味の再実行フラグＲが立つ。ＲＭＵ１３は同時にＩＦＵ１１にパイプライン１２への命令投入停止を要求するビジー信号ＢＳを出し、更に命令セレクタ１５を操作し、ステージＡへの命令投入をパイプライン１２の最終ステージＺに切り替える。この時、命令Ｉｎｓｔ-３が ＲＩＳＣ命令であっても、或いはＣＩＳＣ命令であっても、ＲＭＵ１３は同様の動作をする。図１７に示す例では、命令Ｉｎｓｔ-３は、ＣＩＳＣ命令である。
（Ｂ−９）次のサイクルでは、図１８に示すように、ＩＦＵ１１は、ＲＭＵ１３からの命令投入停止を要求するビジー信号ＢＳを受信し、動作を停止する。パイプライン１２は動作クロックに従い、一段ずつ進む。命令Ｉｎｓｔ-２は、正常に動作をするが、命令Ｉｎｓｔ-３は再実行フラグＲを持つので実行されない。
本発明の第１の実施の形態に係るマイクロプロセッサによれば、並列実行が可能であるが単純な命令しか実装できないＲＩＳＣプロセッサに、小規模の回路を付加することで、 高機能でＲＩＳＣプロセッサのパイプラインステージの構造に影響されない命令を実装することができる。 この結果、マイクロプロセッサが持てる命令の命令規模の範囲が広がり、命令効率の向上ができ、マイクロプロセッサの消費電力の抑制やコストの抑制が可能になる。
本発明の第１の実施の形態に係るマイクロプロセッサによれば、ＲＩＳＣプロセッサにおいて、ＣＩＳＣプロセッサ命令を容易に実装することもできる。
[第２の実施の形態]
本発明の第２の実施の形態に係るマイクロプロセッサは、ＲＩＳＣプロセッサのパイプライン処理の高速化について開示する。
本発明の第２の実施の形態に係るマイクロプロセッサは、ＲＩＳＣプロセッサのパイプライン処理の高速化について開示する。
本発明の第２の実施の形態に係るマイクロプロセッサにおいて、パイプライン１２を含む処理ユニット１は、図１９に示すように、複数のステージを備えるパイプライン１２と、パイプライン１２に接続され，処理のための回路リソースを管理するリソース管理ユニット１３と、パイプライン１２に対して処理コマンドを発行し、リソース管理ユニット１３からパイプライン１２へのコマンド投入の停止を要求するビジー信号ＢＳを受信してパイプライン１２へのコマンド投入を停止する命令フェッチユニット１１と、命令フェッチユニット１１及びパイプライン１２に接続され，動作タイミングを規定するクロックジェネレータ１４（図示省略）と、命令フェッチユニット１１からの処理コマンド及びパイプライン１２の最終ステージＺ（Stage-Z）からパイプライン１２の最初のステージＡ(Stage-A)への再投入パス１２４を介してパイプライン１２自ら再投入するコマンドを受信し、リソース管理ユニット１３からの制御信号ＳＣＳによってパイプライン１２に投入する命令を選択する命令セレクタ１５とを備える。
或いは又、本発明の第２の実施の形態に係るマイクロプロセッサにおいて、複数のステージは、それぞれ再実行フラグＲＤＦを格納するパイプラインレジスタ２４を備え、リソース管理ユニット１３は、パイプライン１２の最初のステージＡから受信した実行可能か否かの判断要求の結果を複数サイクル後のステージで返却し、実行可否判断要求をした命令より上流のステージすべてのパイプラインレジスタ２４に再実行フラグＲＤＦを格納する構成を備える。
命令フェッチユニット１１は、処理ユニット１への投入命令列を命令メモリ１１１に持ち、 クロックに同期してパイプライン１２に命令を投入する。
リソース管理ユニット１３は、パイプライン１２からパイプライン情報信号ＰＬＩを受信し、パイプライン１２の各ステージの動作状況と処理命令を監視する。又、パイプライン１２に投入された命令が現在のパイプライン１２のステージ状況から実行可能かどうか判断し、 結果を数サイクル後、無効化信号ＮＧとして、パイプライン１２に返却する。また、 処理不能であれば命令フェッチユニット１１に対してビジー信号ＢＳを使用して、命令投入停止を要求する。
パイプライン１２は、投入された命令を処理するために、ステージＡ, ステージＢ,…，ステージＺからなる分割ステージ１２１に分割されている。 ステージ分割されたパイプライン１２は接続されたクロックジェネレータ１４に同期して、バケツリレー的に処理を進める。つまり、命令フェッチユニット１１が先頭のステージＡに投入した命令は、次のクロックでは ステージＢ、次のクロックでは、ステージＣと進行する。
最初のステージＡには、命令セレクタ１５から命令信号ＩＳが投入される命令投入パスが存在する。また、パイプライン１２は、最終のステージＺで処理が終了するが、処理を終了しない場合に、最初のステージＡに命令を再投入する再投入パス１２４を有する。
命令セレクタ１５は、命令フェッチユニット１１からの命令とパイプラインの最終のステージＺからの命令をリソース管理ユニット１３の制御信号により選択し、パイプライン１２の最初のステージＡに投入する。
本発明の第２の実施の形態に係るマイクロプロセッサにおいて、パイプライン１２がステージＡからステージＺの分割ステージ１２１に処理が分割されている点は、第１の実施の形態と同様である。
本発明の第２の実施の形態に係るマイクロプロセッサにおいては、図１９に示すように、ステージＢからステージＺの各ステージ内には、再投入フラグ（ＲＤＦ）を格納するパイプラインレジスタ２４と、ＯＲゲート２２を備える。
ステージＢ内のパイプラインレジスタ２４は、リソース管理ユニット１３からの無効化信号ＮＧを受信する。ステージＢ内のパイプラインレジスタ２４の出力は、ステージＢ内のＯＲゲート２２に入力される。ステージＢ内のＯＲゲート２２には、同時にリソース管理ユニット１３からの無効化信号ＮＧが入力される。ステージＢ内のＯＲゲート２２の出力は、ステージＣ内のパイプラインレジスタ２４に入力される。
ステージＣ内のパイプラインレジスタ２４の出力は、ステージＣ内のＯＲゲート２２に入力される。ステージＣ内のＯＲゲート２２には、同時にリソース管理ユニット１３からの無効化信号ＮＧが入力される。ステージＣ内ＯＲゲート２２の出力は、ステージＤ内のパイプラインレジスタ２４に入力される。
ステージＤ内のパイプラインレジスタ２４の出力は、ステージＤ内のＯＲゲート２２に入力される。ステージＤ内のＯＲゲート２２には、同時にリソース管理ユニット１３からの無効化信号ＮＧが入力される。ステージＤ内のＯＲゲート２２の出力は、ステージＥ内のパイプラインレジスタ２４に入力される。
ステージＥ内のパイプラインレジスタ２４の出力は、ステージＥ内のＯＲゲート２２に入力される。ステージＥ内のＯＲゲート２２には、同時にリソース管理ユニット１３からの無効化信号ＮＧが入力される。
第２の実施の形態では、ステージＡでリソース管理ユニット１３に対する実行可能か否かの判断要求の結果が４サイクル後のステージＥで返却されるところが異なる。この場合、リソース管理ユニット１３から実行可否判断結果が出るまでに、パイプライン１２には後続の４命令が投入されている。リソース管理ユニット１３は、実行可否判断要求をした命令より上流のステージすべてに再実行フラグＲを立てる。尚、後続の４命令の最初に実行可否判断要求を出した命令と同様に、ステージＡにあるときに実行可否判断要求（ＯＫ？）を出している。これらの命令は、同時に再実行フラグＲが立つため、すべて動作が無効になる。従って、リソース管理ユニット１３は、これらの命令が出した実行可否判断要求を自ら無効化する。
尚、図１９においては、ステージＡでリソース管理ユニット１３に対する実行可能か否かの判断要求の結果は、４サイクル後のステージＥで返却される例について示されているが、４サイクルに限らず、複数サイクル後のステージで返却されても良いことは勿論である。その際においても、リソース管理ユニット１３は、実行可否判断要求をした命令より上流のステージすべてに再実行フラグＲを立てる点は同様である。
（Ｃ）本発明の第２の実施の形態に係るマイクロプロセッサにおいて、パイプライン１２にＲＩＳＣプロセッサ命令が投入された時のパイプラインステージの進行を図２０乃至図３０に示す。
（Ｃ−１）パイプライン上に何も実行中の命令が存在しないときには、図２０に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ-１が投入される。命令Ｉｎｓｔ-１は、ＲＭＵ１３に命令実行可否判断要求を出す。そのステージでは判断結果の返却は無い。
（Ｃ−２）次のサイクルでは、図２１に示すように、ステージＡに命令フェッチユニットから命令Ｉｎｓｔ―２が投入される。Ｉｎｓｔ―２はＲＭＵ１３に命令実行可否判断要求を出す。そのステージでは判断結果の返却は無い。
（Ｃ−３）次のサイクルでは、図２２に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ―３が投入される。命令Ｉｎｓｔ―３はＲＭＵ１３に命令実行可否判断要求を出す。そのステージでは判断結果の返却は無い。
（Ｃ−４）次のサイクルでは、図２３に示すように、ステージＡにＩＦＵ１１から命令Ｉｎｓｔ―４が投入される。命令Ｉｎｓｔ―４はＲＭＵ１３に命令実行可否判断要求を出す。そのステージでは判断結果の返却は無い。
（Ｃ−５）次のサイクルでは、図２４に示すように、命令Ｉｎｓｔ-１の命令実行可否判断が４クロック費やして出る。命令Ｉｎｓｔ-１は、ステージＥでその結果を受け取る。この例では、命令Ｉｎｓｔ-１はなんらかの理由で実行不可と判断されたため、命令Ｉｎｓｔ-１から上流のステージに再実行要求のための再実行フラグＲが出される。ＲＭＵ１３は、このとき、ＩＦＵ１１に命令投入停止要求を出し、更に命令セレクタ１５を切り替えて、ステージＡへの命令投入を、パイプライン１２の最終ステージＺからに切り替える。
（Ｃ−６）次のサイクルでは、図２５に示すように、ステージＥは、命令Ｉｎｓｔ-２の命令実行可否判断が出されるステージであるが、すでに再実行要求のための再実行フラグＲがあり、ＲＭＵ１３から新たな再実行要求は出ない。
（Ｃ−７）第Ｎ番目のサイクルでは、図２６に示すように、命令Ｉｎｓｔ-１がパイプライン１２の最終ステージＺに到達する。
（Ｃ−８）次のサイクルでは、図２７に示すように、命令Ｉｎｓｔ-１がパイプライン１２の最初のステージＡに投入され、同時に再実行フラグＲが落ちる。命令Ｉｎｓｔ-１はＲＭＵ１３に実行可否判断要求を出す。このステージＡでは判断結果の返却は無い。
（Ｃ−９）次のサイクルでは、図２８に示すように、命令Ｉｎｓｔ-２がパイプライン１２の最初のステージＡに投入され、同時に再実行フラグＲが落ちる。命令Ｉｎｓｔ-２はＲＭＵ１３に実行可否判断要求を出す。このステージＡでは判断結果の返却は無い。
（Ｃ−１０）次に、図２９に示すサイクルでは、命令Ｉｎｓｔ-５がパイプライン１２の最初のステージＡに投入され、同時に再実行フラグＲが落ちる。再実行フラグＲを持つ命令がパイプライン１２に無くなり、ＲＭＵ１３は命令セレクタ１５をＩＦＵ１１からに切り替え、ＩＦＵ１１に出していた命令投入停止を要求するビジー信号ＢＳを停止する。命令Ｉｎｓｔ-５は、ＲＭＵ１３に実行可否判断要求を出す。その結果、命令Ｉｎｓｔ-１の実行可否判断結果がＲＭＵ１３からステージＥに出る。今回は実行可能（ＯＫ）の判断であった。
（Ｃ−１１）次のサイクルでは、図３０に示すように、ＩＦＵ１１から命令Ｉｎｓｔ-６が投入され、実行可否判断要求をＲＭＵ１３に出す。命令Ｉｎｓｔ-２の実行可否判断結果がＲＭＵ１３からステージＥに出る。今回は実行可能（ＯＫ）の判断であった。
本発明の第２の実施の形態に係るマイクロプロセッサによれば、再実行フラグと命令の再投入機能により、マイクロプロセッサの命令実行中、その命令処理パイプラインの上流ステージで行われる実行可否判断の結果を同一ステージで受け取らず、そのパイプラインの下流のステージで受けることが可能になり、複雑な実行可否判断が行われてもマイクロプロセッサの処理速度が低下させないことが可能になる。
[その他の実施の形態]
上記のように、本発明は第１乃至第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明は第１乃至第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…処理ユニット
１１…命令フェッチユニット（ＩＦＵ）
１２…パイプライン
１３…リソース管理ユニット（ＲＭＵ）
１４…クロックジェネレータ
１５…命令セレクタ
１１１…命令メモリ
１２１…分割ステージ
１２２…ステージコントローラ
１２４…再投入パス（RedoLoop）
１６，１７…回路リソース
１８…ＲＩＳＣ命令
２０…ＣＩＳＣ命令
２２…ＯＲゲート
２４…パイプラインレジスタ
１２２１…ステージ管理キュー
１２２２…命令保持部
１２２３…再実行フラグ
ＩＳ…命令信号
ＢＳ…ビジー（Busy）信号
ＳＣＳ…制御信号
１１…命令フェッチユニット（ＩＦＵ）
１２…パイプライン
１３…リソース管理ユニット（ＲＭＵ）
１４…クロックジェネレータ
１５…命令セレクタ
１１１…命令メモリ
１２１…分割ステージ
１２２…ステージコントローラ
１２４…再投入パス（RedoLoop）
１６，１７…回路リソース
１８…ＲＩＳＣ命令
２０…ＣＩＳＣ命令
２２…ＯＲゲート
２４…パイプラインレジスタ
１２２１…ステージ管理キュー
１２２２…命令保持部
１２２３…再実行フラグ
ＩＳ…命令信号
ＢＳ…ビジー（Busy）信号
ＳＣＳ…制御信号
Claims (5)
- 複数のステージを備えるパイプラインと、
該パイプラインに接続され，処理のための回路リソースを管理するリソース管理ユニットと、
前記パイプラインに対して処理コマンドを発行し、前記リソース管理ユニットから前記パイプラインへのコマンド投入の停止を要求するビジー信号を受信して前記パイプラインへのコマンド投入を停止する命令フェッチユニットと、
前記命令フェッチユニットからの前記処理コマンド及び前記パイプラインの最終ステージから前記パイプラインの最初のステージへ再投入パスを介して前記パイプライン自ら再投入するコマンドを受信し、前記リソース管理ユニットからの制御信号によって前記パイプラインに投入する命令を選択する命令セレクタ
とを備えることを特徴とするマイクロプロセッサ。
- 前記パイプラインは、投入された命令のステージの進行を管理するためのステージ管理キューを有することを特徴とする請求項１記載のマイクロプロセッサ。
- 前記ステージ管理キューは、ステージごとに該当ステージの処理を再実行が必要か否かの命令コードを保持する命令保持部と再実行フラグを格納するステージコントローラを備えることを特徴とする請求項２記載のマイクロプロセッサ。
- 前記パイプラインは、前記パイプラインを占有して実行するＣＩＳＣプロセッサ命令を実行することを特徴とする請求項３記載のマイクロプロセッサ。
- 前記複数のステージは、それぞれ再実行フラグを格納するパイプラインレジスタを備え、前記リソース管理ユニットは、前記最初のステージから受信した実行可能か否かの判断要求の結果を複数サイクル後のステージで返却し、実行可否判断要求をした命令より上流のステージすべての前記パイプラインレジスタに前記再実行フラグを格納することを特徴とする請求項１記載のマイクロプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005211921A JP2007026392A (ja) | 2005-07-21 | 2005-07-21 | マイクロプロセッサ |
| US11/274,401 US20070022272A1 (en) | 2005-07-21 | 2005-11-16 | Microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005211921A JP2007026392A (ja) | 2005-07-21 | 2005-07-21 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007026392A true JP2007026392A (ja) | 2007-02-01 |
Family
ID=37680383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005211921A Pending JP2007026392A (ja) | 2005-07-21 | 2005-07-21 | マイクロプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070022272A1 (ja) |
| JP (1) | JP2007026392A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008242647A (ja) * | 2007-03-26 | 2008-10-09 | Telefon Ab L M Ericsson | プロセッサ |
| JP2011134181A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Ltd | 演算処理装置、情報処理装置及び演算処理装置のパイプライン制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10820068B2 (en) * | 2019-02-07 | 2020-10-27 | Simmonds Precision Products, Inc. | Configurable sensing systems and methods for configuration |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966544A (en) * | 1996-11-13 | 1999-10-12 | Intel Corporation | Data speculatable processor having reply architecture |
| US6163838A (en) * | 1996-11-13 | 2000-12-19 | Intel Corporation | Computer processor with a replay system |
| US6212626B1 (en) * | 1996-11-13 | 2001-04-03 | Intel Corporation | Computer processor having a checker |
| US6047370A (en) * | 1997-12-19 | 2000-04-04 | Intel Corporation | Control of processor pipeline movement through replay queue and pointer backup |
| US6976152B2 (en) * | 2001-09-24 | 2005-12-13 | Broadcom Corporation | Comparing operands of instructions against a replay scoreboard to detect an instruction replay and copying a replay scoreboard to an issue scoreboard |
| US7055021B2 (en) * | 2002-02-05 | 2006-05-30 | Sun Microsystems, Inc. | Out-of-order processor that reduces mis-speculation using a replay scoreboard |
-
2005
- 2005-07-21 JP JP2005211921A patent/JP2007026392A/ja active Pending
- 2005-11-16 US US11/274,401 patent/US20070022272A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008242647A (ja) * | 2007-03-26 | 2008-10-09 | Telefon Ab L M Ericsson | プロセッサ |
| JP2011134181A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Ltd | 演算処理装置、情報処理装置及び演算処理装置のパイプライン制御方法 |
| EP2348400A1 (en) | 2009-12-25 | 2011-07-27 | Fujitsu Limited | Arithmetic processor, information processor, and pipeline control method of arithmetic processor |
| US8683181B2 (en) | 2009-12-25 | 2014-03-25 | Fujitsu Limited | Processor and method for distributing load among plural pipeline units |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070022272A1 (en) | 2007-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007026452A (ja) | 強化マイクロプロセッサのための方法及びシステム | |
| KR100274268B1 (ko) | 멀티스레드 프로세서에서 스레드 스위치 대기 시간을 감소시키기 위한 방법 및 장치 | |
| EP1886216B1 (en) | Controlling out of order execution pipelines using skew parameters | |
| US7454598B2 (en) | Controlling out of order execution pipelines issue tagging | |
| US8972999B2 (en) | Method and system for detecting program deadlock | |
| US9870226B2 (en) | Control of switching between executed mechanisms | |
| JP5209933B2 (ja) | データ処理装置 | |
| US8560813B2 (en) | Multithreaded processor with fast and slow paths pipeline issuing instructions of differing complexity of different instruction set and avoiding collision | |
| JP2010526392A (ja) | システムおよびパイプラインプロセッサにおける条件命令実行の加速のためのローカル条件コードレジスタの使用方法 | |
| KR20100032441A (ko) | 조건부 명령을 비조건부 명령 및 선택 명령으로 확장하기 위한 방법 및 시스템 | |
| US11836498B1 (en) | Single cycle predictor | |
| US11816489B1 (en) | Microprocessor with prediction unit pipeline that provides a next fetch address at a rate of one per clock cycle | |
| US20240045610A1 (en) | Prediction unit with first predictor that provides a hashed fetch address of a current fetch block to its own input and to a second predictor that uses it to predict the fetch address of a next fetch block | |
| US7991980B2 (en) | Concurrent execution of instructions in a processing system | |
| US12020032B2 (en) | Prediction unit that provides a fetch block descriptor each clock cycle | |
| JP2003280896A (ja) | 命令発行装置及び命令発行方法 | |
| US7774582B2 (en) | Result bypassing to override a data hazard within a superscalar processor | |
| JP2007026392A (ja) | マイクロプロセッサ | |
| CN101647000A (zh) | 用于在处理器中的执行级之前执行指令的系统及方法 | |
| US20090178054A1 (en) | Concomitance scheduling commensal threads in a multi-threading computer system | |
| CN107066238A (zh) | 执行高速缓存行未对齐加载指令的系统和方法 | |
| JP2010198128A (ja) | プロセッサシステム | |
| CN108958798B (zh) | 指令翻译电路、处理器电路及其执行方法 | |
| US20050273579A1 (en) | Method and apparatus for maintaining status coherency between queue-separated functional units | |
| US20070162723A1 (en) | Technique for reducing traffic in an instruction fetch unit of a chip multiprocessor |