JP2007005641A - Spin transistor - Google Patents

Spin transistor Download PDF

Info

Publication number
JP2007005641A
JP2007005641A JP2005185332A JP2005185332A JP2007005641A JP 2007005641 A JP2007005641 A JP 2007005641A JP 2005185332 A JP2005185332 A JP 2005185332A JP 2005185332 A JP2005185332 A JP 2005185332A JP 2007005641 A JP2007005641 A JP 2007005641A
Authority
JP
Japan
Prior art keywords
spin
electrode
drain
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005185332A
Other languages
Japanese (ja)
Other versions
JP5030397B2 (en
Inventor
Tatsushi Akasaki
達志 赤▲崎▼
英明 ▲高▼柳
Hideaki Takayanagi
Junsaku Nitta
淳作 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005185332A priority Critical patent/JP5030397B2/en
Publication of JP2007005641A publication Critical patent/JP2007005641A/en
Application granted granted Critical
Publication of JP5030397B2 publication Critical patent/JP5030397B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To control the drain-current value of a spin transistor by its gate electrode by so using a spatial nonuniform Rashba spin orbit interaction as to separate from each other the upward and downward spins of its carrier, and further, by using a superconductive junction wherein its drain current flows dependently on the spin polarization degree of its carrier. <P>SOLUTION: The spin transistor has a normally conductive electrode (source) 101 constituted out of a normal conductor, i.e., non-ferromagnetic body, a superconductive electrode (drain) 102, an electrode 120, a gate electrode 103, a gate contact layer 104, a channel layer 105 having a formed two-dimensional electron gas, a spacer layer 106, a carrier feeding layer 107, a buffer layer 108, a substrate 109, and a gate insulating layer 110. Hereupon, there are used its gate electrode capable of separating from each other the upward and downward spins of its carrier by a spatial nonuniform Rashba spin orbit interaction, and used its drain electrode so formed out of a superconductor as to make controllable its drain current by the spin polarization degree of its carrier. As a result, the spin transistor is formed by using entirely no magnetic field and no magnetic body. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、キャリアスピンの上向き下向きを制御することにより、ドレイン電流を制御するスピントランジスタに関する。   The present invention relates to a spin transistor that controls drain current by controlling upward and downward carrier spin.

従来のスピントランジスタの断面構造図を図4に示す。この断面構造図には、磁性体電極(ソース)201と、磁性体電極(ドレイン)202と、金属ゲート電極203と、金属ゲート電極203と、ゲートコンタクト層204と、二次元電子ガスが形成されているチャネル層205と、スペーサ層206と、キャリア供給層207と、バッファ層208と、基板209が示され、さらにスピンを模式的に示した電子210も示されている。   FIG. 4 shows a cross-sectional structure diagram of a conventional spin transistor. In this cross-sectional structure diagram, a magnetic electrode (source) 201, a magnetic electrode (drain) 202, a metal gate electrode 203, a metal gate electrode 203, a gate contact layer 204, and a two-dimensional electron gas are formed. A channel layer 205, a spacer layer 206, a carrier supply layer 207, a buffer layer 208, a substrate 209, and an electron 210 schematically showing spin are also shown.

通常において、磁性体電極(ソース)201と磁性体電極(ドレイン)202には、その電極材料としてNi-Fe(パーマロイ)やCoが用いられる。このデバイスの動作原理は以下のようになっている。   Normally, Ni—Fe (permalloy) or Co is used as the electrode material for the magnetic electrode (source) 201 and the magnetic electrode (drain) 202. The operating principle of this device is as follows.

磁性体電極(ソース)201からスピン偏極した電子を半導体二次元電子ガスへと注入し、このスピンの向きをRashbaスピン軌道相互作用による有効な磁界によって回転させ、磁性体電極(ドレイン)202のスピンの向きと平行にしたり、反平行にしたりすることにより、ドレイン電流を制御している。   The spin-polarized electrons are injected from the magnetic electrode (source) 201 into the semiconductor two-dimensional electron gas, and the direction of this spin is rotated by an effective magnetic field due to the Rashba spin-orbit interaction. The drain current is controlled by making it parallel or antiparallel to the spin direction.

例えば、半導体二次元電子ガス中のスピンが反転すると、磁性体電極(ドレイン)202には反転した電子スピンを受け入れる状態密度がないため、ドレイン電流は流れなくなる。一方、ゲート電圧によって、スピンの向きを360度回転させると磁性体電極(ドレイン)202と同じ向きになり、電流が流れるようになる。つまり、スピンの回転角度によって、電流のオン・オフが制御できる(非特許文献1)。
S.Datta and B.Das,Appl.Phys.Lett.,vol.56,p.665,1990.
For example, when the spin in the semiconductor two-dimensional electron gas is reversed, the magnetic current electrode (drain) 202 does not have a density of states for accepting the reversed electron spin, so that the drain current does not flow. On the other hand, when the spin direction is rotated 360 degrees by the gate voltage, the direction becomes the same as that of the magnetic electrode (drain) 202, and a current flows. That is, on / off of the current can be controlled by the rotation angle of the spin (Non-Patent Document 1).
S. Datta and B. Das, Appl. Phys. Lett., Vol. 56, p. 665, 1990.

このスピントランジスタを実現するためには、前述のパーマロイやCoに代表される強磁性体電極(ドレイン電極)からスピン偏極した電子を高効率にチャネル層へ注入する必要がある。しかし、強磁性体電極から半導体へのスピン注入は、金属と半導体のコンダクタンスの違いから半導体中で大きなスピン偏極度を得るのは困難であることが理論的に指摘されており、十分なスイッチング特性を有するスピントランジスタの実現は困難であった。(文献:G.Schmidt,D.Ferrand,L.W.Molenkamp,A.T.Filip,and B.J.van Wees,Phys.Rev.B,vol.62,p.R4790,2000.)
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、空間的非一様Rashbaスピン軌道相互作用を用いることにより、磁場を一切使うことなくキャリアのスピンの上向き下向きを分離することを可能とし、さらにスピン偏極度に依存して、ドレイン電流が流れる超伝導接合を用いることにより、ドレイン電流の大きさをゲート電極で制御し、十分なスイッチング特性を有するスピントランジスタを実現することにある。
In order to realize this spin transistor, it is necessary to efficiently inject spin-polarized electrons from the ferromagnetic electrode (drain electrode) represented by the above-mentioned permalloy or Co into the channel layer. However, it has been pointed out theoretically that spin injection from a ferromagnetic electrode into a semiconductor is difficult to obtain a large degree of spin polarization in the semiconductor due to the difference in conductance between the metal and the semiconductor. It has been difficult to realize a spin transistor having (Reference: G. Schmidt, D. Ferrand, LWMolenkamp, ATFilip, and BJvan Wees, Phys. Rev. B, vol. 62, p. R4790, 2000.)
The present invention has been made in view of such a problem, and the object of the present invention is to use an inhomogeneous Rashba spin-orbit interaction so that the spin of the carrier is upward without using any magnetic field. A spin transistor that can be separated downward and has a sufficient switching characteristic by controlling the magnitude of the drain current with a gate electrode by using a superconducting junction in which the drain current flows depending on the degree of spin polarization. Is to realize.

上記課題を解決するために、請求項1に記載の本発明は、キャリアを注入するためのキャリア注入手段と、キャリアを伝搬するチャネル層と、前記チャネル層にキャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生する電界制御手段と、前記チャネル層に超伝導体からなる電極が接続されている。   In order to solve the above-mentioned problems, the present invention according to claim 1 is directed to carrier injection means for injecting carriers, a channel layer for propagating carriers, and a direction perpendicular to the propagation direction of carriers in the channel layer. An electric field control means for generating a spatially non-uniform electric field and an electrode made of a superconductor are connected to the channel layer.

また、請求項2に記載の本発明は、請求項1において、前記チャネル層は、キャリアが伝搬するキャリア経路がすくなくとも2方向に分岐されている。   According to a second aspect of the present invention, in the first aspect, the channel layer is branched in at least two directions in a carrier path through which carriers propagate.

また、請求項3に記載の本発明は、請求項1または2において、前記キャリア注入手段は、常伝導体により構成されている。   According to a third aspect of the present invention, in the first or second aspect, the carrier injection means is constituted by a normal conductor.

また、請求項4に記載の本発明は、請求項1〜3のうちのいずれかにおいて、前記チャネル層上に厚さの異なる層が挿入されている。   According to a fourth aspect of the present invention, in any one of the first to third aspects, a layer having a different thickness is inserted on the channel layer.

本発明によれば、空間的非一様Rashbaスピン軌道相互作用を用いることにより、磁場を一切使うことなくキャリアのスピンの上向き下向きを分離することを可能とし、さらにスピン偏極度に依存して、ドレイン電流が流れる超伝導接合を用いることにより、ドレイン電流の大きさをゲート電極で制御し、十分なスイッチング特性を有するスピントランジスタを実現することができる。   According to the present invention, by using spatial non-uniform Rashba spin-orbit interaction, it is possible to separate the upward and downward of the spin of the carrier without using any magnetic field, and further depending on the spin polarization, By using a superconducting junction through which a drain current flows, the magnitude of the drain current can be controlled by the gate electrode, and a spin transistor having sufficient switching characteristics can be realized.

図1(a)、(b)はスピントランジスタの実施の形態の素子構造を説明するための構造図を示している。このスピントランジスタの構造図(a)には、強磁性体ではなく常伝導体により構成された常伝導電極(ソース)101と、超伝導電極(ドレイン)102と、電極120と、ゲート電極103と、が示されている。またゲート電極103におけるA−B断面構造を示す(b)には、ゲート電極103と、ゲートコンタクト層104と、二次元電子ガスが形成されているチャネル層105と、スペーサ層106と、キャリア供給層107と、バッファ層108と、基板109と、ゲート絶縁層110が示されている。   FIGS. 1A and 1B are structural diagrams for explaining the element structure of the embodiment of the spin transistor. The structure diagram (a) of the spin transistor includes a normal electrode (source) 101, a superconductive electrode (drain) 102, an electrode 120, a gate electrode 103, and a normal conductor instead of a ferromagnetic material. ,It is shown. FIG. 5B shows a cross-sectional structure of the gate electrode 103 taken along the line AB, the gate electrode 103, the gate contact layer 104, the channel layer 105 in which a two-dimensional electron gas is formed, the spacer layer 106, and the carrier supply. A layer 107, a buffer layer 108, a substrate 109, and a gate insulating layer 110 are shown.

また、ドレイン電極を構成する超伝導電極(ドレイン)102に好適な超伝導体は、Nb、NbN、MgB又は酸化物高温超電導体である。この超伝導体は、チャネル層である二次元電子ガス層に接触されており、膜厚は約100nm程度で形成されている。 A superconductor suitable for the superconducting electrode (drain) 102 constituting the drain electrode is Nb, NbN, MgB 2 or an oxide high-temperature superconductor. This superconductor is in contact with a two-dimensional electron gas layer that is a channel layer, and has a thickness of about 100 nm.

これらの超伝導体の動作温度は、超伝導転移温度以下であり超伝導体材料に依存し、Nbは約9K以下、NbNは約16K、MgBは約40K、酸化物高温超電導体は約130Kとなる。 The operating temperature of these superconductors is below the superconducting transition temperature and depends on the superconductor material, Nb is about 9K or less, NbN is about 16K, MgB 2 is about 40K, and the oxide high temperature superconductor is about 130K. It becomes.

次の図1(b)に示すように、y軸方向厚さの異なるゲート絶縁層110を挿入することにより、二次元電子ガス105にかかる有効なゲート電圧に勾配が生じるため、ゲート電極103の下にある二次元電子ガス105の空間的非一様Rashbaスピン軌道相互作用の強さにも同様にy軸方向に空間的に勾配を生じる。   As shown in FIG. 1B, since an effective gate voltage applied to the two-dimensional electron gas 105 is inclined by inserting gate insulating layers 110 having different thicknesses in the y-axis direction, Similarly, the intensity of the spatial non-uniform Rashba spin-orbit interaction of the underlying two-dimensional electron gas 105 causes a spatial gradient in the y-axis direction.

従って、この空間をスピンを有するキャリアがx軸方向に伝播する間に、スピン上向きキャリアとスピン下向きキャリアは、逆向きの力を受け、スピンを有するキャリアは空間的に分離される。例えば、ゲート電極103の後方に図1(a)に示したY型の分岐を設けておけば、上側の分枝には上向きスピンを有するキャリア、下側の分枝には下向きスピンを有するキャリアが流れ込む。   Therefore, while spin-bearing carriers propagate in this space in the x-axis direction, spin-up carriers and spin-down carriers receive reverse forces, and spin-bearing carriers are spatially separated. For example, if the Y-type branch shown in FIG. 1A is provided behind the gate electrode 103, the upper branch has carriers that have upward spins, and the lower branch has carriers that have downward spins. Flows in.

なお、空間的に非均一様な電界を生成する電界制御手段としては、y軸方向に厚さの異なったゲート絶縁層110を挿入することにより、スピン軌道相互作用に空間的な勾配を持たせているが、これに替えて、y軸方向に複数の異なるゲート電圧を有する図示しないゲート電極を複数備えることにより、スピン軌道相互作用に空間的な勾配を持たせるようにしてもよい。   In addition, as an electric field control means for generating a spatially non-uniform electric field, a spin gradient orbital interaction is given a spatial gradient by inserting gate insulating layers 110 having different thicknesses in the y-axis direction. However, instead of this, a plurality of gate electrodes (not shown) having a plurality of different gate voltages in the y-axis direction may be provided so that the spin-orbit interaction has a spatial gradient.

さらに、ゲートコンタクト層104の膜厚をチャネル方向に変調する構成として、ゲート絶縁層110を省略した構成でもよい。   Further, the gate insulating layer 110 may be omitted as a configuration for modulating the thickness of the gate contact layer 104 in the channel direction.

さらに、ゲート絶縁層110の物質の誘電率を変調するために、例えばゲート絶縁層110の膜厚は均一としておき、その構成物質はSiOからSiまでで構成して並べて配置し誘電率を変調してもよい。 Furthermore, in order to modulate the dielectric constant of the material of the gate insulating layer 110, for example, the thickness of the gate insulating layer 110 is made uniform, and the constituent materials are composed of SiO 2 to Si 3 N 4 and arranged side by side. The rate may be modulated.

また、ゲート電極103の形状を、例えば文献:J.-I.Ohe,M.Yamamoto,T.Ohtsuki and J.Nitta,"Spin filterring effect in nonuniform spin-orbit interaction,"International Workshop Nanoscale Dynamics and Quantum Coherence, Sep.19-23,2004(Hamburg).にみられるような構造にしてもよい。   Further, the shape of the gate electrode 103 is described in, for example, literature: J.-I.Ohe, M. Yamamoto, T. Ohtsuki and J. Nitta, “Spin filterring effect in nonuniform spin-orbit interaction,” International Workshop Nanoscale Dynamics and Quantum Coherence. , Sep. 19-23, 2004 (Hamburg).

そして、Y型の分岐を設けた場合に、上側の分枝には上向きスピンを有するキャリア、下側の分枝には下向きスピンを有するキャリアが流れ込むと、上側分枝の端に超伝導電極102が配置されているので、以下に示すような現象が生じる。   When a Y-type branch is provided, when a carrier having an upward spin flows into the upper branch and a carrier having a downward spin flows into the lower branch, the superconducting electrode 102 is placed at the end of the upper branch. As a result of the arrangement, the following phenomenon occurs.

一般的に、超伝導体/常伝導体界面では、常伝導体から超伝導体に超伝導体のエネルギーギャップΔ以下のエネルギーを持った電子が入射すると、超伝導体側にクーパー対を生成する。このクーパー対を生成するためにはもう1個の電子が必要になるが、この分が正孔となって常伝導体側に生成される。   Generally, at the superconductor / normal conductor interface, when an electron having energy equal to or less than the energy gap Δ of the superconductor is incident from the normal conductor to the superconductor, a Cooper pair is generated on the superconductor side. In order to generate this Cooper pair, another electron is required, but this part is generated as a hole on the normal conductor side.

すなわち、入射電子が正孔となって反射される。これは、アンドレーフ反射と呼ばれ、超伝導体/常伝導体界面でおこる現象である。このアンドレーフ反射では、1個の電子が入射して二つの電子からなる一つのクーパー対が生じるので、正味2個の電荷が伝導したことになり、界面を含む系のコンダクタンスは通常の常伝導体により電極のコンダクタンスの2倍となる。   That is, incident electrons are reflected as holes. This is called Andreaf reflection, and is a phenomenon that occurs at the superconductor / normal conductor interface. In this Andreff reflection, one electron is incident and one Cooper pair consisting of two electrons is generated, so two net charges are conducted, and the conductance of the system including the interface is a normal normal conductor. This doubles the electrode conductance.

この時重要なことは、クーパー対が上向きスピンを有するキャリアと下向きスピンを有するキャリアで構成されている点である。つまり、アンドレーフ反射が生じるためには、常伝導体側に入射電子(キャリア)が持つスピンと反対のスピンを有する電子が必要になる。もし、超伝導電極102がある上側分枝にある電子のスピンが100%上向きになるように偏極された場合、二次元電子ガス105から入射した電子はアンドレーフ反射することができず、超伝導電極102には電流が流れなくなる。   What is important at this time is that the Cooper pair is composed of carriers having upward spins and carriers having downward spins. That is, in order to cause Andreff reflection, electrons having a spin opposite to that of incident electrons (carriers) are required on the normal conductor side. If the superconducting electrode 102 is polarized so that the spin of the electrons on the upper branch is 100% upward, electrons incident from the two-dimensional electron gas 105 cannot be Andreff-reflected, and superconductivity No current flows through the electrode 102.

なお、電極120を設けることにより、Y字分岐の終端であるドレイン電極に電位を与えて、電子の蓄積が発生しないように電子を引き抜いている。   Note that by providing the electrode 120, a potential is applied to the drain electrode that is the end of the Y-shaped branch, and electrons are extracted so that accumulation of electrons does not occur.

図2に、実施の形態のスピントランジスタの特性を測定するための回路図を示す。スピントランジスタの常伝導電極(ソース)101と超伝導電極(ドレイン)102間に電源10を配置して電圧をかけている。超伝導電極(ドレイン)102に流れる電流を測定するために、電流計11を超伝導電極(ドレイン)102と電源10との間に配置している。また、電極120は電源10に接続されている。   FIG. 2 shows a circuit diagram for measuring the characteristics of the spin transistor of the embodiment. A voltage is applied by placing a power supply 10 between the normal electrode (source) 101 and the superconductive electrode (drain) 102 of the spin transistor. In order to measure the current flowing through the superconducting electrode (drain) 102, an ammeter 11 is disposed between the superconducting electrode (drain) 102 and the power supply 10. The electrode 120 is connected to the power supply 10.

図2に示した回路図による測定結果として、図3にスピントランジスタのソース・ドレイン電極間の電流−電圧特性のゲート電極103への印加電圧依存性を示す。ゲート電極103にゲート電圧を印加せず、上向きスピンを有するキャリアと下向きスピンを有するキャリアとの分離がされない場合には、超伝導体のギャップ電圧Δ以下では、2倍のコンダクタンスを示している。   FIG. 3 shows the dependence of the current-voltage characteristic between the source and drain electrodes of the spin transistor on the applied voltage to the gate electrode 103 as a measurement result based on the circuit diagram shown in FIG. When no gate voltage is applied to the gate electrode 103 and carriers having upward spins and carriers having downward spins are not separated, the conductance is doubled below the gap voltage Δ of the superconductor.

一方、ゲート電圧を印加し、上向きスピンと下向きスピンを有するキャリアの分離が100%実現された場合には、コンダクタンスがゼロになる。つまり、ゲート電圧によって、ドレイン電流が制御できる。これが本実施の形態のスピントランジスタの動作原理である。   On the other hand, when a gate voltage is applied and 100% separation of carriers having an upward spin and a downward spin is realized, the conductance becomes zero. That is, the drain current can be controlled by the gate voltage. This is the operating principle of the spin transistor of this embodiment.

以上説明したように、本実施の形態によれば、空間的非一様Rashbaスピン軌道相互作用を用いることにより、キャリアのスピン上向き下向きを分離することを可能とするゲート電極と、超伝導体により形成されたドレイン電極を用いることにより、スピン偏極度によりドレイン電流が制御可能であり、磁場や磁性体を一切使うことなく、スピントランジスタを形成することができる。   As described above, according to the present embodiment, by using the spatially non-uniform Rashba spin orbit interaction, the gate electrode that can separate the spin upward and downward of the carrier, and the superconductor By using the formed drain electrode, the drain current can be controlled by the degree of spin polarization, and a spin transistor can be formed without using any magnetic field or magnetic substance.

またアンドレーフ反射が100%近くになるように材料を組み合わせると、ゲート電圧をチャネルのピンチオフが生じる電圧まで印加する必要がなく、もってドレイン電流を「0」にすることが可能であるため、低消費電力化と高速化を可能にできる。   In addition, when materials are combined so that Andreff reflection is close to 100%, it is not necessary to apply the gate voltage to a voltage that causes pinch-off of the channel, and the drain current can be set to “0”. Power and speed can be made possible.

実施の形態のスピントランジスタの構成図であって、(a)は全体構成を示し、(b)は断面構成図を示す。BRIEF DESCRIPTION OF THE DRAWINGS It is a block diagram of the spin transistor of embodiment, Comprising: (a) shows the whole structure, (b) shows a cross-sectional block diagram. 実施の形態のスピントランジスタの特性測定の回路図を示す。A circuit diagram of characteristic measurement of a spin transistor of an embodiment is shown. 実施の形態のスピントランジスタのソース・ドレイン電極間の電流−電圧特性のゲート電極への印加電圧特性を示す。The applied voltage characteristic to the gate electrode of the current-voltage characteristic between the source and drain electrodes of the spin transistor of the embodiment is shown. 従来技術によるスピントランジスタの構造の一例を示す。An example of the structure of a conventional spin transistor is shown.

符号の説明Explanation of symbols

101 常伝導電極(ソース)
102 超伝導電極(ドレイン)
103 ゲート電極
104、204 ゲートコンタクト層
105、205 チャネル層
106、206 スペーサ層
107、207 キャリア供給層
108、208 バッファ層
109、209 基板
120 電極
110 ゲート絶縁層
201 磁性体電極(ソース)
202 磁性体電極(ドレイン)
203 金属ゲート電極
210 電子
101 Normal electrode (source)
102 Superconducting electrode (drain)
103 Gate electrode 104, 204 Gate contact layer 105, 205 Channel layer 106, 206 Spacer layer 107, 207 Carrier supply layer 108, 208 Buffer layer 109, 209 Substrate 120 Electrode 110 Gate insulating layer 201 Magnetic electrode (source)
202 Magnetic electrode (drain)
203 Metal gate electrode 210 Electron

Claims (4)

キャリアを注入するためのキャリア注入手段と、
キャリアを伝搬するチャネル層と、
前記チャネル層にキャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生する電界制御手段と、
前記チャネル層に超伝導体からなる電極が接続されていること
を特徴とするスピントランジスタ。
Carrier injection means for injecting carriers;
A channel layer that propagates carriers;
An electric field control means for generating a spatially non-uniform electric field in a direction perpendicular to the propagation direction of carriers in the channel layer;
A spin transistor, wherein an electrode made of a superconductor is connected to the channel layer.
前記チャネル層は、
キャリアが伝搬するキャリア経路がすくなくとも2方向に分岐されていることを特徴とする請求項1に記載のスピントランジスタ。
The channel layer is
The spin transistor according to claim 1, wherein a carrier path through which carriers propagate is branched in at least two directions.
前記キャリア注入手段は、常伝導体により構成されていることを特徴とする請求項1または2に記載のスピントランジスタ。 The spin transistor according to claim 1 or 2, wherein the carrier injection means is made of a normal conductor. 前記チャネル層上に厚さの異なる層が挿入されていることを特徴とする請求項1〜3のうちのいずれかに記載のスピントランジスタ。 4. The spin transistor according to claim 1, wherein layers having different thicknesses are inserted on the channel layer.
JP2005185332A 2005-06-24 2005-06-24 Spin transistor Expired - Fee Related JP5030397B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185332A JP5030397B2 (en) 2005-06-24 2005-06-24 Spin transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185332A JP5030397B2 (en) 2005-06-24 2005-06-24 Spin transistor

Publications (2)

Publication Number Publication Date
JP2007005641A true JP2007005641A (en) 2007-01-11
JP5030397B2 JP5030397B2 (en) 2012-09-19

Family

ID=37690932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185332A Expired - Fee Related JP5030397B2 (en) 2005-06-24 2005-06-24 Spin transistor

Country Status (1)

Country Link
JP (1) JP5030397B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141131A (en) * 2007-12-06 2009-06-25 Nippon Telegr & Teleph Corp <Ntt> Spin transistor, and control method thereof
KR101009727B1 (en) 2008-10-02 2011-01-19 한국과학기술연구원 Spin transistor using double carrier supply layer structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529670A (en) * 1991-07-18 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> Superconducting current control type three-terminal element
JP2000261061A (en) * 1999-03-10 2000-09-22 Nippon Telegr & Teleph Corp <Ntt> Spin interference type three-terminal element
JP2004111904A (en) * 2002-07-25 2004-04-08 Japan Science & Technology Corp Spin transistor, and non-volatile memory using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529670A (en) * 1991-07-18 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> Superconducting current control type three-terminal element
JP2000261061A (en) * 1999-03-10 2000-09-22 Nippon Telegr & Teleph Corp <Ntt> Spin interference type three-terminal element
JP2004111904A (en) * 2002-07-25 2004-04-08 Japan Science & Technology Corp Spin transistor, and non-volatile memory using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141131A (en) * 2007-12-06 2009-06-25 Nippon Telegr & Teleph Corp <Ntt> Spin transistor, and control method thereof
KR101009727B1 (en) 2008-10-02 2011-01-19 한국과학기술연구원 Spin transistor using double carrier supply layer structure

Also Published As

Publication number Publication date
JP5030397B2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
US10886460B2 (en) Magnetic tunnel junction device with spin-filter structure
RU2595588C2 (en) Magnetic recording element
Fert Nobel Lecture: Origin, development, and future of spintronics
US8564293B2 (en) Method for changing spin relaxation, method for detecting spin current and spintronics device using spin relaxation
US8482968B2 (en) Non-volatile magnetic tunnel junction transistor
US7839675B2 (en) Magnetic memory device and method for reading magnetic memory cell using spin hall effect
Giazotto et al. Superconductors as spin sources for spintronics
Gray et al. Room temperature electrical injection and detection of spin polarized carriers in silicon using MgO tunnel barrier
JP4583443B2 (en) Magnetoelectric field effect transistors for spintronics applications
CN108431960B (en) Non-linear spin-orbit interaction apparatus and method for spin-polarized current-spin transfer and amplification
JP5030397B2 (en) Spin transistor
Redhu et al. Superconducting proximity effect and spintronics
US11005023B2 (en) Superconducting logic element
Choi et al. Ballistic spin Hall transistor using a heterostructure channel and its application to logic devices
JP5009763B2 (en) Spin transistor and control method thereof
Ingla-Aynés et al. Carrier drift control of spin currents in graphene-based spin-current demultiplexers
Yamashita et al. Controllable π junction with magnetic nanostructures
Chi et al. Spin accumulation and pure spin current in a three-terminal quantum dot ring with Rashba spin-orbit effect
KR100644959B1 (en) Surface spintronics device
Borges et al. Comparative study of spin injection into metals and semiconductors
Zhang et al. Bias pulse-controlled thermal spin injector based a single-molecule magnet tunneling junction
Cosset-Cheneau Spin to charge current interconversion in Rasha interfaces and topological insulators
Idzuchi Static and dynamic spin transpor in lateral spin valves
KR101417956B1 (en) Lateral spin device using spin torque
Giazotto et al. Superconductors as ideal spin sources for spintronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120509

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees