JP2006345242A - 暗号化復号処理回路および暗号化復号システム - Google Patents

暗号化復号処理回路および暗号化復号システム Download PDF

Info

Publication number
JP2006345242A
JP2006345242A JP2005169166A JP2005169166A JP2006345242A JP 2006345242 A JP2006345242 A JP 2006345242A JP 2005169166 A JP2005169166 A JP 2005169166A JP 2005169166 A JP2005169166 A JP 2005169166A JP 2006345242 A JP2006345242 A JP 2006345242A
Authority
JP
Japan
Prior art keywords
data
holding unit
encryption
unit
decryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005169166A
Other languages
English (en)
Other versions
JP4887668B2 (ja
Inventor
Yasunori Enozono
康憲 榎園
Shigeharu Sato
重治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005169166A priority Critical patent/JP4887668B2/ja
Publication of JP2006345242A publication Critical patent/JP2006345242A/ja
Application granted granted Critical
Publication of JP4887668B2 publication Critical patent/JP4887668B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】処理ユニットによるフレキシビリティを持ち、かつセキュリティ強度を十分に保持することが可能な暗号化復号処理回路および暗号化復号システムを提供する。
【解決手段】暗号処理コア21と、暗号処理コアを含めた演算を実現するための周辺論理部22と、外部において暗号化され保持されているデータを解くための秘密鍵を複数保持する秘密鍵レジスタ232と、少なくとも秘密鍵によって解かれたデータを保持する内部メモリ231と、内部メモリ231の保持データと別のデータとの演算結果を保持するためのレジスタ241と、暗号処理コア21と周辺論理部22の処理対象のデータを保持する入力データレジスタ242と、を有し、周辺論理部22は構成変更が可能で、秘密鍵レジスタ232、内部メモリ231、レジスタ141は、外部よりアクセスが不可能に形成されている。
【選択図】図1

Description

本発明は、DVDレコーダや、ハードディスクレコーダ等の映像の記録再生装置等に適用される暗号化復号処理回路および暗号化復号システムに関するものである。
DVDレコーダや、ハードディスクレコーダ等の映像の記録再生装置では、そのコンテンツ保護のため、暗号化/復号処理が行われている。
この際、コンテンツがセキュアであるためには、そのアルゴリズム自体が強固なものであることと、その内容、および暗号化(あるいは復号)するための鍵情報の秘匿が重要である。これに関し、現在提案されている関連技術においては、次のような方式(手段)にて実施されている(たとえば、非特許文献1参照)。
第1は、暗号化/復号処理すべてをハードウェア(H/W:Hard Wired)構成とする方式である。
第2は、基本となる暗号アルゴリズム処理のための専用のH/Wを持ち、他の処理をシステムローカルな制御系であるCPU等の処理ユニットによるソフトウェア(S/W)処理とする方式である。
このとき、鍵の秘匿については、第1の方式においては、H/W内部に閉じ、第2の方式においてはローカルメモリに閉じることで実現される。
「情報セキュリティ事典」、(2003年7月)、土居範久監修、佐々木良一ほか著、(株)共立出版発行、413頁 図12.20 DVDビデオ記録フォーマットデータのCPRMによる暗号化復号処理
ところが、第1の方式では、セキュリティ強度としては十分に強固なものが満たせる一方で、フレキシビリティがないため、仮に基本となる暗号アルゴリズムが同じであったとしても、異なる暗号方式に対応しようとした場合、容易に対応することができないという不利益がある。
一方、第2の方式については、第1の方式と課題としてあげたフレキシビリティについては解決され、セキュリティ強度としても十分に満たせるものの、ICEを利用した CPUデバッガによるデバッガビリティの確保と、セキュリティ強度の確保が背反する関係にあり開発を困難にする一因となっていた。
本発明の目的は、処理ユニットによるフレキシビリティを持ち、かつセキュリティ強度を十分に保持することが可能な暗号化復号処理回路および暗号化復号システムを提供することにある。
本発明の第1の観点の暗号化復号処理回路は、ハードワイヤード(Hard Wired)で構成された暗号処理コアと、上記暗号処理コアを含めた演算を実現するための周辺論理部と、外部において暗号化され保持されているデータを解くための秘密鍵を複数保持する秘密鍵保持部と、少なくとも秘密鍵によって解かれたデータを保持する内部データ保持部と、上記内部データ保持部の保持データと別のデータとの演算結果を保持するための少なくとも一つの演算結果保持部と、上記暗号処理コアと上記周辺論理部の処理対象のデータを保持する入力データ保持部と、を有し、記周辺論理部は構成変更が可能で、上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データは、外部よりアクセスが不可能に形成されている。
本発明の第2の観点の暗号化復号システムは、入力データの暗号化復号処理が可能な暗号化復号処理回路と、上記暗号化復号処理回路の処理制御を行うことが可能な処理ユニットと、を有し、上記暗号化復号処理回路は、ハードワイヤード(Hard Wired)で構成された暗号処理コアと、上記暗号処理コアを含めた演算を実現するための周辺論理部と、外部において暗号化され保持されているデータを解くための秘密鍵を複数保持する秘密鍵保持部と、少なくとも秘密鍵によって解かれたデータを保持する内部データ保持部と、上記内部データ保持部の保持データと別のデータとの演算結果を保持するための少なくとも一つの演算結果保持部と、上記暗号処理コアと上記周辺論理部の処理対象のデータを保持する入力データ保持部と、を含み、上記周辺論理部は上記処理ユニットにより構成変更が可能で、上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データは、外部よりアクセスが不可能に形成されている。
好適には、上記暗号処理コアおよび周辺論理部は、上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データを、実際の値ではなくインデックスによる間接指定でアクセスを行い演算を実行する。
好適には、上記内部データ保持部および/または上記演算結果保持部に保持されたデータに基づいて供給されるコンテンツの暗号化および復号処理を行うコンテンツ処理制御部を、有する。
好適には、上記暗号処理コアおよび周辺論理部は、上記入力データ保持部に保持された被演算対象データおよび上記内部データ保持部に保持されたデータに基づいて汎用演算可能である。
本発明によれば、たとえば内部秘密鍵により暗号化されていたデータが入力データ保持部に設定される。
次に、入力データ保持部に設定されたデータを復号するための秘密鍵が秘密鍵保持部の保持データより選択する。
また、演算結果の格納先が内部データ保持部より選択される。
そして、周辺論理部の構成変更が行われて、演算設定が行われる。
そして、演算が開始される。
暗号化されたデータがすべて復号されたか否かを判別し、復号されていなければ、以上の処理を繰り返す。
本発明によれば、処理ユニットによるフレキシビリティを持ち、かつセキュリティ強度を十分に保持することが可能である。
以下、本発明の実施形態を図面に関連付けて説明する。
図1は、本発明の実施形態に係る暗号化復号システムの構成例を示すブロック図である。
本暗号化復号システム1は、図1に示すように、暗号化復号処理回路2、制御系である処理ユニットとしてのCPU3、およびシステムバス4を有している。
本実施形態の暗号化復号処理回路2は、中間鍵処理制御を行わず、入出力データの読み書きを可能にしており、また、ローカルメモリを内部に配置し、かつ、内部に秘密鍵を持たせている。
本暗号化復号処理回路2は、ハードワイヤード(Hard Wired:H/W)で構成された十分な耐タンパ性を有する暗号処理コア21と、暗号処理コア21を組み合わせた演算を実現するための周辺論理部22、第1の保持ブロック23、第2の保持ブロック部24、およびコンテンツ処理制御用シーケンサ25を、主構成要素として有している。
第1の保持ブロック部23は、内部データ保持部としての内部メモリ231、および秘密鍵保持部としての秘密鍵レジスタ232を有している。
内部メモリ231には、暗号処理コア21および周辺論理部22において、秘密鍵を用いて暗号が解かれたデータ(演算結果)が保持される。
秘密鍵レジスタ232には、図示しない外部記憶デバイスに暗号化され保持されているデータを解くための秘密鍵を複数保持している。
第2の保持ブロック24は、演算結果保持部としての出力データレジスタ241、および入力データ保持部としての入力データレジスタ242を有している。
出力データレジスタ241には、暗号処理コア21および周辺論理部22において、秘密鍵を用いずに演算処理した演算結果が保持される。
入力データレジスタ242は、暗号処理コア21および周辺論理部22において処理される、内部秘密鍵により暗号化されていたデータ、または秘密鍵を使用しない、通常の被演算対象となるデータが、CPU3によりバス4を介して設定される。
コンテンツ処理制御用シーケンサ25は、CPU3により起動され、暗号化処理および復号処理をすべきコンテンツが供給され、暗号処理コア21および周辺論理部22において処理されて最終的に得られたデータを使用して、供給されたコンテンツの暗号化/復号処理を行う。
本実施形態の暗号化復号処理回路2においては、第1の保持ブロック部23の内部メモリ231および秘密鍵レジスタ232、並びに、第2の保持ブロック部24の出力データレジスタ241および出力データレジスタ242の値は、H/Wのみ参照可能で、S/Wからのアクセスは不可能となるように構成されている。
また、本実施形態の暗号化復号処理回路2においては、第1の保持ブロック部23の内部メモリ231および秘密鍵レジスタ232、並びに、第2の保持ブロック部24の出力データレジスタ241および出力データレジスタ242の値は、CPU3により、実際の値ではなくインデックスによる間接指定でアクセスを行い、演算が実行されるように構成されている。
シーケンサ25は、この間接指定のアクセスに応じて、コンテンツの暗号化、復号処理を行う。
本実施形態の暗号化復号処理回路2においては、このような処理により、S/Wに対して鍵データを一切参照させることのない、セキュアなコンテンツ暗号化復号処理を実現している。
また、本実施形態の暗号化復号処理回路2において、暗号処理コア21および周辺論理部22で構成されるH/Wについて、通常の汎用演算を可能としている。
以上の構成を有する暗号化復号処理回路2において、データパスとしては、暗号処理コア21と、その周辺論理部22により構成される。
暗号処理コア21は、データ暗号規格DES(Data Encryption Standard)やAESに代表される暗号処理の基本となるアルゴリズムを実現する回路で、周辺論理部23は暗号処理コア21の入出力に対して排他的論理和(EXOR)を取る構成となっており、これは一方向性関数や、CBCモードに代表される演算を実現するためにある。
なお、この周辺論理部22はCPU3によりその構成を変更することが可能であり、これにより暗号処理コア21を組み合わせた様々な演算を実現することが可能となる。
第1の保持ブロック23の内部メモリ231は、暗号処理コア21と周辺論理部22により構成されるデータパスの出力結果を保持する。そして、内部メモリ231および秘密鍵レジスタ232を含む第1の保持ブロック23は、外部接続されるCPU3からはその値を直接参照することができない。
秘密鍵レジスタ232に保持される秘密鍵の用途としては、ターゲットとする暗号化システムにおいて最も重要な情報を暗号化するための鍵として用いられる。通常、その情報は秘密鍵により暗号化された状態で図示しない外部記憶デバイスに格納されており、必要に応じ読み出され復号される。
この復号は、暗号化されたデータを第2の保持ブロック24の入力データレジスタ242に設定し、第1の保持ブロック23の秘密鍵レジスタ232に保持されている秘密鍵を鍵として使用することをCPU3が間接指定することで行う。
このときの演算結果は、秘密鍵レジスタ232の秘密鍵を使用したことをトリガとし、その演算結果は内部メモリ231にのみ格納されるように(出力データレジスタ241には格納しないように)なっており、決して外部に漏れ出ることがない。
本実施形態においては、ある暗号処理システムにおいて、コンテンツを処理するための鍵生成処理が複数ステップにわたることを想定している。
この場合、内部メモリ231に格納されたデータと別のデータとの演算を行うことになるが、その演算結果もやはり出力データレジスタ241に格納され、その結果は決して外部に漏れ出ることはない。
また、最終的に得られたデータは、コンテンツの暗号化/復号処理に使用することを想定しており、これはコンテンツ処理制御用のシーケンサ25をCPU3が起動したのちにコンテンツを供給することで行われる。
ここまでのステップで算出されたデータが外部に漏れることはないため、十分なセキュリティ強度を満たすことができる。
以上の処理について、コンテンツ処理データ生成処理フローを図2に示す。
次に、図2に関連付けてコンテンツ処理データ生成処理について説明する。
ステップST1において、内部秘密鍵により暗号化されていたデータを、図示しない外部記憶デバイスよりダウンロードして、入力データレジスタ242に設定する。
次に、ステップ2において、入力データレジスタ242に設定されたデータを復号するための秘密鍵をレジスタ232により選択する。
ステップST3において、演算結果の格納先を内部メモリ231により選択する。
ステップST4において、周辺論理部22の構成変更をすることで演算設定を行う。
そして、ステップST5において、演算を開始する。
ステップST6において、暗号化されたデータがすべて復号されたか否かを判別し、復号されていなければ、ステップST1〜ST5の処理を繰り返す。暗号化されたデータがすべて復号された(復号完了)場合には、ステップST7の処理に移行する。
ステップST7においては、コンテンツの暗号化/復号に必要な鍵の生成が完了しているか否か(コンテンツ処理のデータセットが完了しているか否か)判別し、完了していれば終了(end)する。
完了していなければステップST8〜ST12の処理を行うことで鍵生成処理を行う。
具体的には、ステップST8において、被演算対象となるデータを入力データレジスタ242に設定する。
次に、ステップST9において、入力データレジスタ242に設定されたデータと演算するためのデータを内部メモリ231より選択する。
次に、ステップST10において、演算結果の格納先を内部メモリ231より選択する。
ステップST11において、周辺論理部22の構成変更をすることで演算設定を行う。
そして、ステップST12において、演算を開始する。
なお、外部記憶デバイスに格納された鍵情報の復号から始まるコンテンツの暗号化/復号処理の一連の手順を示したが、本回路では通常の暗号処理コア22としてCPU3が制御することを可能としているため汎用性を備える。
この場合は、入力データレジスタ242にデータ、鍵を設定し回路を動作させる。秘密鍵を使用しない場合の演算結果は出力データレジスタ241に格納される。
以上の処理フローを図3に示す。
次に、図3に関連付けて、秘密鍵を使用しない場合の処理について説明する。
まず、ステップST21において、被演算対象となるデータを入力データレジスタ242に設定する。
次に、ステップST22において、入力データレジスタ242に設定されたデータと演算するためのデータを内部メモリ131より選択する。
次に、ステップST23において、周辺論理部22の構成変更をすることで演算設定を行う。
そして、ステップST24において、演算を開始する。
以上説明したように、本実施形態によれば、CPU+専用H/Wの構成とし、その構成を可変とすることで演算のフレキシビリティを確保することができる。
また、専用H/Wのみの構成で必要としていた中間鍵処理制御論理をCPUに代替することで、この論理を削減することが可能である。
CPU構成としながらも、S/W自体は一切鍵データを参照しない(できない)ため、ICEを利用したデバッグ手段を想定した場合においてもセキュアなコンテンツ処理が保証される利点がある。
また、S/Wが一切鍵データを参照しない(できない)ため、その制御CPUはローカルなものでなくてもよくなる(たとえば、制御CPUが異なるLSIとなっていてもよい)。
また、セキュリティ強度を要求されない場合においての汎用演算を可能とする。
デバイスの持つ鍵に代表される暗号化システムにおいて最も重要な情報自体をH/W内部に持たない一方で、内部秘密鍵により暗号化されたデータとして外部記憶デバイスに記憶しておき、この外部記憶デバイスからダウンロードするダウンロード方式のため、システムの設計、製造時、評価のそれぞれのフェーズにおける漏洩の危険の低減、セキュリティレベルの向上に寄与するという利点がある。
本発明の実施形態に係る暗号化復号システムの構成例を示すブロック図である。 本実施形態のコンテンツ処理データ生成処理を説明するためのフローチャートである。 本実施形態の秘密鍵を使用しない場合の処理について説明するためのフローチャートである。
符号の説明
1・・・暗号化復号システム、2・・・暗号化復号処理回路、21・・・暗号処理コア、22・・・周辺論理部、23・・・第1の保持ブロック、231・・・内部メモリ、232・・・秘密鍵レジスタ、24・・・第2の保持ブロック、241・・・出力データレジスタ、242・・・入力データレジスタ、25・・・シーケンサ、3・・・CPU(処理ユニット)。

Claims (8)

  1. 暗号処理コアと、
    上記暗号処理コアを含めた演算を実現するための周辺論理部と、
    外部において暗号化され保持されているデータを解くための秘密鍵を複数保持する秘密鍵保持部と、
    少なくとも秘密鍵によって解かれたデータを保持する内部データ保持部と、
    上記内部データ保持部の保持データと別のデータとの演算結果を保持するための少なくとも一つの演算結果保持部と、
    上記暗号処理コアと上記周辺論理部の処理対象のデータを保持する入力データ保持部と、を有し、
    上記周辺論理部は構成変更が可能で、
    上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データは、外部よりアクセスが不可能に形成されている
    暗号化復号処理回路。
  2. 上記暗号処理コアおよび周辺論理部は、上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データを、実際の値ではなくインデックスによる間接指定でアクセスを行い演算を実行する
    請求項1記載の暗号化復号処理回路。
  3. 上記内部データ保持部および/または上記演算結果保持部に保持されたデータに基づいて供給されるコンテンツの暗号化および復号処理を行うコンテンツ処理制御部を、有する
    請求項1記載の暗号化復号処理回路。
  4. 上記暗号処理コアおよび周辺論理部は、上記入力データ保持部に保持された被演算対象データおよび上記内部データ保持部に保持されたデータに基づいて汎用演算可能である
    請求項1記載の暗号化復号処理回路。
  5. 入力データの暗号化復号処理が可能な暗号化復号処理回路と、
    上記暗号化復号処理回路の処理制御を行うことが可能な処理ユニットと、を有し、
    上記暗号化復号処理回路は、
    ハードワイヤード(Hard Wired)で構成された暗号処理コアと、
    上記暗号処理コアを含めた演算を実現するための周辺論理部と、
    外部において暗号化され保持されているデータを解くための秘密鍵を複数保持する秘密鍵保持部と、
    少なくとも秘密鍵によって解かれたデータを保持する内部データ保持部と、
    上記内部データ保持部の保持データと別のデータとの演算結果を保持するための少なくとも一つの演算結果保持部と、
    上記暗号処理コアと上記周辺論理部の処理対象のデータを保持する入力データ保持部と、を含み、
    上記周辺論理部は上記処理ユニットにより構成変更が可能で、
    上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データは、外部よりアクセスが不可能に形成されている
    暗号化復号システム。
  6. 上記暗号処理コアおよび周辺論理部は、上記秘密鍵保持部、内部データ保持部、演算結果保持部の保持データを、実際の値ではなくインデックスによる間接指定でアクセスを行い演算を実行する
    請求項5記載の暗号化復号システム。
  7. 上記内部データ保持部および/または上記演算結果保持部に保持されたデータに基づいて供給されるコンテンツの暗号化および復号処理を行うコンテンツ処理制御部を、有する
    請求項5記載の暗号化復号システム。
  8. 上記暗号処理コアおよび周辺論理部は、上記入力データ保持部に保持された被演算対象データおよび上記内部データ保持部に保持されたデータに基づいて汎用演算可能である
    請求項5記載の暗号化復号システム。
JP2005169166A 2005-06-09 2005-06-09 暗号化復号処理回路および暗号化復号システム Expired - Fee Related JP4887668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005169166A JP4887668B2 (ja) 2005-06-09 2005-06-09 暗号化復号処理回路および暗号化復号システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169166A JP4887668B2 (ja) 2005-06-09 2005-06-09 暗号化復号処理回路および暗号化復号システム

Publications (2)

Publication Number Publication Date
JP2006345242A true JP2006345242A (ja) 2006-12-21
JP4887668B2 JP4887668B2 (ja) 2012-02-29

Family

ID=37641861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169166A Expired - Fee Related JP4887668B2 (ja) 2005-06-09 2005-06-09 暗号化復号処理回路および暗号化復号システム

Country Status (1)

Country Link
JP (1) JP4887668B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077805A (ja) * 1999-04-07 2001-03-23 Sony Corp セキュリティ装置、メモリ装置、データ処理装置および方法
JP2001268071A (ja) * 2000-03-16 2001-09-28 Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd 耐タンパー暗号装置
JP2002366029A (ja) * 2001-06-13 2002-12-20 Fujitsu Ltd Dpaに対して安全な暗号化
JP2004226966A (ja) * 2003-01-24 2004-08-12 Samsung Electronics Co Ltd 多数の動作モードを支援する暗号化装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077805A (ja) * 1999-04-07 2001-03-23 Sony Corp セキュリティ装置、メモリ装置、データ処理装置および方法
JP2001268071A (ja) * 2000-03-16 2001-09-28 Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd 耐タンパー暗号装置
JP2002366029A (ja) * 2001-06-13 2002-12-20 Fujitsu Ltd Dpaに対して安全な暗号化
JP2004226966A (ja) * 2003-01-24 2004-08-12 Samsung Electronics Co Ltd 多数の動作モードを支援する暗号化装置

Also Published As

Publication number Publication date
JP4887668B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
US7472285B2 (en) Apparatus and method for memory encryption with reduced decryption latency
JP4551802B2 (ja) プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法
JP4157595B2 (ja) セキュア処理装置、方法、プログラム
US20040177257A1 (en) Data processing device and data processing method
US9158896B2 (en) Method and system for generating a secure key
US8077871B2 (en) Content processing apparatus and encryption processing method
JP5645725B2 (ja) データ処理装置およびデータ処理システムおよびその制御方法
US20060002561A1 (en) Apparatus and/or method for encryption and/or decryption for multimedia data
US9323943B2 (en) Decrypt and encrypt data of storage device
JP2007304847A (ja) メモリ装置
JP4758904B2 (ja) 機密情報処理方法
JP2007501481A (ja) 暗号化指示情報を有する記録媒体
JP2009071838A (ja) 電子デバイスにおけるセキュリティ・フィーチャー
JP4119882B2 (ja) メモリ情報保護システム、メモリ情報の保護方法、および半導体メモリ
CN103873227A (zh) 一种fpga加密数据流的解密电路及解密方法
JP2007336446A (ja) データ暗号化装置
JP2001209584A (ja) 情報暗号化装置及びその方法
JP2009175880A (ja) 情報処理装置及びプログラム
JP2006330126A (ja) 暗号化処理方法、および復号化処理方法
JP4887668B2 (ja) 暗号化復号処理回路および暗号化復号システム
JP2005172866A (ja) 暗号化/復号化システム
JP2008299930A (ja) 半導体記憶装置
JP4580024B2 (ja) コンテンツ再生方法
JP2008003774A (ja) マイクロコンピュータ
JP7101500B2 (ja) 暗号化装置、暗号化システム、及び暗号化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees