JP2006330805A - Unit type programmable controller - Google Patents

Unit type programmable controller Download PDF

Info

Publication number
JP2006330805A
JP2006330805A JP2005149284A JP2005149284A JP2006330805A JP 2006330805 A JP2006330805 A JP 2006330805A JP 2005149284 A JP2005149284 A JP 2005149284A JP 2005149284 A JP2005149284 A JP 2005149284A JP 2006330805 A JP2006330805 A JP 2006330805A
Authority
JP
Japan
Prior art keywords
unit
connector
extension
board
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005149284A
Other languages
Japanese (ja)
Other versions
JP4240002B2 (en
Inventor
Takao Moriyama
貴雄 森山
Akihiro Sakagoshi
章宏 坂越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005149284A priority Critical patent/JP4240002B2/en
Publication of JP2006330805A publication Critical patent/JP2006330805A/en
Application granted granted Critical
Publication of JP4240002B2 publication Critical patent/JP4240002B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve the degree of freedom and economy of the connection of an extended functional unit in a unit type programmable controller. <P>SOLUTION: Extended casing units 300a and 300b for adjusting the number of input/output are connected to the right edge face of a basic casing unit 100A and first and second extended connection connectors 160a and 170a are installed side by side on the left edge face of the basic casing unit 100A. Various first extended casing units 600 are connected to the first extended connection connector 160a, and various second extended casing units 700 are connected to the second extended connection connector 170a. When the first and second extended casing units are installed side by side, the second extended casing unit 700 is connected first, and the first extended casing unit 600 is connected through the second extended casing unit 700 to the basic casing unit 100A. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、マイクロプロセッサを内蔵した基本筐体ユニットと、当該基本筐体ユニットに接続される入出力の増設筐体ユニットのほかに、多様な拡張機能ユニットを混合接続するようにしたマザーボードを持たない形式のユニット形プログラマブルコントローラの改良に関するものである。 The present invention has a motherboard in which various extension function units are mixedly connected in addition to a basic chassis unit incorporating a microprocessor and an input / output additional chassis unit connected to the basic chassis unit. The present invention relates to an improvement of a unit type programmable controller having no type.

マイクロプロセッサを内蔵し、操作スイッチや各種センサなどの入力信号の動作状態と、プログラムメモリに格納されているシーケンスプログラムに応動して各種アクチェータや表示機器等の電気負荷の駆動制御を行なうプログラマブルコントローラにおいて、アナログ信号の入出力や通信用シリアル信号の入出力、或いは高速パルス信号の入出力などの特殊機能が求められる各種の用途に対応するためには、これらの機能拡張手段を持つことが重要であり、各種の実用形態のものがある。 A programmable controller with a built-in microprocessor that controls the operation of electric signals such as various actuators and display devices in response to the operation status of input signals such as operation switches and various sensors and the sequence program stored in the program memory In order to support various applications that require special functions such as analog signal input / output, communication serial signal input / output, and high-speed pulse signal input / output, it is important to have these function expansion means. There are various practical forms.

特に、マザーボードを持たない形式のユニット形のプログラマブルコントローラにおいては、例えば特許文献1「ビルディングブロック構造のプログラマブルコントローラ用ユニット」に示すとおり、プログラマブルコントローラ用ユニットのユニット本体の一方の側に電源ラインおよびバスライン接続用の雄型電気コネクタが設けられ、前記ユニット本体の他方の側に前記雄型電気コネクタと導電接続され前記雄型電気コネクタと同種類の電源ラインおよびバスライン接続用の雌型電気コネクタが設けられ、一つのプログラマブルコントローラ用ユニットの前記雄型電気コネクタと他の一つのプログラマブルコントローラ用ユニットの前記雌型電気コネクタとの相互結合により各プログラマブルコントローラ用ユニット間の電源ラインおよびバスラインの接続が行わわれるよう構成されていることを特徴とするビルディングブロック構造のプログラマブルコントローラ用ユニットが開示されている。 In particular, in a unit-type programmable controller that does not have a motherboard, for example, as shown in Patent Document 1 “Programmable Controller Unit with Building Block Structure”, a power supply line and a bus are provided on one side of the unit body of the programmable controller unit. A male electrical connector for line connection is provided, and is electrically connected to the male electrical connector on the other side of the unit main body, and a female electrical connector for power line and bus line connection of the same type as the male electrical connector. A power line between each programmable controller unit by mutual coupling between the male electrical connector of one programmable controller unit and the female electrical connector of another programmable controller unit. Programmable controller unit building block structure, characterized in that the connection of the bus line is configured to divide performed is disclosed.

一方、特許文献2「コントロールユニット及びそれを備えたプログラマブルコントローラ」によれば、バスラインとしてのコネクタがコントロールユニットの両側に設けられ、そのコネクタを介して増設ユニットが両側に所定方向に沿って接続されることにより、バスラインが所定方向に沿って両側に延伸されるようにしたことを特徴とするプログラマブルコントローラが開示されている。 On the other hand, according to Patent Document 2 “Control Unit and Programmable Controller With It”, a connector as a bus line is provided on both sides of the control unit, and the extension unit is connected to both sides along a predetermined direction via the connector. Thus, a programmable controller is disclosed in which the bus line is extended to both sides along a predetermined direction.

特開平6−230809号公報(図2)JP-A-6-230809 (FIG. 2) 特開2001-282311号公報(図1)JP 2001-28211 A (FIG. 1)

上記特許文献1によるプログラマブルコントローラによれば、相互結合コネクタがバスラインの役割を果たし、ベースユニットとマザーボードを必要としないで入出力ユニットや各種特殊機能ユニットがこのバスラインに接続されるようになっている。
しかし、一般の入出力ユニットに必要とされるバスラインに加えて、特殊機能ユニットに必要とされる特殊なバスラインも相互結合コネクタに通す必要があって、相互接続コネクタの接続ピン数が多くなる欠点がある。
また、相互結合コネクタは雄雌がペアとなって一対一の接続をなすものであり、入力側と出力側の信号配置を変更することはできない構成となっている。
上記特許文献2によるプログラマブルコントローラによれば、コントロールユニットの左右に延長されたバスラインに入出力ユニットや各種特殊機能ユニットを接続し、コントロールユニットからのバスライン長を短縮して耐ノイズ性を向上するようになっている。 この場合、コントロールユニットの右側のバスラインは入出力専用のバスラインとし、左側のバスラインは特殊機能ユニット専用のバスラインとすることによって、コネクタの接続ピン数を大幅に削減することができる特徴がある。
しかし、特殊機能ユニットには様々な機能のものがあって、多様な特殊機能に対応するためには多くの信号線を通すコネクタが必要となり、コネクタピン数を抑制するとプログラマブルコントローラとして選択可能な機能が制限される問題点がある。
According to the programmable controller disclosed in Patent Document 1, the mutual coupling connector serves as a bus line, and an input / output unit and various special function units are connected to the bus line without requiring a base unit and a motherboard. ing.
However, in addition to the bus lines required for general I / O units, special bus lines required for special function units must also be passed through the interconnect connector, and the number of connection pins of the interconnect connector is large. There are disadvantages.
Moreover, the mutual coupling connector is a configuration in which male and female are paired to make a one-to-one connection, and the signal arrangement on the input side and the output side cannot be changed.
According to the programmable controller disclosed in Patent Document 2, an input / output unit and various special function units are connected to the bus line extended to the left and right of the control unit, and the bus line length from the control unit is shortened to improve noise resistance. It is supposed to be. In this case, the right bus line of the control unit is a dedicated input / output bus line, and the left bus line is a special function unit dedicated bus line, which greatly reduces the number of connector connection pins. There is.
However, the special function unit has various functions, and in order to support various special functions, a connector that passes many signal lines is required. A function that can be selected as a programmable controller by suppressing the number of connector pins There is a problem that is limited.

この発明は、上記のような問題点を解決するためになされたもので、特殊機能ユニットの機能系統を大別区分し、特殊機能ユニット用のバスラインを極力削減して、しかも多様な特殊機能ユニットを選択使用したり併用使用することができる信号線の接続形態によるユニット形プログラマブルコントローラを提供することを目的とする。
また、複数接続された特殊機能ユニットの識別区分を自動的に行なってディップスイッチ等のハードウエアによる割付手段を必要としないでマイクロプロセッサとの信号交信が行なえるユニット形プログラマブルコントローラを提供することを目的とする。
The present invention has been made to solve the above-described problems. The functional system of the special function unit is roughly divided, the bus line for the special function unit is reduced as much as possible, and various special functions are provided. An object of the present invention is to provide a unit-type programmable controller according to a signal line connection mode in which units can be selectively used or used together.
Also, it is possible to provide a unit-type programmable controller that can automatically identify a plurality of connected special function units and perform signal communication with a microprocessor without requiring hardware allocation means such as dip switches. Objective.

この発明に係るユニット形プログラマブルコントローラは、マイクロプロセッサと当該マイクロプロセッサと協働するプログラムメモリとデバイス情報を記憶するデバイスメモリとを有するCPU基板を収納した基本筐体ユニットを備えると共に、少なくとも基本筐体ユニットに内蔵されるか、又は基本筐体ユニットの第一の端面位置に設置される増設筐体ユニットに内蔵されて、マイクロプロセッサに接続される入出力インタフェース回路基板とを備えたユニット形プログラマブルコントローラであって、基本筐体ユニットの第二の端面位置にはマイクロプロセッサに接続された機能系統の異なる第一の拡張接続コネクタ及び第二の拡張接続コネクタが併設され、第一の拡張接続コネクタ又は第二の拡張接続コネクタには第一の拡張筐体ユニットに内蔵された第一の拡張機能基板、又は第二の拡張筐体ユニットに内蔵された第二の拡張機能基板のいずれであっても選択接続することができ、第一又は第二の拡張機能基板の一方は基本筐体ユニットに設けられた第一の拡張接続コネクタ及び第二の拡張接続コネクタに接続される第一の相手コネクタ及び第二の相手コネクタの両方を備えていると共に、第一又は第二の拡張機能基板が共用されるときには、第一又は第二の拡張機能基板の他方は第一又は第二の拡張機能基板の一方を介して基本筐体ユニットに接続されるものである。 A unit-type programmable controller according to the present invention includes a basic casing unit that houses a CPU board having a microprocessor, a program memory that cooperates with the microprocessor, and a device memory that stores device information, and at least a basic casing. A unit-type programmable controller having an input / output interface circuit board that is built in the unit or built in an additional housing unit installed at the first end face position of the basic housing unit and connected to the microprocessor In the second end face position of the basic housing unit, a first expansion connection connector and a second expansion connection connector having different functional systems connected to the microprocessor are provided side by side. The second expansion connector has a first expansion housing unit. Either the first extension function board built in the base or the second extension function board built in the second extension housing unit can be selectively connected. One of the extended function boards has both the first mating connector and the second mating connector connected to the first extension connector and the second extension connector provided in the basic housing unit, and When the first or second extension function board is shared, the other of the first or second extension function board is connected to the basic housing unit via one of the first or second extension function boards. It is.

この発明によれば、マザーボードを持たないユニット形プログラマブルコントローラにおいて、基本筐体ユニットの第一端面位置に接続される入出力の増設筐体ユニット以外に、さまざまな特殊機能を持つ異種の拡張機能筐体を基本筐体ユニットの第二の端面位置に選択接続することができるので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる効果がある。
特に、第一・第二の拡張筐体ユニットは相互にことなる信号種別のものとして分類しておくことにより、少ない信号線数によって多様な拡張機能を選択使用することができる効果がある。
また、異種の拡張機能を共用することができると共に、例えば第一の拡張機能基板には第二の相手コネクタや第二の中継拡張接続コネクタが設けられていないので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
According to the present invention, in a unit-type programmable controller having no motherboard, in addition to the input / output extension casing unit connected to the position of the first end surface of the basic casing unit, different types of extended function casings having various special functions are provided. Since the body can be selectively connected to the second end face position of the basic casing unit, there is an effect that the function of the programmable controller can be expanded according to the application with a small and inexpensive configuration.
In particular, by classifying the first and second extension casing units as having different signal types, there is an effect that various extension functions can be selectively used with a small number of signal lines.
Different types of expansion functions can be shared. For example, the first expansion function board is not provided with the second mating connector or the second relay expansion connection connector. Accordingly, there is a feature that the function of the programmable controller can be expanded.

実施の形態1.
以下、この発明の実施の形態1による構成外観図である図1について説明する。
図1において、基本筐体ユニット100Aの第一の端面位置181には入出力点数規模に応じた台数の増設筐体ユニット300a・300bが接続されている。
増設筐体ユニット300a・300bには入力専用又は出力専用又は入出力混合のものがあり、必要とされる入出力の点数配分が均等でないときには入力専用又は出力専用のものが多用されるようになっている。
基本筐体ユニット100Aの第二の端面位置182には機能系統の異なる第一の拡張筐体ユニット600と第二の拡張筐体ユニット700が接続されている。
第二の拡張筐体ユニット700には、例えば高速カウンタユニット710、高速パルス出力ユニット720があり、高速カウンタユニット710は2台以下、高速パルス出力ユニット720も2台以下で合計4台までの第二の拡張筐体ユニット700が基本筐体ユニット100Aの第二の端面位置182に直接接続されるようになっている。
Embodiment 1 FIG.
Hereinafter, FIG. 1 which is a configuration external view according to Embodiment 1 of the present invention will be described.
In FIG. 1, the number of additional enclosure units 300a and 300b corresponding to the number of input / output points is connected to the first end face position 181 of the basic enclosure unit 100A.
The expansion cabinet units 300a and 300b are available for input only, output only, or mixed input / output. When the required input / output points are not evenly distributed, input-only or output-only units are often used. ing.
A first extended case unit 600 and a second extended case unit 700 having different functional systems are connected to the second end face position 182 of the basic case unit 100A.
The second expansion housing unit 700 includes, for example, a high-speed counter unit 710 and a high-speed pulse output unit 720. The number of high-speed counter units 710 is two or less, and the number of high-speed pulse output units 720 is two or less. The second extended housing unit 700 is directly connected to the second end face position 182 of the basic housing unit 100A.

第一の拡張筐体ユニット600には、例えばシリアル通信ユニット610、アナログ入力ユニット620、アナログ出力ユニット630があり、シリアル通信ユニット610は2台以下、アナログ入力ユニット620とアナログ出力ユニット630とは合計で4台までの第一の拡張筐体ユニット600が第二の拡張筐体ユニット700を介して基本筐体ユニット100Aの第二の端面位置182に間接接続されるようになっている。
なお、第二の拡張筐体ユニット700が使用されていないときには、第一の拡張筐体ユニット600は基本筐体ユニット100Aの第二の端面位置182に直接接続されるようになっている。
これらの各種筐体ユニットはDINレール用溝384を介して図示しないDINレールに取付られ、DINレールに対する着脱に当たっては取付用フック183a・183b・383・683・783を操作して着脱するようになっている。
また、基本筐体ユニット100Aと第一・第二の拡張筐体ユニット600・700は図4で後述する連結固定機構の一方であるスライドフック186・686・786によって相互に一体化されるようになっている。
The first expansion housing unit 600 includes, for example, a serial communication unit 610, an analog input unit 620, and an analog output unit 630. Two or less serial communication units 610 are included, and the analog input unit 620 and the analog output unit 630 are combined. Thus, up to four first extended enclosure units 600 are indirectly connected to the second end face position 182 of the basic enclosure unit 100A via the second extended enclosure unit 700.
When the second extended housing unit 700 is not used, the first extended housing unit 600 is directly connected to the second end surface position 182 of the basic housing unit 100A.
These various housing units are attached to a DIN rail (not shown) via a DIN rail groove 384, and when attaching to or detaching from the DIN rail, the attachment hooks 183a, 183b, 383, 683, 783 are operated and attached. ing.
Further, the basic casing unit 100A and the first and second extended casing units 600 and 700 are integrated with each other by slide hooks 186, 686, and 786, which are one of the connecting and fixing mechanisms described later in FIG. It has become.

通信コネクタ616、入出力端子626・636、パルス入力コネクタ716、パルス出力コネクタ726は第一・第二の拡張筐体ユニット600・700と外部機器間の配線接続用の端子となるものである。
但し、入出力端子626・636はねじ端子又は着脱式のコネクタのいずれでもよく、通信コネクタ616やパルス入出力コネクタ716・726も着脱式のコネクタ又はねじ端子が使用されている。
基本筐体ユニット100Aには入出力表示素子131や入出力端子132が設けられ、増設筐体ユニット300a・300bには入出力表示素子331や入出力端子332が設けられている。
基本筐体ユニット100Aに設けられた取付カバー157は、図2で後述する中継基板150Aの着脱用のカバーであり、コネクタカバー187は図示しないプログラム作成・転送用の外部ツールとの接続を行なうときに開放されるカバーとなっている。
The communication connector 616, the input / output terminals 626 and 636, the pulse input connector 716, and the pulse output connector 726 are terminals for wiring connection between the first and second expansion housing units 600 and 700 and the external device.
However, the input / output terminals 626 and 636 may be either screw terminals or removable connectors, and the communication connector 616 and the pulse input / output connectors 716 and 726 are also removable connectors or screw terminals.
The basic casing unit 100A is provided with an input / output display element 131 and an input / output terminal 132, and the extension casing units 300a and 300b are provided with an input / output display element 331 and an input / output terminal 332.
A mounting cover 157 provided on the basic chassis unit 100A is a cover for attaching / detaching a relay board 150A, which will be described later with reference to FIG. 2, and a connector cover 187 is used when connecting to an external tool for program creation / transfer (not shown). The cover is open to

次に、図1のもののプリント基板の接続構成図である図2について説明する。
図2において、基本筐体ユニット100AにはCPU基板101、入出力インタフェース回路基板103、電源回路基板104、連結基板106、中継基板150Aなどの各種プリント配線基板が内蔵されている。
CPU基板101にはマイクロプロセッサ110、プログラムメモリ118、デバイスメモリ119と連結コネクタ139の一方などが実装され、入出力インタフェース回路基板103には入出力インタフェース回路130と増設コネクタ138aと連結コネクタ139の他方と、連結コネクタ149の他方が実装され、連結コネクタ139を介してCPU基板101と接続されている。
電源回路基板104には定電圧電源回路140と連結コネクタ149の一方とが実装され、連結コネクタ149を介して入出力インタフェース回路基板103と接続されている。
なお、定電圧電源回路140はAC100V〜250Vの商用電源から給電されて、DC24VとDC5Vの安定化電源電圧を発生して各部に給電するようになっている。
Next, FIG. 2, which is a connection configuration diagram of the printed circuit board of FIG. 1, will be described.
In FIG. 2, the basic casing unit 100A incorporates various printed wiring boards such as a CPU board 101, an input / output interface circuit board 103, a power supply circuit board 104, a connection board 106, and a relay board 150A.
The CPU board 101 is mounted with one of a microprocessor 110, a program memory 118, a device memory 119, and a connection connector 139. The other of the connection connectors 149 is mounted and connected to the CPU board 101 via the connection connector 139.
A constant voltage power supply circuit 140 and one of the connection connectors 149 are mounted on the power supply circuit board 104 and connected to the input / output interface circuit board 103 via the connection connector 149.
The constant voltage power supply circuit 140 is supplied with power from a commercial power supply of AC100V to 250V, generates stabilized power supply voltages of DC24V and DC5V, and supplies power to each part.

連結基板106はフラットケーブル109を介してCPU基板101と接続されていると共に、第二の拡張接続コネクタ170aが装着されている。
中継基板150Aは連結コネクタ108を介して連結基板106に接続されると共に、第一の拡張接続コネクタ160aが実装されている。
なお、中継基板150Aはカバー157に取り付けられていて、基本筐体ユニット100Aの外部から着脱することができるように構成されている。
基本筐体ユニット100Aの第一の端面位置181に接続された増設筐体ユニット300a・300bは、それぞれ入出力インタフェース回路基板303と図1で示した入出力表示素子331と入出力端子332とを備え、フラットケーブル309の一端は入出力インタフェース回路基板303に接続され、他端には増設相手コネクタ338bが設けられている。
入出力インタフェース回路基板303には後段の増設筐体ユニット300bを接続するための中継増設コネクタ338aが実装されている。
増設相手コネクタ338bは図1で示した増設ケーブル用カバー185を通して増設コネクタ138aに接続されたり、増設ケーブル用カバー385を通して中継増設コネクタ338aに接続されるようになっている。
The connection board 106 is connected to the CPU board 101 via a flat cable 109, and a second expansion connection connector 170a is attached.
The relay board 150A is connected to the connection board 106 via the connection connector 108, and the first expansion connection connector 160a is mounted thereon.
The relay board 150A is attached to the cover 157, and is configured to be detachable from the outside of the basic housing unit 100A.
The additional enclosure units 300a and 300b connected to the first end face position 181 of the basic enclosure unit 100A have the input / output interface circuit board 303, the input / output display element 331 and the input / output terminal 332 shown in FIG. The flat cable 309 has one end connected to the input / output interface circuit board 303 and the other end provided with an expansion partner connector 338b.
The input / output interface circuit board 303 is mounted with a relay expansion connector 338a for connecting the subsequent expansion chassis unit 300b.
The extension mating connector 338b is connected to the extension connector 138a through the extension cable cover 185 shown in FIG. 1 or connected to the relay extension connector 338a through the extension cable cover 385.

基本筐体ユニット100Aの第二の端面位置182に接続された高速カウンタユニット710は第二の拡張機能基板719を備え、第二の拡張機能基板719にはパルス入力コネクタ716と、第一の拡張接続コネクタ160aに接続される第一の相手コネクタ761bと、後段接続用の第一の中継拡張接続コネクタ761aと、第二の拡張接続コネクタ170aに接続される第二の相手コネクタ771bと、後段接続用の第二の中継拡張接続コネクタ771aとが実装されている。
高速カウンタユニット710の後段に接続された高速パルス出力ユニット720は、第二の拡張機能基板729を備え、第二の拡張機能基板729にはパルス出力コネクタ726と、第一の中継拡張接続コネクタ761aに接続される第一の相手コネクタ762bと、後段接続用の第一の中継拡張接続コネクタ762aと、第二の中継拡張接続コネクタ771aに接続される第二の相手コネクタ772bと、後段接続用の第二の中継拡張接続コネクタ772aとが実装されている。
The high-speed counter unit 710 connected to the second end face position 182 of the basic housing unit 100A includes a second extended function board 719. The second extended function board 719 includes a pulse input connector 716 and a first extension. The first mating connector 761b connected to the connection connector 160a, the first relay expansion connector 761a for subsequent connection, the second mating connector 771b connected to the second expansion connector 170a, and the subsequent connection The second relay expansion connection connector 771a is mounted.
The high-speed pulse output unit 720 connected to the rear stage of the high-speed counter unit 710 includes a second extended function board 729. The second extended function board 729 includes a pulse output connector 726 and a first relay extended connection connector 761a. A first mating connector 762b connected to the first relay extension connection connector 762a for the latter connection, a second mating connector 772b connected to the second relay extension connection connector 771a, and the second connection connector A second relay expansion connector 772a is mounted.

高速パルス出力ユニット720の後段に接続されたシリアル通信ユニット610は、第一の拡張機能基板619を備え、第一の拡張機能基板619には通信コネクタ616と、第一の中継拡張接続コネクタ762aに接続される第一の相手コネクタ661bと、後段接続用の第一の中継拡張接続コネクタ661aとが実装されている。
シリアル通信ユニット610の後段に接続されたアナログ入力ユニット620は、第一の拡張機能基板629を備え、第一の拡張機能基板629には入力端子626と、第一の中継拡張接続コネクタ661aに接続される第一の相手コネクタ662bと、後段接続用の第一の中継拡張接続コネクタ662aとが実装されている。
アナログ入力ユニット620の後段に接続されたアナログ出力ユニット630は、第一の拡張機能基板639を備え、第一の拡張機能基板639には出力端子636と、第一の中継拡張接続コネクタ662aに接続される第一の相手コネクタ663bと、後段接続用の第一の中継拡張接続コネクタ663aとが実装されている。
The serial communication unit 610 connected to the subsequent stage of the high-speed pulse output unit 720 includes a first extension function board 619. The first extension function board 619 includes a communication connector 616 and a first relay extension connection connector 762a. A first mating connector 661b to be connected and a first relay expansion connection connector 661a for subsequent connection are mounted.
The analog input unit 620 connected to the subsequent stage of the serial communication unit 610 includes a first extended function board 629, which is connected to the input terminal 626 and the first relay extension connection connector 661a. A first mating connector 662b and a first relay expansion connection connector 662a for subsequent connection are mounted.
The analog output unit 630 connected to the subsequent stage of the analog input unit 620 includes a first extended function board 639. The first extended function board 639 is connected to the output terminal 636 and the first relay extended connection connector 662a. The first mating connector 663b and the first relay expansion connection connector 663a for subsequent connection are mounted.

図1のもののコネクタ取付説明図である図3において、例えば第二の拡張機能基板719に実装される第二の中継拡張接続コネクタ771aや第二の相手コネクタ771bは多数の表面接続端子71c・71dを有する表面実装形のコネクタであり、図示しない突起部を第二の拡張機能基板719に設けられた位置決め穴に嵌合することによって表裏が一対となって半田付けされるようになっている。
但し、一方の面の表面接続端子71cと他方の面の表面接続端子71d間の接続は第二の拡張機能基板719に設けられたプリントパターン間のスルーホールメッキによって接続されるものであって、必ずしも一対一で表裏一体で接続されているわけではない。
固定金具71a・71bはコネクタの着脱時において表面接続端子71c・71dの半田部に作用するストレスを軽減するためのものであって、各固定金具71a・71bは第二の拡張機能基板719の表裏に設けられた広域ランドパターンに対して半田付けされるようになっている。
In FIG. 3, which is an explanatory view of the connector mounting of FIG. 1, for example, the second relay extension connection connector 771a and the second mating connector 771b mounted on the second extension function board 719 have a large number of surface connection terminals 71c and 71d. The front and back are soldered as a pair by fitting a projection (not shown) into a positioning hole provided in the second extended function board 719.
However, the connection between the surface connection terminal 71c on one surface and the surface connection terminal 71d on the other surface is connected by through-hole plating between printed patterns provided on the second extended function board 719, They are not necessarily connected in a one-to-one basis.
The fixing brackets 71a and 71b are for reducing stress acting on the solder portions of the surface connection terminals 71c and 71d when the connector is attached / detached. The fixing brackets 71a and 71b are the front and back sides of the second extended function board 719. It is designed to be soldered to a wide area land pattern provided on the board.

図1のもののユニット間の連結機構説明図である図4において、第一の拡張機能基板609が設けられた第一の拡張筐体ユニット600はシリアル通信ユニット610又はアナログ入力ユニット620又はアナログ出力ユニット630を代表したものである。
また、第二の拡張機能基板709が設けられた第二の拡張筐体ユニット700は高速カウンタユニット710又は高速パルス出力ユニット720を代表したものである。
樹脂成型された第一の拡張筐体ユニット600は連結固定機構の一方であるスライドフック686と、連結固定機構の他方である係合突起687と、位置決め嵌合部の一方である位置決突起688と、位置決め嵌合部の他方である位置決穴689とを備えている。
同様に、樹脂成型された第二の拡張筐体ユニット700は連結固定機構の一方であるスライドフック786と、連結固定機構の他方である係合突起787と、位置決め嵌合部の一方である位置決突起788と、位置決め嵌合部の他方である位置決穴789とを備えている。
In FIG. 4, which is an explanatory diagram of the coupling mechanism between the units in FIG. 1, the first extended housing unit 600 provided with the first extended function board 609 is a serial communication unit 610, an analog input unit 620, or an analog output unit. It is representative of 630.
The second extended housing unit 700 provided with the second extended function board 709 represents the high-speed counter unit 710 or the high-speed pulse output unit 720.
The resin-molded first extended housing unit 600 includes a slide hook 686 that is one of the coupling and fixing mechanisms, an engagement projection 687 that is the other of the coupling and fixing mechanisms, and a positioning projection 688 that is one of the positioning fitting portions. And a positioning hole 689 that is the other of the positioning fitting portion.
Similarly, the resin-molded second expansion housing unit 700 includes a slide hook 786 that is one of the coupling and fixing mechanisms, an engagement protrusion 787 that is the other of the coupling and fixing mechanisms, and a position that is one of the positioning fitting portions. A fixing projection 788 and a positioning hole 789 which is the other of the positioning fitting portion are provided.

図1のとおり構成されたものにおいて、プログラマブルコントローラは基本筐体ユニット100Aや増設筐体ユニット300a・300b、第一・第二の拡張筐体ユニット600・700の全体で構成されているが、場合によっては基本筐体ユニット100Aのみでプログラマブルコントローラを構成することもある。
図2のとおり構成されたものにおいて、基本筐体ユニット100Aに内蔵されたマイクロプロセッサ110は、入出力端子132・332から入力された操作スイッチや各種センサなどの入力信号の動作状態と、プログラムメモリ118に格納されているシーケンスプログラムに応動し、入出力端子132・332を介して各種アクチェータや表示機器等の電気負荷の駆動制御を行なう。
基本筐体ユニット100Aに内蔵された入出力インタフェース回路基板103は、通常は制御規模に応じた入出力点数のものが使用され、入力点数又は出力点数が不足するときに入専用又は出力専用の増設筐体ユニットが増設使用されるようになっている。
但し、基本筐体ユニット100Aには入出力インタフェース回路が内蔵されず、全ての入出力信号を多数の増設筐体ユニット300a・300b・・・を介して入出力することも可能である。
In the configuration shown in FIG. 1, the programmable controller is composed of the basic chassis unit 100A, the additional chassis units 300a and 300b, and the first and second expansion chassis units 600 and 700. Depending on the case, the programmable controller may be configured by only the basic casing unit 100A.
In the configuration configured as shown in FIG. 2, the microprocessor 110 incorporated in the basic casing unit 100A includes the operation state of input signals such as operation switches and various sensors input from the input / output terminals 132 and 332, and the program memory. In response to the sequence program stored in 118, drive control of electric loads such as various actuators and display devices is performed via the input / output terminals 132 and 332.
The input / output interface circuit board 103 built in the basic chassis unit 100A is usually used with the number of input / output points corresponding to the control scale, and when the number of input points or output points is insufficient, it is added only for input or output. Enclosure units are used for expansion.
However, the input / output interface circuit is not built in the basic chassis unit 100A, and all input / output signals can be input / output via a large number of additional chassis units 300a, 300b,.

第一・第二の拡張筐体ユニット600・700は、必要に応じて拡張接続されるものであり、例えばプログラマブルコントローラが、ある製品の生産設備として使用されていて、当初の設備では増設筐体ユニット300a・300bや第一・第二の拡張筐体ユニット600・700が不要であったが、生産設備の増強に伴ってこれ等が必要となって増設・拡張されるような場合がある。
第一・第二の拡張筐体ユニット600・700が当初から使用されている場合であっても、各種機能の拡張筐体ユニットの全てが使用されるわけではなく、必要とされる特定機能のものが選択使用されるようになっている。
要は、基本筐体ユニット100Aはこれ等の多様なニーズに対応できる自由度を持ち、しかも無駄な標準装備機能を排除して小型・安価に構成することが必要となるものである。
第一・第二の拡張筐体ユニット600・700は、それぞれ単独で基本筐体ユニット100Aに接続することができると共に、共用するときには第一の拡張筐体ユニット600は第二の拡張筐体ユニット700を経由して基本筐体ユニット100Aに接続される。
The first and second expansion enclosure units 600 and 700 are expanded and connected as necessary. For example, a programmable controller is used as production equipment for a certain product, and the original equipment has an expansion enclosure. The units 300a and 300b and the first and second extended housing units 600 and 700 are not necessary, but they may be added or expanded as the production facilities are increased.
Even if the first and second expansion enclosure units 600 and 700 are used from the beginning, not all of the expansion enclosure units with various functions are used. Things are selected and used.
In short, the basic casing unit 100A has a degree of freedom to meet these various needs, and it is necessary to eliminate the useless standard equipment function and to be small and inexpensive.
The first and second expansion housing units 600 and 700 can be connected to the basic housing unit 100A independently, and when they are shared, the first expansion housing unit 600 is the second expansion housing unit. It is connected to the basic chassis unit 100A via 700.

図3・図4のとおり構成されたものにおいて、第一・第二の拡張筐体ユニット600・700は位置決め嵌合部688・689、788・789と連結固定機構686・687、786・787によって取付の直線性を安定的に確保するようになっていて、これは表面実装コネクタ771a・771bをケーブル無しで多重連結してバスラインを構成するうえで、コネクタの半田部に対するストレスが加わらないようにするために重要な機能となっている。
特に、表面実装コネクタが使用されていることによって、バスラインの内容を順次変更して後段の拡張ユニットに接続することができるようになっている。
なお、図2の構成では第二の拡張筐体ユニット700に対して基本筐体ユニット100Aと接続する第一・第二の相手コネクタの両方をもたせて、第一の拡張筐体ユニット600には第一の相手コネクタのみを持たせたが、第一の拡張筐体ユニット600に対して基本筐体ユニット100Aと接続する第一・第二の相手コネクタの両方をもたせて、第二の拡張筐体ユニット700には第二の相手コネクタのみを持たせるようにして、第一の筐体ユニット600を基本筐体ユニット100Aに近い側に配置することも可能である。
3 and 4, the first and second expansion housing units 600 and 700 are formed by positioning fitting portions 688, 689, 788, and 789 and connecting and fixing mechanisms 686, 687, 786, and 787. It is designed to ensure stable mounting linearity. This is because the surface mount connectors 771a and 771b are connected without multiple cables to form a bus line so that no stress is applied to the solder part of the connector. It has become an important function.
In particular, the use of surface mount connectors allows the contents of the bus lines to be sequentially changed so that they can be connected to the subsequent expansion unit.
In the configuration of FIG. 2, the first expansion housing unit 600 has both the first and second mating connectors connected to the basic housing unit 100A with respect to the second expansion housing unit 700. Although only the first mating connector was provided, both the first and second mating connectors to be connected to the basic housing unit 100A were provided to the first expansion housing unit 600, so that the second expansion housing It is also possible for the body unit 700 to have only the second mating connector so that the first housing unit 600 is disposed on the side closer to the basic housing unit 100A.

以上の説明で明らかなとおり、この発明の実施の形態1によるプログラマブルコントローラは、図2・図1に示すとおりマイクロプロセッサ110と当該マイクロプロセッサ110と協働するプログラムメモリ118とデバイス情報を記憶するデバイスメモリ119とを有するCPU基板101を収納した基本筐体ユニット100Aを備えると共に、少なくとも前記基本筐体ユニット100Aに内蔵されるか、又は前記基本筐体ユニット100Aの第一の端面位置181に設置される増設筐体ユニット300a・300bに内蔵されて、前記マイクロプロセッサ110に接続される入出力インタフェース回路基板103・303・303とを備えたユニット形プログラマブルコントローラとなっている。
前記基本筐体ユニット100Aの第二の端面位置182には前記マイクロプロセッサ110に接続された機能系統の異なる第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170bが併設され、前記第一の拡張接続コネクタ160a又は第二の拡張接続コネクタ170aには第一の拡張筐体ユニット610・620・630に内蔵された第一の拡張機能基板619・629・639、又は第二の拡張筐体ユニット710・720に内蔵された第二の拡張機能基板719・729のいずれであっても選択接続することができる。
前記第二の拡張機能基板719・729は前記基本筐体ユニット100Aに設けられた第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170aに接続される第一の相手コネクタ761b・762b及び第二の相手コネクタ771b・772bの両方を備えていると共に、前記第一の拡張機能基板619・629・639が共用されるときには、前記第一の拡張機能基板619・629・639は前記第二の拡張機能基板719・729を介して基本筐体ユニット100Aに接続されるようになっている。
As is apparent from the above description, the programmable controller according to the first embodiment of the present invention includes a microprocessor 110, a program memory 118 that cooperates with the microprocessor 110, and a device that stores device information, as shown in FIGS. A basic casing unit 100A containing a CPU board 101 having a memory 119 is provided, and is at least built in the basic casing unit 100A or installed at a first end surface position 181 of the basic casing unit 100A. This is a unit-type programmable controller including input / output interface circuit boards 103, 303, and 303 connected to the microprocessor 110.
At the second end surface position 182 of the basic casing unit 100A, a first expansion connection connector 160a and a second expansion connection connector 170b having different functional systems connected to the microprocessor 110 are provided side by side, The extension connection connector 160a or the second extension connection connector 170a includes the first extension function board 619, 629, 639 incorporated in the first extension casing unit 610/620/630, or the second extension casing unit. Any of the second extended function boards 719 and 729 built in the 710 and 720 can be selectively connected.
The second extension function boards 719 and 729 are connected to the first extension connection connector 160a and the second extension connection connector 170a provided in the basic casing unit 100A, and the first mating connectors 761b and 762b and the second extension connection boards 170a and 729b. When the first extended function board 619, 629, 639 is shared, the first extended function board 619, 629, 639 is provided with the second mating connector 771b, 772b. It is connected to the basic chassis unit 100A via the extended function boards 719 and 729.

前記第一・第二の拡張接続コネクタ160a・170aの少なくとも一方のコネクタと前記マイクロプロセッサ110との間の接続関係は、介在された中継基板150Aによって変更が可能であって、当該中継基板150Aは前記基本筐体ユニット100Aに内蔵されていて、基本筐体ユニット100Aの外部から着脱可能に装着されている。
従って、第一又は第二の拡張接続コネクタに接続される信号線の内容を手軽に変更し
て、製品としての自由度を高めることができる特徴がある。
The connection relationship between at least one of the first and second extension connection connectors 160a and 170a and the microprocessor 110 can be changed by an intervening relay board 150A. It is built in the basic casing unit 100A and is detachably mounted from the outside of the basic casing unit 100A.
Therefore, the content of the signal line connected to the first or second extension connection connector can be easily changed to increase the degree of freedom as a product.

前記第二の拡張筐体ユニット710・720は複数台のものが順次従属接続され、前記第二の拡張機能基板719・729には前記基本筐体ユニット100Aの第一・第二の拡張接続コネクタ160a・170aに接続される第一・第二の相手コネクタ761b・762b、771b・772bと、次段に位置する第一・第二の拡張機能基板619・629・639、719・729と接続される第一・第二の中継拡張接続コネクタ761a・762a、771a・772aが設けられている。
従って、各種の第一・第二の拡張機能を共用することができるので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
A plurality of the second expansion housing units 710 and 720 are sequentially connected in cascade, and the first and second expansion connection connectors of the basic housing unit 100A are connected to the second expansion function boards 719 and 729. Connected to the first and second mating connectors 761b and 762b, 771b and 772b connected to 160a and 170a, and the first and second expansion function boards 619, 629, 639, 719 and 729 located in the next stage First and second relay expansion connection connectors 761a and 762a, 771a and 772a are provided.
Therefore, since various first and second extended functions can be shared, there is a feature that the function of the programmable controller can be expanded according to the application with a small and inexpensive configuration.

前記第一の拡張筐体ユニット610・620・630は複数台のものが順次従属接続され、前記第一の拡張機能基板619・629・639には前記基本筐体ユニット100Aの第一の拡張接続コネクタ160a、又は前記第二の拡張機能ユニット710・720の第一の中継拡張接続コネクタ761a・762aに接続される第一の相手コネクタ661b・662b・663bと、次段に位置する第一の拡張機能基板619・629・639と接続される第一の中継拡張接続コネクタ661a・662a・663aが設けられている。
従って、各種の第一の拡張機能を共用することができるので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
A plurality of the first expansion housing units 610, 620, and 630 are sequentially connected in series, and the first expansion connection of the basic housing unit 100A is connected to the first expansion function boards 619, 629, and 639. The first extension connector 661b, 662b, 663b connected to the connector 160a or the first relay extension connection connector 761a, 762a of the second extension function unit 710, 720, and the first extension located in the next stage First relay expansion connection connectors 661a, 662a, and 663a connected to the functional boards 619, 629, and 639 are provided.
Therefore, since the various first extension functions can be shared, there is a feature that the function of the programmable controller can be expanded according to the application with a small and inexpensive configuration.

また、図3・図4に示すとおり、前記第一・第二の相手コネクタ661b・662b・663b、761b・762b、771b・772bと第一・第二の中継拡張接続コネクタ661a・662a・663a、761a・762a、771a・772aとは、前記第一・第二の拡張機能基板619・629・639、719・729の表面側と裏面側に表面実装された一対の雄雌コネクタとなっている。
各表面実装コネクタは固定金具71a・71bを介して前記第一の拡張機能基板619・629・639又は第二の拡張機能基板719・729に対して半田固定されると共に、前記第一・第二の拡張筐体ユニット610・620・630、710・720の端面には位置決め嵌合部688・689、788・789と連結固定機構686・687、786・787とが設けられている。
従って、安価な表面実装コネクタを利用して、一対の雄雌コネクタを基板の両面に装着して、配線回路の無い直結バスを構成することができると共に、コネクタの着脱時に発生する接続半田面のストレスを軽減し、実使用状態において半田面に作用する着脱外力や振動外力による半田剥離を防止することができる特徴がある。
また、一対の雄雌コネクタの一方の端子はスルーホールメッキを介して相手側の対応端子又は非対応端子に接続することができる特徴がある。
As shown in FIGS. 3 and 4, the first and second mating connectors 661b, 662b, 663b, 761b, 762b, 771b, 772b and the first and second relay expansion connection connectors 661a, 662a, 663a, 761a, 762a, 771a, 772a are a pair of male and female connectors surface-mounted on the front and back surfaces of the first and second extended function boards 619, 629, 639, 719, and 729.
Each surface mount connector is fixed by soldering to the first extended function board 619, 629, 639 or the second extended function board 719, 729 through fixing brackets 71a, 71b. Positioning fitting portions 688, 689, 788, and 789 and connecting and fixing mechanisms 686, 687, 786, and 787 are provided on the end faces of the extended housing units 610, 620, 630, 710, and 720.
Therefore, by using an inexpensive surface mount connector, a pair of male and female connectors can be mounted on both sides of the board to form a direct connection bus without a wiring circuit, and the connection solder surface generated when the connector is attached or detached There is a feature that it is possible to reduce stress, and to prevent solder peeling due to a detachable external force or a vibration external force acting on a solder surface in an actual use state.
In addition, one terminal of the pair of male and female connectors is characterized in that it can be connected to the counterpart terminal or the non-corresponding terminal through the through-hole plating.

実施の形態2
以下、この発明の実施の形態2による基本部分の回路ブロック図である図5について説明する。
なお、この発明の実施の形態2は前述した実施の形態1のものの回路構成に関するものであり、同一符号は同一又は相当部分を示している。
図5において、基本筐体ユニット100BにはCPU基板101、入出力インタフェース回路基板103、中継接続基板150Bなどの各種プリント配線基板が内蔵されている。
CPU基板101にはマイクロプロセッサ110、プログラムメモリ118、デバイスメモリ119とビット演算回路120、高速処理回路125などが実装されている。
マイクロプロセッサ110は中央演算処理素子111に対してバス接続されたシステムプログラムメモリであるマスクROM112、演算処理用のSRAMメモリ113、直並列変換器114〜117を包含し、直並列変換器114はプログラムコネクタ102を介して図示しないプログラム作成ツールとシリアル接続されるようになっている。
直並列変換器115・116・117は中継接続基板150Bを介して第一の拡張接続コネクタ160aに接続されているが、中継接続基板150Bと第一の拡張接続コネクタ160aには後述のアドレス制御信号線が中央演算処理素子111から接続されている。
Embodiment 2
Hereinafter, FIG. 5 which is a circuit block diagram of a basic part according to the second embodiment of the present invention will be described.
The second embodiment of the present invention relates to the circuit configuration of the first embodiment described above, and the same reference numerals indicate the same or corresponding parts.
In FIG. 5, the basic casing unit 100B incorporates various printed wiring boards such as a CPU board 101, an input / output interface circuit board 103, and a relay connection board 150B.
On the CPU board 101, a microprocessor 110, a program memory 118, a device memory 119, a bit operation circuit 120, a high-speed processing circuit 125, and the like are mounted.
The microprocessor 110 includes a mask ROM 112 which is a system program memory connected to the central processing element 111 by a bus, an SRAM memory 113 for arithmetic processing, and serial / parallel converters 114 to 117. The serial / parallel converter 114 is a program. The connector 102 is serially connected to a program creation tool (not shown) via the connector 102.
The serial-parallel converters 115, 116, and 117 are connected to the first extension connection connector 160a via the relay connection board 150B. The relay connection board 150B and the first extension connection connector 160a have address control signals described later. A line is connected from the central processing element 111.

中央演算処理素子111に対してバス接続されたプログラムメモリ118は例えばフラッシュメモリ或いは図示しない内蔵リチウムバッテリによって停電保持されたSRAMメモリが使用され、図示しないプログラム作成ツールから予め制御プログラムが転送書込みされている。
中央演算処理素子111に対してバス接続されたデバイスメモリ119はSRAMメモリが使用され、デバイスメモリ119の一部は図示しない内蔵リチウムバッテリによって停電保持されるようになっている。
なお、デバイスメモリ119は入出力端子132・332から入出力されるのON/OFF信号や補助リレーと俗称される内部デバイスのON/OFF信号のON/OFF状態を記憶するイメージメモリ、又はタイマ、カウンタ、データレジスタ、パラメータメモリなどの内蔵デバイスの数値情報を記憶するためのものとなっていて、例えばアナログ入力ユニットから入力されたアナログ値のデジタル変換値や、アナログ出力ユニットに出力するためのアナログ変換前のデジタル値はこのデバイスメモリ119に格納されている。
As the program memory 118 connected to the central processing unit 111 by a bus, for example, a flash memory or an SRAM memory held by a power failure by an internal lithium battery (not shown) is used, and a control program is transferred and written in advance from a program creation tool (not shown). Yes.
An SRAM memory is used as the device memory 119 connected to the central processing unit 111 by a bus, and a part of the device memory 119 is held by a built-in lithium battery (not shown).
The device memory 119 is an image memory or timer that stores ON / OFF signals input / output from the input / output terminals 132 and 332 and ON / OFF states of internal device ON / OFF signals commonly called auxiliary relays, It is for storing numerical information of built-in devices such as counters, data registers, parameter memories, etc. For example, digital conversion value of analog value input from analog input unit, analog for output to analog output unit The digital value before conversion is stored in the device memory 119.

ビット演算回路120は入出力制御用にON/OFF情報を取り扱うビットプロセッサであり、中央演算処理素子111に対してバス接続されたゲートアレー素子となっている。
高速処理回路125も中央演算処理素子111に対してバス接続されたゲートアレー素子となっていて、この高速処理回路125は第一・第二の高速カウンタ回路121・122と第一・第二の高速パルス出力回路123・124によって構成されている。
なお、第一・第二の高速カウンタ回路121・122は例えばA相・B相・Z相を有する2相式可逆カウンタであったり、A相・Z相・回転方向信号を有する2相式可逆カウンタであって、可逆カウンタの形式はパラメータによって選択設定されるようになっている。
中央演算処理素子111は第一・第二の高速カウンタ121・122によって計数された高速パルス入力信号の計数現在値の読出機能と、比較データの設定機能、比較結果の読出機能、計数現在値の初期設定機能などの書込・読出機能を備えている。
この書込・読出機能はプログラムメモリ118に格納された制御プログラムに基づいて中央演算処理素子111によって実行されるものとなっている。
The bit arithmetic circuit 120 is a bit processor that handles ON / OFF information for input / output control, and is a gate array element connected to the central arithmetic processing element 111 by a bus.
The high-speed processing circuit 125 is also a gate array element connected to the central processing unit 111 by a bus, and the high-speed processing circuit 125 includes the first and second high-speed counter circuits 121 and 122 and the first and second high-speed counter circuits 121 and 122. It is composed of high-speed pulse output circuits 123 and 124.
The first and second high-speed counter circuits 121 and 122 are, for example, a two-phase reversible counter having A phase, B phase, and Z phase, or a two-phase reversible counter having A phase, Z phase, and rotation direction signals. It is a counter, and the format of the reversible counter is selected and set by a parameter.
The central processing unit 111 has a function for reading the current count value of the high-speed pulse input signal counted by the first and second high-speed counters 121 and 122, a function for setting comparison data, a function for reading comparison results, It has write / read functions such as an initial setting function.
This writing / reading function is executed by the central processing unit 111 based on a control program stored in the program memory 118.

第一・第二の高速パルス出力回路123・124は例えばステッピングモータやサーボモータを可逆駆動するための可変周波数の2相パルスを発生したり、電気負荷のパルス幅変調制御を行なうためにON時間/ON・OFF周期の比率である通電デューティを可変制御するものであって、その出力形式はパラメータによって選択設定されるようになっている。
中央演算処理素子111は第一・第二の高速パルス出力回路123・124に対してパルス発生周波数の設定機能、パルス発生総数の設定機能、パルス発生完了信号の読出機能、パルスデューティの設定機能などの書込・読出機能を備えている。
この書込・読出機能はプログラムメモリ118に格納された制御プログラムに基づいて中央演算処理素子111によって実行されるものとなっている。
第一・第二の高速カウンタ回路121・122に対するパルス入力信号線や、第一・第二の高速パルス出力回路123・124からのパルス出力信号線は第二の拡張接続コネクタ170aに接続されている。
The first and second high-speed pulse output circuits 123 and 124, for example, generate a variable-frequency two-phase pulse for reversibly driving a stepping motor or servo motor, or perform ON time to control pulse width modulation of an electric load. The energization duty, which is the ratio of the / ON / OFF cycle, is variably controlled, and its output format is selected and set by parameters.
The central processing unit 111 has a pulse generation frequency setting function, a pulse generation total number setting function, a pulse generation completion signal reading function, a pulse duty setting function, etc. for the first and second high-speed pulse output circuits 123 and 124. It has a write / read function.
This writing / reading function is executed by the central processing unit 111 based on a control program stored in the program memory 118.
The pulse input signal lines for the first and second high-speed counter circuits 121 and 122 and the pulse output signal lines from the first and second high-speed pulse output circuits 123 and 124 are connected to the second extension connector 170a. Yes.

入出力インタフェース回路基板103には入出力インタフェース回路130、入出力表示素子131、入出力端子132、ラッチメモリ又は/及びデータセレクタ133、アドレス減算回路135、増設コネクタ138a等が実装されている。
入出力インタフェース回路130の内、入力インタフェース回路としては例えばDC24V系の入力信号をDC5V系に変換するレベル変換回路とノイズフィルタによって構成され、入力インタフェース回路を経由した入力信号はデータセレクタ133を介してデータバス134に対して選択接続されるようになっている。
入出力インタフェース回路130の内、出力インタフェース回路としては例えばDC24V電源から駆動される電磁継電器を包含し、この電磁継電器を付勢する電磁コイルはラッチメモリ133からのON/OFF出力によって駆動され、出力接点は入出力端子132に接続されるようになっている。
On the input / output interface circuit board 103, an input / output interface circuit 130, an input / output display element 131, an input / output terminal 132, a latch memory or / and a data selector 133, an address subtracting circuit 135, an extension connector 138a, and the like are mounted.
Of the input / output interface circuit 130, the input interface circuit is composed of, for example, a level conversion circuit for converting a DC24V system input signal to a DC5V system and a noise filter, and the input signal via the input interface circuit passes through the data selector 133. The data bus 134 is selectively connected.
Of the input / output interface circuit 130, the output interface circuit includes, for example, an electromagnetic relay driven from a DC 24V power source, and an electromagnetic coil energizing the electromagnetic relay is driven by an ON / OFF output from the latch memory 133, and output The contact is connected to the input / output terminal 132.

アドレス減算回路135は中央演算処理素子111からビット演算回路120を経由して接続されたアドレスバス136から得られるアドレス番号に対して1を減算したアドレス番号を後段のアドレスバス137に送出すると共に、減算結果がゼロであったときにはゲート信号Gを発生するようになっている。
ラッチメモリ又は/及びデータセレクタ133は中央演算処理素子111からビット演算回路120を経由して接続されたデータバス134に接続されていて、アドレス減算回路135から入力されたゲート信号Gによってデータバス134との間でデータの授受が行なえるようになっている。
定電圧電源回路140は例えばAC100〜AC250Vの商用電源から給電されて、DC24VやDC5Vの安定化電圧を発生し、CPU基板101や入出力インタフェース回路基板103などに供給するようになっている。
また、DC24VとDC5Vの安定化電圧は第一の拡張接続コネクタ160aや第二の拡張接続コネクタ170aを介して第一・第二の拡張筐体ユニットへ給電するようになっている。
The address subtracting circuit 135 sends an address number obtained by subtracting 1 from the address number obtained from the address bus 136 connected from the central processing element 111 via the bit arithmetic circuit 120 to the subsequent address bus 137, and When the subtraction result is zero, the gate signal G is generated.
The latch memory or / and the data selector 133 are connected to the data bus 134 connected from the central processing element 111 via the bit arithmetic circuit 120, and the data bus 134 is supplied by the gate signal G input from the address subtracting circuit 135. Data can be exchanged with the.
The constant voltage power supply circuit 140 is supplied with power from a commercial power supply of AC100 to AC250V, for example, generates a stabilized voltage of DC24V or DC5V, and supplies it to the CPU board 101, the input / output interface circuit board 103, and the like.
Further, the stabilized voltages of DC 24V and DC 5V are supplied to the first and second expansion housing units via the first expansion connection connector 160a and the second expansion connection connector 170a.

増設筐体ユニット300内の入出力インタフェース回路基板303には、入出力インタフェース回路330、入出力表示素子331、入出力端子332、ラッチメモリ又は/及びデータセレクタ333、アドレス減算回路335、中継増設コネクタ338a、増設相手コネクタ338b等が実装されている。
増設相手コネクタ338bは増設コネクタ138aに接続されて、アドレスバス137に相当するアドレスバス336と、データバス134に相当するデータバス334と、DC5V電源とが得られるようになっている。
なお、DC24V電源は基本筐体ユニット100B側の入出力端子132から増設筐体ユニット300側の入出力端子332に至る外部配線を介して給電されるようになっている。
増設筐体ユニット300における入出力インタフェース回路330、ラッチメモリ又は/及びデータセレクタ333、アドレス減算回路335は、基本筐体ユニット100Bにおける入出力インタフェース回路130、ラッチメモリ又は/及びデータセレクタ133、アドレス減算回路135はと同様の動作を行うものである。
The input / output interface circuit board 303 in the expansion chassis unit 300 includes an input / output interface circuit 330, an input / output display element 331, an input / output terminal 332, a latch memory or / and a data selector 333, an address subtraction circuit 335, and a relay expansion connector. 338a, an expansion partner connector 338b, and the like are mounted.
The expansion partner connector 338b is connected to the expansion connector 138a, so that an address bus 336 corresponding to the address bus 137, a data bus 334 corresponding to the data bus 134, and a DC5V power source can be obtained.
The DC 24V power supply is supplied with power through an external wiring from the input / output terminal 132 on the basic chassis unit 100B side to the input / output terminal 332 on the additional chassis unit 300 side.
The input / output interface circuit 330, the latch memory or / and data selector 333, and the address subtraction circuit 335 in the additional chassis unit 300 are the input / output interface circuit 130, the latch memory or / and data selector 133, and the address subtraction in the basic chassis unit 100B. The circuit 135 performs the same operation as.

増設筐体ユニット300が入力専用のものである場合には、入出力インタフェース回路330は入力インタフェース回路のみが設けられ、ラッチメモリ又は/及びデータセレクタ333はデータセレクタのみが設けられる。
同様に、増設筐体ユニット300が出力専用のものである場合には、入出力インタフェース回路330は出力インタフェース回路のみが設けられ、ラッチメモリ又は/及びデータセレクタ333はラッチメモリのみが設けられる。
ラッチメモリ又は/及びデータセレクタ133・333は例えば8ビットのデータバス134・334に対して選択的に交信接続されるものであって、アドレス減算回路135・335は入力点数8点または出力点数8点あたりで1個が設けられている。
When the additional enclosure unit 300 is for input only, the input / output interface circuit 330 is provided with only the input interface circuit, and the latch memory and / or the data selector 333 is provided with only the data selector.
Similarly, when the additional enclosure unit 300 is for output only, the input / output interface circuit 330 is provided with only the output interface circuit, and the latch memory or / and the data selector 333 are provided with only the latch memory.
The latch memory or / and the data selectors 133 and 333 are selectively connected to, for example, 8-bit data buses 134 and 334, and the address subtracting circuits 135 and 335 have eight input points or eight output points. One is provided per point.

次に、図5のものの第二の拡張部分の回路ブロック図である図6について説明する。
図6において、基本筐体ユニット100Bの第二の端面位置182に接続された高速カウンタユニット710は第二の拡張機能基板719を備え、第二の拡張機能基板719には入出力端子としてのパルス入力コネクタ716と、第一の拡張接続コネクタ160aに接続される第一の相手コネクタ761bと、後段接続用の第一の中継拡張接続コネクタ761aと、第二の拡張接続コネクタ170aに接続される第二の相手コネクタ771bと、後段接続用の第二の中継拡張接続コネクタ771aとが実装されている。
第一の拡張接続コネクタ160aに接続される第一の相手コネクタ761bと、後段接続用の第一の中継拡張接続コネクタ761aとが取り扱う信号線と電源線とは一対一の関係の関係でそのまま接続されている。
第二の相手コネクタ771bには第一から第四グループの信号線711〜714が接続されており、第一グループの信号線711にはパルス入力コネクタ716から入力信号インタフェース回路となるラインレシーバ715aと光絶縁回路715bを介して計数パルス信号が入力され、基本筐体ユニット100B内の第一の高速カウンタ回路121によって高速計数されるようになっている。
Next, FIG. 6 which is a circuit block diagram of the second extension portion of FIG. 5 will be described.
In FIG. 6, the high-speed counter unit 710 connected to the second end face position 182 of the basic chassis unit 100B includes a second extended function board 719, and the second extended function board 719 has a pulse as an input / output terminal. The input connector 716, the first mating connector 761b connected to the first expansion connection connector 160a, the first relay expansion connection connector 761a for subsequent connection, and the first connector connected to the second expansion connection connector 170a A second mating connector 771b and a second relay expansion connection connector 771a for subsequent connection are mounted.
The signal line and power line handled by the first mating connector 761b connected to the first extension connection connector 160a and the first relay extension connection connector 761a for subsequent connection are connected as they are in a one-to-one relationship. Has been.
A first to fourth group of signal lines 711 to 714 are connected to the second mating connector 771b, and a line receiver 715a serving as an input signal interface circuit from the pulse input connector 716 to the first group of signal lines 711 A count pulse signal is input via the optical insulating circuit 715b, and high-speed counting is performed by the first high-speed counter circuit 121 in the basic casing unit 100B.

なお、例えばトランス絶縁形DC/DCコンバータを用いた絶縁形定電圧電源回路717は基本筐体ユニット100Bから供給されたDC24V電源からDC5V電源を生成してラインレシーバ715aと光絶縁回路715bの入力側素子である発光ダイオードに給電し、光絶縁回路715bの出力側素子であるホトトランジスタは基本筐体ユニット100Bから供給されたDC5V電源によって給電されるようになっている。
第二の相手コネクタ771bに接続される第二グループの信号線712は、第二の中継拡張接続コネクタ771aの第一グループの端子に接続されていて、高速カウンタユニット710の後段に再び2台目の高速カウンタユニット710が接続されたときには、この2台目の高速カンタユニット710から入力される計数入力信号は第二の拡張接続コネクタ170aを介して第二の高速カウンタ回路122に入力されるようになっている。
第二の相手コネクタ771bに接続される第三・第四グループの信号線713・714と電源線
とはそのまま第二の中継拡張接続コネクタ771aに接続されている。
For example, the insulated constant voltage power circuit 717 using a transformer insulated DC / DC converter generates a DC 5V power from the DC 24V power supplied from the basic casing unit 100B, and inputs the line receiver 715a and the optical insulating circuit 715b. Power is supplied to the light emitting diode which is an element, and the phototransistor which is an output side element of the optical isolation circuit 715b is supplied with power by a DC 5V power source supplied from the basic casing unit 100B.
The second group signal line 712 connected to the second mating connector 771b is connected to the first group terminal of the second relay expansion connector 771a, and the second group signal line 712 is connected to the second stage again after the high-speed counter unit 710. When the high-speed counter unit 710 is connected, the count input signal input from the second high-speed counter unit 710 is input to the second high-speed counter circuit 122 via the second expansion connector 170a. It has become.
The third and fourth group signal lines 713 and 714 connected to the second mating connector 771b and the power supply line are directly connected to the second relay expansion connection connector 771a.

高速カウンタユニット710の後段に接続されている高速パルス出力ユニット720は、第二の拡張機能基板729を備え、第二の拡張機能基板729には入出力端子としてのパルス出力コネクタ726と、第一の中継拡張接続コネクタ761aに接続される第一の相手コネクタ762bと、後段接続用の第一の中継拡張接続コネクタ762aと、第二の中継拡張接続コネクタ771aに接続される第二の相手コネクタ772bと、後段接続用の第二の中継拡張接続コネクタ772aとが実装されている。
第一の中継拡張接続コネクタ761aに接続される第一の相手コネクタ762bと、後段接続用の第一の中継拡張接続コネクタ762aとが取り扱う信号線と電源線とは一対一の関係の関係でそのまま接続されている。
第二の相手コネクタ772bには第一から第四グループの信号線721〜724が接続されており、第三グループの信号線723は出力信号インタフェース回路となる光絶縁回路725aとラインドライバ725bを介してパルス出力コネクタ726に接続され、基本筐体ユニット100B内の第一の高速パルス出力回路123から高速パルス信号が出力されるようになっている。
The high-speed pulse output unit 720 connected to the subsequent stage of the high-speed counter unit 710 includes a second extended function board 729. The second extended function board 729 includes a pulse output connector 726 as an input / output terminal, and a first The first mating connector 762b connected to the relay expansion connection connector 761a, the first relay expansion connection connector 762a for subsequent connection, and the second mating connector 772b connected to the second relay expansion connection connector 771a And a second relay expansion connection connector 772a for subsequent connection.
The signal line and the power line handled by the first mating connector 762b connected to the first relay expansion connection connector 761a and the first relay expansion connection connector 762a for subsequent connection are in a one-to-one relationship. It is connected.
The first to fourth groups of signal lines 721 to 724 are connected to the second mating connector 772b, and the third group of signal lines 723 are connected via an optical isolation circuit 725a serving as an output signal interface circuit and a line driver 725b. The high-speed pulse signal is output from the first high-speed pulse output circuit 123 in the basic casing unit 100B.

なお、例えばトランス絶縁形DC/DCコンバータを用いた絶縁形定電圧電源回路727は基本筐体ユニット100Bから供給されたDC24V電源からDC5V電源を生成して、ラインドライバ725bと光絶縁回路725aの出力側素子であるホトトランジスタに給電し、光絶縁回路725aの入力側素子である発光ダイオードは基本筐体ユニット100Bから供給されたDC5V電源によって給電されるようになっている。
第二の相手コネクタ772bに接続される第四グループの信号線724は、第二の中継拡張接続コネクタ772aの第三グループの端子に接続されていて、高速パルス出力ユニット720の後段に再び2台目の高速パルス出力ユニット720が接続されたときには、この2台目の高速パルス出力ユニット720から出力される高速パルス信号は基本筐体ユニット100B内の第二の高速パルス出力回路124から出力された高速パルス信号となっている。
第二の相手コネクタ772bに接続される第一・第二グループの信号線721・722と電源線とはそのまま第二の中継拡張接続コネクタ772aに接続されている。
For example, an insulated constant voltage power supply circuit 727 using a transformer insulated DC / DC converter generates a DC5V power supply from a DC24V power supply supplied from the basic casing unit 100B, and outputs the line driver 725b and the optical insulation circuit 725a. Power is supplied to the phototransistor that is the side element, and the light-emitting diode that is the input side element of the optical isolation circuit 725a is supplied with power from the DC 5V power supplied from the basic casing unit 100B.
The fourth group of signal lines 724 connected to the second mating connector 772b are connected to the third group of terminals of the second relay expansion connection connector 772a, and two again in the subsequent stage of the high-speed pulse output unit 720. When the second high-speed pulse output unit 720 is connected, the high-speed pulse signal output from the second high-speed pulse output unit 720 is output from the second high-speed pulse output circuit 124 in the basic casing unit 100B. It is a high-speed pulse signal.
The signal lines 721 and 722 of the first and second groups connected to the second mating connector 772b and the power supply line are directly connected to the second relay expansion connection connector 772a.

図5のとおり構成されたものにおいて、基本筐体ユニット100Bに内蔵されたマイクロプロセッサ110は、入出力端子132・332から入力された操作スイッチや各種センサなどの入力信号の動作状態と、プログラムメモリ118に格納されているシーケンスプログラムに応動し、入出力端子132・332を介して各種アクチェータや表示機器等の電気負荷の駆動制御を行なう。
マイクロプロセッサ110はアドレスバス136によって送出されるアドレス信号の値によって8点単位で任意の入出力インタフェース回路130・330にアクセスすることができる。
アドレス信号の値が小さいときには基本筐体ユニット100B内の入出力インタフェース回路130から入力信号又は出力信号を授受し、アドレス信号の値が大きくなると順次遠方に接続された増設筐体ユニット300内の入出力インタフェース回路330から入力信号又は出力信号の授受を行なうことになる。
In the configuration configured as shown in FIG. 5, the microprocessor 110 incorporated in the basic casing unit 100B includes operating states of input signals such as operation switches and various sensors input from the input / output terminals 132 and 332, and a program memory. In response to the sequence program stored in 118, drive control of electric loads such as various actuators and display devices is performed via the input / output terminals 132 and 332.
The microprocessor 110 can access any of the input / output interface circuits 130 and 330 in units of 8 points according to the value of the address signal transmitted by the address bus 136.
When the value of the address signal is small, an input signal or an output signal is sent / received from the input / output interface circuit 130 in the basic chassis unit 100B. An input signal or an output signal is exchanged from the output interface circuit 330.

第一の拡張接続コネクタ160aに接続される第一の拡張筐体ユニット600は、直並列変換器115・116・117に対してシリアル接続されるものであるのに対し、第二の拡張接続コネクタ170aに接続される第二の拡張筐体ユニット710・720は、高速処理回路125に対して直接接続されるようになっている。
図6のとおり構成されたものにおいて、高速カウンタユニット710と高速パルス出力ユニット720の第一の相手コネクタ761b・762bと第一の中継拡張接続コネクタ761a・762aはそのまま接続されていて、後段に接続される第一の拡張筐体ユニット600を基本筐体ユニット100Bの第一の拡張接続コネクタ160aにそのまま接続するようになっている。
高速カウンタユニット710の場合には、第二の相手コネクタ771bの第一グループの信号線711に対して計数信号が入力され、第二グループの信号線712は第二の中継拡張接続コネクタ771aの第一グループの位置に交叉接続され、第三・第四グループの信号線713・714はそのまま接続されている。
The first expansion housing unit 600 connected to the first expansion connection connector 160a is serially connected to the serial-parallel converters 115, 116, and 117, whereas the second expansion connection connector The second expansion housing units 710 and 720 connected to 170a are directly connected to the high-speed processing circuit 125.
In the configuration as shown in FIG. 6, the first mating connectors 761b and 762b of the high-speed counter unit 710 and the high-speed pulse output unit 720 and the first relay extension connection connectors 761a and 762a are connected as they are and are connected to the subsequent stage. The first expansion housing unit 600 to be connected is directly connected to the first expansion connector 160a of the basic housing unit 100B.
In the case of the high-speed counter unit 710, a count signal is input to the first group of signal lines 711 of the second mating connector 771b, and the second group of signal lines 712 is connected to the second relay extension connection connector 771a. The signal lines 713 and 714 of the third and fourth groups are connected as they are.

その結果、最初に接続された高速カウンタユニット710は基本筐体ユニット100B内の第一の高速カウンタ回路121に直結割付入力され、2台目に接続された高速カウンタユニット710は基本筐体ユニット100B内の第二の高速カウンタ回路122に直結割付入力される。
また、高速カウンタユニット710の後段に高速パルス出力ユニット720が接続されたときには、高速パルス出力ユニット720の第二の相手コネクタ772bの第三・第四グループの信号線723・724を基本筐体ユニット100B内の第一・第二の高速パルス出力回路123・124に接続するようになっている。
高速パルス出力ユニット720も同様であり、第二の相手コネクタ772bの第四グループの信号線724は第二の中継拡張接続コネクタ772aの第三グループの位置に交叉接続されていて、最初に接続された高速パルス出力ユニット720は基本筐体ユニット100B内の第一の高速パルス出力回路123に直結割付接続され、2台目に接続された高速パルス出力ユニット720は基本筐体ユニット100B内の第二の高速高速パルス出力回路124に直結割付接続される。
また、高速パルス出力ユニット720の後段に高速カウンタユニット710が接続されたときには、高速カウンタユニット710の第二の相手コネクタ771bの第一・第二グループの信号線711・712を基本筐体ユニット100B内の第一・第二の高速カウンタ回路121・122に接続するようになっている。
As a result, the first connected high-speed counter unit 710 is directly assigned and input to the first high-speed counter circuit 121 in the basic chassis unit 100B, and the second connected high-speed counter unit 710 is the basic chassis unit 100B. Directly assigned to the second high-speed counter circuit 122.
When the high-speed pulse output unit 720 is connected to the subsequent stage of the high-speed counter unit 710, the signal lines 723 and 724 of the third and fourth groups of the second mating connector 772b of the high-speed pulse output unit 720 are connected to the basic casing unit. The first and second high-speed pulse output circuits 123 and 124 in 100B are connected.
The same applies to the high-speed pulse output unit 720. The signal line 724 of the fourth group of the second mating connector 772b is cross-connected to the position of the third group of the second relay expansion connection connector 772a and is connected first. The high-speed pulse output unit 720 is directly connected and connected to the first high-speed pulse output circuit 123 in the basic casing unit 100B, and the second high-speed pulse output unit 720 is connected to the second high-speed pulse output unit 720 in the basic casing unit 100B. The high-speed and high-speed pulse output circuit 124 is directly connected and connected.
When the high-speed counter unit 710 is connected to the rear stage of the high-speed pulse output unit 720, the first and second group signal lines 711 and 712 of the second mating connector 771b of the high-speed counter unit 710 are connected to the basic housing unit 100B. The first and second high-speed counter circuits 121 and 122 are connected.

以上の説明で明らかなとおり、この発明の実施の形態2によるプログラマブルコントローラは、図5・図6に示すとおりマイクロプロセッサ110と当該マイクロプロセッサ110と協働するプログラムメモリ118とデバイス情報を記憶するデバイスメモリ119とを有するCPU基板101を収納した基本筐体ユニット100Bを備えると共に、少なくとも前記基本筐体ユニット100Bに内蔵されるか、又は前記基本筐体ユニット100Bの第一の端面位置181に設置される増設筐体ユニット300に内蔵されて、前記マイクロプロセッサ110に接続される入出力インタフェース回路基板103・303とを備えたユニット形プログラマブルコントローラとなっている。
前記基本筐体ユニット100Bの第二の端面位置182には前記マイクロプロセッサ110に接続された機能系統の異なる第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170aが併設され、前記第一の拡張接続コネクタ160a又は第二の拡張接続コネクタ170aには第一の拡張筐体ユニット610・620・630に内蔵された第一の拡張機能基板619・629・639、又は第二の拡張筐体ユニット710・720に内蔵された第二の拡張機能基板719・729のいずれであっても選択接続することができる。
As is apparent from the above description, the programmable controller according to the second embodiment of the present invention includes a microprocessor 110, a program memory 118 that cooperates with the microprocessor 110, and a device that stores device information, as shown in FIGS. A basic casing unit 100B that houses a CPU board 101 having a memory 119, and is built in at least the basic casing unit 100B or installed at a first end surface position 181 of the basic casing unit 100B. This is a unit-type programmable controller including input / output interface circuit boards 103 and 303 that are built in the additional enclosure unit 300 and connected to the microprocessor 110.
At the second end surface position 182 of the basic casing unit 100B, a first expansion connection connector 160a and a second expansion connection connector 170a having different functional systems connected to the microprocessor 110 are provided side by side, The extension connection connector 160a or the second extension connection connector 170a includes the first extension function board 619, 629, 639 incorporated in the first extension casing unit 610/620/630, or the second extension casing unit. Any of the second extended function boards 719 and 729 built in the 710 and 720 can be selectively connected.

前記第二の拡張接続コネクタ170aは高速処理回路125を介して前記マイクロプロセッサ110にバス接続されていると共に、前記第二の拡張接続コネクタ170aに接続される第二の拡張機能基板719・729には高速処理インタフェース回路715a・725bと外部接続用の入出力端子716・726とが設けられていて、前記マイクロプロセッサ110は前記高速処理回路125と前記第二の拡張機能基板719・729を介して外部機器との間で高速入出力信号の授受を行なうものとなっている。
従って、マザーボードを持たないユニット形プログラマブルコントローラにおいて、基本筐体ユニットの第一端面位置に接続される入出力の増設筐体ユニット以外に、さまざまな特殊機能を持つ異種の拡張機能筐体を基本筐体ユニットの第二の端面位置に選択接続することができるので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
また、第一・第二の拡張筐体ユニットは相互に異なる信号種別のものに分類しておくことにより、少ない信号線数によって多様な拡張機能を選択使用することができる特徴がある。
特に、高速パルス信号に関する信号線を他の信号線から分離して、ノイズ耐性を向上することができる特徴がある。
The second expansion connector 170a is bus-connected to the microprocessor 110 via the high-speed processing circuit 125, and is connected to the second expansion function boards 719 and 729 connected to the second expansion connector 170a. Is provided with high-speed processing interface circuits 715a and 725b and input / output terminals 716 and 726 for external connection. The microprocessor 110 is connected to the high-speed processing circuit 125 and the second extended function board 719 and 729. It exchanges high-speed I / O signals with external devices.
Therefore, in a unit-type programmable controller that does not have a motherboard, in addition to the input / output additional enclosure unit connected to the position of the first end surface of the basic enclosure unit, different types of extended function enclosures with various special functions can be used. Since it can be selectively connected to the position of the second end face of the body unit, there is a feature that the function of the programmable controller can be expanded according to the application with a small and inexpensive configuration.
In addition, the first and second extension housing units are classified into those having different signal types, so that various extension functions can be selectively used with a small number of signal lines.
In particular, there is a feature that noise immunity can be improved by separating a signal line related to a high-speed pulse signal from other signal lines.

前記高速処理回路125は高速カウンタ回路121・122を包含すると共に、前記第二の拡張機能基板719内の高速処理インタフェース回路は少なくともラインレシーバを含む高速パルス入力信号用の入力信号インタフェース回路715aとなっている。
前記マイクロプロセッサ110は前記高速カウンタ121・122によって計数された高速パルス入力信号の計数現在値の読出機能と、比較データの設定機能、比較結果の読出機能、計数現在値の初期設定機能の少なくとも一つである書込・読出機能を備えている。
当該第二の拡張筐体ユニット710は前記マイクロプロセッサ110が前記第二の拡張機能基板719と高速処理回路125とを介して外部機器が発生する高速パルスを計数する高速カウンタユニットを構成するものとなっている。
従って、マイクロプロセッサ自体では処理不可能な高速信号の計数を、専用ハードウエアで構成された高速カウンタによって小型安価に対処することができる特徴がある。
The high-speed processing circuit 125 includes high-speed counter circuits 121 and 122, and the high-speed processing interface circuit in the second extended function board 719 is an input signal interface circuit 715a for high-speed pulse input signals including at least a line receiver. ing.
The microprocessor 110 has at least one of a reading function of a current count value of a high-speed pulse input signal counted by the high-speed counters 121 and 122, a setting function of comparison data, a reading function of a comparison result, and an initial setting function of a counting current value. A write / read function is provided.
The second expansion casing unit 710 constitutes a high-speed counter unit that the microprocessor 110 counts high-speed pulses generated by an external device via the second extended function board 719 and the high-speed processing circuit 125. It has become.
Therefore, the high-speed signal counting that cannot be processed by the microprocessor itself can be dealt with in a small and inexpensive manner by a high-speed counter constituted by dedicated hardware.

前記高速処理回路125は高速パルス出力回路123・124を包含すると共に、前記第二の拡張機能基板729内の高速処理インタフェース回路は少なくともラインドライバを含む高速パルス出力信号用の出力信号インタフェース回路725bとなっている。
前記マイクロプロセッサ110は前記高速パルス出力回路123・124に対してパルス発生周波数の設定機能、パルス発生総数の設定機能、パルス発生完了信号の読出機能、パルスデューティの設定機能の少なくとも一つである書込・読出機能を備えている。
当該第二の拡張筐体ユニット720は前記マイクロプロセッサ110が前記第二の拡張機能基板729と高速処理回路125とを介して外部機器に対して高速パルスを供給する高速パルス出力ユニットを構成するものとなっている。
従って、マイクロプロセッサ自体では処理不可能な高速パルス信号の発生を、専用ハードウエアで構成されたパルス出力回路によって小型安価に対処することができる特徴がある。
The high-speed processing circuit 125 includes high-speed pulse output circuits 123 and 124, and the high-speed processing interface circuit in the second extended function board 729 includes an output signal interface circuit 725b for high-speed pulse output signals including at least a line driver; It has become.
The microprocessor 110 has at least one of a pulse generation frequency setting function, a pulse generation total number setting function, a pulse generation completion signal reading function, and a pulse duty setting function for the high-speed pulse output circuits 123 and 124. It has a read / write function.
The second expansion housing unit 720 constitutes a high-speed pulse output unit in which the microprocessor 110 supplies high-speed pulses to an external device via the second extended function board 729 and the high-speed processing circuit 125. It has become.
Therefore, there is a feature that generation of a high-speed pulse signal that cannot be processed by the microprocessor itself can be dealt with in a small and inexpensive manner by a pulse output circuit constituted by dedicated hardware.

前記第二の拡張機能基板719が高速カウンタユニット710を構成するものである場合、前記第二の相手コネクタ771bに含まれる第一グループの信号線711は入力信号インタフェース回路715aを介して外部接続用の入出力端子716に接続される。
前記第二の中継拡張接続コネクタ771aの第一グループには前記第二の相手コネクタ771bに含まれる第二グループの信号線712を交叉接続し、前記第二の中継拡張接続コネクタ771aの第二グループは未接続とし、前記第二の中継拡張接続コネクタ771aの第三・第四グループは前記第二の相手コネクタ771bに含まれる第三・第四グループの信号線713・714がそのまま接続される。
前記高速カウウンタユニット710の後段に接続される第二の拡張機能基板719が再び高速カウンタユニット710を構成するものである場合には、当該第二の拡張機能基板719は前記第二の拡張接続コネクタ170aの中の第二グループの信号線に対応した高速処理インタフェースとして使用されるようになっている。
従って、高速カウンタユニットが重複使用されたときに、簡単に両者を識別してマイクロプロセッサと交信することができる特徴がある。
When the second extended function board 719 constitutes the high-speed counter unit 710, the first group of signal lines 711 included in the second mating connector 771b are for external connection via the input signal interface circuit 715a. Are connected to the input / output terminal 716.
A second group of signal lines 712 included in the second mating connector 771b are cross-connected to the first group of the second relay expansion connection connector 771a, and the second group of the second relay expansion connection connector 771a Are not connected, and the third and fourth groups of signal lines 713 and 714 included in the second mating connector 771b are directly connected to the third and fourth groups of the second relay expansion connection connector 771a.
When the second extended function board 719 connected to the subsequent stage of the high-speed counter unit 710 constitutes the high-speed counter unit 710 again, the second extended function board 719 is connected to the second extended connection board 719. It is used as a high-speed processing interface corresponding to the second group of signal lines in the connector 170a.
Therefore, when the high-speed counter unit is used repeatedly, both can be easily identified and communicated with the microprocessor.

前記第二の拡張機能基板729が高速パルス出力ユニット720を構成するものである場合、前記第二の相手コネクタ772bに含まれる第三グループの信号線723は出力信号インタフェース回路725bを介して外部接続用の入出力端子726に接続される。
前記第二の中継拡張接続コネクタ772aの第三グループには前記第二の相手コネクタ772bに含まれる第四グループの信号線724を交叉接続し、前記第二の中継拡張接続コネクタ772aの第四グループは未接続とし、前記第二の中継拡張接続コネクタ772aの第一・第二グループは前記第二の相手コネクタ772bに含まれる第一・第二グループの信号線721・722がそのまま接続される。
高速パルス出力ユニット720の後段に接続される第二の拡張機能基板729が再び高速パルス出力ユニット720を構成するものである場合には、当該第二の拡張機能基板729は前記第二の拡張接続コネクタ170aの中の第四グループの信号線に対応した高速処理インタフェースとして使用されるようになっている。
従って、高速パルス出力ユニットが重複使用されたときに、簡単に両者を識別してマイクロプロセッサと交信することができる特徴がある。
When the second extended function board 729 constitutes the high-speed pulse output unit 720, the third group of signal lines 723 included in the second mating connector 772b are externally connected via the output signal interface circuit 725b. Connected to the input / output terminal 726.
A fourth group of signal lines 724 included in the second mating connector 772b is cross-connected to a third group of the second relay expansion connection connector 772a, and a fourth group of the second relay expansion connection connector 772a is cross-connected. Are not connected, and the first and second groups of the second relay expansion connector 772a are connected to the first and second group signal lines 721 and 722 included in the second mating connector 772b as they are.
When the second extended function board 729 connected to the subsequent stage of the high-speed pulse output unit 720 constitutes the high-speed pulse output unit 720 again, the second extended function board 729 is the second extended connection board. It is used as a high-speed processing interface corresponding to the fourth group of signal lines in the connector 170a.
Therefore, when the high-speed pulse output unit is used redundantly, both can be easily identified and communicated with the microprocessor.

前記第二の拡張機能基板719・729が前記高速カウンタユニット710又は高速パルス出力ユニット720を構成するものである場合、当該第二の拡張機能基板719・729は前記基本筐体ユニット100Bに設けられた第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170aに接続される第一の相手コネクタ761b・762b及び第二の相手コネクタ771b・772bの両方を備えている。
また、前記第一の拡張接続コネクタ160aと同じコネクタである第一の中継拡張接続コネクタ761a・762aが前記第一の相手コネクタ761b・762bの反対面に設けられ、当該第一の相手コネクタ761b・762bに接続される信号線はそのまま当該第一の中継拡張接続コネクタ761a・762aに接続され、前記第一・第二の拡張機能基板619・629・639、719・729が共用されるときには、前記第一の拡張機能基板619・629・639は前記第二の拡張機能基板719・729に設けられた第一の中継拡張接続コネクタ761a・762aを介して前記マイクロプロセッサ110に接続されるようになっている。
従って、異種の拡張機能を共用することができると共に、第一の拡張機能基板には第二の相手コネクタや第二の中継拡張接続コネクタが設けられていないので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
また、第一・第二の拡張筐体ユニットが共用される場合には、高速信号を取り扱う第二の拡張機能ユニットは基本筐体ユニット側に設けられるので信号配線長が短くなり、耐ノイズ性が悪化しない特徴がある。
In the case where the second extended function board 719/729 constitutes the high-speed counter unit 710 or the high-speed pulse output unit 720, the second extended function board 719/729 is provided in the basic casing unit 100B. In addition, both the first mating connectors 761b and 762b and the second mating connectors 771b and 772b connected to the first expansion connector 160a and the second expansion connector 170a are provided.
Further, first relay expansion connection connectors 761a and 762a, which are the same connectors as the first expansion connection connector 160a, are provided on the opposite surface of the first mating connector 761b and 762b, and the first mating connector 761b The signal line connected to 762b is directly connected to the first relay extension connection connector 761a / 762a, and when the first and second extension function boards 619/629/639, 719/729 are shared, The first extended function boards 619, 629 and 639 are connected to the microprocessor 110 via the first relay extension connection connectors 761a and 762a provided on the second extended function boards 719 and 729. ing.
Therefore, different types of extension functions can be shared, and the second extension connector and the second relay extension connection connector are not provided on the first extension function board. Therefore, there is a feature that the function of the programmable controller can be expanded.
In addition, when the first and second expansion housing units are shared, the second expansion function unit that handles high-speed signals is provided on the basic housing unit side, so the signal wiring length is shortened and noise resistance is improved. There is a feature that does not deteriorate.

実施の形態3
以下、この発明の実施の形態3による第一の拡張部分の回路ブロック図である図7について説明する。
なお、この実施の形態3は前述した実施の形態1のものの回路構成に関するものであると共に、基本筐体ユニット部分は実施の形態2における図5と同じ構成となっていて、同一符号は同一又は相当部分を示している。
図7において、基本筐体ユニット100Bの第一の拡張接続コネクタ160a又は第二の拡張筐体ユニットの第一の中継拡張接続コネクタ761a・762aに接続されるシリアル通信ユニット610は、第一の拡張機能基板619を備え、第一の拡張機能基板619には通信コネクタ616と、第一の拡張接続コネクタ160a又は第一の中継拡張接続コネクタ761a・762aに接続される第一の相手コネクタ661bと、後段接続用の第一の中継拡張接続コネクタ661aとが実装されている。
第一の相手コネクタ661bには第一から第三グループの信号線611〜613が接続されており、第一グループの信号線611には通信コネクタ616から通信用インタフェース回路となるラインドライバ・レシーバ615bと光絶縁回路615aを介して通信用シリアル信号が入出力され、基本筐体ユニット100B内の直並列変換器115に接続されるようになっている。
Embodiment 3
A circuit block diagram of a first extension portion according to Embodiment 3 of the present invention will be described below with reference to FIG.
The third embodiment relates to the circuit configuration of the first embodiment described above, and the basic casing unit portion has the same configuration as FIG. 5 in the second embodiment, and the same reference numerals are the same or The corresponding part is shown.
In FIG. 7, the serial communication unit 610 connected to the first expansion connection connector 160a of the basic housing unit 100B or the first relay expansion connection connectors 761a and 762a of the second expansion housing unit has the first expansion A functional board 619, the first extended functional board 619 includes a communication connector 616 and a first mating connector 661b connected to the first extended connector 160a or the first relay extended connector 761a and 762a; A first relay expansion connection connector 661a for subsequent connection is mounted.
First to third group signal lines 611 to 613 are connected to the first mating connector 661b, and the line driver / receiver 615b which becomes a communication interface circuit from the communication connector 616 to the first group of signal lines 611. The serial signal for communication is input / output via the optical isolation circuit 615a and connected to the serial / parallel converter 115 in the basic casing unit 100B.

なお、第一・第二グループの信号線611・612はは例えばRS232C又はRS485等の通信規格に基づく送受信回線と通信制御信号線とを包含している。
例えばトランス絶縁形DC/DCコンバータを用いた絶縁形定電圧電源回路617は基本筐体ユニット100Bから供給されたDC24V電源からDC5V電源を生成してラインドライバ・レシーバ615bと光絶縁回路615aの入力側素子である発光ダイオードや出力素子であるホトトランジスタに給電し、光絶縁回路615aの相手側となるホトトランジスタや発光ダイオードは基本筐体ユニット100Bから供給されたDC5V電源によって給電されるようになっている。
第一の相手コネクタ661bに接続される第二グループの信号線612は、第一の中継拡張接続コネクタ661aの第一グループの端子に接続されていて、シリアル通信ユニット610の後段に再び2台目のシリアル通信ユニット610が接続されたときには、この2台目のシリアル通信ユニット610は基本筐体ユニット100Bの第一の拡張接続コネクタ160aを介して直並列変換器116に接続されるようになっている。
第一の相手コネクタ661bに接続される第三グループの信号線613と電源線とはそのまま第一の中継拡張接続コネクタ661aに接続されている。
The first and second group signal lines 611 and 612 include a transmission / reception line and a communication control signal line based on a communication standard such as RS232C or RS485.
For example, the insulated constant voltage power supply circuit 617 using a transformer insulated DC / DC converter generates a DC5V power supply from the DC24V power supply supplied from the basic housing unit 100B, and inputs the line driver / receiver 615b and the optical insulation circuit 615a. Power is supplied to the light emitting diode as the element and the phototransistor as the output element, and the phototransistor and the light emitting diode as the counterpart of the optical isolation circuit 615a are supplied with power by the DC5V power source supplied from the basic casing unit 100B. Yes.
The second group of signal lines 612 connected to the first mating connector 661b is connected to the terminal of the first group of the first relay expansion connection connector 661a, and the second group signal line 612 is connected again after the serial communication unit 610. When the serial communication unit 610 is connected, the second serial communication unit 610 is connected to the serial-parallel converter 116 via the first expansion connection connector 160a of the basic casing unit 100B. Yes.
The third group of signal lines 613 and power supply lines connected to the first mating connector 661b are directly connected to the first relay expansion connector 661a.

シリアル通信ユニット610の後段に接続されたアナログ入力ユニット620は、第一の拡張機能基板629を備え、第一の拡張機能基板629には入力端子626と、第一の中継拡張接続コネクタ661aに接続される第一の相手コネクタ662bと、後段接続用の第一の中継拡張接続コネクタ662aとが実装されている。
第一の相手コネクタ662bに接続される第一・第二グループの信号線621・622と電源線とはそのまま第一の中継拡張接続コネクタ662aに接続されている。
第一の相手コネクタ662bに接続される第三グループの信号線623の内、シリアルデータ回線623aはそのまま第一の中継拡張接続コネクタ662aに接続されていると共に、直並列変換器628bのシリアル出力側に分岐接続されている。
アナログ入力端子626から入力された例えば4チャンネルのアナログ信号は、たとえば10ビット分解能の多チャンネルAD変換器625aによってデジタル変換され、光絶縁回路625bを介して直並列変換器628bの並列入力側に接続されている。
The analog input unit 620 connected to the subsequent stage of the serial communication unit 610 includes a first extended function board 629, which is connected to the input terminal 626 and the first relay extension connection connector 661a. A first mating connector 662b and a first relay expansion connection connector 662a for subsequent connection are mounted.
The signal lines 621 and 622 of the first and second groups connected to the first mating connector 662b and the power supply line are directly connected to the first relay extension connection connector 662a.
Of the third group of signal lines 623 connected to the first mating connector 662b, the serial data line 623a is directly connected to the first relay expansion connection connector 662a and is connected to the serial output side of the serial-parallel converter 628b. Branch connected to.
For example, a 4-channel analog signal input from the analog input terminal 626 is digitally converted by, for example, a 10-bit resolution multi-channel AD converter 625a, and connected to the parallel input side of the serial-parallel converter 628b via the optical isolation circuit 625b. Has been.

第一の相手コネクタ662bに接続される第三グループの信号線623の内、アドレス制御信号線623bはアドレスシフト回路628aを介して第一の中継拡張接続コネクタ662aに接続され、アドレス制御信号線623cとして後段に出力されるようになっている。
アドレスシフト回路628aは基本筐体ユニット100B内の中央演算処理素子111から制御されて、例えば最大で4台まで接続されるアナログ入出力ユニットのなかのどれか一つのアナログ入出力ユニットに対して順次シリアルデータ回線との交信を許可するためのものであって、直並列変換器628bは通信許可信号に応動してシリアルデータ回線623aに接続されて、基本筐体ユニット100B内の直並列変換器117とシリアル交信するようになっている。
Of the third group of signal lines 623 connected to the first mating connector 662b, the address control signal line 623b is connected to the first relay extension connection connector 662a via the address shift circuit 628a, and the address control signal line 623c. Is output to the subsequent stage.
The address shift circuit 628a is controlled by the central processing element 111 in the basic casing unit 100B, and sequentially, for example, one of the analog input / output units connected to a maximum of four analog input / output units. The serial-parallel converter 628b is connected to the serial data line 623a in response to the communication permission signal, and the serial-parallel converter 117 in the basic casing unit 100B is for permitting communication with the serial data line. And serial communication.

例えばトランス絶縁形DC/DCコンバータを用いた絶縁形定電圧電源回路627は基本筐体ユニット100Bの入出力端子132からアナログ入力端子626を経由して供給されたDC24V電源からDC5V電源を生成してAD変換器625aと光絶縁回路625bの入力側素子である発光ダイオードに給電し、光絶縁回路625bの出力側となるホトトランジスタや直並列変換器628b、アドレスシフト回路628aは第一の相手コネクタ662bから供給されたDC5V電源によって給電されるようになっている。
なお、DC24V電源をアナログ入力端子626から入力しているのは、多数のアナログ入力ユニット620が接続されたときに、第一の相手コネクタ662bや第一の中継拡張接続コネクタ662aの通電電流が過大となるのを防止するためである。
For example, the insulated constant voltage power circuit 627 using a transformer insulated DC / DC converter generates a DC 5V power from a DC 24V power supplied from the input / output terminal 132 of the basic chassis unit 100B via the analog input terminal 626. A phototransistor, a serial-parallel converter 628b, and an address shift circuit 628a on the output side of the optical isolation circuit 625b are supplied to the light emitting diode that is an input side element of the AD converter 625a and the optical isolation circuit 625b. The power is supplied by a DC5V power source supplied from.
Note that the 24V DC power is input from the analog input terminal 626 because the energization current of the first mating connector 662b and the first relay expansion connection connector 662a is excessive when many analog input units 620 are connected. This is to prevent this from occurring.

アナログ入力ユニット620の後段に接続されたアナログ出力ユニット630は、第一の拡張機能基板639を備え、第一の拡張機能基板639には出力端子636と、第一の中継拡張接続コネクタ662aに接続される第一の相手コネクタ663bと、後段接続用の第一の中継拡張接続コネクタ663aとが実装されている。
第一の相手コネクタ663bに接続される第一・第二グループの信号線631・632と電源線とはそのまま第一の中継拡張接続コネクタ663aに接続されている。
第一の相手コネクタ663bに接続される第三グループの信号線633の内、シリアルデータ回線633aはそのまま第一の中継拡張接続コネクタ663aに接続されていると共に、直並列変換器638bのシリアル入力側に分岐接続されている。
直並列変換器638bの並列出力側には光絶縁回路635aを介して例えば4チャンネルで10ビット分解能の多チャンネルDA変換器635bが接続され、DA変換器635bによってアナログ変換されたアナログ信号がアナログ出力端子636に出力されるようになっている。
The analog output unit 630 connected to the subsequent stage of the analog input unit 620 includes a first extended function board 639. The first extended function board 639 is connected to the output terminal 636 and the first relay extended connection connector 662a. The first mating connector 663b and the first relay expansion connection connector 663a for subsequent connection are mounted.
The first and second group signal lines 631 and 632 and the power supply line connected to the first mating connector 663b are directly connected to the first relay extension connection connector 663a.
Of the third group of signal lines 633 connected to the first mating connector 663b, the serial data line 633a is directly connected to the first relay expansion connection connector 663a and is connected to the serial input side of the serial-parallel converter 638b. Branch connected to.
For example, a 4-channel multi-channel DA converter 635b is connected to the parallel output side of the serial-parallel converter 638b via an optical isolation circuit 635a, and an analog signal converted into an analog signal by the DA converter 635b is output as an analog signal. The signal is output to the terminal 636.

第一の相手コネクタ663bに接続される第三グループの信号線633の内、アドレス制御信号線633bはアドレスシフト回路638aを介して第一の中継拡張接続コネクタ663aに接続され、アドレス制御信号線633cとして後段に出力されるようになっている。
アドレスシフト回路638aは基本筐体ユニット100B内の中央演算処理素子111から制御されて、例えば最大で4台まで接続されるアナログ入出力ユニットのなかのどれか一つのアナログ入出力ユニットに対して順次シリアルデータ回線との交信を許可するためのものであって、直並列変換器638bは通信許可信号に応動してシリアルデータ回線633aに接続されて、基本筐体ユニット100B内の直並列変換器117とシリアル交信するようになっている。
Of the third group of signal lines 633 connected to the first mating connector 663b, the address control signal line 633b is connected to the first relay extension connection connector 663a via the address shift circuit 638a, and the address control signal line 633c. Is output to the subsequent stage.
The address shift circuit 638a is controlled by the central processing element 111 in the basic casing unit 100B, and sequentially, for example, one analog input / output unit connected to a maximum of four analog input / output units. The serial-parallel converter 638b is connected to the serial data line 633a in response to the communication permission signal, and the serial-parallel converter 117 in the basic casing unit 100B is for permitting communication with the serial data line. And serial communication.

例えばトランス絶縁形DC/DCコンバータを用いた絶縁形定電圧電源回路637は基本筐体ユニット100Bの入出力端子132からアナログ出力端子636を経由して供給されたDC24V電源からDC5V電源を生成してDA変換器635bと光絶縁回路635aの出力側素子であるホトトランジスタに給電し、光絶縁回路635aの入力側となる発光ダイオードや直並列変換器638b、アドレスシフト回路638aは第一の相手コネクタ663bから供給されたDC5V電源によって給電されるようになっている。
なお、DC24V電源をアナログ出力端子636から入力しているのは、多数のアナログ出力ユニット630が接続されたときに、第一の相手コネクタ663bや第一の中継拡張接続コネクタ663aの通電電流が過大となるのを防止するためである。
For example, the insulated constant voltage power supply circuit 637 using a transformer insulated DC / DC converter generates a DC5V power from a DC24V power supplied from the input / output terminal 132 of the basic chassis unit 100B via the analog output terminal 636. The D / A converter 635b and the phototransistor that is the output side element of the optical isolation circuit 635a are supplied with power, and the light-emitting diode, the serial-parallel converter 638b, and the address shift circuit 638a that are the input side of the optical isolation circuit 635a The power is supplied by a DC5V power source supplied from.
The reason why the 24V DC power is input from the analog output terminal 636 is that when a large number of analog output units 630 are connected, the energization current of the first mating connector 663b and the first relay expansion connection connector 663a is excessive. This is to prevent this from occurring.

図5・図7のとおり構成されたものにおいて、シリアル通信ユニット610、アナログ入出力ユニット620・630には第二の相手コネクタは設けられておらず、これ等の第一の拡張筐体ユニット600の後段に第二の拡張筐体ユニット700を接続することはできない構成となっている。
しかし、これ等の第一の拡張筐体ユニット600は基本筐体ユニット100Bに直接接続されるか、第二の拡張筐体ユニット700の後段に接続されて混合使用が行なえるようになっている。
シリアル通信ユニット610の場合には、第一の相手コネクタ661bの第一グループの信号線611に対して通信インタフェース回路615bが接続され、第二グループの信号線612は第一の中継拡張接続コネクタ661aの第一グループの位置に交叉接続され、第三グループの信号線613はそのまま接続されている。
5 and 7, the serial communication unit 610 and the analog input / output units 620 and 630 are not provided with the second mating connector, and the first expansion housing unit 600 such as these is not provided. The second expansion housing unit 700 cannot be connected to the subsequent stage.
However, these first expansion housing units 600 are directly connected to the basic housing unit 100B or connected to the subsequent stage of the second expansion housing unit 700 so that they can be mixedly used. .
In the case of the serial communication unit 610, the communication interface circuit 615b is connected to the first group of signal lines 611 of the first mating connector 661b, and the second group of signal lines 612 is connected to the first relay expansion connector 661a. The signal lines 613 of the third group are connected as they are.

その結果、最初に接続されたシリアル通信ユニット610は基本筐体ユニット100B内の直並列変換器115に直結割付接続され、2台目に接続されたシリアル通信ユニット610は基本筐体ユニット100B内の直並列変換器116に直結割付接続される。
また、シリアル通信ユニット610の後段にアナログ入出力ユニット620・630が接続されたときには、アナログ入出力ユニット620・630の第一の相手コネクタ662b・663bの第三グループの信号線623・633を基本筐体ユニット100B内の直並列変換器117と中央演算処理素子111に接続するようになっている。
アナログ入出力ユニット620・630の場合は、基本筐体ユニット100B内の共通の直並列変換器117に対して順次切換え接続されることによって、少ない信号回線で多くのアナログ入出力ユニットを接続することができるようになっている。
なお、各種の第一の拡張筐体ユニット600の接続順序は自由であるが、第二の拡張筐体ユニット700と共用するときには、第一の拡張筐体ユニット600は第二の拡張筐体ユニット700の後段に接続する必要がある。
As a result, the serial communication unit 610 connected first is directly connected to the serial / parallel converter 115 in the basic chassis unit 100B, and the second serial communication unit 610 is connected to the serial chassis 100B in the basic chassis unit 100B. The direct-parallel converter 116 is directly connected and connected.
When the analog input / output unit 620/630 is connected to the subsequent stage of the serial communication unit 610, the signal lines 623/633 of the third group of the first mating connector 662b / 663b of the analog input / output unit 620/630 are basically used. The serial-parallel converter 117 and the central processing element 111 in the housing unit 100B are connected.
In the case of analog I / O units 620 and 630, many analog I / O units can be connected with a small number of signal lines by sequentially switching and connecting to the common serial / parallel converter 117 in the basic chassis unit 100B. Can be done.
Note that the connection order of the various first extended enclosure units 600 is arbitrary, but when the first extended enclosure unit 600 is shared with the second extended enclosure unit 700, the first extended enclosure unit 600 is the second extended enclosure unit. It is necessary to connect to the latter stage of 700.

以上の説明で明らかなとおり、この発明の実施形態3によるプログラマブルコントローラは、図5・図7に示すとおりマイクロプロセッサ110と当該マイクロプロセッサ110と協働するプログラムメモリ118とデバイス情報を記憶するデバイスメモリ119とを有するCPU基板101を収納した基本筐体ユニット100Bを備えると共に、少なくとも前記基本筐体ユニット100Bに内蔵されるか、又は前記基本筐体ユニット100Bの第一の端面位置181に設置される増設筐体ユニット300に内蔵されて、前記マイクロプロセッサ110に接続される入出力インタフェース回路基板103・303とを備えたユニット形プログラマブルコントローラとなっている。
前記基本筐体ユニット100Bの第二の端面位置182には前記マイクロプロセッサ110に接続された機能系統の異なる第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170aが併設され、前記第一の拡張接続コネクタ160a又は第二の拡張接続コネクタ170aには第一の拡張筐体ユニット610・620・630に内蔵された第一の拡張機能基板619・629・639、又は第二の拡張筐体ユニット710・720に内蔵された第二の拡張機能基板719・729のいずれであっても選択接続することができる。
As is apparent from the above description, the programmable controller according to the third embodiment of the present invention includes a microprocessor 110, a program memory 118 that cooperates with the microprocessor 110, and a device memory that stores device information, as shown in FIGS. 119 and a basic casing unit 100B housing a CPU substrate 101, and at least built in the basic casing unit 100B or installed at a first end surface position 181 of the basic casing unit 100B. It is a unit-type programmable controller provided with the input / output interface circuit boards 103 and 303 that are built in the additional enclosure unit 300 and connected to the microprocessor 110.
At the second end surface position 182 of the basic casing unit 100B, a first expansion connection connector 160a and a second expansion connection connector 170a having different functional systems connected to the microprocessor 110 are provided side by side, The extension connection connector 160a or the second extension connection connector 170a includes the first extension function board 619, 629, 639 incorporated in the first extension casing unit 610/620/630, or the second extension casing unit. Any of the second extended function boards 719 and 729 built in the 710 and 720 can be selectively connected.

前記第一の拡張接続コネクタ160aは前記マイクロプロセッサ110のシリアル通信ポートに接続されていると共に、前記第一の拡張接続コネクタ160aに接続される第一の拡張機能基板619・629・639にはシリアルインタフェース回路と外部接続用の通信コネクタまたは入出力端子とが設けられていて、前記マイクロプロセッサ110はシリアル通信回路を介して前記第一の拡張機能基板619・629・639との交信を行なうようになっている。
従って、マザーボードを持たないユニット形プログラマブルコントローラにおいて、基本筐体ユニットの第一端面位置に接続される入出力の増設筐体ユニット以外に、さまざまな特殊機能を持つ異種の拡張機能筐体を基本筐体ユニットの第二の端面位置に選択接続することができるので、小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
また、第一・第二の拡張筐体ユニットは相互にことなる信号種別のものとして分類しておくことにより、少ない信号線数によって多様な拡張機能を選択使用することができる特徴がある。
特に、第一の拡張接続コネクタの信号線数を削減できると共に、シリアル通信接続された多様な拡張筐体ユニットを選択使用することができる特徴がある。
The first expansion connector 160a is connected to the serial communication port of the microprocessor 110, and the first expansion function boards 619, 629, and 639 connected to the first expansion connector 160a are serial. An interface circuit and a communication connector or input / output terminal for external connection are provided, and the microprocessor 110 communicates with the first extended function board 619, 629, 639 via a serial communication circuit. It has become.
Therefore, in a unit-type programmable controller that does not have a motherboard, in addition to the input / output additional enclosure unit connected to the position of the first end surface of the basic enclosure unit, different types of extended function enclosures with various special functions can be used. Since it can be selectively connected to the position of the second end face of the body unit, there is a feature that the function of the programmable controller can be expanded according to the application with a small and inexpensive configuration.
In addition, the first and second expansion housing units are classified as having different signal types, so that various expansion functions can be selectively used with a small number of signal lines.
In particular, the number of signal lines of the first extension connection connector can be reduced, and various extension case units connected by serial communication can be selectively used.

前記第一の拡張機能基板619に設けられるシリアルインタフェース回路は、少なくとも前記外部接続用の通信コネクタ616と接続されるラインドライバとラインレシーバとを包含した通信用インタフェース回路615bとなっていて、当該第一の拡張筐体ユニット610は前記マイクロプロセッサ110が前記第一の拡張機能基板619を介して外部機器との間でシリアル通信情報の交信を行なうシリアル通信ユニットを構成するものとなっている。
従って、マイクロプロセッサと直結された簡易なシリアル通信ユニットを用途に応じて拡張接続することができる特徴がある。
The serial interface circuit provided on the first extended function board 619 is a communication interface circuit 615b including a line driver and a line receiver connected to at least the communication connector 616 for external connection. One expansion housing unit 610 constitutes a serial communication unit in which the microprocessor 110 communicates serial communication information with an external device via the first extended function board 619.
Accordingly, there is a feature that a simple serial communication unit directly connected to the microprocessor can be expanded and connected depending on the application.

前記第一の拡張機能基板629・639に設けられるシリアルインタフェース回路は、AD変換器625aと直並列変換器628b又はDA変換器635bと直並列変換器638bの少なくとも一方を包含し、当該第一の拡張筐体ユニット620・630は前記マイクロプロセッサ110が前記第一の拡張機能基板629・639を介して外部機器との間でアナログ信号の交信を行なうアナログ入力ユニット又はアナログ出力ユニットを構成するものとなっている。
従って、特に入出力が高速変化しない一般のアナログ信号において、シリアル信号によってマイクロプロセッサと交信することによって信号線数を削減し、用途に応じてアナログ入出力ユニットを拡張接続することができる特徴がある。
The serial interface circuit provided on the first extended function substrate 629 or 639 includes at least one of an AD converter 625a and a serial-parallel converter 628b or a DA converter 635b and a serial-parallel converter 638b, Expansion housing units 620 and 630 constitute an analog input unit or an analog output unit in which the microprocessor 110 communicates an analog signal with an external device via the first extended function board 629 and 639. It has become.
Therefore, in general analog signals in which input / output does not change at high speed, the number of signal lines can be reduced by communicating with the microprocessor by serial signals, and the analog input / output units can be expanded and connected according to the application. .

前記第一の拡張機能基板619が前記シリアル通信ユニット610を構成するものである場合、前記第一の相手コネクタ661bに含まれる第一グループの信号線611は前記通信用インタフェース回路615bを介して外部接続用の通信コネクタ616に接続されている。
前記第一の中継拡張接続コネクタ661aの第一グループには前記第一の相手コネクタ661bに含まれる第二グループの信号線612を交叉接続し、前記第一の中継拡張接続コネクタ661aの第二グループは未接続とし、前記第一の中継拡張接続コネクタ661aの第三グループは前記第一の相手コネクタ661bに含まれる第三グループの信号線613がそのまま接続される。
前記シリアル通信ユニット610の後段に接続される第一の拡張機能基板619が再びシリアル通信ユニット610である場合には当該第一の拡張機能基板619は前記第一の拡張接続コネクタ160aの中の第二グループの信号線に対応したシリアル通信ユニットとして使用されるものとなっている。
従って、同種の拡張筐体ユニットが重複使用されたときに、簡単に両者を識別してマイクロプロセッサと直接交信することができる特徴がある。
When the first extended function board 619 constitutes the serial communication unit 610, the first group of signal lines 611 included in the first mating connector 661b is externally connected via the communication interface circuit 615b. It is connected to a communication connector 616 for connection.
A second group of signal lines 612 included in the first mating connector 661b is cross-connected to the first group of the first relay expansion connection connector 661a, and the second group of the first relay expansion connection connector 661a. Is not connected, and the third group signal line 613 included in the first mating connector 661b is connected to the third group of the first relay expansion connection connector 661a as it is.
When the first extension function board 619 connected to the subsequent stage of the serial communication unit 610 is the serial communication unit 610 again, the first extension function board 619 is connected to the first extension connection connector 160a. It is used as a serial communication unit corresponding to two groups of signal lines.
Therefore, when the same type of expansion housing unit is used repeatedly, there is a feature that both can be easily identified and directly communicated with the microprocessor.

前記第一の拡張機能基板629・639が前記アナログ入出力ユニット620・630を構成するものである場合、前記第一の相手コネクタ662b・663bに含まれる第一・第二・第三グループの信号線621・622・623、631・632・633はそのままの対応関係で第一の中継拡張接続コネクタ662a・663aに接続される。
前記第三グループの信号線623・633はシリアルデータ回線623a・633aに加えて複数のアナログ入出力ユニット620・630に対するアドレス指定用のアドレス制御信号線623b・633bを順送り信号として包含している。
従って、少ない信号線数で多数のアナログ信号を取り扱うことができる特徴がある。
When the first extended function boards 629 and 639 constitute the analog input / output units 620 and 630, signals of the first, second, and third groups included in the first mating connectors 662b and 663b The wires 621, 622, 623, 631, 632, and 633 are connected to the first relay extension connection connectors 662a and 663a in the corresponding relationship as they are.
In addition to the serial data lines 623a and 633a, the third group of signal lines 623 and 633 include address control signal lines 623b and 633b for addressing a plurality of analog input / output units 620 and 630 as forward signals.
Therefore, there is a feature that a large number of analog signals can be handled with a small number of signal lines.

前記第二の拡張機能基板719・729は前記基本筐体ユニット100Bに設けられた第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170aに接続される第一の相手コネクタ761b・762b及び第二の相手コネクタ771b・772bの両方を備えている。
また、前記第一の拡張接続コネクタ160aと同じコネクタである第一の中継拡張接続コネクタ761a・762aが前記第一の相手コネクタ761b・762bの反対面に設けられ、当該第一の相手コネクタ761b・762bに接続される信号線はそのまま当該第一の中継拡張接続コネクタ761a・762aに接続されている。
前記第一の拡張機能基板619・629・639は前記基本筐体ユニット100Bに設けられた第一の拡張接続コネクタ160aに接続される第一の相手コネクタ661b・662b・663bを備えているが、第二の拡張接続コネクタ170aに接続される第二の相手コネクタは備えていない。
前記第一・第二の拡張機能基板619・629・639、719・729が共用されるときには、前記第一の拡張機能基板619・629・639は前記第二の拡張機能基板719・729に設けられた第一の中継拡張接続コネクタ761a・762aを介して前記マイクロプロセッサ110に接続されるようになっている。
従って、異種の拡張機能を共用することができると共に、第二の拡張機能ユニットよりも多数の台数の接続が可能となる第一の拡張機能ユニットには第二の相手コネクタや第二の中継拡張接続コネクタが設けられていないので、全体として小型安価な構成で用途に応じてプログラマブルコントローラの機能拡張を図ることができる特徴がある。
The second extension function boards 719 and 729 are connected to the first extension connection connector 160a and the second extension connection connector 170a provided in the basic casing unit 100B, and the first mating connectors 761b and 762b and the second extension connection boards 170a and 729b. It has both second mating connectors 771b and 772b.
Further, first relay expansion connection connectors 761a and 762a, which are the same connectors as the first expansion connection connector 160a, are provided on the opposite surface of the first mating connector 761b and 762b, and the first mating connector 761b The signal line connected to 762b is directly connected to the first relay expansion connection connector 761a and 762a.
The first extension function board 619, 629, 639 includes a first mating connector 661b, 662b, 663b connected to a first extension connector 160a provided in the basic casing unit 100B. A second mating connector connected to the second expansion connector 170a is not provided.
When the first and second extended function boards 619, 629, 639, 719, and 729 are shared, the first extended function boards 619, 629, and 639 are provided on the second extended function boards 719 and 729. It is connected to the microprocessor 110 through the first relay expansion connection connectors 761a and 762a.
Accordingly, different types of extension functions can be shared, and a larger number of units can be connected than the second extension function unit. Since the connection connector is not provided, there is a feature that the function of the programmable controller can be expanded according to the application with a small and inexpensive configuration as a whole.

実施の形態4.
以下、この発明の実施の形態4による基本部分の回路ブロック図である図8について説明する。
なお、この発明の実施の形態4は前述した実施の形態1のものの回路構成に関するものであり、また実施の形態2のものにおける基本部分を変更したものであって、図5との相違点を中心にして説明する。
図8において、基本筐体ユニット100Cには図5の基本筐体ユニット100Bと同様にCPU基板101、入出力インタフェース回路基板103などの各種プリント配線基板が内蔵されているが、中継接続基板150Bに代わって中継通信基板150Cが設けられていることだけが基本筐体ユニット100Bとは異なっている。
従って、CPU基板101にはマイクロプロセッサ110、プログラムメモリ118、デバイスメモリ119とビット演算回路120、高速処理回路125が実装されている。
マイクロプロセッサ110は中央演算処理素子111に対してバス接続されたシステムプログラムメモリであるマスクROM112、演算処理用のSRAMメモリ113、直並列変換器114〜117を包含し、直並列変換器114はプログラムコネクタ102を介して図示しないプログラム作成ツールとシリアル接続されるようになっている。
Embodiment 4 FIG.
The basic circuit block diagram according to the fourth embodiment of the present invention will be described below with reference to FIG.
The fourth embodiment of the present invention relates to the circuit configuration of the first embodiment described above, and is a modification of the basic part of the second embodiment, and is different from FIG. The explanation will be centered.
In FIG. 8, the basic chassis unit 100C contains various printed wiring boards such as the CPU board 101 and the input / output interface circuit board 103 as in the basic chassis unit 100B of FIG. The only difference is that the relay communication board 150C is provided instead of the basic chassis unit 100B.
Therefore, a microprocessor 110, a program memory 118, a device memory 119, a bit arithmetic circuit 120, and a high-speed processing circuit 125 are mounted on the CPU board 101.
The microprocessor 110 includes a mask ROM 112 which is a system program memory connected to the central processing element 111 by a bus, an SRAM memory 113 for arithmetic processing, and serial / parallel converters 114 to 117. The serial / parallel converter 114 is a program. The connector 102 is serially connected to a program creation tool (not shown) via the connector 102.

直並列変換器115は第一グループの信号線151と中継通信基板150Cに設けられたシリアル通信インタフェース回路であるラインドライバ・レシーバ155を介して通信コネクタ156に接続されている。
直並列変換器116に接続された第二グループの信号線152は第一の拡張接続コネクタ160aの第一グループの信号線の位置に交叉接続されている。
直並列変換器117は第三グループの信号線153を介して第一の拡張接続コネクタ160aに接続されているが、第三グループの信号線153には中央演算処理素子111に接続されたアドレス制御信号線が包含されている。
第二の拡張機能基板709を収納した第二の拡張筐体ユニット700は第一・第二の相手コネクタ760b・770bを介して基本筐体ユニット100Cの第一・第二の拡張接続コネクタ160a・170aに接続されている。
The serial / parallel converter 115 is connected to the communication connector 156 via a signal driver 151 of the first group and a line driver / receiver 155 which is a serial communication interface circuit provided on the relay communication board 150C.
The second group of signal lines 152 connected to the series-parallel converter 116 is cross-connected to the position of the first group of signal lines of the first expansion connector 160a.
The serial-to-parallel converter 117 is connected to the first extension connector 160a via the third group signal line 153, but the third group signal line 153 has an address control connected to the central processing element 111. A signal line is included.
The second expansion housing unit 700 containing the second expansion function board 709 is connected to the first and second expansion connection connectors 160a of the basic housing unit 100C via the first and second mating connectors 760b and 770b. Connected to 170a.

第一の拡張機能基板609を収納した第一の拡張筐体ユニット600は第一の相手コネクタ660bと第二の拡張筐体ユニット700の第一の中継拡張接続コネクタ760aを介して基本筐体ユニット100Cの第一の拡張接続コネクタ160aに接続されている。
第一の拡張機能基板609は第一の相手コネクタ660bに対応した後段接続用の第一の中継拡張接続コネクタ660aを備え、第二の拡張機能基板709は第二の相手コネクタ770bに対応した後段接続用の第二の中継拡張接続コネクタ770aを備えている。
入出力インタフェース回路基板303を収納した増設筐体ユニット300は増設相手コネクタ338bを介して基本筐体ユニット100Cの増設コネクタ138aに接続されている。
入出力インタフェース回路基板303は増設相手コネクタ338bに対応した後段接続用の中継増設コネクタ338aや入出力端子332を備えている。
The first extended housing unit 600 containing the first extended function board 609 is a basic housing unit via the first mating connector 660b and the first relay extended connection connector 760a of the second extended housing unit 700. It is connected to the 100C first expansion connector 160a.
The first extension function board 609 includes a first relay extension connection connector 660a for subsequent connection corresponding to the first mating connector 660b, and the second extension function board 709 is a latter stage corresponding to the second mating connector 770b. A second relay expansion connection connector 770a for connection is provided.
The expansion chassis unit 300 that houses the input / output interface circuit board 303 is connected to the expansion connector 138a of the basic chassis unit 100C via the expansion partner connector 338b.
The input / output interface circuit board 303 is provided with a relay expansion connector 338a and an input / output terminal 332 for subsequent connection corresponding to the expansion counterpart connector 338b.

図8のとおり構成されたものにおいて、基本筐体ユニット100Cに内蔵されたマイクロプロセッサ110は、入出力端子132・332から入力された操作スイッチや各種センサなどの入力信号の動作状態と、プログラムメモリ118に格納されているシーケンスプログラムに応動し、入出力端子132・332を介して各種アクチェータや表示機器等の電気負荷の駆動制御を行なう。
基本筐体ユニット100Cに内蔵された中継通信基板150Cは通信コネクタ156を介して制御盤内の他の機器との間で短距離のシリアル通信を行なうようになっており、このシリアル通信には直並列変換器115が使用されている。
この場合、第一の拡張接続コネクタ160aに接続可能なシリアル通信ユニット610は1台以下に限定されることになる。
ただし、マイクロプロセッサ110に直並列変換器を追加すればシリアル通信ユニット610を更に接続することも可能となるものである。
In the configuration configured as shown in FIG. 8, the microprocessor 110 incorporated in the basic casing unit 100C includes the operation state of input signals such as operation switches and various sensors input from the input / output terminals 132 and 332, and the program memory. In response to the sequence program stored in 118, drive control of electric loads such as various actuators and display devices is performed via the input / output terminals 132 and 332.
The relay communication board 150C built in the basic chassis unit 100C performs short-distance serial communication with other devices in the control panel via the communication connector 156. A parallel converter 115 is used.
In this case, the number of serial communication units 610 that can be connected to the first expansion connector 160a is limited to one or less.
However, if a serial-parallel converter is added to the microprocessor 110, the serial communication unit 610 can be further connected.

以上の説明で明らかなとおり、この発明の実施の形態4によるプログラマブルコントローラは、図8に示すとおりマイクロプロセッサ110と当該マイクロプロセッサ110と協働するプログラムメモリ118とデバイス情報を記憶するデバイスメモリ119とを有するCPU基板101を収納した基本筐体ユニット100Cを備えると共に、少なくとも前記基本筐体ユニット100Cに内蔵されるか、又は前記基本筐体ユニット100Cの第一の端面位置181に設置される増設筐体ユニット300に内蔵されて、前記マイクロプロセッサ110に接続される入出力インタフェース回路基板103・303とを備えたユニット形プログラマブルコントローラとなっている。
前記基本筐体ユニット100Cの第二の端面位置182には前記マイクロプロセッサ110に接続された機能系統の異なる第一の拡張接続コネクタ160a及び第二の拡張接続コネクタ170aが併設され、前記第一の拡張接続コネクタ160a又は第二の拡張接続コネクタ170aには第一の拡張筐体ユニット600に内蔵された第一の拡張機能基板609又は第二の拡張筐体ユニット700に内蔵された第二の拡張機能基板709のいずれであっても選択接続することができる。
前記第一の拡張接続コネクタ160aは前記マイクロプロセッサ110のシリアル通信ポートに接続されていると共に、前記第一の拡張接続コネクタ160aに接続される第一の拡張機能基板609にはシリアルインタフェース回路と外部接続用の通信コネクタまたは入出力端子とが設けられていて、前記マイクロプロセッサ110はシリアル通信回路を介して前記第一の拡張機能基板609との交信を行なうようになっている。
As is apparent from the above description, the programmable controller according to the fourth embodiment of the present invention includes a microprocessor 110, a program memory 118 that cooperates with the microprocessor 110, and a device memory 119 that stores device information, as shown in FIG. And a basic enclosure unit 100C containing a CPU board 101 having a built-in CPU, and at least a built-in enclosure installed in the basic enclosure unit 100C or installed at the first end surface position 181 of the basic enclosure unit 100C. It is a unit-type programmable controller that is built in the body unit 300 and includes input / output interface circuit boards 103 and 303 connected to the microprocessor 110.
At the second end surface position 182 of the basic casing unit 100C, a first expansion connection connector 160a and a second expansion connection connector 170a having different functional systems connected to the microprocessor 110 are provided side by side, The extension connection connector 160a or the second extension connection connector 170a has a first extension function board 609 built in the first extension housing unit 600 or a second extension built in the second extension housing unit 700. Any functional substrate 709 can be selectively connected.
The first extension connection connector 160a is connected to the serial communication port of the microprocessor 110, and the first extension function board 609 connected to the first extension connection connector 160a includes a serial interface circuit and an external device. A communication connector or input / output terminal for connection is provided, and the microprocessor 110 communicates with the first extended function board 609 through a serial communication circuit.

前記第二の拡張機能基板709において、前記第二の拡張接続コネクタ170aに接続される第二の相手コネクタ770bと当該第二の相手コネクタ770bに接続された第二の中継拡張接続コネクタ770aとは前記第二の拡張機能基板709の外周端部に設けられるのに対し、前記第一の拡張接続コネクタ160aに接続される第一の相手コネクタ760bと当該第一の相手コネクタ760bに接続された第一の中継拡張接続コネクタ760aとは前記第二の拡張機能基板709の中央寄りの位置に平行設置されていて、前記基本筐体ユニット100Cの第二の端面位置182の内部には中継通信基板150C(図8参照)又は中継接続基板150B(図5参照)のいずれか一方が内蔵されている。
前記中継通信基板150cには前記マイクロプロセッサ110に設けられた複数のシリアル通信ポートの一方に接続されたラインドライバ・レシーバによるシリアル通信インタフェース回路155と、外部接続用の通信コネクタ156とが設けられると共に、他方のシリアル通信ポートに接続された前記第一の拡張接続コネクタ160aが設けられている。
前記中継接続基板150B(図5参照)には前記第一の拡張接続コネクタ160aが設けられていると共に、当該第一の拡張接続コネクタ160aは前記マイクロプロセッサ110のシリアル通信ポートに接続されている。
前記中継通信基板150Cは前記基本筐体ユニット100C内部にオプション装備される簡易通信用基板であるのに対し、前記中継接続基板150Bは前記中継通信基板150Cを使用しない用途において電子回路部品を持たないダミー基板として機能するものとなっている。
従って、外部配線長が短い簡易な通信機能を手軽に基本筐体ユニット内にオプション装着することができる特徴がある。
In the second extended function board 709, the second mating connector 770b connected to the second mating connector 170a and the second relay expansion connector 770a connected to the second mating connector 770b The first mating connector 760b connected to the first mating connector 160a and the first mating connector 760b connected to the first mating connector 760b are provided at the outer peripheral end of the second extension function board 709. One relay expansion connection connector 760a is installed in parallel at a position near the center of the second extended function board 709, and the relay communication board 150C is located inside the second end face position 182 of the basic casing unit 100C. Either (see FIG. 8) or the relay connection board 150B (see FIG. 5) is incorporated.
The relay communication board 150c is provided with a serial communication interface circuit 155 by a line driver / receiver connected to one of a plurality of serial communication ports provided in the microprocessor 110, and a communication connector 156 for external connection. The first expansion connector 160a connected to the other serial communication port is provided.
The relay connection board 150B (see FIG. 5) is provided with the first expansion connection connector 160a, and the first expansion connection connector 160a is connected to a serial communication port of the microprocessor 110.
The relay communication board 150C is a simple communication board provided as an option inside the basic housing unit 100C, whereas the relay connection board 150B does not have an electronic circuit component in an application not using the relay communication board 150C. It functions as a dummy substrate.
Accordingly, there is a feature that a simple communication function with a short external wiring length can be easily installed as an option in the basic housing unit.

この発明の実施の形態1によるユニット形プログラマブルコントローラを示す外観図である。It is an external view which shows the unit type programmable controller by Embodiment 1 of this invention. この発明の実施の形態1によるユニット形プログラマブルコントローラのプリント基板を示す構成図である。It is a block diagram which shows the printed circuit board of the unit type programmable controller by Embodiment 1 of this invention. この発明の実施の形態1によるユニット形プログラマブルコントローラのコネクタを示す構成図である。It is a block diagram which shows the connector of the unit type programmable controller by Embodiment 1 of this invention. この発明の実施の形態1によるユニット形プログラマブルコントローラのユニット間の連結機構を示す構成図である。It is a block diagram which shows the connection mechanism between the units of the unit type programmable controller by Embodiment 1 of this invention. この発明の実施の形態2によるユニット形プログラマブルコントローラの回路ブロック図である。It is a circuit block diagram of the unit type programmable controller by Embodiment 2 of this invention. この発明の実施の形態2によるユニット形プログラマブルコントローラの第二の拡張部分を示す回路ブロック図である。It is a circuit block diagram which shows the 2nd expansion part of the unit type programmable controller by Embodiment 2 of this invention. この発明の実施の形態3によるユニット形プログラマブルコントローラの第一の拡張部分を示す回路ブロック図である。It is a circuit block diagram which shows the 1st expansion part of the unit type programmable controller by Embodiment 3 of this invention. この発明の実施の形態4によるユニット形プログラマブルコントローラの回路ブロック図である。It is a circuit block diagram of the unit type programmable controller by Embodiment 4 of this invention.

符号の説明Explanation of symbols

100A 基本筐体ユニット、101 CPU基板、103 入出力インタフェース回路基板、110 マイクロプロセッサ、118 プログラムメモリ、119 デバイスメモリ、140 定電圧電源回路、150A 中継基板、160a 第一の拡張接続コネクタ、170a 第二の拡張接続コネクタ、181 第一の端面位置、182 第二の端面位置、300a・300b 増設筐体ユニット、303 入出力インタフェース回路基板、600 第一の拡張筐体ユニット、610 シリアル通信ユニット、620 アナログ入力ユニット、630 アナログ出力ユニット、700 第二の拡張筐体ユニット、710 高速カウンタユニット、720 高速パルス力ユニット、619・629・639 第一の拡張機能基板、719・729 第二の拡張機能基板、661b・662b・663b 第一の相手コネクタ、661a・662a・663a 第一の中継拡張接続コネクタ、761b・762b 第一の相手コネクタ、761a・762a 第一の中継拡張接続コネクタ、771b・772b 第二の相手コネクタ、771a・772a 第二の中継拡張接続コネクタ 100A basic chassis unit, 101 CPU board, 103 I / O interface circuit board, 110 microprocessor, 118 program memory, 119 device memory, 140 constant voltage power supply circuit, 150A relay board, 160a first expansion connector, 170a second Expansion connection connector, 181 1st end face position, 182 2nd end face position, 300a / 300b expansion chassis unit, 303 I / O interface circuit board, 600 1st expansion chassis unit, 610 serial communication unit, 620 analog Input unit, 630 analog output unit, 700 second expansion housing unit, 710 high-speed counter unit, 720 high-speed pulse force unit, 619, 629, 639 first expansion function board, 719, 729 second expansion function board, 661b ・ 662b ・ 663b 1st mating connector, 661a ・ 662a ・ 663a 1st relay expansion connector, 761b ・ 762b 1st Hand connectors, 761a · 762a first relay expansion connector, 771b · 772b second mating connector, 771a · 772a second relay expansion connector

Claims (18)

マイクロプロセッサと当該マイクロプロセッサと協働するプログラムメモリとデバイス情報を記憶するデバイスメモリとを有するCPU基板を収納した基本筐体ユニットを備えると共に、少なくとも前記基本筐体ユニットに内蔵されるか、又は前記基本筐体ユニットの第一の端面位置に設置される増設筐体ユニットに内蔵されて、前記マイクロプロセッサに接続される入出力インタフェース回路基板とを備えたユニット形プログラマブルコントローラであって、前記基本筐体ユニットの第二の端面位置には前記マイクロプロセッサに接続された機能系統の異なる第一の拡張接続コネクタ及び第二の拡張接続コネクタが併設され、前記第一の拡張接続コネクタ又は第二の拡張接続コネクタには第一の拡張筐体ユニットに内蔵された第一の拡張機能基板、又は第二の拡張筐体ユニットに内蔵された第二の拡張機能基板のいずれであっても選択接続することができ、前記第一又は第二の拡張機能基板の一方は前記基本筐体ユニットに設けられた第一の拡張接続コネクタ及び第二の拡張接続コネクタに接続される第一の相手コネクタ及び第二の相手コネクタの両方を備えていると共に、前記第一又は第二の拡張機能基板が共用されるときには、前記第一又は第二の拡張機能基板の他方は前記第一又は第二の拡張機能基板の一方を介して基本筐体ユニットに接続されるものであることを特徴とするユニット形プログラマブルコントローラ。 A basic housing unit that houses a CPU board having a microprocessor, a program memory that cooperates with the microprocessor, and a device memory that stores device information, and is incorporated in at least the basic housing unit, or A unit-type programmable controller including an input / output interface circuit board that is built in an additional chassis unit installed at a first end face position of the basic chassis unit and is connected to the microprocessor. A second end face position of the body unit is provided with a first extension connection connector and a second extension connection connector having different functional systems connected to the microprocessor, and the first extension connection connector or the second extension connector. The first expansion machine built into the first expansion housing unit is connected to the connector. Either the board or the second extension function board built in the second extension casing unit can be selectively connected, and one of the first or second extension function boards is the basic casing. The first or second expansion function includes both a first mating connector and a second mating connector connected to a first expansion connector and a second expansion connector provided in the unit. When the board is shared, the other of the first or second extension function board is connected to the basic casing unit via one of the first or second extension function board. Unit type programmable controller. 前記第一・第二の拡張接続コネクタの少なくとも一方のコネクタと前記マイクロプロセッサとの間の接続関係は、介在された中継基板によって変更が可能であって、当該中継基板は前記基本筐体ユニットに内蔵されていて、基本筐体ユニットの外部から着脱可能に装着されていることを特徴とする請求項1に記載のユニット形プログラマブルコントローラ。 The connection relationship between at least one connector of the first and second extension connection connectors and the microprocessor can be changed by an intervening relay board, and the relay board is attached to the basic casing unit. The unit-type programmable controller according to claim 1, wherein the unit-type programmable controller is built-in and is detachably mounted from the outside of the basic housing unit. 前記第二の拡張筐体ユニットは複数台のものが順次従属接続され、前記第二の拡張機能基板には前記基本筐体ユニットの第一・第二の拡張接続コネクタに接続される第一・第二の相手コネクタと、次段に位置する第一・第二の拡張機能基板と接続される第一・第二の中継拡張接続コネクタが設けられていることを特徴とする
請求項1又は請求項2に記載のユニット形プログラマブルコントローラ。
A plurality of the second expansion housing units are sequentially connected in series, and the second expansion function board is connected to the first and second expansion connection connectors of the basic housing unit. The first or second relay expansion connection connector connected to the second mating connector and the first and second expansion function boards located in the next stage is provided. Item 3. The programmable programmable controller according to Item 2.
前記第一の拡張筐体ユニットは複数台のものが順次従属接続され、前記第一の拡張機能基板には前記基本筐体ユニットの第一の拡張接続コネクタ、又は前記第二の拡張機能ユニットの第一の中継拡張接続コネクタに接続される第一の相手コネクタと、次段に位置する第一の拡張機能基板と接続される第一の中継拡張接続コネクタが設けられていることを特徴とする請求項3に記載のユニット形プログラマブルコントローラ。 A plurality of the first extension housing units are sequentially connected in cascade, and the first extension connection board of the basic housing unit or the second extension function unit is connected to the first extension function board. A first mating connector to be connected to the first relay expansion connection connector and a first relay expansion connection connector to be connected to the first expansion function board located at the next stage are provided. The unit type programmable controller according to claim 3. 前記第一・第二の相手コネクタと第一・第二の中継拡張接続コネクタとは、前記第一・第二の拡張機能基板の表面側と裏面側に表面実装された一対の雄雌コネクタとなっていて、各表面実装コネクタは固定金具を介して前記第一の拡張機能基板又は第二の拡張機能基板に対して半田固定されると共に、前記第一・第二の拡張筐体ユニットの端面には位置決め嵌合部と連結固定機構とが設けられていることを特徴とする請求項1ないし4のいずれか1項に記載のユニット形プログラマブルコントローラ。 The first and second mating connectors and the first and second relay expansion connection connectors are a pair of male and female connectors surface-mounted on the front and back sides of the first and second expansion function boards. Each surface mount connector is soldered to the first extension function board or the second extension function board via a fixing bracket, and the end faces of the first and second extension housing units The unit-type programmable controller according to claim 1, further comprising a positioning fitting portion and a connection fixing mechanism. マイクロプロセッサと当該マイクロプロセッサと協働するプログラムメモリとデバイス情報を記憶するデバイスメモリとを有するCPU基板を収納した基本筐体ユニットを備えると共に、少なくとも前記基本筐体ユニットに内蔵されるか、又は前記基本筐体ユニットの第一の端面位置に設置される増設筐体ユニットに内蔵されて、前記マイクロプロセッサに接続される入出力インタフェース回路基板とを備えたユニット形プログラマブルコントローラであって、前記基本筐体ユニットの第二の端面位置には前記マイクロプロセッサに接続された機能系統の異なる第一の拡張接続コネクタ及び第二の拡張接続コネクタが併設され、前記第一の拡張接続コネクタ又は第二の拡張接続コネクタには第一の拡張筐体ユニットに内蔵された第一の拡張機能基板、又は第二の拡張筐体ユニットに内蔵された第二の拡張機能基板のいずれであっても選択接続することができ、前記第二の拡張接続コネクタは高速処理回路を介して前記マイクロプロセッサにバス接続されていると共に、前記第二の拡張接続コネクタに接続される第二の拡張機能基板には高速処理インタフェース回路と外部接続用の入出力端子とが設けられていて、前記マイクロプロセッサは前記高速処理回路と前記第二の拡張機能基板を介して外部機器との間で高速入出力信号の授受を行なうものであることを特徴とするユニット形プログラマブルコントローラ。 A basic housing unit that houses a CPU board having a microprocessor, a program memory that cooperates with the microprocessor, and a device memory that stores device information, and is incorporated in at least the basic housing unit, or A unit-type programmable controller including an input / output interface circuit board that is built in an additional chassis unit installed at a first end face position of the basic chassis unit and is connected to the microprocessor. A second end face position of the body unit is provided with a first extension connection connector and a second extension connection connector having different functional systems connected to the microprocessor, and the first extension connection connector or the second extension connector. The first expansion machine built into the first expansion housing unit is connected to the connector. Either the board or the second extension function board built in the second extension housing unit can be selectively connected, and the second extension connector is connected to the microprocessor via a high-speed processing circuit. And the second extension function board connected to the second extension connector is provided with a high-speed processing interface circuit and an input / output terminal for external connection. A unit-type programmable controller, wherein high-speed input / output signals are exchanged between the high-speed processing circuit and an external device via the second extended function board. 前記高速処理回路は高速カウンタ回路を包含すると共に、前記第二の拡張機能基板内の高速処理インタフェース回路は少なくともラインレシーバを含む高速パルス入力信号用の入力信号インタフェース回路となっていて、前記マイクロプロセッサは前記高速カウンタによって計数された高速パルス入力信号の計数現在値の読出機能と、比較データの設定機能、比較結果の読出機能、計数現在値の初期設定機能の少なくとも一つである書込・読出機能を備えていて、当該第二の拡張筐体ユニットは前記マイクロプロセッサが前記第二の拡張機能基板と高速処理回路とを介して外部機器が発生する高速パルスを計数する高速カウンタユニットを構成するものであることを特徴とする請求項6に記載のユニット形プログラマブルコントローラ。 The high-speed processing circuit includes a high-speed counter circuit, and the high-speed processing interface circuit in the second extended function board is an input signal interface circuit for a high-speed pulse input signal including at least a line receiver, and the microprocessor Is a write / read function that is at least one of a function for reading the current count value of the high-speed pulse input signal counted by the high-speed counter, a function for setting comparison data, a function for reading comparison results, and a function for initial setting of the current count value The second expansion casing unit has a function, and the microprocessor constitutes a high-speed counter unit that counts high-speed pulses generated by an external device via the second expansion function board and a high-speed processing circuit. The unit-type programmable controller according to claim 6, wherein the unit-type programmable controller is a controller. 前記高速処理回路は高速パルス出力回路を包含すると共に、前記第二の拡張機能基板内の高速処理インタフェース回路は少なくともラインドライバを含む高速パルス出力信号用の出力信号インタフェース回路となっていて、前記マイクロプロセッサは前記高速パルス出力回路に対してパルス発生周波数の設定機能、パルス発生総数の設定機能、パルス発生完了信号の読出機能、パルスデューティの設定機能の少なくとも一つである書込・読出機能を備えていて、当該第二の拡張筐体ユニットは前記マイクロプロセッサが前記第二の拡張機能基板と高速処理回路とを介して外部機器に対して高速パルスを供給する高速パルス出力ユニットを構成するものであることを特徴とする請求項6に記載のユニット形プログラマブルコントローラ。 The high-speed processing circuit includes a high-speed pulse output circuit, and the high-speed processing interface circuit in the second extended function board is an output signal interface circuit for a high-speed pulse output signal including at least a line driver. The processor has a write / read function which is at least one of a function for setting a pulse generation frequency, a function for setting the total number of pulse generations, a function for reading a pulse generation completion signal, and a function for setting a pulse duty for the high-speed pulse output circuit. The second expansion casing unit constitutes a high-speed pulse output unit in which the microprocessor supplies a high-speed pulse to an external device via the second expansion function board and a high-speed processing circuit. The unit-type programmable controller according to claim 6, wherein the unit-type programmable controller is provided. 前記第二の拡張機能基板が高速カウンタユニットを構成するものである場合、前記第二の相手コネクタに含まれる第一グループの信号線は入力信号インタフェース回路を介して外部接続用の入出力端子に接続される共に、前記第二の中継拡張接続コネクタの第一グループには前記第二の相手コネクタに含まれる第二グループの信号線を交叉接続し、前記第二の中継拡張接続コネクタの第二グループは未接続とし、前記第二の中継拡張接続コネクタの第三・第四グループは前記第二の相手コネクタに含まれる第三・第四グループの信号線をそのまま接続し、前記高速カウンタユニットの後段に接続される第二の拡張機能基板が再び高速カウンタユニットを構成するものである場合には、当該第二の拡張機能基板は前記第二の拡張接続コネクタの中の第二グループの信号線に対応した高速処理インタフェースとして使用されるものであることを特徴とする請求項7に記載のユニット形プログラマブルコントローラ。 When the second extended function board constitutes a high-speed counter unit, the first group of signal lines included in the second mating connector is connected to an input / output terminal for external connection via an input signal interface circuit. In addition, the second group of signal lines of the second group included in the second mating connector are cross-connected to the first group of the second relay expansion connection connectors, and the second group of the second relay expansion connection connectors is connected. The group is left unconnected, and the third and fourth groups of the second relay expansion connector are directly connected to the signal lines of the third and fourth groups included in the second mating connector. When the second extended function board connected to the subsequent stage constitutes the high-speed counter unit again, the second extended function board is connected to the second extended connection connector. Unit-type programmable controller according to claim 7, characterized in that the second group of signal lines is used as a high-speed processing interface that supports. 前記第二の拡張機能基板が高速パルス出力ユニットを構成するものである場合、前記第二の相手コネクタに含まれる第三グループの信号線は出力信号インタフェース回路を介して外部接続用の入出力端子に接続される共に、前記第二の中継拡張接続コネクタの第三グループには前記第二の相手コネクタに含まれる第四グループの信号線を交叉接続し、前記第二の中継拡張接続コネクタの第四グループは未接続とし、前記第二の中継拡張接続コネクタの第一・第二グループは前記第二の相手コネクタに含まれる第一・第二グループの信号線をそのまま接続し、前記高速パルス出力ユニットの後段に接続される第二の拡張機能基板が再び高速パルス出力ユニットを構成するものである場合には、当該第二の拡張機能基板は前記第二の拡張接続コネクタの中の第四グループの信号線に対応した高速処理インタフェースとして使用されるものであることを特徴とする請求項8に記載のユニット形プログラマブルコントローラ。 When the second extended function board constitutes a high-speed pulse output unit, the third group of signal lines included in the second mating connector is connected to an input / output terminal for external connection via an output signal interface circuit. Are connected to the third group of the second relay extension connection connectors, and the fourth group signal lines included in the second mating connector are cross-connected to the third group of the second relay extension connection connectors. Four groups are not connected, and the first and second groups of the second relay expansion connector are connected to the signal lines of the first and second groups included in the second mating connector as they are, and the high-speed pulse output When the second extended function board connected to the subsequent stage of the unit constitutes the high-speed pulse output unit again, the second extended function board is connected to the second extended connection connector. Unit-type programmable controller according to claim 8, characterized in that the fourth group of signal lines in the data and is used as a high-speed processing interface that supports. 前記第二の拡張機能基板が前記高速カウンタユニット又は高速パルス出力ユニットを構成するものである場合、当該第二の拡張機能基板は前記基本筐体ユニットに設けられた第一の拡張接続コネクタ及び第二の拡張接続コネクタに接続される第一の相手コネクタ及び第二の相手コネクタの両方を備えていると共に、前記第一の拡張接続コネクタと同じコネクタである第一の中継拡張接続コネクタが前記第一の相手コネクタの反対面に設けられ、当該第一の相手コネクタに接続される信号線はそのまま当該第一の中継拡張接続コネクタに接続され、前記第一・第二の拡張機能基板が共用されるときには、前記第一の拡張機能基板は前記第二の拡張機能基板に設けられた第一の中継拡張接続コネクタを介して前記マイクロプロセッサに接続されるものであることを特徴とする請求項7ないし10のいずれか1項に記載のユニット形プログラマブルコントローラ。 When the second extension function board constitutes the high-speed counter unit or the high-speed pulse output unit, the second extension function board includes a first extension connection connector and a first extension connector provided in the basic casing unit. A first relay expansion connection connector having both the first mating connector and the second mating connector connected to the second expansion connection connector, and the same connector as the first expansion connection connector. The signal line provided on the opposite surface of the one mating connector and connected to the first mating connector is directly connected to the first relay extension connector, and the first and second extension function boards are shared. The first extension function board is connected to the microprocessor via a first relay extension connection connector provided on the second extension function board. Unit-type programmable controller according to any one of claims 7 to 10, characterized in that the at it. マイクロプロセッサと当該マイクロプロセッサと協働するプログラムメモリとデバイス情報を記憶するデバイスメモリとを有するCPU基板を収納した基本筐体ユニットを備えると共に、少なくとも前記基本筐体ユニットに内蔵されるか、又は前記基本筐体ユニットの第一の端面位置に設置される増設筐体ユニットに内蔵されて、前記マイクロプロセッサに接続される入出力インタフェース回路基板とを備えたユニット形プログラマブルコントローラであって、前記基本筐体ユニットの第二の端面位置には前記マイクロプロセッサに接続された機能系統の異なる第一の拡張接続コネクタ及び第二の拡張接続コネクタが併設され、前記第一の拡張接続コネクタ又は第二の拡張接続コネクタには第一の拡張筐体ユニットに内蔵された第一の拡張機能基板、又は第二の拡張筐体ユニットに内蔵された第二の拡張機能基板のいずれであっても選択接続することができ、前記第一の拡張接続コネクタは前記マイクロプロセッサのシリアル通信ポートに接続されていると共に、前記第一の拡張接続コネクタに接続される第一の拡張機能基板にはシリアルインタフェース回路と外部接続用の通信コネクタまたは入出力端子とが設けられていて、前記マイクロプロセッサはシリアル通信回路を介して前記第一の拡張機能基板との交信を行なうものであることを特徴とするユニット形プログラマブルコントローラ。 A basic housing unit that houses a CPU board having a microprocessor, a program memory that cooperates with the microprocessor, and a device memory that stores device information, and is incorporated in at least the basic housing unit, or A unit-type programmable controller including an input / output interface circuit board, which is built in an additional chassis unit installed at a first end face position of the basic chassis unit and connected to the microprocessor. A second end face position of the body unit is provided with a first extension connection connector and a second extension connection connector having different functional systems connected to the microprocessor, and the first extension connection connector or the second extension connector. The first expansion machine built into the first expansion housing unit is connected to the connector. Either the board or the second extension function board built in the second extension housing unit can be selectively connected, and the first extension connector is connected to the serial communication port of the microprocessor. And a first interface board connected to the first extension connector is provided with a serial interface circuit and an external connection communication connector or input / output terminal. A unit-type programmable controller characterized in that it communicates with the first extended function board via a communication circuit. 前記第一の拡張機能基板に設けられるシリアルインタフェース回路は、少なくとも前記外部接続用の通信コネクタと接続されるラインドライバとラインレシーバとを包含した通信用インタフェース回路となっていて、当該第一の拡張筐体ユニットは前記マイクロプロセッサが前記第一の拡張機能基板を介して外部機器との間でシリアル通信情報の交信を行なうシリアル通信ユニットを構成するものであることを特徴とする請求項12に記載のユニット形プログラマブルコントローラ。 The serial interface circuit provided on the first extension functional board is a communication interface circuit including a line driver and a line receiver connected to at least the communication connector for external connection, and the first extension 13. The housing unit constitutes a serial communication unit in which the microprocessor communicates serial communication information with an external device via the first extended function board. Unit type programmable controller. 前記第一の拡張機能基板に設けられるシリアルインタフェース回路は、AD変換器と直並列変換器又はDA変換器と直並列変換器の少なくとも一方を包含し、当該第一の拡張筐体ユニットは前記マイクロプロセッサが前記第一の拡張機能基板を介して外部機器との間でアナログ信号の交信を行なうアナログ入力ユニット又はアナログ出力ユニットを構成するものであることを特徴とする請求項12に記載のユニット形プログラマブルコントローラ。 The serial interface circuit provided on the first extended function board includes at least one of an AD converter and a serial-parallel converter or a DA converter and a serial-parallel converter. 13. The unit type according to claim 12, wherein the processor constitutes an analog input unit or an analog output unit for communicating an analog signal with an external device via the first extended function board. Programmable controller. 前記第一の拡張機能基板が前記シリアル通信ユニットを構成するものである場合、前記第一の相手コネクタに含まれる第一グループの信号線は前記通信用インタフェース回路を介して外部接続用の通信コネクタに接続される共に、前記第一の中継拡張接続コネクタの第一グループには前記第一の相手コネクタに含まれる第二グループの信号線を交叉接続し、前記第一の中継拡張接続コネクタの第二グループは未接続とし、前記第一の中継拡張接続コネクタの第三グループは前記第一の相手コネクタに含まれる第三グループの信号線をそのまま接続し、前記シリアル通信ユニットの後段に接続される第一の拡張機能基板が再びシリアル通信ユニットである場合には当該第一の拡張機能基板は前記第一の拡張接続コネクタの中の第二グループの信号線に対応したシリアル通信ユニットとして使用されるものであることを特徴とする請求項13に記載のユニット形プログラマブルコントローラ。 When the first extended function board constitutes the serial communication unit, the first group of signal lines included in the first mating connector is connected to the communication connector for external connection via the communication interface circuit. And a second group of signal lines included in the first mating connector are cross-connected to the first group of the first relay expansion connection connectors, and the first group of the first relay expansion connection connectors Two groups are left unconnected, and the third group of the first relay expansion connector is connected to the signal line of the third group included in the first mating connector as it is and connected to the subsequent stage of the serial communication unit. When the first extension function board is a serial communication unit again, the first extension function board is connected to the second group of signals in the first extension connection connector. Unit-type programmable controller according to claim 13, characterized in that is used as a serial communication unit corresponding to the line. 前記第一の拡張機能基板が前記アナログ入出力ユニットを構成するものである場合、前記第一の相手コネクタに含まれる第一・第二・第三グループの信号線はそのままの対応関係で第一の中継拡張接続コネクタに接続されると共に、前記第三グループの信号線はシリアルデータ回線に加えて複数のアナログ入出力ユニットに対するアドレス指定用のアドレス制御信号線を順送り信号として包含していることを特徴とする請求項14に記載のユニット形プログラマブルコントローラ。 When the first extended function board constitutes the analog input / output unit, the signal lines of the first, second, and third groups included in the first mating connector are in the first correspondence relationship. In addition to the serial data line, the third group of signal lines include address control signal lines for addressing a plurality of analog input / output units as forward signals. 15. The unit-type programmable controller according to claim 14, wherein 前記第二の拡張機能基板は前記基本筐体ユニットに設けられた第一の拡張接続コネクタ及び第二の拡張接続コネクタに接続される第一の相手コネクタ及び第二の相手コネクタの両方を備えていると共に、前記第一の拡張接続コネクタと同じコネクタである第一の中継拡張接続コネクタが前記第一の相手コネクタの反対面に設けられ、当該第一の相手コネクタに接続される信号線はそのまま当該第一の中継拡張接続コネクタに接続されているのに対し、前記第一の拡張機能基板は前記基本筐体ユニットに設けられた第一の拡張接続コネクタに接続される第一の相手コネクタを備えているが、第二の拡張接続コネクタに接続される第二の相手コネクタは備えておらず、前記第一・第二の拡張機能基板が共用されるときには、前記第一の拡張機能基板は前記第二の拡張機能基板に設けられた第一の中継拡張接続コネクタを介して前記マイクロプロセッサに接続されるものであることを特徴とする請求項13ないし16のいずれか1項に記載のユニット形プログラマブルコントローラ。 The second extension function board includes both a first extension connector and a second counterpart connector connected to the second extension connection connector provided in the basic casing unit. In addition, a first relay expansion connection connector that is the same connector as the first expansion connection connector is provided on the opposite surface of the first mating connector, and the signal line connected to the first mating connector remains as it is. Whereas the first extension function board is connected to the first extension connection connector provided in the basic casing unit, the first mating connector is connected to the first relay extension connection connector. Provided, but not provided with a second mating connector connected to the second extension connection connector, and when the first and second extension function boards are shared, the first extension function board 17 is connected to the microprocessor via a first relay expansion connection connector provided on the second expansion function board. Unit-type programmable controller. 前記第二の拡張機能基板において、前記第二の拡張接続コネクタに接続される第二の相手コネクタと当該第二の相手コネクタに接続された第二の中継拡張接続コネクタとは前記第二の拡張機能基板の外周端部に設けられるのに対し、前記第一の拡張接続コネクタに接続される第一の相手コネクタと当該第一の相手コネクタに接続された第一の中継拡張接続コネクタとは前記第二の拡張機能基板の中央寄りの位置に平行設置されていて、前記基本筐体ユニットの第二の端面位置の内部には中継通信基板又は中継接続基板のいずれか一方が内蔵され、前記中継通信基板には前記マイクロプロセッサに設けられた複数のシリアル通信ポートの一方に接続されたラインドライバ・レシーバによるシリアル通信インタフェース回路と、外部接続用の通信コネクタとが設けられると共に、他方のシリアル通信ポートに接続された前記第一の拡張接続コネクタが設けられており、前記中継接続基板には前記第一の拡張接続コネクタが設けられていると共に、当該第一の拡張接続コネクタは前記マイクロプロセッサのシリアル通信ポートに接続ており、前記中継通信基板は前記基本筐体ユニット内部にオプション装備される簡易通信用基板であるのに対し、前記中継接続基板は前記中継通信基板を使用しない用途において電子回路部品を持たないダミー基板として機能するものであることを特徴とする請求項12に記載のユニット形プログラマブルコントローラ。 In the second extension function board, the second extension connector connected to the second extension connector and the second relay extension connector connected to the second extension connector are the second extension. Whereas the first mating connector connected to the first extension connector and the first relay extension connector connected to the first mating connector are provided at the outer peripheral end of the functional board It is installed in parallel at a position near the center of the second extended function board, and either the relay communication board or the relay connection board is built in the second end face position of the basic casing unit, and the relay The communication board has a serial communication interface circuit by a line driver / receiver connected to one of a plurality of serial communication ports provided in the microprocessor, and communication for external connection. And a first extension connection connector connected to the other serial communication port, the relay connection board is provided with the first extension connection connector, and The first expansion connector is connected to the serial communication port of the microprocessor, and the relay communication board is a simple communication board that is optionally provided inside the basic housing unit, whereas the relay connection board is 13. The unit-type programmable controller according to claim 12, wherein the unit-type programmable controller functions as a dummy substrate having no electronic circuit component in an application not using the relay communication substrate.
JP2005149284A 2005-05-23 2005-05-23 Unit-type programmable controller Active JP4240002B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005149284A JP4240002B2 (en) 2005-05-23 2005-05-23 Unit-type programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005149284A JP4240002B2 (en) 2005-05-23 2005-05-23 Unit-type programmable controller

Publications (2)

Publication Number Publication Date
JP2006330805A true JP2006330805A (en) 2006-12-07
JP4240002B2 JP4240002B2 (en) 2009-03-18

Family

ID=37552466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005149284A Active JP4240002B2 (en) 2005-05-23 2005-05-23 Unit-type programmable controller

Country Status (1)

Country Link
JP (1) JP4240002B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518498A (en) * 2007-02-07 2010-05-27 フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー Control and / or data transmission module
DE102009055817A1 (en) 2009-04-24 2010-11-04 Mitsubishi Electric Corp. Programmable control for device model, has fundamental unit as nuclear unit, which has central processing unit-plate with microprocessor, program memory, which interacts with microprocessor and device memory
JP2011221935A (en) * 2010-04-14 2011-11-04 Yokogawa Electric Corp Dual unit
US8062071B2 (en) 2010-03-31 2011-11-22 Fujitsu Component Limited Electrical connector for electrical connection between neighboring connectors
DE102012219115A1 (en) 2012-04-03 2013-10-10 Mitsubishi Electric Corporation Housing mounting structure
JP2016081390A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit
JP2016081389A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit
JP2020067856A (en) * 2018-10-25 2020-04-30 アズビル株式会社 Measurement system and electronic circuit module

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518498A (en) * 2007-02-07 2010-05-27 フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー Control and / or data transmission module
DE102009055817B4 (en) * 2009-04-24 2012-06-06 Mitsubishi Electric Corp. Programmable controller of unit type
JP2010257211A (en) * 2009-04-24 2010-11-11 Mitsubishi Electric Corp Unit programmable controller
JP4651726B2 (en) * 2009-04-24 2011-03-16 三菱電機株式会社 Unit-type programmable controller
DE102009055817A1 (en) 2009-04-24 2010-11-04 Mitsubishi Electric Corp. Programmable control for device model, has fundamental unit as nuclear unit, which has central processing unit-plate with microprocessor, program memory, which interacts with microprocessor and device memory
US8062071B2 (en) 2010-03-31 2011-11-22 Fujitsu Component Limited Electrical connector for electrical connection between neighboring connectors
USRE46475E1 (en) 2010-03-31 2017-07-11 Fujitsu Component Limited Electrical connector for electrical connection between neighboring connectors
JP2011221935A (en) * 2010-04-14 2011-11-04 Yokogawa Electric Corp Dual unit
DE102012219115A1 (en) 2012-04-03 2013-10-10 Mitsubishi Electric Corporation Housing mounting structure
DE102012219115B4 (en) * 2012-04-03 2018-11-08 Mitsubishi Electric Corporation Housing with a mounting structure and arrangement of several such housing
JP2016081390A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit
JP2016081389A (en) * 2014-10-20 2016-05-16 株式会社キーエンス Programmable logic controller and bus conversion unit
JP2020067856A (en) * 2018-10-25 2020-04-30 アズビル株式会社 Measurement system and electronic circuit module
JP7034887B2 (en) 2018-10-25 2022-03-14 アズビル株式会社 Measurement system and electronic circuit module

Also Published As

Publication number Publication date
JP4240002B2 (en) 2009-03-18

Similar Documents

Publication Publication Date Title
JP4240002B2 (en) Unit-type programmable controller
US5716241A (en) I/O device for a data bus
GB2219448A (en) Electrical load management system.
US20120210037A1 (en) Electrical Device
DE102013206147B4 (en) Dongle module and automation system
DE50213164D1 (en) CONNECTING DEVICE WITH INTEGRATED DIAGNOSTIC / EVALUATION SWITCHING, DISPLAY AND SWITCHABLE TERMINAL RESISTORS
US6285092B1 (en) Cable apparatus
US20070082550A1 (en) Shielded connector module housing with heatsink
KR100676579B1 (en) Control apparatus for controlling a machine
US7190093B2 (en) Modular automation device including control and power units
US9515652B2 (en) Relay module device
ES2347541T3 (en) ADDITION BLOCK FOR CONNECTOR-SWITCH.
CN211124026U (en) Multi-hard disk storage device
CN114583895A (en) BLDC motor and electrical equipment with networking communication function
CN104916996B (en) Terminal device
CN102664353A (en) Functional module for mounting on a mounting platform of a switch cabinet
RU2801738C1 (en) Block-modular machine control system
CN219124447U (en) Industrial control computer
CN110401115B (en) Back sheet and method for manufacturing same
JP3637129B2 (en) Solenoid valve manifold
KR100654708B1 (en) A unification electronic module structure in car
CZ20013877A3 (en) Device for defining participants of printing machine control system
WO2023069675A1 (en) Modular dual-board electronic control unit
JP2021183432A (en) Communication system
SU475755A1 (en) Rack for electronic devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4240002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250