JP2006322903A - Electronic timepiece - Google Patents
Electronic timepiece Download PDFInfo
- Publication number
- JP2006322903A JP2006322903A JP2005148644A JP2005148644A JP2006322903A JP 2006322903 A JP2006322903 A JP 2006322903A JP 2005148644 A JP2005148644 A JP 2005148644A JP 2005148644 A JP2005148644 A JP 2005148644A JP 2006322903 A JP2006322903 A JP 2006322903A
- Authority
- JP
- Japan
- Prior art keywords
- time
- virtual
- count
- unit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電子時計に関し、特に、任意の時間帯につき任意の時間間隔で時刻を運行させることができる電子時計に関する。 The present invention relates to an electronic timepiece, and more particularly, to an electronic timepiece capable of operating time at an arbitrary time interval for an arbitrary time zone.
従来より、様々な形態の電子時計・電波時計が提案されており、正確に時間を計時して時刻を運行させる通常のモードの他に、正確な時間よりも早く時刻を進行させることができるモードを備える時計がある。このような時計としては、初期設定時等に時刻を正確に合わせるために、時刻設定ボタンを押すと、標準時間に係る情報を電波で受信して、現在時刻に達するまで秒針が通常よりも早く回転する電波時計が知られている。また、特許文献1には発振器の出力を計時基準とする電子時計であって、使用により表示時刻が現在時刻より遅れたり、反対に早く進んだ場合に、モードを切り替えることにより、時刻を通常よりも早く進行させて、素早く簡単に正しい時刻に補正することができる電子時計の補正技術が開示されている。
ところで、人間の時間感覚はあいまいで、その過ごし方によって時間が早く進んでいるように感じたり、逆に遅く進んでいるように感じたりするものであるため、時刻を知るためには時計を頼りにする。とすると、時計の時刻を任意の時間間隔すなわち仮想時間で運行させ、その時計により仮想時間で運行させた場合の時刻すなわち仮想時刻を知るようにすれば、同じ時間を違った感覚で過ごすことができて便利である。すなわち、現実時間よりも早く時刻を進行させれば、例えば、現実時間と仮想時間の差を有効に利用することができる。また、現実時間よりも遅く時刻を進行させれば、例えば、実際よりも余裕があるように認識してゆったりとした気持ちで時間を過ごすことができる。 By the way, the human sense of time is vague, and depending on how you spend it, you may feel that time is progressing faster, or conversely, you feel that you are traveling slowly. To. Then, if the clock time is operated at an arbitrary time interval, that is, virtual time, and if the clock time is operated in virtual time by the clock, that is, the virtual time is known, the same time can be spent with a different sense. It is possible and convenient. That is, if the time is advanced earlier than the real time, for example, the difference between the real time and the virtual time can be used effectively. Further, if the time is advanced later than the actual time, for example, it is possible to spend time with a relaxed feeling recognizing that there is a margin than the actual time.
しかしながら、従来の電子時計では、時刻を正確に合わせるためにのみ、時刻を通常よりも早く進行させる機能しか備えていなかった。 However, the conventional electronic timepiece has only a function of advancing the time earlier than usual only in order to set the time accurately.
そこで本発明は、任意の時間帯を任意の時間間隔で時刻を運行させることができる電子時計を提供するものである。 Accordingly, the present invention provides an electronic timepiece capable of operating time in an arbitrary time zone at an arbitrary time interval.
上記課題を解決するために請求項1記載の本発明は、時刻を計時する計時手段と、前記計時手段により計時された時刻を表示する表示部と、現実時間と異なる任意の仮想時間、前記仮想時間で時刻の運行を開始させる仮想開始時刻、及び、前記仮想時間での時刻の運行を停止させる仮想終了時刻を入力する入力部と、前記入力部より入力された仮想時間に基づいて時刻を計時するように前記計時手段を制御する制御部とを備えることを特徴とする。
In order to solve the above-mentioned problem, the present invention according to
また、請求項2記載の発明は、基準クロックを出力する発振回路と、当該基準クロックを所定の分周比で分周する分周回路と、仮想時刻を設定するための入力部と、前記設定された時刻に基づき周波数カウント数を算出するカウント回数算出部と、前記分周回路で分周されたクロックを、前記カウント回数算出部で算出されたカウント数に達するまでカウントを行う周波数カウンタ部と、当該カウントが終了するとパルス信号を出力するパルス発生部と、当該パルス信号を取得して秒カウント、分カウント、時カウントの計時を開始する計時カウンタ部と、当該計時状態を取得して表示する表示部と、これら機能部を制御する処理制御部と、これら機能部に電源電圧を供給する定電圧回路とを少なくとも備えることを特徴とする。 According to a second aspect of the present invention, there is provided an oscillation circuit that outputs a reference clock, a frequency dividing circuit that divides the reference clock by a predetermined frequency dividing ratio, an input unit that sets a virtual time, and the setting A count number calculation unit that calculates a frequency count number based on the time that has been generated, and a frequency counter unit that counts the clock divided by the frequency divider circuit until the count number calculated by the count number calculation unit is reached; , A pulse generator that outputs a pulse signal when the count ends, a time counter that acquires the pulse signal and starts counting seconds, minutes, and hours, and acquires and displays the timed state It is characterized by comprising at least a display unit, a processing control unit for controlling these function units, and a constant voltage circuit for supplying a power supply voltage to these function units.
請求項3記載の本発明は、請求項2記載の本発明であって、前記入力部は、仮想開始時刻、仮想終了時刻、及び仮想時間を入力する時刻入力部を備え、前記カウント回数算出手段は、前記仮想終了時刻から前記仮想開始時間を減算し、その結果を仮想時間で除算して、更にその結果に通常時の1秒あたりのクロックカウント数を乗算して得た新たなカウント数を前記周波数カウンタ部に出力することを特徴とする。 A third aspect of the present invention is the second aspect of the present invention, wherein the input unit includes a time input unit for inputting a virtual start time, a virtual end time, and a virtual time, and the count number calculating means Subtracts the virtual start time from the virtual end time, divides the result by the virtual time, and further multiplies the result by the clock count per second in normal time, It outputs to the said frequency counter part, It is characterized by the above-mentioned.
本発明によれば、ある一定の現実時間を長く感じさせたり、短く感じさせたりすることができる。特に時間を短く感じさせた場合、現実時間と仮想時間の差が生じることにより、使用者に違和感を与えることなく時間を創出することができ、使用者はその時間を有効に利用することができる。 According to the present invention, a certain real time can be felt long or short. Especially when the time is felt short, the difference between the real time and the virtual time occurs, so that time can be created without giving the user a sense of incongruity, and the user can use the time effectively. .
以下、図面を参照して、本発明を実施するための最良の形態を説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、本発明の第1の実施の形態に係る電子時計の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of the electronic timepiece according to the first embodiment of the invention.
この電子時計は、基準クロックを出力する発振回路1と、この基準クロックを所定の分周比で分周する分周回路2と、仮想時刻を設定するための入力部3と、設定された時刻に基づき周波数カウント数を算出するカウント回数算出部4と、分周回路2で分周されたクロックをカウント回数算出部4で算出されたカウント数に達するまでカウントする周波数カウンタ部5と、このカウントが終了するとパルス信号を出力するパルス発生部6と、パルス信号を取得して秒カウント、分カウント、時カウントの計時を開始する計時カウンタ部7と、この計時状態を取得して表示する表示部8と、これら機能部を制御する処理制御部9と、これら機能部に電源電圧を供給する定電圧回路10とを少なくとも備えている。
The electronic timepiece includes an
ここで発振回路1とは、水晶振動子、コンデンサー、抵抗、増幅素子から構成され、生成された発振信号を基準クロックとして出力する回路である。本実施の形態においてこの発振回路1は、基準クロックとして12.8MHzの周波数を出力する。発振回路1を構成する振動子の種類には、前述した水晶振動子以外にセラミック振動子が挙げられる。また発振回路1には、前述の構成を有する発振回路以外に、RC発振回路、水晶振動子内臓オシレータ、水晶振動子・分周器内臓オシレータ、PLL(Phase Locked Loop:位相同期回路)などが挙げられる。これら振動子および発振回路の選択は要求される周波数精度や消費電力またはコストを加味して適時選択されるものとする。
Here, the
分周回路2とは、発振回路1から取得した基準クロック信号を入力とし、このクロック信号に同期させて所定の分周比で分周を行う回路である。分周されたクロック信号は周波数カウンタに出力される。
The frequency dividing
周波数カウンタは、分周回路2から分周されたクロック信号を取得すると共に、カウンタ回数算出部からカウント回数を取得し、この周波数をカウント回数分だけ計数する機能部である。カウントが終了するとカウント終了信号を処理制御部9に出力する。
The frequency counter is a functional unit that obtains the frequency-divided clock signal from the frequency dividing
入力部3は、現実の時刻表示させる通常モード選択ボタンと、仮想時刻を表示させる仮想モード設定ボタンと、仮想開始時刻、仮想終了時刻、及び仮想時間を設定するための秒設定部ボタン、分設定部ボタン時設定部ボタンを少なくとも備える。 The input unit 3 includes a normal mode selection button for displaying the actual time, a virtual mode setting button for displaying the virtual time, a second setting unit button for setting the virtual start time, virtual end time, and virtual time, and minute setting. At least a part button time setting part button is provided.
カウント回数算出部4は、処理制御部9からの仮想開始時刻、仮想終了時刻、及び仮想時間を取得すると、下記式(1)に基づきカウント回数を算出して、その値を周波数カウンタに出力する。
When obtaining the virtual start time, virtual end time, and virtual time from the processing control unit 9, the count
カウント回数=
{(仮想終了時刻B―仮想開始時刻A)/仮想時間C}×3125 ・・・式(1)
なお、カウント回数算出部4及び処理制御部9は、請求項1における制御部を構成する。
Count count =
{(Virtual end time B−virtual start time A) / virtual time C} × 3125 (1)
The
パルス発生部6は、処理制御部9からパルス発生指示を取得すると、パルス信号を生成して計時カウンタに出力する機能部である。 The pulse generation unit 6 is a functional unit that generates a pulse signal and outputs it to a time counter when a pulse generation instruction is acquired from the processing control unit 9.
計時カウンタは、秒カウンタ、分カウンタ、時カウンタを備え、パルス発生部6からパルス信号を取得すると、秒カウンタのカウントを開始する機能部である。秒カウンタにて60回のカウントが完了すると同時に分カウンタのカウントが桁上げされる。これを繰り返し、分カウンタのカウント数が60回になると、時カウントのカウントが桁上げされる。 The time counter includes a second counter, a minute counter, and an hour counter, and is a functional unit that starts counting of the second counter when a pulse signal is acquired from the pulse generator 6. The count of the minute counter is carried simultaneously with the completion of 60 counts by the second counter. This is repeated, and when the count number of the minute counter reaches 60 times, the count of the hour count is carried.
なお、発振回路1、分周回路2、周波数カウンタ部5、パルス発生部6、及び計時カウンタ部7は、請求項1における計時手段を構成する。
The
表示制御部11は、処理制御部9から、秒カウンタ値、分カウンタ値、及び時カウンタ値を取得し、これをキャラクターコードに変換して表示部8に出力する機能部である。
The
表示部8は、秒表示部、分表示部、時表示部、及び文字表示部を備えており、表示制御部11からキャラクターコードを取得すると、このコードに対応する数値又は文字をこれら表示部の各セグメントを発光させることで表示する機能部である。
The
記憶部12は、処理の手順を記述したプログラムや処理されるべきデータを一時的に記憶し、処理制御部9の要請に従ってプログラムの機械命令やデータを引き渡す機能部である。
The
定電圧回路10は、これら電子回路に安定した電源電圧を供給する手段であって、特に、動作周波数の高い回路部分(例えば、発振回路、分周回路)の電源電圧を、定電圧回路10を使って定電圧化した低い電圧を供給し、時計の安定化を図る回路である。
The
次に、図2を参照して本発明の実施の形態に係る電子時計の処理手順を説明する。 Next, a processing procedure of the electronic timepiece according to the embodiment of the invention will be described with reference to FIG.
まず、ステップS1において、電源を投入すると定電圧回路10から各機能に大して供電が開始される。ステップS2において、周波数カウンタ部のカウント値が初期値(D=0)に設定され、同時に秒カウンタS、分カウンタM、時カウンタHも初期値(S=0、M=0、H=0)に設定される。
First, in step S1, when the power is turned on, the
ステップS3において、処理制御部9は入力部3の通常モード選択ボタンと仮想モード選択ボタンのどちらが選択されているかを検出する。ここで通常モード選択ボタンが選択されていることを検出した場合はステップS4に進み、仮想モード選択ボタンが選択されていることを検出した場合はステップS20(図3)に進む。 In step S3, the process control unit 9 detects which one of the normal mode selection button and the virtual mode selection button of the input unit 3 is selected. If it is detected that the normal mode selection button is selected, the process proceeds to step S4. If it is detected that the virtual mode selection button is selected, the process proceeds to step S20 (FIG. 3).
ステップS4において、処理制御部9は、発振回路1から出力される12.8MHzの基準クロック信号を分周回路2で3.125KHzまで分周させ、周波数カウンタ部に出力させる。周波数カウンタ部は、この周波数をカウントすると共に、現在のカウント値Dが3125に達しているか否か判定する。まだカウント値Dが3125に達していない場合はステップS5に進み、このDに1を加算して再度ステップS3、S4の処理を繰り返す。D=3125に達したことを検出したときは、ステップS6において、パルス信号が出力される。
In step S4, the processing control unit 9 divides the 12.8 MHz reference clock signal output from the
ステップS7において、計数カウント部は、パルス信号を取得すると、秒カウンタ値Sに1を加算し、ステップS8においてこの値を表示部8に出力する。ここでステップS9において、秒カウンタが60に達したか否か判定し、達していない場合はS3に戻りS3〜S8の処理を繰り返す。ここでS=60であることを検出した場合はステップS10に進む。
In step S7, the count counting unit, when acquiring the pulse signal, adds 1 to the second counter value S, and outputs this value to the
ステップS10〜S11において、計数カウンタ部の分カウンタは、Mに1を加算して桁上げを行い、この値を表示部8に出力する。
In steps S <b> 10 to S <b> 11, the minute counter of the count counter unit adds 1 to M to carry, and outputs this value to the
ステップS12において、分カウンタが60に達したか否か判定し、達していない場合はS3に戻りS3〜S11までの処理を繰り返す。ここでM=60であることを検出した場合はステップS13に進む。 In step S12, it is determined whether or not the minute counter has reached 60. If not, the process returns to S3 and repeats the processes from S3 to S11. If it is detected that M = 60, the process proceeds to step S13.
ステップS13〜S14において、Hカウンタは、Hに1を加算して桁上げを行い、この値を表示部8に出力する。
In steps S <b> 13 to S <b> 14, the H counter adds 1 to H to carry and outputs this value to the
ステップS15において、時カウンタが24に達したか否か判定し、達していない場合はS3に戻りS3からS14までの処理を繰り返す。ここでH=24であることを検出した場合はステップS2に戻る。 In step S15, it is determined whether or not the hour counter has reached 24. If not, the process returns to S3 and repeats the processes from S3 to S14. If it is detected that H = 24, the process returns to step S2.
以上の処理が通常モードの計時処理である。次に仮想モードの処理を説明する。 The above process is the timekeeping process in the normal mode. Next, the virtual mode process will be described.
図2のステップS2において仮想モード選択ボタンが選択されていることを検出すると、ステップS20において、入力部3から仮想開始時刻A、仮想終了時刻B、仮想時間Cを更に取得する。 When it is detected that the virtual mode selection button is selected in step S2 of FIG. 2, virtual start time A, virtual end time B, and virtual time C are further acquired from the input unit 3 in step S20.
ステップS21において、カウンタ回数算出部は、この仮想終了時刻Bから仮想開始時刻Aを減算し、これを仮想時間Cで除算して、その結果得られた値に3125を乗算してカウント回数Xを求めて、この値Xを周波数カウンタ部に出力する。 In step S21, the counter number calculation unit subtracts the virtual start time A from the virtual end time B, divides this by the virtual time C, and multiplies the resulting value by 3125 to obtain the count number X. The value X is obtained and output to the frequency counter unit.
ステップS22において、処理制御部9は、現在の時刻が仮想開始時刻であるか否かを検出し、仮想開始時刻に達した場合はステップS23に進む、未だ仮想開始時刻に達していない場合は、ステップS4(図2)に戻って、通常モードの計時を引き続き行う。 In step S22, the process control unit 9 detects whether or not the current time is a virtual start time. If the virtual start time is reached, the process proceeds to step S23. If the virtual start time has not yet been reached, Returning to step S4 (FIG. 2), the normal mode is continuously counted.
ステップS23において、処理制御部9は、発振回路1から出力される12.8MHzの基準クロック信号を分周回路2で3.125KHzまで分周させ、この周波数をカウント値DがXに達しているか否か判定する。まだ達していない場合はステップS24に進み、Dに1を加算して再度ステップS23の処理を繰り返す。
In step S23, the processing control unit 9 divides the 12.8 MHz reference clock signal output from the
ステップS25において、処理制御部9は、ステップS23でD=Xに達したことを検出するとパルス発生部6からパルス信号を出力させる。 In step S25, when the process control unit 9 detects that D = X is reached in step S23, the process control unit 9 outputs a pulse signal from the pulse generation unit 6.
ステップS26において、秒カウンタの値Sに1が加算されると、ステップS27においてこの値を表示部8に出力する。
In step S26, when 1 is added to the value S of the second counter, this value is output to the
ここでステップS28において、処理制御部9は、仮想終了時刻に達したか否かを検出し、未だ仮想終了時刻に達していないことを検出した場合はステップS29に進む。ここで仮想終了時刻に達していることを検出した場合はS4(図2)に戻って、通常モードの計時を開始する。 Here, in step S28, the process control unit 9 detects whether or not the virtual end time has been reached. If it is determined that the virtual end time has not yet been reached, the process control unit 9 proceeds to step S29. If it is detected that the virtual end time has been reached, the process returns to S4 (FIG. 2) to start the normal mode timing.
ステップS29において、処理制御部9は、計時カウンタ部7の秒カウンタが60に達したか否か判定を行い、達していない場合はS23に戻りS23〜S28の処理を繰り返し、S=60であることを検出した場合はステップS29に進む。
In step S29, the process controller 9 determines whether or not the second counter of the
そしてステップS30〜S31において、分カウンタは、Mに1を加算して桁上げを行い、この値を表示部8に出力する。
In steps S <b> 30 to S <b> 31, the minute counter adds 1 to M to carry and outputs this value to the
ステップS32において、処理制御部9は、分カウンタが60に達したか否か判定し、達していない場合はS23に戻りS23からS31までの処理を繰り返す。ここでM=60であることを検出した場合はステップS33に進む。 In step S32, the process controller 9 determines whether or not the minute counter has reached 60. If not, the process controller 9 returns to S23 and repeats the processes from S23 to S31. If it is detected that M = 60, the process proceeds to step S33.
ステップS33〜S34において、Hカウンタは、Hに1を加算して桁上げを行い、この値を表示部8に出力する。そしてステップS35において、時カウンタが24に達したか否かを判定し、達していない場合はS23に戻りS23からS34までの処理を繰り返す。ここでH=24であることを検出した場合はステップS2(図2)に戻る。
In steps S <b> 33 to S <b> 34, the H counter adds 1 to H to carry and outputs this value to the
以上の仮想時間処理により、使用者が仮想開始時刻A、仮想終了時刻B、仮想時間Cを設定すると、仮想開始時刻Aから仮想終了時刻Bまでの時間を自由自在に伸縮させて表示させることができる。これにより、ある一定の現実時間を、長く感じさせたり、短く感じさせたりすることができる。また時間を短く感じさせた結果、その分が蓄積されて、使用者に違和感を与えることなく最終的に時間の蓄積を還元することができる。 When the user sets the virtual start time A, virtual end time B, and virtual time C by the above virtual time processing, the time from the virtual start time A to the virtual end time B can be freely expanded and contracted for display. it can. As a result, a certain real time can be felt long or short. Further, as a result of making the time feel short, the amount is accumulated, and the accumulation of time can be finally reduced without giving the user a sense of incongruity.
次に、具体的な使用方法を説明する。 Next, a specific usage method will be described.
ここで仮に現在時刻が12:00で、人との待ち合わせ時刻が14:00であって、13:00〜14:00の1時間の時間を早く進めて待ち合わせ時間に余裕を持って着きたいとする。 Here, if the current time is 12:00 and the meeting time with a person is 14:00, we would like to advance the 1 hour time from 13:00 to 14:00 and arrive at the waiting time with a margin. To do.
この場合、まず本発明の電子時計の仮想モード選択ボタンを選択し、次いで、仮想開始時刻A(13:00)、仮想終了時刻B(14:00)と入力し、仮想時間Cを65分と設定する。このときカウント回数は、式(1)より、(60[min]/65[min])×3125=約2885回となるので、これを周波数カウンタ部5に設定して計数を行う。 In this case, first, the virtual mode selection button of the electronic timepiece of the invention is selected, then the virtual start time A (13:00) and the virtual end time B (14:00) are input, and the virtual time C is set to 65 minutes. Set. At this time, the number of counts is (60 [min] / 65 [min]) × 3125 = about 2885 times according to the equation (1), so this is set in the frequency counter unit 5 to perform counting.
これにより通常ならば3125回カウントすると1秒とみなしていたところを、2885回カウントしたら1秒とみなすため、1秒当たり約8%〜9%程度短く計数されることになる。これを分、時間・・・と蓄積を重ねると、最終的に5分の余裕時間が生まれる。すなわち、本発明の電子時計は14:00を表示しているが、現在時刻は13:55である、という具合である。 As a result, if it is normally counted 3125 times, it is regarded as 1 second when it is counted 2885 times, so it is counted as about 8% to 9% per second. If this is accumulated in minutes, hours, etc., an extra time of 5 minutes is finally created. That is, the electronic timepiece of the present invention displays 14:00, but the current time is 13:55.
このようなことから使用者は本発明の電子時計の計時に従っていつもの通りに待ち合わせ場所に向かえば、電子時計が14:00を表示したところで、現在時刻の約13:55に切り替わるので、5分前に到着することができる。本発明の特徴は、予め時間を5分進めておく場合と違って、ある範囲の時間の中で少しずつ時間の伸縮を行うので、人間の感覚に無理を与えずに時間を制御することができる点にある。 For this reason, if the user goes to the meeting place as usual according to the timekeeping of the electronic timepiece of the present invention, when the electronic timepiece displays 14:00, it switches to about 13:55 of the current time, and thus 5 minutes. Can arrive before. The feature of the present invention is that, unlike the case where the time is advanced by 5 minutes in advance, the time is gradually expanded and contracted within a certain range of time, so that it is possible to control the time without giving the human sense unreasonable. It is in a point that can be done.
このような理屈から、本発明の電子時計をマラソンのペースメーカとして利用すると、走る間だけ時計を早めることができ、しかもその計時が無理なく自然に行われるので、走者の心理状態に負担をかけずに記録を向上させる可能性がある。 From this reason, when the electronic timepiece of the present invention is used as a pacemaker for a marathon, the timepiece can be advanced only while it is running, and the timing is naturally performed without any burden, so that the psychological state of the runner is not burdened. There is a possibility of improving the recording.
また1日24時間の計時の全てについて約5%、時間を早めると、1日当たり約1時間の時間の余裕ができる。これにより25時間分の時間を過ごす感覚を得ることができる。
Moreover, if the time is advanced by about 5% for all the 24 hours of measurement per day, a time of about 1 hour per day can be obtained. As a result, a sense of
なお、本実施の形態においては、分周回路2による分周後の周波数を変えることなく、周波数カウンタ部5における周波数のカウント回数を変更することにより、進行させる時間を伸縮させるようにしたが、分周回路による分周回数を仮想時間に応じて変更して分周後の周波数を変えることにより、周波数のカウント回数を変更することなく進行させる時間を伸縮させるようにしてもよい。
In the present embodiment, the time to advance is expanded and contracted by changing the frequency count in the frequency counter unit 5 without changing the frequency after frequency division by the
また、本実施の形態では、時刻をデジタル形式で表示するようにしたが、アナログ形式で表示するようにしてもよい。具体的には、時刻を表示する指針の内の秒針を、パルス発生部6により発生された1パルス毎に6度ずつ回転させるようにするとよい。また、秒針を運行させるための運針モータの秒針を現実時間で運行させる場合における回転速度に、仮想終了時刻から仮想開始時刻を減算した値を仮想時間で除算して得た値を乗算した速度で運針モータを回転させるように、運針モータに電圧を印加する電源を制御して印加電圧値を変更するようにしてもよい。なお、この場合における電源やこれを制御する制御装置は計時手段を構成する。 In this embodiment, the time is displayed in a digital format, but may be displayed in an analog format. Specifically, the second hand of the pointer for displaying the time may be rotated by 6 degrees for each pulse generated by the pulse generator 6. In addition, when the second hand of the hand movement motor for operating the second hand is operated in real time, the speed obtained by multiplying the value obtained by dividing the virtual start time by the virtual time and the value obtained by subtracting the virtual start time from the virtual end time. The applied voltage value may be changed by controlling a power source that applies a voltage to the hand movement motor so as to rotate the hand movement motor. In this case, the power supply and the control device that controls the power supply constitute time measuring means.
以上説明した本発明に係る電子時計は、腕時計、置時計、掛時計のいずれの時計にも適用可能であり、必要に応じて携帯電話や車の時計などに組み込むようにしてもよい。 The electronic timepiece according to the present invention described above can be applied to any watch such as a wristwatch, a table clock, and a wall clock, and may be incorporated into a mobile phone or a car clock as required.
1…発振回路
2…分周回路
3…入力部
4…カウント回数算出部
5…周波数カウンタ部
6…パルス発生部
7…計時カウンタ部
8…表示部
9…処理制御部
10…定電圧回路
11…表示制御部
12…記憶部
DESCRIPTION OF
Claims (3)
前記計時手段により計時された時刻を表示する表示部と、
現実時間と異なる任意の仮想時間、前記仮想時間で時刻の運行を開始させる仮想開始時刻、及び、前記仮想時間での時刻の運行を停止させる仮想終了時刻を入力する入力部と、
前記入力部より入力された仮想時間に基づいて時刻を計時するように前記計時手段を制御する制御部と
を備えることを特徴とする電子時計。 A time measuring means for measuring time;
A display unit for displaying the time measured by the time measuring means;
An input unit for inputting an arbitrary virtual time different from the real time, a virtual start time for starting the operation of the time at the virtual time, and a virtual end time for stopping the operation of the time at the virtual time;
An electronic timepiece comprising: a control unit that controls the time measuring unit so as to time the time based on the virtual time input from the input unit.
当該基準クロックを所定の分周比で分周する分周回路と、
仮想時刻を設定するための入力部と、
前記設定された時刻に基づき周波数カウント数を算出するカウント回数算出部と、
前記分周回路で分周されたクロックを、前記カウント回数算出部で算出されたカウント数に達するまでカウントを行う周波数カウンタ部と、
当該カウントが終了するとパルス信号を出力するパルス発生部と、
当該パルス信号を取得して秒カウント、分カウント、時カウントの計時を開始する計時カウンタ部と、
当該計時状態を取得して表示する表示部と、
これら機能部を制御する処理制御部と、
これら機能部に電源電圧を供給する定電圧回路とを少なくとも備える電子時計。 An oscillation circuit that outputs a reference clock; and
A frequency dividing circuit for dividing the reference clock by a predetermined frequency dividing ratio;
An input unit for setting the virtual time;
A count calculation unit for calculating a frequency count based on the set time;
A frequency counter unit that counts the clock divided by the frequency divider circuit until the count number calculated by the count number calculation unit is reached;
A pulse generator that outputs a pulse signal when the count is completed;
A time counter unit that acquires the pulse signal and starts counting time in seconds, minutes, and hours, and
A display unit for acquiring and displaying the timekeeping state;
A processing control unit for controlling these functional units;
An electronic timepiece having at least a constant voltage circuit for supplying a power supply voltage to these functional units.
前記カウント回数算出手段は、前記仮想終了時刻から前記仮想開始時刻を減算し、その結果を仮想時間で除算して、更にその結果に通常時の1秒あたりのクロックカウント数を乗算して得た新たなカウント数を前記周波数カウンタ部に出力することを特徴とする請求項2記載の電子時計。 The input unit includes a time input unit for inputting a virtual start time, a virtual end time, and a virtual time,
The count number calculation means is obtained by subtracting the virtual start time from the virtual end time, dividing the result by the virtual time, and further multiplying the result by the number of clock counts per second during normal time. 3. The electronic timepiece according to claim 2, wherein a new count number is output to the frequency counter unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148644A JP2006322903A (en) | 2005-05-20 | 2005-05-20 | Electronic timepiece |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148644A JP2006322903A (en) | 2005-05-20 | 2005-05-20 | Electronic timepiece |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006322903A true JP2006322903A (en) | 2006-11-30 |
Family
ID=37542681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148644A Pending JP2006322903A (en) | 2005-05-20 | 2005-05-20 | Electronic timepiece |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006322903A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013228213A (en) * | 2012-04-24 | 2013-11-07 | Yasuaki Iwai | Timepiece |
JPWO2013168511A1 (en) * | 2012-05-07 | 2016-01-07 | 株式会社コンベックスコーポレイション | Relative time display device and relative time display program |
KR102165188B1 (en) * | 2020-04-23 | 2020-10-13 | 김명수 | Dual watch |
-
2005
- 2005-05-20 JP JP2005148644A patent/JP2006322903A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013228213A (en) * | 2012-04-24 | 2013-11-07 | Yasuaki Iwai | Timepiece |
JPWO2013168511A1 (en) * | 2012-05-07 | 2016-01-07 | 株式会社コンベックスコーポレイション | Relative time display device and relative time display program |
KR102165188B1 (en) * | 2020-04-23 | 2020-10-13 | 김명수 | Dual watch |
WO2021215579A1 (en) * | 2020-04-23 | 2021-10-28 | Kim Myung Soo | Dual clock device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9022643B2 (en) | Analog electronic timepiece with fast-setting hands | |
JP2519464B2 (en) | Electrically rewritable non-volatile memory programming device for watches | |
JP3603903B2 (en) | Radio-controlled clock and control method thereof | |
US10372084B2 (en) | Analog electronic watch | |
CN103186096B (en) | The operation sensing method of electronic watch and electronic watch | |
US20220390980A1 (en) | Electronic display device and display control method | |
JP6115715B2 (en) | CLOCK GENERATION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, AND CLOCK GENERATION METHOD | |
CN115755560A (en) | Display control device, display control method, and computer-readable recording medium | |
JPS6347002B2 (en) | ||
JP2006322903A (en) | Electronic timepiece | |
JP2003279678A (en) | Radio wave correcting timepiece and control method of radio wave correcting timepiece | |
JP6319551B2 (en) | CLOCK GENERATION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, AND CLOCK GENERATION METHOD | |
JP2007010669A (en) | Method of synchronization between analog display means of clock and time counter | |
JP2002328184A (en) | Electronic timepiece | |
JP2002228778A (en) | Real-time clock and clocking circuit | |
JP2004279107A (en) | Radio controlled watch and its control method | |
JP2007057275A (en) | Clocking device, electronic device, and time adjustment method of clocking device | |
JP5119002B2 (en) | Clock circuit and electronic clock | |
JP2011013120A (en) | Integrated circuit for electronic clock, and electronic clock | |
JP4649839B2 (en) | Radio correction watch, control method thereof, program, and recording medium | |
JP2011069621A (en) | Analog electronic clock | |
JP3232960B2 (en) | Electronic clock | |
US20130003508A1 (en) | Electronic apparatus | |
JP2004003929A (en) | Radio wave corrected clock | |
JP6176303B2 (en) | Altitude acquisition device, altitude acquisition method, and program |